JP6286380B2 - 電力変換装置 - Google Patents

Description

本発明の実施形態は、電力変換装置に関する。

電力変換装置は、交流電源から得られる交流電圧を、電圧の異なる直流電圧に変換して負荷へ電力を供給する。交流電源の交流電圧を直流電圧に変換する回路では、交流電源に流れる交流電流を交流電源電圧と同位相の正弦波状にすることが最も力率が良く、高調波ノイズ発生も少ない。入力電流を正弦波にする回路は、ＰＦＣ（Ｐｈａｓｅ Ｆａｃｔｏｒ Ｃｏｌｌｅｃｔｉｏｎ：力率改善器）と呼ぶ。

図１１は、従来のＰＦＣの一例としてのトーテムポールＰＦＣの構成例を示す。図１１の回路は、スイッチＳ１、Ｓ２のオンオフを制御することにより、回路電流（電源電流）とキャパシタＣ１への電荷蓄積とを制御する。回路電流は、スイッチＳ１、Ｓ２をオンオフするスイッチング信号のパルス幅を電源電圧の位相に応じて変化させるＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）で制御できる。図１２は、従来のＰＷＭ制御の例を示す。図１２に示すＰＷＭ制御では、スイッチＳ１、Ｓ２のスイッチング信号はパルス幅が大きく変化する。例えば、交流電源の電圧Ｖｓ１が低い場合にはスイッチＳ１、Ｓ２をオンする時間が長くなり、交流電源の電圧Ｖｓ１が高い場合にはスイッチＳ１、Ｓ２をオンする時間が短くなる。スイッチング信号のパルス幅が大きく変動すると、回路の動作を別の用途に応用したり、変換効率を向上させたりするのが難しくなる。

特開２０１４−３９４１８号公報

本発明が解決しようとする課題は、変換効率の向上が図れる電力変換装置を提供することである。

実施形態によれば、電力変換装置は、ブリッジ回路と、インダクタと、制御部とを有する。ブリッジ回路は、直列接続した第１及び第２のスイッチと、直列接続した第３及び第４のスイッチと、キャパシタとを、並列に接続する。インダクタは、第１及び第２のスイッチの接続点と第３及び第４のスイッチの接続点との間において交流電源と回路電流検出部とに直列接続する。制御部は、交流電源の電源電圧の極性に応じて選択する第１又は第２のスイッチの何れかを第１及び第２のスイッチの接続点に発生する矩形電圧のデューティが一定となるようにオンオフさせると共に、第１又は第２のスイッチがオンする期間内で第４又は第３のスイッチをオンさせる。さらに、前記制御部は、前記第１及び第２のスイッチング信号を第１のＰＷＭ制御により生成し、前記第４及び第３のスイッチング信号を前記電源電圧の位相に応じてパルス幅が変動する第２のＰＷＭ制御により生成する。

図１は、第１の実施形態に係る電力変換装置の構成例を示す図である。 図２は、第１の実施形態に係る電力変換装置における制御部の構成例を示すブロック図である。 図３（ａ）は、三角波と第１のＰＷＭ閾値と第２のＰＷＭ閾値との例を示す図である。図３（ｂ）は、第１のＰＷＭにより生成するゲート駆動信号の例を示す。図３（ｃ）は、第２のＰＷＭにより生成するゲート駆動信号の例を示す。図３（ｄ）は、回路電流の例を示す。図３（ｅ）は、Ｕ点に発生する電圧の例を表す。 図４（ａ）は、半周期分の電源電圧の波形を示す。図４（ｂ）は、三角波と第１のＰＷＭ閾値と第２のＰＷＭ閾値との例を示す。図４（ｃ）は、第１のＰＷＭにより生成するゲート駆動信号の波形を示す。図４（ｄ）は、第２のＰＷＭにより生成するゲート駆動信号の波形を示す。図４（ｅ）は、回路電流の波形を示す。図４（ｆ）は、Ｕ点に発生する電圧の波形を示す。 図５（ａ）は、交流電源からの交流電圧における２周期分の波形を示す。図５（ｂ）は、第１のスイッチのゲート駆動信号を示す。図５（ｃ）は、第２のスイッチのゲート駆動信号を示す。図５（ｄ）は、第１のスイッチに対する副スイッチとしての第４のスイッチのゲート駆動信号を示す。図５（ｅ）は、第２のスイッチに対する副スイッチとしての第３のスイッチのゲート駆動信を示す。 図６は、第２の実施形態に係る電力変換装置の第１の構成例を示す図である。 図７は、第２の実施形態に係る電力変換装置の第２の構成例を示す図である。 図８は、第２の実施形態に係る電力変換装置の第３の構成例を示す図である。 図９は、第２の実施形態に係る電力変換装置における制御部の構成例を示すブロック図である。 図１０は、図１に示す電力変換装置の変形例を示す図である。 図１１は、従来のＰＦＣの例を示す図である。 図１２は、図１０のＰＦＣに対するＰＷＭ制御の例を示す図である。

以下、実施の形態について図面を参照して説明する。
（第１実施形態）
図１は、第１実施形態に係る電力変換装置１の構成例を示す図である。
電力変換装置１は、交流電源からの交流電圧を直流電圧に変換する電源装置である。例えば、電力変換装置１は、交流電源に接続するコネクタおよび負荷に接続するコネクタを有するＡＣアダプタとして実現できる。図１に示す構成例において、電力変換装置１は、入力電源としての交流電源２に接続する。また、電力変換装置１は、交流電源２の交流電圧から変換した直流電圧を出力する負荷３に接続する。電力変換装置１は、スイッチＳ１，Ｓ２，Ｓ３，Ｓ４、キャパシタＣ１、第１インダクタＬ１、交流電圧検出部１１、回路電流検出部１２、昇圧検出部１３、及び、制御部１５を備える。

４つのＳ１、Ｓ２、Ｓ３、Ｓ４はブリッジ接続する。第１のスイッチＳ１と第２のスイッチＳ２とは、直列に接続する。第３のスイッチＳ３と第４のスイッチＳ４とは直列に接続する。直列接続した第１及び第２のスイッチＳ１、Ｓ２と、直列接続した第３及び第４のスイッチＳ３、Ｓ４とは、並列に接続されて閉ループを形成する。さらに、直列接続した第１及び第２のスイッチＳ１、Ｓ２と、直列接続した第３及び第４のスイッチＳ３、Ｓ４と、キャパシタＣ１とは、並列に接続される。

スイッチＳ１、Ｓ２、Ｓ３、Ｓ４は、半導体スイッチで実現できる。例えば、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４は、ＭＯＳＦＥＴ、ＧａＮ、ＳｉＣ、その他複合トランジスタによるスイッチモジュールで実現する。本実施形態においては、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４が、Ｎ型ＭＯＳＦＥＴで構成されることを想定して説明する。スイッチＳ１、Ｓ２、Ｓ３、Ｓ４としてのＮ型ＭＯＳＦＥＴは、ドレインからソースに向かってはスイッチとして動作する。つまり、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４は、ゲートに与えられる信号（ゲート駆動信号）がハイ（Ｈ）レベルの場合は導通し、ロー（Ｌ）レベルの場合は非導通とする。また、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４は、ソースからドレインに向かっては、ゲート駆動信号にかかわらず、寄生ダイオードにより常に導通状態にある。

また、スイッチＳ１は、ソースをスイッチＳ２のドレインと接続する。スイッチＳ１は、ドレインをスイッチＳ３のドレインと接続する。スイッチＳ３は、ソースをスイッチＳ４のドレインと接続する。スイッチＳ２は、ソースをスイッチＳ４のソースに接続する。これらの接続により、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４は、閉ループを形成し、ブリッジ回路を形成する。

ここで、図１に示す構成において、スイッチＳ１のソースとスイッチＳ２のドレインとの接続点はＵ点とし、スイッチＳ３のソースとスイッチＳ４のドレインとの接続点はＶ点とする。交流電源２、インダクタＬ１、及び、回路電流検出部１２は、ブリッジ回路のＵ点とＶ点との間に直列接続する。なお、これらの各部の接続は、特定の順番に限定されるものではない。

交流電圧検出部１１は、交流電源２から電力変換装置１に入力される交流の電源電圧Ｖｓ１を検出する。交流電圧検出部１１は、交流電源２からの電源電圧の瞬時値を示す検出信号Ｖｓ１を制御部１５に出力する。例えば、交流電圧検出部１１は、交流電源２の両端に並列接続する。

回路電流検出部１２は、交流電源２に流す電源（入力）電流（或いは第１インダクタＬ１を流れるインダクタ電流と称しても良い）としての回路電流Ｉｓ１を検出する。回路電流検出部１２は、回路電流の瞬時値を示す検出値Ｉｓ１を制御部１５へ出力する。回路電流検出部１２は、電流検出手段として機能する。回路電流検出部１２は、ＵＶ間に直列接続し、ＵＶ間に流れる電流を検出する。回路電流検出部１２は、例えば、交流電源２とＶ点との間に接続しても良いし、交流電源２と第１インダクタＬ１との間に接続しても良いし、第１インダクタＬ１とＵ点との間に接続しても良い。

キャパシタＣ１は、スイッチＳ１のドレインとスイッチＳ２のソースとの間（スイッチＳ３のドレインとスイッチＳ４のソースとの間）に接続する。キャパシタＣ１は、直列接続するスイッチＳ１及びＳ２からなるＵ側ハーフブリッジと、直列接続するスイッチＳ３及びＳ４からなるＶ側ハーフブリッジとに並列接続する。キャパシタＣ１および４つのスイッチＳ１、Ｓ２、Ｓ３、Ｓ４は、Ｈブリッジを構成する。

昇圧検出部１３は、キャパシタＣ１にかかる電圧（ブリッジキャパシタ電圧）Ｖｓ２を検出する。昇圧検出部１３は、キャパシタ電圧の瞬時値を示す検出信号Ｖｓ２を制御部１５へ出力する。昇圧検出部１３は、キャパシタＣ１の両端に並列接続される。
負荷３は、キャパシタＣ１の両端に接続する。負荷３は、抵抗負荷であっても良いし、電圧変換を行う回路と負荷との組み合わせなどであってもよい。

制御部１５は、交流電圧検出部１１の検出信号Ｖｓ１、回路電流検出部１２の検出値Ｉｓ１、及び、昇圧検出部１０３の検出信号Ｖｓ２を入力とする。制御部１５は、スイッチＳ１、Ｓ２，Ｓ３，Ｓ４に対するゲート駆動信号Ｐ１、Ｐ２，Ｐ３，Ｐ４を出力とする。ゲート駆動信号Ｐ１、Ｐ２，Ｐ３，Ｐ４は、それぞれ各スイッチＳ１、Ｓ２，Ｓ３，Ｓ４をオンオフさせる信号である。ここでは、ゲート駆動信号Ｐ１、Ｐ２，Ｐ３，Ｐ４は、スイッチＳ１、Ｓ２，Ｓ３，Ｓ４をＨレベルでオンし、Ｌレベルでオフするパルス信号であるものとする。

制御部１５は、スイッチＳ１及びＳ２をメインスイッチとし、スイッチＳ３及びＳ４をスイッチＳ１及びＳ２のサブスイッチと見立てて制御する。従来のトーテムポールＰＦＣの制御では、ゲート駆動信号のパルス幅が交流電源Ｖａｃの電圧位相に応じて激変する。パルス幅が激変すると、Ｕ点の電圧（スイッチＳ２の両端電圧に等しい）は、矩形パルスではあるもののそのデューティは激変する。このようなデューティ変動を緩和するため、本実施形態に係る電力変換装置１の制御部１５は、スイッチＳ３，Ｓ４をサブスイッチと見立てて制御する。例えば、制御部１５は、スイッチＳ１のゲート駆動信号Ｐ１のパルスに同期し、ゲート駆動信号Ｐ１よりも狭いパルス幅のゲート駆動信号Ｐ４でスイッチＳ４をオンさせる。また、制御部１５は、スイッチＳ２のゲート駆動信号Ｐ２のパルスに同期し、ゲート駆動信号Ｐ２よりも狭いパルス幅のゲート駆動信号Ｐ３でスイッチＳ３をオンさせる。

次に、電力変換装置１における制御部１５の構成について説明する。
図２は、第１の実施形態に係る電力変換装置１における制御部１５が備える構成（機能）の例を示すブロック図である。
制御部１５は、第１の絶対値化部２１、第１の増幅率調整部２２、第１のバイアス点補正部２３、乗算部２４、第２の増幅率調整部２５、第２のバイアス点補正部２６、極性判定部２７、平均値算出部２８、第１の差分出力部２９、リファレンス電圧設定部３０、第２の絶対値化部３１、第３の増幅率調整部３２、第２の差分出力部３３、三角波生成部３４、第１のＰＷＭ生成部３５、第２のＰＷＭ生成部３６、および、セレクタ部３７を備える。これら各部は、ハードウエアで実現しても良いし、ソフトウエアで実現しても良い。例えば、上記各部の一部又は全部は、ＤＳＰにより実現しても良い。

第１の絶対値化部２１は、入力信号を絶対値化した信号を出力する。第１の絶対値化部２１は、交流電圧検出部１１の検出信号（電源電圧の検出値）Ｖｓ１を入力し、入力した電源電圧値を絶対値化する。第１の絶対値化部２１は、例えば、検出信号Ｖｓ１が−１．４１であれば、＋１．４１を出力する。第１の絶対値化部２１は、絶対値化した電源電圧値を第１の増幅率調整部２２と第２の増幅率調整部２５へ供給する。

第１の増幅率調整部２２は、第１の絶対値化部２１により絶対値化した電源電圧の値を第１の増幅率で調整する。第１の増幅率調整部２２は、例えば、１．４１という入力値（電源電圧値）を０．９という値に変換する。第１の増幅率調整部２２は、第１の増幅率で調整した値を第１のバイアス点補正部２３へ供給する。

第１のバイアス点補正部２３は、第１の増幅率調整部２２からの入力値に対して第１のバイアス値を付加する。第１のバイアス点補正部２３は、例えば、０．９という入力値に対して０．０５というバイアス値を加算して０．９５にする。第１のバイアス点補正部２３は、第１のバイアス値を付加した値を乗算部２４へ供給する。

第２の増幅率調整部２５は、第１の絶対値化部２１により絶対値化した電源電圧の値を第２の増幅率で調整する。例えば、絶対値化した電源電圧の値が１．４１で、第２の増幅率が０．５であれば、第２の増幅率調整部２５は、調整値を１．４１×０．５＝０．７とする。第２の増幅率調整部２５は、第２の増幅率で調整した調整値を第２のバイアス点補正部２６へ供給する。

第２のバイアス点補正部２６は、第２の増幅率調整部２５から入力する調整値に対して第２のバイアス値を付加する。第２のバイアス点補正部２６は、例えば、０．７という入力値に対して０．２というバイアス値を加算して０．９にする。第２のバイアス点補正部２６は、第２のバイアス値を付加した値を第２のＰＷＭ生成部３６へ供給する。なお、第２のバイアス値に対しては、リファレンス電圧を設定しても良い。これは、第２のバイアス値とリファレンス電圧との差分をＰＷＭ生成部３６へ出力する差分出力部を設けることで実現できる。

また、交流電圧検出部１１の検出信号（電源電圧の検出値）Ｖｓ１は、極性判定部２７にも入力する。極性判定部２７は、交流電源２からの電源電圧の値が正であるか負であるかを判定する。極性判定部２７は、極性の判定結果を示す信号をセレクタ部３７に供給する。極性判定部２７は、例えば、電源電圧の値が正であれば「１」をセレクタ部３７へ出力し、負であれば「０」をセレクタ部３７へ出力する。すなわち、極性判定部２７は、交流電源２の交流電圧の周波数が５０Ｈｚであれば、５０Ｈｚに同期して「１」と「０」を交互に出力する。

平均値算出部２８は、昇圧検出部１３の検出信号（キャパシタ電圧の検出値）Ｖｓ２を入力する。昇圧検出部１３は、キャパシタＣ１の両端における電圧の値を検出信号Ｖｓ２として検出する。キャパシタＣ１の電圧は、交流電源２の周波数が５０Ｈｚだとすると、倍の１００Ｈｚ成分のリップル電圧を含む。平均値算出部２８は、電源周波数の１周期分の電圧の平均値を算出する。平均値算出部２８は、算出した平均値を第１の差分出力部２９へ供給する。

第１の差分出力部２９は、平均値算出部２８が算出する平均値とリファレンス電圧設定部３０が設定するリファレンス電圧の値との差分値を出力する。例えば、キャパシタＣ１の両端電圧が４１０Ｖ±５０Ｖで変動しているとして、昇圧検出部１３の検出信号Ｖｓ２が４．１±０．５という値であったとする。この場合、平均値算出部２８は、検出信号Ｖｓ２の平均値として４．１という値を出力する。平均値算出部２８の出力値が４．１で、リファレンス電圧設定部３０が設定する値が４．０であれば、第１の差分出力部２９は、差分値として０．１を出力する。第１の差分出力部２９は、差分値を乗算部２４に供給する。

乗算部２４は、第１のバイアス点補正部２３からの出力値と第１の差分出力部２９からの差分値とを乗算した値を出力する。例えば、一方の入力が０．９５で、他方の入力が０．１であれば、乗算部２４は、乗算結果として０．９５×０．１＝０．０９５を出力する。乗算部２４は、乗算結果を第２の差分出力部３３へ供給する。

回路電流検出部１２の検出信号（回路電流の検出値）Ｉｓ１は、第２の絶対値化部３１に入力される。第２の絶対値化部３１は、入力信号の値を絶対値化した信号を出力する。第２の絶対値化部３１は、回路電流の値Ｉｓ１を入力し、入力した回路電流の値を絶対値化する。第２の絶対値化部３１は、例えば、回路電流の値Ｉｓ１が−１．２であれば、絶対値化した値として１．２を出力する。第２の絶対値化部３１は、絶対値化した回路電流の値を第３の増幅率調整部３２へ供給する。

第３の増幅率調整部３２は、第２の絶対値化部により絶対値化した電源電流の値を第３の増幅率で調整する。第３の増幅率調整部３２は、例えば、絶対値化した電源電流の値が１．２で、第３の増幅率が０．５であれば、調整値として０．６を出力する。第３の増幅率調整部３２は、第３の増幅率で調整した調整値を第２の差分出力部３３へ供給する。

第２の差分出力部３３は、乗算部２４からの入力値と第３の増幅率調整部３２からの調整値との差分を出力する。例えば０．０９５と０．６という値が入力された場合、第２の差分出力部３３は、０．０９５−０．６＝−０．５０５を出力する。差分出力部３３は、差分値を第１のＰＷＭ生成部３５へ供給する。

三角波生成部３４は、第１及び第２のＰＷＭ制御のキャリア信号となる三角波を生成する。三角波生成部３４は、最大値１、かつ、最小値―１の範囲で、所定の周波数の三角波を生成する。三角波生成部３４が生成する三角波の周波数は、例えば２０ｋＨｚなどである。三角波生成部３４は、生成した三角波を第１のＰＷＭ生成部３５と第２のＰＷＭ生成部３６とへ出力する。

第１のＰＷＭ生成部３５は、第２の差分出力部３３からの出力値と三角波生成部３４からの三角波とにより第１のＰＷＭ信号を生成する。つまり、第１のＰＷＭ生成部３５は、第２の差分出力部３３からの出力値を第１のＰＷＭ閾値とする。第１のＰＷＭ生成部３５は、三角波の大きさが第２の差分出力部３３からの出力値よりも大きい場合に第１のＰＷＭ信号をＨレベル（１）とする。また、第１のＰＷＭ生成部３５は、三角波の大きさが第２の差分出力部３３からの出力値以下の場合に第１のＰＷＭ信号をＬレベル（１）とする。例えば第２の差分出力部３３の出力値が−０．５０５であれば、第１のＰＷＭ生成部３５は、三角波が−０．５０５以上の場合に１を出力し、−０．５０５以下の場合に０を出力する。第１のＰＷＭ生成部３５は、生成した第１のＰＷＭ信号をセレクタ部３７へ供給する。

また、第２のＰＷＭ生成部３６は、第２のバイアス点補正部２６からの出力値と三角波生成部３４からの三角波とにより第２のＰＷＭ信号を生成する。つまり、第２のＰＷＭ生成部３６は、第２のバイアス点補正部２６からの出力値を第２のＰＷＭ閾値とする。第２のＰＷＭ生成部３６は、三角波が第２のバイアス点補正部２６からの出力値よりも大きい場合、第２のＰＷＭ信号をＨレベル（１）とする。また、第２のＰＷＭ生成部３６は、三角波が第２のバイアス点補正部２６からの出力値以下の場合、第２のＰＷＭ信号をＬレベル（０）とする。例えば第２のバイアス点補正部２６の出力値が０．９である場合、第２のＰＷＭ生成部３６は、三角波が０．９以上の場合に１を出力し、０．９以下の場合に０を出力する。第２のＰＷＭ生成部３６は、生成した第２のＰＷＭ信号をセレクタ部３７へ供給する。

セレクタ部３７は、極性判定部２７の出力値に応じて、第１のＰＷＭ信号および第２のＰＷＭ信号の出力先を選択する。例えば、セレクタ部３７は、極性判定部２７の出力値が１の場合、第１のＰＷＭ生成部３５の出力をＰ２として出力し、第２のＰＷＭ生成部３６の出力をＰ３として出力する。また、セレクタ部３７は、極性判定部２７の出力値が０の場合、第１のＰＷＭ生成部３５の出力をＰ１として出力し、第２のＰＷＭ生成部３６の出力をＰ４として出力する。
以上の動作により、メインスイッチとしてのスイッチＳ１及びＳ２の接続点（Ｕ点）に発生する矩形電圧は、交流電源２の位相にかかわらず、略一定のデューティが維持される。

次に、制御部１５が生成する各スイッチに対するゲート駆動信号について説明する。
図３（ａ）乃至（ｅ）は、第１の実施形態に係る電力変換装置１における第１及び第２のＰＷＭ制御による各信号の波形を示す図である。
図３（ａ）は、横軸が時間であり、ＰＷＭ生成のための三角波Ｓｃと第１のＰＷＭ閾値Ｔｈ１と第２のＰＷＭ閾値Ｔｈ２との例を示す図である。図３（ｂ）は、第１のＰＷＭ閾値に基づくゲート駆動信号Ｐ２の例を示す図である。図３（ｃ）は、第２のＰＷＭ閾値に基づくゲート駆動信号Ｐ３の例を示す図である。図３（ｄ）は、回路電流（電源電流）の検出信号ＩＳ１とその平均電流の例を示す図である。図３（ｅ）は、Ｕ点に発生する電圧の例を表す。

なお、図３（ａ）乃至（ｅ）は、交流電源２の電源電圧がゼロクロス近辺で低い電圧の場合であるとする。また、制御部１５のセレクタ部３７は、電源電圧の検出信号Ｖｓ１が正であれば（極性判定部２７の出力が１であれば）、信号Ｐ２及びＰ３を出力し、信号Ｐ１及びＰ４を休止状態とする。このため、図３（ａ）乃至（ｅ）は、電源電圧の検出信号Ｖｓ１が正である場合における各信号の波形を示すものとする。

一般には、電源電圧が低い場合、スイッチＳ２だけをオンしても、電流Ｉｓ１の増加割合を示す傾きは小さい。例えば、交流電源２の電源電圧が１０Ｖである場合、インダクタＬ１にかかる電圧は１０Ｖである。つまり、電源電流Ｉｓ１は、電源電圧Ｖｓ１に応じた大きさの傾きでしか増加しない。電流Ｉｓ１の傾きが小さければ小さいほど、電流値を所定値にするために、ゲート駆動信号Ｐ２のパルス幅を広くしてメインスイッチＳ２のオン状態を長くする必要がある。すなわち、メインスイッチＳ２及びＳ１のみで電流を制御する場合、ゲート駆動信号Ｐ２及びＰ１のオンとオフとのデューティ比が極めて偏ったものとなる。

本実施形態に係る制御部１５は、図３（ｂ）に示すように、メインスイッチＳ２のオンとオフとのデューティ比が略５０％となるように制御する。つまり、制御部１５は、メインスイッチＳ２に対するゲート駆動信号Ｐ２のパルス幅が略５０％となるように制御する。また、制御部１５は、図３（ｃ）に示すように、スイッチＳ２のサブスイッチとするスイッチＳ３をスイッチＳ２に同期させて制御する。つまり、制御部１５は、スイッチＳ３のゲート駆動信号Ｐ３をゲート駆動信号Ｐ２に同期したパルスとする。

例えば、時刻Ｔａでは、三角波Ｓｃが第１のＰＷＭ閾値Ｔｈ１を上回る。このため、制御部１５は、ゲート駆動信号Ｐ２をＨレベルとし、スイッチＳ２（メインスイッチ）をオンさせる。スイッチＳ２がオンとなると、電源電流Ｉｓ１は増加に転じる。

また、時刻Ｔｂでは、三角波Ｓｃが第１のＰＷＭ閾値よりも大きい第２のＰＷＭ閾値Ｔｈ２を上回る。このため、制御部１５は、スイッチＳ３のゲート駆動信号Ｐ３をＨレベルとし、スイッチＳ３をオンする。スイッチＳ３がオンすると、インダクタＬ１には、キャパシタＣ１の電圧（例えば、４００Ｖ）が追加で印加される。つまり、スイッチＳ２及びＳ３がオンすると、インダクタＬ１には、電源電圧（１０Ｖ）とキャパシタ電圧（４００Ｖ）とを加算した値（４１０Ｖ）の電圧が印加される。この結果、電流Ｉｓ１は、電源電圧とキャパシタ電圧とを加算した電位差に応じた傾きで増加する。電流Ｉｓ１の傾きが大きくなればなるほど、電流Ｉｓ１は、所定の電流値に達するまでの時間が大幅に短縮される。

時刻Ｔｃでは、三角波Ｓｃが第２のＰＷＭ閾値Ｔｈ２を下回る。このため、制御部１５は、ゲート駆動信号Ｐ３をＬレベルとし、第３のスイッチＳ３をオフ状態にする。スイッチＳ２がオンのままでスイッチＳ３がオフすると、インダクタＬ１に印加される電圧は再び１０Ｖだけになる。インダクタＬ１に印加される電圧が電源電圧だけになると、電流Ｉｓ１は、増加割合を示す傾きが緩くなる。

時刻Ｔｄでは、三角波Ｓｃが第１のＰＷＭ閾値Ｔｈ１を下回る。このため、制御部１５は、ゲート駆動信号Ｐ２をＬレベルとし、スイッチＳ２をオフする。スイッチＳ２及びＳ３が共にオフされると、インダクタＬ１に流れる電流は、スイッチＳ２を経由する代わりに、スイッチＳ１のボディダイオードを経由してキャパシタＣ１へ流れる。この結果、キャパシタＣ１の電圧は上昇する。キャパシタＣ１の電荷蓄積と引き換えにインダクタＬ１を流れる電流は、減少していく。
以上のような動作により、電力変換装置の制御部は、交流電源の位相に関わらず、Ｕ点に発生する矩形電圧を略一定のデューティにすることができる。

次に、交流電源２の電源電圧の半周期における各信号について説明する。
図４（ａ）乃至（ｆ）は、横軸を時間とし、交流電源からの電源電圧の半周期における各信号を示す。図４（ａ）は、半周期分の電源電圧の波形を示す図である。図４（ｂ）は、図４（ａ）に対応するＰＷＭ生成のための三角波Ｓｃと第１のＰＷＭ閾値Ｔｈ１と第２のＰＷＭ閾値Ｔｈ２との例を示す。図４（ｃ）は、図４（ｂ）に対応するゲート駆動信号Ｐ２の波形を示す。図４（ｄ）は、図４（ｂ）に対応するゲート駆動信号Ｐ３の波形を示す。図４（ｅ）は、図４（ｃ）及び（ｄ）のゲート駆動信号Ｐ２及びＰ３に応じた回路電流検出信号Ｉｓ１の波形を示す。図４（ｆ）は、Ｕ点に発生する電圧の波形を示す。

なお、交流電源２の電源電圧における次の半周期は、電圧Ｖｓ１の極性が反転する。このため、ゲート駆動信号Ｐ２及びＰ３が休止（Ｌレベル）となり、ゲート駆動信号Ｐ１及びＰ４が図４（ｂ）及び（ｃ）に示す波形となる。

図４（ｂ）に示すように、第２のＰＷＭ閾値Ｔｈ２は電源電圧の位相に応じて変化する。サブスイッチとしてのスイッチＳ３のゲート駆動信号Ｐ３は、図４（ｄ）に示すように、第２のＰＷＭ閾値Ｔｈ２に基づく第２のＰＷＭ制御により生成される。例えば、電源電圧の値が低い場合、第２のＰＷＭ閾値Ｔｈ２も小さくなるため、ゲート駆動信号Ｐ３はパルス幅が広くなる。電源電圧の値が高い場合、第２のＰＷＭ閾値Ｔｈ２も大きくなるため、ゲート駆動信号Ｐ３はパルス幅が狭くなる。

これに対し、メインスイッチとしてのスイッチＳ２のゲート駆動信号Ｐ２は、図４（ｃ）に示すように、第１のＰＷＭ閾値Ｔｈ１に基づく第１のＰＷＭ制御により生成される。第１のＰＷＭ閾値Ｔｈ１は、図４（ｂ）に示すように、交流電源２の電源電圧の値にかかわらず、ほぼフラットになる。このため、第１のＰＷＭ閾値に基づく第１のＰＷＭ制御により生成されるゲート駆動信号Ｐ２は、略一定のデューティが交流電源の周期内で維持される。従って、スイッチＳ２側のＵ点に発生する電圧は、図４（ｆ）に示すように、所定値を交互に繰り返すデューティが略一定の矩形の波形となる。

次に、電源電圧の２周期分における各ゲート駆動信号の波形について説明する。
図５（ａ）は、交流電源２からの交流電圧における２周期分の波形を示す。図５（ｂ）は、スイッチ（メインスイッチ）Ｓ１のゲート駆動信号Ｐ１を示す。図５（ｃ）は、スイッチ（メインスイッチ）Ｓ２のゲート駆動信号Ｐ２を示す。図５（ｄ）は、スイッチＳ１に対する副スイッチとしてのスイッチＳ４のゲート駆動信号Ｐ４を示す。図５（ｅ）は、スイッチＳ２に対する副スイッチとしてのスイッチＳ３のゲート駆動信号Ｐ３を示す。

制御部１５は、交流電源２の電源電圧の位相に応じて、メインスイッチとしてのスイッチＳ１及びＳ２の何れかを選択する。制御部１５は、選択したメインスイッチに対して、ゲート駆動信号Ｐ１又はＰ２としてのパルス信号を出力する。スイッチＳ１及びＳ２に与えるゲート駆動信号Ｐ１及びＰ２は、第１のＰＷＭ制御により生成され、略一定のパルス幅の信号となる。

スイッチＳ４は、スイッチＳ１のサブスイッチとして機能する。スイッチＳ４に与えるゲート駆動信号Ｐ４は、第２のＰＷＭ制御により生成される。ゲート駆動信号Ｐ４は、スイッチＳ１をオンしている期間（ゲート駆動信号Ｐ１に同期する期間）内で、パルス幅を変化させたパルス信号とする。このため、メインスイッチＳ１が休止中は、サブスイッチＳ４も休止する。

また、スイッチＳ３は、スイッチＳ２のサブスイッチとして機能する。スイッチＳ３に与えるゲート駆動信号Ｐ３は、第２のＰＷＭ制御により生成される。ゲート駆動信号Ｐ３は、スイッチＳ２がオンしている期間（ゲート駆動信号Ｐ２に同期する期間）内で、パルス幅を変化させたパルス信号とする。このため、メインスイッチＳ２が休止中はサブスイッチＳ３も休止する。

以上のように、第１の実施形態に係る電力変換装置は、４つのスイッチをブリッジ接続したブリッジ回路と制御部とを有する。制御部は、ブリッジ回路において負荷に供給する電圧を発生する点側の２つのメインスイッチをデューティが略一定となるパルス信号で制御する。さらに、制御部は、メインスイッチ以外の２つのスイッチを電源電圧の位相に応じたＰＷＭにより制御する。これにより、第１の実施形態に係る電力変換装置は、電源（回路）電流を電源電圧と同位相とし、かつ、負荷に供給する矩形電圧のデューティを略一定とするように制御できる。この結果、第１の実施形態に係る電力変換装置は、力率が良く、電流高調波の少ない電力変換を実現できるとともに、入力フィルターの点数削減や小型化を実現できる。

（第２の実施形態）
次に、第２の実施形態について説明する。
第２の実施形態に係る電力変換装置は、インバータ回路などの負荷回路を有するものである。第２の実施形態では、第１の実施形態で説明した電力変換装置にインバータ回路などの負荷回路を接続した電力変換装置の構成例について説明する。

図６は、第２の実施形態に係る電力変換装置１０１の第１の構成例を示す図である。
図６に示す電力変換装置１０１は、図１に示す電力変換装置１のブリッジ回路にインバータ回路１２１及び出力電圧検出部１２２を接続したものである。電力変換装置１０１は、主スイッチＳ２のドレインとソースとの間にインバータ回路１２１を接続する。電力変換装置１０１の制御部１１５は、第１の実施形態で説明した電力変換装置１と同様な制御により、Ｕ点に発生する矩形電圧のデューティを略一定に制御する。

例えば、図１１に示す従来の電源回路では、Ｕ点に発生する矩形電圧は、デューティの変動が激しい。一般に、インバータ回路は、周波数制御であるため、入力する出力電圧のデューティは原則として５０％固定で使用するのが望ましい。仮に、デューティが激しく変動する矩形電圧を入力としてインバータを動作させると、電源電圧の位相に応じてインバータの出力は変動してしまう。つまり、矩形電圧のデューティが一定でなければ、インバータを接続することができない。

電力変換装置１０１は、Ｕ点が略一定のデューティの矩形電圧となるため、インバータ駆動用の部品（半導体スイッチ、駆動回路）無しで、インバータ回路１２１を接続できる。このような構成により、電力変換装置１０１は、回路の簡素化及び小型化を図ることができる。また、電力変換装置１０１は、簡素な回路構成となることにより、変換効率の向上やコストダウンを期待できる。

図７は、第２の実施形態に係る電力変換装置２０１の第２の構成例を示す図である。
図７に示す電力変換装置２０１は、図６に示すインバータ回路１２１を具体的な構成要素に置き換えた回路例である。
電力変換装置２０１は、図１に示す電力変換装置１に、第２のキャパシタＣ２、第２のインダクタＬ２、出力電圧検出部２２１を付加した構成を有する。また、電力変換装置２０１は、制御部１１５に代えて制御部２１５を有する。なお、電力変換装置２０１において、第２のキャパシタＣ２、第２のインダクタＬ２、出力電圧検出部２２１及び制御部２１５以外の構成は、第１の実施形態で説明した電力変換装置１と同様であるため、詳細な説明を省略するものとする。

電力変換装置２０１は、主スイッチＳ２のドレインとソース間に、第２のキャパシタＣ２と第２のインダクタＬ２と負荷３とを直列に接続する。第２のキャパシタＣ２と第２のインダクタＬ２とは、インバータ回路を構成する。

また、出力電圧検出部２２１は、インバータの出力（高周波交流）による出力（負荷）電圧の値Ｖｓ３を検出する。出力電圧検出部２２１は、検出信号Ｖｓ３を制御部２１５へ出力する。出力電圧検出部２２１は、負荷への出力状況を検出できるものであれば良い。例えば、出力電力検出部２２１は、電流を検出するものに置き換えても良いし、電力を検出するものに置き換えても良い。

インバータ回路は、Ｕ点に発生する矩形電圧（例えば、０Ｖと４００Ｖ）によって駆動される。第２のインダクタＬ２は、限流作用により電流を制限する。負荷３に供給される電流はインバータ回路により制御される。また、第２のインダクタＬ２の限流作用は、周波数に依存する。従って、周波数を制御すれば、インバータ回路の出力を制御できる。一方、入力（回路）電流Ｉｓ１を決定するＰＷＭは、周波数への依存性が無い。このため、負荷３に供給する電流を制御するために周波数を変動させても、入力電流Ｉｓ１の波形制御（力率制御）への影響はない。

図８は、第２の実施形態に係る電力変換装置３０１の第３の構成例を示す。
図８に示す電力変換装置３０１は、インバータ回路を応用して絶縁の直流電圧を発生させる回路を含む。電力変換装置３０１は、例えば、スイッチング電源に応用できる。

電力変換装置３０１は、図１に示す電力変換装置１の構成に加えて、第２のキャパシタＣ２、第２のインダクタＬ２、トランスＴ１、ダイオードＤ１、Ｄ２、第３のキャパシタＣ３、及び出力電圧検出部３２１を有する。また、電力変換装置３０１は、制御部１５に代えて制御部３１５を有する。電力変換装置３０１において、第２のキャパシタＣ２、第２のインダクタＬ２、トランスＴ１、ダイオードＤ１、Ｄ２、第３のキャパシタＣ３、出力電圧検出部３２１、及び制御部２１５以外の構成は、第１の実施形態で説明した電力変換装置１と同様であるため、詳細な説明を省略するものとする。

第２のキャパシタＣ２と第２のインダクタＬ２とトランスＴ１の１次巻線Ｔｐとは、主スイッチＳ２のドレインとソースとの間に、直列に接続する。トランスＴ１の２次巻線Ｔｓは、中央タップのある巻線Ｔｓ１、Ｔｓ２で構成する。ダイオードＤ１及びＤ２は、それぞれ巻線Ｔｓ１、Ｔｓ２に流れる電流を交互に整流する向きに接続する。第３のキャパシタＣ３は、ダイオードＤ１及びＤ２により整流した電流を蓄える。キャパシタＣ３は、両端を負荷３に接続する。

出力電圧検出部３２１は、第３のキャパシタＣ３の両端電圧としての出力電圧（負荷電圧）Ｖｓ３を検出する。なお、出力電圧検出部３２１は、負荷３への出力状況を検出できるものであれば良い。例えば、出力電力検出部３２１は、電流を検出するものに置き換えても良いし、電力を検出するものに置き換えても良い。

電力変換装置３０１は、トランスＴの巻数比を調整することにより、出力電圧を任意に変えることができる。例えば、第１のキャパシタＣ１の両端電圧が４００Ｖである場合、トランスＴの１次巻線Ｔｐに対して２次巻線Ｔｓの比を十分に小さくすると、例えば２４Ｖ出力を取り出すことができる。出力電圧にはリップル分が含まれる。このため、精密なレギュレーションが必要な場合、出力電圧検出部３２１の検出信号Ｖｓ３を制御部３１５にフィードバックする。出力電圧の値としての検出信号Ｖｓ３をフィードバックすることにより、制御部３１５は、出力電圧を安定化する制御が可能となる。

図９は、電力変換装置３０１の制御部３１５の構成例を示すブロック図である。
図９は、図２に示す構成（機能）に検出信号Ｖｓ３に基づく制御機能を付加した構成を有する。このため、図９に示す制御部３１５については、図２に示す構成と同様な動作で実現できるものは同一箇所の同一符号を付して詳細な説明を省略する。

図９に示すように、制御部３１５は、図２に示す制御部１５の構成に、第３の差分出力部３４１、リファレンス電圧設定部３４２及び周波数生成部３４３を追加した構成を有する。また、制御部３１５の三角波生成部３４は、生成する三角波の周波数を周波数生成部３４３が生成する周波数に設定できるものとする。出力電圧検出部３２１の検出信号Ｖｓ３は、第３の差分出力部３４１に入力される。

リファレンス電圧設定部３４２は、出力電圧に対するリファレンス電圧の値を設定する。リファレンス電圧設定部３４２は、リファレンス電圧の値を第３の差分出力部３４１へ供給する。ただし、出力電力検出部３２１を電流検出部に置き換えた場合、リファレンス電圧設定部３４２もリファレンス電流の値を設定するものとする。また、出力電力検出部３２１を電力検出部に置き換えた場合、リファレンス電圧設定部３４２もリファレンス電力の値を設定するものに置き換えるものとする。

第３の差分出力部３４１は、出力電圧検出部３２１からの出力電圧の検出信号Ｖｓ３とリファレンス電圧設定部３４２からのリファレンス電圧の値との差分値を出力する。例えば、リファレンス電圧の値が２４で、検出信号Ｖｓ３が２４．２である場合、第３の差分出力部３４１は、差分値として０．２を出力する。ただし、第３の差分出力部３４１は検出信号Ｖｓ３からリファレンス電圧の値を減算した値を差分値として算出するものとする。この場合、第３の差分出力部３４１が正の値であれば、リファレンス電圧の値より出力電圧の検出値が高いことを意味する。第３の差分出力部３４１は、算出した差分値を周波数生成部３４３に入力する。

周波数生成部３４３は、差分値に応じた周波数を決定する。周波数生成部３４３は、決定した周波数を三角波生成部３４へ供給する。例えば、周波数生成部３４３は、第３の差分出力部３４１が出力する差分値が正の場合、三角波生成部３４が生成する三角波の周波数を高くする。また、周波数生成部３４３は、第３の差分出力部３４１が出力する差分値が負の場合、三角波生成部３４が生成する三角波の周波数を低くする。

例えば、出力電圧がリファレンス電圧より大きい場合、制御部３１５は、第１及び第２のＰＷＭ制御に用いるキャリア信号としての三角波の周波数を上げる。キャリア信号の周波数を上げると、第２のインダクタＬ２の限流作用は強くなる。第２のインダクタＬ２の限流作用が強くなると、負荷３へ供給する電流量は減少する。負荷３に供給する電流量が減少すると、出力電圧は低下してリファレンス電圧の値に近づく。

また、出力電圧がリファレンス電圧よりも小さい場合、制御部３１５は、第１及び第２のＰＷＭ制御に用いる三角波の周波数を下げる。キャリア信号の周波数を下げると、第２のインダクタＬ２の限流作用は弱くなる。第２のインダクタＬ２の限流作用が弱くなると、負荷３へ供給する電流量は増加する。負荷３に供給される電流量が増加すると、出力電圧は上昇してリファレンス電圧に近づく。
以上のように、図９に示す制御部によれば、第１の実施形態で説明した制御に影響を与えることなく、出力電圧を制御できる。

上記のように、第２の実施形態に係る電力変換装置は、インバータ動作のための回路部品を省略して、インバータ回路を接続できるＰＦＣ回路を提供する。つまり、第２の実施形態に係る電力変換装置は、簡素な回路構成で、力率が良く入力電流の高調波が少ないＰＦＣ機能と共にインバータ制御を実現できる。

また、第２の実施形態に係る電力変換装置は、ＰＦＣの機能とインバータの出力制御機能とを分離できる。すなわち、第２の実施形態に係る電力変換装置は、ＰＦＣ制御とインバータの出力制御とを、互いに干渉することのない制御として実施できる。また、第２の実施形態に係る電力変換装置は、インバータ動作のための回路部品（駆動回路や半導体スイッチ）が不要となるため、電力変換効率も向上する。
以上のことから、第２の実施形態に係る電力変換装置は、スイッチング電源などの電力変換に要求される仕様を満たしつつ、小型、低コスト、高効率を実現できる。

なお、第２の実施形態では、図７及び図８に示すような基本的な構成のインバータ回路を接続した電力変換装置について説明した。ただし、第２の実施形態に係る電力変換装置は、図７及び図８に示す構成に限定するものではなく、他のインバータ回路を搭載しても良い。さらに、第２の実施形態で説明した電力変換装置は、負荷回路がインバータでなくても良い。第２の実施形態で説明した電力変換装置は、負荷回路がＵ点に発生する矩形電圧を利用して負荷を駆動する回路であれば何でも良い。

以上のように、各実施形態に係る電力変換装置は、少ない部品構成の回路を４つのスイッチで制御することにより、ＰＦＣ機能と出力電圧の制御機能とを両立できる。また、各実施形態に係る電力変換装置は、電力変換を複数段の回路でなく１段の回路で実現できるため、複数段の回路を経過する際に発生する効率の低下を防げる。

また、各実施形態に係る電力変換装置は、インバータ出力だけでなく、ＰＦＣの昇圧電圧を出力として利用することも可能である。このように、各実施形態に係る電力変換装置は、用途が広く、小型かつ低コストで実現できるため、広く利用が可能である。

なお、各実施形態に係る電力変換装置の制御部は、図２或いは図９の構成に限定するものではない。制御部は、主スイッチ（スイッチＳ１、Ｓ２）をオンオフするパルスのデューティ変動を抑えつつ、副スイッチ（スイッチＳ４、Ｓ３）のオンオフをＰＷＭなどにより制御目標値に応じて調整する構成であれば何でも良い。
また、各実施形態においては、三角波を用いたＰＷＭ生成方法を説明したが、ＰＷＭ生成方法は、三角波を用いたものに限定するものではない。ＰＷＭ生成方法は、例えば鋸波を用いて生成するものであっても良い。また、第２のＰＷＭ信号は、第１のＰＷＭ信号をもとに遅延時間を利用して生成するようにしても良い。

また、図１、図６、図７或いは図８に示す電力変換装置における第１のインダクタＬ１は、複数の素子で構成するものであっても良い。つまり、図１、図６、図７或いは図８に示す電力変換装置には、ＵＶ間に複数のインダクタを直列接続しても良い。

たとえば、図１０は、図１に示す電力変換装置１の変形例としての電力変換装置１´を示す。図１０に示す電力変換装置１´は、図１に示す電力変換装置１における第１のインダクタＬ１を、２つのインダクタＬ１ａ及びＬ１ｂに置き換えた構成例を有する。図１０に示す電力変換装置１´では、インダクタＬ１ａの一端をＵ点に接続し、インダクタＬ１ｂの一端をＶ点に接続する。図１０に示すように、ＵＶ間に接続するインダクタが複数であっても、第１或いは第２の実施形態で説明した制御及び回路動作は同様に実現できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
以下、本願の出願当初の特許請求の範囲に記載した内容を付記する。
［１］
直列接続した第１及び第２のスイッチと、直列接続した第３及び第４のスイッチと、キャパシタとを、並列に接続したブリッジ回路と、
前記第１及び第２のスイッチの接続点と前記第３及び第４のスイッチの接続点との間において交流電源と回路電流検出部とに直列接続するインダクタと、
前記交流電源の電源電圧の極性に応じて選択する前記第１又は第２のスイッチの何れかを前記第１及び第２のスイッチの接続点に発生する矩形電圧のデューティが一定となるようにオンオフさせると共に、前記第１又は第２のスイッチがオンする期間内で前記第４又は第３のスイッチをオンさせる制御部と、
を具備することを特徴とする電力変換装置。
［２］
前記制御部は、前記電源電圧の位相に応じたパルス幅の第４又は第３のスイッチング信号で前記第４又は第３のスイッチをオンさせることにより、前記第１又は第２のスイッチをオンさせる第１又は第２のスイッチング信号のパルス幅変調を緩和する、
ことを特徴とする前記［１］に記載の電力変換装置。
［３］
前記制御部は、前記第１及び第２のスイッチング信号を第１のＰＷＭ制御により生成し、前記第４及び第３のスイッチング信号を前記電源電圧の位相に応じてパルス幅が変動する第２のＰＷＭ制御により生成する、
ことを特徴とする前記［２］に記載の電力変換装置。
［４］
さらに、前記第１及び第２のスイッチの接続点と前記第３及び第４のスイッチの接続点との間に接続され、負荷に出力電圧を供給する負荷回路を有する、
ことを特徴とする前記［１］乃至［３］の何れかに記載の電力変換装置。
［５］
前記負荷回路としてのインバータ回路から前記負荷へ供給する電圧又は電流又は電力を検出する出力検出手段と、
前記出力検出手段により得られる検出値により前記第１及び第２のスイッチの接続点に発生する電圧の周波数を制御する、
ことを特徴とする前記［４］の電力変換装置。

１、１０１、２０１、３０１、１´…電力変換装置、１５、１１５、２１５、３１５…制御部、Ｃ１…第１キャパシタ、Ｃ２…第２キャパシタ、Ｌ１…第１インダクタ、Ｌ２…第２インダクタ、Ｓ１…第２のスイッチ、Ｓ２…第２のスイッチ、Ｓ３…第３のスイッチ、Ｓ４…第４のスイッチ、Ｔ…トランス、Ｔｐ…１次巻線、Ｔｓ…２次巻線。

Claims (4)

1. 直列接続した第１及び第２のスイッチと、直列接続した第３及び第４のスイッチと、キャパシタとを、並列に接続したブリッジ回路と、
   前記第１及び第２のスイッチの接続点と前記第３及び第４のスイッチの接続点との間において交流電源と回路電流検出部とに直列接続するインダクタと、
   前記交流電源の電源電圧の極性に応じて選択する前記第１又は第２のスイッチの何れかを前記第１及び第２のスイッチの接続点に発生する矩形電圧のデューティが一定となるようにオンオフさせると共に、前記第１又は第２のスイッチがオンする期間内で前記第４又は第３のスイッチをオンさせる制御部と、を具備し、
   前記制御部は、前記第１及び第２のスイッチをオンさせる第１及び第２のスイッチング信号を第１のＰＷＭ制御により生成し、前記第４及び第３のスイッチをオンさせる第４及び第３のスイッチング信号を前記電源電圧の位相に応じてパルス幅が変動する第２のＰＷＭ制御により生成する、
   電力変換装置。
2. 前記制御部は、前記電源電圧の位相に応じたパルス幅の第４又は第３のスイッチング信号で前記第４又は第３のスイッチをオンさせることにより、前記第１又は第２のスイッチをオンさせる第１又は第２のスイッチング信号のパルス幅変調を緩和する、
   前記請求項１に記載の電力変換装置。
3. さらに、前記第１及び第２のスイッチの接続点と前記第３及び第４のスイッチの接続点との間に接続され、負荷に出力電圧を供給する負荷回路を有する、
   前記請求項１又は２の何れか１項に記載の電力変換装置。
4. 前記負荷回路としてのインバータ回路から前記負荷へ供給する電圧又は電流又は電力を検出する出力検出手段を有し、
   前記制御部は、前記出力検出手段により得られる検出値により前記第１及び第２のスイッチの接続点に発生する電圧の周波数を制御する、
   前記請求項３の電力変換装置。

Images