CN1216385C - 薄膜电阻元件及其制造方法 - Google Patents

薄膜电阻元件及其制造方法 Download PDF

Info

Publication number
CN1216385C
CN1216385C CN021232954A CN02123295A CN1216385C CN 1216385 C CN1216385 C CN 1216385C CN 021232954 A CN021232954 A CN 021232954A CN 02123295 A CN02123295 A CN 02123295A CN 1216385 C CN1216385 C CN 1216385C
Authority
CN
China
Prior art keywords
resistive element
insulator layer
film resistor
thin film
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN021232954A
Other languages
English (en)
Other versions
CN1392572A (zh
Inventor
佐藤清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN1392572A publication Critical patent/CN1392572A/zh
Application granted granted Critical
Publication of CN1216385C publication Critical patent/CN1216385C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C3/00—Non-adjustable metal resistors made of wire or ribbon, e.g. coiled, woven or formed as grids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

一种薄膜电阻元件，是一种在基板上形成具有规定长宽的电阻体薄膜，在宽度方向上横跨该电阻体并露出电阻体两端部地形成绝缘体层图形，然后使绝缘体层的周缘形成倾斜，使两电极可分别通过基础镀层连接到电阻体两端部的薄膜电阻元件。提供一种可实现电极低电阻化，且电阻值偏差小、精度高的薄膜电阻元件。

Description

薄膜电阻元件及其制造方法
技术领域
本发明涉及在各种小型电子电路中使用的薄膜电阻元件及其制造方法。
背景技术
图7是表示以往一例薄膜电阻元件的俯视图，图8是该薄膜电阻元件的剖面图，图9是表示该薄膜电阻元件的制造工序的说明图。如图7和图8所示，以往的薄膜电阻元件由形成在氧化铝基板10上的电阻体和一对电极12构成，该电阻值取决于被夹在两电极12之间的电阻体11的长度L和宽度W。
在制造具有这样构成的薄膜电阻元件时，首先如图9(a)所示的那样，使用蒸镀法或离子束喷镀法等在氧化铝基板10上依次形成作为电阻材料的TaN及作为电极材料的Al膜，然后通过使用蚀刻或离子铣削法形成所需要的布图形状。然后，如图9(b)所示，在Al上旋转涂抹光刻胶，然后通过暴光显影，形成所需要的抗蚀图形13。然后，如图9(c)所示，通过对从抗蚀图形中露出的Al进行湿式蚀刻，形成如图9(d)所示的在电阻体11的两端部具有电极12的薄膜电阻元件。
作为这种薄膜电阻元件的特性，要求电极为低电阻，但是上述的成膜技术由于是利用蒸镀法或离子束喷镀法等进行Al等电极材料的镀膜，所以不能形成具有充分厚度(约100～500nm)的电极膜，这是阻碍电极低电阻化的主要原因。而且，由于是通过对Al等电极材料进行湿式蚀刻而形成电极的图形，所以如图9(c)所示，在蚀刻时，在电极的角部形成严重的边缘腐蚀，其结果使被夹在两电极之间的电阻体的长度L不均匀，由此造成了电阻值精度下降的问题。另外，作为电极材料人们知道有一种不使用单层的Al，而是使用2层或3层构造的Cr/Cu、Cr/Cu/Cr、Cr/Au、Cr/Au/Cr等，但是这种情况下，也是通过对多层构造的电极材料进行湿式蚀刻形成电极图形，所以在电极的角部形成台阶形状的边缘腐蚀，因此同样存在着与上述相同的电阻值精度低的问题。
发明内容
本发明是鉴于上述以往技术中所存在的问题而提出的，其目的是提供一种可实现电极的低电阻化并且电阻值均匀的高精度的薄膜电阻元件。
为了达到上述的目的，本发明的薄膜电阻元件的特征在于：具有形成在基板上的薄膜电阻体；在该电阻体的宽度方向上横跨在该电阻体上的图形化的绝缘体层；成膜在所述电阻体及所述绝缘体层上的一对基础镀层，该基础镀层在该绝缘体层上在该电阻体的宽度方向上横穿所述电阻体，在该电阻体的长度方向上被分割成一对；和通过电镀，形成在该基础镀层表面上的一对电极，所述绝缘体层的周缘形成倾斜形状。
另外，为了达到上述的目的，本发明提出了一种薄膜电阻元件的制造方法，其特征在于：包括
在基板上形成具有规定的长度和宽度的电阻体薄膜的电阻体形成工序、
在所述基板上形成露出所述电阻体在长度方向上的两端部，在宽度方向上横跨所述电阻体的图形化绝缘体层的绝缘体形成工序、
在所述绝缘体层的周缘形成倾斜形状的斜面处理工序、
在所述基板上形成覆盖所述电阻体及所述绝缘体层的基础镀层的基础镀层形成工序、
在所基础镀层的表面上，通过电镀，形成在该电阻体的宽度方向上横穿所述电阻体在该电阻体的长度方向上被分割成一对的一对电极的电极形成工序、和
除去在所述绝缘体层上的位于所述两电极之间的所述基础镀层的除去工序。
根据这样的构成，通过使用电镀形成膜厚的电极，可实现电极的低电阻化，并且，由于电阻值由绝缘体层的图形形状所决定，所以可提供电阻值偏差小且精度高的薄膜电阻元件。
在上述的构成中，虽然在所述斜面处理工序中可在完成对图形化绝缘体层的烘焙后进行固化处理，但理想的是在图形化绝缘体层的烘焙后添加紫外线照射的工序，由于这样可通过紫外线的照射来保持由烘焙所形成的初期的倾斜状态。所以，即使经过之后的固化处理也可以保持所需的倾斜形状。
附图说明
图1是本发明实施例的薄膜电阻元件的俯视图。
图2是图1的沿II-II线的剖面图。
图3是图1的沿III-III线的剖面图。
图4是表示该薄膜电阻元件的制造工序的说明图。
图5是说明该薄膜电阻元件的制造途中的说明图。
图6是说明该薄膜电阻元件的制造途中的说明图。
图7是表示以往一例薄膜电阻元件的俯视图。
图8是该薄膜电阻元件的剖面图。
图9是表示该薄膜电阻元件的制造工序的说明图。
具体实施方式
下面，结合附图对本发明的实施例进行说明，图1是本发明实施例的薄膜电阻元件的俯视图，图2是图1的沿II-II线的剖面图，图3是图1的沿III-III线的剖面图，图4是表示该薄膜电阻元件的制造工序的说明图，图5和图6是说明该薄膜电阻元件的制造途中的说明图。另外，图5是对应图4(b)、图6是对应图4(e)的俯视图。
如图1～3所示，本实施例的薄膜电阻元件由基板1、在该基板1上形成的薄膜电阻体2、形成在宽度方向上横跨该电阻体2的图形的绝缘体层3、成膜在电阻体2及绝缘体3上的一对基础镀层4和在该基础层4的表面上电镀形成的一对电极5构成，绝缘体层3的周缘形成倾斜面。一对电极5如同在宽度方向横切电阻体2地被分割，该两电极分别通过下层的基础的镀层4连接到电阻体2的延长(长度)方向上的两端部。另外，该薄膜电阻元件的电阻值由绝缘体层3下面的延长方向的长度L和电阻体2在宽度方向的宽度W所决定。
作为基板1，使用上釉的氧化铝基板或不上釉的氧化铝基板，作为电阻体2，使用TaN、NiCr、TaSi、TaSiO等地电阻材料。这里，在使用如TaN那样的电阻较小的电阻材料的情况下，最好使用上釉的氧化铝基板(在纯度为96％的氧化铝烧结基板上涂敷玻璃层)，而在使用如TaSiO那样的电阻较大的电阻材料的情况下，也可以使用无釉的氧化铝基板(99.5％的氧化铝基板、99.7％的氧化铝基板等)。
绝缘体层3留出电阻体2在延长方向上的两端部横跨在其宽度方向上，在其周缘上形成倾斜，其剖面形状为大致台形。该绝缘体层3例如是在用正成像的光刻胶通过暴光显影而形成所需要的图形后，通过对该抗蚀图形进行加热烘烤(加热温度110～180℃)而形成倾斜，然后氮气环境中进行固化处理(加热温度为220～260℃)而形成。或者也可以使用在烘烤的倾斜处理之后通过紫外线照射使其表面固化，然后进行固化处理(加热温度为220～250℃)的方法，这种方法有利于维持初始的倾斜形状。
作为基础镀层，使用CR/Cu、Ti/Cu、Cr/Au、Ti/Au等，通过喷镀法、蒸镀法或离子束喷镀法来形成该基础镀层。在这种情况下，当作为附着层的下层的Cr和Ti的厚度为5～50nm，上层的Cu和Au的厚度为50～200nm时较为理想。
作为电极5，使用Cu、Au、Cu/Ni、Cu/Ni-P等电极材料，通过在基础镀层4的表面上使用这些材料进行电解镀，而形成电极5。虽然通过电镀可形成具有充分厚度的电极5，但其理想的厚度为500nm～5μm。而且，由于可形成这样厚度的电极5，所以可实现电极5的低电阻化。并且，由于如在宽度方向横切电阻体2和绝缘体层3那样地分割电极5，所以基础镀层4与电极5形成同一形状。在这种情况下，在基础镀层4的不形成电极的区域上形成光刻胶的图形后，使用上述的电极材料在基础镀层4的表面进行电解镀，然后只要剥离下光刻胶便可形成所需形状的电极5。而且，在剥离下该光刻胶后，如果通过离子切削法来除去被抗蚀图形所覆盖的基础镀层4，则可形成与电极5同一形状的基础镀层4。在这里，由于绝缘体层3的周缘形成倾斜形状，所以在位于绝缘体层3宽度方向两侧的基板1(图1中的符号1a所表示的部分)上的基础镀层4可全部被除去，从而可切实地防止一对电极5之间的短路等。另外，由于绝缘体层3的周缘形成倾斜形状，所以如图2所示的那样，可在绝缘体层3的倾斜面上形成厚度均匀的基础镀层4，从而，可在基础镀层4上形成缺陷少且精度高的电极5。
下面，结合图4～图6主要对如上构成的薄膜电阻元件的制造工序进行说明。
首先，在电阻形成工序中，在基板(氧化铝基板或上釉的氧化铝基板)1上，利用蒸镀法或离子束喷镀法等形成10～100nm厚的作为电阻材料的TaN薄膜，在该电阻材料上旋转涂抹正成像的光刻胶。然后，对该光刻胶进行所需图形的暴光显影，用湿刻法或RIE法或离子切削法等除去从抗蚀图形上露出的电阻材料，然后，通过剥离下光刻胶，从而在基板1上形成如图4(a)所示的所需形状的电阻体2。
然后，作为绝缘体形成工序，用正成像的光刻胶进行旋转涂抹，覆盖电阻体2，并通过对该光刻胶进行所需图形的暴光显影，形成如图4(b)所示的在横跨在电阻体2宽度方向上的500nm～3μm厚的绝缘体层3。这里，如图5所示，由于绝缘体层3的长度L比电阻体2的全长(L+α)短，绝缘体层3的宽度(W+β)比电阻体2的宽度W长，所以该绝缘体层3的图形形状可高精度地确定薄膜电阻元件的电阻值。即，薄膜电阻元件的电阻值由被绝缘体层3所覆盖的部分的电阻体2的膜厚和宽度W及长度L所决定，但其中的膜厚和宽度W是通过把电阻材料图形化而被高精度地设定，剩下的长度L是通过绝缘体层3的图形形状被高精度地设定。
然后，作为斜面处理工序，在对绝缘体层3进行加热烘烤(加热温度100～180℃)后，用紫外线照射使其表面固化，然后通过固化处理(加热温度220～250℃)，在绝缘体层3的周缘形成倾斜。另外，通过该斜面处理工序上的加热处理，在绝缘体层3未覆盖的电阻体2两端部的表面上形成氧化膜，所以最好用切削法或反喷镀法来除去该表面上的氧化膜。
然后，作为基础镀层的形成工序，例如用喷镀法及蒸镀法或离子束喷镀法等依次形成Cr和Cu的膜，从而如图4(d)所示的那样，形成覆盖电阻体2和绝缘体层3的基础镀层4。
然后，作为电极形成工序，旋转涂抹正成像的光刻胶，覆盖住基础镀层，通过对该光刻胶进行暴光显影，形成所需图形的形状，从而在不形成电极的区域上形成抗蚀图形。然后，通过在从该抗蚀图形上露出的基础镀层4的表面上使用作为电极材料的Cu进行0.5～5nm厚的电解镀，从而形成如图4(e)所示的具有充分膜厚的一对电极5。在这种情况下，抗蚀图形形成在图6中虚线所示的部分，在形成电极5后，通过剥离下该抗蚀图形来露出基础镀层4。
最后，作为除去工序，如图4(f)所示，使用离子切削法，以0～30度角度射入Ar离子，由此来除去在上述的电极形成工序中被剥离下抗蚀图形后而露出的基础镀层4(图6中虚线的部分)。其结果是，形成了与两电极5同一形状的基础镀层4，两电极5分别通过基础镀层4连接在电阻体2的延长方向上的两端部上。此时，由于绝缘体层3的周缘形成倾斜形状，所以形成在绝缘体层3表面上的基础镀层4不会在离子的射入角的方向形成再次附着，从而可确实地除去基础镀层4。另外，在用离子切削法完全除去基础镀层时，虽然位于该层下面的绝缘体层3的表面也被随带着除去了若干，但由于绝缘体层3具有充分厚的膜厚，所以离子切削不会到达最下层的电阻体2。
如上所述，本实施例的薄膜电阻元件通过使用电镀的方法形成厚膜的电极5，可实现电极5的低电阻化，而且，由于电阻值由绝缘体层3的图形形状来决定，因此，可提供电阻值偏差小的高精度的薄膜电阻元件。
本发明通过以如上说明的方式进行实施，可获得如下所述的效果。
由于通过在宽度方向横跨形成在基板上的电阻体薄膜地形成绝缘体层的图形，并且，在该绝缘体层上分割覆盖电阻体和绝缘体层而形成的基础镀层，在该基础镀层的表面上电镀形成一对电极，使两电极分别通过基础镀层连接到电阻体的两端部，所以通过使用电镀形成膜厚的电极，可实现电极的低电阻化，而且，由于电阻值由绝缘体层的图形形状所决定，所以可实现电阻值偏差小的高精度的薄膜电阻元件，并且，由于该绝缘体层的周缘形成倾斜，所以可确实地分割基础镀层等可获得多种的良好效果。

Claims (3)

1.一种薄膜电阻元件，具有形成在基板上的薄膜电阻体；在该电阻体的宽度方向上横跨在该电阻体上的图形化的绝缘体层；成膜在所述电阻体及所述绝缘体层上的一对基础镀层，该基础镀层在该绝缘体层上在该电阻体的宽度方向上横穿所述电阻体，在该电阻体的长度方向上被分割成一对；和通过电镀，形成在该基础镀层表面上的一对电极，所述绝缘体层的周缘形成倾斜形状。
2.一种薄膜电阻元件的制造方法，包括
在基板上形成具有规定长宽的电阻体薄膜的电阻体形成工序、
在所述基板上形成露出所述电阻体在长度方向上的两端部，在宽度方向上横跨所述电阻体的图形化绝缘体层的绝缘体形成工序、
在所述绝缘体层的周缘形成倾斜形状的斜面处理工序、
在所述基板上形成覆盖所述电阻体及所述绝缘体层的基础镀层的基础镀层形成工序、
在所基础镀层的表面上，通过电镀，形成在该电阻体的宽度方向上横穿所述电阻体，在该电阻体的长度方向上被分割成一对的一对电极的电极形成工序、和
除去在所述绝缘体层上的位于所述两电极之间的所述基础镀层的除去工序。
3.根据权利要求2所述的薄膜电阻元件的制造方法，所述斜面处理工序包括在完成了对图形化绝缘体层的烘焙后，并经过紫外线照射的固化处理工序。
CN021232954A 2001-06-20 2002-06-17 薄膜电阻元件及其制造方法 Expired - Fee Related CN1216385C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-186920 2001-06-20
JP2001186920A JP3935687B2 (ja) 2001-06-20 2001-06-20 薄膜抵抗素子およびその製造方法
JP2001186920 2001-06-20

Publications (2)

Publication Number Publication Date
CN1392572A CN1392572A (zh) 2003-01-22
CN1216385C true CN1216385C (zh) 2005-08-24

Family

ID=19026288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN021232954A Expired - Fee Related CN1216385C (zh) 2001-06-20 2002-06-17 薄膜电阻元件及其制造方法

Country Status (5)

Country Link
US (1) US6777778B2 (zh)
EP (1) EP1271566A3 (zh)
JP (1) JP3935687B2 (zh)
KR (1) KR100455001B1 (zh)
CN (1) CN1216385C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681705B (zh) * 2007-03-01 2012-02-15 威世科技公司 抗硫化芯片电阻器及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277340B2 (ja) * 1993-04-22 2002-04-22 日本酸素株式会社 半導体製造工場向け各種ガスの製造方法及び装置
WO2004040592A1 (ja) * 2002-10-31 2004-05-13 Rohm Co., Ltd. チップ抵抗器、その製造方法およびその製造方法に用いられるフレーム
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
US9818512B2 (en) 2014-12-08 2017-11-14 Vishay Dale Electronics, Llc Thermally sprayed thin film resistor and method of making
TWI610417B (zh) * 2016-10-04 2018-01-01 新唐科技股份有限公司 薄膜電阻元件及其製造方法
JP7044895B2 (ja) * 2018-09-11 2022-03-30 オリンパス株式会社 医療用ヒータ、処置具、及び処置具の製造方法

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4000054A (en) * 1970-11-06 1976-12-28 Microsystems International Limited Method of making thin film crossover structure
JPS53120B2 (zh) * 1972-03-03 1978-01-05
US3876912A (en) * 1972-07-21 1975-04-08 Harris Intertype Corp Thin film resistor crossovers for integrated circuits
US3790913A (en) * 1973-04-02 1974-02-05 F Peters Thin film resistor comprising sputtered alloy of silicon and tantalum
JPS5311037A (en) * 1976-07-19 1978-02-01 Toshiba Corp Thin film thermal head
JPS54126049A (en) * 1978-03-23 1979-09-29 Matsushita Electric Ind Co Ltd Thin film type thermal head and production thereof
JPS5638806A (en) * 1979-09-07 1981-04-14 Suwa Seikosha Kk Method of manufacturing high integrity thin film resistor
JPS5699680A (en) * 1980-01-10 1981-08-11 Ricoh Co Ltd Thermal head
JPS6027159A (ja) * 1983-07-22 1985-02-12 Seiko Epson Corp 薄膜非線形抵抗素子の製造方法
JPS6094757A (ja) * 1983-10-20 1985-05-27 Fujitsu Ltd 抵抗体
US4485370A (en) * 1984-02-29 1984-11-27 At&T Technologies, Inc. Thin film bar resistor
JPS61153620A (ja) * 1984-12-27 1986-07-12 Seiko Epson Corp 薄膜非線形抵抗素子
JPS61159701A (ja) * 1984-12-28 1986-07-19 株式会社東芝 サ−マルヘツドおよびその製造方法
JPS61161738A (ja) * 1985-01-10 1986-07-22 Matsushita Electronics Corp 半導体装置の製造方法
JPS61194794A (ja) * 1985-02-22 1986-08-29 三菱電機株式会社 混成集積回路基板の製造方法
JPS61210601A (ja) * 1985-03-14 1986-09-18 進工業株式会社 チツプ抵抗器
US4760369A (en) * 1985-08-23 1988-07-26 Texas Instruments Incorporated Thin film resistor and method
JPS6260662A (ja) * 1985-09-11 1987-03-17 Alps Electric Co Ltd サ−マルヘツドの製造方法
JPS62123715A (ja) * 1985-11-22 1987-06-05 Mitsubishi Electric Corp コンタクト電極の形成方法
JP2610866B2 (ja) * 1987-03-25 1997-05-14 日本電気株式会社 半導体抵抗素子
JPH0197666A (ja) * 1987-10-09 1989-04-17 Toshiba Corp サーマルヘッドおよびその製造方法
JPH01216502A (ja) * 1988-02-25 1989-08-30 Koa Corp チップ形電子部品
JP2617110B2 (ja) * 1988-02-29 1997-06-04 富士ゼロックス株式会社 抵抗体の製造方法
JPH07105282B2 (ja) * 1988-05-13 1995-11-13 富士ゼロックス株式会社 抵抗体及び抵抗体の製造方法
JP2523862B2 (ja) * 1989-04-05 1996-08-14 松下電器産業株式会社 チップ抵抗器
JP2707717B2 (ja) 1989-04-27 1998-02-04 富士通株式会社 混成集積回路
JP2864569B2 (ja) 1989-10-23 1999-03-03 日本電気株式会社 多結晶シリコン膜抵抗体
JPH03199057A (ja) * 1989-12-28 1991-08-30 Seiko Epson Corp サーマルプリントヘッド
JPH04277696A (ja) * 1991-03-06 1992-10-02 Hitachi Ltd 多層配線基板及びその製造方法
JPH05175428A (ja) * 1991-12-26 1993-07-13 Nippon Precision Circuits Kk 集積回路装置
JP3124473B2 (ja) * 1994-08-19 2001-01-15 セイコーインスツルメンツ株式会社 半導体装置とその製造方法
JPH08115851A (ja) * 1994-10-14 1996-05-07 Ngk Spark Plug Co Ltd 薄膜コンデンサ付きセラミック基板および その製造方法
US5675310A (en) * 1994-12-05 1997-10-07 General Electric Company Thin film resistors on organic surfaces
US5821960A (en) * 1995-09-18 1998-10-13 Hitachi Koki Co., Ltd. Ink jet recording head having first and second connection lines
KR100302677B1 (ko) * 1996-06-26 2001-11-22 사토 게니치로 칩저항기및그제조방법
JPH1050502A (ja) * 1996-08-05 1998-02-20 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
EP0861492A1 (en) * 1996-09-13 1998-09-02 Koninklijke Philips Electronics N.V. Thin-film resistor and resistance material for a thin-film resistor
US6331811B2 (en) * 1998-06-12 2001-12-18 Nec Corporation Thin-film resistor, wiring substrate, and method for manufacturing the same
JP2001168264A (ja) 1999-12-13 2001-06-22 Hitachi Ltd 電子回路モジュール及びその製造方法
US6365483B1 (en) * 2000-04-11 2002-04-02 Viking Technology Corporation Method for forming a thin film resistor
JP4722318B2 (ja) * 2000-06-05 2011-07-13 ローム株式会社 チップ抵抗器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681705B (zh) * 2007-03-01 2012-02-15 威世科技公司 抗硫化芯片电阻器及其制造方法

Also Published As

Publication number Publication date
KR20020096877A (ko) 2002-12-31
EP1271566A3 (en) 2004-10-13
JP3935687B2 (ja) 2007-06-27
JP2003007506A (ja) 2003-01-10
CN1392572A (zh) 2003-01-22
US6777778B2 (en) 2004-08-17
KR100455001B1 (ko) 2004-11-06
US20020197811A1 (en) 2002-12-26
EP1271566A2 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
CN1216385C (zh) 薄膜电阻元件及其制造方法
US5875531A (en) Method of manufacturing an electronic multilayer component
US5120572A (en) Method of fabricating electrical components in high density substrates
US5254493A (en) Method of fabricating integrated resistors in high density substrates
US5268068A (en) High aspect ratio molybdenum composite mask method
EP0685297B1 (de) Werkzeug für Umform- und Zerspanungsvorrichtungen und Verfahren zum Herstellen eines beschichteten Werkzeugs
JPS6329961A (ja) 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路
DE2537142B2 (de) Dünnfilm-Thermodruckkopf
DE3536370C2 (zh)
US6144287A (en) Chip resistor and method for manufacturing the same
JP3934366B2 (ja) 薄膜キャパシタ素子の製造方法
JPH08127143A (ja) サーマルヘッド及びその製造方法
AU2002305531B2 (en) Capacitor having improved electrodes
EP0016263B1 (de) Dünnschichtwiderstand mit grossem Temperaturkoeffizienten und Verfahren zu dessen Herstellung
US3867193A (en) Process of producing a thin film circuit
JP2001135872A (ja) 積層型圧電素子
DE102007004893B4 (de) Piezoelektrischer Vielschichtaktor und Verfahren zu seiner Herstellung
CN1311484C (zh) 漏电流少且绝缘耐压高的薄膜电容器的形成方法
JP2001196656A (ja) 積層型圧電体の製造方法およびその製造物
JP2001135871A (ja) 積層型圧電体の製造方法
JPH0447886B2 (zh)
JPH0447368B2 (zh)
JPH05205913A (ja) 金属皮膜固定抵抗器の製造方法
JPH03108798A (ja) 多層配線基板およびその製造方法
JPS61130061A (ja) サ−マルヘツドの製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee