JP2864569B2 - 多結晶シリコン膜抵抗体 - Google Patents
多結晶シリコン膜抵抗体Info
- Publication number
- JP2864569B2 JP2864569B2 JP27682689A JP27682689A JP2864569B2 JP 2864569 B2 JP2864569 B2 JP 2864569B2 JP 27682689 A JP27682689 A JP 27682689A JP 27682689 A JP27682689 A JP 27682689A JP 2864569 B2 JP2864569 B2 JP 2864569B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon film
- resistor
- film resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多結晶シリコン膜抵抗体に関し、特に放熱路
を有する多結晶シリコン膜抵抗体に関する。
を有する多結晶シリコン膜抵抗体に関する。
従来の多結晶シリコン膜抵抗体は、単に厚い絶縁膜上
に設置されるか、または、多結晶シリコン膜抵抗体を流
れる電流により発生するジュール熱による温度上昇を避
けるため、放熱効果の高い薄い絶縁膜上に設置されてい
た。
に設置されるか、または、多結晶シリコン膜抵抗体を流
れる電流により発生するジュール熱による温度上昇を避
けるため、放熱効果の高い薄い絶縁膜上に設置されてい
た。
〔発明が解決しようとする課題〕 上述した従来の多結晶シリコン膜抵抗体において、こ
れが厚い絶縁膜上に設置される前者の場合には、ジュー
ル熱のために抵抗体としての劣化、すなわち、回路が正
常に動作するために必要な抵抗値変動の許容範囲（±20
％）を越える抵抗値の変動が発生する。
れが厚い絶縁膜上に設置される前者の場合には、ジュー
ル熱のために抵抗体としての劣化、すなわち、回路が正
常に動作するために必要な抵抗値変動の許容範囲（±20
％）を越える抵抗値の変動が発生する。
一方、多結晶シリコン膜抵抗体が薄い絶縁膜上に設置
される後者の場合には、前者の場合と異なり放熱効果は
確保されるが、抵抗体とシリコン基板との間の容量の増
加による回路動作の遅れ、すなわち、RC時定数の増加に
よる周波数特性の劣化が発生する。
される後者の場合には、前者の場合と異なり放熱効果は
確保されるが、抵抗体とシリコン基板との間の容量の増
加による回路動作の遅れ、すなわち、RC時定数の増加に
よる周波数特性の劣化が発生する。
このため、例えば、ECL回路による1GHz以上で動作す
るプリスケーラのように、抵抗体に大電流密度の電流を
流せる高速スイッチング動作に適した抵抗体を実現する
ことは困難であった。
るプリスケーラのように、抵抗体に大電流密度の電流を
流せる高速スイッチング動作に適した抵抗体を実現する
ことは困難であった。
ただ、前者の場合には、ジュール熱による抵抗体の温
度上昇が雰囲気温度＋10℃以内であるならば、ジュール
熱による抵抗値の変動は実質的に問題にならないという
実験結果が得られている。また、RC時定数の増加に対し
ては、1GHz以上の高速動作を必要とする場合、絶縁膜の
膜厚としては１μｍ以上必要とされている。
度上昇が雰囲気温度＋10℃以内であるならば、ジュール
熱による抵抗値の変動は実質的に問題にならないという
実験結果が得られている。また、RC時定数の増加に対し
ては、1GHz以上の高速動作を必要とする場合、絶縁膜の
膜厚としては１μｍ以上必要とされている。
本発明の多結晶シリコン膜抵抗体は、シリコン基板上
に第１の絶縁膜を介して形成された多結晶シリコン膜抵
抗体において、多結晶シリコン膜抵抗体直下の第１の絶
縁膜にシリコン基板に到る開口部を設け、開口部にはシ
リコン膜とこのシリコン膜より薄い第２の絶縁膜とを含
む多層膜が埋設され、さらに、シリコン膜が多結晶シリ
コン膜抵抗体およびシリコン基板の少なくとも一方に直
接に接続されている。
に第１の絶縁膜を介して形成された多結晶シリコン膜抵
抗体において、多結晶シリコン膜抵抗体直下の第１の絶
縁膜にシリコン基板に到る開口部を設け、開口部にはシ
リコン膜とこのシリコン膜より薄い第２の絶縁膜とを含
む多層膜が埋設され、さらに、シリコン膜が多結晶シリ
コン膜抵抗体およびシリコン基板の少なくとも一方に直
接に接続されている。
次に本発明について図面を参照して説明する。
第１図（ａ），（ｂ）は本発明の第１の実施例の構造
を得るための主要工程の断面図である。
を得るための主要工程の断面図である。
まず、第１図（ａ）に示すように、シリコン基板１上
に、第１の絶縁膜であるところの厚さ1.3μｍの絶縁用
酸化膜２を形成し、絶縁用酸化膜２における多結晶シリ
コン膜抵抗体形成予定領域内の所定の領域にフォトレジ
ストをマスクにして反応性イオンエッチングによりシリ
コン基板１に到る面積が多結晶シリコンマク抵抗体の底
面面積の1/5となる開口部を形成し、シリコンの選択成
長により開口部にエピタキシャル成長膜３を形成する。
に、第１の絶縁膜であるところの厚さ1.3μｍの絶縁用
酸化膜２を形成し、絶縁用酸化膜２における多結晶シリ
コン膜抵抗体形成予定領域内の所定の領域にフォトレジ
ストをマスクにして反応性イオンエッチングによりシリ
コン基板１に到る面積が多結晶シリコンマク抵抗体の底
面面積の1/5となる開口部を形成し、シリコンの選択成
長により開口部にエピタキシャル成長膜３を形成する。
次に、第１図（ｂ）に示すように、熱酸化によりエピ
タキシャル成長膜３の表面を酸化して第２の絶縁膜とし
ての膜厚500Åの酸化膜４を形成する。ここで、エピタ
キシャル成長膜３と酸化膜４とからなる２層膜により開
口部は埋設されることになる。続いて、多結晶シリコン
膜抵抗体形成予定領域に多結晶シリコン膜抵抗体５を形
成し、さらにCVD酸化膜6,アルミ電極７を形成し、本発
明の第１の実施例の構造を得る。
タキシャル成長膜３の表面を酸化して第２の絶縁膜とし
ての膜厚500Åの酸化膜４を形成する。ここで、エピタ
キシャル成長膜３と酸化膜４とからなる２層膜により開
口部は埋設されることになる。続いて、多結晶シリコン
膜抵抗体形成予定領域に多結晶シリコン膜抵抗体５を形
成し、さらにCVD酸化膜6,アルミ電極７を形成し、本発
明の第１の実施例の構造を得る。
第２図および第３図は、本実施例をECL回路に流す電
流が6mA必要なトグル周波数（クロック周波数）1GHzの
プリスケーラに適用した場合、本実施例における多結晶
シリコン膜抵抗体５の底面の面積に対する開口部の面積
比（＝1/5）、および、第２の絶縁膜としての酸化膜４
の膜厚（＝500Å）、に関する最適条件を出した実験結
果である。ここで、多結晶シリコン膜抵抗体５の幅を、
多結晶シリコン膜のエッチングによるパターン形成の精
度（±５％）から決まる最小幅３μｍとすると、多結晶
シリコン膜抵抗体５に流れる単位幅当りの電流密度は6m
A/3μｍ＝2mA/μｍとなる。第２図および第３図は、雰
囲気温度が25℃、多結晶シリコン膜抵抗体５の長さ，
幅，膜厚，層抵抗ρｓが10μm,3μm,3000Å,200Ω／□
であるとき、多結晶シリコン膜抵抗体５に流れる単位幅
当りの電流密度に対する多結晶シリコン膜抵抗体５の温
度上昇（△Ｔ）の特性図である。
流が6mA必要なトグル周波数（クロック周波数）1GHzの
プリスケーラに適用した場合、本実施例における多結晶
シリコン膜抵抗体５の底面の面積に対する開口部の面積
比（＝1/5）、および、第２の絶縁膜としての酸化膜４
の膜厚（＝500Å）、に関する最適条件を出した実験結
果である。ここで、多結晶シリコン膜抵抗体５の幅を、
多結晶シリコン膜のエッチングによるパターン形成の精
度（±５％）から決まる最小幅３μｍとすると、多結晶
シリコン膜抵抗体５に流れる単位幅当りの電流密度は6m
A/3μｍ＝2mA/μｍとなる。第２図および第３図は、雰
囲気温度が25℃、多結晶シリコン膜抵抗体５の長さ，
幅，膜厚，層抵抗ρｓが10μm,3μm,3000Å,200Ω／□
であるとき、多結晶シリコン膜抵抗体５に流れる単位幅
当りの電流密度に対する多結晶シリコン膜抵抗体５の温
度上昇（△Ｔ）の特性図である。
第２図は、第２の絶縁膜としての酸化膜４の膜厚を50
0Åに固定し、多結晶シリコン膜抵抗体５の底面の面積
に対する開口部の面積比をパラメータとした場合の特性
図である。図から明らかなように、（開口部の面積／多
結晶シリコン膜抵抗体５の底面の面積）が1/5以上であ
れば、多結晶シリコン膜抵抗体５の温度上昇に関しては
問題が無いことになる。
0Åに固定し、多結晶シリコン膜抵抗体５の底面の面積
に対する開口部の面積比をパラメータとした場合の特性
図である。図から明らかなように、（開口部の面積／多
結晶シリコン膜抵抗体５の底面の面積）が1/5以上であ
れば、多結晶シリコン膜抵抗体５の温度上昇に関しては
問題が無いことになる。
第３図は、（開口部の面積／多結晶シリコン膜抵抗体
５の底面の面積）を1/5に固定し、第２の絶縁膜として
の酸化膜４の膜厚をパラメータとした場合の特性図であ
る。多結晶シリコン膜抵抗体５の温度上昇に関しては、
図から明らかなように、第２の絶縁膜としての酸化膜４
の膜厚が500Å以下であれば良いことになる。
５の底面の面積）を1/5に固定し、第２の絶縁膜として
の酸化膜４の膜厚をパラメータとした場合の特性図であ
る。多結晶シリコン膜抵抗体５の温度上昇に関しては、
図から明らかなように、第２の絶縁膜としての酸化膜４
の膜厚が500Å以下であれば良いことになる。
開口部の面積比の増大，第２の絶縁膜としての酸化膜
４の膜厚の減少は、容量が増加することになる。開口部
の面積比の下限，第２の絶縁膜としての酸化膜４の膜厚
の上限は周波数特性より決定されるが、両者の上限およ
び下限は独立に決定されるものではなく、両者の間の相
関関係に基ずき決定される。
４の膜厚の減少は、容量が増加することになる。開口部
の面積比の下限，第２の絶縁膜としての酸化膜４の膜厚
の上限は周波数特性より決定されるが、両者の上限およ
び下限は独立に決定されるものではなく、両者の間の相
関関係に基ずき決定される。
また、多結晶シリコン膜抵抗体の使用目的により、開
口部の面積比，第２の絶縁膜の膜厚の最適値が別の値と
なることは自明の理である。
口部の面積比，第２の絶縁膜の膜厚の最適値が別の値と
なることは自明の理である。
なお、本実施例ではエピタキシャル成長膜３として、
シリコンを用いたが、これに限定するものではない。タ
ングステン，モリブテン等の選択エピタキシャル成長膜
と気相成長による第２の絶縁膜を用いても良く、また、
シリコンエピタキシャル膜上に多結晶シリコン膜を堆積
した２層膜上に熱酸化により第２の絶縁膜である酸化膜
を形成した３層膜でも良い。
シリコンを用いたが、これに限定するものではない。タ
ングステン，モリブテン等の選択エピタキシャル成長膜
と気相成長による第２の絶縁膜を用いても良く、また、
シリコンエピタキシャル膜上に多結晶シリコン膜を堆積
した２層膜上に熱酸化により第２の絶縁膜である酸化膜
を形成した３層膜でも良い。
第４図（ａ），（ｂ）は本発明の第２の実施例の構造
を得るための主要工程の断面図である。
を得るための主要工程の断面図である。
まず、第４図（ａ）に示すように、シリコン基板１上
に、第１の絶縁膜であるところの厚さ1.3μｍの絶縁用
酸化膜２を形成し、絶縁用酸化膜２における多結晶シリ
コン膜抵抗体形成予定領域内の所定の領域にフォトレジ
ストをマスクにして反応性イオンエッチングによりシリ
コン基板１に到る面積が多結晶シリコンマク抵抗体の底
面面積の1/5となる開口部を形成し、開口部に露呈した
シリコン基板１を熱酸化して第２の絶縁膜であるところ
の膜厚500Åの酸化膜4aを形成し、さらに、多結晶シリ
コン膜を堆積し、エッチバックにより不要部分の多結晶
シリコン膜を除去し、開口部に多結晶シリコン膜８を埋
設する。ここで、酸化膜4aと多結晶シリコン膜８とから
なる２層膜により開口部は埋設されることになる。
に、第１の絶縁膜であるところの厚さ1.3μｍの絶縁用
酸化膜２を形成し、絶縁用酸化膜２における多結晶シリ
コン膜抵抗体形成予定領域内の所定の領域にフォトレジ
ストをマスクにして反応性イオンエッチングによりシリ
コン基板１に到る面積が多結晶シリコンマク抵抗体の底
面面積の1/5となる開口部を形成し、開口部に露呈した
シリコン基板１を熱酸化して第２の絶縁膜であるところ
の膜厚500Åの酸化膜4aを形成し、さらに、多結晶シリ
コン膜を堆積し、エッチバックにより不要部分の多結晶
シリコン膜を除去し、開口部に多結晶シリコン膜８を埋
設する。ここで、酸化膜4aと多結晶シリコン膜８とから
なる２層膜により開口部は埋設されることになる。
次に、第４図（ｂ）に示すように、多結晶シリコン膜
抵抗体形成予定領域に多結晶シリコン膜抵抗体５を形成
し、さらにCVD酸化膜6,アルミ電極７を形成し、本発明
の第２の実施例の構造を得る。
抵抗体形成予定領域に多結晶シリコン膜抵抗体５を形成
し、さらにCVD酸化膜6,アルミ電極７を形成し、本発明
の第２の実施例の構造を得る。
本実施例をECL回路に流す電流が6mA必要なトグル周波
数（クロック周波数）1GHzのプリスケーラに適用した場
合にも、第２図，第３図に示したものと同じ結果を得
る。
数（クロック周波数）1GHzのプリスケーラに適用した場
合にも、第２図，第３図に示したものと同じ結果を得
る。
以上説明したように本発明の多結晶シリコン膜抵抗体
は、シリコン基板上に第１の絶縁膜を介して形成された
多結晶シリコン膜抵抗体において、多結晶シリコン膜抵
抗体直下の第１の絶縁膜にシリコン基板に到る開口部を
設け、開口部に第２の絶縁膜を含む多層膜を埋設するこ
とにより、周波数特性を犠牲にすることなく、放熱効果
の良好な多結晶シリコン膜抵抗体を実現することが可能
となる。
は、シリコン基板上に第１の絶縁膜を介して形成された
多結晶シリコン膜抵抗体において、多結晶シリコン膜抵
抗体直下の第１の絶縁膜にシリコン基板に到る開口部を
設け、開口部に第２の絶縁膜を含む多層膜を埋設するこ
とにより、周波数特性を犠牲にすることなく、放熱効果
の良好な多結晶シリコン膜抵抗体を実現することが可能
となる。
第１図（ａ），（ｂ）は本発明の第１の実施例の構造を
得るための主要工程の断面図、第２図，第３図は第１の
実施例における多結晶シリコン膜抵抗体に流れる単位幅
当りの電流密度に対する多結晶シリコン膜抵抗体５の温
度上昇（△Ｔ）の特性図、第４図（ａ），（ｂ）は本発
明の第２の実施例の構造を得るための主要工程の断面図
である。 １……シリコン基板、２……絶縁用酸化膜、３……エピ
タキシャル膜、4,4a……酸化膜、５……多結晶シリコン
膜抵抗体、６……CVD酸化膜、７……アルミ電極、８…
…多結晶シリコン膜。
得るための主要工程の断面図、第２図，第３図は第１の
実施例における多結晶シリコン膜抵抗体に流れる単位幅
当りの電流密度に対する多結晶シリコン膜抵抗体５の温
度上昇（△Ｔ）の特性図、第４図（ａ），（ｂ）は本発
明の第２の実施例の構造を得るための主要工程の断面図
である。 １……シリコン基板、２……絶縁用酸化膜、３……エピ
タキシャル膜、4,4a……酸化膜、５……多結晶シリコン
膜抵抗体、６……CVD酸化膜、７……アルミ電極、８…
…多結晶シリコン膜。
Claims (3)
- 【請求項１】シリコン基板上に第１の絶縁膜を介して形
成された多結晶シリコン膜抵抗体において、 前記多結晶シリコン膜抵抗体直下の前記第１の絶縁膜に
は前記シリコン基板に到る開口部が設けられ、 前記開口部にはシリコン膜と、該シリコン膜より薄い第
２の絶縁膜とを含む多層膜が埋設され、 さらに、前記シリコン膜が前記多結晶シリコン膜抵抗体
および前記シリコン基板の少なくとも一方に直接に接続
されていることを特徴とする多結晶シリコン膜抵抗体。 - 【請求項２】前記シリコン膜がシリコンエピタキシャル
成長膜からなり、前記第２の絶縁膜を上層，該シリコン
エピタキシャル成長膜を下層にして前記多層膜が構成さ
れていることを特徴とする請求項（１）記載の多結晶シ
リコン膜抵抗体。 - 【請求項３】前記シリコン膜が多結晶シリコン膜からな
り、該多結晶シリコン膜を上層，前記第２の絶縁膜を下
層にして前記多層膜が構成されることを特徴とする請求
項（１）記載の多結晶シリコン膜抵抗体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27682689A JP2864569B2 (ja) | 1989-10-23 | 1989-10-23 | 多結晶シリコン膜抵抗体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27682689A JP2864569B2 (ja) | 1989-10-23 | 1989-10-23 | 多結晶シリコン膜抵抗体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03136363A JPH03136363A (ja) | 1991-06-11 |
| JP2864569B2 true JP2864569B2 (ja) | 1999-03-03 |
Family
ID=17574943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27682689A Expired - Lifetime JP2864569B2 (ja) | 1989-10-23 | 1989-10-23 | 多結晶シリコン膜抵抗体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2864569B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777778B2 (en) | 2001-06-20 | 2004-08-17 | Alps Electric Co., Ltd. | Thin-film resistor and method for manufacturing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3001362B2 (ja) * | 1993-12-17 | 2000-01-24 | 日本電気株式会社 | 半導体装置の製造方法 |
| US8956938B2 (en) * | 2012-05-16 | 2015-02-17 | International Business Machines Corporation | Epitaxial semiconductor resistor with semiconductor structures on same substrate |
-
1989
- 1989-10-23 JP JP27682689A patent/JP2864569B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777778B2 (en) | 2001-06-20 | 2004-08-17 | Alps Electric Co., Ltd. | Thin-film resistor and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03136363A (ja) | 1991-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638400A (en) | Refractory metal capacitor structures, particularly for analog integrated circuit devices | |
| US7049556B2 (en) | Heating device | |
| US5962865A (en) | Low inductance superconductive integrated circuit and method of fabricating the same | |
| JPS631054A (ja) | ヒユ−ズ内蔵型半導体装置 | |
| JP2864569B2 (ja) | 多結晶シリコン膜抵抗体 | |
| JPH0620110B2 (ja) | 半導体装置 | |
| US4816895A (en) | Integrated circuit device with an improved interconnection line | |
| KR100435137B1 (ko) | 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법 | |
| JPH07115175A (ja) | 半導体装置 | |
| JP3163761B2 (ja) | 集積回路装置 | |
| JP2799028B2 (ja) | キャパシタ―を備えた半導体装置 | |
| JPH05175428A (ja) | 集積回路装置 | |
| JPH065673B2 (ja) | 半導体装置とその製造方法 | |
| JPS62199047A (ja) | 多結晶シリコン抵抗器 | |
| JP2643004B2 (ja) | ハイブリッドｉｃ基板 | |
| JP3041550B2 (ja) | 半導体装置 | |
| JPH01268150A (ja) | 半導体装置 | |
| JPS6125217B2 (ja) | ||
| JPH04221850A (ja) | 薄膜抵抗体 | |
| JP2978999B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6244813B2 (ja) | ||
| JP2818979B2 (ja) | 半導体装置の製造方法 | |
| JPS6240757A (ja) | 半導体装置 | |
| JPS60186038A (ja) | 半導体装置 | |
| JPH05114654A (ja) | 半導体装置 |