CN1311484C - 漏电流少且绝缘耐压高的薄膜电容器的形成方法 - Google Patents
漏电流少且绝缘耐压高的薄膜电容器的形成方法 Download PDFInfo
- Publication number
- CN1311484C CN1311484C CNB2003101156108A CN200310115610A CN1311484C CN 1311484 C CN1311484 C CN 1311484C CN B2003101156108 A CNB2003101156108 A CN B2003101156108A CN 200310115610 A CN200310115610 A CN 200310115610A CN 1311484 C CN1311484 C CN 1311484C
- Authority
- CN
- China
- Prior art keywords
- lower floor
- film
- dielectric
- electroplated electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims description 24
- 238000009413 insulation Methods 0.000 title description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 24
- 238000007747 plating Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000009713 electroplating Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 239000003989 dielectric material Substances 0.000 abstract 7
- 238000002360 preparation method Methods 0.000 abstract 2
- 239000003973 paint Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 84
- 239000010410 layer Substances 0.000 description 29
- 238000000227 grinding Methods 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
- H05K3/061—Etching masks
- H05K3/064—Photoresists
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明是一种在下层电镀电极上夹持电介质并形成上层电镀电极的薄膜电容器的形成方法,首先,在形成于基板上的下层电镀种膜上,使其位于特定范围地形成下层电镀电极。在基板表面整体上,形成覆盖下层电镀电极的电介质。接着,利用光刻技术,在电介质上形成确定覆盖下层电镀电极的电介质图案的抗蚀层,将未被该抗蚀层覆盖的电介质及位于该电介质下层的下层电镀种膜除去,使基板从该除去部分露出。然后,将抗蚀层除去,使下层电镀电极上的电介质露出。而且,横跨露出的电介质周围与基板,形成决定电容器容量的保护电桥之后,在该保护电桥及电介质上隔着上层电镀种膜形成上层电镀电极。由此,可以形成漏电流少且高耐压的薄膜电容器。
Description
技术领域
本发明涉及一种由薄膜构成的电容器的形成方法。利用该方法形成的薄膜电容器,漏电流少且绝缘耐压高,是高品质的电容器。
背景技术
近年来,大多使用在基板上施行了薄膜电路元件或微细布线等的薄膜微细加工的薄膜电路。这种薄膜电路上具备薄膜电容器的情况下,薄膜电容器一般如下所述地形成。首先,隔着电镀种膜在基板上形成下层电镀电极,利用研磨(milling)等除去从形成的下层电镀电极露出的电镀种(seed)膜。接着,用电介质覆盖下层电镀电极,在被该电介质覆盖的下层电镀电极的两端部上形成确定电容器尺寸(容量)的保护电桥。而且,隔着保护电桥在电介质上形成电镀种膜,在该电镀种膜上形成上层电镀电极。
然而,在上述现有的制造方法中,在为了除去电镀种膜的研磨时,利用该研磨将下层电镀电极的表面粗糙,明确知道该粗糙了的电极表面上附着有由于研磨而飞溅的金属。若在这种附着物上形成电介质及上层电镀电极,由于电介质的膜厚比附着物不存在的部分更薄,故集中施加电压,容易引起初始短路或通电中的绝缘破坏。另外,由研磨所导致的下层电镀电极的表面自身变粗糙也是使电介质的膜厚产生偏差的主要原因。
为解决上述缺点,虽然可以在研磨完成后清洗下层电镀电极的表面以除去附着物,但仅利用清洗较难完全除去附着物。另外,虽然也考虑用电极保护用的抗蚀层覆盖下层电镀电极以防止附着物,但由于研磨导致抗蚀层变质,故研磨后较难完全除去抗蚀层,下层电镀电极上残留有抗蚀层。如果下层电镀电极上残留有抗蚀层,该抗蚀层成为电介质的缺陷,成为漏电流增大的主要原因。在形成该电极保护用的抗蚀层的情况下,另外,仅该抗蚀层形成工序就增长了制造工序。
发明内容
本发明的目的在于提供一种得到漏电流少且可以实现高耐压化的薄膜电容器的形成方法。
本发明是一种通过不使下层电镀电极上存在附着物或抗蚀层,而以均匀的膜厚形成电介质,来防止初始短路或通电中的绝缘破坏且控制电容器的漏电流的发明。
即,本发明是一种在下层电镀电极上夹持电介质并形成上层电镀电极的薄膜电容器的形成方法,其特征在于,具有:在形成于基板整体上的下层电镀种膜上使其位于特定范围地形成下层电镀电极的工序;在基板表面整体上形成覆盖上述下层电镀电极的电介质的工序;在上述电介质上利用光刻技术形成确定覆盖上述下层电镀电极的电介质图案的抗蚀层的工序;除去未被上述抗蚀层覆盖的电介质及其下层的上述下层电镀电极,使上述基板露出的工序;除去上述抗蚀层,使上述下层电镀电极上的电介质露出的工序;横跨上述下层电镀电极上的电介质周围与上述露出的基板,形成决定电容器容量的保护电桥的工序;以及在该保护电桥及上述电介质上隔着上层电镀种膜形成上层电镀电极的工序。
根据该形成方法,由于形成下层电镀电极之后马上形成电介质,故在下层电镀电极与电介质之间不存在任何物质,以均匀的膜厚形成电介质。另外,用于除去下层电镀种膜的研磨时,因为由抗蚀层覆盖下层电镀电极及电介质,所以因研磨而飞溅的金属不会附着在下层电镀电极与电介质上,下层电镀电极与电介质也不会受到研磨破坏。这样,如果以均匀的膜厚形成电介质(电介质不会局部变薄),则引起初始短路或通电中的绝缘破坏的危险少,电容器的绝缘耐压提高。再有,由于下层电镀电极与电介质之间不存在附着物,故电容器的漏电流也减小。
下层电镀种膜与上层电镀种膜,优选形成为由Ti导体膜及Cu导体膜构成的双层结构。这样,若电镀种膜形成为Ti导体膜及Cu导体膜的双层结构,则与基底的密接性优良,且可以在该电镀种膜上施行电解电镀,从而有效地形成电极。由此,可以使产品质量及制造效率提高。
下层电镀电极与上层电镀电极,优选形成为由Cu导体膜及Ni导体膜构成的双层结构。该Cu导体膜与Ni导体膜的双层结构,导电性良好,且氧化或腐蚀等缺点不容易产生,可以达到产品质量及产品成品率稳定的目的。
优选上述下层电镀种膜与上层电镀种膜利用溅射法形成,上述下层电镀电极与上层电镀电极利用电解电镀法形成。若利用上述制法,直到图案的细微部分都可以确实地形成电极,进而,可以在短时间内得到厚膜厚的电极。由此,可以达到产品的电气特性的稳定化的目的。
(发明效果)
根据如上所述的本发明,由于在包含下层电镀电极的基板表面整体上形成电介质,用电介质图案形成用抗蚀层覆盖该下层电镀电极上的电介质之后,除去未被该抗蚀层覆盖的电介质及位于其下层的下层电镀种膜,故因研磨而飞溅的金属不附着在下层电镀电极与电介质上,下层电镀电极与电介质也不会受到研磨破坏。这样,在均匀的电介质上可以形成上层电镀种膜及上层电镀电极。因此,在下层电镀电极与上层电镀电极之间难引起短路或绝缘破坏,电容器的绝缘耐压性提高。再有,由于下层电镀电极与电介质之间不存在附着物或抗蚀层,故电容器的漏电流也减小。
附图说明
图1是表示本发明的薄膜电容器形成方法的一实施方式中一个工序的剖面图。
图2是图1所示工序之后进行的一个工序的剖面图。
图3是图2所示工序之后进行的一个工序的剖面图。
图4是图3所示工序之后进行的一个工序的剖面图。
图5是图4所示工序之后进行的一个工序的剖面图。
图6是图5所示工序之后进行的一个工序的剖面图。
图7是图6所示工序之后进行的一个工序的剖面图。
图8是图7所示工序之后进行的一个工序的剖面图。
具体实施方式
参照图1~图8,说明本发明的薄膜电容器的形成方法的一实施方式。图1~图8是表示薄膜电容器的形成方法的各工序的剖面图。
首先,如图1所示,在基板1上全面地形成下层电镀种膜2之后,在该下层电镀种膜2上利用电解电镀使其位于特定范围地形成下层电镀电极3。作为基板1,使用的是由氧化铝陶瓷等构成的绝缘性基板。在下层电镀种膜2的成膜中,可以利用溅射法或蒸镀法。该下层电镀种膜2,优选形成为与基板1的密接良好,且在该下层电镀种膜2上可以施行电解电镀的,例如由Ti导体膜与Cu导体膜构成的双层结构。在本实施方式中,分别以约15nm的膜厚形成Ti导体膜,以约100nm的膜厚形成Cu导体膜。另一方面,下层电镀电极3,优选形成为导电性良好且不产生因氧化或腐蚀等造成的缺陷的,例如由Cu导体膜及Ni导体膜构成的双层结构。在本实施方式中,分别以约3μm的膜厚形成Cu导体膜、以约0.3μm的膜厚形成Ni导体膜。
接着,如图2所示,在包含下层电镀电极3的基板表面整体上,形成覆盖该下层电镀电极3的电介质4。在成膜中,使用溅射法、离子束溅射法等。电介质4优选由二氧化硅膜形成,在本实施方式中,以约340nm的膜厚形成电介质4。
若形成电介质4,利用光刻技术,如图3所示在电介质4上形成抗蚀层R。抗蚀层R是用于确定覆盖下层电镀电极3的电介质图案的抗蚀层。而且,如图4所示,利用反应性离子蚀刻(RIE)或湿式蚀刻等将未被抗蚀层R覆盖的电介质4除去,使下层电镀种膜2从该除去部分露出。
接着,如图5所示,进行研磨处理,除去露出的下层电镀种膜2。图5的箭头方向表示研磨方向。基板1从下层电镀种膜2的除去部分露出。在该研磨工序中,由于用抗蚀层R覆盖下层电镀电极3及电介质4,故下层电镀电极3及电介质4的表面并未受到研磨损伤,另外,因研磨而飞溅的金属也未附着在下层电镀电极3及电介质4上。
若除去下层电镀种膜2,则如图6所示,除去抗蚀层R,使下层电镀电极3上的电介质4露出。然后,如图7所示,横跨下层电镀电极3上的电介质4的周围与露出的基板1,形成决定电容器容量的保护电桥5。
而且,如图8所示,在该保护电桥5及电介质4上形成上层电镀种膜6后,在该上层电镀种膜6上利用电解电镀形成上层电镀电极7。在上层电镀种膜6的成膜中,可以利用溅射法或蒸镀法等。该上层电镀种膜6,优选形成为与基底(保护电桥5及电介质4)的密接良好,且在该上层电镀种膜6上可以施行电解电镀的,例如由Ti导体膜及Cu导体膜构成的双层结构。在本实施方式中,分别以约15nm的膜厚形成Ti导体膜,以约100nm的膜厚形成Cu导体膜。上述电镀电极7,优选形成为导电性良好且不会产生因氧化或腐蚀等造成的缺陷的,例如由Cu导体膜及Ni导体膜构成的双层结构。在本实施方式中,分别以约4μm的膜厚形成Cu导体膜,以约0.2μm的膜厚形成Ni导体膜。利用以上工序,做成薄膜电容器10。
若根据以上的实施方式,由于用抗蚀层R将覆盖下层电镀电极3的电介质4覆盖之后,除去未被该抗蚀层覆盖的电介质4及位于该电介质4下层的下层电镀种膜2,故因研磨而飞溅的金属不附着在下层电镀电极3及电介质4上,另外下层电镀电极3及电介质4也不会受到研磨损伤。因此,在除去抗蚀层R之后,以均匀的膜厚形成于下层电镀电极3上的电介质4露出,在该均匀的电介质4上形成上层电镀种膜6及上层电镀电极7。这样,若被夹持在下层电镀电极3与上层电镀电极7之间的电介质4以均匀的膜厚形成(若电介质4不局部变薄),则在该下层电镀电极3与上层电镀电极7之间难引起短路或绝缘破坏,电容器的绝缘耐压性提高。另外,在下层电镀电极3与电介质4之间,由于不存在附着物或抗蚀层,故电容器的漏电流也被良好地抑制。进而,根据本实施方式,由于使用确定电介质图案的抗蚀层R除去下层电镀种膜2,故不增加工序数即可完成。
另外,在本实施方式中,由于利用溅射法或蒸镀法形成下层电镀种膜2与上层电镀种膜6,利用电解电镀法形成下层电镀电极3与上层电镀电极7,故直到图案的细微部位都可以确实地形成下层电镀电极3及上层电镀电极7,再有,可以在短时间内得到厚的膜厚。
在以上的本实施方式中,虽然分别以由Ti导体膜及Cu导体膜构成的双层结构形成下层电镀种膜2与上层电镀种膜6,但可以是单层结构,也可以是3层以上的结构。同样,虽然也以由Cu导体膜及Ni导体膜构成的双层结构形成下层电镀电极3与上层电镀电极7,但可以是单层结构,也可以是3层以上的结构。再有,代替Cu或Ti、Ni,也可以使用Au、Pd、Ni、Cr、Ta、Ag、Pt等。而且,本说明书中记载的数值是其中一例,各电镀种膜或电极、电介质的膜厚并未限定于此。
Claims (4)
1.一种薄膜电容器的形成方法,是在下层电镀电极上夹持电介质并形成上层电镀电极的方法,其特征在于,
具有:
在形成于基板整体上的下层电镀种膜上使其位于特定范围地形成下层电镀电极的工序;
在基板表面整体上形成覆盖上述下层电镀电极的电介质的工序;
在上述电介质上利用光刻技术形成确定覆盖上述下层电镀电极的电介质图案的抗蚀层的工序;
除去未被上述抗蚀层覆盖的电介质及其下层的上述下层电镀电极,使上述基板露出的工序;
除去上述抗蚀层,使上述下层电镀电极上的电介质露出的工序;
横跨上述下层电镀电极上的电介质周围与上述露出的基板,形成决定电容器容量的保护电桥的工序;以及
在该保护电桥及上述电介质上隔着上层电镀种膜形成上层电镀电极的工序。
2.如权利要求1所述的薄膜电容器的形成方法,其特征在于:下层电镀种膜与上层电镀种膜,以由Ti导体膜及Cu导体膜构成的双层结构形成。
3.如权利要求1所述的薄膜电容器的形成方法,其特征在于:下层电镀电极与上层电镀电极,以由Cu导体膜及Ni导体膜构成的双层结构形成。
4.如权利要求1所述的薄膜电容器的形成方法,其特征在于:利用溅射法形成上述下层电镀种膜与上述上层电镀种膜,利用电解电镀法形成上述下层电镀电极与上述上层电镀电极。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002336208A JP2004172348A (ja) | 2002-11-20 | 2002-11-20 | 薄膜コンデンサの形成方法 |
JP2002336208 | 2002-11-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1503284A CN1503284A (zh) | 2004-06-09 |
CN1311484C true CN1311484C (zh) | 2007-04-18 |
Family
ID=32321797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2003101156108A Expired - Fee Related CN1311484C (zh) | 2002-11-20 | 2003-11-10 | 漏电流少且绝缘耐压高的薄膜电容器的形成方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2004172348A (zh) |
CN (1) | CN1311484C (zh) |
DE (1) | DE10354007A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100740436B1 (ko) | 2005-10-28 | 2007-07-19 | 주식회사 코미코 | 전해 도금 방식을 이용한 세라믹 소자의 전극 형성 방법 |
JP4453711B2 (ja) | 2007-03-30 | 2010-04-21 | Tdk株式会社 | 薄膜部品及び製造方法 |
CN110648844B (zh) * | 2019-09-26 | 2021-07-23 | 浙江星隆电子材料有限公司 | 一种金属化薄膜的制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08148373A (ja) * | 1994-11-17 | 1996-06-07 | Matsushita Electric Ind Co Ltd | 厚膜コンデンサ素子およびその製造方法 |
US20020072189A1 (en) * | 1999-12-17 | 2002-06-13 | Haroun Baher S. | Via capacitor |
CN1377050A (zh) * | 2001-03-26 | 2002-10-30 | 光颉科技股份有限公司 | 制造复合式无源元件的方法 |
-
2002
- 2002-11-20 JP JP2002336208A patent/JP2004172348A/ja not_active Withdrawn
-
2003
- 2003-11-10 CN CNB2003101156108A patent/CN1311484C/zh not_active Expired - Fee Related
- 2003-11-19 DE DE2003154007 patent/DE10354007A1/de not_active Ceased
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08148373A (ja) * | 1994-11-17 | 1996-06-07 | Matsushita Electric Ind Co Ltd | 厚膜コンデンサ素子およびその製造方法 |
US20020072189A1 (en) * | 1999-12-17 | 2002-06-13 | Haroun Baher S. | Via capacitor |
CN1377050A (zh) * | 2001-03-26 | 2002-10-30 | 光颉科技股份有限公司 | 制造复合式无源元件的方法 |
Also Published As
Publication number | Publication date |
---|---|
DE10354007A1 (de) | 2004-06-17 |
JP2004172348A (ja) | 2004-06-17 |
CN1503284A (zh) | 2004-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6174425B1 (en) | Process for depositing a layer of material over a substrate | |
JP3459381B2 (ja) | チップキャリヤ基板 | |
KR100975757B1 (ko) | 적층형 전자부품 및 그 제조방법 | |
CN1050436C (zh) | 磁性微型接触器及其制造方法 | |
US5098860A (en) | Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers | |
KR100979066B1 (ko) | 적층형 전자부품 및 그 제조방법 | |
DE69501135T2 (de) | Elektrostatische Haltevorrichtung für Substrat in einen Bearbeitungskammer | |
US7592626B2 (en) | Capacitor and method of manufacturing same | |
US6802945B2 (en) | Method of metal sputtering for integrated circuit metal routing | |
CN1459809A (zh) | 一种金属-绝缘层-金属电容结构及其制作方法 | |
CN1185034A (zh) | 铝连接的制作方法 | |
US20100252440A1 (en) | Electroplating on ultra-thin seed layers | |
CN1311484C (zh) | 漏电流少且绝缘耐压高的薄膜电容器的形成方法 | |
CN1267969C (zh) | 半导体装置及其制造方法 | |
US3314869A (en) | Method of manufacturing multilayer microcircuitry including electropolishing to smooth film conductors | |
CN100345228C (zh) | 具有改进电极的电容器 | |
CN1250545A (zh) | 半导体装置的布线形成方法及半导体装置 | |
CN1392572A (zh) | 薄膜电阻元件及其制造方法 | |
EP1665371B1 (de) | Verfahren zur herstellung einer multifunktionellen dielektrikumsschicht auf einem substrat | |
CN112514050A (zh) | 用于重分配层工艺的替代集成 | |
CN1581370A (zh) | 薄膜电阻的制造方法 | |
US20030146492A1 (en) | Nitride etchstop film to protect metal-insulator-metal capacitor dielectric from degradation and method for making same | |
US6589816B2 (en) | Method of forming metal connection elements in integrated circuits | |
JP3016353B2 (ja) | 薄膜回路素子およびその製造方法 | |
US20030168345A1 (en) | In-situ monitor seed for copper plating |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |