CN1196387C - 用于将集成电路连接至外部电路的载运带及其制作方法 - Google Patents

用于将集成电路连接至外部电路的载运带及其制作方法 Download PDF

Info

Publication number
CN1196387C
CN1196387C CNB001007564A CN00100756A CN1196387C CN 1196387 C CN1196387 C CN 1196387C CN B001007564 A CNB001007564 A CN B001007564A CN 00100756 A CN00100756 A CN 00100756A CN 1196387 C CN1196387 C CN 1196387C
Authority
CN
China
Prior art keywords
basement membrane
carrier tape
holes
width
reinforced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001007564A
Other languages
English (en)
Other versions
CN1264270A (zh
Inventor
斉藤浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP02591199A external-priority patent/JP3252183B2/ja
Priority claimed from JP34752499A external-priority patent/JP3463634B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1264270A publication Critical patent/CN1264270A/zh
Application granted granted Critical
Publication of CN1196387C publication Critical patent/CN1196387C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

在作为一拉长的基膜的宽度方向上的中央部分的一布线形成区域中的该基膜的上表面上形成预定的铜的布线。而且，在该基膜的上表面的宽度方向上相对的两部分上形成铜的带形第一加强层。结果，即使该基膜具有相对薄的厚度，接近扣链齿孔的该基膜的部分可被使得具有期望的强度。为使第一加强层不与一传动滚柱的插头相接触，在第一加强层中形成略大于这些扣链齿孔的开口。

Description

用于将集成电路连接至外部电路的载运带及其制作方法
技术领域
本发明涉及一种载运带，且更具体地涉及一种COF(膜上芯片)型的载运带及其制作方法。
背景技术
载运带(其中沿其长度连续地形成多个柔性的布线基底)包括一所谓的TAB(带自动结合)型和所谓的COF(膜上芯片)型的载运带。该TAB型载运带包括具有在形成集成电路的部分附近的部分中形成的，及在外部引线附近的部分中形成的通孔的一基膜。该COF型载运带包括在形成集成电路的部分附近的部分中不形成有通孔的一基膜。这些载运带被广泛地用于例如在液晶显示装置中所用的驱动器的连接。
在TAB型载运带中，基膜是厚的，并在设置外部引线的部分上被弯曲，从而将外部引线连接至一外部电路的端子。为加强该带的柔性，在定位在这些外部引线下方的基膜的那些部分中形成通孔。另一方面，在COF载运带中，由聚酰亚胺制成的基膜相对较薄并具有较高的柔性。因此，在形成集成电路的部分附近的该带的部分中不形成通孔。
如图35中所示，一COF型载运带21具有沿一基膜22的左和右侧部分两者形成的多个对应的扣链齿孔，设置在基膜22的中间表面部分上的布线24，和各个覆盖除了相对的两端部部分以外的对应布线24的保护膜25。基膜22长至在几十米到100米之间。在形成这些扣链齿孔后，使用滚柱对该基膜进行滚到滚的处理。
由于该TAB型基膜通常由具有约75-125μm的相对较厚的厚度的聚酰亚胺膜形成，该基膜可具有一足够的强度，即使在扣链齿孔附近的部分。因此，滚柱的插头被可靠地与这些扣链齿孔相啮合，从而实现该载运带通过该滚柱被平滑地传送而不使这些扣链齿孔变形。
然而，有一种情况：具有38μm或更小的厚度的相对较薄的膜被用作为COF型基膜22。在此情况下，该基膜在扣链齿孔23附近的部分不具有足够的强度。因此，难以适当地将滚柱的插头与这些扣链齿孔相啮合。即使这些插头可与这些孔相啮合，当被传送时该载运带易发生这些插头脱出，且因为当通过这些插头传送该带时在这些扣链齿孔附近的该载运带的部分上集中的机械应力，各扣链齿孔的四角易于撕裂。这些撕裂易于变大，导致载运带21的位移且因此将不利地影响在后面处理中的对准程度。
发明内容
本发明的一个目的是实现具有一相对薄的基膜的载运带，具体地，一COF型载运带通过一滚柱被平滑传送而不会使该带中形成的扣链齿孔发生变形。
本发明的另一目的是提供一种实现能够可靠地通过一滚柱被传送的载运带的高生产率的方法。
为实现第一目的，提供有一用于将一集成电路连接至一外部电路的载运带，包括形成在一基膜的一表面上，且具有对应于在基膜中形成的多个孔之一的一开口的加强层，这些开口具有面对该基膜的长度的方向并将该基膜的一表面的一侧部分暴露出的一侧，该侧部分定位在该开口的该侧。即使该基膜相对较薄，该加强层给予各孔附近的该基膜的一部分以基本令人满意的强度，从而实现该基膜通过一滚柱的平滑传送而不使该基膜变形。而且，形成大于该基膜的这些孔的该加强层的这些开口使其难以使该滚柱的插头与该加强层相接触。结果，当这些插头与该加强层接触时产生的颗粒被最少化，从而防止由于如果该加强层由导电材料形成时这些颗粒的存在所导致的短路。
为实现另一目的，提供有一种制作用于将一集成电路连接至一外部电路的载运带的方法。在此方法中，在一基膜的一表面上形成加强层以使它们具有对应于在该基膜上形成的孔的开口，这些开口具有面对该基膜的长度的方向并将该基膜的一表面的一侧部分暴露出的一侧，这些一侧部分定位在这些开口的这些一侧。因此，即使该载运带是COF型且其基膜是相对较薄，该加强层给予各孔附近的该基膜的一部分以基本令人满意的强度，从而实现该基膜通过一滚柱的平滑传送而不使该基膜变形。而且，这些开口被形成在位于该基膜的长度方向上的该加强层的这些侧部分中，以使当该滚柱传送该基膜时防止该滚柱的这些插头与该加强层相接触。如果该加强层由导电材料形成，这是特别有效的，因为导电材料的颗粒可导致短路。
而且，提供有另一种制作用于将一集成电路连接至一外部电路的载运带的方法。包括有步骤：在拉长的一基膜的一表面上的各载运带形成区域中形成若干线，这些载运带形成区域被各自确定在该一表面上并具有在其宽度方向上相对的两部分中形成的若干孔；并在该基膜的该一表面上形成加强层，这些加强层具有对应于该基膜的这些孔的开口，这些开口至少具有面对该基膜的宽度方向且将该基膜的该一表面的一侧部分暴露出的一侧，这些一侧部分定位在这些开口的这些一侧处。因此，可同时制作多个载运带，提高了生产率。
在以上方法的形成这些加强层的步骤中，在相邻载运带形成区域中形成的相邻加强层相互分开一预定距离，以使在该基膜被切割以被分成多个载运带的该基膜的那些部分上不形成加强层。因此，当例如通过一滚动切割机切割该基膜时，不会从这些加强层上产生颗粒。
附图说明
图1是用于说明根据本发明的第一实施例的一载运带的制作的初始过程的截面视图；
图2是用于说明在图1的过程之后的该载运带的制作的一过程的截面视图；
图3是用于说明在图2的过程之后的该载运带的制作的一过程的截面视图；
图4是图3中所示的一状态的部分的平面视图；
图5是用于说明在图3的过程之后的该载运带的制作的一过程的截面视图；
图6是用于说明在图5的过程之后的该载运带的制作的一过程的截面视图；
图7是图6中所示的一状态的部分的平面视图；
图8是用于说明在图6的过程之后的该载运带的制作的一过程的截面视图；
图9是图8中所示的一状态的部分的平面视图；
图10是用于说明在图9的过程之后的该载运带的制作的一过程的截面视图；
图11是本发明的一载运带的部分的平面视图；
图12是一状态的部分的截面视图，在该状态中，图11的载运带通过一滚柱被传送；
图13是一状态的部分的平面视图，在该状态中，半导体芯片被安装在图11的载运带上；
图14是通过图13的制作过程所获得的一COF的截面视图
图15是一状态的平面视图，在该状态中，图4中所示的COF被连接至一液晶显示面板；
图16是在说明作为一例子，各种载运带的各部分的一尺寸中所用的平面视图；
图17是在说明作为第一例子的一载运带的部分中所用的平面视图；
图18是在说明作为第二例子的一载运带的部分中所用的平面视图；
图19是在说明作为第三例子的一载运带的部分中所用的平面视图；
图20是在说明作为第四例子的一载运带的部分中所用的平面视图；
图21是在说明作为第五例子的一载运带的部分中所用的平面视图；
图22是在说明作为第六例子的一载运带的部分中所用的平面视图；
图23是在说明作为第七例子的一载运带的部分中所用的平面视图；
图24是在说明作为第八例子的一载运带的部分中所用的平面视图；
图25是在说明作为第九例子的一载运带的部分中所用的平面视图；
图26是在说明作为第十例子的一载运带的部分中所用的平面视图；
图27是在说明根据本发明的另一实施例的载运带的制作过程的截面视图；
图28是用于说明在图27的过程之后的该载运带的制作的一过程的截面视图；
图29是用于说明在图28的过程之后的该载运带的制作的一过程的截面视图；
图30是用于说明在图29的过程之后的该载运带的制作的一过程的截面视图；
图31是用于说明在图30的过程之后的该载运带的制作的一过程的截面视图；
图32是用于说明在图31的过程之后的该载运带的制作的一过程的截面视图；
图33是说明根据本发明的再另一实施例的载运带的截面视图；
图34是图33的载运带的部分的平面视图；及
图35是一常规的COF型载运带的部分的平面视图。
具体实施方式
参见图1-11，根据本发明的一实施例的一载运带的结构及其制作方法将被描述。首先，如图1中所示，通过溅射及接着电解电镀在由聚酰亚胺制成且具有约40μm或更小(例如约38μm或约25μm)的厚度的基膜101上形成具有约8μm的总厚度的一铜层(第一导电层)102。在此情况下，基膜101具有约158mm的宽度和一长的长度。尽管在此实施例中，该载运带具有两层结构，由基膜101和铜层102组成，它可具有通过将一铜箔粘结至该基膜且在它们之间插入有一粘结层而形成的一三层结构。
之后，如图2所示，将具有约50μm的厚度且由PET(聚乙烯对苯二酸酯)制成的一加强膜104粘结至基膜101的下表面，在它们之间插入有一粘结层103。该加强膜104还具有约158mm的宽度和一长的长度。该加强膜104被设置用于在载运带制作过程中该基膜结构的传送期间，抑制由于对应于三个待被生产的载运带(在后将进行描述)的其自身的重量而导致的该基膜的弯曲或挠曲转动。为此，该膜104可具有约50μm或更大的厚度。更具体地，它可具有约100μm或约125μm的厚度。加强膜104越厚，在载运带的制作期间该基膜的传送越可靠。
然后参见图3和4，通过在基膜101、铜层102、粘结层103和加强膜104的宽度方向上的相对的两端部分中，使用一平常的印模进行穿孔，用于形成载运带的一圆形截面的两行第一扣链齿孔105被各自地形成。而且，通过在宽度方向上被配置在第一扣链齿孔的内侧的三个载运带形成区域106的各个的宽度方向上的相对的两端部分中进行类似的穿孔，一方形截面的六行第二扣链齿孔107被各自地形成。各载运带形成区域106具有约48mm的宽度。各行第一扣链齿孔105和第二扣链齿孔107沿基膜101的长度以规则的间隔被配置。
之后，在形成为叠层结构的第一扣链齿孔105中接收滚柱108的插头109的状态下，该滚柱108沿一预定方向转动，且加强膜104被安装在滚柱108上，如图5中所示，以使层101-104的一叠层结构沿一预定方向被传送。即使在此情况下，基膜101是相对较薄，通过将加强膜104定位在滚柱108侧，接近于扣链齿孔105的该基膜105的部分的基本强度可被设置在一期望的值。因此，基膜通过滚柱108的传送可被平滑地执行，且可防止扣链齿孔105发生变形。
在该传送期间，通过例如滚子涂料器，在铜层102的宽度方向上的中间部分(具有约145mm的宽度)，即在宽度方向上的相对两扣链齿孔105之间延伸的一部分上涂覆约4μm厚度的一保护层110。由于在此情况下，矩形扣链齿孔107具有例如远大于保护层110的厚度(约4μm)的约1.4mm的一侧，即使保护层110由固体涂层形成，在对应于矩形扣链齿孔107的该保护层110的那些部分中自动地形成孔111。
接着，如图6和7所示，通过对保护层110的预定的曝光和显影处理，在是该三个载运带形成区域106的宽度方向上的中间一个的布线形成区域中的铜层102形成一预定保护图形110a。而且，自在铜层102上的保护层110形成六个带形保护图形110b，各带形保护图形110b具有矩形开口111(各开口被形成以使它环绕扣链齿孔107中对应的一个，它们之间具有一预定的距离)并沿基膜101的长度方向延伸。换言之，在对应于第二扣链齿孔107的，保护图形110b的部分上形成略大于第二扣链齿孔107的矩形开口111。而且，在各载运带形成区域106中，相比于到接近于图形110a的宽度方向上的内边，各第二扣链齿孔107被设置更接近于一对应的保护图形110b的宽度方向上的外边。该六个保护图形110b被设置在基膜101上，在宽度方向上被相互分开。
之后，使用保护图形110a和110b作为掩模，铜层102受到湿蚀刻处理，且然后保护图形110a和110b被去除以获得如图8和9所示的一结构。具体地，在作为各载运带形成区域106的宽度方向上的中间区域的布线形成区域中的基膜101上形成预定布线112。在同时，在基膜101上形成由铜制成的六个带形第一加强层113，各加强层113具有开口(各开口被形成以使它环绕扣链齿孔107中对应的一个，它们之间具有一预定的距离)并在基膜101的长度方向上延伸。该六个第一加强层113被设置在基膜101上，在宽度方向上被相互分开。各柔性布线基底的布线112包括多个输入线112a和多个输出线112b。在围绕第一扣链齿孔105所定位的基膜101的那些部分上没有设置第一加强层113。
接着，执行锡的非电解电镀以分别在布线112和第一加强层113上形成锡板层115和116(第二导电层)。在基膜101上设置该得到的六个带形锡板层116，它们在宽度方向上相互分开。第一加强层113和锡板层116具有各自形成的开口(壁)114以使它环绕第二扣链齿孔107中对应的一个，它们之间具有一预定的距离。
之后，如图10所示，通过例如丝网印刷在各输入线112a的中央部分、各输出线112b的中央部分和接近这些中央部分的预定部分上设置矩形框形式的由焊接保护层制成的保护膜118。然后，沿图10中的一点划线X-X切割基膜101、粘结层103和加强膜104，沿该点划线没有设置第一加强层113和锡板层115及116，从而形成各自具有连接至其的加强膜104的三个载运带。在最后阶段，从基膜101上除去加强膜104连同粘结层103一起，从而提供三个长的载运带117，各载运带具有约48mm的宽度，如图11所示。由于有图10中的点划线指示的待被切割的部分既不包括第一加强层113也不包括通过锡电镀在其上形成的第二加强层116，可防止在包括第一加强层113的一部分被切割时出现金属颗粒。这导致了防止由于金属颗粒的出现而引起的布线112的短路。
所得到的载运带117具有足够的强度，即使在接近第二扣链齿孔107的部分处，即使基膜101具有约38μm或更小(例如，约38μm或约25μm)的相对薄的厚度。这是因为在基膜101的宽度方向上相对两侧上形成了带形第一加强层113和锡板层(第二加强层)116，即因为在围绕第二扣链齿孔107的基膜101的那些部分上形成第一和第二加强层113和116。因此，在通过将滚柱131的插头132插入第二扣链齿孔107而将一集成电路连接至载运带117的过程中，即使该集成电路被保持在载运带117上，可防止因为集成电路的重量，基膜101被弯曲到这些插头脱出第二扣链齿孔107的程度。而且，如图12所示，通过将滚柱131的插头132与载运带117的第二扣链齿孔107相啮合，并以箭头的方向转动滚柱131，载运带117可通过该滚柱131被平滑地传送。即使在此情况下，作为滚柱131转动的结果，机械应力被集中在各第二扣链齿孔107上，各第二扣链齿孔107被防止变形。这将不会不利地影响后面处理(在后进行描述)中的对准精度。这些优点仅通过第一加强层113就可获得。
在载运带117中，在对应于第二扣链齿孔107的第一和第二加强层113和116的那些部分中形成略大于第二扣链齿孔107的方形开口114。下面将说明采用该结构的原因。当通过与某些扣链齿孔107啮合的滚柱131的一些插头132传送载运带117时，这些插头132被防止与设置在其上的第一加强层113或锡板层116相接触，如图12中所示。结果，当插头132与设置在其上的第一加强层113或锡板层116相接触时产生的金属颗粒可被防止出现。而且，即使在基膜101中从相对于传送方向的各扣链齿孔107的各后部角产生裂缝，它的扩展可被限制在对应的开口114内。
图13是部分地表明一状态的平面视图，在该状态中，在图12所示的载运带117上安装用于驱动一液晶显示面板的LSI组成的半导体芯片121。当载运带117通过滚柱131被间歇地传送时，各半导体芯片121的下表面的宽度方向上相对的两侧部分上设置的输入侧和输出侧金属突缘122a和122b被分别热压缩结合至对应于输入及输出布线112a和112b的一端的锡板层115的那些部分，如图14所示。之后，通过使用平常的印模进行穿孔，沿图10中的一点划线对基膜101进行切割，从而获得如14中所示的一COF123。
图15是说明一状态的平面视图，在该状态中，图14中所示的COF123被连接至一液晶显示面板124。液晶显示面板124包括两个相互耦合的玻璃基底125和126，它们之间密封有液晶(未示出)。玻璃基底125的预定的两侧125a和125b从另一玻璃基底126突出。定位在COF123的输出布线126b的另一端上的锡板层115的那些部分通过各向异性的导电粘结剂(未示出)被结合至突出125a的下表面的各自预定的两部分。而且，定位在COF123的输出布线126b的另一端上的锡板层115的该部分通过各向异性的导电粘结剂(未示出)被结合至突出125b的下表面的一预定部分。
尽管在该实施例中，从具有158mm宽度的基膜制成具有48mm宽度的三个载运带，该基膜的宽度和载运带的数目并不限于以上。例如，可形成具有35mm宽度的四个载运带，或可制成具有70mm宽度的两个载运带。
下面将描述上述三个载运带的各部分的一尺寸的一例子。更具体地，将为各具有35mm宽度和48mm宽度的载运带的两个例子，及具有70mm宽度的载运带的一个例子给出数据。而且，有关各载运带，A指示膜宽度，B指示在宽度方向上配置的各对扣链齿孔107的中心点之间的距离，C指示一有效区域的宽度，D指示这些扣链齿孔沿该带的长度方向被配置的间距，E指示各扣链齿孔107与接近于其的一膜边缘之间的距离，F指示各方形扣链齿孔107的一侧的长度，G指示各扣链齿孔107与对应的开口114之间的距离，及H指示第一和第二加强层113和116与一膜边缘之间的距离。
具有35mm宽度的第一载运带具有以下尺寸：
A＝34.975±0.2mm
B＝28.977±0.05mm
C＝26mm
D＝4.75±0.04mm
E＝2.01±0.2mm
F＝1.981±0.04mm
G＝0.2mm
H＝0.3mm
具有35mm宽度的第二载运带具有以下尺寸：
A＝34.975±0.2mm
B＝31.82±0.05mm
C＝29mm
D＝4.75±0.04mm
E＝0.8675±0.2mm
F＝1.42±0.04mm
G＝0.2mm
H＝0.3mm
具有48mm宽度的第一载运带具有以下尺寸：
A＝48.175±0.2mm
B＝42.177±0.07mm
C＝41.6mm
D＝4.75±0.04mm
E＝2.0085±0.2mm
F＝1.981±0.04mm
G＝0.2mm
H＝0.3mm
具有48mm宽度的第二载运带具有以下尺寸：
A＝48.175±0.2mm
B＝44.86±0.07mm
C＝41.6mm
D＝4.75±0.04mm
E＝0.9475±0.2mm
F＝1.42±0.04mm
G＝0.2mm
H＝0.3mm
具有70mm宽度的一载运带具有以下尺寸：
A＝69.95±0.2mm
B＝63.949±0.08mm
C＝61mm
D＝4.75±0.04mm
E＝2.01±0.2mm
F＝1.981±0.04mm
G＝0.2mm
H＝0.3mm
在上述实施例中，如图11所示，在对应于扣链齿孔107的第一和第二加强层113和116的那些部分中形成略大于扣链齿孔107的方形开口114，如图11中所示。然而，开口114并不限于此，而可如图17中所示地被修改。在图17中，除了基膜101的边缘部分以外，在基膜101的宽度方向上相对的两侧部分上设置第一和第二加强层113和116，且在对应于扣链齿孔107的第一和第二加强层113和116的那些部分中形成开口114并从孔107延伸至相对于由图17中的箭头所指示的传送的方向的基膜101的下游部分。
而且，如图18所示，开口114可被修改。在图18中，除了基膜101的边缘部分以外，在基膜101的宽度方向上相对的两侧部分上设置第一和第二加强层113和116，且在对应于扣链齿孔107的第一和第二加强层113和116的那些部分中形成开口114并从孔107延伸至相对于由图18中的箭头所指示的传送的方向的基膜101的上游和下游部分。
而且，如图19所示，开口114也可被修改。在图19中，除了基膜101的边缘部分以外，在基膜101的宽度方向上相对的两侧部分上设置第一和第二加强层113和116，且在对应于扣链齿孔107的第一和第二加强层113和116的那些部分中形成开口114并从孔107延伸至基膜101的宽度方向上相对的两侧部分。通过这种结构，可防止滚柱131的插头与第一或第二加强层113或116相接触。
开口114可被形成以使扣链齿孔107和基膜101的宽度方向上相对的两侧部分通过这些开口被暴露出。
而且，而且，如图20所示，开口114可被修改。在图20中，除了基膜101的边缘部分以外，在基膜101的宽度方向上相对的两侧部分上设置第一和第二加强层113和116，且在对应于扣链齿孔107的第一和第二加强层113和116的那些部分中形成开口114并从孔107延伸至相对于由图20中的箭头所指示的传送的方向的基膜101的上游部分，且从孔107延伸至基膜101的宽度方向上相对的两侧部分。
尽管在上述实施例中，除了基膜101的边缘部分以外，在基膜101的宽度方向上相对的两侧部分上设置第一和第二加强层113和116，如图11至20所示，它们并不限于此结构。可替换地，可在基膜101的宽度方向上相对的两侧部分上，包括基膜101的边缘部分上设置第一和第二加强层113和116，如图21所示。该结构也可应用于图17-20的情况。
而且，尽管第一和第二加强层113和116如图11所示地沿基膜101的长度被连续地形成，它们可如图22所示地以一扣链齿孔107为单位被分开，或如图23所示地以两扣链齿，孔107为单位被分开，或如图24(图22和图23的组合)所示地被分开。而且，如图25所示，第一和第二加强层113和116可被形成围绕某些扣链齿孔107，但不形成围绕其他的扣链齿孔107。如图22-25所示地在第一和第二加强层113和116中形成的开口114可具有如图17-20所示的形状。而且，如图22-25所示地在第一和第二加强层113和116中形成的开口114可具有如图21所示的边缘。还有，如图22-25所示地在第一和第二加强层113和116中形成的开口114可具有如图17-20所示的形状。而且，如图22-25所示地在第一和第二加强层113和116中形成的开口114可具有如图21所示的边缘。
尽管在以上实施例中，扣链齿孔107是方形的，它们可具有另一种形状例如圆形。而且，在第一和第二加强层113和116中形成的开口114可以不需要在形状上与扣链齿孔107相类似。
而且，如图26所示，第一和第二加强层113和116可被形成以使它们的壁仅环绕各方形扣链齿孔107的三边或仅一边。而且，图26的结构可被修改以使第一和第二加强层113和116被设置围绕某些扣链齿孔107，但不形成围绕其他的扣链齿孔107，如图25所示。
在上述实施例中，在第一和第二加强层113和116通过使用相同的材料进行构图而被形成并在与布线112和锡板层115相同的处理过程中被执行。然而，它们可使用与布线112和锡板层115不同的材料被形成。如果这些材料可以是具有适当刚度的合金、除金属以外的无机复合物或有机复合物就足够了。在第一和第二加强层113和116可在与布线112和锡板层115不同的处理过程中通过构图而被形成。各扣链齿孔107的周边可通过一层加强部件或三层加强部件而被加强。在使用两层加强部件的情况下，它们可具有不同的形状。
图27-34是在说明根据本发明的另一实施例的COF型载运带的制作步骤的截面视图。依次参见这些附图，将描述该实施例的载运带的结构及其制作方法。
首先，如图27所示，在由聚酰亚胺制成的且具有约25μm或38μm厚度的基膜1的上表面上形成由铜制成的且具有约8μm厚度的一导电膜3。而且，基膜1和导电膜3是具有约35mm或约48mm宽度的长膜。
接着，如图28所示，将具有约50μm的厚度且由PET(聚乙烯对苯二酸酯)制成的一加强膜5粘结至基膜1的下表面，在它们之间插入有一粘结层4。该加强膜5还具有约35mm的宽度和一长的长度。该加强膜5被设置用于在载运带制作过程期间固定该基膜的传送，且可具有约50μm或更大的厚度。例如，它可具有约100μm或约125μm的厚度。加强膜5越厚，在载运带的制作期间该基膜的传送越可靠。
然后参见图29，通过在基膜1、导电膜3、粘结层4和加强膜5的宽度方向上的相对的两端部分中，使用一平常的印模进行穿孔，两行第一扣链齿孔7和第一扣链齿孔7内边的六行第二扣链齿孔8被形成。各行第一扣链齿孔7和第二扣链齿孔8沿基膜1的长度以规则的间隔被配置，第一扣链齿孔7具有一圆形截面，第二扣链齿孔8具有一方形截面，一边的长度为1.42mm。
图30是在图29的过程之后获得的图29的一结构的左侧部分的放大视图。如图所示，在滚柱11上以对应于在基膜1的宽度方向和长度方向上设置的扣链齿孔7的间隔的间隔设置多个插头12。当在基膜1的扣链齿孔7中对应的宽度方向上的几个中接收宽度方向上的插头12时，基膜1与滚柱11相啮合。在此状态下，沿一预定方向以预定的速度转动滚柱11，从而顺序地将长度方向上的插头12与长度方向上的扣链齿孔7相啮合。因此，沿一预定方向以预定的速度传送基膜1，连同膜3-5。在此时，加强膜5被位于滚柱11侧。在该传送期间，在宽度方向上的扣链齿孔7之间的导电膜3上涂覆一保护层13。由于在此状态下，保护层13仅具有约几μm的厚度，它不桥接具有1.42mm的一侧的各扣链齿孔8。保护层13还具有35mm的宽度和一长的长度。
尽管该基膜具有约25-38μm的相对薄的厚度，其下表面由具有约50μm或更大的厚度的加强膜支持，整个厚度足以防止基膜1的宽度方向上的弯曲。结果，可平滑地执行通过滚柱11的传送，滚柱11的插头12与保护层13分开且不使扣链齿孔8变形。
之后，如图31所示，通过预定的曝光和显影处理，在是基膜1的上表面的宽度方向上的中间区域的布线形成的区域中的导电膜3上形成一预定保护层图形13A。在同时，在位于第二扣链齿孔8的周围的导电膜3的那些部分上形成带形保护层图形13B，以使它们沿基膜1的长度延伸。
接着，如图32所示，使用保护层图形13A和13B作为掩膜蚀刻导电膜3，从而在是基膜1的上表面的宽度方向上的中间区域的布线形成的区域中形成预定布线3A，且还在位于扣链齿孔8的周围的基膜1的那些部分上形成沿基膜1的长度延伸的带形加强膜3B。之后，去除保护层图形13A和13B。且执行锡的非电解电镀以在布线3A和加强膜3B上形成锡膜17。通过在布线3A(除其相对的两端部分外)进行焊接印刷或网板印刷来形成保护膜19。
在下一步骤中，在宽度方向上相互平行的滚柱15上设置的两插头12被插入基膜1的对应的扣链齿孔7。类似地，在宽度方向上相互平行的滚柱15上设置的六个插头12被插入基膜1的对应的扣链齿孔8。在滚柱15的转动方向上配置若干组这样八个宽度方向上的插头12和4，具有与长度方向上的基膜1中形成的扣链齿孔8的相同的间距。在相同结构的滚柱15和另一滚柱之间通过一切割机(未示出)沿一点划线R切割粘结层4和加强膜5，从而将粘结层4和加强膜5与基膜1分开。结果，获得图33中所示的载运带。图34是图33的载运带的平面视图。在这样获得的载运带中，在基膜1的宽度方向上相对的两端部分上形成带形加强膜3B。换言之，在位于扣链齿孔8的周围的基膜1的那些部分上形成加强膜3B。因此，即使基膜1具有约25-38μm的相对薄的厚度，扣链齿孔8周围的那些部分可被使得具有一期望的强度。结果，即使在图34中所示的处理之后，通过滚柱的传送可被平滑地执行而不使扣链齿孔8变形，意味着防止了在后面的处理中的对准精度受到由于这些变形的孔所致的不利的影响。而且，由于由一点划线R指示的基膜1、粘结层4和加强膜5的那些部分不包括加强膜3B，当这些部分被切割时不会出现金属颗粒。这导致防止了由于金属颗粒结合至其所致的布线3A的短路。
由于在以上情况下，从基膜1的下表面去除粘结层4，该下表面没有粘着性且因此没有灰尘，从而加强了基膜1的可加工性。
尽管在上述实施例中，基膜1具有48mm的厚度，它可具有70mm或更大的宽度，或35mm或更小的宽度。

Claims (30)

1、一种用于将一集成电路连接至一外部电路的载运带，包括：
具有多个孔的一拉长的基膜；
在该多个孔中包括的一对孔之间的基膜的一表面上形成的一线；和
在该基膜的该一表面上形成，且具有对应于该基膜的该孔的一开口的一加强层，该开口具有面对该基膜的一长度的方向且暴露出该基膜的该一表面的一侧部分的一侧，该一侧部分位于该开口的该一侧。
2、根据权利要求1的载运带，其中该基膜的该一表面的一宽度方向上的端部分被暴露出。
3、根据权利要求1的载运带，其中该基膜的该一表面的一宽度方向上的端部分被覆盖以该加强层。
4、根据权利要求1的载运带，其中该加强层用与该线相同的材料形成。
5、根据权利要求1的载运带，其中该加强层由多个层形成。
6、根据权利要求1的载运带，其中该加强层在该基膜的长度方向上连续地延伸。
7、根据权利要求1的载运带，其中该开口具有面对该基膜的一宽度的方向且暴露出该基膜的该一表面的一宽度侧部分的一宽度侧，该宽度侧部分位于该开口的该宽度侧。
8、根据权利要求1的载运带，其中该加强层的该开口具有大于该基膜的该孔的一面积。
9、根据权利要求1的载运带，其中该基膜具有约40μm或更小的厚度。
10、一种用于将一集成电路连接至一外部电路的载运带，包括：
具有多个孔的一拉长的基膜；
在该多个孔中包括的一对孔之间的基膜的一表面上形成一线；和
在该基膜的该一表面上形成，且具有对应于该基膜的这些孔的若干开口的若干加强层，各开口具有面对该基膜的一长度的方向且暴露出该基膜的该一表面的一侧部分的一侧，这些一侧部分位于这些开口的这些一侧。
11、根据权利要求10的载运带，其中各加强层被划分成相互分开的若干部分，这些划分的部分对应于各孔。
12、根据权利要求10的载运带，其中各加强层被划分成相互分开的若干部分，各划分的部分对应于这些孔中包括的一预定数目的孔。
13、根据权利要求10的载运带，其中该基膜的所述多个孔包括由这些加强层之一围绕的孔，和没有加强层围绕的孔。
14、一种用于将一集成电路连接至一外部电路的载运带，包括：
具有多个第一孔和多个第二孔的一拉长的基膜；
在该多个孔中包括的一对第一孔之间的基膜的一表面上形成的一线；和
在该基膜的该一表面上形成，且具有对应于该基膜的这些第一孔之一的一开口的一加强层，该开口具有面对该基膜的一长度的方向且暴露出该基膜的该一表面的一侧部分的一侧，该一侧部分位于该开口的该一侧。
15、一种用于将一集成电路连接至一外部电路的载运带，包括：
具有多个孔的一拉长的基膜；
在该多个孔中包括的一对孔之间的基膜的一表面上形成的一线；和
在该基膜的该一表面上形成，且具有对应于该基膜的该对孔之一的一开口的一加强层，该开口具有面对该基膜的一宽度的方向且暴露出该基膜的该一表面的一侧部分的一侧，该一侧部分位于该开口的该一侧。
16、一种用于将一集成电路连接至一外部电路的载运带，包括：
具有多个孔的一拉长的基膜；
在该多个孔中包括的一对孔之间的基膜的一表面上形成的一线；和
在该基膜的该一表面上形成，具有对应于该基膜的这些孔的若干壁的若干加强层，各壁与该基膜的对应孔分开，之间具有一预定的距离。
17、一种用于将一集成电路连接至一外部电路的载运带，包括：
一拉长的基膜，具有在该基膜的宽度方向上相互平行配置的多个载运带形成区域，该基膜具有在各载运带形成区域的宽度方向上相对的两部分中形成的多个孔；
在这些载运带形成区域中的对应的一个的宽度方向上的中央部分中、该基膜的一表面上各自形成的多条线；和
在该基膜的该一表面上形成，且具有对应于该基膜的这些孔的若干开口的若干加强层，这些开口具有面对该基膜的一长度的方向且暴露出该基膜的该一表面的一侧部分的一侧，这些一侧部分位于这些开口的该一侧。
18、根据权利要求17的载运带，其中该基膜具有用于传送该基膜且在位于这些载运带形成区域外侧的相对的两部分中形成的若干孔。
19、根据权利要求17的载运带，其中这些加强层在该基膜的宽度方向上被相互分开。
20、根据权利要求17的载运带，其中一加强层被连接至该基膜的另一表面。
21、一种制作用于将一集成电路连接至一外部电路的载运带的方法，包括有步骤：
在一拉长的基膜的一表面的一宽度方向上的中央部分上形成一线，该拉长的基膜具有在其宽度方向上的相对的两部分中形成的多个孔；及
在该基膜的一表面上形成若干加强层，这些加强层具有对应于该基膜的这些孔的若干开口，这些开口具有面对该基膜的一长度的方向且暴露出该基膜的该一表面的一侧部分的一侧，这些一侧部分位于这些开口的这些一侧。
22、根据权利要求21的方法，其中除了该基膜的该一表面的宽度方向上的相对的两端外，在该基膜的该一表面的宽度方向上的相对的两侧部分上形成这些加强层。
23、根据权利要求21的方法，其中在该基膜的该一表面的宽度方向上的相对的两侧部分，包括该基膜的该一表面的宽度方向上的相对的两端上形成这些加强层。
24、根据权利要求21的方法，其中在通过对设置在该基膜的一表面上的一导电层进行构图来同时形成该线和这些加强层的一共同步骤中形成该线和这些加强层。
25、一种制作用于将一集成电路连接至一外部电路的载运带的方法，包括有步骤：
在一拉长的基膜的一表面的一宽度方向上的中央部分上形成一线，该拉长的基膜具有在其宽度方向上的相对的两部分中形成的多个孔；及
在该基膜的一表面上形成若干加强层，这些加强层具有对应于该基膜的这些孔的若干开口，这些开口至少具有面对该基膜的一宽度的方向且至少暴露出该基膜的该一表面的一侧部分的一侧，这些一侧部分位于这些开口的这些一侧。
26、一种制作用于将一集成电路连接至一外部电路的载运带的方法，包括有步骤：
在各载运带形成区域的中央部分中的一拉长的基膜的一表面上形成一线，各载运带形成区域被确定在一表面上且具有在其宽度方向上的相对的两部分中形成的若干孔；及
在该基膜的一表面上形成若干加强层，这些加强层具有对应于该基膜的这些孔的若干开口，这些开口至少具有面对该基膜的一宽度的方向且暴露出该基膜的该一表面的一侧部分的一侧，这些一侧部分位于这些开口的这些一侧。
27、根据权利要求26的方法，其中形成这些加强层，包括以一隔开的预定距离形成这些加强层中的在该基膜的这些载运带形成区域中的相邻的若干个中相邻形成的那些加强层。
28、根据权利要求26的方法，其中在该基膜的另一表面上设置一加强膜，其间插入有粘结层。
29、根据权利要求26的方法，其中该基膜具有在其内形成的在这些载运带形成区域外侧的用于传送该基膜的若干孔。
30、根据权利要求26的方法，其中在通过对设置在该基膜的一表面上的一导电层进行构图来同时形成该线和这些加强层的一共同步骤中形成该线和这些加强层。
CNB001007564A 1999-02-03 2000-02-03 用于将集成电路连接至外部电路的载运带及其制作方法 Expired - Fee Related CN1196387C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP25911/1999 1999-02-03
JP02591199A JP3252183B2 (ja) 1999-02-03 1999-02-03 フレキシブル配線基板及びその製造方法
JP34752499A JP3463634B2 (ja) 1999-12-07 1999-12-07 キャリアテープの製造方法
JP347524/1999 1999-12-07

Publications (2)

Publication Number Publication Date
CN1264270A CN1264270A (zh) 2000-08-23
CN1196387C true CN1196387C (zh) 2005-04-06

Family

ID=26363612

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001007564A Expired - Fee Related CN1196387C (zh) 1999-02-03 2000-02-03 用于将集成电路连接至外部电路的载运带及其制作方法

Country Status (5)

Country Link
US (2) US6320135B1 (zh)
KR (1) KR100323051B1 (zh)
CN (1) CN1196387C (zh)
HK (1) HK1032881A1 (zh)
TW (1) TW488193B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
JP3536023B2 (ja) * 2000-10-13 2004-06-07 シャープ株式会社 Ｃｏｆ用テープキャリアおよびこれを用いて製造されるｃｏｆ構造の半導体装置
JP2002190674A (ja) * 2000-12-21 2002-07-05 Sony Chem Corp 多層フレキシブル配線板の製造方法
KR100905328B1 (ko) * 2001-12-26 2009-07-02 엘지디스플레이 주식회사 칩 온 필름 및 그 제조방법
JP3767691B2 (ja) * 2002-02-27 2006-04-19 セイコーエプソン株式会社 配線基板及びテープ状配線基板の製造方法
US7173322B2 (en) * 2002-03-13 2007-02-06 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and method of producing the wiring board
JP3889700B2 (ja) * 2002-03-13 2007-03-07 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法
US20050205972A1 (en) * 2002-03-13 2005-09-22 Mitsui Mining & Smelting Co., Ltd. COF flexible printed wiring board and semiconductor device
JP3750113B2 (ja) * 2002-03-25 2006-03-01 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ及びその製造方法
JP3726961B2 (ja) * 2002-06-26 2005-12-14 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープ及びその製造方法
WO2004006325A1 (ja) * 2002-07-03 2004-01-15 Mitsui Mining & Smelting Co.,Ltd. フレキシブル配線基材及びその製造方法
KR100479477B1 (ko) * 2002-07-06 2005-03-31 하나 마이크론(주) 칩 온 필름용 캐리어 테이프 및 칩 온 필름 장치
US6919513B2 (en) * 2002-07-24 2005-07-19 Samsung Electronics Co., Ltd. Film carrier tape for semiconductor package and manufacturing method thereof
JP3694286B2 (ja) * 2002-10-08 2005-09-14 日東電工株式会社 Ｔａｂ用テープキャリア
JP3914135B2 (ja) * 2002-11-07 2007-05-16 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
JP3638276B2 (ja) * 2002-12-24 2005-04-13 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープ
KR101002346B1 (ko) * 2003-12-30 2010-12-20 엘지디스플레이 주식회사 칩 실장형 필름 패키지
JP3886513B2 (ja) * 2004-02-02 2007-02-28 松下電器産業株式会社 フィルム基板およびその製造方法
CN100433950C (zh) * 2004-02-02 2008-11-12 松下电器产业株式会社 薄膜基板的制造方法
KR101097418B1 (ko) * 2004-02-26 2011-12-23 스템코 주식회사 연성 인쇄회로기판 및 그 제조방법
JP4628154B2 (ja) * 2005-03-22 2011-02-09 三井金属鉱業株式会社 フレキシブルプリント配線基板、および半導体装置
JP4016039B2 (ja) * 2005-06-02 2007-12-05 新光電気工業株式会社 配線基板および配線基板の製造方法
KR20070022472A (ko) * 2005-08-22 2007-02-27 삼성전자주식회사 보강층을 갖는 테이프 패키지용 테이프 배선기판
TWI277373B (en) 2005-09-16 2007-03-21 Foxconn Advanced Tech Inc Method of continuous producing flexible printed circuit board
DE102005046404B4 (de) * 2005-09-28 2008-12-24 Infineon Technologies Ag Verfahren zur Minderung von Streuungen in der Durchbiegung von gewalzten Bodenplatten und Leistungshalbleitermodul mit einer nach diesem Verfahren hergestellten Bodenplatte
JP2007150088A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
KR100873444B1 (ko) * 2006-11-29 2008-12-11 박재순 필름-칩 복합체와 그 제조방법
JP2009117563A (ja) * 2007-11-06 2009-05-28 Oki Semiconductor Co Ltd 半導体装置
KR101481826B1 (ko) * 2008-05-20 2015-01-12 엘지디스플레이 주식회사 플렉서블 유기발광 표시장치 및 그 제조 방법
KR101457939B1 (ko) * 2009-11-02 2014-11-10 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
WO2011141764A1 (en) * 2010-05-12 2011-11-17 Fci Method of manufacture of flexible printed circuits
KR101148099B1 (ko) * 2010-10-01 2012-05-23 엘지이노텍 주식회사 탭 테이프 및 그 제조방법
CN102253513A (zh) 2011-08-17 2011-11-23 深圳市华星光电技术有限公司 液晶面板的软板上芯片构造的卷带基板及液晶面板
CN103473593B (zh) * 2012-06-05 2018-10-19 德昌电机(深圳)有限公司 智能卡、智能卡接触垫载板及其制造方法
JP7090622B2 (ja) * 2017-08-14 2022-06-24 住友電工プリントサーキット株式会社 フレキシブルプリント配線板
CN110519930A (zh) * 2019-08-27 2019-11-29 江苏上达电子有限公司 一种防止cof卷带生产中产生金属异物的方法
CN110798964A (zh) * 2019-11-08 2020-02-14 江苏上达电子有限公司 一种cof产品的链轮齿孔

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177519A (en) * 1975-07-28 1979-12-04 Sharp Kabushiki Kaisha Electronic control assembly mounted on a flexible carrier and manufacture thereof
JPS596746B2 (ja) 1978-03-14 1984-02-14 本田技研工業株式会社 消耗電極式ア−ク溶接機におけるビ−ド終端処理装置
JPS5552284A (en) 1978-10-11 1980-04-16 Matsushita Electric Ind Co Ltd Method of manufacturing flexible printed circuit board
JPS5553477A (en) 1978-10-13 1980-04-18 Matsushita Electric Ind Co Ltd Electronic circuit device and method of manufacturing same
JPS61107789A (ja) 1984-10-31 1986-05-26 松下電器産業株式会社 フレシキブル印刷配線基板およびその製造方法
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
EP0472435B1 (en) * 1990-08-22 1995-11-02 Nec Corporation Carrier for film carrier type semiconductor device
US5345039A (en) * 1992-08-06 1994-09-06 Minnesota Mining And Manufacturing Company Film carrier
JPH06236905A (ja) 1993-02-08 1994-08-23 Furukawa Electric Co Ltd:The テープキャリア
US5585675A (en) * 1994-05-11 1996-12-17 Harris Corporation Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs
JPH08204309A (ja) 1995-01-26 1996-08-09 Sumitomo Electric Ind Ltd フレキシブルプリント配線板の製造方法
US5996768A (en) * 1997-01-22 1999-12-07 R. W. Hartnett Company Quick change drum
US5820952A (en) * 1997-06-04 1998-10-13 Kaneko Denki Kabushiki Kaisha Carrier tape
US6201194B1 (en) * 1998-12-02 2001-03-13 International Business Machines Corporation Multi-voltage plane, multi-signal plane circuit card with photoimageable dielectric
US6320135B1 (en) * 1999-02-03 2001-11-20 Casio Computer Co., Ltd. Flexible wiring substrate and its manufacturing method
US6180215B1 (en) * 1999-07-14 2001-01-30 Intel Corporation Multilayer printed circuit board and manufacturing method thereof
US6047832A (en) * 1999-08-13 2000-04-11 Advantek, Inc. Component carrier tape

Also Published As

Publication number Publication date
US20020048156A1 (en) 2002-04-25
US6320135B1 (en) 2001-11-20
CN1264270A (zh) 2000-08-23
HK1032881A1 (en) 2001-08-03
US6479756B2 (en) 2002-11-12
KR100323051B1 (ko) 2002-02-09
KR20000057894A (ko) 2000-09-25
TW488193B (en) 2002-05-21

Similar Documents

Publication Publication Date Title
CN1196387C (zh) 用于将集成电路连接至外部电路的载运带及其制作方法
CN1080984C (zh) 屏板组合结构
CN1185914C (zh) 线路板
CN1256719C (zh) 带电路的悬挂板
CN1114946C (zh) 半导体装置及其制造方法和其测试方法
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN1198487C (zh) 模块衬底及其制造方法
CN1317922C (zh) 布线电路板
CN1143170C (zh) 带状载体封装及运用它的显示装置
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
CN1633705A (zh) 半导体装置及其制造方法
CN1838859A (zh) 柔性印刷线路板及其制造方法、和半导体装置
CN1444270A (zh) Cof柔性印刷线路板及制造该线路板的方法
CN1444436A (zh) 印刷电路板及其制造方法
CN101040376A (zh) 半导体芯片制造方法
CN1508968A (zh) 电子元件及其制造方法
CN1780532A (zh) 制造刚性－柔性印刷电路板的方法
CN1690780A (zh) 显示装置
CN1790684A (zh) 具有窗的球栅阵列基板及其制造方法
CN1340881A (zh) 显示模块与印刷基板的连接结构和半导体装置、显示模块和电子部件
CN1476066A (zh) 制造半导体器件的方法、用于该方法的粘附薄片和半导体器件
CN1787195A (zh) 感光性硬化树脂的涂布方法及粘结方法
CN1185913C (zh) 带有凸块的布线电路板及其制造方法
CN1300101A (zh) 载带自动键合式半导体装置
CN1802735A (zh) 筒夹、芯片附着装置及芯片的拾取方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050406

Termination date: 20170203

CF01 Termination of patent right due to non-payment of annual fee