CN1179483C - 减小相位偏移而不增加工作电压的锁相环电路 - Google Patents

减小相位偏移而不增加工作电压的锁相环电路 Download PDF

Info

Publication number
CN1179483C
CN1179483C CNB001301438A CN00130143A CN1179483C CN 1179483 C CN1179483 C CN 1179483C CN B001301438 A CNB001301438 A CN B001301438A CN 00130143 A CN00130143 A CN 00130143A CN 1179483 C CN1179483 C CN 1179483C
Authority
CN
China
Prior art keywords
phase
charge pump
signal
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001301438A
Other languages
English (en)
Other versions
CN1293489A (zh
Inventor
谷本晋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1293489A publication Critical patent/CN1293489A/zh
Application granted granted Critical
Publication of CN1179483C publication Critical patent/CN1179483C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一锁相环(PLL)电路包括：比较器(10)、相位控制器(21)、电流控制振荡器(14)和反馈分频器(16)。比较器(10)比较输入信号(fREF)的相位与反馈信号(fFB)的相位产生比较结果。积分器(20)产生第一电流，根据比较结果控制输出信号(fOUT)的谐振频率。相位控制器(21)根据比较结果控制输出信号的相位，使得处于锁定状态的输入信号(fREF)的相位与输出信号(fOUT)的相位之差被减小，产生第二电流。电流控制振荡器(14)产生输出信号(fOUT)。反馈分频器(16)对输出信号(fOUT)执行分频，产生反馈信号(fFB)。

Description

减小相位偏移而不增加工作电压的锁相环电路
技术领域
本发明涉及一种PLL(锁相环)电路。更加具体来说，本发明涉及一种用于减少相位偏移而不增加工作电压的锁相环电路。
背景技术
通常，PLL电路已知作为一种用于各种领域的基本技术，例如，信息处理、通信等等。如图1中所示的常规PLL电路具有相位频率比较器50、电荷泵51、环路滤波器52、电压电流转换器53、电流控制振荡器54以及反馈分频器55。
相位频率比较器50把输入信号fREF的相位和频率分别与从反馈分频器55输出的反馈信号fFB的相位和频率相比较，以产生增加信号UP和降低信号DOWN中的一个，其表示这两个信号之间的误差。例如，来自振荡器(未示出)的时钟信号被用作为输入信号fREF。由相位频率比较器所产生的增加信号UP具有对应于反馈信号fFB相对于输入信号fREF的相位延迟和频率下降的脉冲宽度。并且，降低信号DOWN具有对应于反馈信号fFB相对输入信号fREF的相位提前或领先以及频率上升或增加的脉冲宽度。由相位频率比较器50所产的增加信号UP和降低信号DOWN被发送到电荷泵51。
电荷泵51是一个单输出的电荷泵。电荷泵51产生对应于增加信号UP和降低信号DOWN的各自脉冲宽度的电流脉冲，以发送到环路滤波器52。环路滤波器52具有电阻器R2以及电容器C4、C5。环路滤波器52响应由电荷泵51所发送的电流脉冲在电容器C4、C5中累积电荷，并且释放在电容器C4、C5中累积的电荷，然后产生对应于该电流脉冲的电压。由环路滤波器52所产生的电压被发送到电压电流转换器53。
电压电流转换器53把从环路滤波器52输出的电压转换为电流，以发送到电流控制振荡器54。电流控制振荡器54产生一个信号，其以对应于由电压电流转换器53所发送的电流值的频率振荡。电流控制振荡器54以等于在锁定状态的输入信号fREF的频率的N倍的频率振荡。由电流控制振荡器54所产生的信号被输入到外部作为PLL电路的输出信号fOUT，并且发送到反馈分频器55。反馈分频器55对输出信号fOUT执行1/N分频，以产生反馈信号fFB，并且把该反馈信号fFB发送到相位频率比较器50。
下面将描述具有上述结构的常规PLL电路的操作。我们假设从反馈分频器55反馈回相位频率比较器50的反馈信号fFB的相位比输入信号fREF的相位更加延迟。
在这种情况下，相位频率比较器50产生具有对应于频率降低和相位延迟的脉冲宽度的增加信号UP，以发送到电荷泵51。电荷泵51发送出对应于增加信号UP的电流，并且对环路滤波器52的电容器C4、C5充电。因此，由环路滤波器52所产生的电压变得更高，从而增加由电压电流转换器53所输出的电流。这导致由电流控制振荡器54所输出的输出信号fOUT的振荡频率的上升。并且，输出信号fOUT的相位提前，从而接近输入信号fREF的相位。
另一方面，下面将描述反馈信号fFB的相位比输入信号fREF的相位更加提前的情况。
在这种情况下，相位频率比较器50产生具有对应于频率升高和相位提前的脉冲宽度的降低信号DOWN，以发送到电荷泵51。因此，电荷泵51吸收对应于降低信号DOWN的电流，并且对环路滤波器52的电容器C4、C5放电。因此，由环路滤波器50所输出的电压变得更低，从而降低由电压电流转换器所输出的电流，这导致由电流控制振荡器54所输出的输出信号fOUT的振荡频率的下降。并且，输出信号fOUT的相位被延迟，从而接近输入信号fREF的相位。
如上文所述，PLL电路总是把输出信号fOUT的相位和频率分别与输入信号fREF的相位和频率相比较。如果在输出信号fOUT相对于输入信号fREF具有相位延迟或相位提前，则执行反馈控制以对其进行纠正。如果相位延迟或相位提前集中在预定范围内，则相位频率比较器50产生具有相同短脉冲宽度的增加信号UP和降低信号DOWN。因此，在环路滤波器52的电容器C4、C5中的充电和放电的电荷量互为相等并且平衡，使得PLL电路变为锁定状态。
在该锁定状态中，输出信号fOUT的相位和频率分别与输入信号fREF的相位和频率相一致。另外，对于相差(即，相位延迟或相位提前)与要被充电或放电的电荷量之间的关系，电荷泵51通常具有一个静区，在其中除非该相差大于特定数值，否则电荷不会被充电和放电。因此，其被设计为即使在锁定状态也产生具有相同的脉冲宽度的增加信号和降低信号。
下面将参照图2描述另一种常规PLL电路的结构实例。
用于该PLL电路中的电荷泵61是一个差分输出泵。即，电荷泵61产生对应于增加信号UP的脉冲宽度的电流脉冲OUT1以及对应于降低信号DOWN的脉冲宽度的电流脉冲OUT2，并且分别发送到第一环路滤波器62A和第二环路滤波器62B。第一环路滤波器62A和第二环路滤波器62B的结构和操作与上述环路滤波器52相同。然后，电压电流转换器53把从第一环路滤波器62A输出的信号与从第二环路滤波器62B输出的信号之间的电势差转换为电流信号。
根据该PLL电路，包含在每个第一环路滤波器62A和第二环路滤波器62B中的电源噪声的噪声成分、耦合到除了环路滤波器之外的电路的噪声等等互为相等，并且该噪声作为整体被电压电流转换器53所消除。即，上述噪声对第一环路滤波器62A和第二环路滤波器62B之间的电势差没有影响，这导致PLL电路具有抗噪声的优点。
另外，在图1和2中，安装电容器C5、C’5以削弱由于脉冲噪声或抖动所引起的信号波形中的强烈变化。电容器C5、C’5的电容值分别比电容器C4、C’4的电容值更小。
上述说明是典型PLL电路的例子。消除这些常规PLL电路的严重缺点的一种PLL电路公开于日本专利申请(JP-A-Heisei，8-84073)中，作为一种具有可变负载的差分电流控制振荡器。图3示出该PLL电路主要部分的结构。
该PLL电路从反馈分频器55接收作为参考时钟的输入信号fREF和反馈信号fFB，以输出一对增加信号UP和降低信号DOWN。并且，从第一电荷泵71A输出的差分输出信号OUT1、OUT2被分别发送到环路滤波器72的电容器CA、CB，并且通过电压电流转换器53发送到电流控制振荡器54。
另一方面，由第二电荷泵71B所输出的电流直接输出到电流控制振荡器54。电流控制振荡器54的振荡频率由来自电压电流转换器53的电流以及来自第二电荷泵71B的电流所控制。电流控制振荡器54的输出信号被输出到外部作为输出信号fOUT，并且还通过反馈分频器55发送到相位频率比较器50作为反馈信号fFB。
该PLL电路具有与图1、2中所示的PLL电路不同的两个电荷泵。
当假设在图1中的电荷泵51的输出电流为IP时，在环路滤波器52处理的信号可以被表达为[IP·(R2+1/(s·C4))＝IP·R2+IP/(s·C4)]，作为在交流理论中在拉普拉斯变换之后的一个方程。在该方程右侧的第二项是用于改变频率的积分项，并且在右侧的第一项是用于瞬时改变相位的线性项。
相反，在图3的PLL中，第一电荷泵71A控制频率(积分项)，并且第二电荷泵71B控制相位(线性项)。另外，对于线性项，第二电荷泵71B可以这样设置，使得当电压电流转换器53的增益假设为[gvi]，则[IP·R2·gvi]的电流值被直接输入到电流控制振荡器54。
如上文所述，由于电荷泵被分为两个部分，因此构成如图1、2中所示的环路滤波器52，62A或62B的电阻元件R2、R2’是不必要的。结果，由于用于形成电阻器的芯片的面积是不必要的，因此这具有大大提高集成度的优点。通常，电阻器R2的阻值在100KΩ和10MΩ之间。电阻器占据芯片面积中在100μm角(angle)和1mm角之间的区域。因此，不需要电阻器可以大大地有助于提高集成度。
另外，图1中所示的PLL电路的电荷泵例如是如图4中所示构成的。在该电荷泵51中，P沟道MOS晶体管Q10响应增加信号UP而导通。因此，电荷从电源VDD充电到环路滤波器52的电容元件(电容C4、C5)。并且，N沟道MOS晶体管Q11响应降低信号DOWN而导通。因此，在环路滤波器52的电容元件中累积的电荷被放电。
但是，该常规电荷泵51具有如下问题。
在锁定状态，增加信号UP的脉冲宽度等于降低信号DOWN的脉冲宽度。因此，充电到环路滤波器52的电容元件的电荷量应当等于从该电容元件放电的电荷量。但是，问题在于由于如下两个原因使得该电荷量互不相等。
第一个原因如下。
即，当作为开关的P沟道MOS晶体管Q10导通时，施加在作为恒流源的P沟道MOS晶体管Q9的源极和漏极之间的电压根据环路滤波器52的电压而变化。类似地，当作为开关的N沟道MOS晶体管Q11导通时，施加到作为恒流源的N沟道MOS晶体管Q12的源极和漏极之间的电压根据环路滤波器52的电压而变化。在任何情况下，在单位时间中流到环路滤波器52的电荷量，或者在单位时间中从环路滤波器52流出的电荷量根据环路滤波器52的电压而变化。在此，对于电荷量根据环路滤波器52的电压而变化，在连接到电源VDD的P沟道MOS晶体管Q9的一侧上的改变量直接与连接到“地”的N沟道MOS晶体管Q12侧上的改变量成反比。结果，即使增加信号UP和降低信号DOWN是具有相同长度的脉冲，从环路滤波器52充电和放电的改变量也互不相同。
第二个原因如下。
即，由于生产处理等因素造成在P沟道MOS晶体管和N沟道MOS晶体管中产生的寄生电容互不相同。结果，当从寄生电容充电或放电时，电荷量根据环路滤波器52的输出电压(即，振荡频率)而变化。另外，它们不被消除。
这导致环路滤波器52的电容元件在极度状态下被充电的情况。这种情况的出现造成增加频率变高，并且还使得输出信号fOUT的相位地输入信号fREF的相位更加超前。因此，要作出调整，使得降低信号DOWN脉冲宽度更长，并且从环路滤波器52的电容元件释放的电荷量变为零。并且，它在该状态中被平衡。因此，尽管输入信号fREF的频率与输出信号fOUT的频率相同步，产生所谓的相位偏移，其中输出信号fOUT的相位仍然比输入信号fREF的相位超前，并且变为锁定状态。
对应于第一原因的问题可以通过采用用于公开在日本专利申请(JP-A-Heisei，8-84073)中的PLL电路的级联的电路技术来解决。但是采用级联导致必须施加高工作电压的问题。因此，需要不采用级联的PLL电路。
并且，对应于第二原因的问题可以通过利用差分电路构成开关电路而解决，该电路例如在日本专利申请(JP-A-Heisei，8-84073)中所公开的锁相环电路。但是，该结构实现该解决方案的特定措施，并且这是不够的。
如下技术公开在《固态电路IEEE杂志》第30卷，1995年11月，第1259-1266页，由Ilya I.Novof、John Austin、Ram Kelkar、Don Strayer和Steve Wyatt所著的名为“具有15至240MHz锁定范围和±100ps抖动的完全集成CMOS锁相环”的论文中。也就是说，描述了在数字0.5μm的COMS技术中的完全集成锁相环(PLL)。PLL具有15至240MHz的锁定范围。静态相位误差小于±100ps，在100MMHz输出频率具有±50ps峰-峰抖动。通过采用前馈电流注入到电流控制振荡器，该锁相环具有无电阻结构。
如下技术公开在由Novof等人所申请的美国专利5,619,161(US005619161A)。也就是说，锁相环电路包括相位/频率检测器，其利用分频电路和来自时钟分配树的反馈来产生没有“静区”的增加(INC)和降低(DEC)脉冲。一对电荷泵接收增加和降低脉冲。一个电荷泵是差分泵，并且具有电压控制的共模反馈电路，以保持共模控制电压。差分电流被该电荷泵输出到环路滤波器电容器。其他电荷泵是单端输出泵，其把电流提供给电流控制振荡器，该振荡器还从电压电流转换器接收输入。该电流控制振荡器包括可变电阻负载，其与输入电流的幅度成反比变化。提供减小在锁定状态的电流控制振荡器输出中的抖动的抖动控制电路。并且，提供时间独立的锁定指示器，并且当该环路进入锁定状态时，提供锁定指示。
发明内容
本发明考虑到上述问题而完成。因此，本发明的一个目的是提供一种锁相环电路，其可以避免相位偏移的发生。本发明的另一个目的是提供一种锁相环电路，其可以把工作电压减小为低电压。
在本发明的一个方面，提供一种锁相环电路，包括：比较器，其把输入信号的相位和频率与反馈信号的相位和频率相比较，以产生比较结果；积分器，具有第一电荷泵并且使用该第一电荷泵根据来自所述比较器的所述比较结果输出第一电流；相位控制器，具有第二电荷泵，并且在来自所述比较器的比较结果变化时，使用所述第二电荷泵，根据比较结果的变化在与比较结果的变化相对应的时间段中产生第二电流；电流控制振荡器，产生在根据所述第一电流和所述第二电流之和确定的频率振荡的输出信号；以及反馈分频器，对来自所述电流控制振荡器的所述输出信号执行分频，并且将分频的结果信号作为所述反馈信号反馈到所述比较器；其中所述相位控制器包括：所述第二电荷泵，具有第一和第二输出节点，并且把根据来自所述比较器的所述比较结果确定的电流分别输出到所述第一和第二输出节点；环路滤波器，具有与所述第二电荷泵的所述第一输出节点相连接的第一电容器元件，与所述第二电荷泵的所述第二输出节点相连接的第二电容器元件，和连接在所述第一输出节点和所述第二输出节点之间的电阻器；电压电流转换器，把所述环路滤波器的所述电阻器上的电压转换成所述第二电流；以及共模电压控制器，把所述电阻器上的所述电压设置为所述第二电荷泵的允许输入范围中的一个值。
在本发明的另一方面，提供一种锁相环电路，包括：比较器，其把输入信号的相位和频率与反馈信号的相位和频率相比较，以产生比较结果；积分器，具有第一电荷泵并且使用该第一电荷泵根据来自所述比较器的所述比较结果输出第一电流；相位控制器，具有第二电荷泵，并且在来自所述比较器的比较结果变化时，使用所述第二电荷泵，根据比较结果的变化在与比较结果的变化相对应的时间段中产生第二电流；电流控制振荡器，产生在根据所述第一电流和所述第二电流之和确定的频率振荡的输出信号；以及反馈分频器，对来自所述电流控制振荡器的所述输出信号执行分频，并且将分频的结果信号作为所述反馈信号反馈到所述比较器；其中所述相位控制器包括：所述第二电荷泵，具有第一和第二输出节点，并且把根据来自所述比较器的所述比较结果确定的电流分别输出到所述第一和第二输出节点；环路滤波器，具有连接在所述第一和第二输出节点之间的电容器元件和连接在所述第一输出节点和所述第二输出节点之间的电阻器；电压电流转换器，把所述环路滤波器的所述电阻器上的电压转换成所述第二电流；以及共模电压控制器，把所述电阻器上的所述电压设置为所述第二电荷泵的允许输入范围中的一个值。
在这种情况下，所述相位控制器防止相位偏移。
并且在这种情况下，所述比较器除了把所述输入信号的相位与所述反馈信号的相位相比较之外，还把所述输入信号的频率与所述反馈信号的频率相比较，以产生所述比较结果。
还在这种情况下，所述积分器包括第一电荷泵、第一环路滤波器以及第一电压电流转换器，以及其中所述第一电荷泵具有单输出部分，所述单输出部分输出对应于所述比较结果的单电流，以及其中所述第一环路滤波器具有连接到所述单输出部分的第一电容器，以及其中所述第一电压电流转换器把由所述第一环路滤波器所产生的电压转换为所述第一电流。
在这种情况下，所述积分器包括特定第一电荷泵、特定第一环路滤波器以及特定第一电压电流转换器，其中所述特定第一电荷泵具有第一和第二输出部分，所述特定第一和第二输出部分分别输出对应于所述比较结果的特定电流；以及其中所述特定第一环路滤波器具有连接到所述特定第一输出部分的特定第一电容器以及连接到所述特定第二输出部分的特定第二电容器，以及其中所述特定第一电压电流转换器把由所述特定第一环路滤波器所产生的特定电压转换为所述第一电流。
还在这种情况下，所述积分器还包括特定第一共模电压控制器，其把输入到所述特定第一电压电流转换器的特定第一电势保持在特定第一预定范围内。
还在这种情况下，锁相环电路包括：时钟树合成缓冲部分，其把来自所述电流控制振荡器的所述输出信号输出到所述反馈分频器。
在这种情况下，所述相位控制器包括具有第一和第二输出部分的差分电荷泵，所述第一和第二输出部分输出分别对应于所述比较结果的电流，并且通过电阻器相互连接。
还在这种情况下，所述电阻器的阻值是1KΩ。
还在这种情况下，所述相位控制器包括电压电流转换器，其把所述电阻器两端的电势差转换为所述第二电流。
在这种情况下，所述相位控制器包括环路滤波器，其具有电阻器、连接到所述第一输出部分的第一电容器以及连接到所述第二输出部分的第二电容器。
还在这种情况下，所述第一和第二电容器分别避免由于脉冲噪声所造成的剧烈电压变化。
还在这种情况下，所述相位控制器包括共模电压控制器，其把输入到所述电压电流转换器的电势保持在预定范围内。
在这种情况下，预定数值的电压被提供到所述电阻器的中点，使得输入到所述电压电流转换器的电势保持在预定范围内。
还在这种情况下，所述相位控制器包括特定环路滤波器，其具有所述电阻器和与所述第一和第二输出部分相连接的第三电容器。
还在这种情况下，预定数值的电压被提供到所述电阻器的中点。
在这种情况下，所述差分电荷泵包括第一和第二电路，其中所述第一电路包括串联的第一恒流源和第一P沟道MOS晶体管以及第一N沟道MOS晶体管，在所述第一P沟道MOS晶体管和所述第一N沟道MOS晶体管之间的第一连接点对应于所述第一输出部分，以及其中所述第二电路包括串联的第二恒流源和第二P沟道MOS晶体管以及第二N沟道MOS晶体管，在所述第二P沟道MOS晶体管和所述第二N沟道MOS晶体管之间的第二连接点对应于所述第二输出部分。
还在这种情况下，所述差分电荷泵的构成不采用级联电路技术。
还在这种情况下，所述第一和第二输出部分通过接线而不是通过所述电阻器相互连接。
在这种情况下，所述差分电荷泵具有一个静区，在其中除非存在大于所述输入信号的相位与所述反馈信号的所述相位之间的设置值的特定相位差，否则不会充电或放电。
根据本发明的锁相环电路，相位控制器根据来自相位频率比较器的比较结果仅仅短时间产生电流脉冲，以控制输出信号的相位。相应地，在锁定状态引入的作为输入信号与输出信号之间的相差的相位偏移可以被减小，从而避免相位偏移的出现。
根据该结构，在常规技术中所述的级联的电路技术变得不必要，从而提供了锁相环电路可以在低电压下工作的优点。
附图说明
图1为示出常规锁相环电路的结构例子的方框图；
图2为示出常规的另一种锁相环电路的结构例子的方框图；
图3为示出常规的另一种锁相环电路的结构例子的方框图；
图4为示出在常规锁相环电路中的电荷泵和环路滤波器的具体结构的电路图；
图5为示出根据本发明一个实施例的锁相环电路的结构的方框图；
图6为示出在图5中所示的第一和第二电荷泵的结构的电路图；
图7为示出在图5中所示的第二环路滤波器的变化的电路图。
具体实施方式
下面参照附图具体描述本发明的实施例。
图5为示出根据本发明实施例的锁相环电路的结构的方框图。该锁相环电路具有相位频率比较器10、积分器20、相位控制器21、电流控制振荡器14、CTS缓冲器15和反馈分频器16。
相位频率比较器10把输入信号fREF的相位和频率分别与来自反馈分频器16的反馈信号FFB的相位和频率相比较，以产生增加信号UP和降低信号DOWN，它们都表示信号的误差。例如，来自振荡器(未示出)的时钟信号被用作为输入信号fREF。由相位频率比较器10所产生的增加信号UP具有对应于反馈信号fFB相对输入信号fREF的相位延迟的脉冲宽度。并且，降低信号DOWN具有对应于反馈信号fFB相对输入信号fREF的相位超前的脉冲宽度。由相位频率比较器10所产生的增加信号UP和降低信号DOWN被发送到积分器20和相位控制器21。
积分器20包括第一电荷泵11A、第一环路滤波器12A、第一电压电流转换器13A以及第一共模电压控制器17A。第一电荷泵11A是差分输出的电荷泵。例如，如图6中所示，第一电荷泵11A包括驱动信号发生器110、第一电路111和第二电路112。
如图6中所示，驱动信号发生器110产生信号/U(在下文中“/”表示反相)、D来驱动第一电路111，以及产生信号/D、U来驱动第二电路112。该驱动信号发生器110由反相器INV1至INV4以及延迟电路DLY1和DLY2所构成。各个反相器INV1至INV4具有相同的电子特性，并且延迟电路DLY1和DLY2具有与反相器INV1至INV4相同的延迟特性。
来自相位频率比较器10的增加信号UP被反相器INV1所反相，并且发送到反相器INV2以及延迟电路DLY1。该反相器INV2反相来自反相器INV1的信号，并且把其作为信号U发送到第二电路112。延迟电路DLY1延迟来自反相器INV1的信号，并且把其作为/U信号发送到第一电路111。因此，信号/U的改变时序与信号U的改变时序相一致。
类似的，来自相位频率比较器10的降低信号DOWN被反相器INV3所反相，并且发送到反相器INV4和延迟电路DLY2。反相器INV4反相来自反相器INV3的信号，并且把其作为信号D发送到第一电路111。延迟电路DLY2延迟来自反相器INV3的信号，并且把其作为信号/D发送到第二电路112。因此，信号/D的改变时序与信号D的改变时序相一致。
第一电路111由串联的晶体管Q1至Q4所构成。晶体管Q1、Q2由P沟道MOS晶体管所构成，并且晶体管Q3、Q4由N沟道MOS晶体管所构成。晶体管Q1的漏极连接到电源VDD，并且其源极连接到晶体管Q2的漏极。来自电压源(未示出)的第二偏压2被发送到晶体管Q1的栅极。因此，晶体管Q1作为恒流源。晶体管Q2的源极连接到晶体管Q3的漏极。信号/U被从驱动信号发生器110发送到晶体管Q2的栅极。晶体管Q2作为一个开关，其响应信号/U而导通或截止。
晶体管Q3的源极连接到晶体管Q4的漏极。信号D被从驱动信号发生器110发送到晶体管Q3的栅极。该晶体管Q3作为一个开关，其响应信号D而导通或截止。晶体管Q4的源极接地。第一偏压1被从电压源(未示出)发送到晶体管Q4的栅极。因此，晶体管Q4作为恒流源。第一输出端OUT11被从晶体管Q2、Q3之间的连接点吸收。
类似地，第二电路112由串联的晶体管Q5至Q8所构成。晶体管Q5、Q6由P沟道MOS晶体管所构成，并且晶体管Q7、Q8由N沟道MOS晶体管所构成。晶体管Q5的漏极连接到电源VDD，并且其源极连接到晶体管Q6的漏极。来自电压源(未示出)的第二偏压2被发送到晶体管Q5的栅极。因此，晶体管Q5作为恒流源。晶体管Q6的源极连接到晶体管Q7的漏极。信号/D被从驱动信号发生器110发送到晶体管Q6的栅极。晶体管Q6作为一个开关，其响应信号/D而导通或截止。
晶体管Q7的源极连接到晶体管Q8的漏极。信号U被从驱动信号发生器110发送到晶体管Q7的栅极。该晶体管Q7作为一个开关，其响应信号U而导通或截止。晶体管Q8的源极接地。第一偏压1被从电压源(未示出)发送到晶体管Q8的栅极。因此，晶体管Q8作为恒流源。第一输出端OUT12被从晶体管Q6、Q7之间的连接点引出。另外，所有流过作为恒流源的晶体管Q1、Q4、Q5和Q8的电流值互为相等。
第一电荷泵11A的第一输出端OUT11通过第一环路滤波器12A连接到每个第一电压电流转换器13A和第一共模电压控制器17A的一个输入端。并且，第二输出端OUT12通过第一环路滤波器12A连接到每个第一电压电流转换器13A和第一共模电压控制器17A的另一个输入端。
第一环路滤波器12A包括电容器CA、CB。电容器CA的一端连接到第一电荷泵11A的第一输出端OUT11，并且另一端接地。而且，电容器CB的一端连接到第二输出端OUT12，并且另一端接地。第一环路滤波器12A的输出(第一输出端OUT11的电势和第二输出端OUT12的电势)被发送到第一电压电流转换器13A和第一共模电压控制器17A。另外，第一环路滤波器12A可以这样构成，使得一个电容器安装在第一电荷泵11A的第一输出端OUT11和第二输出端OUT12之间。
第一电压电流转换器13A是公知的电路，用于把由第一环路滤波器12A所输出的第一输出端OUT11的电势与第二输出端OUT12的电势之间的电势差转换为电信号，然后发送到电流控制振荡器14。第一共模电压控制系统17A被使用，以使得输入到第一电压电流转换器13A的电势保持在预定范围内。该第一共模电压控制器17A是公知的电路，用于确定输出的平均电压。由第一电压电流转换器13A所输出的电流信号被发送到电流控制振荡器14。
相位控制器21包括第二电荷泵11B、第二环路滤波器12B、第二电压电流转换器13B以及第二共模电压控制器17B。第二电荷泵11B与第一电荷泵11A的结构相同。
第二电荷泵11B的第一输出端OUT21通过第二环路滤波器12B连接到每个第二电压电流转换器13B和第二共模电压控制器17B的一个输入端。并且，第二输出端OUT22通过第二环路滤波器12B连接到每个第二电压电流转换器13B和第二共模电压控制器17B的另一个输入端。
第二环路滤波器12B包括电容器C1、C2和电阻器R1。电容器C1的一端连接到第二电荷泵11B的第一输出端OUT21，并且另一端接地。而且，电容器C2的一端连接到第二输出端OUT22，并且另一端接地。另外，电阻器R1连接在第一输出端OUT21和第二输出端OUT22之间。电阻器R1的阻值例如可以约为1KΩ。上述阻值的电阻器仅仅占据在一块芯片面积上约10μm角的区域。因此，集成度的下降不会导致严重的问题。
第二环路滤波器12B的输出(第一输出端OUT21的电势和第二输出端OUT22的电势)被发送到第二电压电流转换器13B和第二共模电压控制器17B。
另外，具有如图7中所示结构的环路滤波器12C可以用来取代第二环路滤波器12B。该环路滤波器12C包括电阻器R1和电容器C3，其分别连接在第二电荷泵11B的第一输出端OUT21和第二输出端OUT22之间。即使采用环路滤波器12C也可以提供类似于第二环路滤波器12B的效果和作用。
在图5的第二环路滤波器12B中的电容器C1、C2被提供用于避免由于脉冲噪声所造成的强烈电压变化。如果脉冲噪声足够小，这些电容器C1、C2可以省略。
第二电压电流转换器13B的结构与第一电压电流转换器13A的结构相同，并且第二共模电压控制器17B与第一共模电压控制器17A的结构相同。第二电压电流转换器13B的输出线连接到第一电压电流转换器13A的输出线。相应的，由第二电压电流转换器13B所输出的电流和由第一电压电流转换器13A所输出的电流被加在一起，被作为合成电流发送到电流控制振荡器14。
在相位控制器21中的第二共模电压控制器17B可以由这种结构所代替，即预定电压源被送到例如电阻器R1的中点。在这种情况下，该电压源可以如此构成，使得对电源电压VDD执行电阻分压，以相应地产生VDD/2电压。该结构不需要第二共模电压控制器17B。因此，其优点是电路变得简单。
电流控制振荡器14产生一个信号，其以对应于合成电流的电流值的频率振荡。电流控制振荡器14以等于在锁定状态的输入信号fREF的频率的N倍的频率振荡。由电流控制振荡器14所产生的信号被作为PLL电路的输出信号fOUT输出到外部，并且还发送到CTS缓冲器15。
CTS(时钟树合成)缓冲器15包括多个缓冲器电路，用于从电流控制振荡器14接收输出信号fOUT。每个缓冲器电路的输出被作为时钟信号发送到包括PLL电路的电子电路的每个部分。因此，多个时钟信号之间的偏差被纠正。
来自CTS缓冲器15中的一个缓冲器电路的时钟信号被发送到反馈分频器16。反馈分频器16把输出信号fOUT分频为1/N，并且发送到相位频率比较器10。
下面将描述根据本发明的实施例的具有上述结构的PLL电路的操作。首先，让我们考虑这样一种情况，其中从反馈分频器16反馈回相位频率比较器10的反馈信号fFB的相位比输入信号fREF的相位更加延迟。
在这种情况下，相位频率比较器10产生具有对应于相位延迟的脉冲宽度的增加信号UP，并且发送到积分器20的第一电荷泵11A和相位控制器21的第二电荷泵11B。
首先，积分器20的操作如下。即，第一电荷泵11A的驱动信号发生器110响应增加信号UP产生信号/U和信号U。当所产生信号/U被发送到晶体管Q2时，晶体管Q2导通，这使得电流从第一输出端OUT11流出。然后，电流的电荷充电到电容器CA中。结果，在第一输出端OUT11出现对应于信号/U的脉冲宽度的电势。
与此同时，当由驱动信号发生器110所产生的信号U被发送到晶体管Q7时，晶体管Q7导通，这使得电流从第二输出端OUT12吸收。然后，在电容器CB中累积的电荷被放电。结果，在第二输出端OUT12出现对应于信号U的脉冲宽度的电势。在第一输出端OUT11的电势和在第二输出端OUT12的电势被发送到第一电压电流转换器13A和第一共模电压控制器17A。
第一电压电流转换器13A把来自第一环路滤波器12A的电势的电势差转换为电流信号，并且把它发送到电流控制振荡器14。在这种情况下，该电势差为正(在下文中意味着在第一输出端OUT11的电势比在第二输出端OUT12的电势更高)。因此，由第一电压电流转换器13A所输出的电流增加，这增加由电流控制振荡器14所输出的输出信号fOUT的振荡频率。
相位控制器21的操作如下。也就是说，当增加信号UP被相位频率比较器10所发送时，第二电荷泵11B类似于第一电荷泵11A的作用。然后，第二电荷泵11B使得电流从第一输出端OUT21流出，并且还使得电流从第二输出端OUT22吸收。相应的，电荷被充电到电容器C1。并且，对应于信号/U的脉冲宽度的电势出现在第一输出端OUT21。与此同时，在电容器C2中累积的电荷被放电。然后，对应于信号U的脉冲宽度的电势出现在第二输出端OUT22。
在此，由于第一输出端OUT21和第二输出端OUT22通过电阻器R1相互连接，因此在经过由电容器C1、C2和电阻器R1所确定时间常数定义的时间段之后，出现在第一输出端OUT21和第二输出端OUT22的电势变得互为相等。在第一输出端OUT21的电势和在第二输出端OUT22的电势被发送到第二电压电流转换器13B和第二共模电压控制器17B。
第二电压电流转换器13B把由第二环路滤波器12B所输出的在第一输出端OUT21的电势与在第二输出端OUT22的电势之间的电势差转换为电流信号，并且发送到电流控制振荡器14。在这种情况下，该电势之间的电势差为正，从而仅仅短时间地增加由第二电压电流转换器13B所输出的电流。因此由电流控制振荡器14所输出的输出信号fOUT的振荡频率仅仅被短时间地升高。因此，输出信号fOUT的相位被提前，相应地接近输入信号fREF的相位。来自电流控制振荡器14的输出信号fOUT被通过CTS缓冲器15发送到反馈分频器16。然后，在由反馈分频器16分频之后，它被作为反馈信号fFB反馈回相位频率比较器10。
接着，让我们考虑这样一种情况，其中从反馈分频器16反馈回相位频率比较器10的反馈信号fFB的相位比输入信号fREF的相位更加提前。
在这种情况下，相位频率比较器10产生具有对应于相位延迟的脉冲宽度的降低信号DOWN，并且发送到积分器20的第一电荷泵11A和相位控制器21的第二电荷泵11B。
首先，积分器20的操作如下。即，第一电荷泵11A的驱动信号发生器110响应降低信号DOWN产生信号D和信号/U。当所产生信号D被发送到晶体管Q3时，晶体管Q3导通，这使得电流从第一输出端OUT11吸收。然后，在电容器CA中累积的电荷被放电。结果，在第一输出端OUT11出现对应于信号D的脉冲宽度的电势。
与此同时，当由驱动信号发生器110所产生的信号/D被发送到晶体管Q6时，晶体管Q6导通，这使得电流从第二输出端OUT12流出。然后，电流的电荷充电到电容器CB中。结果，在第二输出端OUT12出现对应于信号D的脉冲宽度的电势。在第一输出端OUT11的电势和在第二输出端OUT12的电势被发送到第一电压电流转换器13A和第一共模电压控制器17A。
第一电压电流转换器13A把由第一环路滤波器12A所输出第一输出端OUT11的电势和第二输出端OUT12的电势之间的电势差转换为电流信号，并且把它发送到电流控制振荡器14。在这种情况下，该电势差为负(在下文中意味着在第一输出端OUT11的电势比在第二输出端OUT12的电势更低)。因此，由第一电压电流转换器13A所输出的电流降低，这降低由电流控制振荡器14所输出的输出信号fOUT的振荡频率。
相位控制器21的操作如下。也就是说，当降低信号DOWN被相位频率比较器10所发送时，第二电荷泵11B类似于第一电荷泵11A的作用。然后，第二电荷泵11B使得电流从第一输出端OUT21吸收，并且还使得电流从第二输出端OUT22流出。相应的，在电容器C1中累积的电荷放电。并且，对应于信号D的脉冲宽度的电势出现在第一输出端OUT21。与此同时，电荷被充电到电容器C2中。然后，对应于信号/D的脉冲宽度的电势出现在第二输出端OUT22。
在此，由于第一输出端OUT21和第二输出端OUT22通过电阻器R1相互连接，因此在经过由电容器C1、C2和电阻器R1所确定时间常数定义的时间段之后，出现在第一输出端OUT21和第二输出端OUT22的电势变得互为相等。在第一输出端OUT21的电势和在第二输出端OUT22的电势被发送到第二电压电流转换器13B和第二共模电压控制器17B。
第二电压电流转换器13B把由第二环路滤波器12B所输出的在第一输出端OUT21的电势与在第二输出端OUT22的电势之间的电势差转换为电流信号，并且发送到电流控制振荡器14。在这种情况下，该电势之间的电势差为负，从而仅仅短时间地降低由第二电压电流转换器13B所输出的电流。因此由电流控制振荡器14所输出的输出信号fOUT的振荡频率仅仅被短时间地降低。并且，输出信号fOUT的相位被延迟，相应地接近输入信号fREF的相位。类似于上述情况，来自电流控制振荡器14的输出信号fOUT被通过CTS缓冲器15发送到反馈分频器16。然后，在由反馈分频器16分频之后，它被作为反馈信号fFB反馈回相位频率比较器10。
如上文所述，根据本发明的实施例的PLL电路，在相位控制器21中，小的电流脉冲总是被输出从而调节该相位。因此，可以获得没有相位偏移的输出信号。并且在PLL电路中的电荷泵没有采用称为级联的电路技术，例如，如图7中所示。因此，它可以在低电压下工作。
另外，在上述实施例中，差分输出的电荷泵被用作为积分器20。但是，单输出的电荷泵可以被如图1中所示那样使用。即使这种情况也可以提供与使用差分输出的电荷泵的情况相类似的效果和作用。
并且，在上述实施例中，描述了具有用于比较相位和频率的相位频率比较器的PLL电路。但是，上述相位控制器甚至可以原样用于具有仅仅比较相位的相位比较器的PLL电路中。即使这种情况也可以提供与上述实施例相类似的效果和作用。
如上文所述，根据本发明，可以提供能够防止相位偏移出现并且把工作电压减小为低电压的PLL电路。

Claims (5)

1.一种锁相环电路，包括：
比较器，其把输入信号的相位和频率与反馈信号的相位和频率相比较，以产生比较结果；
积分器，具有第一电荷泵并且使用该第一电荷泵根据来自所述比较器的所述比较结果输出第一电流；
相位控制器，具有第二电荷泵，并且在来自所述比较器的比较结果变化时，使用所述第二电荷泵，根据比较结果的变化在与比较结果的变化相对应的时间段中产生第二电流；
电流控制振荡器，产生在根据所述第一电流和所述第二电流之和确定的频率振荡的输出信号；以及
反馈分频器，对来自所述电流控制振荡器的所述输出信号执行分频，并且将分频的结果信号作为所述反馈信号反馈到所述比较器；
其特征在于所述相位控制器包括：
所述第二电荷泵，具有第一和第二输出节点，并且把根据来自所述比较器的所述比较结果确定的电流分别输出到所述第一和第二输出节点；
环路滤波器，具有与所述第二电荷泵的所述第一输出节点相连接的第一电容器元件，与所述第二电荷泵的所述第二输出节点相连接的第二电容器元件，和连接在所述第一输出节点和所述第二输出节点之间的电阻器；
电压电流转换器，把所述环路滤波器的所述电阻器上的电压转换成所述第二电流；以及
共模电压控制器，把所述电阻器上的所述电压设置为所述第二电荷泵的允许输入范围中的一个值。
2.一种锁相环电路，包括：
比较器，其把输入信号的相位和频率与反馈信号的相位和频率相比较，以产生比较结果；
积分器，具有第一电荷泵并且使用该第一电荷泵根据来自所述比较器的所述比较结果输出第一电流；
相位控制器，具有第二电荷泵，并且在来自所述比较器的比较结果变化时，使用所述第二电荷泵，根据比较结果的变化在与比较结果的变化相对应的时间段中产生第二电流；
电流控制振荡器，产生在根据所述第一电流和所述第二电流之和确定的频率振荡的输出信号；以及
反馈分频器，对来自所述电流控制振荡器的所述输出信号执行分频，并且将分频的结果信号作为所述反馈信号反馈到所述比较器；
其特征在于所述相位控制器包括：
所述第二电荷泵，具有第一和第二输出节点，并且把根据来自所述比较器的所述比较结果确定的电流分别输出到所述第一和第二输出节点；
环路滤波器，具有连接在所述第一和第二输出节点之间的电容器元件和连接在所述第一输出节点和所述第二输出节点之间的电阻器；
电压电流转换器，把所述环路滤波器的所述电阻器上的电压转换成所述第二电流；以及
共模电压控制器，把所述电阻器上的所述电压设置为所述第二电荷泵的允许输入范围中的一个值。
3.根据权利要求1或2所述的锁相环电路，其中所述共模电压控制器把预定的电压提供到所述电阻器被等分的中点。
4.根据权利要求1或2所述的锁相环电路，其中所述第一电荷泵和所述第二电荷泵中的每一个都包括：
第一电路，在所述的第一电路中，第一恒流源、第一P沟道MOS晶体管、第一N沟道MOS晶体管和第二恒流源串连连接，其中所述第一输出节点与所述P沟道MOS晶体管和所述N沟道MOS晶体管之间的连接节点相连接；以及
第二电路，在所述的第二电路中，第三恒流源、第二P沟道MOS晶体管、第二N沟道MOS晶体管和第四恒流源串连连接，其中所述第二输出节点与所述第二P沟道MOS晶体管和所述第二N沟道MOS晶体管之间的连接节点相连接。
5.根据权利要求1或2所述的锁相环电路，其中所述积分器包括：
所述第一电荷泵，具有第三和第四输出节点，并且把根据来自所述比较器的所述比较结果确定的电流分别输出到所述第三和第四输出节点；
环路滤波器，具有与所述第一电荷泵的所述第三输出节点相连接的第一电容器元件，和与所述第一电荷泵的所述第四输出节点相连接的第二电容器元件；
电压电流转换器，把所述环路滤波器产生的电压转换成所述第一电流；以及
共模电压控制器，把由所述环路滤波器产生的所述电压设置为所述第二电荷泵的允许输入范围中的一个值。
CNB001301438A 1999-10-19 2000-10-17 减小相位偏移而不增加工作电压的锁相环电路 Expired - Fee Related CN1179483C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP296376/1999 1999-10-19
JP29637699A JP3356136B2 (ja) 1999-10-19 1999-10-19 Ｐｌｌ回路

Publications (2)

Publication Number Publication Date
CN1293489A CN1293489A (zh) 2001-05-02
CN1179483C true CN1179483C (zh) 2004-12-08

Family

ID=17832759

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001301438A Expired - Fee Related CN1179483C (zh) 1999-10-19 2000-10-17 减小相位偏移而不增加工作电压的锁相环电路

Country Status (6)

Country Link
US (1) US6320435B1 (zh)
EP (1) EP1094609B1 (zh)
JP (1) JP3356136B2 (zh)
KR (1) KR100348198B1 (zh)
CN (1) CN1179483C (zh)
DE (1) DE60024393T2 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274682A (ja) * 2000-03-27 2001-10-05 Toshiba Corp フェーズロックドループ回路
US6522558B2 (en) 2000-06-13 2003-02-18 Linfinity Microelectronics Single mode buck/boost regulating charge pump
US6556067B2 (en) * 2000-06-13 2003-04-29 Linfinity Microelectronics Charge pump regulator with load current control
US6636104B2 (en) * 2000-06-13 2003-10-21 Microsemi Corporation Multiple output charge pump
EP1204276A3 (en) * 2000-10-10 2007-01-03 Matsushita Electric Industrial Co., Ltd. Apparatus for processing a digital Audio Video signal
US6538517B2 (en) * 2000-12-19 2003-03-25 Intel Corporation Frequency phase detector for differentiating frequencies having small phase differences
WO2002059706A2 (en) * 2001-01-26 2002-08-01 True Circuits, Inc. Programmable current mirror
EP1229657A1 (en) * 2001-02-02 2002-08-07 Alcatel Charge pump
US6466078B1 (en) * 2001-05-04 2002-10-15 Cypress Semiconductor Corp. Reduced static phase error CMOS PLL charge pump
US7386085B2 (en) * 2002-05-30 2008-06-10 Broadcom Corporation Method and apparatus for high speed signal recovery
US7136444B2 (en) * 2002-07-25 2006-11-14 Intel Corporation Techniques to regenerate a signal
US6727736B1 (en) 2002-08-23 2004-04-27 Marvell International, Ltd. Voltage control oscillator noise reduction technique and method thereof
US6894546B2 (en) * 2002-10-30 2005-05-17 Koninklijke Philips Electronics N.V. Noise reduction for phase locked loop
KR100499276B1 (ko) * 2002-11-06 2005-07-01 학교법인 포항공과대학교 빠른 락시간을 가지는 디글리치 회로를 사용한 적응대역폭 위상 고정 루프
US6710666B1 (en) * 2002-11-07 2004-03-23 Mediatek Inc. Charge pump structure for reducing capacitance in loop filter of a phase locked loop
US7164721B2 (en) * 2002-12-20 2007-01-16 Intel Corporation Simultaneous bidirectional signal subtraction
EP1619819A4 (en) * 2003-05-01 2010-08-04 Mitsubishi Electric Corp CLOCK DATA RECOVERY CIRCUIT
US6937075B2 (en) * 2003-05-29 2005-08-30 Intel Corporation Method and apparatus for reducing lock time in dual charge-pump phase-locked loops
JP3971368B2 (ja) * 2003-11-18 2007-09-05 株式会社東芝 信号強度検波回路およびそれを用いた増幅率制御システム。
US7019571B2 (en) * 2004-03-31 2006-03-28 Silicon Laboratories, Inc. Frequency synthesizer for a wireless communication system
DE102004019652A1 (de) * 2004-04-22 2005-11-17 Infineon Technologies Ag Fehlerkompensierte Ladungspumpen-Schaltung und Verfahren zur Erzeugung eines fehlerkompensierten Ausgangsstroms einer Ladungspumpen-Schaltung
US7002418B2 (en) * 2004-05-07 2006-02-21 Lattice Semiconductor Corporation Control signal generation for a low jitter switched-capacitor frequency synthesizer
US7176731B2 (en) * 2004-08-26 2007-02-13 International Business Machines Corporation Variation tolerant charge leakage correction circuit for phase locked loops
KR100639677B1 (ko) 2004-11-08 2006-10-30 삼성전자주식회사 위상 및 지연 동기 루프와 이를 구비한 반도체 메모리 장치
JP4673613B2 (ja) 2004-12-02 2011-04-20 エルピーダメモリ株式会社 Ｐｌｌ回路
US7315217B2 (en) * 2005-03-18 2008-01-01 Avago Technologies General Ip (Singapore) Pte Ltd. Linear phase-locked loop with dual tuning elements
US7518421B1 (en) * 2005-12-16 2009-04-14 National Semiconductor Corporation System and method for providing a kick back compensated charge pump with kicker capacitor
US7777541B1 (en) 2006-02-01 2010-08-17 Cypress Semiconductor Corporation Charge pump circuit and method for phase locked loop
JP4668868B2 (ja) * 2006-08-21 2011-04-13 ルネサスエレクトロニクス株式会社 Ｐｌｌ回路
JP4769694B2 (ja) * 2006-11-20 2011-09-07 富士通テン株式会社 電圧出力回路，集積回路，および電子機器
US8334725B2 (en) * 2007-04-11 2012-12-18 Mediatek Inc. Circuit and method for controlling mixed mode controlled oscillator and CDR circuit using the same
US7958469B2 (en) * 2007-06-29 2011-06-07 International Business Machines Corporation Design structure for a phase locked loop with stabilized dynamic response
US20090002038A1 (en) * 2007-06-29 2009-01-01 Boerstler David W Phase Locked Loop with Stabilized Dynamic Response
JP2009152734A (ja) * 2007-12-19 2009-07-09 Seiko Instruments Inc Ｐｌｌ回路
US8169241B2 (en) 2008-01-15 2012-05-01 Atmel Rousset S.A.S. Proportional phase comparator and method for phase-aligning digital signals
US7741919B2 (en) * 2008-05-02 2010-06-22 International Business Machines Corporation Architecture for maintaining constant voltage-controlled oscillator gain
CN101944910B (zh) * 2009-07-07 2017-03-22 晨星软件研发(深圳)有限公司 双锁相环电路及其控制方法
TWI381646B (zh) * 2009-10-01 2013-01-01 Mstar Semiconductor Inc 鎖相迴路之迴路頻寬控制裝置及迴路頻寬控制方法
KR101283468B1 (ko) * 2009-11-19 2013-07-23 한국전자통신연구원 루프필터 및 이를 포함하는 위상 고정 루프
CN102859879B (zh) 2010-05-13 2015-03-11 华为技术有限公司 用于校验锁相环中的输出频率的系统和方法
JP5738749B2 (ja) * 2011-12-15 2015-06-24 ルネサスエレクトロニクス株式会社 Ｐｌｌ回路
US9065457B2 (en) * 2012-04-26 2015-06-23 Skyworks Solutions, Inc. Circuits and methods for eliminating reference spurs in fractional-N frequency synthesis
JP6559548B2 (ja) * 2015-11-11 2019-08-14 エイブリック株式会社 発振回路装置
DK3396833T3 (da) * 2017-04-28 2019-11-18 Gn Hearing As Høreindretning, der omfatter switched capacitor-dc-dc-omformer med lav elektromagnetisk emission
JP7388240B2 (ja) 2020-02-27 2023-11-29 セイコーエプソン株式会社 チャージポンプ回路、ｐｌｌ回路および発振器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008431B1 (ko) * 1991-02-21 1993-08-31 삼성전자 주식회사 디지탈 pll상태 검출 회로
US5384502A (en) * 1993-06-24 1995-01-24 Intel Corporation Phase locked loop circuitry with split loop filter
US5740213A (en) * 1994-06-03 1998-04-14 Dreyer; Stephen F. Differential charge pump based phase locked loop or delay locked loop
US5495207A (en) 1994-08-31 1996-02-27 International Business Machines Corporation Differential current controlled oscillator with variable load
US5619161A (en) * 1994-08-31 1997-04-08 International Business Machines Corporation Diffrential charge pump with integrated common mode control
US5463353A (en) * 1994-09-06 1995-10-31 Motorola, Inc. Resistorless VCO including current source and sink controlling a current controlled oscillator
JPH09200046A (ja) * 1996-01-19 1997-07-31 Toyo Commun Equip Co Ltd 位相差制御ｐｌｌ回路
JPH09214332A (ja) * 1996-02-05 1997-08-15 Nec Eng Ltd Ｐｌｌ回路
JP3080146B2 (ja) * 1996-08-26 2000-08-21 日本電気株式会社 自動ロック回路
US6065140A (en) * 1997-04-30 2000-05-16 Motorola, Inc. Optimized computation of first and second divider values for a phase locked loop system
KR100267458B1 (ko) * 1997-10-17 2000-10-16 전찬욱 도로안전신호송/수신장치및그제어방법
US6133769A (en) * 1998-11-30 2000-10-17 Vantis Corporation Phase locked loop with a lock detector

Also Published As

Publication number Publication date
US6320435B1 (en) 2001-11-20
DE60024393D1 (de) 2006-01-05
KR20010050937A (ko) 2001-06-25
DE60024393T2 (de) 2006-08-24
EP1094609A2 (en) 2001-04-25
JP2001119296A (ja) 2001-04-27
JP3356136B2 (ja) 2002-12-09
EP1094609A3 (en) 2002-11-20
KR100348198B1 (ko) 2002-08-09
EP1094609B1 (en) 2005-11-30
CN1293489A (zh) 2001-05-02

Similar Documents

Publication Publication Date Title
CN1179483C (zh) 减小相位偏移而不增加工作电压的锁相环电路
US7956675B2 (en) Control circuit and control method for charge pump circuit
CN1260892C (zh) 具有占空比校正电路的模拟延迟锁定环
CN101873132B (zh) Pll电路
CN1127214C (zh) 利用一窗口相位比较器的数据和时钟恢复锁相环电路
JP2531742B2 (ja) 電圧制御発振回路
CN1190898C (zh) 锁相环电路
CN1799015A (zh) 用于开关电源变换器的控制环
CN1268060C (zh) 时钟同步装置
CN1213225A (zh) 时钟信号控制方法及其装置
CN1447506A (zh) 电源电路及pwm电路
CN1856932A (zh) 压控数字模拟振荡器和使用该振荡器的频率合成器
CN1595806A (zh) 用于可编程逻辑设备的双增益环路电路
CN110729997A (zh) 锁相环电路、数据恢复电路及锁相环电路的控制方法
CN1866707A (zh) 电荷泵型升压电路和天线开关
CN1734944A (zh) 具有平衡且恒定的上和下电流的电荷泵
CN108459651B (zh) 恒流控制器及其功率调节电路
CN1943113A (zh) 开关电容滤波器和反馈系统
CN1081406C (zh) 用于低压电源的半导体装置
CN1156083C (zh) 电荷激励电路及锁相环路频率合成器
CN1190291A (zh) 锁相环电路
US20140266361A1 (en) Duty cycle correction circuit
CN1736028A (zh) 三角波信号的相位同步化方法、及其系统
CN1745518A (zh) 包括可变延迟和离散延迟的锁相环
CN102130684B (zh) 压控振荡器的保护电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030828

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030828

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee