JP4769694B2 - 電圧出力回路，集積回路，および電子機器 - Google Patents

Description

本発明は、電子機器に備えられる電圧出力回路、特に正負電圧出力回路に関する。

従来から、電源として正電圧と負電圧との２つの電源が必要な電子機器（例えば、オーディオ機器）の正負電圧出力回路として、例えば、図２２に示すような正負電圧出力回路１００がある。この正負電圧出力回路１００は、２つのスイッチングコントローラ１１０，１２０を用いて正電圧および負電圧をそれぞれ生成する。
具体的には、正負電圧出力回路１００は、入力端子１０１から入力された入力電圧（図中“Ｖｉｎ”と表記）を昇圧して正電圧出力端子１０２から正電圧を出力する昇圧正電圧出力回路１００−１と、かかる入力電圧を降圧して負電圧出力端子１０３から負電圧を出力する負電圧出力回路１００−２とをそなえて構成されている。

昇圧正電圧出力回路１００−１は、昇圧スイッチングコントローラ１１０，スイッチング素子１１５，コイル１１６，整流用ダイオード１１７，平滑用コンデンサ１１８，および出力電圧フィードバック用抵抗１１９ａ，１１９ｂをそなえて構成されており、昇圧スイッチングコントローラ１１０がスイッチング素子１１５のオン／オフを切り替えることにより入力電圧が昇圧される。

昇圧スイッチングコントローラ１１０は、出力電圧フィードバック用抵抗１１９ａ，１１９ｂの正電圧出力の抵抗分割値と基準電圧１１１との誤差を検出する誤差アンプ１１２と、三角波を発生する三角波発振器１１３と、この三角波発振器１１３によって発生した三角波と誤差アンプ１１２からの誤差信号とに基づいて、スイッチング素子１１５のオン／オフの切り替えを制御するＰＷＭ（Pulse Width Modulation；パルス幅変調）制御回路１１４とをそなえて構成されている。

そして、ＰＷＭ制御回路１１４は、出力電圧フィードバック用抵抗１１９ａ，１１９ｂの抵抗分割値が基準電圧１１１と同じになるようにスイッチング素子１１５がオンする時間（ＯＮＤｕｔｙ）を制御し、これにより、昇圧正電圧出力回路１００−１は入力電圧を昇圧して正電圧出力端子１０２から所望の正電圧（Ｖｏ１）を出力する。
一方、負電圧出力回路１００−２も、昇圧正電圧出力回路１００−１と略同様に構成されている。つまり、負電圧出力回路１００−２は、負電圧スイッチングコントローラ１２０，スイッチング素子１２５，コイル１２６，整流用ダイオード１２７，平滑用コンデンサ１２８，および出力電圧フィードバック用抵抗１２９ａ，１２９ｂをそなえて構成されており、負電圧スイッチングコントローラ１２０がスイッチング素子１２５のオン／オフを切り替えることにより入力電圧が降圧される。

負電圧スイッチングコントローラ１２０は、出力電圧フィードバック用抵抗１２９ａ，１２９ｂの負電圧出力と基準電圧１２９ｃとの抵抗分割値と基準電圧１２１との誤差を検出する誤差アンプ１２２と、三角波を発振する三角波発振器１２３と、この三角波発振器１２３によって発生した三角波と誤差アンプ１２２からの誤差信号とに基づいて、スイッチング素子１２５のオン／オフの切り替えを制御するＰＷＭ制御回路１２４とをそなえて構成されている。

そして、ＰＷＭ制御回路１２４は、出力電圧フィードバック用抵抗１２９ａ，１２９ｂの抵抗分割値が基準電圧１２１と同じになるようにスイッチング素子１２５がオンする時間を制御し、これにより、負電圧出力回路１００−２は入力電圧を降圧して負電圧出力端子１０３から所望の負電圧（Ｖｏ２）を出力する。
しかしながら、図２２に示す従来の正負電圧出力回路１００は、高価なスイッチングコントローラ１１０，１２０やコイル１１６，１２６が、それぞれ２つずつ必要であり、コストが嵩んでしまうとともに、回路が大型化してしまう。

そこで、１つのコントローラと１つのコイルで正電圧と負電圧とを出力する複合電源装置が提案されている（例えば、下記特許文献１参照）。
特開２００５−１６８２４７号公報

しかしながら、上記特許文献１に開示された技術は、負電圧を出力するための極性反転型スイッチング電源回路と正電圧を出力するための昇圧チャージポンプ回路とを１つのコントローラとスイッチとで制御するので、出力する負電圧および正電圧をフィードバックするだけでなく、コイルに流れる電流をフィードバックし、さらに、これら負電圧，正電圧，および電流を用いて演算してスイッチを制御しなければならず、コントローラが複雑化、高コスト化してしまうとともに、コイルの電流をフィードバックするための機構を新たに設けなければならず装置も大型化してしまう。

しかも、負電圧および正電圧を１つのコントローラとスイッチとで制御するので、入力電圧に対する負電圧の値の差と、入力電圧に対する正電圧の値の差との差が大きい場合や、負荷電流が変化する場合には制御が不安定になるおそれがある。

本発明は、このような課題に鑑み創案されたもので、入力電圧を変圧して所望の正電圧および負電圧を簡素な構成によって出力できるようにし、回路の低コスト化および小型化を実現できるようにすることを目的とする。

上記目的を達成するために、本発明の電圧出力回路は、入力端子から入力された入力電圧に基づいて第１電圧と第２電圧とを出力するものであって、該入力端子と該第１電圧を出力する第１電圧出力端子および該第２電圧を出力する第２電圧出力端子との間に設けられたコイルと、このコイルと該第１電圧出力端子との間に設けられた、該入力電圧を変圧して該第１電圧として出力する第１チャージポンプ回路と、該コイルと該第１チャージポンプ回路との接続点と、グランドとの間に設けられ、該第１チャージポンプ回路による変圧のオン／オフを切り替える第１スイッチと、該第１電圧出力端子から出力される該第１電圧を所望の値に制御すべく、該第１スイッチのオン／オフの切り替えを制御する制御部と、該コイルと該第１スイッチとの接続点と、該第２電圧出力端子との間に設けられ、該第１スイッチのオン／オフに応じて該入力電圧を蓄積した電力を用いて変圧して該第２電圧として出力する第２チャージポンプ回路と、該コイルと該第１スイッチとの接続点と、該第２チャージポンプ回路とを接続する接続線と、該第２チャージポンプ回路に接続された接続線の低電位側とグランドとの間に設けられ、該第２チャージポンプ回路における変圧に用いる該電力を蓄積するか否かを切り替える第２スイッチと、該第２電圧出力端子から出力される該第２電圧に基づいて該第２スイッチのオン／オフを切り替える切替部とをそなえて構成されたことを特徴としている。

なお、該第１チャージポンプ回路が、該入力電圧を昇圧して得られた正電圧を該第１電圧として出力する一方、該第２チャージポンプ回路が、該入力電圧を降圧して得られた負電圧を該第２電圧として出力する。
また、該第１チャージポンプ回路が電力を蓄積する第１コンデンサをそなえ、該第１コンデンサに蓄積された電力を用いて該入力電圧を昇圧するように構成されるとともに、該第２チャージポンプ回路が電力を蓄積する第２コンデンサをそなえ、該第２コンデンサに蓄積された電力を用いて該入力電圧を降圧するように構成され、該第１電圧出力端子の付加電力より該第２電圧出力端子の負荷電力が大きい場合には、該第２コンデンサの容量値が、該第１コンデンサの容量値よりも大きくする。

さらに、該切替部が、該第１電圧出力端子と該第２電圧出力端子との間に直列に設けられた２つの抵抗の接続点における抵抗分割値に基づいて、該第２スイッチのオン／オフを切り替え、このとき、該２つの抵抗のうち、該第１電圧出力端子側に設けられた抵抗と並列にコンデンサを設ける。
なお、該第２電圧出力端子から出力される該第２電圧に基づいて第２電圧異常を検出する第２電圧異常検出部と、この第２電圧異常検出部によって第２電圧異常が所定時間連続して検出されたことを検出する第１タイマとをそなえ、該制御部が、該第１タイマによって該第２電圧異常検出部によって第２電圧異常が所定時間連続して検出されたことが検出されると、該第１スイッチをオフに切り替える。

また、該入力端子からの過電流を検出する過電流検出部をそなえ、該第１タイマが過電流検出部によって該過電流が所定時間連続して検出されたことを検出し、該制御部が、該第１タイマによって該過電流検出部によって該過電流が所定時間連続して検出されたことが検出されると、該第１スイッチをオフに切り替える。
さらに、該正電圧出力端子から出力される該第１電圧に基づいて第１電圧出力ショートを検出する第１電圧出力ショート検出部と、該第１電圧出力ショート検出部によって第１電圧出力ショートが検出されると所定時間の経過を検知する第２タイマとをそなえ、該制御部が、該第２タイマが該第１電圧出力ショート検出部によって第１電圧出力ショートが検出されてから所定時間の経過を検知すると、該第１スイッチをオフ状態にラッチする。

また、上記目的を達成するために、本発明の集積回路は、上述した電圧出力回路の一部またはすべてをそなえて構成されていることを特徴としている。
また、上記目的を達成するために、本発明の電子機器は、上述した電圧出力回路、もしくは、上述した集積回路をそなえて構成されたことを特徴としている。

このように、本発明によれば、第２チャージポンプ回路が第１スイッチのオン／オフに応じて入力電圧を蓄積した電力を用いて変圧して第２電圧として出力し、切替部が第２チャージポンプ回路における変圧に用いる電力を蓄積するか否かを切り替えるので、非常に簡素な構成によって入力電圧を変圧して所望の第１電圧および第２電圧を出力することができ、回路の低コスト化および小型化を実現できる。

つまり、第２電圧を出力するにあたり、第２チャージポンプ回路が第１スイッチのオン／オフに応じて動作し、切替部が第２チャージポンプ回路における変圧に用いる電力を蓄積するか否かを切り替えるので、コイルや制御部が１つだけという非常に簡素な構成で、第１電圧（正電圧）および第２電圧（負電圧）のそれぞれを負荷電流に係わらず所望の値で安定して出力することができる。

また、第２チャージポンプ回路の第２コンデンサの容量値が第１チャージポンプ回路の第１コンデンサの容量値よりも大きいので、第１チャージポンプ回路に対する負荷の消費電力よりも第２チャージポンプ回路に対する負荷の消費電力の方が大きい場合でも、第２電圧を確実に所望の値に変圧することができる。
なお、切替部が、第１電圧出力端子と第１チャージポンプ回路との接続点と、第２電圧出力端子と第２チャージポンプ回路との接続点との間に直列に設けられた２つの抵抗の接続点における抵抗分割値に基づいて、第２スイッチのオン／オフを切り替えるので、第２コンデンサが第１コンデンサよりも容量値が大きい場合であっても、第１電圧と第２電圧とを同時に所望の値に到達させることができる。

また、上記の２つの抵抗のうち、第１電圧出力端子側に設けられた抵抗と並列にコンデンサが設けられているので、このコンデンサにより第１スイッチがオンからオフに切り替わった際の、切替部への入力を強制的に変更させて、第１スイッチのオフに同期して第２スイッチをオフに切り替えることができ、これにより、第１スイッチのオン／オフと第２スイッチのオン／オフとを同期させて、第１電圧の出力リップルを低減することができる。

さらに、制御部が、第１タイマによって第２電圧異常検出部によって第２電圧異常が所定時間連続して検出されたことが検出されると、第１スイッチをオフに切り替えるので、第２電圧の出力ショート故障時の電圧出力回路の破壊を確実に防止できる。
また、制御部が、第１タイマによって過電流検出部によって過電流が所定時間連続して検出されたことが検出されると、第１スイッチをオフに切り替えるので、入力端子からの過電流に対しても電圧出力回路を確実に保護できる。

さらに、制御部が、第２タイマが第１電圧出力ショート検出部によって第１電圧出力ショートが検出されてから所定時間の経過を検知すると、第１スイッチをオフ状態にラッチするので、第１電圧の出力ショート故障時の電圧出力回路の破壊も確実に防止できる。

以下、図面を参照しながら本発明の実施の形態について説明する。
〔１〕本発明の第１実施形態について
まず、図１を参照しながら、本発明の第１実施形態としての正負電圧出力回路（電圧出力回路）１−１の構成について説明する。この図１に示すように、本正負電圧出力回路１−１は、入力端子２から入力された入力電圧（図中“Ｖｉｎ”と表記）を昇圧して正電圧出力端子３から所望の正電圧（第１電圧；図中“Ｖｏ１”と表記）を出力する昇圧正電圧出力回路１０と、かかる入力電圧を降圧して負電圧出力端子４から所望の負電圧（第２電圧；図中“Ｖｏ２”と表記）を出力する負電圧出力回路２０とをそなえて構成されている。

昇圧正電圧出力回路１０は、入力端子２と正電圧出力端子３および負電圧出力端子４との間に設けられたコイル１１と、このコイル１１と正電圧出力端子３との間に設けられ、入力電圧を昇圧して正電圧として出力する昇圧チャージポンプ回路（第１チャージポンプ回路）３０と、コイル１１と昇圧チャージポンプ回路３０との接続点と、グランド（接地電位；ＧＮＤ）との間に設けられ、昇圧チャージポンプ回路３０による昇圧のオン／オフを切り替える第１スイッチ（スイッチング素子）１２と、昇圧チャージポンプ回路３０と正電圧出力端子３との接続点と、グランドとの間に直列に設けられた２つの正電圧出力フィードバック用抵抗（以下、単に抵抗という）１３ａ，１３ｂと、正電圧出力端子３から出力される正電圧（正電圧出力という）を所望の値に制御すべく、抵抗１３ａ，１３ｂによる正電圧出力の抵抗分割値（つまり、抵抗１３ａと抵抗１３ｂとの接続点における抵抗分割値）に基づいて、第１スイッチ１２のオン／オフの切り替えを制御するスイッチングコントローラ（制御部；以下、単にコントローラという）１４とをそなえて構成されている。

コントローラ１４は、抵抗１３ａ，１３ｂの抵抗分割値と基準電圧１５との誤差を検出する誤差アンプ１６と、三角波を発生する三角波発振器１７と、この三角波発振器１７によって発生された三角波と誤差アンプ１６からの誤差信号とに基づいて、第１スイッチ１２のオン／オフの切り替えを制御するＰＷＭ（Pulse Width Modulatio；パルス幅変調）制御回路１８とをそなえて構成されている。

ところで、抵抗１３ａ，１３ｂおよび基準電圧１５は、正電力出力端子３から所望の値の正電圧が出力されると、抵抗１３ａ，１３ｂの抵抗分割値と基準電圧１５とが一致するように予め設定されている。
したがって、ＰＷＭ制御回路１８は、誤差アンプ１６からの誤差信号に基づいて、抵抗１３ａ，１３ｂの抵抗分割値が基準電圧１５と一致するように第１スイッチ１２のオン時間（ＯＮＤｕｔｙ）を制御するようになっており、これにより、昇圧チャージポンプ回路３０が入力電圧を予め設定された所望の正電圧に昇圧して正電圧出力端子３から出力することができる。

昇圧チャージポンプ回路３０は、コイル１１と正電圧出力端子３との間にコンデンサ（第１コンデンサ）３１とダイオード３２とをコイル１１から正電圧出力端子３に向けて順に直列にそなえ、さらに、コンデンサ３１と整流用ダイオード（以下、単にダイオードという）３２との接続点とグランドとの間にダイオード３３をそなえ、さらに加えて、ダイオード３２と正電圧出力端子３との接続点とグランドとの間に平滑用コンデンサ（以下、単にコンデンサという）３４をそなえて構成されている。

ここで、図２に示すタイミングチャートを参照しながら、昇圧正電圧出力回路１０のより詳細な動作手順を説明すると、本正負電圧出力回路１−１の起動時（タイミングＴ０参照）、正電圧出力が規定値（目標値）Ｖｏ１より低いので、コントローラ１４のＰＷＭ制御回路１８は、予め設定されたＭａｘ−Ｄｕｔｙに基づく所定周期で第１スイッチ１２のオン／オフを切り替え制御する。

コントローラ１４のＰＷＭ制御回路１８に制御されて第１スイッチ１２がオンに設定されると、昇圧チャージポンプ回路３０のコイル１１が通電されてコイル１１が駆動され、ダイオード３３が導通してコンデンサ３１に電荷が蓄積（チャージ）される。このとき、整流ダイオード３２は逆バイアスとなるため、規定値Ｖｏ１の電圧はコンデンサ３４により保持される。ただし、Ｖｏ１の負荷電流によりコンデンサ３４が放電されて正電圧出力が低下する。

次に、コントローラ１４のＰＷＭ制御回路１８に制御されて第１スイッチ１２がオフに切り替えられると、コイル１１の逆起電力によりコイル１１と第１スイッチ１２との接続点（つまり、スイッチノード）の電圧が入力電圧（Ｖｉｎ）よりも高い電圧まで上昇するので、コンデンサ３１およびダイオード３２を解して入力電圧が昇圧され、正電圧出力が入力電圧よりも高い値に引き上げられる。つまり、昇圧チャージポンプ回路３０はコンデンサ３１に蓄積された電力を用いて入力電圧を昇圧する。

そして、この第１スイッチ１２のオン／オフの切り替えが繰り返されて正電圧出力が所定の値Ｖｏ１まで上昇すると（タイミングＴ０〜Ｔ１参照）、コントローラ１４のＰＷＭ制御回路１８はＭａｘ−Ｄｕｔｙに基づく動作からＰＷＭ制御に移行し（タイミングＴ１参照）、これにより正電圧出力が規定値Ｖｏ１に一定制御される。
また、図１に示すように、負電圧出力回路２０は、昇圧正電圧出力回路１０のコイル１１と第１スイッチ１２との接続点と、負電圧出力端子４との間に設けられ、第１スイッチ１２のオン／オフに応じて入力電圧を後述するコンデンサ（第２コンデンサ）４１に蓄積した電力（電荷）を用いて降圧して負電圧として出力する負圧チャージポンプ回路４０と、この負圧チャージポンプ回路４０とグランドとの間に設けられ、負圧チャージポンプ回路４０における降圧に用いる電力をコンデンサ４１に蓄積するか否かを切り替える第２スイッチ２１と、負圧チャージポンプ回路４０と負電圧出力端子４との接続点と、基準電圧２２との間に直列に設けられた２つの負電圧出力フィードバック用抵抗（以下、単に抵抗という）２３ａ，２３ｂと、負電圧出力端子４から出力される負電圧（以下、負電圧出力という）に基づいて第２スイッチ２１のオン／オフを切り替える定電圧制御用コンパレータ（切替部；以下、単にコンパレータという）２４とをそなえて構成されている。

コンパレータ２４は、具体的には、抵抗２３ａ，２３ｂによる負電圧出力と基準電圧２２との抵抗分割値（つまり、抵抗２３ａと抵抗２３ｂとの接続点における抵抗分割値）と、基準電圧２５ａとを比較し、かかる抵抗分割値が基準電圧２５ａ以上であれば、第２スイッチ２１をオンにする一方、かかる抵抗分割値が基準電圧２５ａより小さければ、第２スイッチ２１をオフにする。

つまり、抵抗２３ａ，２３ｂおよび基準電圧２２，２５ａは、負電力出力端子４から所望の値の負電圧Ｖｏ２が出力されると、抵抗２３ａ，２３ｂの抵抗分割値と基準電圧２５ａとが一致するように予め設定されている。
したがって、コンパレータ２４が、抵抗２３ａ，２３ｂの抵抗分割値と基準電圧２５ａとの比較結果に応じて、上述のごとく第２スイッチ２１を切り替えることによって、負圧チャージポンプ回路４０が入力電圧を予め設定された所望の負電圧Ｖｏ２に降圧して負電圧出力端子４から出力することができる。

負圧チャージポンプ回路４０は、コイル１１と第１スイッチ１２との接続点に接続されており、コイル１１と第１スイッチ１２との接続点に接続されたコンデンサ４１と、コンデンサ４１と第２スイッチ２１との間に設けられたダイオード４２と、コンデンサ４１と抵抗２３ａとの間に設けられたダイオード４３と、抵抗２３ａとダイオード４３との接続点とグランドとの間に設けられたコンデンサ４４とをそなえて構成されている。

ここで、図３に示すタイミングチャートを参照しながら、負電圧出力回路２０のより詳細な動作手順を説明すると、本正負電圧出力回路１−１の起動時（タイミングＴ０参照）、負電圧出力が規定値Ｖｏ２より高いので、負電圧出力が規定値Ｖｏ２以下になるまでは、コンパレータ２４によって第２スイッチがオンに設定される。
このとき、負電圧出力は、第１スイッチ１２のオン／オフに応じて負圧チャージポンプ回路４０に引き下げられていく。

つまり、第２スイッチ２１がオンに設定され、且つ、第１スイッチ１２がオフに設定されているときは、負圧チャージポンプ回路４０のコンデンサ４１に電荷が蓄えられ（チャージされ）、次に第１スイッチ１２がオンすると、コンデンサ４１およびダイオード４３を介して入力電圧が負電圧に引き下げられる。
このように第２スイッチ２１がオンの状態で、第１スイッチ１２のオン／オフが切り替えられると、負電圧出力は徐々に降圧されて低下していく。すなわち、負圧チャージポンプ回路４０はコンデンサ４１に蓄積された電力を用いて入力電圧を降圧する。

そして、負電圧出力が規定値Ｖｏ２まで低下すると（タイミングＴ１´参照）、コンパレータ２４が反転して第２スイッチ２１がオフになり、その結果、負圧チャージポンプ回路４０が停止し、その後は第１スイッチ１２および第２スイッチ２１それぞれのオン／オフに応じて負電圧出力が規定値Ｖｏ２に一定制御される。
つまり、第２スイッチ２１がオフのときはコンデンサ４１に電荷がチャージされないので、第１スイッチ１２がオンになっても負圧チャージポンプ回路４０によって負電圧出力があまり降圧されず（引き下げられず）、図３に示すごとく、コンパレータ２４が第２スイッチ２１を負電圧出力に応じてオン／オフしながら、第１スイッチ１２がコントローラ１４のＰＷＭ制御回路１８によってＰＷＭ制御されることによって、負電圧出力を一定に保つことができる。

ところで、昇圧チャージポンプ回路３０および負圧チャージポンプ回路４０の電流能力は、それぞれ、ポンプアップ用のコンデンサ３１，４１の容量値に関係し、この容量値が大きいほど電流能力が大きくなり、昇圧もしくは降圧できる電圧値も大きくなる。
したがって、例えば、コンデンサ３１，４１の容量値を同じにした場合、ＰＷＭ制御回路１８は、正電圧出力を一定に保つように第１スイッチ１２のオン／オフを制御するので正負両出力の規定値（設定電圧）が同じで（例えば、正電圧の規定値Ｖｏ１が＋１５Ｖ，負電圧の規定値Ｖｏ２が−１５Ｖ）あれば、正電圧側（つまり、昇圧正電圧出力回路１０側）の負荷電流よりも負電圧側（つまり、負電圧出力回路２０）の負荷電流の方が大きくなると、図４に示すごとく、負電圧側の負電圧出力が設定電圧（−１５Ｖ）まで下がらなくなるという問題が生じる。

このため、本正負電圧出力回路１−１では、負圧チャージポンプ回路４０のコンデンサ４１の容量値が、昇圧チャージポンプ回路３０のコンデンサ３１の容量値よりも大きく設定されており、これにより、正負両出力の規定値が同じで、正電圧側の負荷電流よりも負電圧側の負荷電流の方が大きくなった場合であっても、１回のスイッチングによる電荷の移動が負電圧側のほうが大きくなり電流駆動能力が高くなるので、図５に示すごとく、負電圧出力を設定電圧（−１５Ｖ）まで確実に降圧することができる。

また、正負両出力の規定値Ｖｏ１，Ｖｏ２が異なり、負電圧の規定値Ｖｏ２の方が０Ｖに対する差が大きい場合（例えば、正電圧の規定値Ｖｏ１が＋１５Ｖ，負電圧の規定値Ｖｏ２が−２０Ｖである場合）にも、コンデンサ３１，４１の容量値が同一であれば、負電圧出力が規定値Ｖｏ２に達成しないという問題が生じるが、コンデンサ４１の容量値がコンデンサ３１の容量値よりも大きく設定されることで、かかる問題を解消できる。

このように、本発明の第１実施形態としての正負電圧出力回路１−１によれば、昇圧正電圧出力回路１０が、コイル１１と、このコイル１１と正電圧出力端子３との間に設けられた、入力電圧を変圧して正電圧として出力する昇圧チャージポンプ回路３０と、コイル１１と昇圧チャージポンプ回路３０との接続点と、グランドとの間に設けられ、昇圧チャージポンプ回路３０による変圧のオン／オフを切り替える第１スイッチ１２と、正電圧出力端子３から出力される正電圧を所望の値Ｖｏ１に制御すべく、第１スイッチ１２のオン／オフの切り替えを制御するコントローラ１４とをそなえ、負電圧出力回路２０が、コイル１１と第１スイッチ１２との接続点と、負電圧出力端子４との間に設けられ、第１スイッチ１２のオン／オフに応じて入力電圧を蓄積した電力を用いて変圧して負電圧として出力する負圧チャージポンプ回路４０と、この負圧チャージポンプ回路４０とグランドとの間に設けられ、負圧チャージポンプ回路４０における変圧に用いる電力を蓄積するか否かを切り替える第２スイッチ２１と、負電圧出力端子４から出力される負電圧に基づいて第２スイッチ２１のオン／オフを切り替えるコンパレータ２４とをそなえて構成されているので、非常に簡素な構成によって入力電圧を変圧して所望の正負両電圧を出力することができるとともに、本正負電圧出力回路１−１の低コスト化および小型化を実現できる。

つまり、負電圧出力回路２０が昇圧正電圧出力回路１０のスイッチングを用いて動作する負圧チャージポンプ回路４０と負電圧の低電圧制御用コンパレータ２４とで構成されるので、コイル１１やＰＷＭ制御を行なうコントローラ１４が１つだけという非常に簡素な構成で、正電圧および負電圧を負荷電流等に係わらず所望の値Ｖｏ１，Ｖｏ２にそれぞれ安定して出力することができる。しかも、上述した従来の特許文献１のごとくコントローラ１４の制御内容や構成を複雑化することがない。

そして、本正負電圧出力回路１−１は、このようにＰＷＭ制御を行なうだけの簡素な構成のコントローラ１４と、１つのコイル１１だけで実現できるので、低コスト化および小型化に大きく寄与できる。

〔２〕本発明の第２実施形態について
次に、図６を参照しながら、本発明の第２実施形態としての正負電圧出力回路１−２の構成について説明する。この図６に示すように、本正負電圧出力回路１−２は、負電圧出力回路２０のコンパレータ２４が、基準電圧２５ｂ（０Ｖ）、および、正電圧出力と負電圧出力との負電圧出力フィードバック用抵抗２３ｃ，２３ｄによる抵抗分割値に応じて、第２スイッチ２１のオン／オフを切り替えるように構成されている点を除いては、上述した第１実施形態の正負電圧出力回路１−１と同様に構成されている。なお、図６において既述の符号と同一の符号は同一の部分もしくは略同一の部分を示しているので、ここではその詳細な説明は省略する。

つまり、本正負電圧出力回路１−２の負電圧出力回路２０のコンパレータ２４は、正電圧出力端子３と負電圧出力端子４との間（ここでは、正電圧出力端子３と昇圧チャージポンプ回路３０との接続点と、負電圧出力端子４と負圧チャージポンプ回路４０との接続点との間）に直列に設けられた２つの抵抗２３ｃ，２３ｄの接続点における抵抗分割値（つまり、正電圧出力と負電圧出力との抵抗分割値）に基づいて、第２スイッチ２１のオン／オフを切り替える。その結果、本正負電圧出力回路１−２によれば、負電圧出力が正電圧出力に応じて変化する（トラッキング制御される）ようになる。なお、抵抗２３ｃ，２３ｄの値は、正電圧の規定値Ｖｏ１と負電圧の規定値Ｖｏ２との関係（比）に応じて決定され、例えば、規定値Ｖｏ１，Ｖｏ２が同じ値で正負が異なるものであれば、抵抗２３ｃ，２３ｄの値は同一になる。

ところで、上述した第１実施形態の正負電圧出力回路１−１では、コンデンサ４１の容量値がコンデンサ３１の容量値よりも大きく、１回のスイッチングによる電荷の移動が多いので、正電圧出力に比べて負電圧出力の方が、電圧が大きく変化する。そのため、図７に示すごとく、正電圧の規定値Ｖｏ１と負電圧の規定値Ｖｏ２との値が同一の場合（ここでは正電圧の規定値Ｖｏ１が＋１５Ｖ，負電圧の規定値Ｖｏ２が−１５Ｖ）、負電圧出力の方が先に規定値Ｖｏ２に到達してしまい、正電圧が規定値Ｖｏ１に到達するタイミング（Ｔｂ）と負電圧が規定値Ｖｏ２に到達するタイミング（Ｔａ）とに差が生じる。
これに対して、本正負電圧出力回路１−２によれば、負電圧出力が正電圧出力に応じて変化するので、図８に示すごとく、正電圧が規定値Ｖｏ１に到達するタイミングと負電圧が規定値Ｖｏ２に到達するタイミングとが同一（ここではＴｂ）になる。

このように、本発明の第２実施形態としての正負電圧出力回路１−２によれば、上述した第１実施形態と同様の作用効果を得ることができるとともに、コンパレータ２４が、抵抗２３ｃ，２３ｄによる正電圧出力と負電圧出力との抵抗分割値に基づいて、第２スイッチ２１のオン／オフを切り替えるので、コンデンサ４１がコンデンサ３１よりも容量値が大きい場合であっても、正電圧出力と負電圧出力とを同時に規定値Ｖｏ１，Ｖｏ２に到達させることができ、例えば本正負電圧出力回路１−２の電源供給を受ける装置の仕様で正電圧と負電圧とを同時に供給されることが要求されているような場合でも対応することができる。

〔３〕本発明の第３実施形態について
次に、図９を参照しながら、本発明の第３実施形態としての正負電圧出力回路１−３の構成について説明する。この図９に示すように、本正負電圧出力回路１−３は、抵抗２３ｄと並列にコンデンサ２６をそなえて構成されている点を除いては、上述した第２実施形態の正負電圧出力回路１−２と同様に構成されている。なお、図９において既述の符号と同一の符号は同一の部分もしくは略同一の部分を示しているので、ここではその詳細な説明は省略する。

つまり、本正負電圧出力回路１−３の負圧電力出力回路２０は、コンパレータ２４へ入力される正電圧出力と負電圧出力とを抵抗分割する抵抗２３ｃ，２３ｄのうち、正電圧出力端子４側に設けられた抵抗２３ｄと並列にコンデンサ２６をそなえている。
このコンデンサ２６は、正電圧出力の変化（リップル）に応じて、抵抗２３ｄがショートしたのと同じ状態を瞬間的に発生させることにより、コンパレータ２４に入力される抵抗分割値を変化させて、コンパレータ２４による第２スイッチ２１のオン／オフ制御を第１スイッチ１２と連動させるものである。

ここで、上述した第２実施形態の正負電圧出力回路１−２（つまり、コンデンサ２６が無い場合）の動作について図１０を参照しながら説明すると、第２スイッチ２１がオフのときは、第１スイッチ１２がオフになってスイッチノードの電圧が上昇してもコンデンサ４１に電荷が蓄積されないので、コイル１１の逆起電力はすべてコンデンサ３１を介して正電圧出力に供給され、正電圧出力が急激に上昇する（図中(1)，(1)´参照）。

そのため、次に第１スイッチ１２がオンしても、正電圧出力は低下するのに時間がかかり、抵抗２３ｃ，２３ｄの接続点の電圧はコンパレータ２４の基準電圧（検知電圧；ここでは０Ｖ）以下にならない。したがって、第２スイッチ２１はオンを保つことになる（図中(2)，(2)´参照）。
そして、さらに第１スイッチ１２がオフになっても、第２スイッチ２１はオンしたままなので、コンデンサ３１を介して正電圧出力に供給される電荷が少なくなり、正電圧出力はあまり上昇しない（図中(3)，(3)´参照）。

さらにその後、第１スイッチ１２がオンし、負電圧出力がさらに低下して抵抗２３ｃ，２３ｄの接続点の電圧がコンパレータ２４の基準電圧以下になると、今度はコンパレータ２４が反転して、第２スイッチ２１がオフに設定される（図中(4)，(4)´参照）。なお、第２スイッチ２１がオンからオフに切り替わるタイミングは、第１スイッチ１２がオンからオフに切り替わるタイミングよりも少し遅れる。

このように、上述した第２実施形態の正負電圧出力回路１−２では、コンパレータ２４による第２スイッチ２１のオン／オフの切り替え周期が、コントローラ１４による第１スイッチ１２のオン／オフの切り替え周期より２〜４倍程度（図１０に示す例では２倍）長くなり、これにより、正電圧出力の出力リップル（躍動値）Ｒが大きくなってしまう（図中(1)，(1)´参照）。

これに対して、本正負電圧出力回路１−３は、コンデンサ２６をそなえているので、第１スイッチ１２がオンからオフ、もしくは、オフからオンになった瞬間（つまり、正電圧出力が上昇または低下に切り替わった瞬間）だけ、抵抗２３ｄがショートしたのと同じ状態になり、その結果、抵抗２３ｃと抵抗２３ｄとの接続点の電圧（抵抗分割値）が急激に変化する。つまり、コンパレータ２４に入力される抵抗分割値が、本来よりも大幅に変化し、コンパレータ２４によって第２スイッチ２１がオフまたはオンに切り替えられる。

したがって、図１１に示すように、第２スイッチ２１のオン／オフが第１スイッチ２１のオン／オフに応じて、第１スイッチ１２と同期して切り替えられることになり、その結果、正電圧出力の出力リップルを低減することができる。なお、第２スイッチ２１がオンからオフに切り替わるタイミングは、第１スイッチ１２がオンからオフに切り替わるタイミングよりも少し遅れるとともに、第２スイッチ２１のオフの期間は、図１０に示すコンデンサ２６をそなえない場合よりも短くなる。

このように、本発明の第３実施形態としての正負電圧出力回路１−３によれば、上述した第２実施形態と同様の作用効果を得ることができるとともに、抵抗２３ｄと並列にコンデンサ２６が設けられているので、このコンデンサ２６により第１スイッチ２１がオンからオフに切り替わった際の、コンパレータ２４への入力を強制的に変更させて、第１スイッチ１２のオフに同期して第２スイッチ２１をオフに切り替えることができ、これにより、第１スイッチ１２のオン／オフと第２スイッチ２１のオン／オフとを同期させて、正電圧出力の出力リップルを低減することができる。

〔４〕本発明の第４実施形態について
次に、図１２を参照しながら、本発明の第４実施形態としての正負電圧出力回路１−４の構成について説明する。この図１２に示すように、本正負電圧出力回路１−４は、昇圧正電圧出力回路１０のコントローラ１４が出力ショート検出回路（第１電圧出力ショート検出部）５０，タイマラッチ回路（図中“Timer Latch”と表記；第２タイマ）５１，およびＯＲ（論理和）回路５２をそなえ、さらに、負電圧出力回路２０が電圧異常検出回路（第２電圧異常検出部）６０およびタイマ（第１タイマ）６１をそなえて構成されている点を除いては、上述した第３実施形態の正負電圧出力回路１−３と同様に構成されている。なお、図１２において既述の符号と同一の符号は同一の部分もしくは略同一の部分を示しているので、ここではその詳細な説明は省略する。

つまり、本正負電圧出力回路１−４は、出力ショート検出回路５０およびタイマラッチ回路５１により、正電圧出力の出力ショート故障時に回路の破壊を防止するタイマラッチ式出力ショート保護機能が実現されており、これに加えて、負電圧出力の出力ショートに対しても本正負電圧出力回路１−４を保護するために、電圧異常検出回路６０，タイマ６１，およびＯＲ回路５２をそなえている。

ここで、図１３に本正負電圧出力回路１−４のより詳細な回路構成を示す。なお、図１３において図１２に示す機能ブロックと対応する部分は図１２における符号と同一の符号を付している。以下、図１２および図１３を参照しながら、本正負電圧出力回路１−４の構成について説明する。
出力ショート検出回路５０は、正電圧出力端子３から出力される正電圧出力に基づいて正電圧出力ショートを検出するものであり、具体的には、出力ショート検出回路５０はコンパレータで構成され、誤差アンプ１６からの誤差信号ＥＡｏと基準電源５３とに基づいて正電圧出力の出力ショートを検出する。

つまり、出力ショート検出回路５０は、出力ショートが発生して誤差アンプ１６からの誤差信号ＥＡｏが基準電圧５３以下になると反転してタイマラッチ回路５１に高レベルの信号（Ｈｉｇｈ信号）を出力する。
タイマラッチ回路５１は、出力ショート検出回路５０によって正電圧の出力ショートが検出されると、所定時間の経過を検知するものである。

ＯＲ回路５２はタイマラッチ回路５１からの信号とタイマ６１からの信号との論理和をＰＷＭ制御回路１８に入力する。
なお、ＰＷＭ制御回路１８は、図１３に示すごとく、コンパレータ１８ａと増幅回路１８ｂとから構成される。
また、電圧異常検出回路６０は、負電圧出力端子４から出力される負電圧出力に基づいて、負電圧の電圧異常を検出するものであり、具体的には、電圧異常検出回路６０はコンパレータで構成され、抵抗２３ｃ，２３ｄによる正電圧出力と負電圧出力との抵抗分割値と、基準電圧６２とに基づいて負電圧出力の電圧異常を検出する。

つまり、電圧異常検出回路６０は、例えば負電圧出力がＧＮＤショート故障して上昇し、抵抗２３ｃ，２３ｄの抵抗分割値が基準電圧６２以上になると、出力をオフにしてタイマ６１を起動させる。
タイマ６１は、電圧異常検出回路６０によって電圧異常が所定時間連続して検出された（つまり、所定時間連続して低レベルの信号が入力された）ことを検出するものであり、具体的には、コンデンサ６３，抵抗６４ａ〜６４ｃ，およびスイッチ６５から構成され、電圧異常検出回路６０からの出力がオフになるとコンデンサ６３に所定量の電荷を充電することで所定時間の経過を検出する。

そして、コントローラ１４は、ＶＲＥＦ端子１４ａ，ＤＴ端子１４ｂ，ＳＣＰ端子１４ｃをそなえ、ＶＲＥＦ端子１４ａとＤＴ端子１４ｂとの間にコンデンサ７０，抵抗７１ａ，およびスイッチ７２が並列に接続されており、さらに、抵抗７１ａのＤＴ端子１４ｂ側に片側が接地された抵抗７１ｂが接続されている。
また、ＶＲＥＦ端子１４ａとタイマ６１のスイッチ６５との間に抵抗７３，７４が直列に接続されており、抵抗７３と抵抗７４との接続点と、スイッチ７２とが接続されている。なお、抵抗７３，７４はタイマ回路６１のスイッチ６５に連動してスイッチ７２を駆動させるためのものである。

さらに、タイマラッチ回路５１に接続されたＳＣＰ端子１４ｃには、グランドに接続されたコンデンサ７５が接続されている。
そして、ＤＴ端子１４とコンパレータ１８ａとが接続され、ＤＴ端子を介して分割抵抗としての抵抗７１ａ，７１ｂで設定されたＤＴ（Duty；Max-Duty）がコンパレータ１８ａに入力され得るように構成されている。

また、ＶＲＥＦ端子１４ａは基準電圧ＶＲＥＦに接続され、コントローラ１４は、ＶＲＥＦ端子１４ａと基準電圧ＶＲＥＦとの接続点と、ＤＴ端子１４ｂとコンパレータ１８ａとの接続点との間に設けられたスイッチ１９をそなえている。
このスイッチ１９は、タイマラッチ回路５１に接続され、タイマラッチ回路５１からの信号に応じてオン／オフが切り替わる。なお、スイッチ７２とスイッチ１９とが主としてＯＲ回路５２を実現する。

ここで、図１４を参照しながら、正電圧出力の出力ショートが発生した場合のコントローラ１４の制御動作について説明する。
正常動作中は、ＰＷＭ制御部１８がＰＷＭ制御を実行し、第１スイッチ１２のオン／オフの切り替えを制御する。つまり、三角波発振器１７で発生された三角波（図中“ＯＳＣ”と表記）と誤差アンプ１６からの誤差信号ＥＡｏとに基づいて、三角波と誤差信号ＥＡｏとが交差するタイミングで、第１スイッチ１２のオン／オフの切り替えを行なう（タイミングｔ１〜ｔ２参照）。

そして、正電圧出力がショート故障して正電圧出力が低下し、誤差アンプ２６からの誤差信号（出力）ＥＡｏが低下して基準電圧５３以下になると（タイミングｔ２参照）、出力ショート検出回路５０としてのコンパレータ５０が反転してタイマラッチ回路５１をオンする。
そして、タイマラッチ回路５１が所定時間の経過を検知している間、ＰＷＭ制御部１８は、ＤＴ端子１４ｂからの分割抵抗７１ａ，７１ｂで設定されたＭａｘ−Ｄｕｔｙに基づいて第１スイッチ１２を切り替え制御する（タイミングｔ２〜ｔ３参照）。

その後、タイマラッチ回路５１によって予め設定された所定時間の経過が検知されると（タイミングｔ３参照）、タイマラッチ回路５１がスイッチ１９をオンする。その結果、ＤＴ端子１４ｂの電圧が基準電圧ＶＲＥＦ近くまで上昇し、コンパレータ１８ａに入力されるＤＴが上昇する。したがって、三角波とＤＴとか交差しなくなり、ＰＷＭ制御回路１８は、第１スイッチ１２をオフ状態にラッチする（シャットダウンする）。

次に、図１５を参照しながら負電圧出力の電圧異常負電圧出力のＧＮＤショートが発生した場合について説明する。
負電圧出力が正常時（タイミングｔ４〜ｔ５の間）は、スイッチ６５，７２，１９はオフ状態のままである。そして、負電圧出力がＧＮＤショート故障して上昇し、抵抗２３ｃ，２３ｄの抵抗分割値が基準電圧６２以上になると（タイミングｔ５参照）、電圧異常検出回路（つまり、コンパレータ）６０は、出力をオフにしてタイマ６１を駆動する。

そして、タイマ６１において、コンデンサ６３に所定の電荷量が充電されることによって、電圧異常検出回路６０によって負電圧出力の出力ショートが所定時間連続して検出されたことが検出される。つまり、コンデンサ６３の充電が完了するまでの所定時間連続して電圧異常検出回路６０によって負電圧出力の出力ショートが検出され続けると（タイミングｔ５〜ｔ６参照）、タイマ６１のスイッチ６５がオンになり、これによってスイッチ７２がオンになり、ＤＴ端子１４ｂの電圧が基準電圧ＶＲＥＦ近くまで上昇し、コンパレータ１８ａに入力されるＤＴが上昇して、ＰＷＭ制御回路１８が第１スイッチ１２をオフにする（タイミングｔ６参照）。

そして、第１スイッチ１２がオフのままなので正電圧出力が低下していき、誤差アンプ２６からの誤差信号ＥＡｏが基準電圧５３以下になると（タイミングｔ７参照）、出力ショート検出回路５０としてのコンパレータ５０が反転してタイマラッチ回路５１がオンになり所定時間の経過を検知する（タイミングｔ７〜ｔ８参照）。
そして、タイマラッチ回路５１が所定時間の経過を検知すると、タイマラッチ回路５１がスイッチ１９をオンにすることによって、第１スイッチ１２が完全にオフ状態にラッチされる。

このように、本発明の第４実施形態としての正負電圧出力回路１−４によれば、上述した第３実施形態と同様の作用効果を得ることができるとともに、正電圧出力が出力ショートした場合および負電圧出力が出力ショートした場合のいずれの場合でも、出力ショートを検出しコントローラ１４による第１スイッチ１２の切り替え制御を停止させ、第１スイッチ１２をオフ状態にラッチする（シャットダウンする）ことができ、その結果、正電圧出力もしくは負電圧出力の出力ショート故障時の回路破壊を確実に防止できる。

〔５〕本発明の第５実施形態について
次に、図１６を参照しながら、本発明の第４実施形態としての正負電圧出力回路１−５の構成について説明する。この図１６に示すように、本正負電圧出力回路１−５は、入力端子２とコイル１１との間に入力端子２からの過電流を検出する過電流検出回路（過電流検出部）８０と、電圧異常検出回路６０および過電流検出回路８０の出力の論理和をＯＲ回路５２に入力するＯＲ回路８１とをさらにそなえ、タイマ６１が過電流検出回路８０もしくは電圧異常検出回路６０のいずれか一方による検出が所定時間以上続いていることを検出するように構成されている点を除いては、上述した第４実施形態の正負電圧出力回路１−４と同様に構成されている。なお、図１６において既述の符号と同一の符号は同一の部分もしくは略同一の部分を示しているので、ここではその詳細な説明は省略する。

つまり、本正負電圧出力回路１−５は、入力端子２から入力される入力電流が過電流であることを過電流検出回路８０が検出し、タイマ６１が過電流検出回路８０によって入力端子２からの過電流が所定時間連続して検出されたことを検出すると、ＰＷＭ制御回路１８によって第１スイッチ１２がオフに制御されるように構成されており、これによって、入力電流の過電流に対しても本正負電圧出力回路１−５を保護できるようになっている。

ここで、図１７に本正負電圧出力回路１−５のより詳細な回路構成を示す。なお、図１７において図１６に示す機能ブロックと対応する部分は図１６における符号と同一の符号を付している。
過電流検出回路８０は、入力端子２とコイル１１との間に設けられた抵抗８２，この抵抗８２に並列に設けられた抵抗８３，入力端子２と抵抗８２との接続点と、タイマ６１のコンデンサ６３との間に設けられたスイッチ８４および抵抗８５をそなえている。

スイッチ８４は、抵抗８３に接続されており、入力電圧が増大して抵抗８２の電圧降下が大きくなるとオンに切り替えられる。
なお、抵抗８３はスイッチ８４のベースに過剰電流が流れてスイッチ８４が破壊しないようにするための保護抵抗である。
また、タイマ６１は、コンパレータ６０とコンデンサ６３との間にダイオード６６と、コンパレータ６０とダイオード６６との接続点に接続された抵抗６７とをそなえている。なお、ダイオード６６は過電流時に抵抗８５からの電流が抵抗６７やコンパレータ６０に流れこまないようにするための逆流防止ダイオードである。

このような構成により、入力端子２からの入力電圧が増大してスイッチ８４がオンすると、抵抗８５によってコンデンサ６３が充電され、電圧が規定値まで上昇するとスイッチ６５およびスイッチ７２がオンする。
すると、上記図１５を参照しながら説明したように、コントローラ１４のＤＴ端子１４ｂの電圧がＶＲＥＦ近くまで上昇してＰＷＭ制御回路１８により第１スイッチ１２がオフになり、そのため正電圧出力が低下して出力ショート検出回路５０およびタイマラッチ回路５１（つまりタイマラッチ式出力ショート保護回路）が動作し第１スイッチ１２をオフ状態にラッチして本正負電圧出力回路１−５が保護される。

なお、過電流検出回路８０による過電流検出時のタイマ６１のタイマ時間（所定時間）は、抵抗８５とコンデンサ６３とで決まり、負電圧出力回路２０の電圧異常検出部６０による負電圧出力の出力ショート検出時のタイマ時間は、抵抗６７とコンデンサ６３とで決まる。

このように、本発明の第５実施形態としての正負電圧出力回路１−５によれば、上述した第４実施形態の正負電圧出力回路１−４と同様の作用効果を得ることができるとともに、過電流検出回路８０をそなえ、タイマ６１が過電流検出回路８０による過電流検出が所定時間以上続いていることを検出するように構成されているので、入力端子２からの入力電流が過電流となった場合であってもＰＷＭ制御回路１８が第１スイッチ１２をオフ状態にすることができ、入力端子２からの過電流に対しても本正負電圧出力回路１−５を確実に保護できる。

〔６〕本発明の変形例について
なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形、組み合わせて実施することができる。
例えば、上述した第４，５実施形態の正負電圧出力回路１−４，１−５は、第３実施形態の正負電圧出力回路１−３に出力ショート検出回路５０，タイマラッチ回路５１，ＯＲ回路５２，電圧異常検出回路６０，タイマ６１，過電流検出回路８０，ＯＲ回路８１をそなえた例をあげて説明したが、本発明はこれに限定されるものではなく、第１，２実施形態の正負電圧出力回路１−１，１−２にも第４，５実施形態の第３実施形態に対する変更を加え、正負電圧出力回路１−１，１−２が出力ショート検出回路５０，タイマラッチ回路５１，ＯＲ回路５２，電圧異常検出回路６０，タイマ６１，過電流検出回路８０，ＯＲ回路８１をそなえるようにしてもよい。

また、上述した第５実施形態の正負電圧出力回路１−５は正電圧出力の出力ショートに対する保護機能をそなえた例をあげて説明したが、本発明はこれに限定されるものではなく、例えば図１８に示すごとく、正負電圧出力回路１−６が、出力ショート検出回路５０およびタイマラッチ回路５１をそなえずに構成されていてもよい。これによって、第１スイッチ１２がオフ状態にラッチされることがなくなるので、一旦負電圧出力の出力ショートを検出して第１スイッチ１２をオフにしても、負電圧出力の出力ショートが回復すれば、コントローラ１４の第１スイッチ１２に対する切り替え制御も自己復帰できるようになる。

また、正負電圧出力回路１−６を実現するにあたり、コントローラ１４がタイマラッチ式保護回路（つまり、出力ショート検出回路５０およびタイマラッチ回路５１）をそなえて構成されたものであれば、図１９に示すごとく、ＳＣＰ端子１４ｃを接地することによって、タイマラッチ回路５１のタイマラッチ機能が働かないようにすることができる。

〔７〕その他
上述した第１〜５実施形態および変形例としての正負電圧出力回路１−１〜１−６の一部またはすべては、集積回路に内蔵される。すなわち、本発明の集積回路は、上述した正負電圧出力回路１−１〜１−６の一部またはすべてをそなえて構成されており、例えば、図２０に示すごとく、本発明の一実施形態としての集積回路９０は、正負電圧出力回路１−５の第１スイッチ１２，コントローラ１４，第２スイッチ２４，基準電圧２５ｂ，電圧異常検出回路６０，タイマ６１，過電流検出回路８０，およびＯＲ回路８１をそなえて構成されている。

なお、本発明の集積回路９０は、図２０に示す例に限定されるものではなく、パワー素子である第１スイッチ１２および第２スイッチ２１をそなえていなくてもよいし、抵抗１３ａ，１３ｂ，２３ｃ，２３ｄなど他の部品を内蔵してもよい。
さらに、上述した第１〜５実施形態および変形例としての正負電圧出力回路１−１〜１−６は、電子機器（例えば、車載オーディオや車載ナビゲーション装置）に搭載される。

すなわち、本発明の電子機器は、上述した正電圧出力回路１−１〜１−６もしくは上述した集積回路９０をそなえて構成されており、正電圧出力回路１−１〜１−６の正電圧出力端子３から出力される正電圧出力（ここではＶｏ１）および負電圧出力端子４から出力される負電圧出力（ここではＶｏ２）を電源として動作する。
例えば、図２１に示すごとく、本発明の一実施形態としての電子機器９１は、正負電圧出力回路１−１〜１−６をそなえて構成されている。

本発明の第１実施形態としての正負電圧出力回路の構成を説明するための図である。 本発明の第１実施形態としての正負電圧出力回路の昇圧正電圧出力回路の動作手順を説明するためのタイミングチャートである。 本発明の第１実施形態としての正負電圧出力回路の負電圧出力回路の動作手順を説明するためのタイミングチャートである。 本発明の第１実施形態としての正負電圧出力回路の昇圧チャージポンプ回路のコンデンサの容量値と負圧チャージポンプ回路のコンデンサの容量値とが同じ場合の正電圧出力および負電圧出力の変化を説明するための図である。 本発明の第１実施形態としての正負電圧出力回路の正電圧側の負荷電流よりも負電圧側の負荷電流の方が大きい場合の正電圧出力および負電圧出力の変化を説明するための図である。 本発明の第２実施形態としての正負電圧出力回路の構成を説明するための図である。 本発明の第１実施形態としての正負電圧出力回路の正電圧側の負荷電流と負電圧側の負荷電流とが同じである場合の正電圧出力および負電圧出力の変化を説明するための図である。 本発明の第２実施形態としての正負電圧出力回路の正電圧側の負荷電流と負電圧側の負荷電流とが同じである場合の正電圧出力および負電圧出力の変化を説明するための図である。 本発明の第３実施形態としての正負電圧出力回路の構成を説明するための図である。 本発明の第２実施形態としての正負電圧出力回路の昇圧正電圧出力回路および負電圧出力回路の動作手順を説明するためのタイミングチャートである。 本発明の第３実施形態としての正負電圧出力回路の昇圧正電圧出力回路および負電圧出力回路の動作手順を説明するためのタイミングチャートである。 本発明の第４実施形態としての正負電圧出力回路の構成を説明するための図である。 本発明の第４実施形態としての正負電圧出力回路の回路構成を説明するための図である。 本発明の第４実施形態としての正負電圧出力回路からの正電圧出力の出力ショートが発生した場合のコントローラの第１スイッチに対する切り替え制御を説明するためのタイミングチャートである。 本発明の第４実施形態としての正負電圧出力回路からの負電圧出力の出力ショートが発生した場合の正負電圧出力回路の動作を説明するためのタイミングチャートである。 本発明の第５実施形態としての正負電圧出力回路の構成を説明するための図である。 本発明の第５実施形態としての正負電圧出力回路の回路構成を説明するための図である。 本発明の変形例としての正負電圧出力回路の構成を説明するための図である。 図１８に示す本発明の変形例としての正負電圧出力回路の回路構成の一例を説明するための図である。 本発明の一実施形態としての集積回路を説明するための図である。 本発明の一実施形態としての電子機器を説明するための図である。 従来の正負電圧出力回路の構成を説明するための図である。

符号の説明

１−１〜１−６ 正負電圧出力回路（電圧出力回路）
２ 入力端子
３ 正電圧出力端子（第１電圧出力端子）
４ 負電圧出力端子（第２電圧出力端子）
１０，１００−１ 昇圧正電圧出力回路
１１，１１６，１２６ コイル
１２ 第１スイッチ
１３ａ，１３ｂ，２３ａ〜２３ｄ，１１９ａ，１１９ｂ，１２９ａ，１２９ｂ 出力電圧フィードバック用抵抗
１４ スイッチングコントローラ（制御部）
１４ａ ＶＲＥＦ端子
１４ｂ ＤＴ端子
１４ｃ ＳＣＰ端子
１５，２２，２５ａ，２５ｂ，６２，１１１，１２１ 基準電圧
１６，１１２，１２２ 誤差アンプ
１７，１１３，１２３ 三角波発振器
１８，１１４，１２４ ＰＷＭ制御回路
１８ａ コンパレータ
１８ｂ 増幅回路
１９，６５，７２，８４ スイッチ
２０，１００−２ 負電圧出力回路
２１ 第２スイッチ
２４ 定電圧制御用コンパレータ（切替部）
２６，６３，７０，７５ コンデンサ
３０ 昇圧チャージポンプ回路（第１チャージポンプ回路）
３１ コンデンサ（第１コンデンサ）
３２，３３，４２，４３，６６ ダイオード
３４，４４，１１８，１２８ 平滑用コンデンサ
４０ 負圧チャージポンプ回路（第２チャージポンプ回路）
４１ コンデンサ（第２コンデンサ）
５０ 出力ショート検出回路（第１電圧出力ショート検出部）
５１ タイマラッチ回路（第２タイマ）
５２，８１ ＯＲ回路
６０ 電圧異常検出回路（第２電圧異常検出部）
６１ タイマ（第１タイマ）
６４ａ〜６４ｃ，６５，６７，７１ａ，７１ｂ，７３，７４，８２，８３，８５ 抵抗
８０ 過電流検出回路（過電流検出部）
９０ 集積回路
９１ 電子機器
１００ 正負電圧出力回路
１０２ 正電圧出力端子
１０３ 負電圧出力端子
１１０ 昇圧スイッチングコントローラ
１１５，１２５ スイッチング素子
１１７，１２７ 整流用ダイオード
１１８，１２８ 平滑用コンデンサ
１２０ 負圧スイッチングコントローラ

Claims (10)

1. 入力端子から入力された入力電圧に基づいて第１電圧と第２電圧とを出力する電圧出力回路であって、
   該入力端子と該第１電圧を出力する第１電圧出力端子および該第２電圧を出力する第２電圧出力端子との間に設けられたコイルと、
   該コイルと該第１電圧出力端子との間に設けられ、該入力電圧を変圧して該第１電圧として出力する第１チャージポンプ回路と、
   該コイルと該第１チャージポンプ回路との接続点と、グランドとの間に設けられ、該第１チャージポンプ回路による変圧のオン／オフを切り替える第１スイッチと、
   該第１電圧出力端子から出力される該第１電圧を所望の値に制御すべく、該第１スイッチのオン／オフの切り替えを制御する制御部と、
   該コイルと該第１スイッチとの接続点と、該第２電圧出力端子との間に設けられ、該第１スイッチのオン／オフに応じて該入力電圧を蓄積した電力を用いて変圧して該第２電圧として出力する第２チャージポンプ回路と、
   該コイルと該第１スイッチとの接続点と、該第２チャージポンプ回路とを接続する接続線と、
   該第２チャージポンプ回路に接続された接続線の低電位側とグランドとの間に設けられ、該第２チャージポンプ回路における変圧に用いる該電力を蓄積するか否かを切り替える第２スイッチと、
   該第２電圧出力端子から出力される該第２電圧に基づいて該第２スイッチのオン／オフを切り替える切替部とをそなえて構成されたことを特徴とする、電圧出力回路。
2. 該第１チャージポンプ回路が、該入力電圧を昇圧して得られた正電圧を該第１電圧として出力する一方、該第２チャージポンプ回路が、該入力電圧を降圧して得られた負電圧を該第２電圧として出力することを特徴とする、請求項１記載の電圧出力回路。
3. 該第１チャージポンプ回路が電力を蓄積する第１コンデンサをそなえ、該第１コンデンサに蓄積された電力を用いて該入力電圧を昇圧するように構成されるとともに、
   該第２チャージポンプ回路が電力を蓄積する第２コンデンサをそなえ、該第２コンデンサに蓄積された電力を用いて該入力電圧を降圧するように構成され、
   該第２コンデンサの容量値が、該第１コンデンサの容量値よりも大きいことを特徴とする、請求項２記載の電圧出力回路。
4. 該切替部が、該第１電圧出力端子と該第２電圧出力端子との間に直列に設けられた２つの抵抗の接続点における抵抗分割値に基づいて、該第２スイッチのオン／オフを切り替えることを特徴とする、請求項１〜請求項３のいずれか１項に記載の電圧出力回路。
5. 該２つの抵抗のうち、該第１電圧出力端子側に設けられた抵抗と並列にコンデンサが設けられていることを特徴とする、請求項４記載の電圧出力回路。
6. 該第２電圧出力端子から出力される該第２電圧に基づいて第２電圧異常を検出する第２電圧異常検出部と、
   該第２電圧異常検出部によって第２電圧異常が所定時間連続して検出されたことを検出する第１タイマとをそなえ、
   該制御部が、該第１タイマによって該第２電圧異常検出部によって第２電圧異常が所定時間連続して検出されたことが検出されると、該第１スイッチをオフに切り替えることを特徴とする、請求項１〜請求項５のいずれか１項に記載の電圧出力回路。
7. 該入力端子からの過電流を検出する過電流検出部をそなえ、
   該第１タイマが過電流検出部によって該過電流が所定時間連続して検出されたことを検出し、
   該制御部が、該第１タイマによって該過電流検出部によって該過電流が所定時間連続して検出されたことが検出されると、該第１スイッチをオフに切り替えることを特徴とする、請求項６記載の電圧出力回路。
8. 該正電圧出力端子から出力される該第１電圧に基づいて第１電圧出力ショートを検出する第１電圧出力ショート検出部と、
   該第１電圧出力ショート検出部によって第１電圧出力ショートが検出されると所定時間の経過を検知する第２タイマとをそなえ、
   該制御部が、該第２タイマが該第１電圧出力ショート検出部によって第１電圧出力ショートが検出されてから所定時間の経過を検知すると、該第１スイッチをオフ状態にラッチすることを特徴とする、請求項６または請求項７記載の電圧出力回路。
9. 請求項１〜請求項８のいずれか１項に記載の電圧出力回路の一部またはすべてをそなえて構成されていることを特徴とする、集積回路。
10. 請求項１〜請求項８のいずれか１項に記載の電圧出力回路、もしくは、請求項９記載の集積回路をそなえて構成されたことを特徴とする、電子機器。

Images