CN1155086C - 芯片组件及其生产方法 - Google Patents

芯片组件及其生产方法 Download PDF

Info

Publication number
CN1155086C
CN1155086C CNB971805954A CN97180595A CN1155086C CN 1155086 C CN1155086 C CN 1155086C CN B971805954 A CNB971805954 A CN B971805954A CN 97180595 A CN97180595 A CN 97180595A CN 1155086 C CN1155086 C CN 1155086C
Authority
CN
China
Prior art keywords
chip
substrate
assembly
recess
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB971805954A
Other languages
English (en)
Other versions
CN1240535A (zh
Inventor
�Ҷ����
大卫·芬恩
¡
曼弗雷德·里兹勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smartrac IP BV
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN1240535A publication Critical patent/CN1240535A/zh
Application granted granted Critical
Publication of CN1155086C publication Critical patent/CN1155086C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

一种芯片组件(37)，包括基片(12)和安排在基片上的至少一个芯片(38)，其中，芯片(11)藉助于其端面与基片(12)的连接引线(14、15)接触，并且由于去除了在芯片背侧(39)的材料，该芯片的厚度d要比其原先的厚度D小。

Description

芯片组件及其生产方法
技术领域
本发明涉及一种芯片组件，它包括基片和至少一个安排在基片上的芯片。本发明还涉及一种生产所述芯片组件的方法。
背景技术
由安排在基片上的芯片组成的芯片组件基本上用于所有情况，在这些情况中，采用比芯片端面大得多的基片连接引线使芯片的电接触变得更为方便。于是，这种芯片组件例如可用于芯片卡(chip card)，并且藉助于沿芯片卡表面延伸的露出的基片连接引线，通过在基片背面的安排，允许容纳在芯片卡内部的芯片的“外部接触”。这些芯片组件也可用于构造所谓的不接触芯片卡，在这种情况中，为了简化接触，基片连接引线配备有安排在芯片卡本体之内的天线线圈。自然，这些芯片组件例如也能用来构造所谓的“组合卡”(combi-card)，在这样的情形中，通过基片使得用于与卡芯片的触点通路的外部接触以及藉助于天线线圈的用于与芯片的无触点通路的内部接触变得更为方便。
用以形成芯片组件的芯片与基片的组合导致了一种复合结构，其厚度比芯生的厚度以及基片的厚度要大，并且必须把该芯片组件容纳在具有确定的外部尺寸和卡本体中。为了确保将芯片组件容纳在卡本体中，容纳芯片组件对于往卡本体中再装入元件的可能性加上最小可能的限制，因而，必需把芯片组件设计得尽可能薄。
已知的较厚的芯片组件的缺点在于，正是由于它们的较大的厚度，使得与柔软的卡本体相比，芯片组件具有较大的抗弯曲性，因此，当卡本体受到如日常使用中经常发生的弯曲应力时，尤其是当把基片如在接触卡的情形中那样，安排在卡表面中时，芯片组件和卡本体之间的的连接能够处于受力很大的状态，导致芯片组件与卡本体分离。
US-A-5,155,068揭示了一种芯片组件和生产该芯片组件的方法，在这种方法中，芯片和基片的连接是在两个接连的步骤中建立起来的，这两个步骤首先完成芯片的焊接点(bonding pad)与基片的端面的电接连，然后通过把整个芯片嵌入围绕芯片的合成树脂复合物而完成芯片与芯片基片之间的机械连接。把芯片嵌入围绕芯片的合成树脂复合物的结果是，在此后的对芯片背面进行研磨的处理中，除了去除芯片材料外，还必需用研磨的方法去除围绕芯片的材料。
JA-A-63147352(参见“日本专利摘要”)，也揭示了一种生产芯片组件的方法，这种方法在两个工艺步骤中建立芯片和芯片基片之间的连接，并且把芯片嵌入合成树脂复合物中，用以机械连接至芯片基片。
EP-A-0207853揭示了一种方法，这种方法使用一种薄膜载体连续地生产多个芯片组件。
发明内容
本发明的目的是建议一种芯片组件和生产该芯片组件的方法，它使芯片和芯片基片之间的连接的简化的建立变得更容易，并且更有效地处理芯片，以减小芯片厚度。
为达到此目的，本发明提供了一种芯片组件，它包括基片和安排在所述基片上的至少一个芯片，其中，所述芯片藉助于安排在其正侧的端面与设置有导体通路结构的所述基片的连接引线接触，并且所述芯片的厚度是从其后侧通过对所述芯片中没有电路平面的截面区域进行材料磨损而被减薄的。为了得到与形成在所述端面上的焊接点的联锁接触，本发明使所述芯片突入所述基片的凹部，所述基片的底部由所述导体通路结构的所述连接引线形成，而把所述芯片的所述焊接点嵌入安排在所述基片的所述凹部中的连接材料，所述连接材料既用作所述芯片与所述基片的电气接触，又用于它们两者的机械稳定。
按照本发明的芯片组件利用了这样的事实，即，在芯片的硅本体中的电路平面与设置有端面的芯片的前面或触点面是邻近的，而毗连背侧表面的硅本体的区域是没有电路平面的。于是，在不损害芯片功能的情形下可以从背面去除芯片的表面，直至获得确保合适的芯片功能的芯片本体的最小厚度，并且用这种方法使芯片显著变薄。
减小芯片的厚度不仅有助于芯片组件的总厚度的相应减小，而且也影响芯片组件的弯曲性能。作为减小芯片厚度的结果，芯片的弯曲性能与基片的弯曲性能相适应，于是导致总体上更容易弯曲、更柔软的芯片组件，它的弯曲性能类似于卡本体的弯曲性能。
在按照本发明的芯片组件中，为了达到与在端面上形成的压焊点的联锁(interlocking)接触，使芯片突入基片的凹部，基片的底部是由导体通路结构形成的。焊接点在基片凹部的接合导致在芯片与基片之间的连接具有特别良好的抗剪强度。此外，由于这种使焊接点与基片中的“下沉”结构，由其构造就能得到芯片组件的特别平坦的设计。
这里，把芯片的焊接点嵌入被安排在基片凹部的导电连接材料中，导电连接材料也为芯片至基片的电连接和机械连接提供方便。通过把焊接点嵌入连接材料，这也不难用导电材料补偿在焊接点的高度和凹部的深度有差异时出现的容差，因而，在芯片的焊接点和基片的连接引线之间保持可靠的导电连接的同时，提供了芯片和基片的可能最平坦的总体安排，其中，芯片的表面和基片的表面能够相互直接毗邻，因而没有空隙。在生产按照本发明的芯片组件中，于是也可以省去应用底层填料(underfiller)，这种材料在底层填料技术的范围内是公知的。由于通过焊接点的“嵌入”以及在所有面上用连接材料对焊接点作相关联的覆盖(至少在触点金属化的部分区域)，提供了特别稳定的承受机械负荷的连接，改进芯片组件的抗剪强度的底层填料的机构稳定作用也能够省去。
能够用任何导电材料(例如诸如导电粘合剂)或由焊料材料等做成的触点金属化来形成焊接点。
不管被接触的基片是通过去除材料而厚度较小的基片还是传统的基片，特别是当要构造机械性能稳定的芯片组件时，上述的芯片和基片之间的联锁接触的形式也具有实质的优点。
为了进一步增加在芯片组件中在芯片和基片之间提供的机械稳定性，除了与芯片结构导电连接的焊接点之外，在芯片表面上还提供至少一个电气上与芯片结构无关的突起物，所述突起物与基片的固定凹部接合。这个突起物(它能被设计和制作得与形成电气端子的焊接点相同)提供了一个只有机械稳定功能的“虚触点”(contact dummy)。
如果需要，通过沿周边或平面施加粘合剂，能够提供更好的机械稳定性或密封性。
芯片组件的特别有利的使用是在芯片卡中。
本发明还提供了一种生产芯片组件的方法，所述芯片组件包括基片和安排在所述基片上的至少一个芯片，其中，包括至少一个所述芯片和所述基片的操作单元由把所述芯片与所述设置有导体通路结构的基片如此接触而构成，从而使由所述芯片的端面接触所述基片的连接引线，并且由对所述芯片的背侧进行材料去除步骤对所述芯片进行处理，在处理期间，所述基片对所述芯片的操作和稳定提供便利。为了形成所述操作单元，本发明使所述芯片如此与所述基片接触，从而使安排在所述芯片的所述端面上的焊接点插入安排在所述基片的凹部中的连接材料。
在本发明的方法中，芯片在基片上的接触是用这样的方法完成的，即，把安排在芯片的端面上的焊接点插入安排在基片的凹部的连接材料。用这种方法，能够得到一种连接，它能承受甚至是最高的的剪切应力，诸如例如在对芯片的背侧作研磨处理时产生的剪切应力，这时因为由焊接点嵌入连接材料建立的连接由于焊接点与基片凹部的接合而格外可靠。
在端面接触之前，可以对于要接触的芯片端面和/或基片接触面或焊接点或可选地对其施加的连接材料表面作有选择的清洁处理。
使用研磨或者抛光步骤能够完成对芯片的处理。为形成厚度较小的芯片组件而对芯片进行处理的方法包括对芯片的背侧进行化学腐蚀处理。
形成连接所需的连接材料可在类型和形式方面不同。于是，例如，在把焊接点插入凹部之前，可以把连接材料引入凹部，其做法是对绝缘层的表面平面地施加连接材料，随后将表面剥去。
也可以在把焊接点插入凹部之前或之后，在投料步骤中，把连接材料以液态引入至凹部。
施加连接材料的另一种可能的方法包括在插入焊接点之前，把连接材料以集中形式(例如铅/锡焊料球)引入凹部。
用于生产芯片组件的基片也能预先制备。由于焊接点被插入凹部，而该凹部在连接引线的区域已经设置有连接材料的覆盖层。于是对于本发明的生产芯片组件的方法，也可以在基片制造商合适地预先制备的基片的基础上完成，由此有助于特别节约成本的方法的实现。
如果在压力和热量的影响下发生连接材料与焊接点之间以及连接材料与连接引线之间的连接，则能确保芯片和基片之间的连接，其中，芯片和基片的相邻表面相互紧压，由此，当提供合适数量和连接材料时，则即使在连接材料具有很高的边界表面张力的情形下，至少会有焊接点部分嵌入连接材料的情况发生。
连接材料和焊接点之间的连接可以按照已知的倒装芯片(flip chip)方法来实现，这种方法把芯片的焊接点在热量的影响下紧压连接材料。于是在放置期间对建立连接所需的连接材料加热。
然而，连接也能这样实现，从而只有在放置后，在所谓的再流焊(refolw)过程中对连接材料的加热和建立连接。
不管何时把热量引入连接材料，已经证实，藉助于基片的连接引线把热量引入连接材料是特别有利的。用这种方法，在建立连接期间，芯片保持大体上没有热应力。
如果在处理芯片后再进行芯片的功能测试，也是有利的。这里，基片的连接引线构成测试触点，这种电气测试(一般，在连续性测试)的完成有助于对功能受到损害的芯片组件进行检测，这种损害可能是由于对于芯片的处理或是由于在芯片和基片之间形成连接而造成的。
附图说明
下面，将参照附图以例示的实施例的形式详细说明按照本发明的芯片组件及其生产方法，在这些附图中：
图1是芯片组件的透视图，该芯片组件包括芯片和不其上面安排芯片的基片；
图2是图1所示的芯片组件的放大的侧视图；
图3是按照图2的芯片组件的局部放大图；
图4是相应于图3的恰好在芯片连至基片以形成芯片组件之前的图；
图5是用于连续生产示于图1的芯片组件的装置的示意图；
图6是具有各个基片的基片带的局部图。
具体实施方式
图1描述了一种芯片组件10，它包括芯片11和与之接触的基片12。在绝缘层(这里是承载层13)的上侧，朝离开芯片11的方向，基片12包括连接引线14、15，在这里所示的例中，这些连接引线是以完全相同形式提供的，它们大体上在承载层13上沿其纵向延伸。
在图1所示的例示的实施例中，芯片11包括两个突起的触点金属化16、17，在本领域的文献中称为“突起”(bump)，它穿透并从芯片11的钝化层18突出(图3)，这在图1中未详细示出。
虽然图1描述了一种芯片，它只备有两个触点金属化16、17，例如在芯片卡(这里未详细示出)中所用的那样，但要强调，下面的细节对于具有不同数目的触点金属化也同样适合，特别对于那些具有多个触点金属化的芯片亦适合，在该情形中，要连至这种芯片的基片相应地设计得具有大量的连接导线。考虑到与图1相关的特别清楚的表示，而选择图1所示的设计。
在图1所示的芯片组件10的情形中，与基片12接触的芯片11具有匀称的厚度D，它大体上相应于大圆片的厚度，这里未详细示出大圆片，芯片11就是通过分割大圆片组合物形成的。如下面还要说明的，图1所示的芯片组件的结构形成了作为生产芯片组件37的基础的操作单元，操作单元如图2的例所示，它包括厚度较小的芯片38。如在图2中由打阴影线的辅助区域所示出的，在对与触点金属化16、17相对的表面(下面称为背侧39)作材料去除处理之后，与示于图1的芯片11相比，芯片38的厚度减小了Δd，从而芯片38的厚度d显著小于芯片11(图1)的厚度D。
如果把图2和描述芯片10的局部放大图的图3作比较，显然可见，示于图2的厚度减小Δd导致了芯片组件37，与具有总厚度H的芯片组件10相比，它具有显著较小的总厚度h。
以连接点的例子的形式，图3和图4描述了触点金属化17和基片的连接引线15之间建立连接，以形成芯片组件10的方法。能够清楚地看出，从与凹部19相关联的覆盖层开始，触点金属化17如何与在承载层13的触点金属化17的区域中的凹部19接合。在承载层13中的凹部19一直延伸至连接引线15(该连接引线安排在面朝芯片11的承载层13的背侧)，并且离开暴露在芯片背面触点区域21的范围内的所述连接引线15，芯片触点背面区域21安排得与外部触点侧20相对。
凹部19包含连接材料，它既用于在触点金属化17和连接引线15的芯片触点区域21之间建立导电连接，又用于在芯片11和基片12之间建立可靠的机械连接。
图3和图4中描述的连接材料22包括施加至连接引线15的芯片触点区域21的固体形式的焊料覆盖物。这里对于焊料覆盖物选取的焊料混合物是适合于触点金属化17所用的合金或材料混合物。当触点金属化17用金时，铅/锡焊料适合于用作连接材料。不用焊料覆盖物也是可以的，例如，可以使用基于环氧树脂的导电粘合剂或热塑性粘合剂。
在任何情形下，不管连接材料的性质如何，通过把触点金属化引入凹部19(图4的箭头48)形成如图3描述的在触点金属化17和连接引线15的芯片触点区域21之间的连接。这从把芯片11放在基片12上方开始(图4)并使连接材料22发生位移。在用这种方法建立连接的情形中，为了确保由芯片11和基片12形成的芯片组件10有可重复的、均匀的和的可能的最小总高度H，把触点金属化17引入凹部19，直至芯片11的钝化层18抵住承载层13的面向芯片11的表面。在触点金属化17的例子的情形下，为了进一步改进藉助于连接材料22实现的芯片11与基片12之间的机械连接(如图1所描述的那样)，如图1所指出的，除了用作基片12的电接触的触点金属化16、17之外，可以提供另外的金属化突起物35、36，这些另外的突起物35、36用类似于触点金属化16、17的方法形成，并且插入固定凹部，这些凹部在形式上相应于凹部19，但不在这里详细示出。这里，恰好如同在触点金属化16、17的情形中那样，在金属化突起35、36和连接引线14、15之间建立连接，虽然这个连接仅仅用作把芯片机械固定在基片上，而没有任何电气触点功能。为了帮助芯片11附着在基片12上，也可以在基片12上提供对芯片11的平面的或周围的粘合。
如能够从图3清楚地看到的，即使在触点金属化17仅有一部分置于连接材料22中，触点金属化17的所有露出侧发生润湿，这里以简化的形式作为长方体示出。这导致在触点金属化17和连接材料22的触点区域中很小的电阻，并且导致良好的机械附着。
为了防止由于在凹部19的压缩作用，尤其是当凹部填充有大量的连接材料22时，形成压力缓冲，可在基片12的承载层13的面向芯片的上侧设置从凹部19引出的槽状排气通道23或设置其他合适的装置。
除了作为承载层13形成并且在图1中描述的绝缘层之外，还可在所述连接引线上安排另一个绝缘层以覆盖至少除了触点凹部之外的连接引线。此外，芯片组件10也可通过在基片上设置线圈，以形成应答器(transponder)。
例如在图5中所示，使连接材料软化或连接材料熔化(这是使触点金属化17埋入连接材料20所需要的)可以与施加压力(这是使连接材料位移所需要的)同时进行。图5示出一台芯片组件生产装置24，它由两个部分组合成一台固定装置，两个部分即芯片放置装置25和加热装置26。如可从图5看出，芯片11从上面移动，其触点金属化16、17朝下，这里向着安排在基片带27中的基片12。现在使触点金属化16、17与安排在连接引线14、15的芯片触点区域(图3)中的凹部19中的连接材料22压紧。在触点金属化16、17与连接材料22接触期间，能够由加热装置26实行连接引线14、15的触点加热，加热装置在基片带27的下方向着特定的基片12移动。在芯片放置装置25的压力下，于是触点金属化16、17透入在热量作用下变软的连接材料22。
作为上述在放置芯片11期间加热连接材料22的方法的另一种方法，可以在放置芯片11后，在再流焊步骤中熔化连接材料22，从而实现连接材料22与触点金属化16、17连接所需的触点金属化的润湿。取决于连接材料的性质，这里可能需要克服连接材料22的界面阻力(boundary surface resistance)，其做法是用一附加的压力装置(它在芯片放置装置25的下游)对触点金属化16、17施加压力，目的是促进触点金属化16、17突入连接材料22，从而获得所述的触点金属化16、17在连接材料22中的嵌入。
图6是基片带27的平面图，该基片带27已在图5中结合芯片组件生产装置24提及。如从该平面图可以看出的，基片带27包括多个连续地依次形成的基片12，这些基片藉助于经基片延伸的引线14、15相互连接。为了从基片带27划分出一个单个的基片11，如图1所示，只需要沿图5中用点划线表示的冲切线47完成一个冲切步骤。冲切步骤用于切断连接引线14、15的连接区域29、30以及基片带27的外部边缘32、33，所述外部边缘32、33构成了牵引边缘，并且设有孔眼31。基片带27的这种设计便于芯片组件10的连续生产，其中，如图5所描述的那样，在其中设有基片12的基片带27沿馈送方向34以时钟控制方式通过芯片放置装置25。
在每种情形中，在芯片组件生产装置24中生产的芯片组件10构成了对芯片11进行后续处理的中间产品或操作单元，目的是生产包括芯片38的芯片组件37，芯片38要比芯片11薄。藉助于用基片带做成的组合物，整个芯片组件10构成了相应的操作组合物。在把芯片组件10与上面说明的基片带27分开之前，如图5中的连续生产方法所描述的那样，在芯片组件生产装置24中生产出它们之后，就进行芯片组件10的芯片11的材料去除处理。为此目的，把芯片组件10馈至处理装置40，其中如图2中示意地描述的那样，从芯片的背侧39去除芯片本体的材料。在用图5的例子说明的处理操作中，处理装置包括带式研磨装置40，它包括一条环形的研磨带43，该研磨带43藉助于设在装置承载器41上的滚子42而连续地转动。装置承载器41具有调节装置(在这里未详细示出)，它能使装置承载器沿双箭头44的方向上下移动。由于把一个调节移动(它指向芯片的背侧39)叠加在研磨带43的转动上，能够连续地减小芯片11的厚度，直至得到芯片38，它的厚度d比原先的芯片11(图2)的厚度要小。用这种处理方法可以得到的厚度d为图2中用点划线指出的边界层所限，该点划线确定了芯片的位于钝化层18和边界层45之间的电路区域46。能够从芯片背侧39对其处理，直到到达边界层45，因为不进入电路区域46，因此不会损害芯片的功能。
如图5所示，用带式研磨装置40处理芯片11，得出如图2所描述的芯片组37，其总高度h显著小于起始芯片组件10的总高度。然后可以如上面参照图6所描述的那样把厚度较小的芯片组件37从组合的基片带27上分割出来，该芯片组件是按照图5所示的方法连续生产出来的。

Claims (9)

1.一种芯片组件，包括基片和安排在所述基片上的至少一个芯片，其中，所述芯片藉助于安排在其正侧的端面与设置有导体通路结构的所述基片的连接引线接触，并且所述芯片的厚度是从其后侧通过对所述芯片中没有电路平面的截面区域进行材料磨损而被减薄的，其特征在于，为了得到与形成在所述端面上的焊接点(16、17)的联锁接触，使所述芯片(38)突入所述基片(12)的凹部(19)，所述基片的底部由所述导体通路结构的所述连接引线(14、15)形成，而把所述芯片(38)的所述焊接点(16、17)嵌入安排在所述基片(12)的所述凹部(19)中的连接材料(22)，所述连接材料既用作所述芯片与所述基片的电气接触，又用于它们两者的机械稳定。
2.如权利要求1所述的芯片组件，其特征在于，除了导电连接至所述导体通路结构和与所述凹部(19)接合的所述焊接点(16、17)之外，还在所述芯片(38)的正侧提供至少一个与所述导体通路结构在电气上无关的突起物(35、36)，使所述突起物(35、36)与所述基片(12)的固定凹部接合。
3.如权利要求1或2所述的芯片组件，其特征在于，使所述芯片(38)以周边或平面的方式粘合连接至所述基片(12)。
4.如权利要求1或2所述的芯片组件，其特征在于，它可用于芯片卡。
5.如权利要求3所述的芯片组件，其特征在于，它可用于芯片卡。
6.一种生产芯片组件的方法，所述芯片组件包括基片和安排在所述基片上的至少一个芯片，其中，包括至少一个所述芯片和所述基片的操作单元由把所述芯片与所述设置有导体通路结构的基片如此接触而构成，从而使由所述芯片的端面接触所述基片的连接引线，并且由对所述芯片的背侧进行材料去除步骤对所述芯片进行处理，在处理期间，所述基片对所述芯片的操作和稳定提供便利，其特征在于，为了形成所述操作单元(10)，使所述芯片(11)如此与所述基片(12)接触，从而使安排在所述芯片(11)的所述端面上的焊接点(16、17)插入安排在所述基片(12)的凹部(19)中的连接材料(22)。
7.如权利要求6所述的方法，其特征在于，用研磨或抛光方法来对所述芯片(11)进行处理。
8.如权利要求6所述的方法，其特征在于，用腐蚀方法对所述芯片(11)进行处理。
9.如权利要求6-8中任何一项所述的方法，其特征在于，在所述芯片(11)处理后，对所述芯片进行功能测试。
CNB971805954A 1996-12-11 1997-12-11 芯片组件及其生产方法 Expired - Lifetime CN1155086C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19651566A DE19651566B4 (de) 1996-12-11 1996-12-11 Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte
DE19651566.1 1996-12-11

Publications (2)

Publication Number Publication Date
CN1240535A CN1240535A (zh) 2000-01-05
CN1155086C true CN1155086C (zh) 2004-06-23

Family

ID=7814405

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971805954A Expired - Lifetime CN1155086C (zh) 1996-12-11 1997-12-11 芯片组件及其生产方法

Country Status (10)

Country Link
US (1) US6288443B1 (zh)
EP (1) EP0944922B1 (zh)
JP (1) JP4340720B2 (zh)
KR (1) KR100340473B1 (zh)
CN (1) CN1155086C (zh)
AT (1) ATE274238T1 (zh)
AU (1) AU739164B2 (zh)
CA (1) CA2274785C (zh)
DE (2) DE19651566B4 (zh)
WO (1) WO1998026453A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19920593B4 (de) * 1999-05-05 2006-07-13 Assa Abloy Identification Technology Group Ab Chipträger für ein Chipmodul und Verfahren zur Herstellung des Chipmoduls
DE19948555A1 (de) * 1999-12-03 2001-05-03 Andreas Plettner Verfahren zur Herstellung kontaktloser Chipkarten sowie zur Herstellung von elektrischen Einheiten, bestehend aus Chips mit Kontaktelementen
DE19958328A1 (de) 1999-10-08 2001-07-12 Flexchip Ag Verfahren zum Herstellen einer elektrischen Verbindung zwischen Chip-Kontaktelemente-Einheiten und externen Kontaktanschlüssen
JP4299414B2 (ja) * 1999-10-12 2009-07-22 富士通マイクロエレクトロニクス株式会社 コンビネーションカード、ｉｃカード用モジュール及びコンビネーションカードの製造方法
US6582281B2 (en) 2000-03-23 2003-06-24 Micron Technology, Inc. Semiconductor processing methods of removing conductive material
DE10014620A1 (de) * 2000-03-24 2001-09-27 Andreas Plettner Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente
DE10119232C1 (de) * 2001-04-19 2002-12-05 Siemens Production & Logistics Einrichtung zum Kennzeichnen von mit einer Mehrzahl zu bestückender elektrischer Bauelemente versehenen Bauelemententrägern und Verfahren zur Verwendung der Einrichtung
JP2007503634A (ja) * 2003-08-26 2007-02-22 ミュールバウアー アーゲー スマートラベル用のモジュールブリッジ
TWI259564B (en) 2003-10-15 2006-08-01 Infineon Technologies Ag Wafer level packages for chips with sawn edge protection
EP1807239A2 (de) * 2004-11-02 2007-07-18 Imasys AG Verlegevorrichtung, kontaktiervorrichtung, zustellsystem, verlege- und kontaktiereinheit herstellungsanlage, verfahren zur herstellung und eine transpondereinheit
DE102004053292A1 (de) * 2004-11-04 2006-05-11 Giesecke & Devrient Gmbh Kartenförmiger Datenträger
US7971339B2 (en) 2006-09-26 2011-07-05 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US8608080B2 (en) 2006-09-26 2013-12-17 Feinics Amatech Teoranta Inlays for security documents
US7546671B2 (en) 2006-09-26 2009-06-16 Micromechanic And Automation Technology Ltd. Method of forming an inlay substrate having an antenna wire
US8240022B2 (en) * 2006-09-26 2012-08-14 Feinics Amatech Teorowita Methods of connecting an antenna to a transponder chip
US8286332B2 (en) 2006-09-26 2012-10-16 Hid Global Gmbh Method and apparatus for making a radio frequency inlay
US8322624B2 (en) 2007-04-10 2012-12-04 Feinics Amatech Teoranta Smart card with switchable matching antenna
US7979975B2 (en) 2007-04-10 2011-07-19 Feinics Amatech Teavanta Methods of connecting an antenna to a transponder chip
US20080179404A1 (en) * 2006-09-26 2008-07-31 Advanced Microelectronic And Automation Technology Ltd. Methods and apparatuses to produce inlays with transponders
US7581308B2 (en) 2007-01-01 2009-09-01 Advanced Microelectronic And Automation Technology Ltd. Methods of connecting an antenna to a transponder chip
DE102006059454A1 (de) 2006-12-15 2008-06-19 Bundesdruckerei Gmbh Personaldokument und Verfahren zu seiner Herstellung
US7980477B2 (en) 2007-05-17 2011-07-19 Féinics Amatech Teoranta Dual interface inlays
EP2001077A1 (fr) * 2007-05-21 2008-12-10 Gemplus Procédé de réalisation d'un dispositif comportant une antenne de transpondeur connectée à des plages de contact et dispositif obtenu
ES2355682T3 (es) 2007-09-18 2011-03-30 Hid Global Ireland Teoranta Procedimiento para la unión de un conductor de cable dispuesto sobre un sustrato.
DE102010041917B4 (de) * 2010-10-04 2014-01-23 Smartrac Ip B.V. Schaltungsanordnung und Verfahren zu deren Herstellung
KR101131782B1 (ko) 2011-07-19 2012-03-30 디지털옵틱스 코포레이션 이스트 집적 모듈용 기판
DE102012103430B4 (de) 2012-04-19 2015-10-22 Ev Group E. Thallner Gmbh Verfahren zum Heften von Chips auf ein Substrat
WO2014121300A2 (en) * 2013-02-04 2014-08-07 American Semiconductor, Inc. Photonic data transfer assembly
DE102015215232B4 (de) 2015-08-10 2023-01-19 Thyssenkrupp Ag Rundumüberwachungssystem, Schiff ausgestattet mit einem Rundumüberwachungssystem und Verfahren zur Überwachung auf einem Schiff
DE102018121139B3 (de) 2018-08-29 2019-09-26 Vsm Vereinigte Schmirgel- Und Maschinen-Fabriken Ag Endlos-Schleifband für eine Schleifmaschine
DE102019216124A1 (de) * 2019-10-21 2021-04-22 Thyssenkrupp Ag Förderbandanlage mit im Förderband integrierter Datenübertragung
EP4048612B1 (de) 2019-10-21 2023-05-17 FLSmidth A/S Verfahren zur herstellung von 1,6-anhydro-zuckern

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2584235B1 (fr) * 1985-06-26 1988-04-22 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
JPS63147352A (ja) * 1986-12-11 1988-06-20 Nec Corp 超薄型モジユ−ル
DE3917707A1 (de) * 1989-05-31 1990-12-06 Siemens Ag Elektronisches modul und verfahren zu seiner herstellung
US5155068A (en) * 1989-08-31 1992-10-13 Sharp Kabushiki Kaisha Method for manufacturing an IC module for an IC card whereby an IC device and surrounding encapsulant are thinned by material removal
DE4238137A1 (de) * 1992-11-12 1994-05-19 Ant Nachrichtentech Verfahren zur Herstellung von Vorrichtungen mit Bauelementen
KR0179834B1 (ko) * 1995-07-28 1999-03-20 문정환 컬럼형 패키지

Also Published As

Publication number Publication date
WO1998026453A1 (de) 1998-06-18
DE19651566A1 (de) 1998-06-18
AU5477598A (en) 1998-07-03
CA2274785C (en) 2004-05-11
US6288443B1 (en) 2001-09-11
CN1240535A (zh) 2000-01-05
CA2274785A1 (en) 1998-06-18
EP0944922B1 (de) 2004-08-18
JP4340720B2 (ja) 2009-10-07
AU739164B2 (en) 2001-10-04
KR100340473B1 (ko) 2002-06-12
DE19651566B4 (de) 2006-09-07
KR20000057511A (ko) 2000-09-15
EP0944922A1 (de) 1999-09-29
ATE274238T1 (de) 2004-09-15
DE59711861D1 (de) 2004-09-23
JP2001517362A (ja) 2001-10-02

Similar Documents

Publication Publication Date Title
CN1155086C (zh) 芯片组件及其生产方法
CN1099710C (zh) 半导体器件
TWI601169B (zh) 製造陶瓷電容器之方法
CN1198013A (zh) 半导体器件及其制造方法
CN1155067C (zh) 半导体器件的生产方法
KR20060035736A (ko) 전기 부품의 실장 방법 및 실장 장치
CN1209654A (zh) 具有交替的长焊盘和短焊盘的半导体器件
DE102010000407B4 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package
CN1445851A (zh) 轻薄叠层封装半导体器件及其制造工艺
CN1411045A (zh) 半导体装置
CN101188218A (zh) 具有不同高度的凸点的半导体芯片和包括其的半导体封装
JP2001518220A (ja) はんだ付けされた線によるアンテナ接続の非接触カードの製造方法
CN101315925A (zh) 电子器件内置模块及其制造方法
CN101060117A (zh) 芯片堆叠结构以及可制成芯片堆叠结构的晶圆结构
CN1254858C (zh) 具有集成电路的电子芯片组件及其制造方法
CN1574264A (zh) 半导体器件及其制造方法
CN1747161A (zh) 半导体装置及半导体装置的制造方法
CN1550041A (zh) 位于透明基片上的彩色图像传感器及其制造方法
CN1367533A (zh) 与安装基片有可靠连接的半导体器件
CN101479845A (zh) 利用小的钝化层开口的倒装互连
JP2006156794A (ja) 半導体装置の接合方法及び接合構造
CN1369078A (zh) 用于制造包含至少一个固定到支座上的芯片的电子设备的设备和方法
CN100521171C (zh) 一种元件的封装接合结构
CN1523645A (zh) 半导体器件
US7197817B2 (en) Method for forming contact bumps for circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SMARTRAC IP LTD.

Free format text: FORMER OWNER: D. FINN; M. RIETZLER

Effective date: 20080229

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080229

Address after: Amsterdam

Patentee after: Smartrac IP B. V.

Address before: Pugh Langdon, Federal Republic of Germany

Co-patentee before: M. Rietzler

Patentee before: David Finn

CX01 Expiry of patent term

Granted publication date: 20040623

CX01 Expiry of patent term