TWI601169B - 製造陶瓷電容器之方法 - Google Patents

製造陶瓷電容器之方法 Download PDF

Info

Publication number
TWI601169B
TWI601169B TW099117397A TW99117397A TWI601169B TW I601169 B TWI601169 B TW I601169B TW 099117397 A TW099117397 A TW 099117397A TW 99117397 A TW99117397 A TW 99117397A TW I601169 B TWI601169 B TW I601169B
Authority
TW
Taiwan
Prior art keywords
capacitor
ceramic
groove
layer
forming
Prior art date
Application number
TW099117397A
Other languages
English (en)
Other versions
TW201108274A (en
Inventor
一柳星兒
村上健二
佐藤元彥
大塚淳
Original Assignee
日本特殊陶業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本特殊陶業股份有限公司 filed Critical 日本特殊陶業股份有限公司
Publication of TW201108274A publication Critical patent/TW201108274A/zh
Application granted granted Critical
Publication of TWI601169B publication Critical patent/TWI601169B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/108—Flash, trim or excess removal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082—Partial cutting bonded sandwich [e.g., grooving or incising]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

製造陶瓷電容器之方法
本發明係有關於一種用以製造一在一配線基板中所嵌入之陶瓷電容器的方法。
近年來，越來越提高用以作為電腦中之微處理器等的半導體積體電路裝置(IC晶片)之速度及性能，以及隨著這些速度及性能之增加，增加端子之數目及使端子間距變窄。通常，在該IC晶片之底面上以一陣列圖案密集地配置一些端子，以及使這樣的端子組以覆晶安裝與在一母板側上之端子組連接。在此，在該IC晶片側上之端子組與在該母板側上之端子組間具有差異大的端子間距，因而很難直接在該母板上及與該母板直接安裝及連接該IC晶片。基於此問題，通常使用這樣的方式：製備一在其內部將該IC晶片安裝於一IC晶片安裝配線基板上之封裝體及在該母板上安裝此封裝體。關於作為這種封裝體之一組件的該IC晶片安裝配線基板，已提出在該IC晶片安裝配線基板中提供一電容器，以便降低該IC晶片之切換雜訊及穩定電源供應電壓。作為一個範例，專利文件1(日本專利臨時公開第2005-39243號(JP2005-39243))例如在第4圖中揭露一種配線基板。此配線基板具有一核心基板及增層(build-up layer)，該核心基板係由聚合物材料所製成。更特別地，在該核心基板中嵌入一陶瓷電容器，以及在該核心基板之正面及背面上形成該等增層，然後，提供該具有這樣組態之 配線基板。
在下面中，將參考第31及32圖說明該相關技藝配線基板之製造方法的一個範例。
第一，提供一由聚合物材料所製成之核心基板204。該核心基板204具有一在一核心主表面201與一核心後表面202上所開出之安裝開口部203(見第31圖)。此外，提供一陶瓷電容器208。該陶瓷電容器208具有一對電容器主表面(第一及第二電容器主表面)205及4個電容器側表面206，以及在該兩個電容器主表面205上形成複數個突出表面層電極207。
第二，實施一將一黏著帶209黏貼在該核心後表面202側上之黏貼製程(taping process)，因而事先密封在該核心後表面202側上之該安裝開口部203的開口。隨後，實施一將該陶瓷電容器208安裝在該安裝開口部203中之安裝製程，因而為了暫時固定而將該電容器主表面205黏貼至該黏著帶209之一黏著面(見第31圖)。
接下來，以一由樹脂絕緣材料所製成之填充材料210填充該安裝開口部203之內表面與該電容器側表面206間之間隙(gap)(見第32圖)。在此，該填充材料210，藉由與該陶電容器208之外表面接觸而具有固定該陶瓷電容器208至該核心基板204之功能。之後，在該核心基板204之核心主表面201及亦在其核心後表面202上交替地形成一主要由聚合物材料所製成之樹脂內層絕緣層及一導體層，因而形成該等增層。經由這些製程，獲得一期望配線 基板。
然而，在這樣的配線基板中，當因在該IC晶片之操作期間所產生之熱等而將一應力施加至該填充材料210時，該應力集中在該陶瓷電容器208之一角部200(該第一電容器主表面205與該電容器側表面206間之邊界)，以及可能在該填充材料210中出現裂縫。此裂縫可能成為使與該填充材料210接觸之該增層斷裂的因素。因此，例如，在專利文件2(日本專利臨時公開第2004-172305號(JP2004-172305))中，藉由以一滾筒磨光製程(barrel finishing process)研磨該陶瓷電容器208一段特定時間，在該第一電容器主表面205與該電容器側表面206間之邊界部上形成一彎曲的斜面部(未顯示)。以此技術，因為該斜面部緩和對該陶瓷電容器208之該角部200之應力集中，所以可想像其可防止在該填充材料210中之裂縫的發生。
(相關技藝文件)
專利文件1：日本專利臨時公開第2005-39243號(JP2005-39243)(第4圖等)
專利文件2：日本專利臨時公開第2004-172305號(JP2004-172305)([0039]、第1圖等)
然而，因為該陶瓷電容器208具有一薄板形狀，所以會有該陶瓷電容器208在該滾筒磨光製程之研磨時斷裂或破裂之高可能性。此外，在專利文件2中之相關技藝中， 在該陶瓷電容器208之燒結(燃燒或燒成)製程後，以該滾筒磨光製程形成該斜面部。在此情況中，因為在該燒結後，研磨一固態陶瓷介電層，亦即，因為研磨因該燒結而變堅硬之該陶瓷介電層，所以造成研磨製程時間變長及製造成本增加的問題。
因此，本發明之一目的提供一種用以製造該陶瓷電容器之方法，該方法能以短時間及低成本形成該斜面部。
依據本發明之一態樣，一用以製造一陶瓷電容器之方法，該陶瓷電容器被嵌入在一配線基板中且以一樹脂絕緣材料與該陶瓷電容器之外表面接觸，其中該陶瓷電容器包括一板狀的電容器本體，該板狀的電容器本體具有一對位在厚度方向的彼此相對側上之電容器主表面及複數個電容器側表面以及具有經由一陶瓷介電層交替地層疊複數個內部電極之結構，該方法包括：積層陶瓷製生胚薄片，該等陶瓷製生胚薄片之每一者之後成為該陶瓷介電層，以及結合該等生胚薄片成一體，以形成一多重裝置形成多層單元，在該多重裝置形成多層單元中在沿著平面方向之縱向及橫向上配置複數個產物區域，該等產物區域之每一者成為該陶瓷電容器；沿著該產物區域之輪廓，經由製程形成一溝槽部，以在該等電容器主表面中之至少一者與該複數個電容器側表面間之邊界部上形成一斜面部；在該溝槽部之形成後，燒結該多重裝置形成多層單元；以及在該燒結後，沿著該溝槽部分割該等產物區域成為各自產物區域。
依據本發明之另一態樣，一種用以製造一陶瓷電容器 之方法，該陶瓷電容器被嵌入在一配線基板中且一樹脂絕緣材料與該陶瓷電容器之外表面接觸，其中該陶瓷電容器包括一板狀的電容器本體，該板狀的電容器本體具有一對位在厚度方向的彼此相對側上之電容器主表面及複數個電容器側表面以及具有一種經由陶瓷介電層交替地層疊複數個內部電極之結構，該電容器本體具有一第一介電多層部分及一第二介電多層部分，其中在該第一介電多層部分中交替地層疊該複數個陶瓷介電層與該複數個內部電極，以及該第二介電多層部分係設置成暴露於該對電容器主表面中之至少一者，以及在該等電容器主表面中之至少一者與該複數個電容器側表面間之邊界部上形成一斜面部，該方法包括：積層陶瓷製生胚薄片，該等陶瓷製生胚薄片之每一者之後成為該陶瓷介電層，以及結合該等生胚薄片成一體，以形成一多重裝置形成多層單元，在該多重裝置形成多層單元中在沿著平面方向之縱向及橫向上配置複數個產物區域，該等產物區域之每一者成為該陶瓷電容器；藉由沿著該產物區域之輪廓實施一雷射加工，形成一溝槽部，以形成該斜面部；在該溝槽部之形成後，燒結該多重裝置形成多層單元；以及在該燒結後，沿著該溝槽部分割該等產物區域成為各自產物區域。
從下面敘述參考所附圖式將了解本發明之其它目的及特徵。
下面將參考圖式來說明本發明之實施例。
如第1圖所示，本發明之一配線基板10係一用於IC晶片安裝之配線基板。該配線基板10具有一大致矩形板的核心基板11、一在該核心基板11之核心主表面12上所形成之主表面側增層31(一配線多層部分)及一在該核心基板11之核心後表面13上所形成之後表面側增層32(一配線多層部分)。
該核心基板11之形狀(從上面觀看)係該大致矩形板形狀，以及它的尺寸係25mm長×25mm寬×1.0mm厚。在該核心基板11之平面方向(X-Y方向)上的熱膨脹係數係大致10~30ppm/℃(更準確的是18ppm/℃)。在此，該核心基板11之熱膨脹係數係從0℃至一玻璃轉移溫度(Tg)之測量值的平均。在該核心基板11中，在複數個位置上形成通孔導體16。
該通孔導體16電連接該核心基板11之核心主表面12側與核心後表面13側。以一像環氧樹脂之插塞17填充該通孔導體16之內部。再者，經由在該核心基板11之核心主表面12及核心後表面13上之圖案化形成一由銅所製成之導體層41。每一導體層41與該通孔導體16電連接。
如第1圖所見，該主表面側增層31具有一種結構，其中交替地層疊兩層由熱固性樹脂(環氧樹脂)所製成之第一及第二樹脂內層絕緣層33、35及一由銅所製成之導體層42。在本實施例中，該等第一及第二樹脂內層絕緣層33、35之熱膨脹係數係大約10~60ppm/℃(更準確的是30ppm/℃)。在此，該等第一及第二樹脂內層絕緣層33、35 之熱膨脹係數係從30℃至一玻璃轉移溫度(Tg)之測量值的平均。在該第二樹脂內層絕緣層35之一表面的複數個位置上形成終端墊44。更特別地，以一陣列圖案配置複數個終端墊44。再者，以一防焊阻劑37幾乎完全覆蓋該第二樹脂內層絕緣層35之表面。在該防焊阻劑37之特定位置上形成一暴露該終端墊44之開口區域46。
在該等終端墊44上，設置複數個焊料凸塊45。每一焊料凸塊45與一IC晶片21之一矩形平面的表面連接端22電連接。在此，一形成有每一終端墊44及每一焊料凸塊45之區域係一IC晶片安裝區域23，在該IC晶片安裝區域23中能安裝該IC晶片21。此IC晶片安裝區域23係設置在該主表面側增層31之一表面上。此外，在該第一及第二樹脂內層絕緣層33、35中分別形成介層導體43、47。這些介層導體43、47電連接該導體層42及該終端墊44。
如第1圖所示，該後表面側增層32具有一大致相同於該主表面側增層31之結構。亦即，該後表面側增層32具有一種結構，其中交替地層疊兩層由熱固性樹脂(環氧樹脂)所製成之第一及第二樹脂內層絕緣層34、36及一導體層42。並且，該等第一及第二樹脂內層絕緣層34、36之熱膨脹係數係大約10~60ppm/℃(更準確的是30ppm/℃)。在該第二樹脂內層絕緣層36之一下表面的複數個位置上形成BGA(Ball Grid Aray，球柵陣列)墊48。更特別地，以一陣列圖案配置複數個BGA墊48。此BGA墊48經由該介層導體47電連接至該導體層42。再者，以一防焊阻劑38幾乎 完全覆蓋該第二樹脂內層絕緣層36之下表面。在該防焊阻劑38之特定位置上形成一暴露該BGA墊48之開口區域40。
在該等BGA墊48上，設置複數個要建立與一母板(未顯示)之電連接的焊料凸塊49。然後，在該母板上經由該等焊料凸塊49安裝第1圖所示之配線基板10。
如第1圖所示，該核心基板11具有一安裝開口部91，其中該安裝開口部91之形狀(從上面觀看)係一大致矩形形狀。該安裝開口部91在該核心主表面12及該核心後表面13之中間形成有開口，亦即，該安裝開口部91係一貫穿孔(penetrating hole)。在該安裝開口部91中安裝一陶瓷電容器101且該陶瓷電容器101係嵌入該安裝開口部91中。更特別地，以其第一電容器主表面102面對相同於該核心主表面12之側來安裝該陶瓷電容器101。在此，在本實施例中一針對該陶瓷電容器101所設置之陶瓷燒結體(ceramic sintered compact)104具有一矩形板形狀，以及它的尺寸係15.0mm長×15.0mm寬×0.8mm厚。因此，以該陶瓷燒結體104之厚度方向上的長度(0.8mm)除以該陶瓷燒結體104之平面方向上的長度(15.0mm)而獲得之數值所定義之縱橫比(aspect ratio)係大約0.053。
以一由樹脂絕緣材料(在本實施例中，熱固性樹脂)所製成之填充材料92填充在該安裝開口部91之內表面與該陶瓷電容器101之第一至第四電容器側表面181~184間之間隙。此填充材料92具有固定該陶瓷電容器101至該核心 基板11及也藉由該填充材料92之彈性變形來吸收該陶瓷電容器101及核心基板11之表面方向(或平面方向)及厚度方向上的變形之功能。亦即，以該填充材料92接觸該陶瓷電容器101之外表面方式將該陶瓷電容器101安裝在該配線基板10中。在本實施例中，該填充材料92在完全硬化狀態中之熱膨脹係數係大約10~60ppm/℃，更精確的是大約20ppm/℃。該填充材料92在完全硬化狀態中之熱膨脹係數係從30℃至一玻璃轉移溫度(Tg)之測量值的平均。
從第1圖可清楚知道，該陶瓷電容器101係剛好放置在該核心基板11中之IC晶片安裝區域23的下方。關於該IC晶片安裝區域23之面積(亦即，在該IC晶片21上形成有該表面連接端22之表面的面積)，將該IC晶片安裝區域23之面積設定成小於該陶瓷電容器101之第一電容器主表面102的面積。當從該陶瓷電容器101之厚度方向觀看時，該IC晶片安裝區域23係位於該陶瓷電容器101之該第一電容器主表面102範圍內。
如第1及2圖所示，在本實施例中之陶瓷電容器101係一所謂介層陣列型電容器。在本實施例中，該陶瓷燒結體104之熱膨脹係數小於15ppm/℃，以及更精確的是大約12~13ppm/℃。該陶瓷燒結體104之熱膨脹係數係從30℃至250℃之測量值的平均。用以形成該陶瓷電容器101之該陶瓷燒結體104(一電容器本體)具有該大致矩形板形狀，其包括一第一電容器主表面102(第1圖中之上表面)、一第二電容器主表面103(第1圖之下表面)及4個電容器側 表面(第一至第四電容器側表面181~184)。該第一電容器主表面102及該第二電容器主表面103係位於該陶瓷燒結體104之厚度方向上的彼此相對側上。
如第2至7圖所示，在該等第二至該第四電容器側表面182~184之複數個位置上形成朝該陶瓷燒結體104之厚度方向延伸之凹部185。如從上面觀看，每一凹部185之形狀係一半圓形形狀，以及在該等第二至該第四電容器側表面182~184之每一者上以規律間隔配置複數個凹部185。再者，該等第二及該第四電容器側表面182及184上所形成之凹部185，係位於該等第二及第四電容器側表面182及184上之第一電容器主表面102側的邊緣部上(見第2及3圖)，同時該第三電容器側表面183上所形成之凹部185係位於該第三電容器側表面183上之第二電容器主表面103側的邊緣部上(見第4圖)。
此外，在該等第二至第四電容器側表面182~184上，形成朝平行於該等個別之第二至該第四電容器側表面182~184方式延伸之凹部186。該等第二及第四電容器側表面182及184上所形成之凹部186係位於該等第二及第四電容器側表面182及184上之第二電容器主表面103側的邊緣部上(見第2及4圖)，同時該第三電容器側表面183上所形成之凹部186係位於該第三電容器側表面183上之第一電容器主表面102側的邊緣部上(見第3圖)。
如第1及2圖所示，該陶瓷燒結體104具有一電容器形成層部分107(一第一介電多層部分)、一覆蓋該電容器形 成層部分107之上表面的上側蓋層部分108(一第二介層多層部分)、及一覆蓋該電容器形成層部分107之下表面的下側蓋層部分109(一第二介層多層部分)。該電容器形成層部分107具有一種結構，其中交替地層疊複數個陶瓷介電層105及複數個內部電極。這些內部電極係電源內部電極141及接地內部電極142。經由該陶瓷介電層105交替地層疊及配置該電源內部電極141及該接地內部電極142。該陶瓷介電層105係由一鈦酸鋇(一種高介電常數陶瓷)燒結體所形成，及作為一在該電源內部電極141與該接地內部電極142間之介電質(一絕緣體)。該電源內部電極141與該接地內部電極142兩者係以鎳為主要成分所形成之導體。在本實施例中，這些電源內部電極141、接地內部電極142之每一厚度係設定為2μm。
如第5至7圖所示，在該陶瓷燒結體104中形成複數個介層孔130。這些介層孔130沿著該陶瓷燒結體104之厚度方向延伸及穿過該陶瓷燒結體104，以及在整個該陶瓷燒結體104上係以一格子或晶格圖案(一陣列圖案)來配置。雖然為了方便說明，在該等圖式中描述4×4陣列介層孔130，但是實際呈現更多介層孔(更多列及行)。如第2圖所示，在該等介層孔130內形成具有鎳作為主要成分之電容器內介層導體(電源電容器內介層導體131及接地電容器內介層導體132)。這些複數個電源電容器內介層導體131、接地電容器內介層導體132連接該陶瓷燒結體104之第一電容器主表面102及第二電容器主表面103。更特別地， 每一電源電容器內介層導體131穿過每一電源內部電極141(見第2及5圖)，以及這些電源電容器內介層導體131及電源內部電極141彼此電連接。另一方面，每一接地電容器內介層導體132穿過每一接地內部電極142(見第2及6圖)，以及這些接地電容器內介層導體132及接地內部電極142彼此電連接。從第5圖可清楚知道，該電源內部電極141係一在該等接地電容器內介層導體132周圍設置有複數個空隙143(clearance)(圓形開放區域圖案)之平面(或平坦)導體。由於此空隙143，該電源內部電極141沒有接觸該接地電容器內介層導體132。同樣地，從第6圖可清楚知道，該接地內部電極142係一在該等電源電容器內介層導體131周圍設置有複數個空隙144(圓形開放區域圖案)之平面(或平坦)導體。由於此空隙144，該接地內部電極142沒有接觸該電源電容器內介層導體131。
如第1及2圖所示，該上側及下側蓋層部分108及109係設置成暴露於該陶瓷燒結體104之表面層部分。如下面更詳細說明，該上側蓋層部分108係設置成暴露於該第一電容器主表面102上。該下側蓋層部分109係設置成暴露於該第二電容器主表面103。該等上側及下側蓋層部分108、109之每一者具有一種結構，其中層疊(或積層)複數個陶瓷介電層153。該陶瓷介電層153係由相同於該電容器形成層部分107之陶瓷介電層105的材料(具體而言為鈦酸鋇)所製成，及係形成比該陶瓷介電層105厚。以此可適當地獲得該陶瓷電容器101之高絕緣特性及防潮性等。
如第3至7圖所示，該陶瓷燒結體104在4個角部之每一者上(在相鄰兩個電容器側表面間之邊界部上)具有一平坦狀的側斜面部161。例如，該側斜面部161相對於該相鄰的第一電容器側表面181及第四電容器側表面184中之一電容器側表面(該第一電容器側表面181)的斜面長度C1(見第5圖)係0.55mm以上(在本實施例中，0.6mm)。再者，該側斜面161相對於該第一電容器側表面181之斜面角θ1(亦見第5圖)係45°。因此，該相鄰第一電容器側表面181與側斜面部161間之角度係一鈍角(180°-θ1=135°)。
如第2圖所示，該上側蓋層部分108具有一角部154，其中該角部154係該第一電容器主表面102與第一至第四電容器側表面181~184每一者間之邊界部，及亦是該第一電容器主表面102與該側斜面部161間之邊界部，以及在該角部154上形成一平坦狀的斜面部162。同樣地，該下側蓋層部分109具有一角部155，其中該角部155係該第二電容器主表面103與第一至第四電容器側表面181~184每一者間之邊界部及亦是該第二電容器主表面103與該側斜面部161間之邊界部，以及在該角部155上形成一平坦狀的斜面部163。
在此，該斜面部162相對於該第一電容器主表面102之斜面深度C2(見第2圖)係0.1mm。相同於該斜面深度C2，該斜面部163相對於該第二電容器主表面103之斜面深度C3(亦見第2圖)亦是0.1mm。亦即，該等斜面深度C2、C3之每一者小於該陶瓷燒結體104之厚度(在本實施例 中，0.8mm)的1/2(一半)。再者，該等斜面深度C2、C3之每一者係該斜面長度C1(0.6mm)之1/6(六分之一)。
如第2圖所示，該斜面部162相對於該第一電容器主表面102之斜面角θ2、及該斜面部163相對於該第二電容器主表面103之斜面角θ3係45°。因此，該相鄰第一電容器主表面102與斜面部162間之角度係一鈍角(180°-θ2=135°)。該相鄰第二電容器主表面103與斜面部163間之角度亦是一鈍角(180°-θ3=135°)。
再者，該斜面部162相對於該電容器側表面(例如，該第四電容器側表面184)之斜面角θ4、及該斜面部163相對於該電容器側表面(例如，該第四電容器側表面184)之斜面角θ5亦是45°。因此，該相鄰電容器側表面(例如，該第四電容器側表面184)與斜面部162間之角度係一鈍角(180°-θ4=135°)。該相鄰電容器側表面(例如，該第四電容器側表面184)與斜面部163間之角度亦係一鈍角(180°-θ5=135°)
此外，該斜面部162相對於該側斜面部161之斜面角(未顯示)、及該斜面部163相對於該側斜面部161之斜面角(未顯示)亦是45°。因此，該相鄰的側斜面部161與斜面部162間之角度、及該相鄰的側斜面部161與斜面部163間之角度亦是鈍度(180°-45°=135°)。在本實施例中，因為該等相鄰斜面部162間之角度及該等相鄰斜面部163間之角度亦是鈍角，所以在該陶瓷燒結體104中之相鄰兩個表面間的每一角度係鈍度。
如第1至4圖所示，在該陶瓷燒結體104之第一電容器主表面102上，形成複數個突出第一電源電極111(表面層電極)及複數個突出第一接地電極112(表面層電極)。該第一電源電極111與該電源電容器內介層導體131上之第一電容器主表面102側的端面直接連接。該第一接地電極112與該接地電容器內介層導體132上之第一電容器主表面102側的端面直接連接。
再者，在該陶瓷燒結體104之第二電容器主表面103上，形成複數個突出第二電源電極121(表面層電極)及複數個突出第二接地電極122(表面層電極)。該第二電源電極121與該電源電容器內介層導體131上之第二電容器主表面103側的端面直接連接。該第二接地電極122與該接地電容器內介層導體132上之第二電容器主表面103側的端面直接連接。因此，該等第一及第二電源電極111及121與該電源電容器內介層導體131電連接及亦電連接至每一電源內部電極141。該等第一及第二接地電極112及122與該接地電容器內介層導體132電連接及亦電連接至每一接地內部電極142。
如第1圖所見，在該第一電容器主表面102側上之該等第一電源電極111及第一接地電極112經由該介層導體43、該導體層42、該介層導體47、該終端墊44、該焊料凸塊45及該IC晶片21之表面連接端22電連接至該IC晶片21。另一方面，在該第二電容器主表面103側上之該等第二電源電極121及第二接地電極122經由該介層導體 43、該導體層42、該介層導體47、該BGA墊48及該焊料凸塊49電連接至一在該母板中所設置之電極(一接點)(未顯示)。
如第1至4圖所示，該等第一電源電極111、第一接地電極112及第二電源電極121、第二接地電極122係以鎳為主要成分所形成，以及以一鍍銅層(未顯示)完全塗佈或覆蓋它們的表面。第一電源電極111、第一接地電極112及第二電源電極121、第二接地電極122及電源電容器內介層導體131及接地電容器內介層導體132剛好設置在該IC晶片21之大致中心部分下方。在本實施例中，該等第一電源電極111、第一接地電極112及第二電源電極121、第二接地電極122之每一厚度係設定成大於或等於20μm且小於或等於40μm。
例如，當以來自該母板側之通電經由該等第二電源電極121及第二接地電極122施加橫跨該電源內部電極141與該接地內部電極142之電壓時，電荷(例如，正電荷)累積在該電源內部電極141中及電荷(例如，負電荷)累積在該接地內部電極142中。因此，該陶瓷電容器101作為一電容器。再者，在陶瓷電容器101中，該等電源電容器內介層導體131及該接地電容器內介層導體132係依序交替地配置且該等電源電容器內介層導體131及接地電容器內介層導體132兩者彼此相鄰。此外，設定電流流動之方向，以致於朝該電源電容器內介層導體131及朝該接地電容器內介層導體132之電流流動的兩個方向係彼此相對的。以 這些電流流動方向之配置及設定可達成電感成分之減少。
如第2及3圖所見，在該陶瓷燒結體104之外表面上設置一第一金屬層171。該第一金屬層171覆蓋所有該角部154(該斜面部162)及亦幾乎覆蓋所有該第一電容器主表面102。亦即，該第一金屬層171在該陶瓷燒結體104之厚度方向上的長度幾乎等於該上側蓋層部分108之厚度。再者，沒有以該第一金屬層171覆蓋該第一電容器主表面102側上之該等第一電源電極111及第一接地電極112的第一電源電極111，但是該第一金屬層171與該第一接地電極112成一體。因此，該第一金屬層171亦作為一用於接地之導體層(一接地導體層)。更特別地，該第一金屬層171(及該第一接地電極112)是一幾乎覆蓋所有該第一電容器主表面102之平面(或平坦)導體，及具有用以避免與該第一電源電極111接觸之複數個空隙113(圓形開放區域圖案)。在此，該第一電源電極111係一在該第一電容器主表面102上所形成之圓形導體，以及它的直徑係設定成約500μm。
此外，如第2及4圖所見，在該陶瓷燒結體104之另一外表面上設置一第二金屬層172。該第二金屬層172覆蓋所有該角部155(該斜面部163)及亦幾乎覆蓋所有該第二電容器主表面103。亦即，該第二金屬層172在陶瓷燒結體104之厚度方向上的長度幾乎等於該下側蓋層部分109之厚度。再者，沒有以該第二金屬層172覆蓋該第二電容器主表面103側上之該等第二電源電極121及第二接地電 極122的第二接地電極122，但是該第二金屬層172與該第二電源電極121成一體。因此，該第二金屬層172亦作為一用於電源之導體層(一電源導體層)。更特別地，該第二金屬層172(及該第二電源電極121)是一幾乎覆蓋所有該第二電容器主表面103之平面(或平坦)導體，及具有用以避免與該第二接地電極122接觸之複數個空隙114(圓形開放區域圖案)。在此，該第二接地電極122係一在該第二電容器主表面103上所形成之圓形導體，以及它的直徑係設定成約500μm。
如第2圖所示，分別覆蓋該等角部154及155之該等第一及第二金屬層171及172的外表面具有一彎曲表面。如下面所更詳細說明，一在該第一金屬層171之覆蓋該角部154(該斜面部162)的外表面與該第一金屬層171之覆蓋該第一電容器主表面102的外表面間之連接部173係該彎曲表面(半徑係約0.05mm)。同樣地，一在該第二金屬層172之覆蓋該角部155(該斜面部163)的外表面與該第二金屬層172之覆蓋該第二電容器主表面103的外表面間之連接部174亦是該彎曲表面(半徑係約0.05mm)。藉此，因為能在因溫度變化所造成之該填充材料92的變形之發生時緩和對該等第一及第二金屬層171及172之應力集中，所以可預期防止在填充材料92中發生裂縫之效果。
該等第一及第二金屬層171及172係以相同於該等第一電源電極111、第一接地電極112及第二電源電極121、第二接地電極122之鎳作為主要成分所形成之層，以及以 一鍍銅層(未顯示)塗佈或覆蓋它們的表面。這些第一及第二金屬層171及172之每一厚度大於或等於5μm且小於或等於40μm(在本實施例中，它大於或等於20μm且小於或等於40μm)。該等第一及第二金屬層171及172之厚度比該等電源內部電極141、接地內部電極142之厚度厚，以及等於該等第一電源電極111、第一接地電極112及第二電源電極121、第二接地電極122之厚度。在此，在本實施例中，該等第一及第二金屬層171及172之厚度不是均勻的厚度。如下面所更詳細說明，該等第一及第二金屬層171及172之彎曲表面的厚度比該等第一及第二金屬層171及172之非彎曲表面的厚度薄。再者，分別覆蓋該等斜面部162及163之第一及第二金屬層171及172的厚度等於分別覆蓋該第一及第二電容器主表面102及103之第一及第二金屬層171及172的厚度。然而，覆蓋該等斜面部162及163之第一及第二金屬層171及172可比覆蓋該第一及第二電容器主表面102及103之第一及第二金屬層171及172厚，或比覆蓋該第一及第二電容器主表面102及103之第一及第二金屬層171及172薄。或者是，該等第一及第二金屬層171及172之厚度可以是均勻的。
在下面中，將說明一種用以製造該陶瓷電容器101之方法。
第一，形成一陶瓷製第一生胚薄片211(見第8圖)及一陶瓷製第二生胚薄片212(見第9圖)，每一生胚薄片具有約7μm厚度。並且，形成一具有約30μm厚度之陶瓷製第三 生胚薄片213(見第10圖)。第一及第二生胚薄片211、212每一者係一沿著平面方向之縱向及橫向上配置有複數個方形產物部251(每一方形產物部251成為該陶瓷介電層105)之多裝置形成生胚薄片(multi-device-forming green sheet)。該第三生胚薄片213係一沿著平面方向之縱向及橫向上配置有複數個方形產物部252(每一方形產物部252成為該陶瓷介電層153)之多裝置形成生胚薄片。
第二，以一網版印刷在該等產物部251及252中施加及乾燥用於該內部電極之鎳膏。經由此製程，在該第一生胚薄片211中形成一最後會成為該電源內部電極141之電源內部電極部214(見第8圖)，以及在該第二生胚薄片212中形成一最後會成為該接地內部電極142之接地內部電極部215(見第9圖)。在該電源內部電極部214中，設置一在燒結(燃燒或燒成)製程後成為該空隙143(見第5圖)之孔部241。在該接地內部電極部215中，設置一在燒結製程後成為該空隙144(見第6圖)之孔部242。
在一後續積層(或堆疊)製程中，在一由PET樹脂(聚對苯二甲酸乙二酯樹脂)所製成之支撐薄片253(見第12圖)上層疊複數個該第三生胚薄片213，同時藉由加熱保持在65℃之溫度，然後，此部分最後成為該下側蓋層部分109。接下來，在該最上第三生胚薄片213之上表面上(亦即，在成為該下側蓋層部分109之該部分的上表面上)，交替地層疊該等第一生胚薄片211及第二生胚薄片212，然後，此部分最後成為該電容器形成層部分107。再者，在該等第 一及第二生胚薄片211、212之上表面側上(亦即，在成為該電容器形成層部分107之該部分的上表面上)層疊複數個該第三生胚薄片213，然後，此部分最後成為該上側蓋層部分108。因此，層疊及結合該第一至第三生胚薄片211~213成為一體，然後，設置一多重裝置形成多層單元216，其中在沿著平面方向之縱向及橫向上配置複數個方形產物區域217(每一產物區域成為該陶瓷電容器101)(見第11及12圖)。
在一後續孔形成(或打孔)製程中，藉由一使用一雷射光束機之雷射加工，在該多重裝置形成多層單元216中形成該複數個介層孔130，以便穿過該多重裝置形成多層單元216，以及亦在該支撐薄片253中形成一與該介層孔130相通之開口254，以穿過該支撐薄片253(見第13圖)。
在一後續導體形成製程中，藉由使用一膏加壓填充機(paste pressing filling machine)(未顯示)等，以介層導體鎳膏(介層導體形成材料)填充每一介層孔130。在此製程中，該介層導體鎳膏不僅填充該介層孔130，而且亦填充該開口254。經由此製程，形成一最後成為該等電源電容器內介層導體131、接地電容器內介層導體132之導體部分218(見第13圖)。
接下來，在一平板狀的下模箱(flat drag)(未顯示)上設置一由矽橡膠(或矽膠)所製成之0.1mm厚度的橡膠薄片255(見第14圖)。然後，將一由該多重裝置形成多層單元216及該支撐薄片253所形成之多層單元放置在該橡膠薄 片255上且該多重裝置形成多層單元216之上表面(該第一電容器主表面102)面向下。之後，在該支撐薄片253上設置一由矽橡膠(或矽膠)所製成之0.1mm厚度的橡膠薄片256，以及在該橡膠薄片256上設置一上模箱(rope)(未顯示)。隨後，在該上模箱與該下模箱間施加一朝堆疊方向之衝壓力(1000kg/cm2)，同時藉由加熱保持在80℃之溫度(一高壓衝壓製程)。因此，該第一至第三生胚薄片211~213彼此牢固地成為一體。
在此，關於該多重裝置形成多層單元216，具有重疊區域及非重疊區域，其中該電源內部電極部214與該接地內部電極部215在厚度方向上彼此部分重疊及部分不重疊。因為這樣，所以階梯(電極階梯)出現在該多重裝置形成多層單元216之上表面及下表面上。因此，在本實施例中，該多重裝置形成多層單元216之上表面與該橡膠薄片255(軟性材料)接觸，以及因此，該橡膠薄片255因它的彈性變形而適合於該等電極階梯(使該橡膠薄片255彈性地變形，以與該等電極階梯相應或一致)。
在該高壓衝壓製程後所發生之一剝離製程中，從該多重裝置形成多層單元216剝除或移除該支撐薄片253(見第15圖)。接下來，在一平板狀的下夾具(未顯示)上設置一金屬板257，以及在該金屬板257上設置該多重裝置形成多層單元216(見第16圖)。再者，在該多重裝置形成多層單元216上設置一金屬板258，以及在該金屬板258上設置一上夾具(未顯示)。隨後，在該上與下夾具間施加一朝堆 疊方向之衝壓力(200kg/cm2)，同時藉由加熱保持在80℃之溫度(一表面衝壓製程)。經由此製程，在該導體部分218從該多重裝置形成多層單元216之第二電容器主表面103(及該第一電容器主表面102)突出之情況中，加壓及壓碎它的突出部。因此，該導體部分218之一端面的高度變成等於該第二電容器主表面103(及第一電容器主表面102)之高度。
在一後續溝槽部形成製程中，沿著該產物區域217之輪廓221實施一雷射加工。經由此製程，形成一在該多重裝置形成多層單元216之上表面(該第一電容器主表面102)上有開口之溝槽部222及一在該多重裝置形成多層單元216之下表面(該第二電容器主表面103)上有開口之溝槽部223(見第17及18圖)。關於這些溝槽部222及223，如第19圖所示，一開口部259之寬度係設定為300μm，一底部260之寬度係設定為100μm，以及其深度係設定為100μm，而該等溝槽部222及223在剖面上具有顛倒梯形形狀。該溝槽部222係一用以在該第一電容器主表面102與第一至第四電容器側表面181~184每一者間之邊界部上形成該斜面部162的溝槽部。該溝槽部223係一用以在該第二電容器主表面103與第一至第四電容器側表面181~184每一者間之邊界部上形成該斜面部163的溝槽部。在此，用以形成該等溝槽部222、223之雷射條件之一係照射該多重裝置形成多層單元216之雷射的光束直徑。例如，較佳的是，該雷射光束直徑係100μm以上。
在後續表面層電極部形成製程及金屬層部塗佈(或覆蓋)製程中，以印刷在該多重裝置形成多層單元216之上表面(該第一電容器主表面102)施加鎳膏，以及形成一最後成為該第一電源電極111之第一表面層電極部228，以便覆蓋該導體部分218之上端面(見第20及21圖)。同時，以印刷在該多重裝置形成多層單元216之上表面及斜面部162(該角部154)上施加鎳膏，以及形成一最後成為該第一接地電極112之第一表面層電極部229(一最後成為該第一金屬層171之第一金屬層部232)，以便覆蓋該導體部分218之上端面及該角部154(見第20及21圖)。亦即，在該表面層電極部形成製程的同時，實施該金屬層部覆蓋製程。
再者，以印刷在該多重裝置形成多層單元216之下表面(該第二電容器主表面103)及斜面部163(該角部155)上施加鎳膏，以及形成一最後成為該第二電源電極121之第二表面層電極部230(一最後成為該第二金屬層172之第二金屬層部233)，以便覆蓋該導體部分218之下端面及該角部155(見第21圖)。同時，以印刷在該多重裝置形成多層單元216之下表面上施加鎳膏，以及形成一最後成為該第二接地電極122之第二表面層電極部231，以便覆蓋該導體部分218之下端面(見第21圖)。隨後，乾燥及因而固化該等第一及第二表面層電極部228~231至某一程度。
在一後續開槽製程中，對該溝槽部222之底部260(見第19圖)實施一雷射加工。經由此製程，形成一最後成為該凹部185之斷裂溝槽261及一最後成為該凹部186之斷 裂溝槽262(見第22及23圖)。該斷裂溝槽261係在該溝槽部222之底部260上開出的及沿著該產物區域217之輪廓221配置，以及形成穿孔(perforation)。更特別地，該斷裂溝槽261係由沿著該輪廓221不連續地配置之複數個孔部分265所構成(見第23圖)。另一方面，該斷裂溝槽262係在該溝槽部222之底部260上開出的及沿著該輪廓221配置，以及形成一狹縫。
再者，在該開槽製程中，亦對該溝槽部223之底部260實施該雷射加工。經由此製程，形成一最後成為該凹部185之斷裂溝槽(未顯示)及一最後成為該凹部186之斷裂溝槽264(見第22圖)。該斷裂溝槽(未顯示)係在該溝槽部223之底部260上開出的及沿著該輪廓221配置，以及形成穿孔。更特別地，該斷裂溝槽(未顯示)係由沿著該輪廓221不連續地配置之複數個孔部分(未顯示)所構成。另一方面，該斷裂溝槽264係在該溝槽部223之底部260上開出的及沿著該輪廓221配置，以及形成一狹縫。在本實施例中，在形成該等穿孔之該斷裂溝槽261的背面上，定位形成該裂縫之該斷裂溝槽264。在形成該狹縫之該斷裂溝槽262的背面上，定位形成該等穿孔之該斷裂溝槽(未顯示)。
在一後續貫穿孔(penetration hole)形成製程中，藉由對該產物區域217之縱向及橫向輪廓221間的交叉區域(亦即，該產物區域217之角部區域)實施一雷射加工，形成一貫穿孔226(見第24圖)。該貫穿孔226係一用以在該陶瓷電容器101中之相鄰兩個電容器側表面間的邊界部上形成 該側斜面部161之孔。
在一後續燒結(燃燒或燒成)製程中，對上面形成有每一第一及第二表面層電極部228~231之該多重裝置形成多層單元261進行脫脂，以及在一氧化氛圍(oxidative atmosphere)中進一步實施該燒結有一段特定時間。此時之燒結溫度係設定為可燒結鈦酸鋇之1300℃的溫度。因此，燒結在第一至第三生胚薄片211~213每一者中之鈦酸鋇，以及獲得該陶瓷燒結體104。同時，燒結在電源內部電極部214、接地內部電極部215每一者中之鎳，以及因而形成該等電源內部電極141、接地內部電極142。並且，燒結在第一及第二表面層電極部228~231每一者中之鎳，以及因而形成該等第一電源電極111、第一接地電極112及第二電源電極121、第二接地電極122。再者，燒結在該介層導膏體鎳中之鎳，以及因而形成該等電源電容器內介層導體131、接地電容器內介層導體132。
接下來，經由無電解電鍍以銅鍍覆該所獲得陶瓷燒結體104所具有之第一電源電極111、第一接地電極112及第二電源電極121、第二接地電極122的每一者(厚度大約10μm)。經由此鍍覆，在該等第一電源電極111、第一接地電極112及第二電源電極121、第二接地電極122(該等第一及第二金屬層171及172)之每一者上形成上述鍍銅層。
在一後續分割製程中，沿著該等溝槽部222、223(更特別地，沿著該等斷裂溝槽261、262及264)切割該多重裝置形成多層單元216。經由此分割製程，將該等產物區域217 分割成各自產物區域217，以及獲得複數件該陶瓷電容器101(見第2圖)。
當在該配線基板10中安裝此陶瓷電容器101時，先藉由一般方法形成具有該安裝開口部91之該核心基板11，以作為該安裝之準備。然後，將該陶瓷電容器101安裝在該核心基板11之安裝開口部91中，以及以該熱固性樹脂填充材料92填充該安裝開口部91之內表面與該陶瓷電容器101之第一至第四電容器側表面181~184間之間隙。隨後，當實施一加熱製程時，硬化該填充材料92，因而將該陶瓷電容器101固定或鞏固在該安裝開口部91中。
再者，基於一般方法，在該核心基板11之核心主表面12及該陶瓷電容器101之第一電容器主表面102上形成該主表面側增層31。並且，在該核心基板11之核心後表面13及該陶瓷電容器101之第二電容器主表面103上形成該後表面側增層32。因此，完成由該核心基板11及該等主表面側增層31及後表面側增層32所形成之該配線基板10。
有鑑於前述，依據本實施例，獲得下面效果。
(1)在本實施例之製造該陶瓷電容器101的方法中，在該燒結製程前之該溝槽部形成製程中形成要成為該等斜面部162及163之該等溝槽部222及223。再者，在該燒結製程前之該開槽製程中形成該等斷裂溝槽261、262及264。此外，在該燒結製程前之該貫穿孔形成製程中形成要成為該側斜面部161之該貫穿孔226。亦即，處理或加工比該等陶瓷介電層105、153更軟及更易處理之該等第一至 第三生胚薄片211~213，以便形成該等溝槽部222及223、該等斷裂溝槽261、262及264以及該貫穿孔226。藉此，可允許以短時間及低成本形成該等斜面部162及163、該等斷裂溝槽261、262及264以及該貫穿孔226，此表示可以短時間及低成本形成該陶瓷電容器101。
(2)在專利文件2之相關技藝中，因為在該燒結製程後，以該滾筒磨光製程形成該斜面部，所以減少尺寸之準確性，以及可能因像碎裂(chipping)之外觀缺陷(不良外觀)的發生而減少良率。因此，在本實施例中，藉由實施該雷射加工，形成該等斜面部162及163以及該側斜面部161。因此，可準確地形成這些斜面部162及163以及側斜面部161。此外，因為在該製程期間很少出現粒子，所以可防止外觀缺陷，以及此造成良率之增加。
(3)再者，在專利文件2之相關技藝中，因為在該斜面部之形成的同時，移除該表面層電極，所以在該陶瓷電容器之角部上暴露及出現一脆弱的陶瓷介電層。在此情況中，在該配線基板中安裝該陶瓷電容器時，應力集中在該角部上，以及因此，在該陶瓷電容器101之外周圍上容易出現及發展出或伸展出裂縫。此造成良率之減少。因此，在本實施例中，以該等第一及第二金屬層171及172覆蓋在該等角部154及155上之該脆弱的陶瓷介電層153。因此，增加該陶瓷燒結體104之韌性(toughness)或韌度(tenacity)。於是，縱使在該配線基板10中安裝時，一外部應力集中在該等角部154及155上，可抑制該裂縫之發 生，其中該裂縫之起點係該陶瓷電容器101之外周圍表面。此導致良率之增加。
(4)在本實施例中，該第一金屬層171不僅覆蓋該斜面部162(該角部154)，而且亦覆蓋該第一電容器主表面102。同樣地，該第二金屬層172不僅覆蓋該斜面部163(該角部155)，而且亦覆蓋該第二電容器主表面103。因此，該等第一及第二金屬層171、172與該等第一樹脂內層絕緣層33、34間之每一接觸面積變大了，以及該陶瓷電容器101與該等第一樹脂內層絕緣層33、34間之黏著強度增加了。此外，改善該等主表面側增層31、後表面側增層32之表面的平坦度或均勻度，以及此有助於該IC晶片21之安裝。根據前述，可防止因該熱膨脹所造成之該等主表面側增層31、後表面側增層32的掀起及剝離之發生，因而能獲得高可靠性。
(5)在本實施例中，同時形成該等第一及第二金屬層171、172以及該等第二電源電極121、第二接地電極122。換句話說，該等第一及第二金屬層171、172不需要與該等第二電源電極121、第二接地電極122分開形成，亦即，不需要用以只形成該等第一及第二金屬層171、172之另一製程。因此，可減少製程之數目，亦即，該陶瓷電容器101之製造程序變得比較容易。再者，因為該接地導體層及該電源導體層之面積變大了，所以可降低電阻。
(6)在本實施例之陶瓷燒結體104中，該等相鄰的兩個表面間之每一角度係鈍角。因此，在該陶瓷燒結體104之 外表面上沒有應力集中傾向部分(stress concentration-prone part)，以及此進一步減少在該填充材料92中出現裂縫的傾向。進一步改善該配線基板10之可靠性。
(7)例如，可在分割該多重裝置形成多層單元216成複數個多層單元後，在該燒結製程中個別燒結這些多層單元。然而，在此情況中，可能增加在燒結後之陶瓷電容器101的翹曲。因此，在本實施例中，當該多重裝置形成多層單元216在該燒結製程中時，它被燒結。因此，可減少在該燒結後之陶瓷電容器101的翹曲量。據此，可將該陶瓷電容器101輕易地嵌入或建立在該配線基板10中。
(8)在本實施例中，因為在該陶瓷電容器101之第二至第四電容器側表面182~184上形成該等凹部185及186，所以當將該陶瓷電容器101安裝至該配線基板10中時，接觸該陶瓷燒結體104之外表面的該填充材料92輕易地進入該等凹部185及186內部。結果，增加該陶瓷電容器101與該填充材料92間之結合或接合強度，以及此導致該配線基板10之可靠性的進一步增加。
(9)在本實施例中，該陶瓷電容器101係剛好設置在該IC晶片安裝區域23上所安裝之該IC晶片21下方。因此，一連接該陶瓷電容器101與該IC晶片21之導線的長度變短，還有可防止該導線之電感成分的增加。因此，可確保該IC晶片21之切換雜訊因該陶瓷電容器101而降低，以及亦可達成電源電壓之穩定。此外，因為可抑制該IC晶片21與該陶瓷電容器101間之雜訊滲入(noise infiltration) 至極小程度，所以可獲得高可靠性而沒有像故障之失敗的發生。
(10)在本實施例中，因為該IC晶片安裝區23係設置在剛好該陶瓷電容器101上方之區域中，所以具有高剛性及低熱膨脹係數之該陶瓷電容器101支撐在該IC晶片安裝區域23上所安裝之該IC晶片21。因此，在該IC晶片安裝區域23上之該主表面側增層31的變形不易發生，以及可穩定地支撐在該IC晶片安裝區域23上所安裝之該IC晶片21。因此，由於高熱值或低-k(低介電常數)IC晶片用以作為該IC晶片21，此允許一易受熱應力影響之具有10mm見方或更大尺寸的大IC晶片。
可如下改變或修改本實施例。
在本實施例中，在該導體形成製程後，實施該溝槽部形成製程。然而，可改變此溝槽部形成製程之製程次序。例如，可在該積層製程後及在該孔形成製程前，實施該溝槽部形成製程，或者可以在該孔形成製程後及在該導體形成製程前，實施該溝槽部形成製程。
在本實施例之溝槽部形成製程中，形成用以構成該斜面部162之該溝槽部222，以及亦形成用以形成該斜面部163之該溝槽部223。然而，可能在該溝槽部形成製程中沒有形成該等溝槽部222及223中之一。
雖然在本實施例中之該等斜面部162及163以及該側斜面部161係該等平坦狀的斜面部，但是它們可能是彎曲的斜面部。關於此彎曲的斜面部，因為一角部或角度沒有 出現在該斜面部中，所以可確保該應力集中之緩和。然而，因為很難顯著且準確地形成該彎曲的斜面部，所以該平坦狀的斜面部係較佳的。
在本實施例之開槽製程中，只在隨後要成為該等第二至第四電容器側表面182~184之部分上形成該等斷裂溝槽261、262及264以及該斷裂溝槽(未顯示)。然而，可在一隨後要成為該第一電容器側表面181之部分上形成該等斷裂溝槽261、262及264以及該斷裂溝槽(未顯示)。
在本實施例中，該第一金屬層171與該第一接地電極112成為一體，以及該第二金屬層172與該第二電源電極121成為一體。然而，該第一金屬層171相對於該第一接地電極112可形成為一個別物件，以及該第二金屬層172相對於該第二電源電極121可形成為一個別物件。在此情況中，該等第一及第二金屬層171及172可只分別覆蓋該等角部154及155，或者除了該等角部154及155之外，該等第一及第二金屬層171及172還可配置成覆蓋該等第一及第二電容器主表面102及103，同時避開所有該等第一電源電極111、第一接地電極112及第二電源電極121、第二接地電極122。
在本實施例之陶瓷電容器101中，該上側蓋層部分108係設置在該陶瓷燒結體104之第一電容器主表面102側上，以及該下側蓋層部分109係設置在該陶瓷燒結體104之第二電容器主表面103側上。然而，該等上側及下側蓋層部分108及109可設置在該第一電容器主表面102側上 或第二電容器主表面103側上，或沒有蓋層部分可以設置在該第一及第二電容器主表面102及103上。
在本實施例中之該等上側及下側蓋層部分108及109的每一者具有下面結構：只層疊該複數個陶瓷介電層153。然而，如第25圖中之一陶瓷電容器301所示，該等上側及下側蓋層部分108及109之每一者可具有一種結構，其中交替地層疊該複數個陶瓷介電層153(第25圖中之角部154及155)與一沒有電連接至該等電源電容器內介層導體131、接地電容器內介層導體132之虛擬電極302。在此，一具有大面積之電極作為該虛擬電極302是較佳的。例如，它可以是一配置成在該等電源電容器內介層導體131、接地電容器內介層導體132周圍具有複數個空隙之平面(或平坦)導體圖案。藉由使用這樣的結構，該等第一及第二金屬層171及172與該虛擬電極302兩者可增加該陶瓷燒結體104在該等上側及下側蓋層部分108、109上之韌性或韌度。據此，可確實抑制在該等上側及下側蓋層部分108、109之外周圍發生裂縫。
在本實施例之配線基板10中，該陶瓷電容器101係安裝在該核心基板11之核心主表面12及核心後表面13上所開出之該安裝開口部91中。然而，沒有限制此安裝。例如，取代該安裝開口部91，形成一具有一封閉底部之凹部且只在該核心基板11之核心主表面12上開口的安裝開口部(例如，一非貫穿孔)，然後，可將該陶瓷電容器101安裝在此非貫穿孔中。
在本實施例中，該陶瓷電容器101係嵌入該核心基板11中。然而，一形成一比該陶瓷電容器101薄之陶瓷電容器(例如，它的厚度是0.08mm)，然後，例如在該主表面側增層31中嵌入此陶瓷電容器。
在此情況中，在該核心基板11之核心主表面12上層疊(或積層)一樹脂薄片(未硬化的第一樹脂內層絕緣層33)，然後，在固化(硬化)該樹脂薄片前，使用一安裝裝置(例如，Yamaha Motor Co.,Ltd.所製造之安裝裝置)，在該樹脂薄片上設置該陶瓷電容器。更特別地，設置該陶瓷電容器，以致於當加壓時，該陶瓷電容器之一部分(亦即，在該第二電容器主表面103側上之第二電源電極121及第二接地電極122)陷入該樹脂薄片。以此設置，確保該陶瓷電容器之定位。之後，硬化該樹脂薄片，因而形成該第一樹脂內層絕緣層33。並且，交替地形成該第二樹脂內層絕緣層35及該導體層42，因而完成該主表面側增層31。
藉由使用這樣的組態，相較於在該核心基板11中安裝該陶瓷電容器之組態，一電連接該IC晶片21及該陶瓷電容器之連接通道(connecting pass)(一電容器連接導線)變短了。藉此，因為防止該導線之電感成分增加，所以可確保該IC晶片21之切換雜訊因該陶瓷電容器而降低，以及亦可達成電源電壓之穩定。此外，因為可抑制該IC晶片21與該陶瓷電容器間之雜訊滲入至極小程度，所以可獲得高可靠性而沒有像故障之失敗的發生。
在本實施例中，雖然使用BGA(Ball Grid Array，球柵 陣列)作為該配線基板10之封裝，但是該封裝並非侷限於BGA。例如，亦可使用PGA(Pin Grid Array，針柵陣列)、LGA(Land Grid Arry，地柵陣列)等。
取代上述製造方法，可使用下面如第26及27圖所示之製造該陶瓷電容器的方法。在此方法中，在該溝槽部形成製程前，實施該表面層電極部形成製程，其中在該多重裝置形成多層單元216之第一電容器主表面102上事先形成該第一表面層電極部229。在該後續溝槽部形成製程中，藉由加熱使該第一表面層電極部229及該多重裝置形成多層單元216軟化至某一程度，以及在該第一表面層電極部229及該多重裝置形成多層單元216處於某一軟化狀態下，使用一具有錐形頂端之模壓或衝壓模具(stampling or pressing die)401來實施一衝壓製程。更特別地，實施該衝壓，以致於藉由以該衝壓模具401從上方施加一衝壓力至該第一表面層電極部229，以將該第一表面層電極部229之一部分推入或塞入該多重裝置形成多層單元216。經由此衝壓製程，形成如第27圖所示之溝槽部222。
再者，取代上述製造方法，可使用下面第28至30圖所示之製造該陶瓷電容器的方法。在此方法中，在該溝槽部形成製程前，實施該表面層電極部形成製程，其中在該多重裝置形成多層單元216之第一電容器主表面102上事先形成該第一表面層電極部229(見第28圖)。然後，藉由對具有該第一表面層電極部229之該多重裝置形成多層單元216實施一雷射加工，形成該溝槽部222。在此，在實 施該雷射加工後，沿著該產物區域217之輪廓221分割該第一表面層電極部229，以及使每一第一表面層電極部229電隔離(見第29圖)。從而，藉由實施該燒結製程，燒結該多重裝置形成多層單元216，以及接著，以印刷而在該燒結多重裝置形成多層單元216之溝槽部222上施加銀膏，以及另外，再次實施該燒結製程(亦即，實施二次金屬化)。因此，燒結該銀膏，藉此金屬化該溝槽部222，以及使該等隔離的第一表面層電極部229經由一金屬層402彼此連接(見第30圖)。在此情況中，亦可經由無電解電鍍以銅來鍍覆該已燒結的多重裝置形成多層單元216。
根據前述，本發明獲得如下優點及效果。
在本發明中，一種用以製造一陶瓷電容器(101；301)之方法，該陶瓷電容器(101：301)被嵌入在一配線基板(10)中且以一樹脂絕緣材料(填充材料92)與該陶瓷電容器(101；301)之外表面接觸，其中該陶瓷電容器(101；301)包括一板狀的電容器本體(陶瓷燒結體104)，該板狀的電容器本體(陶瓷燒結體104)具有一對位在厚度方向的彼此相對側上之電容器主表面(第一及第二電容器主表面102、103)及複數個電容器側表面(第一至第四電容器側表面181、182、183、184)，以及具有一種經由一陶瓷介電層(105；153)交替地層疊複數個內部電極(電源內部電極141、接地內部電極142)之結構，該方法包括：積層陶瓷製生胚薄片(第一至第三生胚薄片211、212、213)，該等陶瓷製生胚薄片(第一至第三生胚薄片211、212、213)之每一者之後成為 該陶瓷介電層(105、153)，以及結合該等生胚薄片(第一至第三生胚薄片211、212、213)成一體，以形成一多重裝置形成多層單元(216)，在該多重裝置形成多層單元中在沿著平面方向之縱向及橫向上配置複數個產物區域(217)，該等產物區域(217)之每一者成為該陶瓷電容器(101；301)；沿著該產物區域(217)之輪廓(221)，經由製程形成一溝槽部(222、223)，以在該等電容器主表面(第一及第二電容器主表面102、103)中之至少一者與該複數個電容器側表面(第一至第四電容器側表面181、182、183、184)間之邊界部上形成一斜面部(162、163)；在該溝槽部(222、223)之形成後，燒結該多重裝置形成多層單元(216)；以及在該燒結後，沿著該溝槽部(222、223)分割該等產物區域(217)成為各自產物區域(217)。
依據上述用以製造該陶瓷電容器之方法，因為在該燒結製程前，在該溝槽部形成製程中在該多重裝置形成多層單元(216)中形成要成為該斜面部(162、163)之該溝槽部(222、223)，所以處理或加工比該陶瓷介電層(105、153)更軟且更易處理之該等陶瓷製生胚薄片(第一至第三生胚薄片211、212、213)，以便形成該等溝槽部(222、223)。據此，可以短時間及低成本形成該斜面部(162、163)。
再者，在以該電容器本體(陶瓷燒結體104)之厚度方向上的長度除以該電容器本體(陶瓷燒結體104)之平面方向上的長度而獲得之數值所定義之縱橫比係設定為例如1/4以下之情況中，上述方法之應用具有一較大意義且係較佳 的。亦即，當該縱橫比係1/4以下時，該電容器本體(陶瓷燒結體104)成為一薄板，因而具有下面高的可能性：該電容器本體(陶瓷燒結體104)在屬於專利文件2所述之相關技藝的滾筒磨光製程之研磨時將斷裂或破裂。因此，產生本發明之目的。
在此，作為一適合陶瓷電容器之一個範例，它可以是一晶片電容器、一具有與複數個內部電極(電源內部電極141、接地內部電極142)電連接之複數個電容器內介層導體(電源電容器內介層導體131、接地電容器內介層導體132)及與在該複數個電容器內介層導體(電源電容器內介層導體131、接地電容器內介層導體132)之該等電容器主表面(第一及第二電容器主表面102、103)側上的端部(端面)電連接之複數個表面層電極(第一電源電極111、第一接地電極112、第二電源電極121、第二接地電極122)的電容器、及其它電容器。當該電容器具有該等表面層電極(第一電源電極111、第一接地電極112、第二電源電極121、第二接地電極122)時，確保與該配線基板(10)中之導體的連接。作為該陶瓷電容器，一介層陣列型電容器係較佳的，其中整個來看以一陣列圖案配置該複數個電容器內介層導體(電源電容器內介層導體131、接地電容器內介層導體132)。如果該陶瓷電容器具有這樣的結構，則可達成該陶瓷電容器之電感的減少，以及用於電源變動之平滑化的雜訊吸收及高速電源變成是可能的。再者，該陶瓷電容器之尺寸的收縮或縮小變成是可能的，以及此導致該配線基板 之總尺寸的縮小。此外，儘管該陶瓷電容器之小尺寸，還是可獲得高電容量，以及一更穩定的電源變成是可能的。
作為該陶瓷介電層(105、153)，較佳的是，使用一具有高介電常數之介電陶瓷(例如，鈦酸鋇、鈦酸鉛及鈦酸鍶)的燒結體。當使用該介電陶瓷之燒結體時，可實現一具有高電容量之陶瓷電容器。再者，作為該陶瓷介電層(105、153)，可使用一高溫燒結陶瓷(例如，氧化鋁、氮化鋁、氮化硼、碳化矽及氮化矽)之燒結體。或者，亦可使用一低溫燒結陶瓷(例如，藉由將像氧化鋁之無機陶瓷填充物加入硼矽酸玻璃或硼矽酸鉛玻璃所形成之玻璃陶瓷)之燒結體。
沒有特別限制該內部電極(電源內部電極141、接地內部電極142)、該電容器內介層導體(電源電容器內介層導體131、接地電容器內介層導體132)及該表面層電極(第一電源電極111、第一接地電極112、第二電源電極121、第二接地電極122)，但是在以同時或一併燒結方法形成上述導體及陶瓷介電層之情況中，該導體中之金屬粉末必須具有比該陶瓷介電層之燒結溫度高之熔點。例如，在以該高介電常數陶瓷(例如，鈦酸鋇等)形成該陶瓷介電層之情況中，可選擇鎳(Ni)、銅(Cu)、銀(Ag)、鈀(Pd)、鉑(Pt)等及這些材料之合金。此外，在以該所謂高溫燒結陶瓷(例如，氧化鋁等)形成該陶瓷介電層之情況中，可選擇鎢(W)、鉬(Mo)、錳(Mn)等及這些材料之合金作為一金屬化導體中之金屬粉末。在以該所謂低溫燒結陶瓷(例如，玻璃陶瓷等)形成該陶瓷介電層之情況中，可選擇銅(Cu)、銀(Ag)等及 這些材料之合金作為該金屬化導體中之金屬粉末。
作為該配線基板(10)，較佳的是，它具有該核心基板(11)及在該核心基板(11)之核心主表面(12)及核心後表面(13)上所形成之該等配線多層部分(31、32)，其中該核心基板(11)具有可在其中安裝該陶瓷電容器之該安裝開口部(91)。沒有特別限制用以形成此核心基板之材料，但是較佳的是，該核心基板主要是由高聚合物材料所製成。作為該高聚合物材料之一個範例，它是EP樹脂(環氧樹脂)、PI樹脂(聚醯亞胺樹脂)、BT樹脂(雙馬來醯亞胺-三嗪樹脂)及PPE樹脂(聚苯醚樹脂)等。再者，亦可使用這些樹脂與玻璃纖維(玻璃織布或玻璃不織布)或有機纖維(例如，聚醯胺纖維)之複合材料。
關於該用以製造該陶瓷電容器之方法，在該積層製程中，積層該等陶瓷製生胚薄片(第一至第三生胚薄片211、212、213)，該等生胚薄片(第一至第三生胚薄片211、212、213)之每一者之後成為該陶瓷介電層(105、153)，以及使該等生胚薄片(第一至第三生胚薄片211、212、213)結合成一體，因而形成多重裝置形成多層單元(216)，其中沿著平面方向之縱向及橫向配置複數個產物區域(217)，該等產物區域(217)之每一者成為該陶瓷電容器(101；301)。
在該後續溝槽部形成製程中，沿著該產物區域之輪廓(221)以該製程形成該溝槽部(222，223)，以在該等電容器主表面(第一及第二電容器主表面102、103)中之至少一者與該複數個電容器側表面(第一至第四電容器側表面181、 182、183、184)間之邊界部上形成該斜面部(162、163)。在此，較佳的是，在該溝槽部形成製程中所形成之該溝槽部(222、223)的剖面之形狀係一錐形形狀(tapered shape)。作為該錐形形狀，它可以是一顛倒梯形剖面、一顛倒三角形剖面等。再者，較佳的是，該溝槽部(222、223)所形成之該斜面部(162、163)係一平坦狀的斜面部。由於這些形狀，可比該彎曲的斜面部之形成的情況更準確且容易地形成該斜面部(162、163)。
在該溝槽部形成製程中，可經由一雷射加工形成該溝槽部(222、223)。在此情況中，在該燒結製程後及在該分割製程前，藉由金屬化該已燒結的多重裝置形成多層單元(216)，在該溝槽部(222、223)上形成該金屬層(402)。沒有限制用以形成該金屬層之方法。例如，可使用一所謂二次金屬化方法，其中先以印刷施加一像銀膏之導體膏及然後，燒結該膏。由於此金屬化，縱使在實施該雷射加工，以形成該溝槽部後，沿著該產物區域(217)之輪廓(221)分割該表面層電極部(第一表面層電極部229)，可經由在該溝槽部(222、223)上所形成之該金屬層(402)使該等隔離的表面層電極部(第一表面層電極部229)彼此連接。再者，在此情況中，較佳的是，以電鍍來鍍覆已燒結的多重裝置形成多層單元(216)。相較於該無電解電鍍，該電鍍允許在該已燒結的多重裝置形成多層單元(216)中輕易形成一鍍覆層，以及可確保產量之增加。
再者，在該溝槽部形成製程中，可例如以一衝壓製程 形成該溝槽部(222、223)。在此情況中，較佳的是，在實施該表面層電極部形成製程(在該製程中，形成該表面層電極部(第一及第二表面層電極部228、229、230、231)，其中該表面層電極部(第一及第二表面層電極部228、229、230、231)成為與在該多重裝置形成多層單元(216)之電容器主表面(第一及第二電容器主表面102、103)中之至少一者上的該導體部分(218)之端部連接之該表面層電極(第一電源電極111、第一接地電極112、第二電源電極121、第二接地電極122))後，在該溝槽部形成製程中藉由從上方衝壓該多重裝置形成多層單元(216)之表面層電極部(第一及第二表面層電極部228、229、230、231)，以形成該溝槽部(222、223)。更特別地，在該表面層電極部形成製程後，藉由加熱使該表面層電極部(第一及第二表面層電極部228、229、230、231)及該多重裝置形成多層單元(216)軟化至某一程度，以及使用一期望形狀的衝壓模具(401)，實施該衝壓製程。在該衝壓時，形成該溝槽部(222、223)，以致於利用該衝壓模具(401)將該表面層電極部(第一及第二表面層電極部228、229、230、231)之一部分推入或塞入該多重裝置形成多層單元(216)。藉由使用這樣的衝壓，因為沒有移除該表面層電極部(第一及第二表面層電極部228、229、230、231)在該溝槽部(222、223)上之部分，所以之後不需要再形成該金屬層。此外，由於該衝壓，可增加覆蓋該溝槽部(222、223)之該金屬層的黏著性或黏著度(adhesiveness or adhesion)。
除了該雷射加工及該衝壓製程之外，另一範例係一使用切割機之切割製程。作為該切割製程之一範例，將一切刀(壓切刀)壓靠在該多重裝置形成多層單元(216)之特定部分，同時平行移動該切刀。或者，亦可將一旋轉力壓靠在該多重裝置形成多層單元(216)之特定部分，同時旋轉及移動該旋轉刀。
此外，較佳的是，該斜面部(162、163)相對於該電容器主表面(第一及第二電容器主表面102、103)之斜面角(θ2、θ3)、及該斜面部(162、163)相對於該電容器側表面(第一至第四電容器側表面181、182、183、184)之斜面角(θ4、θ5)的每一者小於90°。
在該後續燒結製程中，燒結該多重裝置形成多層單元(216)。在此，較佳的是，在該燒結製程前，實施該開槽製程，其中藉由對該底部(260)實施一雷射加工，形成在該溝槽部(222、223)之底部(260)上有開口及沿著該產物區域(217)之輪廓(221)配置之該斷裂溝槽(261、262、264)。以此製程，處理或加工比該陶瓷介電層(105、153)更軟且更易處理之該陶瓷製生胚薄片(第一至第三生胚薄片211、212、213)，以便形成該斷裂溝槽(261、262、264)。因此，相較於在該燒結製程後，形成該斷裂溝槽，可以短時間及低成本形成該斷裂溝槽(261、262、264)。
此外，在該溝槽部(222、223)之剖面形狀係該顛倒梯形之情況中，當該溝槽部(222、223)之底部寬度係以「d」來表示及每一形成該斷裂溝槽(261)之凹部(亦即，穿孔)的 開口寬度係以「D」來表示時，較佳的是，實施該雷射加工，以便設定「d」與「D」間之關係成為「dD」。亦即，藉由設定這樣的關係，在該溝槽部之內表面與該凹部之內表面間之邊界上沒有邊緣出現，以及它的形狀成為一連續且平滑形狀。相較下，如果該關係係「d>D」，則可能是該裂縫之發生的原點或起點的邊緣會出現在該兩個內表面間之邊界上。因此，此關係係不適宜的。
再者，較佳的是，在該溝槽部形成製程後及在該燒結製程前，實施該貫穿孔形成製程，其中藉由對該產物區域(217)之縱向及橫向輪廓(221)間的交叉區域實施一雷射加工，形成該貫穿孔(226)，以便在相鄰兩個電容器側表面(第一至第四電容器側表面181、182、183、184)間之邊界部上形成該側斜面部(161)。以此製程，處理或加工比該陶瓷介電層(105、153)更軟且更易處理之該陶瓷製生胚薄片(第一至第三生胚薄片211、212、213)，以便形成該貫穿孔(226)。因此，以短時間及低成本，不僅可形成該斜面部(162、163)，而且亦可形成該側斜面部(161)。再者，縱使在以與該陶瓷電容器之外表面接觸的該樹脂絕緣材料將該陶瓷電容器安裝在該配線基板中時，一熱應力被施加至該樹脂絕緣材料，可緩和應力集中在相鄰兩個電容器側表面(第一至第四電容器側表面181、182、183、184)間之邊界部，因為設置有該側斜面部(161)。藉此，可確實防止在該樹脂絕緣材料中發生裂縫。此外，因為在該產物區域(217)之縱向及橫向輪廓(221)間之交叉區域上形成該貫穿孔(226)，所以可 形成該貫穿孔(226)而沒有喪失該陶瓷電容器之功能。
在此，關於該側斜面部(161)，它可以是一平坦狀的斜面部或一彎曲的斜面部。
較佳的是，在該溝槽部形成製程後及在該燒結製程前，實施該金屬層部覆蓋製程，其中以要成為該金屬層(第一及第二金屬層171、172)之該金屬層部(第一及第二金屬層部232、233)覆蓋(或塗佈)在該電容器主表面(第一及第二電容器主表面102、103)與該電容器側表面(第一至第四電容器側表面181、182、183、184)間之邊界部上的該電容器本體(陶瓷燒結體104)之角部(154、155)。利用此製程，因為在該燒結製程後，以該金屬層(第一及第二金屬層171、172)覆蓋在該角部(154、155)上之該脆弱的陶瓷介電層(153)，所以增加該電容器本體(陶瓷燒結體104)之韌性或韌度。於是，縱使在該燒結後之製程中(例如，在該配線基板中安裝時)一外部應力集中在該角部(154、155)上，可抑制該裂縫之發生，其中該裂縫之起點係該陶瓷電容器之外周圍表面。
例如，作為形成該金屬層(第一及第二金屬層171、172)之一部分或全部的金屬材料是銅、銀、鈷、鎳等。特別地，當該陶瓷電容器係在該配線基板中所嵌入之陶瓷電容器時，更佳的是，使用一像銅及銀之良好導體，作為形成該金屬層之最上表面的金屬材料。
較佳的是，使用相同於該複數個內部電極及該複數個表面層電極之金屬材料來形成該金屬層。藉由使用相同於 該內部電極及該表面層電極之金屬材料來形成該金屬層，不需要準備只特別用於該金屬層之其它金屬材料，以及可在相同條件(溫度、時間)下實施同時或一併燒結。此可維持製造成本之降低。
沒有特別限制該金屬層之厚度，但是較佳的是，該金屬層之厚度係該複數個內部電極之厚度或更厚。例如，5μm以上且50μm以下之厚度(5μm厚度50μm)係較佳的。亦即，如果該金屬層之厚度小於5μm，則因為該金屬層無法覆蓋該電容器本體(陶瓷燒結體104)之所有表面，所以可能無法適當地確保韌性或韌度，以及無法確實防止該裂縫在該電容器本體(陶瓷燒結體104)中之發生。另一方面，如果該金屬層之厚度大於50μm，則因為該金屬層之一部分傾向於從該電容器本體(特別是從該電容器側表面)脫落(或脫離)，所以在該角部(154、155)周圍暴露該陶瓷及可能發生該裂縫。
較佳的是，該金屬層不僅覆蓋該角部，而且亦覆蓋該電容器主表面及該電容器側表面。藉此，因為進一步增加該電容器本體(陶瓷燒結體104)之韌性或韌度，所以可確實抑制該裂縫之發生，其中該裂縫之起點係該陶瓷電容器之外周圍表面。
再者，較佳的是，在該燒結製程前，實施該孔形成製程(其中藉由實施一雷射加工，在該多重裝置形成多層單元(216)中形成該介層孔(130))、該導體形成製程(其中藉由以一介層導體形成材料填充該介層孔(130)來形成要成為該 電容器內介層導體(電源電容器內介層導體131、接地電容器內介層導體132)之該導體部分(218))、及該層電極部形成製程(其中在該多重裝置形成多層單元(216)之電容器主表面(第一及第二電容器主表面102、103)中之至少一者上形成要成為與該導體部分(218)之一端部連接的該表面層電極(第一電源電極111、第一接地電極112、第二電源電極121、第二接地電極122)之該表面層電極部(第一及第二表面層電極部228、229、230、231))，以及亦較佳的是，使該金屬層部覆蓋製程與該表面層電極部形成製程同時實施。利用這些製程，因為在該燒結製程後，以該金屬層及該表面層電極(第一電源電極111、第一接地電極112、第二電源電極121、第二接地電極122)覆蓋該脆弱的陶瓷介電層，所以進一步增加該電容器本體(陶瓷燒結體104)之韌性或韌度。於是，縱使在該燒結後之製程中(例如，在該配線基板中安裝時)一外部應力集中在該角部上，可確實抑制該裂縫之發生，其中該裂縫之起點係該陶瓷電容器之外周圍表面。此外，因為使該金屬層部覆蓋製程與該表面層電極部形成製程同時實施，所以相較於個別實施該金屬層部覆蓋製程與該表面層電極部形成製程，可以短時間及低成本形成該陶瓷電容器。
在此，在使該金屬層部覆蓋製程與該表面層電極部形成製程同時實施之情況中，較佳的是，當該金屬層除了覆蓋該角部之外，還覆蓋該電容器主表面時，該金屬層係配置成覆蓋該電容器主表面，同時避開該複數個表面層電極 之至少一部分。藉此，可防止因每一表面層電極間之電連接所造成的故障(短路等)，以及亦增加該電容器本體(陶瓷燒結體104)之韌性或韌度。
在該後續分割製程中，沿著該溝槽部(222、223)分割該等產物區域(217)成為各自產物區域(217)。以此製程，可立即獲得複數個陶瓷電容器。
在本發明中，下面方法亦得到相同於上述之優點及效果。一種用以製造一陶瓷電容器(101；301)之方法，該陶瓷電容器(101；301)被嵌入在一配線基板(10)中且一樹脂絕緣材料(填充材料92)與該陶瓷電容器(101；301)之外表面接觸，其中該陶瓷電容器(101；301)包括一板狀的電容器本體(陶瓷燒結體104)，該板狀的電容器本體(陶瓷燒結體104)具有一對位在厚度方向的彼此相對側上之電容器主表面(第一及第二電容器主表面102、103)及複數個電容器側表面(第一至第四電容器側表面181、182、183、184)以及具有經由陶瓷介電層(105、153)交替地層疊複數個內部電極(電源內部電極141、接地內部電極142)之結構，該電容器本體(陶瓷燒結體104)具有一第一介電多層部分(電容器形成層部分107)及一第二介電多層部分(上側蓋層部分108)，其中在該第一介電多層部分(電容器形成層部分107)中交替地層疊該複數個陶瓷介電層(105、153)與該複數個內部電極(電源內部電極141、接地內部電極142)，以及該第二介電多層部分(上側蓋層部分108)係設置成暴露於該對電容器主表面(第一及第二電容器主表面102、103)中之 至少一者，以及在該等電容器主表面(第一及第二電容器主表面102、103)中之至少一者與該複數個電容器側表面(第一至第四電容器側表面181、182、183、184)間之邊界部上形成一斜面部(162、163)，該方法包括：積層陶瓷製生胚薄片(第一至第三生胚薄片211、212、213)，該等陶瓷製生胚薄片(第一至第三生胚薄片211、212、213)之每一者之後成為該陶瓷介電層(105、153)，以及結合該等生胚薄片(第一至第三生胚薄片211、212、213)成一體，以形成一多重裝置形成多層單元(216)，在該多重裝置形成多層單元(216)中在沿著平面方向之縱向及橫向上配置複數個產物區域(217)，該等產物區域(217)之每一者成為該陶瓷電容器(101；301)；藉由沿著該產物區域(217)之輪廓(221)實施一雷射加工，形成一溝槽部(222、223)，以形成該斜面部(162、163)；在該溝槽部(222、223)之形成後，燒結該多重裝置形成多層單元(216)；以及在該燒結後，沿著該溝槽部(222、223)分割該等產物區域(217)成為各自產物區域(217)。
上述方法進一步包括：在該溝槽部(222、223)之形成後及在該燒結前，藉由對在該產物區域(217)之縱向及橫向輪廓(221)間的交叉區域實施一雷射加工，形成一貫穿孔(226)，以在相鄰兩個電容器側表面(第一至第四電容器側表面181、182、183、184)間之邊界部分上形成一側斜面部(161)，以及其中該斜面部(162、163)及該側斜面部(161)之每一者係一平坦狀的斜面部，以及該斜面部(162、163)相對於該電容器主表面(第一及第二電容器主表面102、103) 之斜面深度(C2、C3)係該側斜面部(161)相對於該相鄰兩個電容器側表面(第一至第四電容器側表面181、182、183、184)中之一電容器側表面(第一至第四電容器側表面181、182、183、184)的斜面長度(C1)之1/20以上且1/2以下。
在上述方法中，在該等陶瓷製生胚薄片之積層中，藉由在一支撐薄片上積層該複數個陶瓷製生胚薄片，形成該多重裝置形成多層單元，以及其中該方法進一步包括：在該等陶瓷製生胚薄片之積層後及在該溝槽部之形成前，藉由實施一雷射加工，形成一介層孔於該多重裝置形成多層單元中及形成一與該介層孔相通之開口於該支撐薄片中；藉由以一介層導體形成材料填充該介層孔及該開口，形成一要成為一電容器內介層導體之導體部分；在該導電部分之形成後，朝堆疊方向對一由該多重裝置形成多層單元及該支撐薄片所構成之多層單元施加一衝壓力；在該衝壓力之施加後，從該多重裝置形成多層單元移除該支撐薄片；以及在該支撐薄片之移除後，藉由朝該堆疊方向對該多重裝置形成多層單元施加一衝壓力，衝壓該多重裝置形成多層單元，以藉由壓碎該導體部分之一從該電容器主表面突出的突出部，使該導體部分之一端面的高度與該電容器主表面之高度相等。
在此以提及方式併入2009年6月1日所申請之日本專利申請案第2009-132290號之整個內容。
雖然上面已參考本發明之特定實施例來描述本發明，但是本發明並非侷限於上述實施例。熟習該項技藝者根據 上面教示可想到上述實施例之修改及變更。參考下面申請專利範圍來界定本發明之範圍。
10‧‧‧配線基板
11‧‧‧核心基板
12‧‧‧核心主表面
13‧‧‧核心後表面
16‧‧‧通孔導體
17‧‧‧插塞
21‧‧‧IC晶片
22‧‧‧表面連接端
23‧‧‧IC晶片安裝區域
31‧‧‧主表面側增層
32‧‧‧後表面側增層
33‧‧‧第一樹脂內層絕緣層
34‧‧‧第一樹脂內層絕緣層
35‧‧‧第二樹脂內層絕緣層
36‧‧‧第二樹脂內層絕緣層
37‧‧‧防焊阻劑
38‧‧‧防焊阻劑
40‧‧‧開口區域
41‧‧‧導體層
42‧‧‧導體層
43‧‧‧介層導體
44‧‧‧終端墊
45‧‧‧焊料凸塊
46‧‧‧開口區域
47‧‧‧介層導體
48‧‧‧BGA(球柵陣列)墊
49‧‧‧焊料凸塊
91‧‧‧安裝開口部
92‧‧‧填充材料
101‧‧‧陶瓷電容器
102‧‧‧第一電容器主表面
103‧‧‧第二電容器主表面
104‧‧‧陶瓷燒結體
105‧‧‧陶瓷介電層
107‧‧‧電容器形成層部分
108‧‧‧上側蓋層部分
109‧‧‧下側蓋層部分
111‧‧‧第一電源電極
112‧‧‧第一接地電極
113‧‧‧空隙
114‧‧‧空隙
121‧‧‧第二電源電極
122‧‧‧第二接地電極
130‧‧‧介層孔
131‧‧‧電源電容器內介層導體
132‧‧‧接地電容器內介層導體
141‧‧‧電源內部電極
142‧‧‧接地內部電極
143‧‧‧空隙
144‧‧‧空隙
153‧‧‧陶瓷介電層
154‧‧‧角部
155‧‧‧角部
161‧‧‧側斜面部
162‧‧‧斜面部
163‧‧‧斜面部
171‧‧‧第一金屬層
172‧‧‧第二金屬層
173‧‧‧連接部
174‧‧‧連接部
181‧‧‧第一電容器側表面
182‧‧‧第二電容器側表面
183‧‧‧第三電容器側表面
184‧‧‧第四電容器側表面
185‧‧‧凹部
186‧‧‧凹部
200‧‧‧角部
201‧‧‧核心主表面
202‧‧‧核心後表面
203‧‧‧安裝開口部
204‧‧‧核心基板
205‧‧‧電容器主表面
206‧‧‧電容器側表面
207‧‧‧電極
208‧‧‧陶瓷電容器
209‧‧‧黏著帶
210‧‧‧填充材料
211‧‧‧第一生胚薄片
212‧‧‧第二生胚薄片
213‧‧‧第三生胚薄片
214‧‧‧電源內部電極部
215‧‧‧接地內部電極部
216‧‧‧多重裝置形成多層單元
217‧‧‧產物區域
218‧‧‧導體部分
221‧‧‧輪廓
222‧‧‧溝槽部
223‧‧‧溝槽部
226‧‧‧貫穿孔
228‧‧‧第一表面層電極部
229‧‧‧第一表面層電極部
230‧‧‧第二表面層電極部
231‧‧‧第二表面層電極部
232‧‧‧第一金屬層部
233‧‧‧第二金屬層部
241‧‧‧孔部
242‧‧‧孔部
251‧‧‧產物部
252‧‧‧產物部
253‧‧‧支撐薄片
254‧‧‧開口
255‧‧‧橡膠薄片
256‧‧‧橡膠薄片
257‧‧‧金屬板
258‧‧‧金屬板
259‧‧‧開口部
260‧‧‧底部
264‧‧‧斷裂溝槽
265‧‧‧孔部分
301‧‧‧陶瓷電容器
302‧‧‧虛擬電極
401‧‧‧衝壓模具
402‧‧‧金屬層
C1‧‧‧斜面長度
C2‧‧‧斜面深度
C3‧‧‧斜面深度
θ1‧‧‧斜面角
θ2‧‧‧斜面角
θ3‧‧‧斜面角
θ4‧‧‧斜面角
θ5‧‧‧斜面角
第1圖係依據本發明之一實施例的一配線基板之示意剖面圖。
第2圖係一陶瓷電容器之示意剖面圖。
第3圖係顯示該陶瓷電容器之一第一電容器主表面側的示意平面圖。
第4圖係顯示該陶瓷電容器之一第二電容器主表面側的示意平面圖。
第5圖係用以說明在一電容器形成層部分中之一內部電極(一電源內部電極)與一電容器內介層導體(一電源電容器內介層導體)間之連接的示意圖。
第6圖係用以說明在一電容器形成層部分中之一內部電極(一接地內部電極)與一電容器內介層導體(一接地電容器內介層導體)間之連接的示意圖。
第7圖係用以說明一蓋層部分之示意圖。
第8圖係顯示一第一生胚薄片之示意平面圖。
第9圖係顯示一第二生胚薄片之示意平面圖。
第10圖係顯示一第三生胚薄片之示意平面圖。
第11圖係說明一用以製造該陶瓷電容器之方法的一圖式。
第12圖係說明該用以製造該陶瓷電容器之方法的一圖式。
第13圖係說明該用以製造該陶瓷電容器之方法的一圖式。
第14圖係說明該用以製造該陶瓷電容器之方法的一圖式。
第15圖係說明該用以製造該陶瓷電容器之方法的一圖式。
第16圖係說明該用以製造該陶瓷電容器之方法的一圖式。
第17圖係說明該用以製造該陶瓷電容器之方法的一圖式。
第18圖係說明該用以製造該陶瓷電容器之方法的一圖式。
第19圖係顯示一溝槽部之放大剖面圖。
第20圖係說明該用以製造該陶瓷電容器之方法的一圖式。
第21圖係說明該用以製造該陶瓷電容器之方法的一圖式。
第22圖係說明該用以製造該陶瓷電容器之方法的一圖式。
第23圖係說明該用以製造該陶瓷電容器之方法的一圖式。
第24圖係說明該用以製造該陶瓷電容器之方法的一圖式。
第25圖係顯示另一實施例之一陶瓷電容器的一主要 部分的剖面圖。
第26圖係說明一用以製造一其它實施例之一陶瓷電容器的方法之一圖式。
第27圖係說明該用以製造該其它實施例之該陶瓷電容器的方法之一圖式。
第28圖係說明一用以製造一其它實施例之一陶瓷電容器的方法之一圖式。
第29圖係說明該用以製造該其它實施例之該陶瓷電容器的方法之一圖式。
第30圖係說明該用以製造該其它實施例之該陶瓷電容器的方法之一圖式。
第31圖係依據一相關技藝之一用以製造一配線基板的方法之說明圖。
第32圖係該相關技藝之用以製造該配線基板的方法之說明圖。
102‧‧‧第一電容器主表面
103‧‧‧第二電容器主表面
130‧‧‧介層孔
211‧‧‧第一生胚薄片
212‧‧‧第二生胚薄片
213‧‧‧第三生胚薄片
216‧‧‧多重裝置形成多層單元
217‧‧‧產物區域
218‧‧‧導體部分
221‧‧‧輪廓
222‧‧‧溝槽部
223‧‧‧溝槽部

Claims (22)

  1. 一種製造陶瓷電容器之方法，該陶瓷電容器被嵌入在佈線基板中且以樹脂絕緣材料與該陶瓷電容器之外表面接觸，其中該陶瓷電容器包括板狀的電容器本體，該板狀的電容器本體具有一對位在厚度方向的彼此相對側上之電容器主表面及複數個電容器側表面，以及具有經由陶瓷介電層交替地層疊複數個內部電極之結構，該方法包括：積層陶瓷製生胚薄片，該等陶瓷製生胚薄片之每一者之後成為該陶瓷介電層，以及結合該等生胚薄片成一體，以形成一多重裝置形成多層單元(multi-device-forming multilayer unit)，在該多重裝置形成多層單元中在沿著平面方向之縱向及橫向上配置複數個產物區域，該等產物區域之每一者成為該陶瓷電容器；沿著該產物區域之輪廓，經由製程形成一溝槽部，以在該等電容器主表面中之至少一者與該複數個電容器側表面間之邊界部上形成斜面部(chamfer portion)；在形成該溝槽部後，以成為金屬層之金屬層部覆蓋該電容器本體之位於該電容器主表面與該電容器側表面間之邊界部上的角部；在以該金屬層部覆蓋該角部後及在燒結前，將該溝槽部的底部開槽以形成斷裂溝槽，其在該溝槽部的該底部上開口且係沿著該產物區域之該輪廓設置；在將該溝槽部之底部開槽後，燒結形成該多重裝置 之多層單元；以及在該燒結後，沿著該斷裂溝槽分割該等產物區域成為各自產物區域。
  2. 如申請專利範圍第1項所述之製造陶瓷電容器之方法，其中：在該溝槽部之形成中所形成之該溝槽部的剖面之形狀係錐形形狀(tapered shape)，以及由該溝槽部所形成之該斜面部係平坦狀的斜面部。
  3. 如申請專利範圍第2項所述之製造陶瓷電容器之方法，其中：該斜面部相對於該電容器主表面之斜面角(chamfer angle)及該斜面部相對於該電容器側表面之斜面角各小於90°。
  4. 如申請專利範圍第1項所述之製造陶瓷電容器之方法，其中：在該溝槽部之該底部的開槽中，藉由對該溝槽部之底部實施雷射加工形成該斷裂溝槽，以在該溝槽部之底部上開槽。
  5. 如申請專利範圍第1項所述之製造陶瓷電容器之方法，進一步包括；在該溝槽部之形成後及在該燒結前，藉由對在該產物區域之縱向及橫向輪廓間的交叉區域實施雷射加工，以形成貫穿孔，而在相鄰兩個電容器側表面間之邊界部分上形成側斜面部。
  6. 如申請專利範圍第1項所述之製造陶瓷電容器之方法，其中：在該溝槽部之形成中，以雷射加工形成該溝槽部。
  7. 如申請專利範圍第1項所述之製造陶瓷電容器之方法，其中：在該溝槽部之形成中，以衝壓製程形成該溝槽部。
  8. 如申請專利範圍第1項所述之製造陶瓷電容器之方法，進一步包括：在該燒結前，藉由實施雷射加工，形成介層孔(via hole)於該多重裝置形成多層單元中；藉由以介層導體形成材料填充該介層孔，形成成為電容器內介層導體之導體部分；以及形成成為與該導體部分之端部連接的表面層電極之表面層電極部於該多重裝置形成多層單元之該等電容器主表面中之至少一者上，其中以該金屬層部覆蓋該角部的同時，實施該表面層電極部之形成。
  9. 如申請專利範圍第7項所述之製造陶瓷電容器之方法，其中：在形成成為與該導體部分之一端部連接的表面層電極之表面層電極部於該多重裝置形成多層單元之該等電容器主表面中之至少一者上後，在該溝槽部之形成中，藉由從上方衝壓該多重裝置形成多層單元之該表面層電 極部，形成該溝槽部。
  10. 如申請專利範圍第6項所述之製造陶瓷電容器之方法，其中：在該燒結後及在該等產物區域之分割前，藉由金屬化該經燒結之多重裝置形成多層單元，在該溝槽部上形成金屬層。
  11. 如申請專利範圍第1項所述之製造陶瓷電容器之方法，其中：設定縱橫比為1/4或更小，其中以該電容器本體之厚度方向的長度除以該電容器本體之平面方向的長度所獲得之數值來定義該縱橫比。
  12. 如申請專利範圍第1項所述之製造陶瓷電容器之方法，其中：在該燒結後及在該等產物區域之分割前，以電鍍法鍍覆該經燒結之多重裝置形成多層單元。
  13. 如申請專利範圍第4項所述之製造陶瓷電容器之方法，其中：該斷裂溝槽係沿著該輪廓之不連續配置的穿孔(perforations)。
  14. 如申請專利範圍第4項所述之製造陶瓷電容器之方法，其中：該斷裂溝槽係沿著該輪廓延伸之狹縫(slit)。
  15. 如申請專利範圍第4項所述之製造陶瓷電容器之方法， 其中：在該對電容器主表面之一側上所形成之該斷裂溝槽係沿著該輪廓之不連續配置的穿孔，以及在該對電容器主表面之另一側上所形成之斷裂溝槽係沿著該輪廓延伸之狹縫，以及該等穿孔及該狹縫係配置在相同輪廓上。
  16. 如申請專利範圍第5項所述之製造陶瓷電容器之方法，其中：在該相鄰電容器側表面與側斜面部間之角度係一鈍角。
  17. 如申請專利範圍第1項所述之製造陶瓷電容器之方法，其中：在形成該溝槽部後且在開槽該溝槽部之該底部前，實施該表面層電極部的形成及以該金屬層部分覆蓋該角部。
  18. 如申請專利範圍第8項所述之製造陶瓷電容器之方法，其中：在形成該溝槽部後且在開槽該溝槽部之該底部前，實施該表面層電極部的形成及以該金屬層部分覆蓋該角部。
  19. 如申請專利範圍第4項所述之製造陶瓷電容器之方法，其中：該溝槽部的剖面的形狀，其係在形成該溝槽部時形成，該形狀係為係為倒梯形，且在該溝槽部的該底部的開槽中，實行該雷射處理以使當該溝槽部之底部寬度係以「d」 來表示及形成該斷裂溝槽之凹部的開口寬度係以「D」來表示時，「d」與「D」的關係係為「dD」。
  20. 一種製造陶瓷電容器之方法，該陶瓷電容器被嵌入在佈線基板中且樹脂絕緣材料與該陶瓷電容器之外表面接觸，其中該陶瓷電容器包括板狀的電容器本體，該板狀的電容器本體具有一對位在厚度方向的彼此相對側上之電容器主表面及複數個電容器側表面，以及具有經由陶瓷介電層交替地層疊複數個內部電極之結構，該電容器本體具有第一介電多層部分及第二介電多層部分，其中在該第一介電多層部分中交替地層疊該複數個陶瓷介電層與該複數個內部電極，以及該第二介電多層部分係設置成暴露於該對電容器主表面中之至少一者，以及在該等電容器主表面中之至少一者與該複數個電容器側表面間之邊界部上形成斜面部，該方法包括：積層陶瓷製生胚薄片，該等陶瓷製生胚薄片之每一者之後成為該陶瓷介電層，以及結合該等生胚薄片成一體，以形成多重裝置形成多層單元，在該多重裝置形成多層單元中在沿著平面方向之縱向及橫向上配置複數個產物區域，該等產物區域之每一者成為該陶瓷電容器；藉由沿著該產物區域之輪廓實施雷射加工，形成溝槽部，以在該等電容器主表面中之至少一者與該複數個電容器側表面間之邊界部形成該斜面部；在形成該溝槽部後，將該溝槽部的底部開槽以形成 斷裂溝槽，其在該溝槽部的該底部上開口且係沿著該產物區域之該輪廓設置；及其中在該溝槽部之該底部的開槽中，藉由對該溝槽部之底部實施雷射加工形成該斷裂溝槽；及其中在形成該溝槽部時所形成的該溝槽部之剖面形狀為倒梯形，且在該溝槽部的該底部的開槽中進行雷射加工，以致當該溝槽部之底部寬度用「d」表示及形成該斷裂溝槽之凹部的開口寬度用「D」表示時，「d」與「D」成為「dD」的關係；在將該溝槽部之底部開槽後，燒結形成該多重裝置之多層單元；以及在該燒結後，沿著該斷裂溝槽分割該等產物區域成為各自產物區域。
  21. 如申請專利範圍第20項所述之製造陶瓷電容器之方法，進一步包括：在該溝槽部之形成後及在該燒結前，藉由對在該產物區域之縱向及橫向輪廓間的交叉區域實施雷射加工，形成貫穿孔(penetration hole)，以在相鄰兩個電容器側表面間之邊界部分上形成側斜面部，以及其中該斜面部及該側斜面部之每一者係平坦狀的斜面部，以及該斜面部相對於該電容器主表面之斜面深度，係該側斜面部相對於該相鄰兩個電容器側表面中之一電容器 側表面的斜面長度之1/20以上且1/2以下。
  22. 如申請專利範圍第20項所述之製造陶瓷電容器之方法，其中：在該等陶瓷製生胚薄片之積層中，藉由在支撐薄片上積層該複數個陶瓷製生胚薄片，形成該多重裝置形成多層單元，以及其中該方法進一步包括：在該等陶瓷製生胚薄片之積層後及在該溝槽部之形成前，藉由實施雷射加工，形成介層孔於該多重裝置形成多層單元中及形成與該介層孔相通之開口於該支撐薄片中；藉由以介層導體形成材料填充該介層孔及該開口，形成要成為電容器內介層導體之導體部分；在該導電部分之形成後，朝堆疊方向對由該多重裝置形成多層單元及該支撐薄片所構成之多層單元施加衝壓力；在該衝壓力之施加後，從該多重裝置形成多層單元移除該支撐薄片；以及在該支撐薄片之移除後，藉由朝該堆疊方向對該多重裝置形成多層單元施加衝壓力，衝壓該多重裝置形成多層單元，以藉由壓碎該導體部分之從該電容器主表面突出的突出部，使該導體部分之端面的高度與該電容器主表面之高度相等。
TW099117397A 2009-06-01 2010-05-31 製造陶瓷電容器之方法 TWI601169B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009132290 2009-06-01

Publications (2)

Publication Number Publication Date
TW201108274A TW201108274A (en) 2011-03-01
TWI601169B true TWI601169B (zh) 2017-10-01

Family

ID=43218871

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099117397A TWI601169B (zh) 2009-06-01 2010-05-31 製造陶瓷電容器之方法

Country Status (4)

Country Link
US (1) US8444791B2 (zh)
JP (1) JP5535765B2 (zh)
KR (1) KR101638634B1 (zh)
TW (1) TWI601169B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI446497B (zh) 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP5559717B2 (ja) * 2011-02-01 2014-07-23 日本特殊陶業株式会社 電子部品の製造方法
JP2012204831A (ja) * 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP5784384B2 (ja) * 2011-06-20 2015-09-24 日本特殊陶業株式会社 電子部品の製造方法
US9006896B2 (en) * 2012-05-07 2015-04-14 Xintec Inc. Chip package and method for forming the same
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
JP6144058B2 (ja) * 2013-01-31 2017-06-07 新光電気工業株式会社 配線基板及び配線基板の製造方法
US9078373B1 (en) 2014-01-03 2015-07-07 International Business Machines Corporation Integrated circuit structures having off-axis in-hole capacitor and methods of forming
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US9807884B2 (en) * 2014-12-22 2017-10-31 Qualcomm Incorporated Substrate comprising embedded elongated capacitor
US9960120B2 (en) * 2015-03-31 2018-05-01 Shinko Electric Industries Co., Ltd. Wiring substrate with buried substrate having linear conductors
KR102435128B1 (ko) * 2015-09-16 2022-08-24 삼성전기주식회사 인쇄회로기판
US11227825B2 (en) * 2015-12-21 2022-01-18 Intel Corporation High performance integrated RF passives using dual lithography process
KR102427926B1 (ko) 2017-05-29 2022-08-02 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
JP7088942B2 (ja) * 2017-09-12 2022-06-21 日本碍子株式会社 チップ部品の製造方法
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
KR102145310B1 (ko) * 2018-11-19 2020-08-18 삼성전기주식회사 커패시터 부품 및 그 제조 방법
US11101203B2 (en) * 2019-07-31 2021-08-24 Advanced Semiconductor Engineering, Inc. Wiring structure comprising intermediate layer including a plurality of sub-layers
JP2021040021A (ja) * 2019-09-03 2021-03-11 富士通インターコネクトテクノロジーズ株式会社 基板、基板の製造方法、及び電子機器
CN113013125B (zh) * 2019-12-20 2024-07-09 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
KR20220001634A (ko) * 2020-06-30 2022-01-06 삼성전기주식회사 인쇄회로기판
WO2022044766A1 (ja) * 2020-08-28 2022-03-03 株式会社村田製作所 積層コンデンサ、積層コンデンサ群および積層コンデンサの製造方法
TWI775280B (zh) * 2021-01-20 2022-08-21 力晶積成電子製造股份有限公司 電容集成結構、電容單元及其製造方法
JP2022170166A (ja) * 2021-04-28 2022-11-10 Tdk株式会社 電子部品
CN113725002B (zh) * 2021-09-02 2023-03-14 江门市东有科技有限公司 一种单层电容器及其制备方法
CN117560860A (zh) * 2022-08-04 2024-02-13 辉达公司 堆叠多个印刷电路板的方法和配置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045714A (en) * 1998-04-01 2000-04-04 International Business Machines Corporation Method for forming flat surface vias in integrated circuit substrates
US6905936B2 (en) * 2002-10-08 2005-06-14 Ngk Spark Plug Co., Ltd. Multi-layer capacitor and method for producing the same
US20070026196A1 (en) * 2004-01-27 2007-02-01 Nobuaki Ogawa Laminated electronic component and method for producing the same
US20070045814A1 (en) * 2005-09-01 2007-03-01 Hiroshi Yamamoto Wiring board and ceramic chip to be embedded
US20070145449A1 (en) * 2005-12-22 2007-06-28 Ngk Spark Plug Co., Ltd. Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6234437Y2 (zh) * 1979-01-21 1987-09-02
JP3304828B2 (ja) * 1997-06-10 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP3526527B2 (ja) * 1997-12-24 2004-05-17 京セラ株式会社 セラミック基板
JP2000173881A (ja) * 1998-12-03 2000-06-23 Murata Mfg Co Ltd 積層電子部品の製造方法
JP2001167914A (ja) * 1999-12-08 2001-06-22 Rohm Co Ltd 絶縁基板の分割溝形状
JP2004172305A (ja) 2002-11-19 2004-06-17 Kyocera Corp 多層配線基板
JP2005039243A (ja) 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP4746422B2 (ja) * 2005-12-22 2011-08-10 日本特殊陶業株式会社 コンデンサの製造方法及びコンデンサ
JP4746423B2 (ja) * 2005-12-22 2011-08-10 日本特殊陶業株式会社 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6045714A (en) * 1998-04-01 2000-04-04 International Business Machines Corporation Method for forming flat surface vias in integrated circuit substrates
US6905936B2 (en) * 2002-10-08 2005-06-14 Ngk Spark Plug Co., Ltd. Multi-layer capacitor and method for producing the same
US20070026196A1 (en) * 2004-01-27 2007-02-01 Nobuaki Ogawa Laminated electronic component and method for producing the same
US20070045814A1 (en) * 2005-09-01 2007-03-01 Hiroshi Yamamoto Wiring board and ceramic chip to be embedded
US20070145449A1 (en) * 2005-12-22 2007-06-28 Ngk Spark Plug Co., Ltd. Capacitor to be incorporated in wiring substrate, method for manufacturing the capacitor, and wiring substrate

Also Published As

Publication number Publication date
US20100300602A1 (en) 2010-12-02
KR20100129710A (ko) 2010-12-09
US8444791B2 (en) 2013-05-21
TW201108274A (en) 2011-03-01
KR101638634B1 (ko) 2016-07-20
JP2011014883A (ja) 2011-01-20
JP5535765B2 (ja) 2014-07-02

Similar Documents

Publication Publication Date Title
TWI601169B (zh) 製造陶瓷電容器之方法
JP5524715B2 (ja) セラミックコンデンサ、配線基板
US7936567B2 (en) Wiring board with built-in component and method for manufacturing the same
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
TWI453883B (zh) 內建零件之配線基板
US7532453B2 (en) Built-in capacitor type wiring board and method for manufacturing the same
US10690716B2 (en) Multilayer wiring board for inspection of electronic components
JP2005347648A (ja) 積層電子部品及びその製造方法
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP5559717B2 (ja) 電子部品の製造方法
JP5221228B2 (ja) 部品内蔵配線基板及びその製造方法
JP4750541B2 (ja) 配線基板内蔵用ビアアレイキャパシタ、ビアアレイキャパシタ内蔵配線基板及びその製造方法
JP5330105B2 (ja) 配線基板内蔵用コンデンサ、配線基板
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP5524680B2 (ja) 配線基板内蔵用コンデンサの製造方法
JP5658474B2 (ja) 配線基板内蔵用コンデンサ及び配線基板
JP5524681B2 (ja) 配線基板内蔵用コンデンサ、及び配線基板
JP2009004458A (ja) コンデンサ内蔵配線基板及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees