CN1150678C - 受电压控制的振荡电路 - Google Patents

受电压控制的振荡电路 Download PDF

Info

Publication number
CN1150678C
CN1150678C CNB981230679A CN98123067A CN1150678C CN 1150678 C CN1150678 C CN 1150678C CN B981230679 A CNB981230679 A CN B981230679A CN 98123067 A CN98123067 A CN 98123067A CN 1150678 C CN1150678 C CN 1150678C
Authority
CN
China
Prior art keywords
voltage
subjected
circuit
current
controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981230679A
Other languages
English (en)
Other versions
CN1220520A (zh
Inventor
�Ϻ���ͨ��ѧ
川口学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1220520A publication Critical patent/CN1220520A/zh
Application granted granted Critical
Publication of CN1150678C publication Critical patent/CN1150678C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

一种用于锁相环电路中的受电压控制的振荡电路具有多个受电压控制的电流产生电路(60A、60B和60C)、电流加法器(62)和受电流控制的振荡电路(70)。每个受电压控制的电流产生电路具有相互不同的控制电压—输出电流特性，因此使受电压控制的振荡电路的控制电压—振荡频率增益稳定，而不受包括在受电压控制的振荡电路中的晶体管电压—电流特性和阈值电压的制造差异的影响。

Description

受电压控制的振荡电路
技术领域
本发明涉及受电压控制的振荡电路，更具体地说涉及用于构成集成电路的锁相环电路中的受电压控制的振荡电路。
背景技术
受电压控制的振荡电路通常采用锁相环(PLL)电路构成。图1以框图形式表示的锁相电路(PLL)是一个反馈电路，包括相位频率比较电路(PFC)10、电荷抽送电路(CP)20、低通滤波器(LPF)30、受电压控制的振荡电路(Vco)40和分频电路(分频器)50。此外，如图2所示，受电压控制的振荡电路(Vco)40由受电压控制的电流产生电路(CG)60和受电流控制的振荡电路(Cco)70构成。
相位频率比较电路(PFC)10接收作为输入的外部产生的基准信号(Fref)和分频电路(分频器)50的输出信号(Fout/N)。相位频率比较电路(PFC)10将Fref和Fout/N的相位和频率进行比较，并产生具有在这样一个方向上的幅度的控制信号(上和下)，以便减小二者之间的差。电荷抽送电路(CP)20接收来自相位频率比较电路(PFC)10的输入信号(上和下)，并通过低通滤波器(LPF)30对控制电压(Vcnt)充电和放电。由于来自电荷抽送电路(CP)20的充电/放电电流的作用，LPF30对控制电压(Vcnt)中的电势变化进行直流平均。受电压控制的电流产生电路(CG)60产生正比于输入信号Vcnt的偏置电流(Ibias)，受电流控制的振荡电路(Cco)70产生正比于偏置电流(Ibias)的振荡信号Fout。分频电路(分频器)50接收振荡信号Fout，并产生信号Fout/N，它的频率是Fout的频率除以N。
以上述方式构成的PLL电路将基准信号Fref的频率和/或相位与信号Fout/N的频率和/或相位进行比较，信号Fout/N的频率是受电压控制的振荡电路(Vco)40的振荡输出信号Fout的频率除以N。PLL电路采用反馈回路，以便减小Fref和Fout/N的频率和相位之间的差，由此得到频率和相位与基准信号Fref同步的振荡输出信号Fout。
电特性如电压-电流特性和构成集成的受电压控制的振荡电路(Vco)40的晶体管的阈值随着制造条件的改变而变化很大。因此，受电压控制的振荡电路(Vco)40的输入控制电压(Vcnt)-振荡信号Fout特性也改变。即使制造条件改变，受电压控制的振荡电路(Vco)40的输出信号Fout也与所要求的频率同步。通常将额外的增益设计进控制电压(Vcnt)-振荡Fout特性，以便获得对应于可得到的控制电压Vcnt范围的所要求的Fout振荡频率，而不管变化。
另一方面，即使微小的噪声出现在受电压控制的振荡电路(Vco)40的输入电压(Vcnt)中，也会引起振荡输出信号Fout的频率波动，这种波动与输入电压(Vcnt)成正比，于是变得不稳定。不稳定的幅度正比于受电压控制的振荡电路(Vco)40的输入电压(Vcnt)—振荡信号(fout)频率特性的增益。因此，为了使锁相环电路(PLL)具有很小的不稳定特性，受电压控制的振荡电路(Vco)40的增益很低。此外，设计锁相环电路，确保其同步操作和很小的不稳定特性是非常重要的。
图3表示日本专利申请未决No.Hei 2-311009公开的电路结构，作为受电压控制的振荡电路(Vco)40的一个例子，该电路已经用于锁相环电路(PLL)。
图3所示的受电压控制的振荡电路(Vco)采用分开的第一和第二受电压控制的电流产生电路(Ibias1，Ibias2)102、103，用于形成控制电压(Vcnt)。当采用第二受电压控制的电流源(Ibias2)103时，控制电压(Vcnt)—振荡频率(fout)特性的增益低于采用第一受电压控制的电流产生电路(Ibias1)102。
上述电路还包括电流调节电路80，用于调节第二受电压控制的电流源(Ibias2)103，以便使第一和第二受电压控制的电流源102、103的偏流(Ibias1，Ibias2)相等，还包括外部控制信号(开关90)，用于切换带有第一受电压控制的电流源(Ibias1)102和第二受电压控制的电流源(Ibias2)103的振荡电路的电流源。电流调节电路80包括比较电路，用于将第一和第二受电压控制的电流源(Ibias1，Ibias2)102、103的电流值进行比较，还包括计数电路，用于接收比较结果，并通过加和减调节第二受电压控制的电流源(Ibias2)103的电流值。
当锁相环电路(PLL)开始锁相操作时，利用具有大的控制电压(Vcnt)—振荡频率(fout)特性的增益的第一受电压控制的电流源(Ibias1)102，进行相位/频率同步操作。与此同时，电流调节电路80通过增加和减小计数电路的值调节电流，因此第二受电压控制的电流源103的偏流(Ibias2)的值等于第一受电压控制的电流源102的偏流(Ibias1)的值。锁相环电路(PLL)的频率和/或相位达到同步后，由外部控制信号(开关90)使计数电路停止工作，并且计数电路值被设定为一个固定状态。这种状态下的控制电压(Vcnt)振荡输出信号(fout)如图4的工作点C所示。
接下来，在这种状态下，通过外部控制信号(开关90)将电流源从第一受电压控制的电流源(Ibias1)102切换到具有低电流增益的第二受电压控制的电流源(Ibias2)103。受电压控制的振荡电路(Vco)的输入电压(Vcnt)—振荡频率(four)特性从图4的特性A变到特性B，同时保持锁相环电路(PLL)的工作点。
当锁相环电路(PLL)开始锁相操作时，即使由于制造条件的差异使得振荡频率偏移，也能通过采用具有大增益的第一受电压控制的电流源(Ibias1)102，增加振荡输出信号的频带宽，保证在所要求的频率下进行操作。
此外，锁相环电路(PLL)的锁相操作结束之后，电流源切换到第二受电压控制的电流源(Ibias2)103，从而降低控制电压(Vcnt)—振荡信号输出(Fout)特性的增益，并且降低了不稳定特性。
然而，由于输入电压(Vcnt)—振荡频率(fout)特性，上述现有技术的锁相环电路(PLL)的受电压控制的振荡电路需要外部控制信号端和确定锁相操作的电路，以及第一电流源(Ibias1)和第二电流源(Ibias2)的电流调节电路80，这使得输入端数量增加、尺寸变大。
发明内容
因此，本发明的目的是提供一种新颖的受电压控制的振荡电路，该电路避免了现有技术中的上述问题。
本发明的另一个目的是提供一种受电压控制的振荡电路，该电路具有稳定的输入电压—振荡频率增益特性，而不管受电压控制的振荡电路中的晶体管特性的制造条件的改变。
本发明的再一个目的是提供一种受电压控制的振荡电路，该电路保证能够在所要求的频率下操作，而不管锁相环电路的制造条件的改变，从而提高了稳定性。
根据本发明，提供一种受电压控制的振荡电路，包括：第一受电压控制的电流产生电路，用于输出根据输入信号的变化而可改变的第一电流；第二受电压控制的电流产生电路，用于输出根据所述输入信号的变化而可改变的第二电流；电流加法器，用于将第一电流和第二电流相加，产生相加的输出电流；以及受电流控制的振荡电路，用于输出对应于所述相加电流的振荡信号。
在本发明的振荡电路中，优选地，所述第一电流变化的坡度和第二电流变化的坡度是不同的。
在本发明的振荡电路中，优选地，当所述输入电压在第一电压值和第二电压值之间的范围内时，输出第一电流，当所述输入电压在从第三电压值到所述第二电压值的范围内时输出第二电流，当所述输入电压在所述第一电压值到所述第三电压值的范围内时不输出第二电流，所述第三电压值在所述第一电压值和所述第二电压值之间。
在本发明的振荡电路中，优选地，所述第一受电压控制的电流产生电路包括第一差分电路而所述第二受电压控制的电流产生电路包括第二差分电路，所述第一差分电路包括多个第一沟道类型的第一MOS晶体管，第二差分电路包括多个第二沟道类型的第二MOS晶体管。
附图说明
图1是锁相环电路(PLL)的框图。
图2是受电压控制的振荡电路的框图。
图3是表示现有技术的受电压控制的振荡电路的结构的框图。
图4是表示图3所示现有技术的受电压控制的振荡电路的特性图。
图5是表示本发明的受电压控制的振荡电路的一个实施例的框图。
图6是表示受电压控制的振荡电路的原理的特性图。
图7是表示受电压控制的振荡电路的原理的特性图。
图8是表示受电压控制的振荡电路的原理的特性图。
图9是表示受电压控制的振荡电路的原理的特性图。
图10是表示本发明的受电压控制的振荡电路的一个实施例的电路图。
图11是表示图10所示受电压控制的振荡电路的操作的一个例子的特性图。
图12是表示图10所示受电压控制的振荡电路的操作的一个例子的特性图。
具体实施方式
下面，参照附图描述本发明的受电压控制的振荡电路的实施例。
图5是基于本发明的受电压控制的振荡电路(Vco)的框图。
在图5中，本实施例的受电压控制的振荡电路(Vco)具有受电压控制的电流产生电路(CG)60和受电流控制的振荡电路(Cco)70。
如图5所示，本实施例的受电压控制的振荡电路(Vco电路)包括具有控制电压(Vcnt)作为其输入的第一受电压控制的电流产生电路(CG1)60A，第二和第三受电压控制的电流产生电路(C62，CG3)60B、60C，它们的输入控制电压一输出电流特性与CG1不同，各个受电压控制的电流产生电路的输出电流(Ibias1、Ibias2和Ibias3)由加法器62相加，加法器62的输出是Ibias0。受电流控制的振荡电路(Cco)70接收Ibias0作为其输入。
图6-9是受电压控制的电流产生电路的特性图。
图6是表示有关第一、第二和第三受电压控制的电流产生电路的特性(Ibias1、Ibias2和Ibias3)和它们的和的特性(Ibias0)的受电压控制的电流产生电路(CG)的控制电压(Vcnt)—输出电流(Ibias)特性的图。
图7表示受电压控制的电流产生电路(CG)的特性，这是在制造条件改变时稳定地与所要求的频率同步所必需的。增益是这样一种特性，它等于常规的受电压控制的振荡电路(Vco)的不稳定特性，以及当各个制造条件是(a)快速条件、(b)典型条件和(c)慢速条件时，需要由受电压控制的电流产生电路(CG)产生的电流特性。
图8是特性图，其中当制造条件改变时采用的特性叠加在图7的特性上。考虑在以(a)快速条件的方向改变制造条件的时候，设计第一受电压控制的电流产生电路(CG1)60A的特性(Ibias1)，使得适应图7中的特性(a)。
接下来考虑制造条件是(b)典型条件的情况，设计第二受电压控制的电流产生电路(CG2)60B的特性(Ibias2)，使得第一受电压控制的电流产生电路(CG1)60A的特性(Ibias1)与第二受电压控制的电流产生电路(CG2)60B的特性(Ibias2)之和与图7的特性(b)一致。
此外，当制造条件是(c)慢速条件的情况，设计第三受电压控制的电流产生电路(CG3)60C的特性(Ibias3)，使得第一和第二受电压控制的电流产生电路(CG1、CG2)60A、60B的特性(Ibias1+Ibias2)的慢速条件特性与第三受电压控制的电流产生电路(CG3)60C的特性(Ibias3)之和与图7的特性(c)一致。
如上所述，根据控制电压(Vcnt)的低电压区中的(a)快速条件的情况、根据中间电压区中的(b)典型条件的情况和根据高电压区中的(c)慢速条件的情况，产生控制电流，因此可以独立地确定第一、第二和第三受电压控制的电流产生电路(CG1、CG2和CG3)60A、60B和60C的特性。这样，本实施例中的受电压控制的振荡电路(Vco电路)40的控制电压(Vcnt)—输出振荡(fout)特性变成如图5所示， 即使制造条件改变，也能可靠地与所要求的频率同步，控制电(Vcnt)—输出振荡(Fout)特性的增益下降。这就是说，呈现出很小的不稳定特性。
图10是关于图5所示实施例的采用双极型CMOS(BiCMOS)电路的电路结构的一个例子。
CG1表示第一受电压控制的电流源，CG2表示第二受电压控制的电流源。由电流镜电路构成，对第一和第二受电压控制的电流产生电路(CG1、CG2)的输出电流求和(Ibias1+Ibias2)，并产生送至受电流控制的振荡电路70的输出电流(Ibias0)。
第一受电压控制的电流产生电路(CG1)60A包括用于接收输入控制电压(Vcnt)的输入电路，基准电势(VR1)电路，第一恒流电路(I0)，以及比较电路，用于通过输入电路的输出电压(N1)和基准电势电路的输出电压(VR1)对恒流电路(I0)分流，并通过电流镜从MOS晶体管MP16产生输出电流(Ibias1)。
第二受电压控制的电流产生电路(CG2)60B包括由MOS晶体管构成的用于接收输入控制电压(Vcnt)的输入电路，基准电势(VR2)电路，第二恒流电路(I1)，以及比较电路，用于通过输入电路的输出电压(N2)和基准电势电路的输出电压(VR2)对恒流电路(I1)分流，  并通过电流镜从MOS晶体管MP9产生输出电流(Ibias2)。
接下来，描述图10实施例中的受电压控制的振荡电路的操作。
在图10中，符号MN1-MN15表示n型MOS晶体管，符号MP1-MP16表示p型MOS晶体管。此外，控制电压(Vcnt)—输出电压特性以及构成第一和第二电流控制电流源的输入电路的基准电势特性示于图11。
当控制电压(Vcnt)处于最小电势时，输入电路的输出电压(N1)和构成第一受电压控制的电流产生电路(CG1)60的基准电势(VR1)是相等的，并且输入电路的输出电势(N1)与控制电压(Vcnt)成正比地增加。
控制电压(Vcnt)是输入电路的一个输入，该输入电路在第二受电压控制的电流产生电路(CG2)中产生输出电势N2。  当控制电压(Vcnt)处于最小电势时，输入电路的输出电势(N2)处于最小电势，并且与控制电压(Vcnt)成正比地增加，当控制电压(Vcnt)处于最大电势时，变成与基准电势(VR2)相等。
在第一和第二受电压控制的电流产生电路(CG1、CG2)中，当接收输出电压时操作的比较电路输出的电流特性与输入电路的基准电势变为如图12所示。
在第一受电压控制的电流产生电路(CG1)中，当控制电压(Vcnt)处于最小电势时，输入电路的输出电压(N1)和基准电势(VR1)相等，因此第一恒流(I0)在晶体管MN10、MN11之间被等分。随着控制电压(Vcnt)增加，输入电路的输出电势(N1)变成高于基准电势(VR1)，于是流经晶体管MN11的电流增加。
在第二受电压控制的电流产生电路(CG2)中，随着控制电压(Vcnt)从最小电势增加，输入电路的输出电势(N2)也增加，当输出电势(N2)和基准电势(VR2)之间的电势差小于晶体管MP5的阈值电压时，晶体管MP5开始导通，其结果流经晶体管MP5的输出电流增加。
第一受电压控制的电流产生电路(CG1)和第二受电压控制的电流产生电路(CG2)的输出电流(Ibias1，Ibias2)被电流镜电路相加，并变为如图12中的特性(Ibias0)所示，因此得到受电流控制的振荡电路(Cco)70的驱动电路。
如上所述，在本实施例中的受电压控制的振荡电路(Vco)具有第一受电压控制的电流产生电路(CG1)，它作为受电压控制的振荡电路的驱动电流源，以及两个或两个以上的受电压控制的电流产生电路(CG2、……、CGn))，它们所呈现的控制电压(Vcnt)—输出电流(Ibias)增益与第一受电压控制的电流产生电路(CG1)是不同的。各个受电压控制的电流产生电路(CG)的输出电流(Ibias1、Ibias2、……、Ibias-n)之和用作受电流控制的振荡电路(Cco)70的输入电流。该输入电流的特性是根据制造条件的改变而确定的，这样就能使受电压控制的振荡电路的控制电压—振荡频率增益稳定，而不受构成受电压控制的振荡电路的晶体管的电压—电流特性或阈值电压的变化的影响。因此，就能在没有外部控制信号或同步判断电路的情况下，针对制造条件的改变，实现与所要求的振荡频率带宽的同步。此外，可以使受电压控制的振荡电路(Vco)具有较低的不稳定性。
从以上描述可以清楚地看到，本发明的受电压控制的振荡电路包括许多受电压控制的电流产生电路，它们具有不同的控制电压—输出电流特性，并且各个受电压控制的电流产生电路的特性是不同的。因此，如果这些特性是根据制造条件改变而确定的，那么就能针对制造条件的改变，实现与所要求的振荡频率带宽的同步。此外，可以使受电压控制的振荡电路具有较低的不稳定性。
虽然以上描述了本发明的最佳实施例，但是本领域的一般技术人员应理解，本发明是受所附权利要求书限定的，在不脱离本发明的精神和范围的前提下可作各种修改。

Claims (4)

1.一种受电压控制的振荡电路，包括：
第一受电压控制的电流产生电路，用于输出根据输入控制电压的变化而可改变的第一电流；
第二受电压控制的电流产生电路，用于输出根据所述输入控制电压的变化而可改变的第二电流；
电流加法器，用于将第一电流和第二电流相加，产生相加的输出电流；以及
受电流控制的振荡电路，用于输出对应于所述相加电流的振荡信号；
其中所述第二受电压控制的电流产生电路具有不同于所述第一受电压控制的电流产生电路的输入控制电压-输出电流特性。
2.根据权利要求1的受电压控制的振荡电路，  其特征在于所述第一电流变化的坡度和第二电流变化的坡度是不同的。
3.根据权利要求1的受电压控制的振荡电路，其特征在于当所述输入控制电压在第一电压值和第二电压值之间的范围内时，输出第一电流，当所述输入控制电压在从第三电压值到所述第二电压值的范围内时输出第二电流，当所述输入电压在所述第一电压值到所述第三电压值的范围内时不输出第二电流，所述第三电压值在所述第一电压值和所述第二电压值之间。
4.根据权利要求1的受电压控制的振荡电路，  其特征在于所述第一受电压控制的电流产生电路(CG1)包括第一差分电路(MN10，MN11和MN12)而所述第二受电压控制的电流产生电路(CG2)包括第二差分电路(MP3，MP4和MP5)，所述第一差分电路(MN10，MN11和MN12)包括多个第一沟道类型的第一MOS晶体管，第二差分电路(MP3，MP4和MP5)包括多个第二沟道类型的第二MOS晶体管。
CNB981230679A 1997-12-03 1998-12-03 受电压控制的振荡电路 Expired - Fee Related CN1150678C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP333171/97 1997-12-03
JP333171/1997 1997-12-03
JP09333171A JP3102396B2 (ja) 1997-12-03 1997-12-03 電圧制御発振回路

Publications (2)

Publication Number Publication Date
CN1220520A CN1220520A (zh) 1999-06-23
CN1150678C true CN1150678C (zh) 2004-05-19

Family

ID=18263100

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981230679A Expired - Fee Related CN1150678C (zh) 1997-12-03 1998-12-03 受电压控制的振荡电路

Country Status (6)

Country Link
US (1) US6225868B1 (zh)
EP (1) EP0921640A3 (zh)
JP (1) JP3102396B2 (zh)
KR (1) KR100343405B1 (zh)
CN (1) CN1150678C (zh)
TW (1) TW488130B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3590026B2 (ja) 2002-01-16 2004-11-17 株式会社東芝 電圧制御発振回路、及びこれを有する半導体集積回路
JP4127208B2 (ja) 2003-07-14 2008-07-30 日本電気株式会社 周波数シンセサイザ
JP2007011708A (ja) 2005-06-30 2007-01-18 Ricoh Co Ltd 統合型メモリーカード及び形状変換アダプタ
US8143957B2 (en) 2006-01-11 2012-03-27 Qualcomm, Incorporated Current-mode gain-splitting dual-path VCO
JP2009044646A (ja) 2007-08-10 2009-02-26 Sanyo Electric Co Ltd 電圧制御発振回路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494080A (en) * 1981-11-16 1985-01-15 International Business Machines Corporation Voltage-controlled oscillator with independent gain and frequency controls
JPS62274913A (ja) 1986-05-23 1987-11-28 Hitachi Ltd 電圧制御型発振回路
JPH01157612A (ja) 1987-12-14 1989-06-20 Mitsubishi Electric Corp 電圧制御発振回路
JPH02311009A (ja) 1989-05-26 1990-12-26 Nec Corp 電圧制御発振回路
DE3924804A1 (de) 1989-07-27 1991-01-31 Telefunken Electronic Gmbh Elektrischer schaltkreis
JPH03206726A (ja) * 1990-01-08 1991-09-10 Hitachi Ltd Ｐｌｌ回路
JPH03235512A (ja) 1990-02-13 1991-10-21 Oki Electric Ind Co Ltd 電圧制御発振回路
WO1992007425A1 (en) 1990-10-23 1992-04-30 Seiko Epson Corporation Voltage-controlled oscillating circuit and phase-locked loop
US5061907A (en) 1991-01-17 1991-10-29 National Semiconductor Corporation High frequency CMOS VCO with gain constant and duty cycle compensation
JPH0556370A (ja) 1991-08-22 1993-03-05 Toshiba Corp Ｓｅｃａｍ方式判別回路
JPH0685625A (ja) 1992-09-03 1994-03-25 Hitachi Ltd 発振器
JP3177025B2 (ja) 1992-11-12 2001-06-18 旭化成マイクロシステム株式会社 Ｐｌｌ回路
JP3347492B2 (ja) 1994-10-27 2002-11-20 旭化成マイクロシステム株式会社 アナログ集積回路の補償装置
TW270256B (en) 1994-12-14 1996-02-11 United Microelectronics Corp Differential-type voltage control oscillator
JP3023591B2 (ja) 1995-01-25 2000-03-21 日本プレシジョン・サーキッツ株式会社 電圧制御発振回路
JPH08213901A (ja) 1995-02-02 1996-08-20 Fujitsu Ltd 位相同期回路及びこれを構成するための回路装置並びに位相同期回路を用いた電子装置
JPH098567A (ja) 1995-06-19 1997-01-10 Oki Electric Ind Co Ltd 電圧電流変換回路およびそれを用いたボルテージコントロールオシレータ
US5635878A (en) 1995-10-20 1997-06-03 United Microelectronics Corporation Differential-type voltage-controlled oscillator with low-frequency stability compensation
JPH09223960A (ja) 1996-02-16 1997-08-26 Mitsubishi Electric Corp 位相同期装置
JP3345265B2 (ja) 1996-05-21 2002-11-18 旭化成マイクロシステム株式会社 Ｐｌｌ回路
US5942947A (en) * 1997-02-05 1999-08-24 Sun Microsystems, Inc. Current-regulated, voltage-controlled oscillator with duty cycle correction
US5821824A (en) * 1997-08-25 1998-10-13 National Semiconductor Corporation Multistage voltage converter for voltage controlled oscillator

Also Published As

Publication number Publication date
KR100343405B1 (ko) 2002-08-22
EP0921640A3 (en) 2002-09-18
TW488130B (en) 2002-05-21
US6225868B1 (en) 2001-05-01
JP3102396B2 (ja) 2000-10-23
CN1220520A (zh) 1999-06-23
KR19990062732A (ko) 1999-07-26
JPH11168378A (ja) 1999-06-22
EP0921640A2 (en) 1999-06-09

Similar Documents

Publication Publication Date Title
CN1179483C (zh) 减小相位偏移而不增加工作电压的锁相环电路
CN1481076A (zh) 电荷泵锁相回路电路
US5105169A (en) Current controlled oscillator including conversion of control voltage to regular and thresholded control currents
JPH09214338A (ja) Ｐｌｌ周波数シンセサイザ
CN1336728A (zh) 高频振荡器
CN1913360A (zh) 电荷泵装置、系统和方法
CN1150678C (zh) 受电压控制的振荡电路
WO2000060740A1 (en) Differential charge pump with common mode feedback
US20030107420A1 (en) Differential charge pump
US6188285B1 (en) Phase-locked loop circuit and voltage-controlled oscillator capable of producing oscillations in a plurality of frequency ranges
CN1822505A (zh) 振荡器
CN114785340A (zh) 一种基于可编程电容阵列的频带锁相环
CN1208996A (zh) 电荷激励电路及锁相环路频率合成器
JP2001053601A (ja) 位相同期発振回路
CN1745518A (zh) 包括可变延迟和离散延迟的锁相环
EP0641078A1 (en) Ring oscillator circuit for VCO
CN111294043A (zh) 一种基于pll的自动恢复外部时钟的系统
CN1737899A (zh) 图像信号处理装置和相位同步方法
CN100353670C (zh) 差动式电荷泵
CN112350695B (zh) 相位插值器系统、芯片和电子设备
JP2011130518A (ja) チャージポンプ回路
EP1025645A1 (en) Modified third order phase-locked loop
CN100340065C (zh) 回路滤波器及其补偿电流调整方法
CN1144369C (zh) 锁相环电路
CN1209692A (zh) 时钟发生器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030321

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030321

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1020883

Country of ref document: HK

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee