JPH098567A - 電圧電流変換回路およびそれを用いたボルテージコントロールオシレータ - Google Patents

Abstract

(57)【要約】 【目的】 温度変化に対して安定な電流を得ることがで
きる電圧電流変換回路の提供。 【構成】 エンハンスメント型の第１〜第４ＭＯＳＴｒ
を具えており、各ＭＯＳＴｒのゲートは、入力電圧を印
加する入力端子２０に接続してあり、各ＭＯＳＴｒのド
レインは、出力電流を出力する出力端子２２に接続して
ある。そして、第１ＭＯＳＴｒ１０のソースは、直接Ｇ
ＮＤに接地している。また、第２ＭＯＳＴｒ１２のソー
スは、順方向に接続された１個のダイオード１８を介し
て、接地している。また、第３ＭＯＳＴｒ１４のソース
は、順方向に接続された２個のダイオード１８を介し
て、接地している。また、第４ＭＯＳＴｒ１６のソース
は、順方向に接続された３個のダイオード１８を介して
接地してある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、電圧入力により、所
定の電流を得る電圧電流変換回路およびボルテージコン
トロールオシレータ（以下、ＶＣＯとも略称する）に関
する。

【０００２】

【従来の技術】従来の電圧電流変換回路を用いたＶＣＯ
（ボルテージ・コントロール・オシレータ(voltage con
trol oscillator)）の一例が、文献：「トリケップス
ＷＳ６８、トリケップス社刊」の第８０頁に記載されて
いる。

【０００３】従来の電圧電流変換回路は、エンハンスメ
ント型のＭＯＳトランジスタ（以下単にＭＯＳトランジ
スタ、ＭＯＳＴｒとも表記する）を以って構成されてい
る。このＭＯＳＴｒのソースは通常ＧＮＤに接続され、
ドレインはで流ミラー回路に接続されている。そして、
ゲートに入力電圧Ｖ_inを印加すると、この入力電圧Ｖ_in
に応じたドレイン電流が出力電流Ｉ₀ として得られる。
このようにして、電圧電流変換を行っていた。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
電圧電流変換回路の出力電流は、温度変化に対して大き
く変化するという問題点があった。また、従来の電圧電
流変換回路を用いたＶＣＯの出力周波数も、電圧電流変
換回路の出力電流値が変化するために、温度変化によっ
て大きく変化してしまうという問題点があった。

【０００５】このため、温度変化に対して安定な電流を
得ることができる電圧電流変換回路およびＶＣＯの実現
が望まれていた。

【０００６】

【課題を解決するための手段】

（第１の発明）この出願に係る第１の発明の電圧電流変
換回路（以下、変換回路とも略称する）によれば、入力
電圧が印加される入力端子と、この入力端子にそれぞれ
接続される制御電極と、第１、第２の電位にそれぞれ接
続される第１、第２の端子とをそれぞれ有する複数のト
ランジスタと、複数のトランジスタはそれぞれ異なる数
のダイオードを介して第１の電位に接続されてなること
を特徴とする。

【０００７】（第２の発明）この出願に係る第２の発明
の電圧電流変換回路（変換回路）によれば、複数のエン
ハンスメント型のＭＯＳトランジスタを具え、各ＭＯＳ
トランジスタのゲートは、入力電圧を印加する入力端子
に接続してあり、各ＭＯＳトランジスタのドレインは、
出力電流を出力する出力端子に接続してあり、ＭＯＳト
ランジスタのうちの１つのＭＯＳトランジスタのソース
は、直接接地してあり、ＭＯＳトランジスタのうちの他
のＭＯＳトランジスタのソースは、順方向に接続された
１個以上の数のダイオードを介して、接地してあり、か
つ、他のＭＯＳトランジスタを複数有する場合には、各
他のＭＯＳトランジスタと接地点との間に、互いに異な
る数のダイオードをそれぞれ介在させてなることを特徴
とする。

【０００８】また、好ましくは、第２の発明の電圧電流
変換回路において、複数の他のＭＯＳトランジスタを有
する場合ｍ（ｍは自然数）段のＭＯＳトランジスタを設
け、第１段目のＭＯＳトランジスタのソースは直接接地
してあり、第２段目のＭＯＳトランジスタのソースは、
１つのダイオードを介して、接地してあり、第ｎ（ｎは
３以上ｍ以下の自然数）段目のＭＯＳトランジスタのソ
ースに接続されたダイオードのカソードを、第ｎ−１段
目のダイオードのアノードに接続してなると良い。

【０００９】（第３の発明）この出願に係る第３の発明
の電圧電流変換回路（変換回路）によれば、入力電圧が
そのゲートに印加される第１トランジスタと、第１トラ
ンジスタと電流ミラー構造を構成する第２トランジスタ
と、ゲートに基準電位が印加され、一端が第２トランジ
スタのゲートに、他端が電流源に接続された第３トラン
ジスタと、ゲートが第３トランジスタの他端に接続され
た第４トランジスタであって、その一端が出力端子に接
続された第４トランジスタとを含むことを特徴とする。

【００１０】（第４の発明）この出願に係る第４の発明
の電圧電流変換回路（変換回路）によれば、入力電圧が
印加される入力端子にゲートが接続されたｎ型ＭＯＳト
ランジスタからなる第１トランジスタとの電流ミラー構
造を構成するｎ型ＭＯＳトランジスタからなる第２トラ
ンジスタを具え、この第２トランジスタのゲートは、ノ
ード１を介して、ｎ型ＭＯＳトランジスタからなる第３
トランジスタのソースに接続してあり、この第３トラン
ジスタのゲートには、基準電圧が印加してあり、この第
３トランジスタのドレインは、ノード２を介して、ｎ型
ＭＯＳトランジスタからなる第４トランジスタのゲート
に接続してあり、この第２ノードは、定電流源に接続し
てあり、この第４トランジスタのソースは、接地してあ
り、この第４トランジスタのドレインは、出力端子に接
続してあることを特徴とする。

【００１１】また、第４の発明の電圧電流変換回路にお
いて、好ましくは、この定電流源が、正の温度特性を有
するものであると良い。

【００１２】また、第４の発明の電圧電流変換回路にお
いて、好ましくは、この基準電圧として、負の温度特性
を有し、かつ、電源電圧よりも低く、接地電位よりも高
い電圧を印加してあると良い。

【００１３】また、第４の発明の電圧電流変換回路にお
いて、好ましくは、この基準電圧として、入力電圧に連
動した電圧を印加してあると良い。

【００１４】（第５の発明）この出願に係る第５の発明
のＶＣＯによれば、電圧電流変換回路（変換回路）を具
えたＶＣＯであって、この変換回路として、第１または
第４の発明の変換回路を用いてなることを特徴とする。

【００１５】

【作用】

（第１および第２の発明）この出願に係る第２の発明の
変換回路によれば、複数のトランジスタ（例えばＭＯＳ
Ｔｒ）のソースと第１の電位（例えばＧＮＤ）との間
に、それぞれ異なる数のダイオードを介在させている。
ここで、ｎ（ｎは自然数）個のダイオードを介在させた
あるＭＯＳＴｒのゲートに、入力電圧Ｖ_inを印加した場
合を考えると、出力電流としてのこのＭＯＳＴｒのドレ
イン電流Ｉは、下記の（１）式で表すことができる。

【００１６】 Ｉ＝ｕ・ｋ（Ｖ_in−Ｖ_t −ｎＶ_be）² ・・・（１） ここで、ｕは、ＭＯＳＴｒのキャリアの移動度を表し、
Ｖ_beは、ダイオード１つあたりのの電圧降下を表す。ま
た、ｋについては、実施例の欄で説明するが、ここで
は、温度に依存しない比例定数とする。

【００１７】次に、（１）式を温度Ｔで変微分するする
と、下記の（２）式で表すことができる。 １／Ｉ・∂Ｉ／∂Ｔ＝１／ｕ・∂ｕ／∂Ｔ−ｋ・∂Ｖ_be／∂Ｔ・・・（２） 尚、（２）式においては、Ｖ_t の温度の偏微分は僅かな
ため無視する。

【００１８】上に（２）式のｋの値を適当に設定するこ
とによって、上記（２）式の右辺の合計を０とすること
が可能である。従って、ｋの値を適当に設定することに
よって、出力電流が温度変化によって変化しないように
（即ち、温度特性を無く）することができる。

【００１９】また、複数のＭＯＳＴｒのソースとＧＮＤ
との間に、互いに異なる数のダイオードを介在させた場
合は、入力電圧Ｖ_inが、ＭＯＳＴｒの閾値電圧Ｖ_t とダ
イオードでの電圧降下分Ｖ_beとダイオードの数ｎとの積
の電圧との和（Ｖ_t ＋ｎＶ_be）を越えると、越えたＭＯ
ＳＴｒに電流が流れる。

【００２０】また、第２の発明の変換回路において、第
ｎ段目のＭＯＳトランジスタのソースに接続されたダイ
オードのカソードを、第ｎ−１段目のダイオードのアノ
ードに接続すれば、一部のダイオードを複数のＭＯＳＴ
ｒのソースとＧＮＤとの間に共通して介在させることが
できる。その結果、回路を構成するダイオードの数を少
なくすることができる。従って、回路の構成を簡単にす
ることができる。

【００２１】（第３および第４の発明）また、この出願
に係る第４の発明の変換回路によれば、第２トランジス
タのゲート電圧と第３トランジスタのソース・ドレイン
電圧Ｖd3とを加算したものを、第４トランジスタのゲー
ト電圧として印加している。

【００２２】第４の発明の変換回路における第１トラン
ジスタのゲートに入力電圧Ｖ_inを印加した場合の出力電
流Ｉ_OUT は、下記の（３）式で表される。

【００２３】 Ｉ_OUT ＝ｕ・ｋ（Ｖg2＋Ｖd3−Ｖ_t ）² ・・・（３） ここで、ｕはＭＯＳトランジスタのキャリアの移動度を
表し、Ｖg2は第２トランジスタのゲート電圧を表し、Ｖ
d3は第３トランジスタのソース・ドレイン間の電圧を表
す。また、ｋについては、実施例の欄で説明するが、こ
こでは、温度に依存しない比例定数とする。

【００２４】次に、（３）式を温度Ｔで変微分するする
と、下記の（４）式で表すことができる。 １／Ｉ・∂Ｉ／∂Ｔ＝１／ｕ・∂ｕ／∂Ｔ＋２／（Ｖg2＋Ｖd3−Ｖ_t ）・∂Ｖ d3／∂Ｔ・・・（４） 尚、（４）式においては、Ｖ_t の温度の偏微分は僅かな
ため無視する。

【００２５】（４）式において、ｕは負の温度特性を有
している。また、Ｖd3は、詳しくは実施例で説明する
が、正の温度特性を有している。従って、各トランジス
タのディメンジョンを適切に設定することにより、
（４）式の右辺の第１項と第２項とを相殺することが可
能である。従って、第４の発明の変換回路によれば、出
力電流が温度変化によって変化しないように（即ち、温
度特性を無く）することができる。

【００２６】また、基準電圧として、入力電圧に連動し
た電圧を印加すれば、より広い範囲の電圧に応じて電圧
電流変換を行うことができる。

【００２７】（第５の発明）また、この出願に係る第５
の発明のＶＯＣによれば、変換回路として、第１および
第４の発明の変換回路を用いる。その結果、温度特性が
抑制された変換回路によって制御することにより、温度
変化よる周波数の変化を抑制することができる。

【００２８】

【実施例】以下、図面を参照して、この出願に係る各発
明の実施例について説明する。尚、参照する図面は、各
発明が理解できる程度に各構成成分の大きさ、形状およ
び配置関係を概略的に示してあるに過ぎない。従って、
これらの発明は図示例にのみ限定されるものではない。

【００２９】＜比較例＞先ず、各発明の実施例の説明に
先立ち、各発明の理解を用紙にするため、従来の電圧電
流変換回路（変換回路）の一例について簡単に説明す
る。図１０の（Ａ）は、比較例の変換回路の説明に供す
る回路図である。図１０の（Ｂ）は、比較例の変換回路
の温度特性の傾向の説明に供するグラフである。

【００３０】比較例の変換回路は、１つのｎ型のＭＯＳ
トランジスタ（ＭＯＳＴｒ）９８を以って構成されてい
る。このＭＯＳＴｒ９８のソースはＧＮＤに接地してあ
る。また、ドレインは出力端に接続されている。そし
て、ゲートには入力電圧Ｖ_inが印加される。

【００３１】このＭＯＳＴｒに入力電圧Ｖ_inが印加され
たときのドレイン電流である出力電流Ｉ_O は、下記の
（５）式で表される。

【００３２】 Ｉ_O ＝ｕ・Ｋ・（Ｖ_in−Ｖ_t ）² ・・・（５） ここで、ｕは、ＭＯＳＴｒ９８のキャリアの移動度を表
し、Ｋは、ＭＯＳＴｒのディメンジョンによって決まる
定数であり、Ｖ_t はＭＯＳＴｒの閾値電圧である。

【００３３】そして、ｕが負の温度特性を有するため
に、出力電流Ｉ_O は、温度依存性を有する。この温度依
存性の傾向を図１０の（Ｂ）のグラフに示す。グラフの
横軸は出力電流Ｉ_O （任意単位）を示し、縦軸は入力電
圧Ｖ_in（任意単位）を示す。グラフ中の曲線Ｉ、IIおよ
びIII は、それぞれ−２５℃、２５℃および８５℃の温
度下での出力特性を示す。各曲線で示すように、温度が
変化すると比較例の変換回路の出力も変化してしまって
いた。

【００３４】＜第１実施例＞第１実施例では、第１およ
び第２の発明の電圧電流変換回路の一例について併せて
説明する。

【００３５】（回路構成について）先ず、図１を参照し
て、第１実施例の変換回路の構成について説明する。図
１は、第１実施例の変換回路の説明に供する回路図であ
る。

【００３６】第１実施例の変換回路によれば、エンハン
スメント型の第１〜第４ＭＯＳトランジスタ（ＭＯＳＴ
ｒ）１０〜１６を具えおり、各ＭＯＳＴｒのゲートは、
入力電圧を印加する入力端子２０に接続してある。ま
た、各ＭＯＳＴｒのドレインは、出力電流を出力する出
力端子２２に接続してある。

【００３７】そして、第１ＭＯＳＴｒ１０のソースは、
直接ＧＮＤに接地している。また、第２ＭＯＳＴｒ１２
のソースは、順方向に接続された１個のダイオード１８
を介して、接地している。また、第３ＭＯＳＴｒ１４の
ソースは、順方向に接続された２個のダイオード１８を
介して、接地している。また、第４ＭＯＳＴｒ１６のソ
ースは、順方向に接続された３個のダイオード１８をし
て、接地してある。

【００３８】このように、第ｎ（２≦ｎ≦４）ＭＯＳＴ
ｒのソースとＧＮＤとの間には、互いに異なる（ｎ−
１）個のダイオードをそれぞれ介在させている。

【００３９】（動作について）次に、第１実施例の変換
回路の動作について説明する。先ず、第１〜第４ＭＯＳ
Ｔｒのドレイン電流Ｉ_d1、Ｉ_d2、Ｉ_d3およびＩ_d4は、そ
れぞれ下記の（６）〜（９）式のように表される。

【００４０】 Ｉ_d1＝ｕ・ｋ₁ （Ｖ_in−Ｖ_t ）² ・・・（６） Ｉ_d2＝ｕ・ｋ₂ （Ｖ_in−Ｖ_be−Ｖ_t ）² ・・・（７） Ｉ_d3＝ｕ・ｋ₃ （Ｖ_in−２Ｖ_be−Ｖ_t ）² ・・・（８） Ｉ_d4＝ｕ・ｋ₄ （Ｖ_in−３Ｖ_be−Ｖ_t ）² ・・・（９） 但し、ｕは、ＭＯＳＴｒのキャリアの移動度を表し、ｋ
₁ 〜ｋ₄ は、それぞれ第１〜第４ＭＯＳＴｒのディメン
ジョンによって決まる定数である。

【００４１】また、出力端からの出力電流Ｉ_O は、下記
の（１０）式のように、Ｉ_d1、Ｉ_d2、Ｉ_d3およびＩd₄の
和で表される。

【００４２】 Ｉ_O ＝Ｉ_d1＋Ｉ_d2＋Ｉ_d3＋Ｉ_d4・・・（１０） また、第１実施例の変換回路では、入力電圧Ｖ_inの増加
に応じて、第１〜第４ＭＯＳＴｒが順次にターンオンす
る。

【００４３】Ｖ_t ≦Ｖ_in≦Ｖ_t ＋Ｖ_beのときには、第１
ＭＯＳＴｒのみがターンオンする。従って、Ｉ_d2＝Ｉ_d3
＝Ｉ_d4＝０である。

【００４４】次に、Ｖ_t ＋Ｖ_be≦Ｖ_in≦Ｖ_t ＋２Ｖ_beの
ときには、第１および第２ＭＯＳＴｒのみがターンオン
する。従って、Ｉ_d3＝Ｉ_d4＝０である。

【００４５】次に、Ｖ_t ＋２Ｖ_be≦Ｖ_in≦Ｖ_t ＋３Ｖ_be
のときには、第１〜第３ＭＯＳＴｒのみがターンオンす
る。従って、Ｉ_d4＝０である。

【００４６】次に、Ｖ_t ＋３Ｖ_be≦Ｖ_inのときには、第
１〜第４ＭＯＳＴｒ全てがターンオンする。

【００４７】（温度特性について）次に、第１実施例の
変換回路の温度特性について説明する。上記の（６）〜
（１０）式から、出力電流Ｉ_O は、下記の（１１）式の
ように表せる。

【００４８】 Ｉ_O ＝ｕ・ｋ₁ （Ｖ_in−Ｖ_t ）² ＋ｕ・ｋ₂ （Ｖ_in−Ｖ_be−Ｖ_t ）² ＋ｕ・ｋ₃ （Ｖ_in−２Ｖ_be−Ｖ_t ）² ＋ｕ・ｋ₄ （Ｖ_in−３Ｖ_be−Ｖ_t ）² ・・・（１１） 出力電流Ｉ_O の温度特性は、上記の（１１）式の両辺を
温度Ｔで偏微分して、下記の（１２）式で表すことがで
きる。

【００４９】 １／Ｉ・∂Ｉ／∂Ｔ＝１／ｕ・∂ｕ／∂Ｔ−ｋ₀ ・∂Ｖ_be／∂Ｔ・・・（１２ ） 但し、ｋ₀ は下記の（１３）式で表される。

【００５０】 ｋ₀ ＝｛ｋ₂ （Ｖ_in−Ｖ_be−Ｖ_t ）＋２ｋ₃ （Ｖ_in−２Ｖ_be−Ｖ_t ） ＋３ｋ₄ （Ｖ_in−３Ｖ_be−Ｖ_t ）｝／｛ｋ₁ （Ｖ_in−Ｖ_t ）² ＋ｋ₂ （Ｖ_in−Ｖ_be−Ｖ_t ）² ＋ｋ₃ （Ｖ_in−２Ｖ_be−Ｖ_t ）² ＋ｋ₄ （Ｖ_in−３Ｖ_be−Ｖ_t ）² ｝・・・（１３） 上記の（１２）式の右辺第１項は、負の温度特性を有し
ている。また、同式の右辺第２項は、正の温度特性を有
している。従って、ｋ₀ の値を適切に設定することによ
り、（１２）式の右辺の和を０に近づけることができ
る。理想的には、第１項と第２項とを相殺して０するこ
とができる。その結果、出力電流の温度特性を抑制する
ことができるので、出力電流を温度変化に対して安定に
することができる。

【００５１】また、通常、電源電圧は５Ｖ程度以下であ
る。この場合、ＭＯＳＴｒの併用は５個以下が望まし
い。これは、入力電圧の上限が通常電源電圧以下であ
り、余りも多くのダイオードを介在させると、電源電圧
以下ではＭＯＳＴｒがターンオンしなくなるためであ
る。例えば、ダイオードを６つ介在させた場合、ダイオ
ード１つあたりの電圧降下Ｖ_beが通常０．７Ｖ程度であ
るので、電圧降下は６×０．７＝４．２（Ｖ）となる。
この値に閾値電圧Ｖ_t を加えると、電源電圧５Ｖよりも
大きな値となることがある。その場合、ダイオードを６
つ介在させたＭＯＳＴｒは、ターンオンすることができ
なくなる。

【００５２】＜第２実施例＞第２実施例では、第１およ
び第２の発明の電圧電流変換回路の一例について併せて
説明する。第２実施例の変換回路では、一部のダイオー
ドを複数のＭＯＳＴｒのソースとＧＮＤとの間に共通し
て介在させる。

【００５３】この変換回路は、４段のＭＯＳトランジス
タ（ＭＯＳＴｒ）３０〜３６を具えている。そして、第
１段目のＭＯＳＴｒ３０のソースは直接接地している。
また、第２段目のＭＯＳＴｒ３２のソースは、１つのダ
イオード３８ａを介して、接地してある。また、第３段
目のＭＯＳＴｒ３４のソースに接続されたダイオード３
８ｂのカソードを、第２段目のダイオード３８ａのアノ
ードに接続してある。また、第４段目のＭＯＳＴｒ３６
のソースに接続されたダイオード３８ｃのカソードを、
第３段目のダイオード３８ｂのアノードに接続してあ
る。尚、第２実施例の変換回路の温度特性は、第１実施
例の変換回路の温度特性と実質的に同一である。

【００５４】また、第２実施例では、第１実施例よりも
変換回路を構成するダイオードの数を少なくすることが
できる。その結果、変換回路の構成をより簡単にするこ
とができる。

【００５５】＜第３実施例＞第３実施例では、第３およ
び第４の発明の電圧電流変換回路の一例について併せて
説明する。

【００５６】（構成について）先ず、図３を参照して、
第３実施例の変換回路の構成について説明する。第３図
は、第３実施例の変換回路の説明に供する回路図であ
る。

【００５７】第３実施例の変換回路は、入力電圧が印加
される入力端子にゲートが接続されたｎ型ＭＯＳトラン
ジスタからなる第１トランジスタ（第１Ｔｒ）５０との
電流ミラー構造を構成するｎ型ＭＯＳトランジスタから
なる第２トランジスタ（第２Ｔｒ）５２を具えている。
具体的には、第１Ｔｒ５０のドレインは、ｐ型ＭＯＳト
ランジスタからなる第５トランジスタ（第５Ｔｒ）６２
のドレインおよびゲート接続され、第５Ｔｒのゲート
は、ｐ型ＭＯＳトランジスタからなる第６トランジスタ
（第６Ｔｒ）６４のゲートに接続している。また、第５
および第６Ｔｒのソースにはそれぞれ電源電圧Ｖ_DDが印
加されている。また、第６Ｔｒ６４のドレインは、第２
Ｔｒ５２のドレインに接続している。従って、第１およ
び第５Ｔｒに対して第２および第６Ｔｒが電流ミラー構
造を構成する。

【００５８】この第２Ｔｒ５２のゲートは、ノード１を
介して、ｎ型ＭＯＳトランジスタからなる第３トランジ
スタ（第３Ｔｒ）５４のソースに接続してあり、この第
３Ｔｒ５４のゲートは、電源電圧Ｖ_DDに接続されてい
る。この第３Ｔｒ５４のドレインは、ノード２を介し
て、ｎ型ＭＯＳトランジスタからなる第４トランジスタ
（第４Ｔｒ）５６のゲートに接続している。この第２ノ
ードは、正の温度特性を有する定電流源７０に接続して
いる。この第４Ｔｒ５６のソースは、接地している。こ
の第４Ｔｒ５６のドレインは、出力端子６０に接続して
いる。

【００５９】次に、図４に、この実施例の変換回路で用
いる定電流源７０の回路例を示す。この定電流源７０
は、ｐ型ＭＯＳトランジスタからなる第１〜第３Ｔｒ７
２、７４および７６を具え、ｎ型ＭＯＳトランジスタか
らなる第４および第５Ｔｒ７８および８０を具えてい
る。

【００６０】第１〜第３Ｔｒのソースはそれぞれ電源電
圧が印加されており、第１〜第３Ｔｒのゲートは互いに
繋がっている。また、第２Ｔｒ７４のドレインおよびゲ
ートは、第４Ｔｒ７８のドレインに接続している。第４
Ｔｒ７８のソースは、抵抗ＲおよびダイオードＤを介し
て、ＧＮＤに接地している。また、第４Ｔｒ７８のゲー
トは、第５Ｔｒ８０のゲートおよびドレインに接続して
いる。第５Ｔｒ８０のドレインは第３Ｔｒ７６のドレイ
ンに接続している。また、第５Ｔｒ８０のソースはダイ
オードＤを介してＧＮＤに接地している。そして、第１
Ｔｒ７２のドレインから定電流ＩＲが出力される。

【００６１】（動作について）次に、第３実施例の変換
回路の動作について説明する。

【００６２】先ず、第１Ｔｒ５０のゲートに入力電圧Ｖ
_inが印加されると、入力電圧Ｖ_inに応じた第１Ｔｒ５０
のドレイン電流Ｉd₁が流れる。そして、この第１Ｔｒ５
０のドレイン電流Ｉd₁は、第５Ｔｒ６２のドレイン電流
Ｉd₅となる。さらに、第５Ｔｒ６２と第６Ｔｒ６４とは
電流ミラー構造となっているので、第６Ｔｒ６２には、
第５Ｔｒ６４のドレイン電流Ｉd₅に比例したドレイン電
流Ｉd₆が流れる。そして、この第６Ｔｒ６２のドレイン
電流Ｉd₆は、第２Ｔｒ５２のドレイン電流Ｉd₂となる。

【００６３】第２Ｔｒ５２のドレイン電流の大きさによ
って、第２Ｔｒ５２のゲート電圧Ｖg₂が決まる。そし
て、第２Ｔｒ５２のゲート電圧Ｖg₂に第３Ｔｒのソース
・ドレイン間電圧Ｖd₃を加算した電圧が、第４Ｔｒ５６
のゲートに印加される。第４Ｔｒ５６のゲート電圧に応
じた第４Ｔｒ５６のドレイン電流が、出力電流Ｉ_O とし
て流れる。

【００６４】この出力電流Ｉ_O は、下記の（１４）式で
表される。 Ｉ_O ＝ｕ・ｋ₄ （Ｖg₂＋Ｖd₃−Ｖ_t ）² ・・・（１４） 但し、ｕは、ＭＯＳＴｒのキャリアの移動度を表し、ｋ
₄ は、第４Ｔｒのディメンジョンによって決まる定数で
ある。また、Ｖ_t は、第４Ｔｒの閾値電圧である。

【００６５】（温度特性について）次に、出力電圧Ｉ_O
の温度特性について検討するため、先ず、第２Ｔｒのゲ
ート電圧Ｖg₂を導く。第１Ｔｒのドレイン電流Ｉd₁およ
び第５Ｔｒのドレイン電流Ｉd₅は、下記の（１５）式で
表される。 Ｉd₁＝Ｉd₅＝ｕ・ｋ₁ （Ｖ_in−Ｖ_t ）² ・・・（１５） 但し、ｋ₄ は、第１Ｔｒのディメンジョンによって決ま
る定数である。

【００６６】また、第２Ｔｒのドレイン電流Ｉd₂および
第６Ｔｒのドレイン電流Ｉd₆は、第１Ｔｒのドレイン電
流Ｉd₁のｋ_a 倍であるので、下記の（１６）式で表され
る。但し、ｋ_a は、電流ミラー構造となっているトラン
ジスタ同士の大きさの比によって決まる比例定数であ
る。

【００６７】 Ｉd₂＝Ｉd₆＝ｋ_a ・Ｉd₁＝ｋ_a ・ｕ・ｋ₁ （Ｖ_in−Ｖ_t ）² ・・・（１６） また、第２Ｔｒのドレイン電流Ｉd₂は、下記の（１７）
式で表すこともできる。

【００６８】 Ｉd₂＝ｕ・ｋ₂ （Ｖg₂−Ｖ_t ）² ・・・（１７） 但し、ｋ₂ は、第２Ｔｒのディメンジョンによって決ま
る定数である。

【００６９】上記の（１６）および（１７）式から、第
２Ｔｒのゲート電圧Ｖg₂は、下記の（１８）式で表せ
る。

【００７０】 Ｖg₂＝｛ｋ_a （ｋ₁ ／ｋ₂ ）｝^1/2 Ｖ_in＋｛１−ｋ_a （ｋ₁ ／ｋ₂ ）｝^1/2 Ｖ _t ・・・（１８） 次に、第３Ｔｒのソース・ドレイン間電圧Ｖd₃を導く。
ＭＯＳトランジスタのリニア領域の電圧ー電流の関係式
は、下記の（１９）式で表せる。

【００７１】 ＩＲ＝ｕ・ｋ₃{( Ｖ_DD−Ｖg₂−Ｖ_t ) Ｖd₃−（Ｖd₃)²／２｝・・・（１９） 但し、ＩＲは、正の温度特性を有する定電流源からの電
流を表し、Ｖ_DDは、電源電圧を表す。また、ｋ₃ は、第
３Ｔｒのディメンジョンによって決まる定数である。

【００７２】（１９）式から（２０）式を得る。 Ｖd₃≒ＩＲ／｛ｕ・ｋ₃(Ｖ_DD−Ｖg₂−Ｖ_t ) ｝・・・（２０） ここで、（１４）の両辺を温度Ｔで偏微分すると、下記
の（２１）式で表せる。

【００７３】 １／Ｉ_O ・∂Ｉ_O ／∂Ｔ＝１／ｕ・∂ｕ／∂Ｔ＋２／（Ｖg₂＋Ｖd₃−Ｖ_t ）・ ∂Ｖd₃／∂Ｔ・・・（２１） 上記の（２１）式の右辺第１項は、負の温度特性を有し
ている。従って、同式の右辺第２項が正の温度特性を有
していれば、（２１）式の右辺の第１項と第２項との温
度特性を相殺して右辺の和を０に近づけることが可能と
なる。

【００７４】そこで、次に（２１）式の右辺の第２項が
正の温度特性を有していることを説説明する。第２項の
成分のうち、Ｖ_t の温度特性は無視でき、Ｖg₂の温度特
性も、上述した（１８）式から無視できる。従って、第
２項の温度特性はＶd₃の温度特性によって決まる。そこ
で、Ｖd₃の温度特性と見るために、上記の（２０）式の
両辺を温度Ｔで偏微分すると、下記の（２２）式のよう
に表せる。

【００７５】 １／Ｖd₃・∂Ｖd₃／∂Ｔ＝１／ＩＲ・∂ＩＲ／∂Ｔ−１／ｕ・∂ｕ／∂Ｔ＋２ ／（Ｖ_DD−Ｖg₂−Ｖ_T ）・∂Ｖ_T ／∂Ｔ・・・（２２） 尚、上記の（２２）式では、第３Ｔｒの閾値電圧を、そ
の絶対値がバックバイアス効果によって大きくなり温度
特性への影響度が増大することを考慮して、Ｖ_Tと表
す。

【００７６】（２２）式の右辺の第１項は、ＩＲが正の
温度特性を有する定電流源であるので、正の温度特性と
なる。また、第２項は、ｕが負の温度特性を有している
が、符号がマイナスであるため、正の温度特性となる。
また、第３項のＶ_T は負の温度特性を有する。そして、
係数の分母においてマイナスがついているため、係数全
体は正の温度特性となる。その結果、第３項は、正の温
度特性となる。従って、（２２）式の右辺各項が正の温
度特性を有するので、Ｖd₃は正の温度特性となる。

【００７７】従って、上記の（２１）式において、右辺
の第１項は負の温度特性を有し、第２項は正の温度特性
を有する。この第１および第２項温度特性の相殺を図る
ことによって、出力電流Ｉ_O の温度特性を抑制すること
ができる。その結果、出力電流を温度変化に対して安定
にすることができる。

【００７８】＜第４実施例＞第４実施例では、第３およ
び第４の発明の電圧電流変換回路の一例について併せて
説明する。

【００７９】（構成について）先ず、図５を参照して、
第４実施例の変換回路の構成について説明する。第４図
は、第４実施例の変換回路の説明に供する回路図であ
る。第４実施例では、第３実施例で説明した変換回路と
同一の構成成分については、第３実施例で用いた符号と
同一の符号を用いる。

【００８０】第４実施例の変換回路では、第４Ｔｒ５６
のゲートに、接続する定電流源は、正の温度特性を有す
るものに限定されない。このため第４実施例では、第３
実施例での正の温度特性を有する定電流ＩＲと区別する
ために、定電流をＩｔと表記する。

【００８１】また、第４実施例の変換回路では、第３Ｔ
ｒ５４のゲートに、負の温度特性を有し、かつ、電源電
圧Ｖ_DDよりも低く、接地電位ＧＮＤよりも高い基準電圧
ＶＲを印加している。これら点の他は、第４実施例の変
換回路は、第３実施例のものと同一の構成であるので、
説明を省略する。

【００８２】（動作について）第４実施例の変換回路の
動作は、第３実施例のものと同様であるので、説明を省
略する。但し、第４実施例では、第３Ｔｒ５４のゲート
に電源電圧Ｖ_DDよりも低い基準電位ＶＲを印加すること
によって、第３Ｔｒ５４のソース・ドレイン電圧Ｖd₃を
大きくすることができる。その結果、第４Ｔｒ５６のゲ
ート電圧を高くすることができる。その結果、出力電流
Ｉ_O の制御範囲（レンジ）広くとることができる。この
ため、温度特性の制御可能な温度範囲を、第３実施例の
ものよりも広くすることができる。

【００８３】（温度特性について）次に、第４実施例の
変換回路の温度特性について説明する。第４実施例の変
換回路においても、第３実施例で示した（１５）〜（１
８）式が成り立つ。

【００８４】そして、第４実施例の変換回路において
は、ＭＯＳトランジスタのリニア領域の電圧ー電流の関
係式は、（１９）式の代わりに、下記の（２３）式で表
せる。

【００８５】 Ｉｔ＝ｕ・ｋ₃{( ＶＲ−Ｖg₂−Ｖ_t ) Ｖd₃−（Ｖd₃)²／２｝・・・（２３） 但し、Ｉｔは定電流源からの電流を表し、ＶＲは、基準
電圧を表す。また、ｋ₃は、第３Ｔｒのディメンジョン
によって決まる定数である。

【００８６】（２３）式から（２４）式を得る。 Ｖd₃≒Ｉｔ／｛ｕ・ｋ₃(ＶＲ−Ｖg₂−Ｖ_t ) ｝・・・（２４） また、第４実施例においても、（２１）式の右辺の第２
項が正の温度特性となれば、出力電流Ｉ_O の温度特性を
抑制することが可能となる。

【００８７】そこで、次に（２１）式の右辺の第２項が
正の温度特性を有していることを説説明する。第２項の
成分のうち、Ｖ_t の温度特性は無視でき、Ｖg₂の温度特
性も、上述した（１８）式から無視できる。従って、第
２項の温度特性はＶd₃の温度特性によって決まる。そこ
で、Ｖd₃の温度特性と見るために、上記の（２４）式の
両辺を温度Ｔで偏微分すると、下記の（２５）式のよう
に表せる。

【００８８】 １／Ｖd₃・∂Ｖd₃／∂Ｔ＝−１／（ＶＲ−Ｖg₂−Ｖ_T ）・∂ＶＲ／∂Ｔ−１／ ｕ・∂ｕ／∂Ｔ＋２／（ＶＲ−Ｖg₂−Ｖ_T ）・∂Ｖ_T ／∂Ｔ・・・（２５） 尚、上記の（２５）式では、第３Ｔｒの閾値電圧を、そ
の絶対値がバックバイアス効果によって大きくなり温度
特性への影響度が増大することを考慮して、Ｖ_Tと表
す。

【００８９】（２５）式の右辺の第１項は、ＶＲが負の
温度特性を有する定電流源であるので、符号がマイナス
であるため、正の温度特性となる。また、第２項は、ｕ
が負の温度特性を有しているが、符号がマイナスである
ため、正の温度特性となる。また、第３項のＶ_T は負の
温度特性を有する。そして、係数の分母においてマイナ
スがついているため、係数全体は正の温度特性となる。
その結果、第３項は、正の温度特性となる。従って、
（２５）式の右辺各項が正の温度特性を有するので、Ｖ
d₃は正の温度特性となる。

【００９０】従って、上記の（２３）式において、右辺
の第１項は負の温度特性を有し、第２項は正の温度特性
を有する。この第１および第２項温度特性の相殺を図る
ことによって、出力電流Ｉ_O の温度特性を抑制すること
ができる。その結果、出力電流を温度変化に対して安定
にすることができる。

【００９１】＜第５実施例＞第５実施例では、第３およ
び第４の発明の電圧電流変換回路の一例について併せて
説明する。

【００９２】（構成について）先ず、図６を参照して、
第５実施例の変換回路の構成について説明する。第５図
は、第５実施例の変換回路の説明に供する回路図であ
る。第５実施例では、第３実施例で説明した変換回路と
同一の構成成分については、第３実施例で用いた符号と
同一の符号を用いる。

【００９３】第５実施例の変換回路では、第３Ｔｒ５４
のゲートに、電源電圧Ｖ_DDでなく、入力電圧Ｖ_inに連動
したゲートバイアス電圧Ｖｒを印加する。このため、第
５実施例の変換回路では、第３実施例の変換回路に加え
て、ｎ型ＭＯＳトランジスタからなる第７トランジスタ
（第７Ｔｒ）６６およびｐ型ＭＯＳトランジスタからな
る第８トランジスタ（第８Ｔｒ）６８とを設けてある。
第７Ｔｒ６６のソースはＧＮＤに接地しており、ゲート
には、入力電圧Ｖ_inが印加されている。また、ドレイン
は第８Ｔｒ６８のドレインおよびゲートに接続してい
る。第８Ｔｒのソースには電源電圧が印加されており、
ゲートは第３Ｔｒ５４のゲートに接続してある。従っ
て、第８Ｔｒ６８のゲート電圧が、ゲートバイアス電圧
Ｖｒとして、第３Ｔｒ５４ゲートに印加される。

【００９４】（動作について）第５実施例の変換回路の
動作は、第３実施例のものと同様であるので、説明を省
略する。但し、第５実施例では、第３Ｔｒ５４のゲート
に電源電圧Ｖ_DDよりも低いゲートバイアス電圧Ｖｒを印
加することによって、第３Ｔｒ５４のソース・ドレイン
電圧Ｖd₃を大きくすることができる。その結果、第４Ｔ
ｒ５６のゲート電圧を高くすることができる。その結
果、出力電流Ｉ_O の制御範囲（レンジ）広くとることが
できる。このため、温度特性の制御可能な温度範囲を、
第３実施例のものよりも広くすることができる。

【００９５】さらに、第５実施例では、ゲートバイアス
電圧Ｖｒが入力電圧Ｖ_inに連動するため、さらに、温度
特性の制御可能な温度範囲を広くすることができる。

【００９６】（温度特性について）次に、第５実施例の
変換回路の温度特性について説明する。第５実施例の変
換回路においても、第３実施例で示した（１５）〜（１
８）式が成り立つ。

【００９７】そして、第５実施例の変換回路において
は、ＭＯＳトランジスタのリニア領域の電圧ー電流の関
係式は、（１９）式の代わりに、下記の（２６）式で表
せる。

【００９８】 ＩＲ＝ｕ・ｋ₃{( Ｖｒ−Ｖg₂−Ｖ_t ) Ｖd₃−（Ｖd₃)²／２｝・・・（２６） 但し、ＩＲは正の温度特性を有する定電流源からの電流
を表し、ｋ₃ は、第３Ｔｒのディメンジョンによって決
まる定数である。

【００９９】（２６）式から（２７）式を得る。 Ｖd₃≒ＩＲ／｛ｕ・ｋ₃(Ｖｒ−Ｖg₂−Ｖ_t ) ｝・・・（２７） また、第５実施例においても、（２１）式の右辺の第２
項が正の温度特性となれば、出力電流Ｉ_O の温度特性を
抑制することが可能となる。

【０１００】そこで、次に（２１）式の右辺の第２項が
正の温度特性を有していることを説説明する。第２項の
成分のうち、Ｖ_t の温度特性は無視でき、Ｖg₂の温度特
性も、上述した（１８）式から無視できる。従って、第
２項の温度特性はＶd₃の温度特性によって決まる。そこ
で、Ｖd₃の温度特性と見るために、上記の（２７）式の
両辺を温度Ｔで偏微分すると、下記の（２８）式のよう
に表せる。

【０１０１】 １／Ｖd₃・∂Ｖd₃／∂Ｔ＝１／ＩＲ・∂ＩＲ／∂Ｔ−１／ｕ・∂ｕ／∂Ｔ＋２ ／（Ｖｒ−Ｖg₂−Ｖ_T ）・∂Ｖ_T ／∂Ｔ・・・（２８） 尚、上記の（２８）式では、第３Ｔｒの閾値電圧を、そ
の絶対値がバックバイアス効果によって大きくなり温度
特性への影響度が増大することを考慮して、Ｖ_Tと表
す。

【０１０２】（２８）式の右辺の第１項は、ＩＲが正の
温度特性を有するため、正の温度特性となる。また、第
２項は、ｕが負の温度特性を有しているが、符号がマイ
ナスであるため、正の温度特性となる。また、第３項の
Ｖ_T は負の温度特性を有する。そして、係数の分母にお
いてマイナスがついているため、係数全体は正の温度特
性となる。その結果、第３項は、正の温度特性となる。
従って、（２８）式の右辺各項が正の温度特性を有する
ので、Ｖd₃は正の温度特性となる。

【０１０３】従って、上記の（２６）式において、右辺
の第１項は負の温度特性を有し、第２項は正の温度特性
を有する。この第１および第２項温度特性の相殺を図る
ことによって、出力電流Ｉ_O の温度特性を抑制すること
ができる。その結果、出力電流を温度変化に対して安定
にすることができる。

【０１０４】＜第６実施例＞第６実施例では、第５の発
明のＶＣＯの一例として、インバータタイプのリングオ
シレータを具えたＶＣＯの例について説明する。図７
は、第６実施例のＶＣＯの説明に供するブロック回路図
である。

【０１０５】この実施例のＶＣＯは、電圧電流変換回路
８２、電流ミラー回路部８４およびリングタイプオシレ
ータ８６とを以って構成している。この電圧電流変換回
路８２は、上述した第１〜第５実施例で説明したいずれ
かの変換回路を用いる。

【０１０６】また、この実施例の電流ミラー回路８４
は、ｐ型ＭＯＳトランジスタからなる第１および第２Ｔ
ｒ９０および９２を具え、また、ｎ型ＭＯＳトランジス
タからなる第３Ｔｒ９４を具えている。第１Ｔｒおよび
第２Ｔｒのソースには、電源電圧Ｖ_DDが印加されてい
る。また、第１Ｔｒ９０のドレインには、電圧電流変換
回路８２の出力電流Ｉ_O が入力される。また、第１Ｔｒ
９０のドレインおよびゲートは、第２Ｔｒ９２のゲート
に接続している。第２Ｔｒ９２のドレインは、第３Ｔｒ
９４のドレインおよびゲートに接続している。第３Ｔｒ
９４のソースはＧＮＤに接地している。そして、第２Ｔ
ｒ９２のゲートおよび第３Ｔｒ９４のゲートは、それぞ
れリングタイプオシレータ８６に接続している。

【０１０７】また、この実施例でのリングタイプオシレ
ータ８６は、連続して接続された複数のインバータ９６
を具えている。（尚、図７では、インバータを一部省略
して示す）このインバータ９６は、ＣＭＯＳを以って構
成している。そして、最後尾のインバータ９６ｂの出力
が、先頭のインバータ９６ａに入力される。また、各イ
ンバータには、それぞれ、電流ミラー回路８４の第２お
よび第３Ｔｒのゲート電圧によるバイアス電流が印加さ
れる。

【０１０８】ＶＣＯの発振周波数は、このバイアス電流
値によって制御される。このバイアス電流値は、電圧電
流変換回路の出力電流Ｉ_O によって制御される。従っ
て、この出力電流Ｉ_O を温度変化に対して安定にするこ
とによって、ＶＣＯの発振周波数を温度変化に対して安
定化することができる。

【０１０９】次に、図８に、電圧電流変換回路８２への
入力電圧Ｖ_in、電圧電流変換回路８２の出力電流Ｉ_O お
よび電流ミラー回路８４中の第２ゲートのバイアス電圧
Ｖ_bの関係を示す。図８のグラフの横軸は、入力電圧Ｖ
_in（任意単位）を表し、下側のグラフの縦軸は、出力電
流Ｉ_O （任意単位）を表し、上側のグラフの縦軸は、バ
イアス電圧Ｖ_b （任意単位）を表す。図８の曲線IIは、
入力電圧Ｖ_inに対する出力電流Ｉ_O を示し、曲線Ｉは、
入力電圧Ｖ_inに対するバイアス電圧Ｖ_b を示す。曲線Ｉ
およびIIから、出力電流Ｉ_O が増大するに従って、バイ
アス電圧Ｖ_b が減少することが分かる。

【０１１０】上述した実施例では、これらの発明を特定
の材料を使用し、特定の条件で構成した例について説明
したが、これらの発明は多くの変更および変形を行うこ
とができる。例えば、上述した第１実施例では、ダイオ
ードの数を１つずつ順次に増やしていったが、ダイオー
ドの数の増やし方は任意で良く、例えば２つずつダイオ
ードを増やしても良い。

【０１１１】また、第１および第２の実施例では、ダイ
オードを介在させたＭＯＳＴｒを複数設けたが、第１の
発明では、ダイオードを介在させたＭＯＳＴｒは１つで
も良い。例えば、図９に示す変形例のように、変換回路
を直接ＧＮＤに接続された第１ＭＯＳＴｒ１０と、１つ
のダイオード１８を介在させた第２ＭＯＳＴｒ１２だけ
で構成しても良い。

【０１１２】

【発明の効果】

（第１および第２の発明）この出願に係る第１および第
２の発明の変換回路によれば、複数のトランジスタ（例
えばＭＯＳＴｒ）のソースと第１の電位（例えばＧＮ
Ｄ）との間に、ダイオードを介在させている。その結
果、出力電流が温度変化によって変化しないように（即
ち、温度特性を無く）することが可能となる。

【０１１３】（第３および第４の発明）また、この出願
に係る第４の発明の変換回路によれば、第２トランジス
タのゲート電圧と第３トランジスタのソース・ドレイン
電圧Ｖd3とを加算したものを、第４トランジスタのゲー
ト電圧として印加している。その結果、第４の発明の変
換回路によれば、出力電流が温度変化によって変化しな
いように（即ち、温度特性を無く）することが可能とな
る。

【０１１４】（第５の発明）また、この出願に係る第５
の発明のＶＯＣによれば、変換回路として、第１および
第４の発明の変換回路を用いる。その結果、温度特性が
抑制された変換回路によって制御することにより、温度
変化よる周波数の変化を抑制することができる。

【図面の簡単な説明】

【図１】第１実施例の電圧電流変換回路の回路図であ
る。

【図２】第２実施例の電圧電流変換回路の回路図であ
る。

【図３】第３実施例の電圧電流変換回路の回路図であ
る。

【図４】第３実施例で用いる定電流源の回路図である。

【図５】第４実施例の電圧電流変換回路の回路図であ
る。

【図６】第５実施例の電圧電流変換回路の回路図であ
る。

【図７】第６実施例のＶＣＯのブロック回路図である。

【図８】第６実施例における、入力電圧、出力電流およ
びバイアス電圧の関係を示すグラフである。

【図９】変形例の電圧電流変換回路の回路図である。

【図１０】（Ａ）は、比較例の電圧電流変換の回路図で
あり、（Ｂ）は、その温度特性の傾向を示すグラフであ
る。

【符号の説明】

１０：第１ＭＯＳトランジスタ（第１ＭＯＳＴｒ） １２：第２ＭＯＳトランジスタ（第２ＭＯＳＴｒ） １４：第３ＭＯＳトランジスタ（第３ＭＯＳＴｒ） １６：第４ＭＯＳトランジスタ（第４ＭＯＳＴｒ） １８：ダイオード ２０：入力端子 ２２：出力端子 ３０：第１段目のＭＯＳＴｒ ３２：第２段目のＭＯＳＴｒ ３４：第３段目のＭＯＳＴｒ ３６：第４段目のＭＯＳＴｒ ３８ａ〜３８ｃ：ダイオード ４０：入力端子 ４２：出力端子 ５０：第１Ｔｒ ５２：第２Ｔｒ ５４：第３Ｔｒ ５６：第４Ｔｒ ５８：入力端子 ６０：出力端子 ６２：第５Ｔｒ ６４：第６Ｔｒ ６６：第７Ｔｒ ６８：第８Ｔｒ ７０：定電流源 ７２：第１Ｔｒ ７４：第２Ｔｒ ７６：第３Ｔｒ ７８：第４Ｔｒ ８０：第５Ｔｒ ８２：電圧電流変換回路 ８４：電流ミラー回路 ８６：リングタイプオシレータ ９０：第１Ｔｒ ９２：第２Ｔｒ ９４：第３Ｔｒ ９６：インバータ ９６ａ：先頭のインバータ ９６ｂ：最後尾のインバータ ９８：ＭＯＳＴｒ

Claims (9)

【特許請求の範囲】
1. 【請求項１】 入力電圧が印加される入力端子と、前記
   入力端子にそれぞれ接続される制御電極と、第１、第２
   の電位にそれぞれ接続される第１、第２の端子とをそれ
   ぞれ有する複数のトランジスタと、 前記複数のトランジスタはそれぞれ異なる数のダイオー
   ドを介して前記第１の電位に接続されてなることを特徴
   とする電圧電流変換回路。
2. 【請求項２】 複数のエンハンスメント型のＭＯＳトラ
   ンジスタを具え、各該ＭＯＳトランジスタのゲートは、
   入力電圧を印加する入力端子に接続してあり、 各前記ＭＯＳトランジスタのドレインは、出力電流を出
   力する出力端子に接続してあり、 各前記ＭＯＳトランジスタのソースは、互いに異なる数
   のダイオードを介して接地されることを特徴とする電圧
   電流変換回路。
3. 【請求項３】 複数の前記他のＭＯＳトランジスタを有
   する請求項２に記載の電圧電流変換回路において、 ｍ（ｍは自然数）段のＭＯＳトランジスタを設け、 第１段目のＭＯＳトランジスタのソースは直接接地して
   あり、 第２段目のＭＯＳトランジスタのソースは、１つのダイ
   オードを介して、接地してあり、 第ｎ（ｎは３以上ｍ以下の自然数）段目のＭＯＳトラン
   ジスタのソースに接続されたダイオードのカソードを、
   第ｎ−１段目のダイオードのアノードに接続してなるこ
   とを特徴とする電圧電流変換回路。
4. 【請求項４】 入力電圧がそのゲートに印加される第１
   トランジスタと、 前記第１トランジスタと電流ミラー構造を構成する第２
   トランジスタと、 ゲートに基準電位が印加され、一端が前記第２トランジ
   スタのゲートに、他端が電流源に接続された第３トラン
   ジスタと、 ゲートが前記第３トランジスタの他端に接続された第４
   トランジスタであって、その一端が出力端子に接続され
   た前記第４トランジスタとを含むことを特徴とする電圧
   電流変換回路。
5. 【請求項５】 入力電圧が印加される入力端子にゲート
   が接続されたｎ型ＭＯＳトランジスタからなる第１トラ
   ンジスタとの電流ミラー構造を構成するｎ型ＭＯＳトラ
   ンジスタからなる第２トランジスタを具え、 該第２トランジスタのゲートは、ノード１を介して、ｎ
   型ＭＯＳトランジスタからなる第３トランジスタのソー
   スに接続してあり、 該第３トランジスタのゲートには、基準電圧が印加して
   あり、 該第３トランジスタのドレインは、ノード２を介して、
   ｎ型ＭＯＳトランジスタからなる第４トランジスタのゲ
   ートに接続してあり、 該第２ノードは、定電流源に接続してあり、 該第４トランジスタのソースは、接地してあり、 該第４トランジスタのドレインは、出力端子に接続して
   あることを特徴とする電圧電流変換回路。
6. 【請求項６】 請求項５に記載の電圧電流変換回路にお
   いて、 該定電流源が、正の温度特性を有するものであることを
   特徴とする電圧電流変換回路。
7. 【請求項７】 請求項５に記載の電圧電流変換回路にお
   いて、 該基準電圧として、負の温度特性を有し、かつ、電源電
   圧よりも低く、接地電位よりも高い電圧を印加してある
   ことを特徴とする電圧電流変換回路。
8. 【請求項８】 請求項５に記載の電圧電流変換回路にお
   いて、 該基準電圧として、入力電圧に連動した電圧を印加して
   あることを特徴とする電圧電流変換回路。
9. 【請求項９】 電圧電流変換回路を具えたボルテージコ
   ントロールオシレータであって、 該電圧電流変換回路として、請求項１または２に記載の
   電圧電流変換回路を用いてなることを特徴とするボルテ
   ージコントロールオシレータ。