JPH06161581A - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JPH06161581A JPH06161581A JP5028807A JP2880793A JPH06161581A JP H06161581 A JPH06161581 A JP H06161581A JP 5028807 A JP5028807 A JP 5028807A JP 2880793 A JP2880793 A JP 2880793A JP H06161581 A JPH06161581 A JP H06161581A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- gate
- mos transistor
- type mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳトランジスタの直列接続による定電圧
発生回路において、動作電源電圧範囲を小さくして、例
えば０．９Ｖの電圧を印加することにより動作させるこ
とができるようにする。 【構成】 定電流を発生するトランジスタと出力電圧を
発生するトランジスタを並列に接続し、各トランジスタ
のドレインとソ−ス間に発生する電圧を分離するよう
に、カレントミラ−回路を構成する。また、このカレン
トミラ−回路をカスコ−ド接続することにより、電源電
圧変動に対して出力電圧の変化を極小にする。
発生回路において、動作電源電圧範囲を小さくして、例
えば０．９Ｖの電圧を印加することにより動作させるこ
とができるようにする。 【構成】 定電流を発生するトランジスタと出力電圧を
発生するトランジスタを並列に接続し、各トランジスタ
のドレインとソ−ス間に発生する電圧を分離するよう
に、カレントミラ−回路を構成する。また、このカレン
トミラ−回路をカスコ−ド接続することにより、電源電
圧変動に対して出力電圧の変化を極小にする。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ型半導体装置に
おける定電圧発生回路に関するものである。
おける定電圧発生回路に関するものである。
【０００２】
【従来の技術】従来、定電圧発生回路の１つとして、図
３に示すような回路がある。図３において、１は＋側電
源電圧、２，４はｎチャネルＭＯＳ型トランジスタ、３
は定電圧を取り出すための接続点、５は−側電源電圧で
ある。この回路では、同一導電型で異なるスレッショ−
ルド電圧を持つＭＯＳ型トランジスタを２個以上直列に
接続し、その接続点より定電圧を取り出している。すな
わち、この回路では、１つのトランジスタ２または４を
ディプレッション型ＭＯＳトランジスタとし、ゲ−トと
ソ−スを接続することにより、定電流回路として動作す
るので、この定電流をゲ−トとドレインを接続したエン
ハンスメント型ＭＯＳトランジスタ４または２に流すこ
とにより、一定の定電圧を取り出すことが可能である。
このような回路に関する文献としては、例えば、特開昭
５６−１０８２５８号公報がある。
３に示すような回路がある。図３において、１は＋側電
源電圧、２，４はｎチャネルＭＯＳ型トランジスタ、３
は定電圧を取り出すための接続点、５は−側電源電圧で
ある。この回路では、同一導電型で異なるスレッショ−
ルド電圧を持つＭＯＳ型トランジスタを２個以上直列に
接続し、その接続点より定電圧を取り出している。すな
わち、この回路では、１つのトランジスタ２または４を
ディプレッション型ＭＯＳトランジスタとし、ゲ−トと
ソ−スを接続することにより、定電流回路として動作す
るので、この定電流をゲ−トとドレインを接続したエン
ハンスメント型ＭＯＳトランジスタ４または２に流すこ
とにより、一定の定電圧を取り出すことが可能である。
このような回路に関する文献としては、例えば、特開昭
５６−１０８２５８号公報がある。
【０００３】
【発明が解決しようとする課題】しかしながら、前述の
ような従来の基準電圧発生回路では、ＭＯＳ型トランジ
スタ２，４の直列接続による接続端子３から出力電圧を
取り出しているため、出力電圧と定電流を流すためのト
ランジスタ２，４のドレインとソ−ス間の電圧を加算し
た電圧を印加することにより動作させている。従って、
０．９Ｖの低電圧で動作させることは困難であって、高
電圧を必要としていた。本発明の目的は、このような従
来の課題を解決し、従来の直列接続の定電圧発生回路に
比較して低い電源電圧で動作させることができ、かつ電
源電圧の変動に対しても定電圧出力電圧の変化を安定化
させることができる定電圧発生回路を提供することにあ
る。
ような従来の基準電圧発生回路では、ＭＯＳ型トランジ
スタ２，４の直列接続による接続端子３から出力電圧を
取り出しているため、出力電圧と定電流を流すためのト
ランジスタ２，４のドレインとソ−ス間の電圧を加算し
た電圧を印加することにより動作させている。従って、
０．９Ｖの低電圧で動作させることは困難であって、高
電圧を必要としていた。本発明の目的は、このような従
来の課題を解決し、従来の直列接続の定電圧発生回路に
比較して低い電源電圧で動作させることができ、かつ電
源電圧の変動に対しても定電圧出力電圧の変化を安定化
させることができる定電圧発生回路を提供することにあ
る。
【０００４】
【課題を解決するための手段】上記目的を達成するた
め、本発明の定電圧発生回路は、（イ）ゲ−トとソ−ス
を接続したディプレッション型ＭＯＳトランジスタ（図
１の６）と、ディプレッション型ＭＯＳトランジスタ
（６）と直列に接続され、かつゲ−トとドレインを接続
した第１のエンハンスメント型ＭＯＳトランジスタ
（７）と、第１のエンハンスメント型ＭＯＳトランジス
タ（７）のゲ−トに接続されたゲ−トを持つ第２のエン
ハンスメント型ＭＯＳトランジスタ（９）と、第２のエ
ンハンスメント型ＭＯＳトランジスタ（９）のドレイン
に直列に接続され、かつゲ−トとソ−スを接続した第３
のエンハンスメント型ＭＯＳトランジスタ（８）とを具
備し、第２のエンハンスメント型ＭＯＳトランジスタ
（９）と第３のエンハンスメント型ＭＯＳトランジスタ
（８）の接続点を電圧出力端子としたことを特徴として
いる。また、（ロ）第１のエンハンスメント型ＭＯＳト
ランジスタ（図２の１４）と第１のエンハンスメント型
ＭＯＳトランジスタのゲ−トに接続されたゲ−トを持つ
第２のエンハンスメント型ＭＯＳトランジスタ（図２の
１８）は、それぞれゲ−トを共通に接続された２つ以上
のエンハンスメント型ＭＯＳトランジスタ（図２の１
５，１９）を直列に接続していることを特徴としてい
る。
め、本発明の定電圧発生回路は、（イ）ゲ−トとソ−ス
を接続したディプレッション型ＭＯＳトランジスタ（図
１の６）と、ディプレッション型ＭＯＳトランジスタ
（６）と直列に接続され、かつゲ−トとドレインを接続
した第１のエンハンスメント型ＭＯＳトランジスタ
（７）と、第１のエンハンスメント型ＭＯＳトランジス
タ（７）のゲ−トに接続されたゲ−トを持つ第２のエン
ハンスメント型ＭＯＳトランジスタ（９）と、第２のエ
ンハンスメント型ＭＯＳトランジスタ（９）のドレイン
に直列に接続され、かつゲ−トとソ−スを接続した第３
のエンハンスメント型ＭＯＳトランジスタ（８）とを具
備し、第２のエンハンスメント型ＭＯＳトランジスタ
（９）と第３のエンハンスメント型ＭＯＳトランジスタ
（８）の接続点を電圧出力端子としたことを特徴として
いる。また、（ロ）第１のエンハンスメント型ＭＯＳト
ランジスタ（図２の１４）と第１のエンハンスメント型
ＭＯＳトランジスタのゲ−トに接続されたゲ−トを持つ
第２のエンハンスメント型ＭＯＳトランジスタ（図２の
１８）は、それぞれゲ−トを共通に接続された２つ以上
のエンハンスメント型ＭＯＳトランジスタ（図２の１
５，１９）を直列に接続していることを特徴としてい
る。
【０００５】
【作用】本発明においては、図１に示すように、定電流
を発生するトランジスタ６とトランジスタ７，９にて構
成されるカレントミラ−回路により、トランジスタ８に
トランジスタ６で発生した定電流を供給し、トランジス
タ８のドレインとソ−ス間に定電圧を発生させる。すな
わち、定電流を発生する回路と、定電圧を発生する回路
を分離することにより、従来の直列接続の回路に比べて
低い電源電圧により回路を動作させることができる。ま
た、他の実施例として、図１のカレントミラ−回路を、
図２に示すようにカスコ−ド接続することにより、電源
電圧の変動に対して出力電圧の変化を極小に保持するこ
とができる。すなわち、従来の定電圧発生回路では、そ
の動作電源電圧範囲はエンハンスメント型のスレッショ
−ルド電圧とディプレッション型のスレッショ−ルド電
圧の２倍の差電圧で決定し、１．０Ｖ以下の電圧範囲を
実現することが困難であったが、本発明では、エンハン
スメント型のスレッショ−ルド電圧とディプレッション
型のスレッショ−ルド電圧の差電圧で実現でき、動作電
源電圧を例えば０．９Ｖとすることが可能である。
を発生するトランジスタ６とトランジスタ７，９にて構
成されるカレントミラ−回路により、トランジスタ８に
トランジスタ６で発生した定電流を供給し、トランジス
タ８のドレインとソ−ス間に定電圧を発生させる。すな
わち、定電流を発生する回路と、定電圧を発生する回路
を分離することにより、従来の直列接続の回路に比べて
低い電源電圧により回路を動作させることができる。ま
た、他の実施例として、図１のカレントミラ−回路を、
図２に示すようにカスコ−ド接続することにより、電源
電圧の変動に対して出力電圧の変化を極小に保持するこ
とができる。すなわち、従来の定電圧発生回路では、そ
の動作電源電圧範囲はエンハンスメント型のスレッショ
−ルド電圧とディプレッション型のスレッショ−ルド電
圧の２倍の差電圧で決定し、１．０Ｖ以下の電圧範囲を
実現することが困難であったが、本発明では、エンハン
スメント型のスレッショ−ルド電圧とディプレッション
型のスレッショ−ルド電圧の差電圧で実現でき、動作電
源電圧を例えば０．９Ｖとすることが可能である。
【０００６】
【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図１は、本発明の一実施例を示す半導体装置
の回路構成図である。図１に示すＭＯＳ定電圧回路にお
いて、６はｎチャネルディプレッション型ＭＯＳトラン
ジスタ、７はｎチャネルエンハンスメント型ＭＯＳトラ
ンジスタ、８はｎチャネルエンハンスメント型ＭＯＳト
ランジスタ、９はｎチャネルエンハンスメント型ＭＯＳ
トランジスタ、１０は定電圧出力端子、１１は＋側電源
電圧、１２は−側電源電圧である。ＭＯＳトランジスタ
６のドレインは＋電源側に、ゲ−トとソ−スと基板はそ
れぞれ接続されて、ＭＯＳトランジスタ９のゲ−トに接
続されている。また、ＭＯＳトランジスタ７のゲ−トと
ドレインは接続され、ＭＯＳトランジスタ６のソ−スに
接続されて、ＭＯＳトランジスタ９のゲ−トに接続され
ている。そして、ＭＯＳトランジスタ７のソ−スと基板
は、−側電源電圧１２に接続されている。また、ＭＯＳ
トランジスタ８のドレインとゲ−トは＋側電源電圧１１
に接続され、かつソ−スと基板は接続されて定電圧出力
端子１０に接続されている。また、ＭＯＳトランジスタ
９のドレインは定電圧出力端子１０に接続され、かつソ
−スと基板は−側電源電圧１２に接続されている。
説明する。図１は、本発明の一実施例を示す半導体装置
の回路構成図である。図１に示すＭＯＳ定電圧回路にお
いて、６はｎチャネルディプレッション型ＭＯＳトラン
ジスタ、７はｎチャネルエンハンスメント型ＭＯＳトラ
ンジスタ、８はｎチャネルエンハンスメント型ＭＯＳト
ランジスタ、９はｎチャネルエンハンスメント型ＭＯＳ
トランジスタ、１０は定電圧出力端子、１１は＋側電源
電圧、１２は−側電源電圧である。ＭＯＳトランジスタ
６のドレインは＋電源側に、ゲ−トとソ−スと基板はそ
れぞれ接続されて、ＭＯＳトランジスタ９のゲ−トに接
続されている。また、ＭＯＳトランジスタ７のゲ−トと
ドレインは接続され、ＭＯＳトランジスタ６のソ−スに
接続されて、ＭＯＳトランジスタ９のゲ−トに接続され
ている。そして、ＭＯＳトランジスタ７のソ−スと基板
は、−側電源電圧１２に接続されている。また、ＭＯＳ
トランジスタ８のドレインとゲ−トは＋側電源電圧１１
に接続され、かつソ−スと基板は接続されて定電圧出力
端子１０に接続されている。また、ＭＯＳトランジスタ
９のドレインは定電圧出力端子１０に接続され、かつソ
−スと基板は−側電源電圧１２に接続されている。
【０００７】図１においては、ＭＯＳトランジスタ６の
みがディプレッション型であるため、ゲ−トとソ−スを
接続することにより飽和領域で動作する。また、ＭＯＳ
トランジスタ７はエンハンスメント型であるため、ゲ−
トとドレインを接続することにより、飽和領域で動作す
る。ＭＯＳトランジスタ６に流れる電流をＩ6、トラン
ジスタ７に流れる電流をＩ7とすると、次の式（１）
（２）が成立する。 Ｉ6＝Ｋ6（Ｖｇ6−Ｖｔ6）2 ・・・・・・・・・・・・・・・・・（１） ここで、Ｋ6とＶｔ6はトランジスタ６の導電係数とスレ
ッショ−ルド電圧であり、Ｖｇ6はゲ−トとソ−ス間の
電圧である。 Ｉ7＝Ｋ7（Ｖｇ7−Ｖｔ7）2 ・・・・・・・・・・・・・・・・・（２） ここで、Ｋ7とＶｔ7はトランジスタ７の導電係数とスレ
ッショ−ルド電圧であり、Ｖｇ7はゲ−トとソ−ス間の
電圧である。
みがディプレッション型であるため、ゲ−トとソ−スを
接続することにより飽和領域で動作する。また、ＭＯＳ
トランジスタ７はエンハンスメント型であるため、ゲ−
トとドレインを接続することにより、飽和領域で動作す
る。ＭＯＳトランジスタ６に流れる電流をＩ6、トラン
ジスタ７に流れる電流をＩ7とすると、次の式（１）
（２）が成立する。 Ｉ6＝Ｋ6（Ｖｇ6−Ｖｔ6）2 ・・・・・・・・・・・・・・・・・（１） ここで、Ｋ6とＶｔ6はトランジスタ６の導電係数とスレ
ッショ−ルド電圧であり、Ｖｇ6はゲ−トとソ−ス間の
電圧である。 Ｉ7＝Ｋ7（Ｖｇ7−Ｖｔ7）2 ・・・・・・・・・・・・・・・・・（２） ここで、Ｋ7とＶｔ7はトランジスタ７の導電係数とスレ
ッショ−ルド電圧であり、Ｖｇ7はゲ−トとソ−ス間の
電圧である。
【０００８】Ｉ6＝Ｉ7，Ｖｇ6＝０であるから、トラン
ジスタ６とトランジスタ７の接続端子に出力される電圧
は次式（３）となる。 Ｖｇ7＝−（√Ｋ6／Ｋ7）Ｖｔ6＋Ｖｔ7 ・・・・・・・・・・・・・（３） 上式（３）において、Ｋ6＜＜Ｋ7であるとすると、次式
（４）のようになる。 Ｖｇ7≒Ｖｔ7 ・・・・・・・・・・・・・・・・・・・・・・・・（４） 上式（４）が成立するための電源電圧範囲は、トランジ
スタ６が飽和電圧で動作する必要があり、そのための条
件は次式（５）である。 ＶDD−Ｖss≧Ｖｔ7−Ｖｔ6 ・・・・・・・・・・・・・・・・・・・（５） なお、ＶDDは＋側電源電圧、Ｖssは−側電源電圧であ
る。
ジスタ６とトランジスタ７の接続端子に出力される電圧
は次式（３）となる。 Ｖｇ7＝−（√Ｋ6／Ｋ7）Ｖｔ6＋Ｖｔ7 ・・・・・・・・・・・・・（３） 上式（３）において、Ｋ6＜＜Ｋ7であるとすると、次式
（４）のようになる。 Ｖｇ7≒Ｖｔ7 ・・・・・・・・・・・・・・・・・・・・・・・・（４） 上式（４）が成立するための電源電圧範囲は、トランジ
スタ６が飽和電圧で動作する必要があり、そのための条
件は次式（５）である。 ＶDD−Ｖss≧Ｖｔ7−Ｖｔ6 ・・・・・・・・・・・・・・・・・・・（５） なお、ＶDDは＋側電源電圧、Ｖssは−側電源電圧であ
る。
【０００９】次に、トランジスタ９のゲ−トとソ−ス間
の電圧Ｖｇ9は、トランジスタ７のゲ−トとソ−ス間の
電圧Ｖｇ7と等しく、トランジスタ９の導電係数Ｋ9とト
ランジスタ７の導電係数Ｋ7を等しくし、トランジスタ
９のチャネル長変調率を０とすると、トランジスタ９に
流れる電流Ｉ9は次式（６）となる。 Ｉ9＝Ｉ7 ・・・・・・・・・・・・・・・・・・・・・・・・・・・（６） また、トランジスタ８に流れる電流Ｉ8は、トランジス
タ９に流れる電流Ｉ9に等しく、かつ次式（７）の関係
が成立する。 Ｉ8＝Ｉ6 ・・・・・・・・・・・・・・・・・・・・・・・・・・・（７） トランジスタ８に流れる電流Ｉ8は、次式（８）で表わ
される。 Ｉ8＝Ｋ8（Ｖｇ8−Ｖｔ8）2 ・・・・・・・・・・・・・・・・・・（８）
の電圧Ｖｇ9は、トランジスタ７のゲ−トとソ−ス間の
電圧Ｖｇ7と等しく、トランジスタ９の導電係数Ｋ9とト
ランジスタ７の導電係数Ｋ7を等しくし、トランジスタ
９のチャネル長変調率を０とすると、トランジスタ９に
流れる電流Ｉ9は次式（６）となる。 Ｉ9＝Ｉ7 ・・・・・・・・・・・・・・・・・・・・・・・・・・・（６） また、トランジスタ８に流れる電流Ｉ8は、トランジス
タ９に流れる電流Ｉ9に等しく、かつ次式（７）の関係
が成立する。 Ｉ8＝Ｉ6 ・・・・・・・・・・・・・・・・・・・・・・・・・・・（７） トランジスタ８に流れる電流Ｉ8は、次式（８）で表わ
される。 Ｉ8＝Ｋ8（Ｖｇ8−Ｖｔ8）2 ・・・・・・・・・・・・・・・・・・（８）
【００１０】ここで、Ｋ8とＶｔ8は、トランジスタ８の
導電係数とスレッショ−ルド電圧、Ｖｇ8はゲ−トとソ
−ス間電圧である。（１）式と（８）式より、トランジ
スタ８のゲ−トとソ−ス間の電圧Ｖｇ8は、次式（９）
で表わされる。 Ｖｇ8＝−（√Ｋ6／Ｋ8）Ｖｔ6＋Ｖｔ8 ・・・・・・・・・・・・・（９） ここで、Ｋ6＝Ｋ8であれば、次式（１０）が成立する。 Ｖｇ8＝−Ｖｔ6＋Ｖｔ8 ・・・・・・・・・・・・・・・・・・・・（10) このように、Ｖｇ8は、トランジスタ８とトランジスタ
６のスレッショ−ルド電圧の差電圧となる。前式（１
０）より得られるＶｇ8は、トランジスタ８のゲ−ト電
圧が電源のＶDDに接続されているため、端子１０にＶDD
を基準にした一定の電圧が出力されることになる。前式
(１０）が成立するためには、下式（１１）による電源
電圧範囲で動作させる必要がある。 ＶDD−Ｖss≧−Ｖｔ6＋Ｖｔ8＋ＶD9 ・・・・・・・・・・・・・・（11) ここで、ＶD9はトランジスタ９のドレインとソ−ス間の
電圧である。
導電係数とスレッショ−ルド電圧、Ｖｇ8はゲ−トとソ
−ス間電圧である。（１）式と（８）式より、トランジ
スタ８のゲ−トとソ−ス間の電圧Ｖｇ8は、次式（９）
で表わされる。 Ｖｇ8＝−（√Ｋ6／Ｋ8）Ｖｔ6＋Ｖｔ8 ・・・・・・・・・・・・・（９） ここで、Ｋ6＝Ｋ8であれば、次式（１０）が成立する。 Ｖｇ8＝−Ｖｔ6＋Ｖｔ8 ・・・・・・・・・・・・・・・・・・・・（10) このように、Ｖｇ8は、トランジスタ８とトランジスタ
６のスレッショ−ルド電圧の差電圧となる。前式（１
０）より得られるＶｇ8は、トランジスタ８のゲ−ト電
圧が電源のＶDDに接続されているため、端子１０にＶDD
を基準にした一定の電圧が出力されることになる。前式
(１０）が成立するためには、下式（１１）による電源
電圧範囲で動作させる必要がある。 ＶDD−Ｖss≧−Ｖｔ6＋Ｖｔ8＋ＶD9 ・・・・・・・・・・・・・・（11) ここで、ＶD9はトランジスタ９のドレインとソ−ス間の
電圧である。
【００１１】トランジスタ９のゲ−トとソ−ス間には、
前式（４）の関係から次の電圧がかかっている。 Ｖｇ9≒Ｖｔ9 ・・・・・・・・・・・・・・・・・・・・・・・・・（12) 下記に示す飽和動作の条件式（１３）と前式（１２）と
の関係から、下式（１４）が成立する。 ＶD9≧Ｖｇ9−Ｖｔ9 ・・・・・・・・・・・・・・・・・・・・・・（13） ＶD9≧０ ・・・・・・・・・・・・・・・・・・・・・・・・・・・（14） 従って、トランジスタ９はＶD9＝０以上で飽和動作する
ために、前式（11）は下式（１５）となる。 ＶDD−Vss≧−Ｖｔ6＋Ｖｔ8 ・・・・・・・・・・・・・・・・・・（15)
前式（４）の関係から次の電圧がかかっている。 Ｖｇ9≒Ｖｔ9 ・・・・・・・・・・・・・・・・・・・・・・・・・（12) 下記に示す飽和動作の条件式（１３）と前式（１２）と
の関係から、下式（１４）が成立する。 ＶD9≧Ｖｇ9−Ｖｔ9 ・・・・・・・・・・・・・・・・・・・・・・（13） ＶD9≧０ ・・・・・・・・・・・・・・・・・・・・・・・・・・・（14） 従って、トランジスタ９はＶD9＝０以上で飽和動作する
ために、前式（11）は下式（１５）となる。 ＶDD−Vss≧−Ｖｔ6＋Ｖｔ8 ・・・・・・・・・・・・・・・・・・（15)
【００１２】前式（５）および上式（１５）から、本実
施例の回路の動作電源電圧範囲は、Ｖｔ7とＶｔ6の差電
圧あるいはＶｔ8とＶｔ6の差電圧よりも大きな電圧をか
ける必要がある。一方、図３に示す従来の定電圧発生回
路の動作電源電圧範囲は、下式（１６）である。 ＶDD−Ｖss≧Ｖｔ2−２×Ｖｔ4 ・・・・・・・・・・・・・・・・・（16） ここで、ＭＯＳトランジスタ２はエンハンスメント型Ｍ
ＯＳトランジスタであり、Ｖｔ2はＭＯＳトランジスタ
２のスレッショ−ルド電圧であり、ＭＯＳト酒ンジスタ
４はディプレッション型ＭＯＳトランジスタであり、Ｖ
ｔ4はＭＯＳトランジスタ４のスレッショ−ルド電圧で
ある。前式（１６）より、従来の回路の動作電源電圧範
囲は、Ｖｔ2とＶｔ4の２倍の差電圧であり、これは本発
明の動作電源電圧範囲よりも大きい。ところで、ｎチャ
ネルエンハンスメント型ＭＯＳトランジスタの最低スレ
ッショ−ルド電圧は、製造上のバラツキ、温度特性を考
慮すると、０．５Ｖ程度であり、ｎチャネルディプレッ
ション型ＭＯＳトランジスタの最低スレッショ−ルド電
圧は−０．３Ｖ程度である。従って、従来の定電圧発生
回路の動作電源電圧範囲は１．１Ｖ以上であったのに対
して、本実施例の動作電源電圧範囲は、０．８Ｖ以上と
なり、例えば０．９Ｖ動作が可能となる。
施例の回路の動作電源電圧範囲は、Ｖｔ7とＶｔ6の差電
圧あるいはＶｔ8とＶｔ6の差電圧よりも大きな電圧をか
ける必要がある。一方、図３に示す従来の定電圧発生回
路の動作電源電圧範囲は、下式（１６）である。 ＶDD−Ｖss≧Ｖｔ2−２×Ｖｔ4 ・・・・・・・・・・・・・・・・・（16） ここで、ＭＯＳトランジスタ２はエンハンスメント型Ｍ
ＯＳトランジスタであり、Ｖｔ2はＭＯＳトランジスタ
２のスレッショ−ルド電圧であり、ＭＯＳト酒ンジスタ
４はディプレッション型ＭＯＳトランジスタであり、Ｖ
ｔ4はＭＯＳトランジスタ４のスレッショ−ルド電圧で
ある。前式（１６）より、従来の回路の動作電源電圧範
囲は、Ｖｔ2とＶｔ4の２倍の差電圧であり、これは本発
明の動作電源電圧範囲よりも大きい。ところで、ｎチャ
ネルエンハンスメント型ＭＯＳトランジスタの最低スレ
ッショ−ルド電圧は、製造上のバラツキ、温度特性を考
慮すると、０．５Ｖ程度であり、ｎチャネルディプレッ
ション型ＭＯＳトランジスタの最低スレッショ−ルド電
圧は−０．３Ｖ程度である。従って、従来の定電圧発生
回路の動作電源電圧範囲は１．１Ｖ以上であったのに対
して、本実施例の動作電源電圧範囲は、０．８Ｖ以上と
なり、例えば０．９Ｖ動作が可能となる。
【００１３】図２は、本発明の他の実施例を示す半導体
装置の回路構成図である。図２の回路では、トランジス
タ１４のゲ−トとトランジスタ１５のゲ−トが接続され
て、トランジスタ１４のソ−スと基板とトランジスタ１
５のドレインを接続するとともに、トランジスタ１５の
ソ−スと基板を−側電源電圧２１に接続している。一
方、トランジスタ１８のゲ−トとトランジスタ１９のゲ
−トが接続されて、トランジスタ１４およびトランジス
タ１５のゲ−トに接続している。また、トランジスタ１
８のソ−スと基板は接続され、トランジスタ１９のドレ
インと接続され、かつトランジスタ１９のソ−スと基板
を−側電源電圧２１に接続する。トランジスタ１８のソ
−スと基板は接続され、トランジスタ１９のドレインと
接続され、かつトランジスタ１９のソ−スと基板を−側
電源電圧２１に接続する。すなわち、トランジスタ１３
により定電流を作成し、その定電流をトランジスタ１
４，１５とトランジスタ１８，１９のカレントミラ−回
路により、トランジスタ１６に流れる電流を定電流化す
る。ここで、トランジスタ１３をトランジスタ１６のサ
イズ比を調整することにより、出力電圧端子１７はＶDD
に対して一定の電圧を出力し、温度変化に対しても一定
の電圧を出力する。トランジスタ１４，１５およびトラ
ンジスタ１８，１９は、カスコ−ド接続することによ
り、電源電圧変動による出力電圧の変動を小さくするよ
うに動作する。トランジスタ１４とトランジスタ１５と
トランジスタ１８とトランジスタ１９とは、カレントミ
ラ−回路を形成しており、図１のトランジスタ９におけ
るチャネル長変調率λの影響を小さくする。このよう
に、図１の定電圧回路では、定電流を発生する回路と定
電圧を発生する回路を分離することにより、従来の直列
接続に比べて低い電源電圧で動作させることができる。
また、図２の定電圧回路では、図１に示すカレントミラ
−回路をカスコ−ド接続することにより、電源電圧の変
動に対して出力電圧の変化を極めて安定化させることが
できる。
装置の回路構成図である。図２の回路では、トランジス
タ１４のゲ−トとトランジスタ１５のゲ−トが接続され
て、トランジスタ１４のソ−スと基板とトランジスタ１
５のドレインを接続するとともに、トランジスタ１５の
ソ−スと基板を−側電源電圧２１に接続している。一
方、トランジスタ１８のゲ−トとトランジスタ１９のゲ
−トが接続されて、トランジスタ１４およびトランジス
タ１５のゲ−トに接続している。また、トランジスタ１
８のソ−スと基板は接続され、トランジスタ１９のドレ
インと接続され、かつトランジスタ１９のソ−スと基板
を−側電源電圧２１に接続する。トランジスタ１８のソ
−スと基板は接続され、トランジスタ１９のドレインと
接続され、かつトランジスタ１９のソ−スと基板を−側
電源電圧２１に接続する。すなわち、トランジスタ１３
により定電流を作成し、その定電流をトランジスタ１
４，１５とトランジスタ１８，１９のカレントミラ−回
路により、トランジスタ１６に流れる電流を定電流化す
る。ここで、トランジスタ１３をトランジスタ１６のサ
イズ比を調整することにより、出力電圧端子１７はＶDD
に対して一定の電圧を出力し、温度変化に対しても一定
の電圧を出力する。トランジスタ１４，１５およびトラ
ンジスタ１８，１９は、カスコ−ド接続することによ
り、電源電圧変動による出力電圧の変動を小さくするよ
うに動作する。トランジスタ１４とトランジスタ１５と
トランジスタ１８とトランジスタ１９とは、カレントミ
ラ−回路を形成しており、図１のトランジスタ９におけ
るチャネル長変調率λの影響を小さくする。このよう
に、図１の定電圧回路では、定電流を発生する回路と定
電圧を発生する回路を分離することにより、従来の直列
接続に比べて低い電源電圧で動作させることができる。
また、図２の定電圧回路では、図１に示すカレントミラ
−回路をカスコ−ド接続することにより、電源電圧の変
動に対して出力電圧の変化を極めて安定化させることが
できる。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
定電流を発生するトランジスタと出力電圧を発生するト
ランジスタを並列接続することにより、各トランジスタ
のドレインとソ−ス間に発生する電圧を分離することが
できるので、０．９Ｖ程度の低い電圧で定電圧発生回路
を動作させることができる。
定電流を発生するトランジスタと出力電圧を発生するト
ランジスタを並列接続することにより、各トランジスタ
のドレインとソ−ス間に発生する電圧を分離することが
できるので、０．９Ｖ程度の低い電圧で定電圧発生回路
を動作させることができる。
【図１】本発明の一実施例を示す半導体装置の回路構成
図である。
図である。
【図２】本発明の他の実施例を示す半導体装置の回路構
成図である。
成図である。
【図３】従来の半導体装置の定電圧発生回路の構成図で
ある。
ある。
６，１３ デプレッション型ｎチャネルＭＯＳトランジ
スタ ７〜９，１４〜１９ エンハンスメント型ｎチャネルＭ
ＯＳトランジスタ １０，１７ 出力電圧取り出し端子 １１，２０ ＋側電源電圧 １２，２１ −側電源電圧
スタ ７〜９，１４〜１９ エンハンスメント型ｎチャネルＭ
ＯＳトランジスタ １０，１７ 出力電圧取り出し端子 １１，２０ ＋側電源電圧 １２，２１ −側電源電圧
Claims (2)
- 【請求項１】 ゲ−トとソ−スを接続したディプレッシ
ョン型ＭＯＳトランジスタと、該ディプレッション型Ｍ
ＯＳトランジスタと直列に接続され、かつゲ−トとドレ
インを接続した第１のエンハンスメント型ＭＯＳトラン
ジスタと、該第１のエンハンスメント型ＭＯＳトランジ
スタのゲ−トに接続されたゲ−トを持つ第２のエンハン
スメント型ＭＯＳトランジスタと、該第２のエンハンス
メント型ＭＯＳトランジスタのドレインに直列に接続さ
れ、かつゲ−トとソ−スを接続した第３のエンハンスメ
ント型ＭＯＳトランジスタと第３のエンハンスメント型
ＭＯＳトランジスタの接続点を電圧出力端子としたこと
を特徴とする定電圧発生回路。 - 【請求項２】 上記第１のエンハンスメント型ＭＯＳト
ランジスタと該第１のエンハンスメント型ＭＯＳトラン
ジスタのゲ−トに接続されたゲ−トを持つ第２のエンハ
ンスメント型ＭＯＳトランジスタは、それぞれゲ−トを
共通に接続された２つ以上のエンハンスメント型ＭＯＳ
トランジスタを直列に接続していることを特徴とする請
求項１に記載の定電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02880793A JP3322357B2 (ja) | 1992-09-25 | 1993-02-18 | 定電圧発生回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-255203 | 1992-09-25 | ||
| JP25520392 | 1992-09-25 | ||
| JP02880793A JP3322357B2 (ja) | 1992-09-25 | 1993-02-18 | 定電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06161581A true JPH06161581A (ja) | 1994-06-07 |
| JP3322357B2 JP3322357B2 (ja) | 2002-09-09 |
Family
ID=26366959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02880793A Expired - Fee Related JP3322357B2 (ja) | 1992-09-25 | 1993-02-18 | 定電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3322357B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002244749A (ja) * | 2001-02-15 | 2002-08-30 | Seiko Instruments Inc | 基準電圧回路 |
| JP2007188245A (ja) * | 2006-01-12 | 2007-07-26 | Toshiba Corp | 基準電圧発生回路および半導体集積装置 |
| JP2010067031A (ja) * | 2008-09-11 | 2010-03-25 | Mitsumi Electric Co Ltd | 基準電圧発生回路および電源クランプ回路 |
| CN111712911A (zh) * | 2018-02-15 | 2020-09-25 | 株式会社吉川希斯泰克 | 半导体装置 |
-
1993
- 1993-02-18 JP JP02880793A patent/JP3322357B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002244749A (ja) * | 2001-02-15 | 2002-08-30 | Seiko Instruments Inc | 基準電圧回路 |
| JP2007188245A (ja) * | 2006-01-12 | 2007-07-26 | Toshiba Corp | 基準電圧発生回路および半導体集積装置 |
| JP4703406B2 (ja) * | 2006-01-12 | 2011-06-15 | 株式会社東芝 | 基準電圧発生回路および半導体集積装置 |
| JP2010067031A (ja) * | 2008-09-11 | 2010-03-25 | Mitsumi Electric Co Ltd | 基準電圧発生回路および電源クランプ回路 |
| CN111712911A (zh) * | 2018-02-15 | 2020-09-25 | 株式会社吉川希斯泰克 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3322357B2 (ja) | 2002-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583037A (en) | High swing CMOS cascode current mirror | |
| US5825695A (en) | Semiconductor device for reference voltage | |
| US4042839A (en) | Low power dissipation combined enhancement depletion switching driver circuit | |
| US5929679A (en) | Voltage monitoring circuit capable of reducing power dissipation | |
| JP2000114891A (ja) | 電流源回路 | |
| US6812757B2 (en) | Phase lock loop apparatus | |
| US5821823A (en) | Voltage-controlled oscillator | |
| JPH1188072A (ja) | Ｍｏｓ半導体集積回路 | |
| US4211985A (en) | Crystal oscillator using a class B complementary MIS amplifier | |
| US6636073B2 (en) | Semiconductor integrated circuit | |
| JPH06161581A (ja) | 定電圧発生回路 | |
| JP2500985B2 (ja) | 基準電圧発生回路 | |
| JPS6021605A (ja) | 正帰還を利用するｃｍｏｓ高利得増幅器 | |
| JPH0794988A (ja) | Ｍｏｓ型半導体クランプ回路 | |
| US4947056A (en) | MOSFET for producing a constant voltage | |
| CN110365293B (zh) | 振荡装置 | |
| US20120188019A1 (en) | Output circuit | |
| JP2798022B2 (ja) | 基準電圧回路 | |
| US6906583B1 (en) | Metal oxide semiconductor field effect transistor (MOSFET) cascode current mirror | |
| JP2001325033A (ja) | 定電流回路 | |
| JPS6245203A (ja) | Ｍｏｓ増幅出力回路 | |
| JPH04120907A (ja) | オペアンプ回路 | |
| JPH0424813A (ja) | 定電圧回路 | |
| KR100234358B1 (ko) | 기준전압 발생회로 | |
| JPH07192474A (ja) | 半導体センスアンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080628 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |