JP2001325033A - 定電流回路 - Google Patents

Abstract

(57)【要約】 【課題】 プロセス変動や温度変動による回路特性の変
動を抑制するように、出力電流を制御可能な定電流回路
を提供する。 【解決手段】 電流Ｉ１１を定める第１の定電流回路３
００の電流が、プロセス変動によって変動する場合に
は、これを抑制するように第２の定電流回路４００の出
力電流Ｉ１２を制御電圧ＶｃとＶｉｕｄによって制御
し、トランジスタの相互コンダクタンスが負の温度依存
性を有することにより負荷回路５００の特性が変動する
場合には、電流Ｉ１１を所定の電流より大きく設定し
て、その余剰分だけ第２の定電流回路４００から減じる
ように制御することにより、電流Ｉ１３は正の温度特性
を有することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体電子回路な
どで構成され、特にアナログ回路全般に応用される定電
流回路に関するものである。

【０００２】

【従来の技術】近年、プロセスの微細化の進展により、
トランジスタの集積度が向上したことにより、従来、複
数のディスクリートＬＳＩの組み合わせによって構成さ
れていたシステムを、１チップで実現することが可能と
なってきており、オペアンプ、フィルタに代表されるア
ナログ回路や、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、
ＰＬＬに代表されるアナログ処理機能を有するアナデジ
混載回路が同一チップ内に搭載されるようになってきて
いる。

【０００３】従来のディスクリートＬＳＩによってシス
テムを構成する場合は、複数の同じ機能のLSIから最適
なものを選択することが可能であったが、システム全体
を１チップ化する場合は、搭載される機能ブロック全て
が所定の性能を満足することが必要不可欠である。

【０００４】デジタル回路は、一般に２値信号を取り扱
うので、外乱の影響を受け難い。一方アナログ回路は、
連続信号を取り扱うので、動作環境やプロセス条件など
の影響を受け易く、設計段階でこれらの条件変動を考慮
することが重要である。

【０００５】しかし、近年の著しいプロセス微細化の進
展に対して、従来のプロセス開発完了後に回路設計を行
うという開発フローが困難となっており、プロセス開発
と設計が同時に進行するため、各種プロセスパラメータ
が設計時と異なる確率が高くなっており、特にプロセス
パラメータに敏感なアナログ回路の特性に大きな影響を
及ぼす恐れが増大している。

【０００６】一般にアナログ回路では、各機能ブロック
に一定電流を印加しておいて、大体の場合において電圧
である入力信号をトランジスタを介して電流に変換しつ
つ、所定の演算を行い、その結果を電流のまま、あるい
は負荷を介して電圧に再変換して出力する機能ブロック
を有していて、この機能ブロックの組み合わせによって
一つのアナログ回路は構成される。従って、前述の一定
電流を印加する定電流回路の特性は、アナログ回路全体
の特性を決定する重要な要素となる。

【０００７】従来の定電流回路とそれによって駆動され
る被駆動回路を含めた代表的な構成を図９に示す。

【０００８】ソースを電源電圧ＶＤＤ接続され、ゲート
を共通接続されて一方のＰＭＯＳトランジスタのドレイ
ンに接続されたＰＭＯＳトランジスタ１０１と１０２と
で構成される第１のカレントミラー１１０と、ソースを
接地電圧ＶＳＳに接続され、ゲートを一端が接地電圧Ｖ
ＳＳに接続された抵抗１０５の他端に接続され、ドレイ
ンをＰＭＯＳトランジスタ１０２のドレインに接続され
たＮＭＯＳトランジスタ１０３と、ソースを抵抗１０５
とＮＭＯＳトランジスタのゲートとの接続点に接続さ
れ、ゲートをＰＭＯＳトランジスタ１０２のドレインと
ＮＭＯＳトランジスタ１０３のドレインとの接続点に接
続され、ドレインをＰＭＯＳトランジスタ１０１のゲー
トとドレインの共通接続点に接続され、この接続点を出
力端子とする定電流回路１１４と、前記出力端子にゲー
トを接続され、ソースを電源電圧ＶＤＤに接続されて、
ＰＭＯＳトランジスタ１０１とで第２のカレントミラー
１１１を構成するＰＭＯＳトランジスタ１０６のドレイ
ンが、ソースを接地電圧ＶＳＳに接続されたＮＭＯＳト
ランジスタ１０７のゲートとドレインの共通接続点に接
続されて構成される副定電流回路１１５と、ＮＭＯＳト
ランジスタ１０７のゲートとドレインの共通接続点にゲ
ートを接続され、ソースを接地電圧ＶＳＳに接続され
て、ドレインより被駆動回路１１３に電流を供給する電
流源となるＮＭＯＳトランジスタ１０８とで構成され
る。

【０００９】次に上記回路構成における定電流発生の動
作について図９及び図１０を用いて説明する。

【００１０】図１０の横軸はＮＭＯＳトランジスタ１０
３のゲート―ソース間電圧Ｖｇｓであると同時に、抵抗
１０５の両端の差電圧でもある。また、縦軸はＮＭＯＳ
トランジスタ１０３に流れる電流Ｉ１と抵抗１０５に流
れる電流Ｉ２である。

【００１１】すなわち、図１０はＮＭＯＳトランジスタ
１０３と抵抗１０５それぞれの電流―電圧特性を示して
いる。電流Ｉ１及びＩ２とゲート―ソース間電圧Ｖｇｓ
とにはそれぞれ次の関係がある。

【００１２】 Ｉ１＝μ・Ｃｏｘ／２・Ｗ／Ｌ・（Ｖｇｓ−Ｖｔ）² （１） Ｉ２＝Ｖｇｓ／Ｒ （２） ここで、μはキャリア（この場合電子）移動度、Ｃｏｘ
はゲート酸化膜容量、Ｗはゲート幅、Ｌはゲート長、Ｖ
ｔはしきい値電圧であり、チャネル長変調効果は無視す
るものとする。また、Ｒは抵抗値である。

【００１３】従来の定電流回路１１４のカレントミラー
１１０を構成するＰＭＯＳトランジスタ１０１、１０２
のゲート幅とゲート長は通常同じに設定される（すなわ
ちミラー比を１とする）。本説明においても同様とす
る。

【００１４】ここで、チャネル長変調効果を無視する
と、ＰＭＯＳトランジスタ１０１、１０２のそれぞれに
流れる電流は等しくなる。従って電流Ｉ１とＩ２は等し
くなるので、定電流回路１１４の動作点としては図１０
の電流―電圧特性Ｉ１とＩ２の交点Ａ、Ｂの何れかにな
る。

【００１５】しかし、交点Ａは原点であり電流が流れな
いので、この場合交点Ｂが実質的な動作点となる。すな
わち定電流回路１１４の電流は交点Ｂと縦軸との切片Ｉ
oとなる。なお、実際の回路においては、動作点が交点
Ａで安定するのを回避する回路が別途付加される。

【００１６】この定電流回路１１４は電源電圧ＶＤＤの
変動に対して良好な特性を有する構成の代表的な回路で
ある。また、ＮＭＯＳトランジスタ１０３の温度に対す
るしきい値電圧の変動を相殺するようにゲート―ソース
間電圧Ｖｇｓを設定することで温度に対する変動を抑制
することが可能である。すなわち、電源電圧や周囲温度
の変動に対して良好な特性を達成できる。

【００１７】定電流回路１１４で発生した電流は、副定
電流回路１１５のＰＭＯＳトランジスタ１０６と定電流
回路１１４のＰＭＯＳトランジスタ１０１とで構成され
るカレントミラー１１１によって電流Ｉ３に変換され、
ＮＭＯＳトランジスタペア１０７、１０８で構成される
カレントミラー１１２を介して電流Ｉ４に変換されて被
駆動回路１１３に印加される。

【００１８】ここで、カレントミラー１１２のミラー比
は通常１に設定されるので、被駆動回路１１３が必要と
する所定の電流Ｉ４はカレントミラー１１１のミラー比
を調整することで設定される。

【００１９】なお、本説明においては、副定電流回路１
１５及び被駆動回路１１３は１組としたが、通常アナロ
グ回路は、１つの定電流回路１１４に複数の副定電流回
路１１５が接続され、それによってバイアスされる複数
の被駆動回路１１３とで構成される。

【００２０】従って定電流回路１１４の電流値が変動す
ると、その電流を基準としている副定電流回路１１５の
電流値も変動することとなるので、定電流回路１１４の
電流特性は、アナログ回路全体の特性を決定する上で重
要な要素となる。

【００２１】

【発明が解決しようとする課題】しかしながら上記従来
の構成では、ＮＭＯＳトランジスタ１０３の特性や抵抗
１０５の抵抗値Ｒが変動すると、発生する電流値Ｉｏが
その影響を受けて変動するため、結果としてアナログ回
路特性が変動し、場合によっては所定の機能を果たせな
くなるという課題を有していた。

【００２２】特に、近年のプロセス開発サイクルの短期
化に因る設計との同時進行開発においては、プロセスパ
ラメータの変更が発生する割合が高くなるため、この課
題は従来以上に顕在化している。

【００２３】ここで、この変動の様子を図１１を用いて
説明する。ＮＭＯＳトランジスタ１０３の電流―電圧特
性Ｉ１は本来の特性である実線に対して、しきい値が低
くなった場合やキャリア移動度が高くなった場合には左
側の破線方向にシフトし、しきい値が高くなった場合や
キャリア移動度が低くなった場合には右側の破線方向に
シフトする。

【００２４】一方、抵抗１０５の電流―電圧特性Ｉ２は
本来の特性である実線に対して、抵抗値が低くなった場
合には上側の破線方向にシフトし、抵抗値が高くなった
場合には下側の破線方向にシフトする。

【００２５】結果として定電流回路１１４の動作点は、
本来の交点Ｐ０に対して、該当するＩ１とＩ２の交点Ｐ
１〜Ｐ４を頂点する領域内の何れかとなる。この時、電
流は交点Ｐ１で最大値Ｉｏｍａｘとなり、交点Ｐ３で最
小値Ｉｏｍｉｎとなる。

【００２６】また、先に述べたように、アナログ回路で
は定電流を印加して、入力信号などの処理すべき情報を
電流に変換して演算することが多い。その代表的回路と
して抵抗を出力負荷とする差動増幅器があるが、その特
性としては利得が一定であることが望ましい。

【００２７】しかし、一般にトランジスタの相互コンダ
クタンス、すなわち電流利得は負の温度依存性を持つた
めに、印加する電流が条件に依らず一定値であると、増
幅率は負の温度依存性を持つようになる。従って従来の
定電流回路１１４によってバイアスされる増幅器等のア
ナログ回路においては、周囲温度の変動時にトランジス
タの電流利得が変動することに起因して回路特性が安定
しないという課題を有していた。

【００２８】本発明は、かかる点に鑑み、プロセス変動
による電流の変動分を補償することを可能とすると共
に、周囲温度が変動した場合におけるトランジスタの相
互コンダクタンスの変動を抑制することを可能とする定
電流回路を提供することを目的とする。

【００２９】

【課題を解決するための手段】この目的を達成するため
に、本発明に係わる定電流回路は、第１の定電流を発生
する第１の定電流回路と、第１の定電流回路にゲートを
接続され、ソースを所定の電圧に接続され、飽和領域で
動作して、第１の電流を所定の比で変換してドレインよ
り第２の定電流として出力する第１の電流源トランジス
タと、制御信号に応じて所定の第３の定電流を発生する
第２の定電流回路とを備え、第２の定電流と前記第３の
定電流の和を出力電流とすることを特徴とする。

【００３０】この構成によれば、プロセスパラメータが
設計値に対して変動して、第１の定電流回路の特性が変
動し、第１の定電流が所定の電流と異なって、これを基
準とする第１の電流源トランジスタが出力する第２の定
電流が所定の電流と異なった場合には、第２の定電流回
路が出力する第３の定電流を制御信号によって調整する
ことで、第２の定電流の変動分を補償することを可能と
し、更に、周囲温度の変動によって被駆動回路を構成す
るトランジスタの相互コンダクタンスが変動した場合に
は、第２の定電流回路の温度特性により、この変動を抑
制するを可能とする。

【００３１】また、前記第２の定電流回路は、ゲートを
第１の制御電圧に、ソースを第１の電源電圧に接続され
て、ドレインより第１の制御電圧に応じた第１の制御電
流を出力する第１極性の第２の電流源トランジスタと、
共通接続されたソースを第２の電流源トランジスタのド
レインに接続され、第２の制御電圧に基づいて導通／非
導通状態を制御される第１極性の差動トランジスタペア
と、第２極性のトランジスタで構成され、ソースを第２
の電源電圧に接続されて、差動トランジスタペアのそれ
ぞれのドレインから出力される電流をミラー出力する第
１および第２のカレントミラーと、第１極性のトランジ
スタで構成され、ソースを第１の電源電圧に接続され
て、第１のカレントミラーの出力電流をミラー出力する
第３のカレントミラーとで構成され、第２のカレントミ
ラーと第３のカレントミラーのドレインの共通接続点よ
り、第３の定電流を出力することを特徴とする。

【００３２】この構成によれば、第３の定電流を第１の
制御電圧によってその大きさを制御可能とし、第２の制
御電圧によってその極性を制御可能とするので、第２の
定電流が変動して、定電流回路の出力電流が変動した場
合には、これを補償することを可能とする。

【００３３】また、第２の定電流を所定電流より大きな
値に設定して、余剰分だけ第２の定電流を減じるように
第３の電流を制御することを特徴とする。

【００３４】この設定によれば、第３の定電流は負の温
度依存性を持つので、結果として出力電流は正の温度依
存性を持つことになるので、被駆動回路を構成するトラ
ンジスタの相互コンダクタンスの周囲温度による変動を
抑制することを可能とする。

【００３５】また、前記第２の定電流回路は、第２の電
流源トランジスタと、第２極性のトランジスタで構成さ
れ、ソースを第２の電源電圧に接続されて、第２の電流
源トランジスタが出力する第１の制御電流を第３の定電
流として出力する第４のカレントミラーとで構成され、
第２の定電流を所定の電流より大きな値に設定したこと
を特徴とする。

【００３６】この構成によれば、定電流回路の出力電流
は、第２の定電流から第３の定電流を減じた電流とな
り、また、第３の定電流は負の温度依存性を持つので、
結果として出力電流は正の温度依存性を持つことになる
ので、被駆動回路を構成するトランジスタの相互コンダ
クタンスの周囲温度により変動を抑制することを可能と
する。

【００３７】更に、本発明に係わる定電流回路は、第１
の定電流回路と、第１の電流源トランジスタと、第２の
電流源トランジスタの相互コンダクタンスが異なる複数
の第２の定電流回路と、そのそれぞれから出力される第
３の定電流の１つを選択出力する電流選択回路とを備
え、第２の定電流と選択出力された第３の定電流の和を
出力電流とすることを特徴とする。

【００３８】この構成によれば、被駆動回路を構成する
相互コンダクタンスの温度変動がプロセスパラメータの
変動により設計時の予測と異なった場合においても、複
数の温度特性を持つ第３の定電流から最適なものを選択
することにより、プロセス変動と温度変動の両方による
相互コンダクタンスの変動を抑制することを可能とす
る。

【００３９】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。

【００４０】（実施の形態１）図１は本発明の実施の形
態１における定電流回路の構成を示したものである。

【００４１】ＰＭＯＳトランジスタ２００のソースは電
源電圧ＶＤＤに接続され、ゲートは電源電圧ＶＤＤと接
地電圧ＶＳＳとに接続された第１の定電流回路３００の
出力端に接続され、ドレインは電源電圧ＶＤＤと接地電
圧ＶＳＳと制御電圧Ｖｃ及びＶｉｕｄとに接続された第
２の定電流回路４００の出力端子Ｉｏｕｔに接続される
とともに、一端を接地電圧ＶＳＳに接続された負荷回路
５００に接続されている。

【００４２】次に、第２の定電流回路４００の構成につ
いて説明する。ＮＭＯＳトランジスタ１のゲートは制御
電圧Ｖｃに、ソースは接地電圧ＶＳＳに、ドレインは差
動トランジスタペア１１を構成するＮＭＯＳトランジス
タ２、３のソースに共通接続されている。

【００４３】ＮＭＯＳトランジスタ３のゲートは制御電
圧Ｖｉｕｄに接続され、ＮＭＯＳトランジスタ２のゲー
トは制御電圧Ｖｉｕｄを入力とするインバータ１０の出
力端に接続され、前者のドレインはＰＭＯＳトランジス
タ６、７で構成され、ソースを電源電圧ＶＤＤに接続さ
れたカレントミラー１３の入力端に接続され、後者のド
レインはＰＭＯＳトランジスタ４、５で構成され、ソー
スを電源電圧ＶＤＤに接続されたカレントミラー１２の
入力端に接続されている。

【００４４】カレントミラー１２の出力端は、ＮＭＯＳ
トランジスタ８、９で構成され、ソースを接地電圧ＶＳ
Ｓに接続されたカレントミラー１４の入力端に接続され
ている。カレントミラー１３と１４の出力端が出力端子
Ｉｏｕｔに接続されている。

【００４５】以上のように構成された本実施の形態１の
動作について、図１〜図４を参照しながら説明する。

【００４６】第１の定電流回路３００によって発生した
定電流は、ＰＭＯＳトランジスタ２００を介すことによ
り、所定の比率に変換されて電流Ｉ１１としてドレイン
より出力される。すなわち、ＰＭＯＳトランジスタは飽
和領域で動作して、電流Ｉ１１の電流源として機能す
る。

【００４７】一方、第２の定電流回路４００では、制御
電圧Ｖｉｕｄに電源電圧ＶＤＤか接地電圧ＶＳＳを印加
して、差動トランジスタペア１１の導通状態となったト
ランジスタに接続されたカレントミラーを構成するダイ
オード接続トランジスタ４または６を通して、ＮＭＯＳ
トランジスタ１のゲート―ソース間電圧である制御電圧
Ｖｃに応じた電流Ｉ１４が流れる。ＮＭＯＳトランジス
タ１が飽和領域で動作する間の電流Ｉ１４と制御電圧Ｖ
ｃの関係は次のようになる。

【００４８】 Ｉ１４＝μ・Ｃｏｘ／２・Ｗ／Ｌ・（Ｖｃ−Ｖｔ）² （３） 但し、制御電圧Ｖｃが電源電圧ＶＤＤに近くなるとドレ
イン電圧が低下して（３）式は成立しなくなる。

【００４９】ここで、制御電圧Ｖｉｕｄが電源電圧ＶＤ
Ｄの場合には、トランジスタ３が導通状態となるので、
電流Ｉ１４をカレントミラー１３を介して出力端子Ｉｏ
ｕｔより電流Ｉ１２として出力され、電流Ｉ１１に加算
される。

【００５０】逆に制御電圧Ｖｉｕｄが接地電圧ＶＳＳの
場合には、ＰＭＯＳトランジスタ４が導通状態となるの
で、電流Ｉ１４はカレントミラー１２、１４を介して出
力端子Ｉｏｕｔより電流Ｉ１２として吸い込み、電流Ｉ
１１より減じられる。

【００５１】従って、出力電流Ｉ１３は、制御電圧Ｖｃ
とＶｉｕｄとによって制御可能となり、その出力特性は
図２に示されるごときものとなるので、第１の定電流回
路の電流が所定の電流値から変動した場合においても、
制御電圧ＶｃとＶｉｕｄとにより、その変動を抑制する
ことを可能とする。

【００５２】また、トランジスタの相互コンダクタンス
ｇｍは次のように表される。

【００５３】 ｇｍ＝（２・μ・Ｃｏｘ・Ｗ／Ｌ・Ｉ）^1/2 （４） キャリア移動度μは負の温度依存性を持つため、バイア
ス電流Ｉ、すなわち定電流回路の出力電流Ｉ１３が一定
であると、温度に対する特性は図３の破線で示すごとき
ものとなるので、周囲温度が上昇するとトランジスタの
相互コンダクタンスが減少して回路特性が劣化するなど
不安定になる。

【００５４】従って、定電流回路の出力電流Ｉ１３とし
ては同図の実線に示す正の温度特性が望ましく、この場
合、相互コンダクタンスｇｍの温度特性は実線で示すよ
うになり、変動を抑制することができる。

【００５５】本実施の形態１においては、第１の定電流
回路３００とＰＭＯＳトランジスタ２００とで決定され
る電流Ｉ１１を所定の電流より大きな値に設定し、第２
の定電流回路４００の制御電圧Ｖｉｕｄを接地電圧ＶＳ
Ｓに、Ｖｃを電流Ｉ１４が電流Ｉ１１の所定の電流より
大きくした分と近くなるように設定する。

【００５６】このときＮＭＯＳトランジスタ１の相互コ
ンダクタンスは負の温度依存性を持つので、電流Ｉ１１
とＩ１２の温度特性は図４の破線で示されるごときもの
となるので、Ｉ１１とＩ１２の和である定電流回路の出
力電流Ｉ１３は正の温度特性を持つことが可能となり、
トランジスタの相互コンダクタンスｇｍの温度変動を抑
制できる。

【００５７】（実施の形態２）図５は本発明の実施の形
態２における定電流回路の第２の定電流回路の構成を示
す図である。

【００５８】図中４０１は第２の定電流回路であって、
ＰＭＯＳトランジスタ３１は、ソースを電源電圧ＶＤＤ
に、ゲートを制御電圧Ｖｃに、ドレインをＮＭＯＳトラ
ンジスタ３２、３３で構成され、ソースを接地電圧ＶＳ
Ｓに接続されたカレントミラー３４の入力端に接続さ
れ、カレントミラー３４の出力端を第２の定電流回路４
０１の出力端子Ｉｏｕｔに接続されている。

【００５９】以上のように構成された第２の定電流回路
の動作について、図５を参照しながら説明する。制御電
圧Ｖｃに応じて（３）式の関係に基づき、カレントミラ
ー３４を介して、出力端子Ｉｏｕｔより、引き込む極性
の電流が出力される。

【００６０】この第２の定電流回路４０１は、３つのト
ランジスタで構成可能であり、かつ電源電圧ＶＤＤと接
地電圧ＶＳＳ間に縦続接続されたトランジスタは２段で
あるので、本実施の形態２の定電流回路は、より簡単な
構成で、トランジスタの相互コンダクタンスｇｍの温度
変動を広範に抑制することを可能とする。

【００６１】（実施の形態３）図６は本発明の実施の形
態３における定電流回路の構成を示したものである。こ
こでＰＭＯＳトランジスタ２００、定電流回路３００
は、実施の形態１に示したものと同様であるので、これ
に係わる構成と動作については説明を省略する。

【００６２】４１０〜４１２は実施の形態１及び２の第
２の定電流回路４００または４０１であり、それぞれ電
源電圧ＶＤＤと接地電圧ＶＳＳとに接続され、それぞれ
の出力端子は電流選択回路６００の対応する入力端子に
接続され、出力端子をＰＭＯＳトランジスタ２００のド
レインに接続されている。

【００６３】以上のように構成された本実施の形態の動
作について、図６〜図８を参照しながら説明する。

【００６４】電流選択回路６００は第２の定電流回路４
１０〜４１２の出力電流α、β、γのいずれかを選択出
力して電流Ｉ１２とする。ここで、それぞれの第２の定
電流回路４１０〜４１２の制御電圧Ｖｃによって定まる
電流Ｉ４１を図７に示すごときものに設定する。

【００６５】すなわち、制御電圧Ｖｃの変動分ΔＶに対
する電流Ｉ４１の変動分が異なるように設定する。この
特性は制御電圧Ｖｃに接続されるトランジスタの相互コ
ンダクタンスを決めるゲート幅／ゲート長の比を変える
ことで実現できる。

【００６６】同図ではゲート幅／ゲート長の比はα（４
１０）＞β（４１１）＞γ（４１２）の関係にある。こ
こで電流α、β、γの極性が引き込み方向であれば、先
に説明したように定電流回路の出力電流Ｉ１３は正の温
度特性を持つ。

【００６７】ところでトランジスタのしきい値Ｖｔは負
の温度依存性を持つので、（３）式においてはキャリア
移動度μとは反対にトランジスタの電流を正の温度依存
性を持たせるように作用する。

【００６８】従って、図７のΔＶの変動をしきい値Ｖｔ
の変動と見た場合、同一電流値からの電流の変動の度合
いはα＞β＞γの関係になる。この場合の引き込み電流
Ｉ４１の温度特性は図８の破線で示すα１〜γ１のごと
きものとなるので、本実施の形態３における定電流回路
の温度特性は実線で示すα２〜γ２のいずれかをとり得
る。

【００６９】従って、被駆動回路を構成する相互コンダ
クタンスの温度変動がプロセスパラメータの変動により
設計時の予測と異なった場合においても、複数の温度特
性を持つ第２の定電流回路４１０〜４１２から最適な出
力電流を選択することによって、プロセス変動と温度変
動の両方による電流利得の変動を抑制することを可能と
する。

【００７０】

【発明の効果】以上のように、本発明によれば、第１の
定電流回路と第１の電流源トランジスタと１つあるいは
複数の第２の定電流回路とその出力を選択する電流選択
回路とを備え、プロセスパラメータが設計値に対して変
動して、第１の定電流回路の特性が変動し、第１の定電
流が所定の電流と異なって、これを基準とする第１の電
流源トランジスタが出力する第２の定電流が所定の電流
と異なった場合には、第２の定電流回路が出力する第３
の定電流を制御信号によって調整することで、第２の定
電流の変動分を補償することを可能とする。

【００７１】更に、周囲温度の変動によって被駆動回路
を構成するトランジスタの電流利得が変動した場合に
は、第２の定電流回路の温度特性により、この電流利得
の変動を抑制することを可能とする定電流回路を提供す
ることができるものである。

【図面の簡単な説明】

【図１】本発明の実施の形態１における定電流回路の構
成を示す回路図

【図２】図１の電流Ｉ１３と制御電圧Ｖｃの関係を示す
特性図

【図３】図１の電流Ｉ１３，相互コンダクタンスｇｍと
周囲温度の関係を示す特性図

【図４】図１の電流Ｉ１１，Ｉ１２，Ｉ１３と周囲温度
の関係を示す特性図

【図５】本発明の実施の形態２の定電流回路の第２の定
電流回路の構成を示す回路図

【図６】本発明の実施の形態３における定電流回路の構
成を示す図

【図７】図６の電流Ｉ４１と制御電圧Ｖｃの関係を示す
特性図

【図８】図６の電流Ｉ１１、Ｉ１２、Ｉ１３と周囲温度
の関係を示す特性図

【図９】従来の定電流回路の構成を示す回路図

【図１０】図９の電流Ｉ１、Ｉ２とゲート―ソース間電
圧Ｖｇｓの関係を示す特性図

【図１１】プロセスパラメータが変動した場合における
電流Ｉ１、Ｉ２とゲート―ソース間電圧Ｖｇｓの関係を
示す特性図

【符号の説明】

２００ ＰＭＯＳトランジスタ ３００ 第１の定電流回路 ４００ 第２の定電流回路 ４０１ 第２の定電流回路 ５００ 負荷回路 ６００ 電流選択回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5H420 NA17 NA36 NB03 NB25 NC02 NE23 5J090 AA01 AA59 CA02 CA14 CN01 CN04 FA08 FA18 HA10 HA17 HA25 KA02 KA05 KA06 KA09 TA01 TA02 TA04

Claims (5)

【特許請求の範囲】
1. 【請求項１】 第１の定電流を発生する第１の定電流回
   路と、 前記第１の定電流回路にゲートを接続され、ソースを所
   定の電源電圧に接続され、飽和領域で動作して、前記第
   １の定電流を所定の比で変換してドレインより第２の電
   流として出力する第１の電流源トランジスタと、 制御信号に応じて所定の第３の定電流を出力する第２の
   定電流回路を備え、 前記第２の定電流と前記第３の定電流の和を出力電流と
   することを特徴とする定電流回路。
2. 【請求項２】 前記第２の定電流回路は、 ゲートを第１の制御電圧に、ソースを第１の電源電圧に
   接続されて、ドレインより前記第１の制御電圧に応じた
   第１の制御電流を出力する第１極性の第２の電流源トラ
   ンジスタと、 共通接続されたソースを前記第２の電流源トランジスタ
   のドレインに接続され、第２の制御電圧に基づいて導通
   ／非導通状態を制御される第１極性の差動トランジスタ
   ペアと、 第２極性のトランジスタで構成され、ソースを第２の電
   源電圧に接続されて、前記差動トランジスタペアのそれ
   ぞれのドレインから出力される電流をミラー出力する第
   １および第２のカレントミラーと、 第１極性のトランジスタで構成され、ソースを前記第１
   の電源電圧に接続されて、前記第１のカレントミラーの
   出力電流をミラー出力する第３のカレントミラーを備
   え、 前記第２のカレントミラーと前記第３のカレントミラー
   のドレインの共通接続点より、前記第３の定電流を出力
   することを特徴とする請求項１記載の定電流回路。
3. 【請求項３】 前記第２の定電流を所定電流より余剰に
   設定し、前記余剰分だけ前記第２の定電流を減じるよう
   に前記第３の電流を制御したことを特徴とする請求項２
   記載の定電流回路。
4. 【請求項４】 前記第２の定電流回路は、 前記第２の電流源トランジスタと、 第２極性のトランジスタで構成され、ソースを第２の電
   源電圧に接続されて、前記第２の電流源トランジスタの
   出力する前記第１の制御電流を前記第３の定電流として
   ミラー出力する第４のカレントミラーを備え、 前記第２の定電流を所定の電流より大きな値に設定した
   ことを特徴とする請求項１記載の定電流回路。
5. 【請求項５】 第１の定電流を発生する第１の定電流回
   路と、 前記第１の定電流回路にゲートを接続され、ソースを所
   定の電源電圧に接続され、飽和領域で動作して、前記第
   １の定電流を所定の比で変換してドレインより第２の電
   流として出力する第１の電流源トランジスタと、 制御信号に応じて所定の第３の定電流を出力するととも
   に、第２の電流源トランジスタの相互コンダクタンスが
   異なる複数の第２の定電流回路と、 前記複数の第２の定電流回路のそれぞれから出力される
   前記第３の定電流の１つを選択出力する電流選択回路と
   を備え、 前記第２の定電流と選択出力された前記第３の定電流の
   和を出力電流とすることを特徴とする定電流回路。