JP3354538B2 - Ｃｍｏｓ集積回路におけるプロセス及び動作パラメータの変動を補償するための装置 - Google Patents
Ｃｍｏｓ集積回路におけるプロセス及び動作パラメータの変動を補償するための装置Info
- Publication number
- JP3354538B2 JP3354538B2 JP34181199A JP34181199A JP3354538B2 JP 3354538 B2 JP3354538 B2 JP 3354538B2 JP 34181199 A JP34181199 A JP 34181199A JP 34181199 A JP34181199 A JP 34181199A JP 3354538 B2 JP3354538 B2 JP 3354538B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- transistor
- value
- compensation signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 46
- 230000008569 process Effects 0.000 title claims description 41
- 239000013256 coordination polymer Substances 0.000 claims description 27
- 230000008859 change Effects 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims 1
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000013178 mathematical model Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
- H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computing Systems (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＭＯＳアナログ
集積回路に係り、特に、このような回路におけるプロセ
ス及び動作パラメータを補償するための装置に関する。
集積回路に係り、特に、このような回路におけるプロセ
ス及び動作パラメータを補償するための装置に関する。
【０００２】
【従来の技術】ＣＭＯＳ集積回路は、主にＰ型チャネル
・トランジスターとＮ型チャネル・トランジスターを利
用して製造される。個々のトランジスターの特性と性能
は、動作条件だけでなく集積回路上にそれらを作る技術
プロセスの特性にも依存する。よって、個々のトランジ
スターの特性と性能は、同一サンプルの使用中に変わる
だけでなく、同一回路のサンプル毎に変わり得る。さら
に、これら２つの種類のＭＯＳトランジスターの製造プ
ロセスは異なるので、それらの変動範囲は部分的に非相
関的となり、量的にも非均質となる。これら全てが、ト
ランジスターを含んだ集積回路の出力量の値を平均値の
まわりで変動させる結果となる。この平均値は、実際に
はより起こりうる値（又は公称値）を表し、通常「代表
(typical) 」を付して記述されるプロセス及び動作条件
に対応する。明確化のため、適当な制御量の値を操作す
ることにより出力量を調整できる集積回路、例えば電流
制御発振器を考えると、トランジスターの特性の変動
は、所与の制御量の値に対して出力量（被制御量）の変
動を生じさせる。一般に、変動の大きさは、プロセスの
影響に関する限り、±５０％に達し、動作条件の影響に
関する限り、±３０〜４０％に達する。これらの変動は
加算的であり、そのため最悪の場合には、公称値からの
±８０〜９０％の変動が起こり得、このことは明らかに
深刻な問題を引き起こす。
・トランジスターとＮ型チャネル・トランジスターを利
用して製造される。個々のトランジスターの特性と性能
は、動作条件だけでなく集積回路上にそれらを作る技術
プロセスの特性にも依存する。よって、個々のトランジ
スターの特性と性能は、同一サンプルの使用中に変わる
だけでなく、同一回路のサンプル毎に変わり得る。さら
に、これら２つの種類のＭＯＳトランジスターの製造プ
ロセスは異なるので、それらの変動範囲は部分的に非相
関的となり、量的にも非均質となる。これら全てが、ト
ランジスターを含んだ集積回路の出力量の値を平均値の
まわりで変動させる結果となる。この平均値は、実際に
はより起こりうる値（又は公称値）を表し、通常「代表
(typical) 」を付して記述されるプロセス及び動作条件
に対応する。明確化のため、適当な制御量の値を操作す
ることにより出力量を調整できる集積回路、例えば電流
制御発振器を考えると、トランジスターの特性の変動
は、所与の制御量の値に対して出力量（被制御量）の変
動を生じさせる。一般に、変動の大きさは、プロセスの
影響に関する限り、±５０％に達し、動作条件の影響に
関する限り、±３０〜４０％に達する。これらの変動は
加算的であり、そのため最悪の場合には、公称値からの
±８０〜９０％の変動が起こり得、このことは明らかに
深刻な問題を引き起こす。
【０００３】従って明らかに、この種の集積回路の製造
者やユーザーの関心は、プロセス結果や動作条件に関わ
らず、所望の値の出力量を（少なくとも良好な近似に
て）与える回路を得ることにある。装置の出力量の変動
の補償は、制御量に作用するフィードバックループを使
用することにより得ることができることは周知である。
この解決策は、集積装置の出力量の変動を補償すること
に適用することはできず、特に、チューナブル装置の場
合はそうである。実際問題として、一方ではフィードバ
ックループも集積回路として製造することが望まれるの
で、補償手段は、補償される装置と同じ性能変動の問題
を抱えることとなる。他方で、フィードバックループ
は、プロセス又は動作条件を実際の原因とする出力量の
変動と、チューニングにおける変化を原因とする変動を
区別できなければならず、後者の場合にはフィードバッ
クループの介入は避けるべきである。
者やユーザーの関心は、プロセス結果や動作条件に関わ
らず、所望の値の出力量を（少なくとも良好な近似に
て）与える回路を得ることにある。装置の出力量の変動
の補償は、制御量に作用するフィードバックループを使
用することにより得ることができることは周知である。
この解決策は、集積装置の出力量の変動を補償すること
に適用することはできず、特に、チューナブル装置の場
合はそうである。実際問題として、一方ではフィードバ
ックループも集積回路として製造することが望まれるの
で、補償手段は、補償される装置と同じ性能変動の問題
を抱えることとなる。他方で、フィードバックループ
は、プロセス又は動作条件を実際の原因とする出力量の
変動と、チューニングにおける変化を原因とする変動を
区別できなければならず、後者の場合にはフィードバッ
クループの介入は避けるべきである。
【０００４】
【発明が解決しようとする課題】本発明により、好まし
くは補償を受ける装置と共に集積回路として実現され得
る補償装置が提供される。特に、本発明は、制御量の値
により出力量の値が決められるチューナブル集積装置に
適用され、開ループにて制御量に作用することにより出
力量の変動を補償する。制御量は、前記作用により、所
与の特定種類の集積回路及び特定の動作条件において、
入出力特性が、所望の特定チューニング値にとって代表
的なプロセス及び動作条件に対応する入出力特性として
存続するような値とされる。
くは補償を受ける装置と共に集積回路として実現され得
る補償装置が提供される。特に、本発明は、制御量の値
により出力量の値が決められるチューナブル集積装置に
適用され、開ループにて制御量に作用することにより出
力量の変動を補償する。制御量は、前記作用により、所
与の特定種類の集積回路及び特定の動作条件において、
入出力特性が、所望の特定チューニング値にとって代表
的なプロセス及び動作条件に対応する入出力特性として
存続するような値とされる。
【０００５】
【課題を解決するための手段】本回路は、（１）第１補
償信号を発生するための手段であって、該第１補償信号
は、補償される装置のＰ型トランジスター及びＮ型トラ
ンジスターの製造プロセスの質指標に依存し、これらの
指標は、装置の校正段階において決められ、上記第１補
償信号は、前記質指標の代表値からの偏差を原因とする
被制御量の所望値からの偏差を、装置の伝達関数の逆伝
達関数により表す、上記手段、（２）第２補償信号を発
生するための手段であって、該第２補償信号は、動作温
度の代表値からの偏差を原因とする被制御量の所望値か
らの偏差を、前記逆伝達関数により表す、上記手段、及
び（３）出力量の値を再度所望値に戻すような前記制御
量の変化を起こすため、前記補償信号を制御量に同時に
加えるための手段を含む。好ましくは、補償信号を発生
し加えるための前記手段は、補償される装置と共に開ル
ープを形成し、これらもまたＣＭＯＳ集積回路として製
造される。
償信号を発生するための手段であって、該第１補償信号
は、補償される装置のＰ型トランジスター及びＮ型トラ
ンジスターの製造プロセスの質指標に依存し、これらの
指標は、装置の校正段階において決められ、上記第１補
償信号は、前記質指標の代表値からの偏差を原因とする
被制御量の所望値からの偏差を、装置の伝達関数の逆伝
達関数により表す、上記手段、（２）第２補償信号を発
生するための手段であって、該第２補償信号は、動作温
度の代表値からの偏差を原因とする被制御量の所望値か
らの偏差を、前記逆伝達関数により表す、上記手段、及
び（３）出力量の値を再度所望値に戻すような前記制御
量の変化を起こすため、前記補償信号を制御量に同時に
加えるための手段を含む。好ましくは、補償信号を発生
し加えるための前記手段は、補償される装置と共に開ル
ープを形成し、これらもまたＣＭＯＳ集積回路として製
造される。
【０００６】現在のところ、このように集積回路に作用
する回路や方法は知られていない。J.G.Maneatisによる
「自己バイアス技術に基づく低ジッタープロセス独立Ｄ
ＬＬ及びＰＬＬ(Low-Jitter Process-Independent DLL
and PLL Based on Self-Biased Techniques)」（IEEEジ
ャーナル・オブ・ソリッド・ステート・サーキット、Vo
l.31、No11、１９９６年１１月、１７２３頁以降）に
は、プロセス及び環境条件からのループ集積回路の性能
の独立性は、外部バイアスを除去し自己バイアスを用い
て達成され得ることが示唆されている。この自己バイア
スにより、装置は、その最良の性能を保証するバイアス
レベルを選択する。実際には、電流ミラーに作用して回
路を流れる電流を変えることが予想される。
する回路や方法は知られていない。J.G.Maneatisによる
「自己バイアス技術に基づく低ジッタープロセス独立Ｄ
ＬＬ及びＰＬＬ(Low-Jitter Process-Independent DLL
and PLL Based on Self-Biased Techniques)」（IEEEジ
ャーナル・オブ・ソリッド・ステート・サーキット、Vo
l.31、No11、１９９６年１１月、１７２３頁以降）に
は、プロセス及び環境条件からのループ集積回路の性能
の独立性は、外部バイアスを除去し自己バイアスを用い
て達成され得ることが示唆されている。この自己バイア
スにより、装置は、その最良の性能を保証するバイアス
レベルを選択する。実際には、電流ミラーに作用して回
路を流れる電流を変えることが予想される。
【０００７】
【実施例】より明確にするため、添付図面が参照され
る。図１は、本発明による装置のブロック図である。図
２及び図３は、補償装置を形成する要素の回路図であ
る。図４は、図２の変形実施態様である。本発明による
装置の回路図を詳細に説明する前に、本発明の基礎とな
る理論的な考察を述べる。
る。図１は、本発明による装置のブロック図である。図
２及び図３は、補償装置を形成する要素の回路図であ
る。図４は、図２の変形実施態様である。本発明による
装置の回路図を詳細に説明する前に、本発明の基礎とな
る理論的な考察を述べる。
【０００８】線形分析では、ＭＯＳトランジスター（Ｎ
型又はＰ型トランジスター）の動作は、次式により表す
ことができる。 Ｉｄ＝ｋ（Ｖgs−ＶT)2 （１） ここで、Ｉｄはドレイン電流、Ｖgsはゲート−ソース電
圧、ＶT は閾値電圧、ｋは比例係数である。比例係数ｋ
は、電子又はホールの移動度及びトランジスターの幅Ｗ
と長さＬに依存し、次式に従う。
型又はＰ型トランジスター）の動作は、次式により表す
ことができる。 Ｉｄ＝ｋ（Ｖgs−ＶT)2 （１） ここで、Ｉｄはドレイン電流、Ｖgsはゲート−ソース電
圧、ＶT は閾値電圧、ｋは比例係数である。比例係数ｋ
は、電子又はホールの移動度及びトランジスターの幅Ｗ
と長さＬに依存し、次式に従う。
【数１】 ここで、記号∝は「ほぼ比例」を示す。上記関係式に現
れるパラメータは、動作条件や技術プロセスの特性に関
係する。トランスコンダクタンスのグラフは周知なの
で、ここでは示さないが、パラメータの変動は、閾値電
圧の変動をよる代表的な曲線の水平移動を生じさせる
か、または利得変動から引き起こされるその傾斜の変動
を生じさせる。トランジスターの動作点の近辺では、前
記曲線は、ほぼ直線と見なすことができ、電圧Ｖgsの関
数としてのドレイン電流Ｉｄの値は、次式により表すこ
とができる。 Ｉｄ＝ｇm Ｖgs （３） ここで、量ｇm は、トランジスターの線形利得と称さ
れ、チャネルの物理特性とジオメトリー特性だけでなく
閾値電圧に関する情報も全て含む。
れるパラメータは、動作条件や技術プロセスの特性に関
係する。トランスコンダクタンスのグラフは周知なの
で、ここでは示さないが、パラメータの変動は、閾値電
圧の変動をよる代表的な曲線の水平移動を生じさせる
か、または利得変動から引き起こされるその傾斜の変動
を生じさせる。トランジスターの動作点の近辺では、前
記曲線は、ほぼ直線と見なすことができ、電圧Ｖgsの関
数としてのドレイン電流Ｉｄの値は、次式により表すこ
とができる。 Ｉｄ＝ｇm Ｖgs （３） ここで、量ｇm は、トランジスターの線形利得と称さ
れ、チャネルの物理特性とジオメトリー特性だけでなく
閾値電圧に関する情報も全て含む。
【０００９】よって、トランジスターの性能は、１つの
パラメータのみで表され、その変動が関連特性の広がり
を示す。従って、ｇm が技術プロセスの質と装置の動作
条件の両方を表す指標として考えられ得ることは明らか
である。特に、バイアス条件に依存する不変項ｇmoと特
性広がりに関する可変項ｇmvの和として、ｇm を記載す
ることが可能である。実際、項ｇmvは、所与の回路サン
プルにおける種々のトランジスターに対して名目上は異
なるのであるが、集積回路の同じサンプル内の異なるト
ランジスター間でのプロセス及び動作条件の変動は、異
なるサンプル間での平均特性の変動に対しては無視し得
るものと考えることができる。従って、特定サンプルに
おいて同一型のトランジスターの平均特性を総和として
表すプロセスの質指標を定義するのが合理的である。両
方のトランジスター型の質指標は、ほぼガウス分布を有
し、よって、設計者は（質指標の平均値を有する）代表
的な実施を想定でき、その際、発生確率の関数としてそ
の偏差を考えることができる。例えば電流制御発振器の
ようなチューナブル集積装置の場合には、トランジスタ
ーの特性の広がりは、所与の制御量Ｇｉの値に対して、
被制御量Ｇｕの値の広がりを生じさせる。
パラメータのみで表され、その変動が関連特性の広がり
を示す。従って、ｇm が技術プロセスの質と装置の動作
条件の両方を表す指標として考えられ得ることは明らか
である。特に、バイアス条件に依存する不変項ｇmoと特
性広がりに関する可変項ｇmvの和として、ｇm を記載す
ることが可能である。実際、項ｇmvは、所与の回路サン
プルにおける種々のトランジスターに対して名目上は異
なるのであるが、集積回路の同じサンプル内の異なるト
ランジスター間でのプロセス及び動作条件の変動は、異
なるサンプル間での平均特性の変動に対しては無視し得
るものと考えることができる。従って、特定サンプルに
おいて同一型のトランジスターの平均特性を総和として
表すプロセスの質指標を定義するのが合理的である。両
方のトランジスター型の質指標は、ほぼガウス分布を有
し、よって、設計者は（質指標の平均値を有する）代表
的な実施を想定でき、その際、発生確率の関数としてそ
の偏差を考えることができる。例えば電流制御発振器の
ようなチューナブル集積装置の場合には、トランジスタ
ーの特性の広がりは、所与の制御量Ｇｉの値に対して、
被制御量Ｇｕの値の広がりを生じさせる。
【００１０】被制御量Ｇｕの広がりは、装置の可変パラ
メータに関連付けることができ、特に、Ｎ型トランジス
ターとＰ型トランジスターに対する夫々のプロセスの質
指標θn とθp への依存性、及び温度Ｔへの依存性を表
すことができる。よって、次式のように記載できる。 Ｇｕ＝ｆ（θn ，θp ，Ｔ） （４） 指標θn 、θp は、零平均指標（すなわち、代表条件下
で０値を有する）が考えられるか否かによってｇmvかｇ
m に一致し得る。もちろん、特定関数ｆは、考慮してい
る装置のタイプに依存し、一般に、それが単調関数とな
ることが直感的に予見できるとしても、それを解析的に
表すのは不可能であろう。質指標θn とθp への依存性
に関する限り、それらの変動が小さいことも考慮する
と、平均値の近辺の代表曲線の一部のみを考えることが
できる。この部分は、一般性を失うことなく簡単のた
め、ほぼ直線と考えることができる。
メータに関連付けることができ、特に、Ｎ型トランジス
ターとＰ型トランジスターに対する夫々のプロセスの質
指標θn とθp への依存性、及び温度Ｔへの依存性を表
すことができる。よって、次式のように記載できる。 Ｇｕ＝ｆ（θn ，θp ，Ｔ） （４） 指標θn 、θp は、零平均指標（すなわち、代表条件下
で０値を有する）が考えられるか否かによってｇmvかｇ
m に一致し得る。もちろん、特定関数ｆは、考慮してい
る装置のタイプに依存し、一般に、それが単調関数とな
ることが直感的に予見できるとしても、それを解析的に
表すのは不可能であろう。質指標θn とθp への依存性
に関する限り、それらの変動が小さいことも考慮する
と、平均値の近辺の代表曲線の一部のみを考えることが
できる。この部分は、一般性を失うことなく簡単のた
め、ほぼ直線と考えることができる。
【００１１】温度への依存性に関する限り、出力量の振
る舞いは、（集積回路の動作にとってはより代表的な温
度範囲である少なくとも０℃〜８０℃の範囲内で）直線
的であると見なすことができる。よって、関係式（４）
は、次のように記述できる。 Ｇｕ＝αθn ＋βθp ＋γｔ＋Ｇｕ０ （５） ここで、ｔは動作温度Ｔと代表温度Ｔ０（通常は２７
℃）との差を示し、Ｇｕ０は代表条件に対応する被制御
量の値である（簡単のため、θn とθp は零の平均値を
有すると仮定する）。従って、３つの係数α、β、γ
は、それら夫々のパラメータの変動の結果として生じる
出力量の代表値からの偏差を表す。本発明は、プロセス
及び動作パラメータの変動が被制御量の変動を引き起こ
すならば、それらの効果は制御量の変動と等価であると
いう考察に基づく。すなわち、出力値Ｇｕ０を得るよう
に、又は予め決められた極端に狭い制限内にてＧｕ０か
ら偏差した値を得るように、制御量を変調するのであ
る。
る舞いは、（集積回路の動作にとってはより代表的な温
度範囲である少なくとも０℃〜８０℃の範囲内で）直線
的であると見なすことができる。よって、関係式（４）
は、次のように記述できる。 Ｇｕ＝αθn ＋βθp ＋γｔ＋Ｇｕ０ （５） ここで、ｔは動作温度Ｔと代表温度Ｔ０（通常は２７
℃）との差を示し、Ｇｕ０は代表条件に対応する被制御
量の値である（簡単のため、θn とθp は零の平均値を
有すると仮定する）。従って、３つの係数α、β、γ
は、それら夫々のパラメータの変動の結果として生じる
出力量の代表値からの偏差を表す。本発明は、プロセス
及び動作パラメータの変動が被制御量の変動を引き起こ
すならば、それらの効果は制御量の変動と等価であると
いう考察に基づく。すなわち、出力値Ｇｕ０を得るよう
に、又は予め決められた極端に狭い制限内にてＧｕ０か
ら偏差した値を得るように、制御量を変調するのであ
る。
【００１２】補償を行う方法は以下の通りである。最初
の操作として、（５）式に現れる異なるパラメータが求
められなければならず、このことは、異なるプロセス及
び動作条件の下において値Ｇｕを求めることにより行わ
れ得る。値Ｇｕ０は、代表的なプロセス及び動作条件を
仮定することにより求められる。値γは、温度のみを変
えることにより求められる。温度を値Ｔ０に保ち且つプ
ロセスの質指標θn とθp を変えることにより、αθn
＋βθp を求めることができ、θn とθp は既知なの
で、αとβが得られる。この際に留意することは、当業
者には周知のように、集積回路から容易に測定でき且つ
プロセスの質の関数として公知の方法にて変わる量を得
ることができること、従ってθn とθp を求め得ること
である。上記異なるパラメータとそれらの夫々の係数が
既知となり、装置の伝達関数をＨで表すと、すなわちＧ
ｕ＝Ｈ（Ｇｉ）とおくと、補償回路は、補償信号Ｈ
-1（αθn ＋βθp ＋γｔ）を供給しなければならな
い。ここで、Ｈ-1は関数Ｈの逆関数である。このような
修正は、実際には、望ましい所与のチューニング値に対
して装置の入出力特性を一定に保つことに対応する。
の操作として、（５）式に現れる異なるパラメータが求
められなければならず、このことは、異なるプロセス及
び動作条件の下において値Ｇｕを求めることにより行わ
れ得る。値Ｇｕ０は、代表的なプロセス及び動作条件を
仮定することにより求められる。値γは、温度のみを変
えることにより求められる。温度を値Ｔ０に保ち且つプ
ロセスの質指標θn とθp を変えることにより、αθn
＋βθp を求めることができ、θn とθp は既知なの
で、αとβが得られる。この際に留意することは、当業
者には周知のように、集積回路から容易に測定でき且つ
プロセスの質の関数として公知の方法にて変わる量を得
ることができること、従ってθn とθp を求め得ること
である。上記異なるパラメータとそれらの夫々の係数が
既知となり、装置の伝達関数をＨで表すと、すなわちＧ
ｕ＝Ｈ（Ｇｉ）とおくと、補償回路は、補償信号Ｈ
-1（αθn ＋βθp ＋γｔ）を供給しなければならな
い。ここで、Ｈ-1は関数Ｈの逆関数である。このような
修正は、実際には、望ましい所与のチューニング値に対
して装置の入出力特性を一定に保つことに対応する。
【００１３】有利には、種々のパラメータの決定は、補
償される集積回路と制御回路を設計する際にシミュレー
ションにより行われる。実際問題として、集積装置が自
動化技術により設計されることは周知である。この自動
化技術は、採用される構築要素（トランジスター）の数
学的モデルを用いることにより、異なる動作条件下で装
置の挙動を予測すること、及び製造者が提供する構築要
素の特性上の統計に基づいて、製造されるサンプルの変
動の関数として性能の変動を評価することの両方を可能
にする。別法として、補償される装置が補償手段とは別
々に実現される場合には、もちろんプロセスの質の挙動
に関する有意な情報を保証する十分な量のサンプルにて
装置を利用できるという条件で、実際に特定のパラメー
タの測定を行うことができる。
償される集積回路と制御回路を設計する際にシミュレー
ションにより行われる。実際問題として、集積装置が自
動化技術により設計されることは周知である。この自動
化技術は、採用される構築要素（トランジスター）の数
学的モデルを用いることにより、異なる動作条件下で装
置の挙動を予測すること、及び製造者が提供する構築要
素の特性上の統計に基づいて、製造されるサンプルの変
動の関数として性能の変動を評価することの両方を可能
にする。別法として、補償される装置が補償手段とは別
々に実現される場合には、もちろんプロセスの質の挙動
に関する有意な情報を保証する十分な量のサンプルにて
装置を利用できるという条件で、実際に特定のパラメー
タの測定を行うことができる。
【００１４】本発明による装置のブロック図が、図１に
示される。図１は、補償を受ける装置が電流制御装置、
例えば発振器ＯＳである場合を例示する。この場合、制
御量Ｇｉと被制御量Ｇｕは、それぞれ入力１に存在する
電流Ｉｃｉと出力２に存在する発振周波数ｆｕである。
発振器ＯＳは、プロセスパラメータの変動を補償する第
１の補償回路ＣＰと、温度変動を補償する第２の補償回
路ＣＴに接続される。２つの別々の補償回路が示されて
いるのは、後により良く理解されるように、関係式
（５）中でプロセス効果の補償を表す項（αθn ＋βθ
p ）と、温度補償を表す項（γｔ）が、実際には異なる
構造の別々の回路により決められるからである。これら
２つの回路ＣＰ、ＣＴの出力３、４は、加算器Ｓ１に接
続され、加算器Ｓ１の出力は、減算器Ｓ２の負入力に接
続され、減算器Ｓ２は、その正入力にて制御電流Ｉｃｉ
を受け取る。この構成は、補償を受ける装置ＯＳ及び補
償装置ＤＣの全体が線形的な挙動を示すものと考えられ
ることに基づいている。有利には、補償装置ＤＣを形成
する回路ＣＰ、ＣＴ、Ｓ１、Ｓ２の組は、発振器ＯＳを
含む集積回路ＩＮの一部である。参照符号Ｖｐは、回路
ＩＮの種々の部分に共通のバイアス電圧を示す。
示される。図１は、補償を受ける装置が電流制御装置、
例えば発振器ＯＳである場合を例示する。この場合、制
御量Ｇｉと被制御量Ｇｕは、それぞれ入力１に存在する
電流Ｉｃｉと出力２に存在する発振周波数ｆｕである。
発振器ＯＳは、プロセスパラメータの変動を補償する第
１の補償回路ＣＰと、温度変動を補償する第２の補償回
路ＣＴに接続される。２つの別々の補償回路が示されて
いるのは、後により良く理解されるように、関係式
（５）中でプロセス効果の補償を表す項（αθn ＋βθ
p ）と、温度補償を表す項（γｔ）が、実際には異なる
構造の別々の回路により決められるからである。これら
２つの回路ＣＰ、ＣＴの出力３、４は、加算器Ｓ１に接
続され、加算器Ｓ１の出力は、減算器Ｓ２の負入力に接
続され、減算器Ｓ２は、その正入力にて制御電流Ｉｃｉ
を受け取る。この構成は、補償を受ける装置ＯＳ及び補
償装置ＤＣの全体が線形的な挙動を示すものと考えられ
ることに基づいている。有利には、補償装置ＤＣを形成
する回路ＣＰ、ＣＴ、Ｓ１、Ｓ２の組は、発振器ＯＳを
含む集積回路ＩＮの一部である。参照符号Ｖｐは、回路
ＩＮの種々の部分に共通のバイアス電圧を示す。
【００１５】プロセス変動の補償用の要素ＣＰ、すなわ
ちパラメータθn 、θp に反応する要素ＣＰは、差動構
造を有する要素であり、全電流の２つの分岐への配分
は、２つのトランジスターであるＮ型トランジスターと
Ｐ型トランジスターの利得の比に依存する。差動構造を
採用することにより、特に係数α、βを２つの項、すな
わち夫々差分項αd とβd 、及びコモンモード項αc と
βc にそれぞれ分離することが可能になる。この差分項
は、一方の指標に対するもう一方の指標の感度を決め、
コモンモード項は、変動そのものの絶対値に影響する。
質指標θn とθpに対する感度の差分成分は、トランジ
スターのジオメトリー特性の不平衡性により決められ、
一方、関連する質パラメータに対する個々のトランジス
ターの感度を定量化するコモンモード成分は、ジオメト
リー特性の絶対値により表される。より詳細には、図２
に示されているように、ブロックＣＰは、当業者には明
らかなように、差動増幅器の構成と類似の回路構成にて
接続された一組のトランジスターＴ１〜Ｔ５から成る。
差動増幅器と同じように、トランジスターＴ１、Ｔ２
は、負荷を表し、トランジスターＴ５は、そのゲートに
てバイアス電圧を受けるバイアストランジスターであ
る。実際の差動増幅器に反して、トランジスターＴ３、
Ｔ４は、外部信号の増幅の役割は有さず、プロセス検出
器の機能を有するのみである。よって、それらは、ダイ
オード構成にて接続され、また、回路が両方の型のプロ
セスに感応するように、それらは相補的なドーピングが
施される（特にＴ３はＰ型トランジスターであり、Ｔ４
はＮ型トランジスターである）。
ちパラメータθn 、θp に反応する要素ＣＰは、差動構
造を有する要素であり、全電流の２つの分岐への配分
は、２つのトランジスターであるＮ型トランジスターと
Ｐ型トランジスターの利得の比に依存する。差動構造を
採用することにより、特に係数α、βを２つの項、すな
わち夫々差分項αd とβd 、及びコモンモード項αc と
βc にそれぞれ分離することが可能になる。この差分項
は、一方の指標に対するもう一方の指標の感度を決め、
コモンモード項は、変動そのものの絶対値に影響する。
質指標θn とθpに対する感度の差分成分は、トランジ
スターのジオメトリー特性の不平衡性により決められ、
一方、関連する質パラメータに対する個々のトランジス
ターの感度を定量化するコモンモード成分は、ジオメト
リー特性の絶対値により表される。より詳細には、図２
に示されているように、ブロックＣＰは、当業者には明
らかなように、差動増幅器の構成と類似の回路構成にて
接続された一組のトランジスターＴ１〜Ｔ５から成る。
差動増幅器と同じように、トランジスターＴ１、Ｔ２
は、負荷を表し、トランジスターＴ５は、そのゲートに
てバイアス電圧を受けるバイアストランジスターであ
る。実際の差動増幅器に反して、トランジスターＴ３、
Ｔ４は、外部信号の増幅の役割は有さず、プロセス検出
器の機能を有するのみである。よって、それらは、ダイ
オード構成にて接続され、また、回路が両方の型のプロ
セスに感応するように、それらは相補的なドーピングが
施される（特にＴ３はＰ型トランジスターであり、Ｔ４
はＮ型トランジスターである）。
【００１６】記載した要素の動作は、その構造の分析か
ら直ぐに理解されるであろう。Ｉｐがバイアス電流（Ｔ
５のドレイン電流）を示し、Ｉｄ１、Ｉｄ２が回路の分
岐を通って流れる電流を示すならば、平衡条件（Ｔ３、
Ｔ４のＶgsが等しい）においてＩｐ＝Ｉｄ１＋Ｉｄ２と
なる。この条件は、例えばトランジスターＴ２から取り
出される出力電流Ｉｕの特定値に対応し、この電流は、
Ｉｕ＝Ｉｄ１−Ｉｄ２により与えられる。平衡条件に関
するＶgsの同一値に対して、トランジスターＴ３、Ｔ４
の一つを通って流れる電流は、プロセスの質が変わるの
に伴って変わり（特に、この電流は、プロセスがより高
速のトランジスターをもたらすならば増加し、その反対
の場合には減少する）、その際、出力電流Ｉｕは、対応
する変動範囲を有する。よって、差動要素の設計におい
て、出力電流Ｉｕが実際には発振周波数の変動αθn ＋
βθp を引き起こすものとなるように（すなわちＩｕ＝
Ｈ -1（αθn ＋βθp ））、トランジスターＴ３、Ｔ４
のサイズをきめ、それにより、求められる修正ファクタ
ーを得ることで十分である。記載した動作は、非常に安
定な電流Ｉｐを仮定していることに留意すべきであり、
この電流は回路の外部で発生し得る。
ら直ぐに理解されるであろう。Ｉｐがバイアス電流（Ｔ
５のドレイン電流）を示し、Ｉｄ１、Ｉｄ２が回路の分
岐を通って流れる電流を示すならば、平衡条件（Ｔ３、
Ｔ４のＶgsが等しい）においてＩｐ＝Ｉｄ１＋Ｉｄ２と
なる。この条件は、例えばトランジスターＴ２から取り
出される出力電流Ｉｕの特定値に対応し、この電流は、
Ｉｕ＝Ｉｄ１−Ｉｄ２により与えられる。平衡条件に関
するＶgsの同一値に対して、トランジスターＴ３、Ｔ４
の一つを通って流れる電流は、プロセスの質が変わるの
に伴って変わり（特に、この電流は、プロセスがより高
速のトランジスターをもたらすならば増加し、その反対
の場合には減少する）、その際、出力電流Ｉｕは、対応
する変動範囲を有する。よって、差動要素の設計におい
て、出力電流Ｉｕが実際には発振周波数の変動αθn ＋
βθp を引き起こすものとなるように（すなわちＩｕ＝
Ｈ -1（αθn ＋βθp ））、トランジスターＴ３、Ｔ４
のサイズをきめ、それにより、求められる修正ファクタ
ーを得ることで十分である。記載した動作は、非常に安
定な電流Ｉｐを仮定していることに留意すべきであり、
この電流は回路の外部で発生し得る。
【００１７】図２に示された種類の２つの装置ＣＰ’及
びＣＰ”が図４に示されるように共に接続されたものを
含んだ所謂汎用タイプの補償装置ＣＰを考えることもで
きる。これら２つの装置内の要素に対する参照符号は、
図２中の要素の参照符号に対応して用いられ、ただし、
ＣＰ’に対してはプライム記号「’」が用いられ（Ｔ
１’．．．Ｔ５’，Ｉｄ１’，Ｉｄ２’，３’，Ｉ
ｕ’）、ＣＰ”に対してはダブル・プライム記号「”」
が用いれている（Ｔ１”．．．Ｉｕ”）。これらの装置
の一方においてＴ３、Ｔ４（図２）に対応するトランジ
スター（例えばＣＰ’におけるトランジスターＴ３’、
Ｔ４’）は、実質的に同じ大きさを有するトランジスタ
ーであるが、もう一方の装置は、極度に不平衡な大きさ
を有する対応トランジスターＴ３”、Ｔ４”を使用す
る。このような条件下で、ＣＰ’は、プロセスの質指標
の差が増加するか又は減少するかに従って一方向又はそ
の反対方向に変化する電流Ｉｕ’を出力３’に供給し、
よって、ＣＰ’は、差分プロセス変動に感応する要素で
ある。これに対し、ＣＰ”は、より小さいトランジスタ
ー（例えば、Ｎ型のトランジスターＴ４”。公知のよう
に、ダイオード接続されたトランジスターの場合には、
Ｎ型トランジスターは、製造プロセスの変動により、及
び利得の増加を伴うサイズの縮小により、さらに影響を
受けるからである。）の製造プロセスの質の変動に特に
感応する。補償信号Ｉｕは、２つの要素の出力信号Ｉ
ｕ’、Ｉｕ”の線形結合として得られる。線形結合によ
り、Ｐ型トランジスターの製造プロセスの変動が考慮さ
れ得る。線形結合を行う手段は、ここでは簡単のため、
簡単な加算器Ｓにより表されるが、もちろん、信号Ｉ
ｕ’、Ｉｕ”は、結合に際し適切に重み付けされ得る。
温度反応性の要素は、実質的に参照電流の発生器であ
り、このような発生器では一般的なように、安定的な交
差点（平衡点）を与えるような電圧−電流特性を有する
一対の検出器の両端の電圧降下は等しくされ、また、発
生器の動作点は、フィードバック回路により平衡点に維
持される。採用された構造により、実際にプロセスと電
源電圧には依存せず且つ温度には非常に敏感な電流が与
えられる。
びＣＰ”が図４に示されるように共に接続されたものを
含んだ所謂汎用タイプの補償装置ＣＰを考えることもで
きる。これら２つの装置内の要素に対する参照符号は、
図２中の要素の参照符号に対応して用いられ、ただし、
ＣＰ’に対してはプライム記号「’」が用いられ（Ｔ
１’．．．Ｔ５’，Ｉｄ１’，Ｉｄ２’，３’，Ｉ
ｕ’）、ＣＰ”に対してはダブル・プライム記号「”」
が用いれている（Ｔ１”．．．Ｉｕ”）。これらの装置
の一方においてＴ３、Ｔ４（図２）に対応するトランジ
スター（例えばＣＰ’におけるトランジスターＴ３’、
Ｔ４’）は、実質的に同じ大きさを有するトランジスタ
ーであるが、もう一方の装置は、極度に不平衡な大きさ
を有する対応トランジスターＴ３”、Ｔ４”を使用す
る。このような条件下で、ＣＰ’は、プロセスの質指標
の差が増加するか又は減少するかに従って一方向又はそ
の反対方向に変化する電流Ｉｕ’を出力３’に供給し、
よって、ＣＰ’は、差分プロセス変動に感応する要素で
ある。これに対し、ＣＰ”は、より小さいトランジスタ
ー（例えば、Ｎ型のトランジスターＴ４”。公知のよう
に、ダイオード接続されたトランジスターの場合には、
Ｎ型トランジスターは、製造プロセスの変動により、及
び利得の増加を伴うサイズの縮小により、さらに影響を
受けるからである。）の製造プロセスの質の変動に特に
感応する。補償信号Ｉｕは、２つの要素の出力信号Ｉ
ｕ’、Ｉｕ”の線形結合として得られる。線形結合によ
り、Ｐ型トランジスターの製造プロセスの変動が考慮さ
れ得る。線形結合を行う手段は、ここでは簡単のため、
簡単な加算器Ｓにより表されるが、もちろん、信号Ｉ
ｕ’、Ｉｕ”は、結合に際し適切に重み付けされ得る。
温度反応性の要素は、実質的に参照電流の発生器であ
り、このような発生器では一般的なように、安定的な交
差点（平衡点）を与えるような電圧−電流特性を有する
一対の検出器の両端の電圧降下は等しくされ、また、発
生器の動作点は、フィードバック回路により平衡点に維
持される。採用された構造により、実際にプロセスと電
源電圧には依存せず且つ温度には非常に敏感な電流が与
えられる。
【００１８】図３では、トランジスターＴ６は、ダイオ
ード構成にて接続され、特にＰ型トランジスターであ
り、第１の検出器を表す。一方、一対のトランジスター
Ｔ７、Ｔ８は、Ｔ６と同じ型であり、直列に接続され、
第２の検出器を表す。トランジスターＴ６は、トランジ
スターＴ７、Ｔ８とは相当に異なったトランスコンダク
タンス（又は利得）特性を有し、その結果、電流−電圧
特性の点（０，０）とは異なる回路の平衡点が存在し、
実際に到達できる。特に、トランジスターＴ６は、非常
に小さなトランスコンダクタンスを有し、一方、トラン
ジスターＴ７、Ｔ８は、非常に大きいトランスコンダク
タンスを有する。トランジスターＴ６とトランジスター
対Ｔ７、Ｔ８は、集積回路内にて互いに非常に接近して
設けられる。同じ型のトランジスターであるから、技術
プロセスからの特性の良好な独立性が保証される。実際
に、技術プロセスの結果における如何なる変動も、両方
の検出器に同程度の影響を与えることは明らかである。
さらに、このような独立性を改善するために、検出器は
Ｐ型トランジスターにより実現された。というのは、こ
れらのトランジスターは、図に示されるようにダイオー
ド構成にて接続されるならば、プロセスが変化するのに
伴い特性のより均質な変動を示し、それにより、装置が
プロセス自体に敏感にならないようにするからである。
ード構成にて接続され、特にＰ型トランジスターであ
り、第１の検出器を表す。一方、一対のトランジスター
Ｔ７、Ｔ８は、Ｔ６と同じ型であり、直列に接続され、
第２の検出器を表す。トランジスターＴ６は、トランジ
スターＴ７、Ｔ８とは相当に異なったトランスコンダク
タンス（又は利得）特性を有し、その結果、電流−電圧
特性の点（０，０）とは異なる回路の平衡点が存在し、
実際に到達できる。特に、トランジスターＴ６は、非常
に小さなトランスコンダクタンスを有し、一方、トラン
ジスターＴ７、Ｔ８は、非常に大きいトランスコンダク
タンスを有する。トランジスターＴ６とトランジスター
対Ｔ７、Ｔ８は、集積回路内にて互いに非常に接近して
設けられる。同じ型のトランジスターであるから、技術
プロセスからの特性の良好な独立性が保証される。実際
に、技術プロセスの結果における如何なる変動も、両方
の検出器に同程度の影響を与えることは明らかである。
さらに、このような独立性を改善するために、検出器は
Ｐ型トランジスターにより実現された。というのは、こ
れらのトランジスターは、図に示されるようにダイオー
ド構成にて接続されるならば、プロセスが変化するのに
伴い特性のより均質な変動を示し、それにより、装置が
プロセス自体に敏感にならないようにするからである。
【００１９】トランジスターＴ９、Ｔ１０も、Ｐ型であ
り、第１電流ミラーを表し、上記平衡点に対応する同一
電流Ｉ（ｔ）を上記両方の検出器に注入する。電流Ｉ
（ｔ）は、別のＰ型トランジスターＴ１１によっても鏡
映される。トランジスターＴ１２〜Ｔ１６の組は、フィ
ードバック回路を表す差動増幅器を実現する。この差動
増幅器は、電源電圧が変動しても回路を平衡点に維持す
るため、トランジスターＴ９〜Ｔ１１に供給する電圧信
号を発生する。この電圧信号は、トランジスターＴ１２
とＴ１３を流れる電流の差を表し、この差は、トランジ
スターＴ１７〜Ｔ２０により得られる。２つの上記検出
器の両端の電圧は、トランジスターＴ１４、Ｔ１５のゲ
ートにそれぞれ加えられる。フィードバック信号は、節
Ｎ１から生じ、トランジスターＴ１８とＴ２０のドレイ
ン電極が、節Ｎ１に接続される。差動増幅器のこれらの
トランジスターは、高精度にて、例えばミリボルトのオ
ーダーにて動作点を安定させるような利得を与えるよう
に選択される。
り、第１電流ミラーを表し、上記平衡点に対応する同一
電流Ｉ（ｔ）を上記両方の検出器に注入する。電流Ｉ
（ｔ）は、別のＰ型トランジスターＴ１１によっても鏡
映される。トランジスターＴ１２〜Ｔ１６の組は、フィ
ードバック回路を表す差動増幅器を実現する。この差動
増幅器は、電源電圧が変動しても回路を平衡点に維持す
るため、トランジスターＴ９〜Ｔ１１に供給する電圧信
号を発生する。この電圧信号は、トランジスターＴ１２
とＴ１３を流れる電流の差を表し、この差は、トランジ
スターＴ１７〜Ｔ２０により得られる。２つの上記検出
器の両端の電圧は、トランジスターＴ１４、Ｔ１５のゲ
ートにそれぞれ加えられる。フィードバック信号は、節
Ｎ１から生じ、トランジスターＴ１８とＴ２０のドレイ
ン電極が、節Ｎ１に接続される。差動増幅器のこれらの
トランジスターは、高精度にて、例えばミリボルトのオ
ーダーにて動作点を安定させるような利得を与えるよう
に選択される。
【００２０】Ｎ型トランジスターＴ２１は、一定のバイ
アス電圧により駆動され、よって、一定の電流δＩｏを
与える。Ｔ２１とＴ１１のドレイン電極は、共に接続さ
れて減算節Ｎ２を形成する。従って、減算節Ｎ２は、電
流δＩｏ−Ｉ（ｔ）を供給する。この電流は、Ｐ型のト
ランジスターＴ２２、Ｔ２３により形成された別の電流
ミラーに加えられ、最後に、ダイオード構成にて接続さ
れたトランジスターＴ２４に加えられ、その出力４に与
えられる。Ｉ（ｔ）は、Ｔ２１を適切な大きさにするこ
とにより（すなわち、δを適切に選択することによ
り）、温度の関数として（実質的には直線的に）変化す
るので、δＩｏ−Ｉ（ｔ）が実際には値Ｈ-1（γｔ）を
有するように動作させることが明らかに可能となる。図
２、図３に示された図が、ＣＭＯＳ集積回路の形式にて
容易に実現することができ、よって、補償されるべき装
置と共に同一のチップに挿入できることは、当業者なら
ば容易に分かるであろう。電流制御発振器で行った試験
により、本発明は、上記プロセスの代表的な変動範囲及
び０〜８０℃の温度範囲内に対して、出力周波数の発振
を±２０％の範囲内に維持することを可能にすることが
分かった。従って、従来装置に比べて性能の明らかな改
善が達成された。
アス電圧により駆動され、よって、一定の電流δＩｏを
与える。Ｔ２１とＴ１１のドレイン電極は、共に接続さ
れて減算節Ｎ２を形成する。従って、減算節Ｎ２は、電
流δＩｏ−Ｉ（ｔ）を供給する。この電流は、Ｐ型のト
ランジスターＴ２２、Ｔ２３により形成された別の電流
ミラーに加えられ、最後に、ダイオード構成にて接続さ
れたトランジスターＴ２４に加えられ、その出力４に与
えられる。Ｉ（ｔ）は、Ｔ２１を適切な大きさにするこ
とにより（すなわち、δを適切に選択することによ
り）、温度の関数として（実質的には直線的に）変化す
るので、δＩｏ−Ｉ（ｔ）が実際には値Ｈ-1（γｔ）を
有するように動作させることが明らかに可能となる。図
２、図３に示された図が、ＣＭＯＳ集積回路の形式にて
容易に実現することができ、よって、補償されるべき装
置と共に同一のチップに挿入できることは、当業者なら
ば容易に分かるであろう。電流制御発振器で行った試験
により、本発明は、上記プロセスの代表的な変動範囲及
び０〜８０℃の温度範囲内に対して、出力周波数の発振
を±２０％の範囲内に維持することを可能にすることが
分かった。従って、従来装置に比べて性能の明らかな改
善が達成された。
【００２１】これまで記載してきたことは非制限的な例
として単に与えられていること、及び変更や修正が本発
明の範囲を逸脱することなく可能であることは、明らか
である。特に、電流制御がＣＭＯＳ集積回路では普通で
ある故に、たとえ明細書において電流制御装置を参照し
てきたとしても、すなわち、たとえ図２、図３が電流補
償信号を発生できる回路を示しているとしても、電流信
号から対応する電圧信号を引き出し得る要素を加えるこ
とにより、同じ回路が電圧制御装置を補償するのに使用
できる。一般に、均質な補償量との結合により制御量を
変更し得る全ての場合に対し、本発明を適用できる。チ
ューナブル装置の場合は明らかに、制御量の変動がチュ
ーニング条件を変えてはならない。
として単に与えられていること、及び変更や修正が本発
明の範囲を逸脱することなく可能であることは、明らか
である。特に、電流制御がＣＭＯＳ集積回路では普通で
ある故に、たとえ明細書において電流制御装置を参照し
てきたとしても、すなわち、たとえ図２、図３が電流補
償信号を発生できる回路を示しているとしても、電流信
号から対応する電圧信号を引き出し得る要素を加えるこ
とにより、同じ回路が電圧制御装置を補償するのに使用
できる。一般に、均質な補償量との結合により制御量を
変更し得る全ての場合に対し、本発明を適用できる。チ
ューナブル装置の場合は明らかに、制御量の変動がチュ
ーニング条件を変えてはならない。
【図１】本発明による装置のブロック図である。
【図２】補償装置を形成する要素ＣＰの回路図である。
【図３】補償装置を形成する要素ＣＴの回路図である。
【図４】図２の変形実施例を示す。
ＯＳ 発振器 ＣＰ プロセス変動の補償回路 ＣＴ 温度変動の補償回路 Ｓ１ 加算器 Ｓ２ 減算器 ＤＣ 補償装置 ＩＮ 集積回路 １ 入力 ２ 出力
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルコ・ブルチオ イタリー国 10059 グルーグリアスコ （トリノ）、ヴイア・モンタナロ 17 ／１ (56)参考文献 特開 平５−189072（ＪＰ，Ａ) 特開 平９−126808（ＪＰ，Ａ) 特開 平10−208476（ＪＰ，Ａ) 米国特許4645948（ＵＳ，Ａ) 米国特許5157285（ＵＳ，Ａ) 国際公開96／22632（ＷＯ，Ａ１) 欧州特許出願公開655669（ＥＰ，Ａ １) 欧州特許出願公開410123（ＥＰ，Ａ １) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 3/24 H01L 21/8238 H01L 27/092 H03B 5/04 H03F 1/30
Claims (13)
- 【請求項１】 Ｐ型トランジスターとＮ型トランジスタ
ーを含むＣＭＯＳ集積装置（ＯＳ）において出力量（ｆ
ｕ）の値の変動を補償するための回路（ＤＣ）であっ
て、 この出力量（ｆｕ）の値は、所与の伝達関数により制御
量（Ｉｃｉ）の値に依存し、かつ、所与の値の制御量
（Ｉｃｉ）に対し、前記トランジスターの製造プロセス
の特性の変動と動作温度の変化を原因として変動し得、
上記回路（ＤＣ）は、（１）第１補償信号を発生するた
めの手段（ＣＰ）であって、第１補償信号は、前記集積
装置（ＯＳ）内のＰ型及びＮ型トランジスターの製造プ
ロセスの質指標に依存し、これらの指標は、該装置の校
正段階で決められ、また、第１補償信号は、代表値から
の前記質指標の偏差を原因とする所望の値からの出力量
の値の偏差を、前記所与の伝達関数の逆伝達関数により
表す、上記手段（ＣＰ）、（２）第２補償信号を発生す
るための手段（ＣＴ）であって、第２補償信号は、代表
値からの動作温度の偏差を原因とする所望値からの出力
量の偏差を、前記逆伝達関数により表す、上記手段（Ｃ
Ｔ）、及び（３）前記補償信号を制御量に同時に加え
て、出力量の値を所望値に戻すように前記制御量を変化
させるための手段（Ｓ１，Ｓ２）を含むことを特徴とす
る上記回路（ＤＣ）。 - 【請求項２】 補償信号を発生して加えるための前記手
段（ＣＰ，ＣＴ，Ｓ１，Ｓ２）が、集積装置（ＯＳ）と
共に開ループ構造を形成し、ＣＭＯＳ集積回路の形式に
て実現されることを特徴とする請求項１記載の回路。 - 【請求項３】 補償信号を発生して加えるための前記手
段（ＣＰ，ＣＴ，Ｓ１，Ｓ２）が、補償される装置（Ｏ
Ｓ）をも含む集積回路（ＩＮ）の一部であることを特徴
とする請求項１又は２に記載の回路。 - 【請求項４】 第１補償信号を発生するための手段（Ｃ
Ｐ）が、前記校正段階で決められる比例係数α、βによ
り前記質指標の線形結合として表される出力量の偏差を
補償し、 第２補償信号を発生するための手段（ＣＴ）が、前記校
正段階で決められる別の比例係数γにより実際の動作温
度と代表温度の差に比例する出力量の偏差を補償する信
号を発生できることを特徴とする請求項１〜３のいずれ
か一項に記載の回路。 - 【請求項５】 前記集積装置（ＯＳ）は、出力量の値が
制御量に線形的に依存する入出力特性の領域にて動作す
る装置であり、前記補償信号を加えるための手段（Ｓ
１，Ｓ２）は、補償信号を入力量に代数的に加算するこ
とを特徴とする請求項１〜４のいずれか一項に記載の回
路。 - 【請求項６】 前記集積装置（ＯＳ）は、前記制御量を
操作することにより所望値の出力量に調整できる装置で
あり、第１及び第２補償信号を発生するための前記手段
（ＣＰ，ＣＴ）は、装置が調整された前記値に出力量を
維持するように補償信号を発生することを特徴とする請
求項１〜５のいずれか一項に記載の回路。 - 【請求項７】 第１及び第２補償信号を発生するための
前記手段（ＣＰ，ＣＴ）が、電流補償信号を発生するこ
とを特徴とする請求項１〜６のいずれか一項に記載の回
路。 - 【請求項８】 第１補償信号を発生するための手段（Ｃ
Ｐ）が、差動構成により接続された第１組のトランジス
ター（Ｔ１・・・Ｔ５）を含み、該差動構成は、２つの
分岐を有し、その各々は夫々の負荷トランジスター（Ｔ
１，Ｔ２）に直列に接続され製造プロセスに感応するト
ランジスター（Ｔ３，Ｔ４）を含み、また、前記差動構
成は、２つの分岐を流れる電流の差を表す出力電流を与
え、 プロセスに感応する前記トランジスター（Ｔ３，Ｔ４）
は、ダイオード構成にて接続され、相補的なチャネル・
ドーピングが施され、２つの分岐を流れる電流の前記差
が出力量の偏差を生じさせてその絶対値が質指標の前記
線形結合として与えられるようなジオメトリー特性を有
する、ことを特徴とする請求項１〜７のいずれか一項に
記載の回路。 - 【請求項９】 第１補償信号を発生するための手段（Ｃ
Ｐ）が、（１）２つの分岐を含む差動構成により接続さ
れた第２組のトランジスター（Ｔ１’・・・Ｔ５’）を
含む第１装置（ＣＰ’）であって、各分岐は、それぞれ
の負荷トランジスター（Ｔ１’，Ｔ２’）に直列に接続
され製造プロセスに感応するトランジスター（Ｔ３’，
Ｔ４’）を有し、前記第１装置は、２つの分岐を流れる
電流の差を表す出力電流（Ｉｕ’）を与え、プロセスに
感応するトランジスター（Ｔ３’，Ｔ４’）は、ダイオ
ード構成にて接続され、相補的なチャネル・ドーピング
が施され、集積装置（ＯＳ）の異なるサンプルにおける
質指標の差の変化に感応するように実質的に同じジオメ
トリー特性を有する、上記第１装置（ＣＰ’）、（２）
第２組のトランジスター（Ｔ１’・・・Ｔ５’）と同じ
方法にて接続された第３組のトランジスター（Ｔ１”・
・・Ｔ５”）を含む第２装置（ＣＰ”）であって、プロ
セスに感応する２つのトランジスター（Ｔ３”，Ｔ
４”）は、集積装置（ＯＳ）の異なるサンプルにおいて
より小さいトランジスターの質指標の変動に感応するよ
うに、大きく異なるサイズを有する、上記第２装置（Ｃ
Ｐ”）、及び（３）前記第２組及び第３組のトランジス
ター（Ｔ１’・・・Ｔ５’；Ｔ１”・・・Ｔ５”）の出
力電流（Ｉｕ’，Ｉｕ”）を線形結合するための手段
（Ｓ）であって、結果として得られる電流値が、質指標
の前記線形結合により与えられる絶対値を有する出力量
の偏差を生じさせる、前記手段（Ｓ）を含むことを特徴
とする請求項１〜７のいずれか一項に記載の回路。 - 【請求項１０】 前記第１及び第３組のトランジスター
において、Ｎ型プロセスに感応するトランジスターは、
Ｐ型プロセスに感応するトランジスターより小さいサイ
ズを有することを特徴とする請求項８又は９に記載の回
路。 - 【請求項１１】 第２補償信号を発生するための手段
（ＣＴ）は、温度が変わるのに伴って変わる電流の発生
器を含み、該発生器は、（１）前記変わる電流が対応す
る交差点を生じるような挙動を示すそれぞれの電流−電
圧特性を有する第１及び第２要素（Ｔ６，Ｔ７，Ｔ８）
であって、個別のトランジスター（Ｔ６）により、及び
個別のトランジスター（Ｔ６）と同じ型のドーピングが
施され直列接続された第１対のトランジスター（Ｔ７，
Ｔ８）によりそれぞれ形成された前記第１及び第２要素
（Ｔ６，Ｔ７，Ｔ８）、（２）温度により変化し得る同
一電流を前記２つの要素（Ｔ６，Ｔ７，Ｔ８）に注入す
る第１電流ミラー（Ｔ９，Ｔ１０，Ｔ１１）、（３）前
記第１及び第２要素（Ｔ６，Ｔ７，Ｔ８）の両端間に存
在する電圧をその入力にて受け取り、制御信号を前記電
流ミラー（Ｔ９，Ｔ１０，Ｔ１１）に与える差動増幅器
（Ｔ１２・・・Ｔ２０）であって、該制御信号は、増幅
器の２つの分岐を流れる電流の差により表され、発生器
を前記動作点に維持する、前記差動増幅器（Ｔ１２・・
・Ｔ２０）、及び（４）参照電圧源に接続され、前記第
３の比例係数に前記逆伝達関数により関係付けられた値
を有する固定電流を与える追加トランジスター（Ｔ２
１）であって、該追加トランジスター（Ｔ２１）と前記
ミラーの出力トランジスター（Ｔ１１）は、同じ電極を
共有し、該電極がそれら夫々の電流に対する減算節（Ｎ
２）を構成する、上記追加トランジスター（Ｔ２１）、
を含むことを特徴とする請求項１〜１０のいずれか一項
に記載の回路。 - 【請求項１２】 前記個別のトランジスター（Ｔ６）と
前記対のトランジスター（Ｔ７，Ｔ８）がＰ型トランジ
スターであることを特徴とする請求項１１記載の回路。 - 【請求項１３】 第１及び第２補償信号を発生するため
の手段（ＣＰ，ＣＴ）の出力電流から夫々の電圧を得る
ための手段を含み、電圧制御装置の補償を行うことを特
徴とする請求項８〜１２のいずれか一項に記載の回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT1998TO001018A IT1303209B1 (it) | 1998-12-03 | 1998-12-03 | Dispositivo per la compensazione delle variazioni dei parametridi processo ed operativi in circuiti integrati in tecnologia cmos |
| IT98A001018 | 1998-12-03 | ||
| US09/452,643 US6218886B1 (en) | 1998-12-03 | 1999-12-01 | Device for compensating process and operating parameter variations in CMOS integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000187517A JP2000187517A (ja) | 2000-07-04 |
| JP3354538B2 true JP3354538B2 (ja) | 2002-12-09 |
Family
ID=26332398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34181199A Expired - Fee Related JP3354538B2 (ja) | 1998-12-03 | 1999-12-01 | Ｃｍｏｓ集積回路におけるプロセス及び動作パラメータの変動を補償するための装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6218886B1 (ja) |
| EP (1) | EP1006579A1 (ja) |
| JP (1) | JP3354538B2 (ja) |
| IT (1) | IT1303209B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2369259B (en) * | 2000-11-21 | 2005-07-13 | C Mac Quartz Crystals Ltd | A method and apparatus for generating an input signal for a tunable circuit |
| US7446592B2 (en) * | 2005-07-22 | 2008-11-04 | Freescale Semiconductor, Inc. | PVT variation detection and compensation circuit |
| US7388419B2 (en) * | 2005-07-22 | 2008-06-17 | Freescale Semiconductor, Inc | PVT variation detection and compensation circuit |
| US7495465B2 (en) | 2005-07-22 | 2009-02-24 | Freescale Semiconductor, Inc. | PVT variation detection and compensation circuit |
| US8106705B2 (en) * | 2006-05-05 | 2012-01-31 | Synopsys, Inc. | Control circuit for PVT conditions of a module |
| US8392009B2 (en) * | 2009-03-31 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Advanced process control with novel sampling policy |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3970875A (en) * | 1974-11-21 | 1976-07-20 | International Business Machines Corporation | LSI chip compensator for process parameter variations |
| US4645948A (en) * | 1984-10-01 | 1987-02-24 | At&T Bell Laboratories | Field effect transistor current source |
| US4975599A (en) * | 1989-07-26 | 1990-12-04 | International Business Machines Corporation | Method and resulting devices for compensating for process variables in a CMOS device driver circuit |
| US5157285A (en) * | 1991-08-30 | 1992-10-20 | Allen Michael J | Low noise, temperature-compensated, and process-compensated current and voltage control circuits |
| US5303191A (en) * | 1992-01-23 | 1994-04-12 | Motorola, Inc. | Memory with compensation for voltage, temperature, and processing variations |
| EP0655669B1 (en) * | 1993-11-30 | 2000-05-10 | STMicroelectronics S.r.l. | Stable reference voltage generator circuit |
| US5477176A (en) * | 1994-06-02 | 1995-12-19 | Motorola Inc. | Power-on reset circuit for preventing multiple word line selections during power-up of an integrated circuit memory |
| US5760657A (en) * | 1996-09-30 | 1998-06-02 | Intel Corporation | Method and apparatus employing a process dependent impedance that compensates for manufacturing variations in a voltage controlled oscillator |
| US5994945A (en) * | 1998-03-16 | 1999-11-30 | Integrated Device Technology, Inc. | Circuit for compensating for variations in both temperature and supply voltage |
-
1998
- 1998-12-03 IT IT1998TO001018A patent/IT1303209B1/it active IP Right Grant
-
1999
- 1999-12-01 US US09/452,643 patent/US6218886B1/en not_active Expired - Fee Related
- 1999-12-01 JP JP34181199A patent/JP3354538B2/ja not_active Expired - Fee Related
- 1999-12-02 EP EP99124159A patent/EP1006579A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP1006579A1 (en) | 2000-06-07 |
| US6218886B1 (en) | 2001-04-17 |
| ITTO981018A1 (it) | 2000-06-03 |
| JP2000187517A (ja) | 2000-07-04 |
| ITTO981018A0 (it) | 1998-12-03 |
| IT1303209B1 (it) | 2000-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8665005B2 (en) | Process and temperature insensitive inverter | |
| US5982227A (en) | CMOS current source circuit | |
| US5847616A (en) | Embedded voltage controlled oscillator with minimum sensitivity to process and supply | |
| JP4722502B2 (ja) | バンドギャップ回路 | |
| US8013588B2 (en) | Reference voltage circuit | |
| US7495507B2 (en) | Circuits for generating reference current and bias voltages, and bias circuit using the same | |
| US7746168B2 (en) | Bias circuit | |
| JP3519361B2 (ja) | バンドギャップレファレンス回路 | |
| CN110100219B (zh) | 稳压器以及电源 | |
| CN108351662B (zh) | 具有曲率补偿的带隙参考电路 | |
| US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
| US20090160557A1 (en) | Self-biased cascode current mirror | |
| US7295068B2 (en) | Increasing the linearity of a transconductance cell | |
| JPH10116129A (ja) | 基準電圧発生回路 | |
| US7038431B2 (en) | Zero tracking for low drop output regulators | |
| JP3779445B2 (ja) | 電圧制御発振回路 | |
| JP3354538B2 (ja) | Ｃｍｏｓ集積回路におけるプロセス及び動作パラメータの変動を補償するための装置 | |
| JPH06326528A (ja) | 差動増幅器およびそれを備えたバンドギャップ電圧発生器 | |
| US9740232B2 (en) | Current mirror with tunable mirror ratio | |
| US8089326B2 (en) | PVT-independent current-controlled oscillator | |
| US20110267133A1 (en) | Current generating circuit | |
| KR100441248B1 (ko) | 저항 변화에 둔감한 전류 발생 회로 | |
| CA2284956C (en) | Cmos circuit for generating a current reference | |
| CA2291540C (en) | Device for compensating process and operating parameter variations in cmos integrated circuits | |
| JPH10112614A (ja) | バイアス電流供給方法およびその回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |