ITTO981018A1 - Dispositivo per la compensazione delle variazioni dei parametri di processo ed operativi in circuiti integrati in tecnologia cmos - Google Patents

Dispositivo per la compensazione delle variazioni dei parametri di processo ed operativi in circuiti integrati in tecnologia cmos Download PDF

Info

Publication number
ITTO981018A1
ITTO981018A1 IT001018A ITTO981018A ITTO981018A1 IT TO981018 A1 ITTO981018 A1 IT TO981018A1 IT 001018 A IT001018 A IT 001018A IT TO981018 A ITTO981018 A IT TO981018A IT TO981018 A1 ITTO981018 A1 IT TO981018A1
Authority
IT
Italy
Prior art keywords
transistors
value
compensation
current
output
Prior art date
Application number
IT001018A
Other languages
English (en)
Inventor
Emanuele Balistreri
Marco Burzio
Original Assignee
Cselt Centro Studi Lab Telecom
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cselt Centro Studi Lab Telecom filed Critical Cselt Centro Studi Lab Telecom
Priority to IT1998TO001018A priority Critical patent/IT1303209B1/it
Publication of ITTO981018A0 publication Critical patent/ITTO981018A0/it
Priority to US09/452,643 priority patent/US6218886B1/en
Priority to JP34181199A priority patent/JP3354538B2/ja
Priority to EP99124159A priority patent/EP1006579A1/en
Priority to CA 2291540 priority patent/CA2291540C/en
Publication of ITTO981018A1 publication Critical patent/ITTO981018A1/it
Application granted granted Critical
Publication of IT1303209B1 publication Critical patent/IT1303209B1/it

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Amplifiers (AREA)

Description

La presente invenzione si riferisce ai circuiti integrati analogici in tecnologia CMOS, e più in particolare riguarda un dispositivo per la compensazione delle variazioni dei parametri di processo ed operativi in tali circuiti.
Un circuito integrato in tecnologia CMOS è realizzato facendo uso principalmente di transistor a canale P e transistor a canale N. Le caratteristiche e le prestazioni dei singoli transistor sono legate sia alle caratteristiche dei processi tecnologici che hanno condotto alla loro creazione sul circuito integrato sia alle condizioni operative. Esse possono quindi variare sia passando da un esemplare all'altro del circuito, sia durante l'uso di uno stesso esemplare. In più i processi di realizzazione dei due tipi di transistor MOS differiscono tra loro rendendo parzialmente scorrelati e quantitativamente disomogenei i rispettivi campi di variabilità. Tutto ciò si traduce in una fluttuazione intorno a un valor medio del valore della grandezza di uscita del circuito integrato in cui i transistor sono incorporati. Questo valor medio può rappresentare in pratica un valore più probabile (o il valore nominale), corrispondente a condizioni di processo ed operative che si sogliono chiamare "condizioni tipiche".
Fissando l'attenzione per chiarezza di descrizione su un dispositivo integrato la cui grandezza di uscita è sintonizzabile agendo sul valore di un'opportuna grandezza di controllo, quale ad esempio un oscillatore controllato in corrente, le variazioni delle caratteristiche dei transistor si manifestano in una variazione della grandezza di uscita (grandezza controllata) a parità di valore della grandezza di controllo. L'entità delle fluttuazioni può tipicamente arrivare fino a ± 50% per quanto riguarda l'influenza del processo e a ± 30 - 40% per quanto riguarda l'influenza delle condizioni operative. Queste fluttuazioni sono additive, per cui nel caso peggiore si arriva a uno scostamento dell'80-90% rispetto al valore nominale, ciò che è evidentemente causa di seri problemi. E' chiaro quindi l'interesse dei costruttori e degli utilizzatori di circuiti integrati di questo tipo ad avere circuiti che forniscano (almeno con buona approssimazione) un valore desiderato della grandezza di uscita qualunque siano i risultati del processo e le condizioni operative.
E' ben noto che la compensazione delle fluttuazioni della grandezza di uscita di un dispositivo può essere ottenuta con l'impiego di anelli di reazione che agiscono su una grandezza di controllo. Questa soluzione non è applicabile alla compensazione le fluttuazioni della grandezza di uscita di un dispositivo integrato, soprattutto se questo è un dispositivo sintonizzabile. Infatti, da un lato si desidera realizzare anche l’anello di reazione sotto forma di circuito integrato, e quindi i mezzi di compensazione sarebbero affetti dagli stessi problemi di fluttuazioni delle prestazioni del dispositivo da sottoporre a compensazione. D'altro lato, l'anello di reazione dovrebbe essere capace di distinguere le variazioni della grandezza di uscita effettivamente dovute al processo o alle condizioni operative da quelle dovute a un cambiamento di sintonia, evitando di intervenire in questo secondo caso.
Secondo l'invenzione, si fornisce un circuito di compensazione che è realizzabile anch'esso sotto forma di circuito integrato, di preferenza congiuntamente al dispositivo da sottoporre a compensazione. In particolare, l'invenzione si applica a dispositivi integrati sintonizzabili in cui il valore di una grandezza di uscita è determinato dal valore di una grandezza di controllò, e compensa le fluttuazioni della grandezza di uscita agendo ad anello aperto sulla grandezza di controllo, portandola a un valore tale che, dato lo specifico esemplare di circuito integrato e le particolari condizioni operative, la caratteristica ingresso-uscita rimanga quella corrispondente a condizioni di processo e operative tipiche per il particolare valore di sintonia desiderato.
Il circuito comprende:
- mezzi per generare un primo segnale di compensazione che dipende da indici di qualità del processo di realizzazione dei transistor P e dei transistor N del dispositivo da sottoporre a compensazione, determinati in una fase di calibrazione del dispositivo, ed è rappresentativo, secondo una funzione di trasferimento inversa della funzione di trasferimento del dispositivo, di uno scostamento della grandezza controllata dal valore desiderato provocato dallo scostamento di detti indici di qualità da un valore tipico;
- mezzi per generare un secondo segnale di compensazione rappresentativo, secondo detta funzione di trasferimento inversa, di uno scostamento della grandezza controllata dal valore desiderato provocato dallo scostamento della temperatura di lavoro da un valore tipico; e
- mezzi per applicare simultaneamente alla grandezza di controllo detti segnali di compensazione, in modo tale da generare in detta grandezza di controllo variazioni tali da riportare il valore della grandezza di uscita al valore desiderato, detti mezzi di generazione e applicazione dei segnali di compensazione costituendo con il dispositivo da sottoporre a compensazione una struttura ad anello aperto ed essendo anch'essi realizzati sotto forma di circuito integrato in tecnologia CMOS.
Non sono noti circuiti o procedimenti che agiscano in questo modo su circuiti integrati. L'articolo "Low-Jitter Process-lndependent DLL and PLL Based on Self-Biased Techniques" di J. G. Maneatis, IEEE Journal of Solid State Circuits, Voi. 31, N. 11, Novembre 1996, pagg. 1723 e segg., propone di ottenere l'indipendenza delle prestazioni di dispositivi integrati ad anello dai parametri di processo e dalle condizioni ambientali eliminando la polarizzazione dall'esterno e ricorrendo a un'autopolarizzazione, grazie alla quale il dispositivo sceglie i livelli di polarizzazione che gli garantiscono le migliori prestazioni. In pratica, si agisce su specchi di corrente in modo da variare la corrente che circola nel dispositivo.
A maggior chiarimento si fa riferimento ai disegni allegati, in cui;
- la fig. 1 è uno schema a blocchi del dispositivo secondo l'invenzione,
- le figure 2 e 3 sono schemi circuitali degli elementi che compongono il dispositivo di compensazione.
Prima di descrivere in dettaglio gli schemi realizzativi, si esporranno le considerazioni teoriche che stanno alla base dell'invenzione.
In uno studio lineare, il funzionamento di un transistor MOS (a canale N o canale P) può essere rappresentato dalla relazione:
dove id è la corrente di drain, vgs è la tensione gate-source, vi è la tensione di soglia e k è un coefficiente di proporzionalità che dipende dalla mobilità degli elettroni o delle lacune e dalla larghezza W e dalla lunghezza L del transistor, secondo la relazione
(2)
dove il simbolo oc indica "all'incirca proporzionale".
I parametri che compaiono nelle relazioni date sopra sono legati alle condizioni operative ed alle caratteristiche dei processi tecnologici. Con riferimento al grafico della transconduttanza, che non è il caso di riportare in questa sede in quanto ben noto, le variazioni dei parametri si traducono in una traslazione orizzontale della curva dovuta alla variazione della tensione di soglia o nella variazione della sua pendenza derivante da variazioni di guadagno. Se si considera un intorno del punto di lavoro del transistor, la curva rappresentativa della transconduttanza può essere<* >considerata approssimativamente lineare, e si può allora esprimere il valore della corrente di drain Id in funzione della tensione Vgs mediante la relazione
(3) dove nella grandezza gm, che può essere denominata guadagno lineare del transistor, confluiscono tutte le informazioni relative alla tensione di soglia come pure quelle relative alle caratteristiche fisiche e geometriche del canale. Le prestazioni dei transistor restano quindi espresse da un solo parametro le cui variazioni indicano la dispersione delle relative caratteristiche. Appare quindi evidente come possa individuarsi in gm un indice della qualità del processo tecnologico e delle condizioni di funzionamento del dispositivo. In particolare sarà possibile scrìvere gm come somma di un termine costante gmo dipendente dalle condizioni di polarizzazione e un termine variabile gmv relativo alla dispersione. Nella pratica, sebbene i termini gmv siano nominalmente diversi per i diversi transistor in un dato esemplare del circuito, le variazioni di processo e di condizioni operative tra transistor differenti all'interno di uno stesso esemplare del circuito integrato possono essere considerate trascurabili rispetto alle variazioni delle caratteristiche medie tra esemplari differenti. Appare allora plausibile definire un indice di qualità di processo che esprima in somma le caratteristiche medie dei transistor dello stesso tipo su un particolare esemplare. Verosimilmente questi indici di qualità avranno distribuzione gaussiana permettendo al progettista di far riferimento ad una realizzazione tipica (con i valori medi degli indici di qualità) e di considerarne poi le deviazioni in funzione della probabilità di presentazione.
Nel caso di un dispositivo integrato sintonizzabile, quale p. es. un oscillatore controllato in corrente, la dispersione delle caratteristiche dei transistor si traduce in una dispersione del valore della grandezza controllata Gu a parità di valore della grandezza di controllo Gi.
La dispersione della grandezza controllata Gu può essere posta in relazione ai parametri variabili del dispositivo ed in particolare è possibile esplicitarne la dipendenza da indici di qualità dei processi θπ e θρ, rispettivamente per i transistor N e i transistor P, e dalla temperatura T. Si può quindi scrivere
(4) Gli indici Θ possono coincidere con gmv o con gm a seconda che si considerino indici a media nulla (cioè con valore 0 nelle condizioni tipiche) o no.
La specifica funzione f ovviamente dipenderà dal tipo di dispositivo considerato e in generale non sarà esprimibile analiticamente, anche se si può intuire che sarà una funzione monotona. Per quanto riguarda la dipendenza dagli indici di qualità θη e θρ, tenuto anche conto delle loro piccole varianze, ci si può limitare a considerare la porzione di curva rappresentativa in un intorno dei valori medi, porzione che per semplicità, ma senza tema di perdita di generalità, può essere considerata approssimativamente lineare. Per quanto riguarda la dipendenza della temperatura, il comportamento della grandezza di uscita può essere considerato lineare (almeno in un intervallo 0°C - 80°C che è un intervallo di temperature abbastanza tipico nel funzionamento dei circuiti integrati). La (4) può allora essere scritta
(5) dove t indica la differenza tra la temperatura di lavoro T e una temperatura tipica TO, normalmente 27°C, e GuO è il valore della grandezza controllata corrispondente alle condizioni tipiche (supponendo per semplicità che θη e θρ siano a media nulla). I tre coefficienti α, β, γ sono quindi rappresentativi degli scostamenti della grandezza di uscita dal valore tipico per effetto delle variazioni del rispettivo parametro.
L'invenzione si basa sulla considerazione che, se le variazioni dei parametri di processo ed operativi provocano una fluttuazione della grandezza controllata, il loro effetto è equivalente a una variazione della grandezza di controllo: si può allora pensare di modulare la grandezza di controllo Gi in modo tale da ottenere il valore di uscita GuO o un valore che si scosti da GuO entro limiti prefissati e comunque molto stretti.
Il procedimento seguito per ottenere la compensazione può essere il seguente. Come prima operazione occorre determinare i diversi parametri che compaiono nella (5), ciò che può essere fatto determinando il valore di Gu in condizioni di temperatura e di processo diverse. Ponendosi in condizioni tipiche di processo e temperatura, si determinerà il valore GuO. Variando solo la temperatura, si determina il valore γ. Mantenendo la temperatura al valore TO e facendo variare gli indici di qualità del processo θη, θρ si può determinare αθη + βθρ da cui, noti θη e θρ, si ricaveranno a e β. Si ricorda a questo proposito che, come ben noto al tecnico, da un circuito integrato si possono ottenere grandezze facilmente misurabili che variano in modo noto con la qualità del processo, e quindi permettono di determinare θη e θρ.
Noti i diversi parametri e i rispettivi coefficienti e indicando con H la funzione di trasferimento del dispositivo - ponendo cioè Gu = H(Gi) - il circuito di compensazione dovrà fornire un segnale di compensazione Η<'>^αθπ βθρ +yt), dove H<'1 >è l'inverso della funzione H.
Questa correzione corrisponde in pratica a mantenere costante la caratteristica di ingresso-uscita del dispositivo, per un dato valore di sintonia desiderato.
La determinazione dei vari parametri può essere fatta vantaggiosamente mediante simulazione nella fase di progetto del dispositivo integrato da sottoporre a compensazione e del circuito di controllo: è infatti ben noto che i dispositivi integrati vengono progettati mediante · tecniche automatiche che, utilizzando modelli matematici degli elementi costitutivi impiegati (transistor), consentono sia di predire il comportamento del dispositivo nelle varie condizioni di funzionamento, sia di valutare le variazioni di prestazioni al variare degli esemplari che verranno realizzati, utilizzando le statistiche sulle caratteristiche degli elementi costitutivi che il costruttore fornisce.
In alternativa, se il dispositivo da sottoporre a compensazione è realizzato separatamente dai mezzi di compensazione, si può eseguire la misura effettiva dei parametri di interesse, ovviamente se il dispositivo stesso è disponibile in un numero di esemplari sufficiente per garantire informazioni significative sull'andamento della qualità del processo.
Lo schema di un dispositivo secondo l’invenzione può essere quello di fig. 1, che si riferisce a titolo di esempio al caso in cui il dispositivo da sottoporre a compensazione sia un dispositivo controllato in corrente, per esempio un oscillatore, indicato in figura con OS. In questo caso la grandezza di controllo Gi e la grandezza controllata Gu saranno rispettivamente una corrente, indicata in figura con lei e presente su un ingresso 1, e una frequenza di oscillazione, indicata con fu, che viene presentata su un'uscita 2. All'oscillatore OS sono associati un primo circuito di compensazione CP destinato a compensare le fluttuazioni dei parametri di processo e un secondo circuito di compensazione CT destinato a compensare le variazioni di temperatura. Si sono indicati due circuiti di compensazione separati perché, come si vedrà meglio in seguito, effettivamente i termini che nella relazione (5) rappresentano la compensazione degli effetti del processo (αθπ + βθρ) e quello che rappresenta la compensazione della temperatura (yt) sono determinati con circuiti separati e aventi struttura diversa. Le uscite 3, 4 dei due circuiti CP, CT sono portate a un sommatore S1, la cui uscita è poi collegata all'ingresso negativo di un sottrattore S2, che riceve al suo ingresso positivo la corrente di controllo.
Si noti che questa disposizione corrisponde a una linearizzazione del comportamento dell'insieme del dispositivo OS da sottoporre a compensazione e del dispositivo di compensazione DC.
L'insieme dei circuiti CP, CT, S1, S2, che costituisce il dispositivo di compensazione DC, fa vantaggiosamente parte di uno stesso circuito integrato IN che comprende anche l'oscillatore OS. Con Vp è indicata la tensione di polarizzazione comune alle varie parti del circuito IN.
Come elemento CP di compensazione delle fluttuazioni di processo, sensibile quindi ai parametri θη, θρ, si è adottato un elemento a struttura differenziale, in cui la ripartizione nei due rami della corrente complessiva dipende dal rapporto dei guadagni dì due transistor, uno N e l'altro P. Con l'adozione di una struttura differenziale è possibile in particolare scomporre i coefficienti α, β in due termini, separando una parte differenziale ad e rispettivamente Pd, che determina la sensibilità relativa di un indice rispetto all'altro, ed un termine di modo comune ac e rispettivamente β0 che influenza in modo assoluto l'entità della variazione. La componente differenziale di sensibilità agli indici di qualità θη, θρ è determinata dallo sbilanciamento nelle caratteristiche geometriche dei transistor mentre le componenti di modo comune che quantificano la sensibilità del singolo transistore al relativo parametro di qualità sono individuate dai valori assoluti delle caratteristiche geometriche costitutive.
Più in particolare, come si vede in Fig. 2, il blocco CP consiste in un gruppo di transistor T1 - T5 collegati tra loro in una configurazione circuitale che è analoga a quella prevista per la realizzazione di un amplificatore differenziale, come è chiaro per il tecnico. Come in un amplificatore differenziale, i transistor T1, T2 costituiscono il carico e il transistor T5 è il transistor di polarizzazione, che riceve al suo gate la tensione di polarizzazione Vp A differenza di quanto previsto in un amplificatore differenziale vero e proprio, i transistor T3, T4 non hanno alcun compito di amplificazione di un segnale esterno e hanno esclusivamente funzioni di sensori di processo. Pertanto, essi sono connessi a diodo e, affinché il circuito sia sensibile ai due tipi di processo, hanno drogaggio complementare del canale (in particolare T3 è di tipo P e T4 di tipo N).
Il funzionamento dell'elemento descritto è immediatamente deducibile da un'analisi della sua struttura. Infatti, dette Ip la corrente di polarizzazione (corrente di drain di T5) e Idi, Id2 le correnti che scorrono nei due rami del circuito, in condizione di equilibrio (Vgs di T3, T4 uguali) dovrà essere Ip = Idi Id2. A questa condizione corrisponderà un certo valore della corrente di uscita lu prelevata p. es: dal transistor T2, corrente che è data da lu = Idi - Id2. Al variare della qualità del processo la corrente che, a parità di valore di Vgs rispetto alla condizione di equilibrio, scorre in uno dei transistor T3, T4 varia (in particolare aumenterà se il processo ha dato origine a un transistor più veloce e diminuirà in caso contrario) e quindi la corrente di uscita lu presenterà un'escursione corrispondente. Sarà allora sufficiente determinare, in fase di progetto dell'elemento differenziale le dimensioni dei transistor T3, T4 in modo tale che la corrente di uscita lu sia effettivamente quella che darebbe orìgine a una variazione αθη + βθρ della frequenza di oscillazione (cioè lu = Η<'1>(αθη + βθρ)), ottenendosi così il fattore correttivo richiesto.
Si noti che il funzionamento descrìtto presuppone una corrente Ip altamente stabile, che può essere generata esternamente al circuito.
E' anche possibile pensare a un elemento di compensazione CP di tipo per così dire universale, con due elementi tipo quello di fig. 2 uno dei quali utilizzerà transistor T3, T4 con dimensioni sostanzialmente uguali, mentre l'altro avrà transistor T3, T4 con dimensioni fortemente sbilanciate. Il primo fornirà una corrente che si sposta nell'uno o nell'altro senso al migliorare o al peggiorare della qualità complessiva dei processi e rappresenterà un elemento sensibile alle variazioni di modo comune; l'altro sarà invece particolarmente sensibile alle variazioni di qualità del processo di fabbricazione del transistor più piccolo (p. es. il transistor T34 di tipo N, perché, come noto, nel caso di transistor connessi a diodo, i transistor N risentono maggiormente di variazioni del processo dì fabbricazione e diminuendone le dimensioni il loro guadagno è maggiore). Il segnale di compensazione sarà ottenuto come combinazione lineare dei segnali di uscita dei due elementi.
L'elemento sensibile alla temperatura è sostanzialmente un generatore di un riferimento in corrente in cui, come tipico per tali generatori, si uguaglia la caduta di tensione ai capi di una coppia di sensori aventi caratteristiche corrente-tensione tali da presentare un punto di incrocio stabile (punto di equilibrio) e in cui si tende a mantenere il punto di lavoro del generatore nel punto di equilibrio tramite un circuito di reazione. La struttura adottata fornisce una corrente che è praticamente indipendente dal processo e dall'alimentazione ed è invece fortemente sensibile alla temperatura.
Con riferimento alla fig. 3, il transistor T6 connesso a diodo (in particolare un transistor di tipo P), costituisce il primo sensore, mentre la coppia di transistori T7, T8, dello stesso tipo di T6 e collegati in serie fra loro, costituisce il secondo sensore. Il transistor T6 ha caratteristiche di transconduttanza (o guadagno) assai diverse da quelle dei transistori?, T8, in modo tale che esista e sia effettivamente raggiungibile un punto di equilibrio del circuito diverso dal punto (0,0) delle caratteristiche correntetensione. In particolare, il transistor T6 ha transconduttanza molto bassa, mentre i transistor T7, T8 hanno transconduttanza molto alta. Il transistor T6 e la coppia di transistor T7, T8 sono realizzati nel circuito integrato molto vicini fra loro. Essendo i transistor dello stesso tipo questo garantisce una buona indipendenza delle caratteristiche dal processo tecnologico: è infatti intuibile che qualsiasi fluttuazione nei risultati del processo tecnologico influirà in egual misura sui due sensori. Inoltre, per migliorare questa indipendenza, si è scelto di realizzare i sensori mediante transistor di tipo P perché questi, quando connessi a diodo come nello schema, presentano una variazione più omogenea delle caratteristiche al variare del processo, rendendo quindi il dispositivo meno sensibile al processo.
I transistor T9, T10, anch'essi di tipo P, costituiscono un primo specchio di corrente destinato a iniettare nei due sensori una stessa corrente l(t), che è quella corrispondente al punto di equilibrio suddetto. La corrente l(t) è anche specchiata da un ulteriore transistor di tipo P T11.
L'insieme dei transistor T12 - T16 realizza un amplificatore differenziale, che costituisce il circuito di reazione ed è destinato a generare un segnale in tensione da fornire ai transistor T9 - T11 per mantenere il circuito nel punto di equilibrio al variare della tensione di alimentazione. Questo segnale in tensione è rappresentativo dalla differenza tra le correnti che circolano nei transistor T12, T13, ottenuta tramite i transistor T17 - T20. Al gate dei transistor T14, T15 è applicata la tensione presente ai capi dei due sensori. Il segnale di reazione viene prelevato dal nodo N1 a cui sono collegati gli elettrodi di drain dei transistor T18 e T20. I transistor dell'amplificatore differenziale sono scelti in modo da fornire un guadagno tale da stabilizzare il punto di lavoro con precisione elevata, p. es. dell'ordine del millivolt.
Il transistor T21 di tipo N è pilotato dalla tensione di polarizzazione costante e quindi fornisce una corrente costante 6lo. Gli elettrodi di drain di T21 e T11 sono collegati insieme e formano un nodo di sottrazione N2 ai cui capi è quindi presente la corrente δΐο - l(t). Questa viene poi applicata un ulteriore specchio di corrente, costituito dai transistor T22, T23, sempre di tipo P e infine applicata a un transistor T24, collegato a diodo, che la presenta sull'uscita 4.
E’ evidente che, dato che l(t) varia con la temperatura (in modo sostanzialmente lineare), con un opportuno dimensionamento di T21 (e quindi con un'opportuna scelta di δ) si potrà fare in modo che δΐο - l(t) abbia effettivamente il valore H<'1>(yt).
E' chiaro per il tecnico come gli schemi illustrati nelle figure 2, 3 si prestino facilmente alla realizzazione sotto forma di circuito integrato in tecnologia CMOS e quindi possano essere inseriti in uno stesso circuito con il dispositivo da sottoporre a compensazione.
Prove effettuate su oscillatori controllati in corrente hanno mostrato che con l’invenzione si possono contenere le oscillazioni della frequenza di uscita in un intervallo del 20%, per le gamme tipiche di variabilità dei processi dette sopra e all'interno di un intervallo di temperatura da 0 a 80°. Si ha quindi un netto miglioramento di prestazioni rispetto ai dispositivi convenzionali.
E evidente che quanto descritto è dato unicamente a titolo di esempio non limitativo e che varianti e modifiche sono possibili senza uscire dal campo di protezione dell'Invenzione. In particolare, anche se nella descrizione si è fatto riferimento a un dispositivo controllato in corrente, come è usuale nei circuiti integrati in tecnologia CMOS, e quindi nelle figure 2 e 3 si sono descritti circuiti atti a generare segnali di compensazione in corrente, gli stessi circuiti possono essere impiegati per effettuare la compensazione un dispositivo controllato in tensione, con l'ovvia aggiunta di un elemento atto a ricavare dal segnale in corrente il corrispondente segnale in tensione. In generale, si può dire che l'invenzione è applicabile in tutti i casi in cui una grandezza di controllo può essere modificata dalla combinazione con una grandezza di compensazione omologa. Ovviamente, nel caso di un dispositivo sintonizzabile, la variazione della grandezza di controllo non deve variare le condizioni di sintonia.

Claims (12)

  1. Rivendicazioni 1. Circuito per la compensazione delle fluttuazioni del valore di una grandezza di uscita (fu) in un dispositivo integrato (OS) in tecnologia CMOS comprendente transistor a canale P e transistor a canale N, in cui il valore di detta grandezza di uscita (fu) dipende dal valore di una grandezza di controllo (lei) secondo una data funzione di trasferimento e può presentare, a parità di valore della grandezza di controllo (lei), fluttuazioni dovute a fluttuazioni delle caratteristiche del processo di realizzazione di detti transistor e a variazioni della temperatura di lavoro, il circuito essendo caratterizzato dal fatto di comprendere: - mezzi (CP) per generare un primo segnale di compensazione che dipende da indici di qualità del processo di realizzazione dei transistor P e dei transistor N di detto dispositivo integrato (OS), determinati in una fase di calibrazione del dispositivo, ed è rappresentativo, secondo una funzione dì trasferimento inversa di detta funzione di trasferimento data, di uno scostamento della grandezza di uscita dal valore desiderato per effetto dello scostamento di detti indici di qualità da un valore tipico; - mezzi (CT) per generare un secondo segnale di compensazione rappresentativo, secondo detta funzione di trasferimento inversa, di uno scostamento della grandezza di uscita dal valore desiderato per effetto dello scostamento della temperatura di lavoro da un valore tipico; e - mezzi (S1, S2) per applicare simultaneamente alla grandezza di controllo detti segnali di compensazione, in modo da generare in detta grandezza di controllo variazioni tali da riportare il valore della grandezza di uscita al valore desiderato, deti mezzi (CP, CT, S1, S2) di generazione e applicazione dei segnali di compensazione costituendo con il dispositivo integrato (OS) una struttura ad anello aperto ed essendo anch'èssi realizzati sotto forma di circuito integrato in tecnologia CMOS.
  2. 2. Circuito secondo la riv. 1, caratterizzato dal fatto che detti mezzi (CP, CT, S1, S2) di generazione e applicazione dei segnali di compensazione sono parte di uno stesso circuito integrato (IN) che comprende anche il dispositivo (OS) da sottoporre a compensazione.
  3. 3. Circuito secondo la riv. 1 o 2, caratterizzato dal fatto che i mezzi (CP) di generazione del primo segnale di compensazione sono atti a compensare uno scostamento della grandezza di uscita che è rappresentato da una combinazione lineare di detti indici di qualità secondo fattori di proporzionalità α, β determinati in detta fase di calibrazione, e i mezzi (CT) di generazione del secondo segnale di compensazione sono atti a generare un segnale che è atto a compensare uno scostamento della grandezza di uscita che è proporzionale alla differenza tra una temperatura di lavoro effettiva e una temperatura tipica secondo un ulteriore fattore di proporzionalità y, determinato anch'esso in detta fase di calibrazione.
  4. 4- Circuito secondo una qualsiasi delle rivendicazioni 1-3, caratterizzato dal fatto che detto dispositivo integrato (OS) è un dispositivo operante in una regione della caratteristica ingresso-uscita in cui il valore della grandezza di uscita dipende linearmente dal valore della grandezza di controllo e i mezzi (S1, S2) di applicazione di detti segnali di compensazione sono atti a sommare algebricamente i segnali di compensazione alla grandezza di ingresso.
  5. 5. Circuito secondo una qualsiasi delle rivendicazioni 1-4, caratterizzato dal fatto che detto dispositivo integrato (OS) è un dispositivo che può essere sintonizzato su un valore desiderato della grandezza di uscita agendo su detta grandezza di controllo, e detti mezzi (CP, CT) di generazione del primo e secondo segnale di compensazione sono atti a generare segnali di compensazione tali da mantenere la grandezza di uscita a detto valore su cui il dispositivo è sintonizzato.
  6. 6. Circuito secondo una qualsiasi delle rivendicazioni 1-5, caratterizzato dal fatto che detti mezzi (CP, CT) di generazione del primo e secondo segnale di compensazione sono atti a generare segnali di compensazione in corrente.
  7. 7. Circuito secondo una qualsiasi delle rivendicazioni 1-6, caratterizzato dal fatto che i mezzi (CP) per la generazione del primo segnale di compensazione comprendono un primo gruppo di transistor (T1...T5) collegati secondo una configurazione differenziale che presenta due rami, comprendenti ognuno un transistor (T3, T4), con funzioni di sensore del processo di fabbricazione, collegato in serie a un rispettivo transistor di carico (T1, T2), ed è atta a fornire una corrente di uscita rappresentativa della differenza tra le correnti che circolano nei due rami, e in cui i transistor (T3, T4) con funzioni di sensori di processo sono montati a diodo, hanno drogaggio complementare del canale e hanno caratteristiche <•>geometriche tali che detta differenza tra le correnti che circolano nei due rami dia luogo a una corrente di uscita il cui valore è quello che dà origine a uno scostamento della grandezza di uscita il cui valore assoluto è dato da detta combinazione lineare degli indici di qualità.
  8. 8. Circuito secondo una qualsiasi delle rivendicazioni 1-6, caratterizzato dal fatto che i mezzi (CP) per la generazione del primo segnale di errore comprendono: - un secondo gruppo di transistor (T1...T5) collegati secondo una configurazione differenziale che comprende due rami ognuno con un transistor (T3, T4) con funzioni di sensore di processo collegato in serie a un rispettivo transistor di carico (T1, T2) ed è atta a fornire una corrente di uscita rappresentativo della differenza tra le correnti che circolano nei due rami, e in cui i transistor (T3, T4) con funzioni di sensori di processo sono collegati a diodo, hanno drogaggio complementare del canale e hanno sostanzialmente le stesse caratteristiche geometriche, in modo tale da essere sensibili a variazioni concordi degli indici di qualità tra esemplari diversi del dispositivo (OS) da sottoporre a compensazione, e - un terzo gruppo di transistor che sono collegati allo stesso modo dei transistor del primo gruppo e in cui i due transistor con funzioni di sensori di processo hanno dimensioni fortemente sbilanciate, in modo da essere sensibili a variazioni differenziali degli indici di qualità tra esemplari diversi del dispositivo integrato (OS), i due gruppi di transistor fornendo rispettive correnti di uscita che, combinate assieme, danno una corrente risultante il cui valore è quello che dà origine a uno scostamento della grandezza di uscita il cui valore assoluto è dato da detta combinazione lineare degli indici di qualità.
  9. 9. Circuito secondo la riv. 7 o 8, caratterizzato dal fatto che, in detti primo e terzo gruppo di transistor, il transistor sensibile al processo di tipo N ha dimensioni minori del transistor sensibile al processo di tipo P.
  10. 10. Circuito secondo una qualsiasi delle rivendicazioni precedenti, caratterizzato dal fatto che i mezzi (CT) per la generazione del secondo segnale di errore comprendono un generatore di una corrente variabile con la temperatura, comprendente: - un primo e un secondo elemento (T6, T7, T8) che hanno rispettive caratteristiche corrente-tensione con andamento tale da presentare un punto di intersezione a cui corrisponde detta corrente variabile con la temperatura e sono costituiti rispettivamente da un transistor singolo (T6) e da una prima coppia di transistor (T7, T8) collegati in serie e aventi lo stesso tipo di drogaggio del transistor singolo (Τβ); - un primo specchio di corrente (T9, T10, T11) per iniettare in detti due elementi (T6, T7, T8) una stessa corrente, variabile con la temperatura; - un amplificatore differenziale (T12...T20) che riceve ai suoi ingressi la tensione presente ai capi di detti primo e secondo elemento (T1, T2, T3) e fornisce a detto specchio di corrente (T9, T10, T11) un segnale di controllo rappresentato dalla differenza tra le correnti che circolano nei due rami deiramplificatore e tale da mantenere il generatore in detto punto di lavoro; - un ulteriore transistor (T21), collegato a una sorgente di tensione di riferimento e atto a fornire una corrente fissa il cui valore è legato secondo detta funzione di trasferimento inversa a detto terzo coefficiente di proporzionalità, detto ulteriore transìstor (T21) e un transistor di uscita (T11) di detto specchio avendo un elettrodo in comune che costituisce un nodo di sottrazione (N2) delle rispettive correnti.
  11. 11. Circuito secondo la riv. 10, caratterizzato dal fatto che detto transistor singolo (T6) e i transistor (T7, T8) di detta coppia sono transistor P.
  12. 12. Circuito secondo una qualsiasi delle rivendicazioni da 7 a 11, caratterizzato dal fatto che comprende mezzi per ottenere rispettive tensioni dalle correnti di uscita dei mezzi (CP, CT) di generazione del primo e secondo segnale di compensazione, per effettuare la compensazione su un dispositivo controllato in tensione.
IT1998TO001018A 1998-12-03 1998-12-03 Dispositivo per la compensazione delle variazioni dei parametridi processo ed operativi in circuiti integrati in tecnologia cmos IT1303209B1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT1998TO001018A IT1303209B1 (it) 1998-12-03 1998-12-03 Dispositivo per la compensazione delle variazioni dei parametridi processo ed operativi in circuiti integrati in tecnologia cmos
US09/452,643 US6218886B1 (en) 1998-12-03 1999-12-01 Device for compensating process and operating parameter variations in CMOS integrated circuits
JP34181199A JP3354538B2 (ja) 1998-12-03 1999-12-01 Cmos集積回路におけるプロセス及び動作パラメータの変動を補償するための装置
EP99124159A EP1006579A1 (en) 1998-12-03 1999-12-02 Device for compensating process and operating parameter variations in CMOS integrated circuits
CA 2291540 CA2291540C (en) 1998-12-03 1999-12-03 Device for compensating process and operating parameter variations in cmos integrated circuits

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT1998TO001018A IT1303209B1 (it) 1998-12-03 1998-12-03 Dispositivo per la compensazione delle variazioni dei parametridi processo ed operativi in circuiti integrati in tecnologia cmos
US09/452,643 US6218886B1 (en) 1998-12-03 1999-12-01 Device for compensating process and operating parameter variations in CMOS integrated circuits

Publications (3)

Publication Number Publication Date
ITTO981018A0 ITTO981018A0 (it) 1998-12-03
ITTO981018A1 true ITTO981018A1 (it) 2000-06-03
IT1303209B1 IT1303209B1 (it) 2000-10-30

Family

ID=26332398

Family Applications (1)

Application Number Title Priority Date Filing Date
IT1998TO001018A IT1303209B1 (it) 1998-12-03 1998-12-03 Dispositivo per la compensazione delle variazioni dei parametridi processo ed operativi in circuiti integrati in tecnologia cmos

Country Status (4)

Country Link
US (1) US6218886B1 (it)
EP (1) EP1006579A1 (it)
JP (1) JP3354538B2 (it)
IT (1) IT1303209B1 (it)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2369259B (en) * 2000-11-21 2005-07-13 C Mac Quartz Crystals Ltd A method and apparatus for generating an input signal for a tunable circuit
US7388419B2 (en) * 2005-07-22 2008-06-17 Freescale Semiconductor, Inc PVT variation detection and compensation circuit
US7495465B2 (en) 2005-07-22 2009-02-24 Freescale Semiconductor, Inc. PVT variation detection and compensation circuit
US7446592B2 (en) * 2005-07-22 2008-11-04 Freescale Semiconductor, Inc. PVT variation detection and compensation circuit
WO2007129259A2 (en) * 2006-05-05 2007-11-15 Nxp B.V. Electronic circuit and method therefor
US8392009B2 (en) * 2009-03-31 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced process control with novel sampling policy

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970875A (en) * 1974-11-21 1976-07-20 International Business Machines Corporation LSI chip compensator for process parameter variations
US4645948A (en) * 1984-10-01 1987-02-24 At&T Bell Laboratories Field effect transistor current source
US4975599A (en) * 1989-07-26 1990-12-04 International Business Machines Corporation Method and resulting devices for compensating for process variables in a CMOS device driver circuit
US5157285A (en) * 1991-08-30 1992-10-20 Allen Michael J Low noise, temperature-compensated, and process-compensated current and voltage control circuits
US5303191A (en) * 1992-01-23 1994-04-12 Motorola, Inc. Memory with compensation for voltage, temperature, and processing variations
EP0655669B1 (en) * 1993-11-30 2000-05-10 STMicroelectronics S.r.l. Stable reference voltage generator circuit
US5477176A (en) * 1994-06-02 1995-12-19 Motorola Inc. Power-on reset circuit for preventing multiple word line selections during power-up of an integrated circuit memory
US5760657A (en) * 1996-09-30 1998-06-02 Intel Corporation Method and apparatus employing a process dependent impedance that compensates for manufacturing variations in a voltage controlled oscillator
US5994945A (en) * 1998-03-16 1999-11-30 Integrated Device Technology, Inc. Circuit for compensating for variations in both temperature and supply voltage

Also Published As

Publication number Publication date
EP1006579A1 (en) 2000-06-07
JP2000187517A (ja) 2000-07-04
ITTO981018A0 (it) 1998-12-03
US6218886B1 (en) 2001-04-17
JP3354538B2 (ja) 2002-12-09
IT1303209B1 (it) 2000-10-30

Similar Documents

Publication Publication Date Title
US7839202B2 (en) Bandgap reference circuit with reduced power consumption
US7495507B2 (en) Circuits for generating reference current and bias voltages, and bias circuit using the same
US8963621B2 (en) Methods and apparatus for tuning a current source and selecting a reference voltage to maintain a transconductance and transition frequencies of transistors of an inverter
US9501078B2 (en) Voltage reference with low sensitivty to package shift
US20130241649A1 (en) Regulator with Low Dropout Voltage and Improved Stability
US7710190B2 (en) Apparatus and method for compensating change in a temperature associated with a host device
US7289003B2 (en) Method and apparatus for amplitude control using dynamic biasing in a voltage controlled oscillator
CN102025370B (zh) 用于产生输出偏压电流的偏压电路以及锁相环电路
US20150137896A1 (en) Calibrating temperature coefficients for integrated circuits
ITMI20110584A1 (it) Generatore di tensione a band-gap
CN105227180A (zh) 一种环形振荡器电路
ITTO981018A1 (it) Dispositivo per la compensazione delle variazioni dei parametri di processo ed operativi in circuiti integrati in tecnologia cmos
US9740232B2 (en) Current mirror with tunable mirror ratio
US9523995B2 (en) Reference voltage circuit
CN112684824B (zh) 温度控制电路、振荡控制电路以及温度控制方法
US10819317B1 (en) Feedback stabilized ring oscillator
CA2284956C (en) Cmos circuit for generating a current reference
JP7361716B2 (ja) オフセット補正回路
US9479144B2 (en) Extended range ring oscillator using scalable feedback
KR100997391B1 (ko) 차동신호 생성회로
CA2291540C (en) Device for compensating process and operating parameter variations in cmos integrated circuits
US9276584B2 (en) Compensated oscillator
JPH10112614A (ja) バイアス電流供給方法およびその回路
KR20240094527A (ko) 온도보상 기능을 갖는 기준전압 발생장치
CN116643615A (zh) 具有微调电路的带隙参考电路

Legal Events

Date Code Title Description
0001 Granted