JPH02311009A - 電圧制御発振回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電圧制御発振回路に関し、特に集積回路化した
ＰＬＬ構成の位相同期回路に使用する電圧制御発振回路
に関する。

〔従来の技術〕

ＰＬＬ構成の位相同期回路はよく知られている。

電圧制御発振回路は、この位相同期回路にあって入力電
圧のレベルによって発振周波数を制御されつつ、この発
振周波数ならびに位相に関する情報を入力段の位相比較
器に帰還する。入力段の位相比較器は、入力信号と帰還
提供された情報との差に比例した平均直流電圧を発生し
、この差を減少する方向に電圧制御発振器を制御し、か
くして位相同期を確保する。

第５図はＰＬＬ構成の位相同期回路の構成図であシ、入
力信号とカウンタ５４を介して受ける電圧制御発振器と
の発振周波数ならびに位相に関する差に対応した平均直
流電圧を発生する位相周波数比較回路５１と、低周波フ
ィルタを利用するループフィルタ５２、電圧制御発振回
路（ＶＣＯ）５３およびカウンタ５４を備えて成る。

従来この種の電圧制御発振回路としては、第４図に示す
回路が代表的なものとして知られている。

第４図において、入力電圧ＶＩＮＦｉＰチャネルトラン
ジスタＱ１０２によシミ流工Ｘに変換され、Ｎチャネル
トランジスタＱ１０３を流れるバイアス電流より　とと
もに、ＰチャネルトランジスタＱＩＯＩ。

Ｑ１０４のカレントミラー回路を経てコンデンサ１０７
に充電される。インバータ１０８のシキリＩＷＶｔｔは
、インバータ１１０のしきい値ｖＴ２よシも高く設計さ
れている。

いまコンテンプ１０７の電位がｂＶＴｌとＶＴ２の中間
に４．９．５Ｒ７１Ｊツブ７０ツブ回路１１１の出力Ｑ
がロウレベルにあるとする。スイッチング素子のＰチャ
ネルトランジスタＱ１０５はオン、Ｎチャネルトランジ
スタＱ１０６はオフであるから、充電によっ１コンデン
＋ｊ１０７の電位は高くなっていく。この電圧がＶＴｌ
を超えると、インバータ１０８が出力をロウに反転、１
０９はノ・イに反転し、ＳＲフリップフロップ回路１１
１はセットされる。出力Ｑの値がハイなので、スイッチ
ング素子たるＰチャネルトランジスタＱ１０５はオフ、
ＮチャネルトランジスタＱ１０６はオンとなシ、コンデ
ンサ１０７は放電を始める。電位がＶｔＺを下回ると、
インバータ１１０が出力をハイに反転、ＳＲフリップフ
ロップ回路１１１はリセットされる。

出力Ｑの値がロウなので、ＰチャネルトランジスタＱ１
０５はオン、ＮチャネルトランジスタＱ１０６はオフと
なシ、コンデンサ１０７の充電が再開する。

コンテンプ１０７の放電時間が十分早ければ、コンテン
プ１０７の電位は、はぼｖＴｔ　　ＶＴ２の間をのこぎ
り波状に推移し、ＳＲフリップフロップ回路１１１は繰
シ返しパルスを発生する。この繰返し周波数Ｆは充電電
流Ｉ＝ＩＸ＋１．によって決定され、 Ｆ＝　（Ｉｘ＋Ｉｎ）／Ｃ，（Ｖｔ−Ｖｚ）（Ｃはコン
デンサ１０７の容量） で与えられるので入力電圧によって発振周波数を制御す
る事ができる。

〔発明が解決しようとする課題〕

上述した従来の電圧制御発振回路は、これを集積回路化
する場合、電圧電流変換をしているＮチャネルトランジ
スタＱ１０２．Ｑｌｏａの変換利得や、コンデンｖ１０
７の容量値、インバータ１０８゜１１０のしきい値など
が製造条件で大きく変より得るため、これに対応して入
力電圧−出力周波数特性も大きく変化する。集積回路で
は、製造後の素子値の調整は不可能であるので、こうし
た回路を使って集積化位相同期回路を造成する場合には
、所望の周波数で確実に動作させるために、余裕を見て
電圧制御発振回路の変換利得を大きくしておくのが普通
である。

しかしながら、変換利得の高い電圧制御発振回路は、雑
音に対する感度も高く、ひいては位相同期回路のジッタ
特性の劣化を招くという問題がある。

本発明の目的は上述した欠点を除去し、位相同期回路の
雑音耐力とジッタ特性を著しく改善しうる電圧制御発振
回路を提供することにある。

〔課題を解決するための手段〕

本発明の回路は、ＰＬＬとして構成した位相同期回路に
あって、入力電圧に対応した繰返し周波数のパルス出力
を発生する電圧制御発振回路において、前記電圧制御発
振回路の駆動電流源たる第１の電圧制御電流源とは利得
ならびにバイアスを異にして動作し、かつ同一レベルの
出力を含む第２の電圧制御電流源を併備し、前記第１の
電圧制御電流源と第２の電圧制御電流源の出力電流値が
等しくなるように前記第２の電圧制御電流源の特性を調
整する電流源特性調整手段と、始動時は前記第１の電圧
制御電流源を駆動電流源として利用し、前記電流源特性
調整手段によって前記第２の電圧制御電流源の出力電流
値が前記第１の電圧制御電流源の出力電流値に等しくな
ったとき、外部制御信号によって前記第１の電圧制御電
流源から第２の電圧制御電流源に切り替える電流源切替
手段とを備えて構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の電圧制御発振回路の原理図、第２図は
本発明の電圧制御発振回路の一実施例の回路図である。

先ず、第１図にもとづいて本発明の原理について説明す
る。第１図に示す如く、本発明の電圧制御発振回路は、
従来と同じ第１の電圧制御電流源１と、これよシも低い
入力電圧対発振周波数特性を提供する第２の電圧制御電
流源６を備え、他に、コンデンサ２と、コンデンサ２の
充放電を制御するスイッチ３，４と、コンデンサ２の電
位を判別してその大きさに対応する繰返し周波数のパル
スを発生するパルス発生回路５と、第１および第２の電
圧制御電流源１，６による電圧制御電流をｔｌぼ同一状
態に調整する電流調整回路７、および２つの電圧制御電
流源の出力切替を行なうスイッチ８から成る。

第１図の原理図の示すところは、動作開始時は通常の入
力電圧対発振周波数特性による電圧／周波数の変換を行
なわせる電圧制御電流源としての第１の電圧制御電流源
１を利用し、この第１の電圧制御電流源１と、これよシ
も変換利得の低い第２の電圧制御発振回路の出力電流が
同じになったときスイッチ８を切り替えてよシ低い変換
利得で動作せしめ、偽雑音性とジッタの少ない安定した
電圧制御発振を行なわせるものであり、電流調整回路７
は、第１および第２の電圧制御電流源１゜６がほぼ（ｊ
−の出力レベルとなるように調整する。

第２図は第１図の原理図′ｆｃＭ０８回路で具現した回
路図であシ、第１の電圧制御電流源を構成するＰチャネ
ルトランジスタＱｌ、Ｑ４と、Ｎチャ坏ルトランジスタ
Ｑ２．Ｑ３．第２の電圧制御電流源を構成するＰチャネ
ルトランジスタＱ５．ＱＩＯ。

Ｑｌｔ、ＮチャネルトランジスタＱ６〜Ｑ９．）’チャ
ネルトランジスタＱ１２．インバータ１２、電流調整回
路７として構成されるコンパレータ１５゜アップダウン
カウンタ１６．コンデンサ１７．Ｐチャネルトランジス
タＱ１３．ＮチャネルトランジスタＱ１４、およびハル
ス発生回路５としてのインバータ１８〜２０、フリップ
フロップ回路２１を備えて構成される。

第２図に示す構成中、破線で囲んだ部分は第４図に示す
従来の電圧制御発振回路と全く同一であり、またへチャ
ネルトランジスタＱ８とＱ９はそれぞれ複数ｎ個を肩す
る。

次に、第１図の実施例の動作について説明する。

コンデンサ１７の電位が充放電制御され、のこぎシ波状
に変化し、ＳＲフリップフロップ回路２１が入力電圧に
応じた繰返し周波数のパルスｖｏ　を発生する。この原
理については、先に第４図について説明した通りである
。第２図の回路では、これにトランジスタＱ１〜Ｑ４か
ら成る第１の電圧制御電流源と、トランジスタＱ５〜Ｑ
ｌｌからなる第２の電圧制御電流源等が印加されるよう
になっている。

第２図においては、コンパレータ１５が、ｍｌの電圧制
御電流源を構成するＰチャネルトランジスタＱｌ、Ｑ４
とＮチャネルトランジスタＱ２　、　Ｑ３による電流に
対応した、ＰチャネルトランジスタＱｌ、Ｑ４によるカ
レントミラー電圧と、Ｑ５〜Ｑｌｌのトランジスタによ
る第２の電圧制御電流源の電流に対応した、Ｎチャネル
トランジスタＱ５．ＱｌｌＫよるカレントミラー電圧と
をモニタして比較することによって両者の電流の大小を
判定する。その結果は、アップダウンカウンタ１６に入
つされる。アップダウンカウンタ１６の出力によって。

第２の電圧制御電流源のバイアス電流分を加減調整し、
最終的には、第１および第２の電圧制御電流源による電
流が、ｐ４整１ステップの誤差範囲で等しくなる。この
状態を第３図のＰ点として示す。

この段階でアップダウンカウンタ１６を停止させ、デー
タをホールドする。

ここで、スイッチング素子として利用するＰチャネルト
ランジスタＱＩＯとＱｌ３のスイッチングを利用してコ
ンデンサ１７を充電する回路を第１の電圧制御電流源か
ら第２の電圧制御電流源に切り替えると、入力電圧対発
振周波数特性が第３図の特性ａから特性すに変シ、系全
体の動作点を維持したまま変換利得を変えることができ
る。

このような電圧制御発振回路をＰＬＬに適用し、同期引
込み後は変換利得の低い入力電圧対発振周波数特性で運
用すれは、雑音耐力とジッタ特性を著しく改善でき、わ
ずかなハードウェアの増加で安定した電圧制御発振が可
能な電圧制御発振回路とすることができる。

〔発明の効果〕

以上説明したように本発明の電圧制御発振回路によれば
、入力電圧対発掘周波数の変換効率を第１の電圧制御電
流源よシも低くした第２の電圧制御電流源を備え、両電
流源の動作点を調整して同一にした後、第２の電圧制御
電流源に切替えることによ５．ＰＬＬに適用した場合、
同期引込み後は、雑音耐力を大幅に強化し、ジッタ特性
を著しく改善でき、わずかなハードウェア量の増加で発
振範囲をせばめる事なく安定な電圧制御発振回路が実現
できるという効果がある。

【図面の簡単な説明】

第１図は本発明の電圧制御発振回路の原理図、第２図は
本発明の電圧制御発振回路の一実施例の回路図、第３図
は第２図の実施例の電圧−周波数変換特性図、第４図は
従来の電圧制御発振回路の回路図、第５図はＰＬＬの基
本構成を示すブロック図である。 １．６・・・電圧制御電流源、３，４．８・・・スイッ
チ、２．１７，１０７・・・コンデンサ、５・・・パル
ス発生回路、７・・・電流調整回路、５１・・・位相周
波数比較回路、５２・・・ループフィルタ、５３・・・
電圧制御発振回路、５４・・・カウンタ、　Ｑｌ、Ｑ４
．Ｑ５．ＱＩＯ〜Ｑ１３゜ＱＩＯＩ、Ｑ１０４．Ｑ１０
５・−・Ｐチャネルトランジスタ、Ｑ２．Ｑ３．Ｑ６〜
Ｑ９．Ｑｌ４．Ｑ１０２．Ｑ１０３．Ｑ１０６・・・Ｎ
チャネルトランジスタ、１５・・・コンパレータ、１６
・・・アップダウンカウンタ、１８，１９．２０゜１０
８．１０９，１１０・・・インバータ、２１．１１１・
・・ＳＲフリップフロップ回路。 代理人　弁理士　　内　原　　　音 茅　３　辺

Claims (1)

1. 【特許請求の範囲】 ＰＬＬ（Ｐｈａｓｅ−ＬｏｃｋｅｄＬｏｏｐ）として構
   成した位相同期回路にあって、入力電圧に対応した繰返
   し周波数のパルス出力を発生する電圧制御発振回路にお
   いて、 前記電圧制御発振回路の駆動電流源たる第１の電圧制御
   電流源とは利得ならびにバイアスを異にして動作し、か
   つ同一レベルの出力を含む第２の電圧制御電流源を併備
   し、前記第１の電圧制御電流源と第２の電圧制御電流源
   の出力電流値が等しくなるように前記第２の電圧制御電
   流源の特性を調整する電流源特性調整手段と、 始動時は前記第１の電圧制御電流源を駆動電流源として
   利用し、前記電流源特性調整手段によって前記第２の電
   圧制御電流源の出力電流値が前記第１の電圧制御電流源
   の出力電流値に等しくなったとき、外部制御信号によっ
   て前記第１の電圧制御電流源から第２の電圧制御電流源
   に切り替える電流源切替手段と、 を備えて成ることを特徴とする電圧制御発振回路。