JP2009044646A - 電圧制御発振回路 - Google Patents
電圧制御発振回路 Download PDFInfo
- Publication number
- JP2009044646A JP2009044646A JP2007209793A JP2007209793A JP2009044646A JP 2009044646 A JP2009044646 A JP 2009044646A JP 2007209793 A JP2007209793 A JP 2007209793A JP 2007209793 A JP2007209793 A JP 2007209793A JP 2009044646 A JP2009044646 A JP 2009044646A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- capacitor
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 63
- 239000003990 capacitor Substances 0.000 claims abstract description 61
- 238000007599 discharging Methods 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 230000007423 decrease Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 7
- 230000004913 activation Effects 0.000 description 1
- 230000010356 wave oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/10—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements vacuum tubes only
- H03K4/12—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements vacuum tubes only in which a sawtooth voltage is produced across a capacitor
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【解決手段】コンデンサの充電電圧を入力電圧に応じた周波数で発振させる電圧制御発振回路であって、コンデンサの充電電圧の最低電圧が第1電圧、充電電圧の最高電圧が第1電圧より高い第2電圧となるよう、コンデンサを繰り返し充放電する充放電回路と、入力電圧に応じて第1電圧と第2電圧との差を制御する制御回路と、を備える。
【選択図】図1
Description
電圧制御発振回路1は、例えばモータの回転速度制御等に使用されるPLL回路に用いられ、入力電圧に応じた周波数の電圧を出力する回路であり、電圧電流変換回路10(第1電流生成回路)、制御回路11、切り替え回路12、比較回路13、方形波出力回路14、端子30,31から構成される。なお、切り替え回路12と比較回路13とが本発明の充放電回路に相当する。
電圧電流変換回路10は、入力電圧Vinが入力されることにより、入力電圧Vin及び抵抗20の抵抗値R1に応じた電流I1(第1電流)を生成し、電流I1に基づいたバイアス電圧Vb1とバイアス電圧Vb2とを、制御回路11と切り替え回路12とに夫々出力する回路である。なお、入力電圧Vinは、例えば、PLL回路において電圧制御発振回路1の前段に設けられるフィルタ回路(不図示)からの電圧とする。
比較回路13は、コンデンサ21の充電電圧Vcapと、制御回路11からのしきい値電圧Vtとを比較し、比較結果である出力電圧Voを出力する回路である。詳述すると、充電電圧Vcapがしきい値電圧Vt1より低くなると、比較回路13は、制御回路11に高いしきい値電圧Vt2を出力させ、切り替え回路12にコンデンサ21を充電させる。一方、充電電圧Vcapがしきい値電圧Vt2より高くなると、比較回路13は、制御回路11に低いしきい値電圧Vt1を出力させ、切り替え回路12にコンデンサ21を放電させる。なお本実施形態において、比較回路13は、出力電圧Voとして電圧Voa,Vobの二つの電圧を出力することとする。
また、電圧電流変換回路10に端子30を介して接続された抵抗20には、電圧電流変換回路10に入力された入力電圧Vinに応じた電圧が印加されることにより、入力電圧Vinに応じた電流I1が生成される。なお、本実施形態において電流I1の電流値はI1とする。
切り替え回路12と比較回路13とに端子31を介して接続されたコンデンサ21には、切り替え回路12からの電流Icapが充放電されることにより充電電圧としてVcapが発生する。
図2は、電圧電流変換回路10の一実施形態を示す図である。電圧電流変換回路10はオペアンプ40、NPNトランジスタ41、PNPトランジスタ42から構成される。
10 電圧電流変換回路
11 制御回路
12 切り替え回路
13 比較回路
14 方形波出力回路
20,58〜61,87〜90 抵抗
21 コンデンサ
30,31 端子
40 オペアンプ
100 コンパレータ
Claims (5)
- 入力電圧に応じた周波数でコンデンサを充放電することにより発振する電圧制御発振回路であって、
前記コンデンサの充電電圧の最低電圧が第1電圧、前記充電電圧の最高電圧が前記第1電圧より高い第2電圧となるよう、前記コンデンサを繰り返し充放電する充放電回路と、
前記入力電圧に応じて前記第1電圧と前記第2電圧との差を制御する制御回路と、
を備えることを特徴とする電圧制御発振回路。 - 前記入力電圧の上昇に応じて電流値が増加する第1電流を生成する第1電流生成回路を更に備え、
前記充放電回路は、前記コンデンサの充電または放電の少なくとも何れか一方を前記第1電流生成回路の前記第1電流に応じた電流で行い、
前記制御回路は、前記入力電圧の上昇に応じて前記第1電圧と前記第2電圧との前記差が小さくなるよう、前記差を制御すること、
を特徴とする請求項1に記載の電圧制御発振回路。 - 前記制御回路は、
前記入力電圧の上昇に応じて電流値が減少する第2電流を生成する第2電流生成回路と、
一端に前記第2電流が供給され、前記第2電流の電流値の減少に応じて前記一端と他端との間の電圧差が小さくなる電流電圧変換回路と、
を含み、
前記第1電圧と前記第2電圧との前記差は、前記電流電圧変換回路の両端の前記電圧差に基づいて制御されること、
を特徴とする請求項1または請求項2に記載の電圧制御発振回路。 - 前記第1電圧または前記第2電圧の何れか一方は、前記電流電圧変換回路の前記他端に印加された電圧であり、
前記電流電圧変換回路は、
前記第2電流が供給されると、前記第1電圧または前記第2電圧のうち前記他端に印加されていない何れか一方を前記一端に出力し、前記第2電流の供給が停止されると、前記他端に印加された前記電圧を前記一端に出力し、
前記充放電回路は、
前記コンデンサの前記充電電圧と前記電流電圧変換回路の前記一端の電圧とを比較する比較回路と、
前記比較回路の比較結果に基づき、前記充電電圧が前記一端の電圧より低くなると、前記コンデンサを充電し、前記充電電圧が前記一端の電圧より高くなると、前記コンデンサを放電する切り替え回路と、
を含み、
前記制御回路は、
前記比較回路の比較結果に基づき、前記充電電圧が前記一端の電圧より低くなると、前記電流電圧変換回路の前記一端に前記第2電圧が出力され、前記充電電圧が前記一端の電圧より高くなると、前記電流電圧変換回路の前記一端に前記第1電圧が出力されるよう、前記第2電流の前記電流電圧変換回路への供給を制御する電流制御回路を更に含むこと、
を特徴とする請求項3に記載の電圧制御発振回路。 - 前記第2電流生成回路は、
所定電流値の定電流を生成する定電流回路と、
前記入力電圧の上昇に応じて電流値が増加し、前記所定電流値より小さい第3電流を生成し、前記定電流回路に前記第3電流を供給する第3電流生成回路と、
を含み、
前記第2電流は、
前記定電流と前記第3電流との差に応じた電流であること、
を特徴とする請求項3または請求項4に記載の電圧制御発振回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007209793A JP2009044646A (ja) | 2007-08-10 | 2007-08-10 | 電圧制御発振回路 |
KR1020080077874A KR101017149B1 (ko) | 2007-08-10 | 2008-08-08 | 전압 제어 발진 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007209793A JP2009044646A (ja) | 2007-08-10 | 2007-08-10 | 電圧制御発振回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009044646A true JP2009044646A (ja) | 2009-02-26 |
Family
ID=40444855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007209793A Ceased JP2009044646A (ja) | 2007-08-10 | 2007-08-10 | 電圧制御発振回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2009044646A (ja) |
KR (1) | KR101017149B1 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6184115A (ja) * | 1984-09-29 | 1986-04-28 | Toshiba Corp | 電圧制御発振器 |
JPS61224514A (ja) * | 1985-03-28 | 1986-10-06 | Sony Corp | 非安定マルチバイブレ−タ |
JPH01157612A (ja) * | 1987-12-14 | 1989-06-20 | Mitsubishi Electric Corp | 電圧制御発振回路 |
JPH0685625A (ja) * | 1992-09-03 | 1994-03-25 | Hitachi Ltd | 発振器 |
JPH11103239A (ja) * | 1997-05-30 | 1999-04-13 | St Microelectron Inc | 制御可能なデューティサイクルを有する精密オシレータ回路及び関連方法 |
JP2000349598A (ja) * | 1999-06-01 | 2000-12-15 | Fujitsu Ltd | 電圧制御発振回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960015678B1 (ko) * | 1990-10-23 | 1996-11-20 | 세이꼬 엡슨 가부시끼가이샤 | 전압 제어형 발진 회로 및 위상 동기 회로 |
JP3102396B2 (ja) | 1997-12-03 | 2000-10-23 | 日本電気株式会社 | 電圧制御発振回路 |
KR100379781B1 (ko) * | 2001-07-05 | 2003-04-10 | 인터피온반도체주식회사 | 주파수 및 듀티비의 제어가 가능한 전압제어 발진기 |
-
2007
- 2007-08-10 JP JP2007209793A patent/JP2009044646A/ja not_active Ceased
-
2008
- 2008-08-08 KR KR1020080077874A patent/KR101017149B1/ko not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6184115A (ja) * | 1984-09-29 | 1986-04-28 | Toshiba Corp | 電圧制御発振器 |
JPS61224514A (ja) * | 1985-03-28 | 1986-10-06 | Sony Corp | 非安定マルチバイブレ−タ |
JPH01157612A (ja) * | 1987-12-14 | 1989-06-20 | Mitsubishi Electric Corp | 電圧制御発振回路 |
JPH0685625A (ja) * | 1992-09-03 | 1994-03-25 | Hitachi Ltd | 発振器 |
JPH11103239A (ja) * | 1997-05-30 | 1999-04-13 | St Microelectron Inc | 制御可能なデューティサイクルを有する精密オシレータ回路及び関連方法 |
JP2000349598A (ja) * | 1999-06-01 | 2000-12-15 | Fujitsu Ltd | 電圧制御発振回路 |
Also Published As
Publication number | Publication date |
---|---|
KR101017149B1 (ko) | 2011-02-25 |
KR20090016422A (ko) | 2009-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8098057B2 (en) | Constant voltage circuit including supply unit having plural current sources | |
JP3563066B2 (ja) | 電源装置及びそれを備えた携帯機器 | |
JP6048289B2 (ja) | バイアス回路 | |
US9054637B1 (en) | Amplitude limiting circuit for a crystal oscillator | |
US7843279B2 (en) | Low temperature coefficient oscillator | |
JP2007328680A (ja) | 電源回路 | |
JP2011135349A (ja) | 発振装置 | |
JP2006042524A (ja) | 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 | |
JP2007280025A (ja) | 電源装置 | |
JP2006136134A (ja) | チャージポンプ回路 | |
CN106933296B (zh) | 振荡电路 | |
JP2007325273A (ja) | 超低電力rc発振器 | |
JP2006325339A (ja) | 電源制御回路 | |
JP2012060715A (ja) | 集積回路 | |
JP6964585B2 (ja) | スイッチングレギュレータ | |
JP5068631B2 (ja) | 定電圧回路 | |
JP4848692B2 (ja) | 昇圧電源回路及び昇圧方法 | |
CN115549675A (zh) | 振荡器电路 | |
JP2003162335A (ja) | 電源装置 | |
JP2009044646A (ja) | 電圧制御発振回路 | |
JP5499431B2 (ja) | 三角波発生回路 | |
JP2010028496A (ja) | 発振検出回路 | |
US11520366B2 (en) | Voltage generation circuit and associated capacitor charging method and system | |
CN115051692B (zh) | 一种宽电源范围的频率信号发生器及调频方法 | |
JP2009284130A (ja) | フィルタ回路および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100729 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120417 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20130528 |