JP2006042524A - 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 - Google Patents

定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 Download PDF

Info

Publication number
JP2006042524A
JP2006042524A JP2004220261A JP2004220261A JP2006042524A JP 2006042524 A JP2006042524 A JP 2006042524A JP 2004220261 A JP2004220261 A JP 2004220261A JP 2004220261 A JP2004220261 A JP 2004220261A JP 2006042524 A JP2006042524 A JP 2006042524A
Authority
JP
Japan
Prior art keywords
capacitor
constant voltage
control signal
voltage
circuit unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004220261A
Other languages
English (en)
Other versions
JP4473669B2 (ja
Inventor
Kozo Ito
弘造 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2004220261A priority Critical patent/JP4473669B2/ja
Priority to US11/189,607 priority patent/US7202655B2/en
Publication of JP2006042524A publication Critical patent/JP2006042524A/ja
Priority to US11/710,192 priority patent/US7368900B2/en
Application granted granted Critical
Publication of JP4473669B2 publication Critical patent/JP4473669B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Dram (AREA)

Abstract

【課題】 ノイズ防止用コンデンサの充電電圧を検出することなく、該ノイズ防止用コンデンサを急速に充電することができ、出力電圧が所定の定電圧になるまでの時間を短縮することができる定電圧回路、その定電圧回路を使用した定電流源、増幅回路及び電源回路を得る。
【解決手段】 制御信号Ｓｃがローレベルのとき、スイッチＳＷ１がオンしてスイッチＳＷ２がオフすることから、コンデンサＣ１の電荷が放電されると共にコンデンサＣ２が入力電圧Ｖｄｄまで急速に充電され、制御信号Ｓｃがハイレベルになると、スイッチＳＷ１がオフすると共にスイッチＳＷ２がオンし、コンデンサＣ１が、コンデンサＣ２によって急速に充電されるようにした。
【選択図】 図１

Description

本発明は、定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路に関し、特にノイズ防止用コンデンサの充電時間を短縮することができる定電圧回路に関する。
近年、環境対策上からも省エネルギーが求められている。携帯電話やデジタルカメラ等の電池を使用する機器においては、電池寿命を延ばすという観点からも、機器内で消費する電力の削減は重要度を増している。その結果、機器内で使用する増幅回路のバイアス電流や、基準電圧発生回路等の定電圧回路での消費電流は極めて小さくなってきている。その影響で、回路自体がノイズの影響を受けやすくなってきており、回路の要所にノイズ吸収用のコンデンサを配置している。
図７は、外部からの制御信号Ｓｃに応じて作動し所定の定電圧Ｖ１を生成して出力する定電圧回路の例を示した概略図であり、定電圧回路１００の出力端にノイズ対策用のコンデンサ１０２が設けられている。
なお、定電圧電源回路にノイズ除去用コンデンサを使用し、該ノイズ除去用コンデンサを急速充電する例として図８で示すような回路があった（例えば、特許文献１参照）。
実公平４−２６８９９号公報
しかし、図７で示した定電圧回路１００で使用されている電流が極めて小さいため、ノイズ対策用コンデンサ１０２を所定の電圧まで充電するのに時間がかかり、定電圧回路１００の出力電圧が所定の定電圧Ｖ１になるまでに時間がかかるという問題があった。また、図８で示した定電圧電源回路の場合、ノイズ除去用コンデンサＣ１０が所定の電圧、すなわちツェナーダイオードＤ１の電圧Ｖｚに到達したことを検出する回路が必要であった。
本発明は、上記のような問題を解決するためになされたものであり、ノイズ防止用コンデンサの充電電圧を検出することなく、該ノイズ防止用コンデンサを急速に充電することができ、出力電圧が所定の定電圧になるまでの時間を短縮することができる定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路を得ることを目的とする。
この発明に係る定電圧回路は、外部から入力された制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧回路において、
前記制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧発生回路部と、
前記定電圧Ｖ１を出力する該定電圧発生回路部の出力端に接続された第１コンデンサと、
該第１コンデンサの充電を行う第２コンデンサと、
前記制御信号Ｓｃに応じて該第２コンデンサの充放電制御を行うスイッチ回路部と、
を備え、
前記スイッチ回路部は、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を停止する場合、第２コンデンサに前記入力電圧Ｖｄｄを印加して第２コンデンサの充電を行うと共に第２コンデンサの第１コンデンサへの放電を遮断し、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を開始する場合、第２コンデンサへの前記入力電圧Ｖｄｄの印加を遮断すると共に第２コンデンサに充電された電荷を第１コンデンサに放電して第１コンデンサの充電を行うものである。
また、前記定電圧発生回路部は、前記制御信号Ｓｃによって所定の定電圧Ｖ１の出力を停止する場合、第１コンデンサに充電された電荷を放電させるようにした。
具体的には、前記スイッチ回路部は、
前記制御信号Ｓｃに応じて第２コンデンサを入力電圧Ｖｄｄで充電する第１スイッチ回路と、
前記制御信号Ｓｃに応じて第１コンデンサを第２コンデンサの電圧で充電する第２スイッチ回路と、
を備えるようにした。
また、前記第１コンデンサ及び第２コンデンサは、定電圧発生回路部から出力された定電圧に重畳するノイズを除去するためのノイズ防止用コンデンサであるようにした。
具体的には、前記第１コンデンサ及び第２コンデンサは、前記第１コンデンサの静電容量Ｃ１と第２コンデンサの静電容量Ｃ２が、
Ｖｄｄ／Ｖ１＝（Ｃ１＋Ｃ２）／Ｃ２
の関係を有するようにした。
また、前記定電圧発生回路部、第１コンデンサ、第２コンデンサ及びスイッチ回路部は、１つのＩＣに集積されるようにしてもよい。
また、この発明に係る定電流源は、外部から入力された制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧回路からの該定電圧Ｖ１を電流に変換して定電流を生成し出力する定電流源において、
前記定電圧回路は、
前記制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧発生回路部と、
前記定電圧Ｖ１を出力する該定電圧発生回路部の出力端に接続された第１コンデンサと、
該第１コンデンサの充電を行う第２コンデンサと、
前記制御信号Ｓｃに応じて該第２コンデンサの充放電制御を行うスイッチ回路部と、
を備え、
前記スイッチ回路部は、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を停止する場合、第２コンデンサに前記入力電圧Ｖｄｄを印加して第２コンデンサの充電を行うと共に第２コンデンサの第１コンデンサへの放電を遮断し、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を開始する場合、第２コンデンサへの前記入力電圧Ｖｄｄの印加を遮断すると共に第２コンデンサに充電された電荷を第１コンデンサに放電して第１コンデンサの充電を行うものである。
また、前記定電圧発生回路部は、前記制御信号Ｓｃによって所定の定電圧Ｖ１の出力を停止する場合、第１コンデンサに充電された電荷を放電させるようにした。
具体的には、前記スイッチ回路部は、
前記制御信号Ｓｃに応じて第２コンデンサを入力電圧Ｖｄｄで充電する第１スイッチ回路と、
前記制御信号Ｓｃに応じて第１コンデンサを第２コンデンサの電圧で充電する第２スイッチ回路と、
を備えるようにした。
また、前記第１コンデンサ及び第２コンデンサは、定電圧発生回路部から出力された定電圧に重畳するノイズを除去するためのノイズ防止用コンデンサであるようにした。
具体的には、前記第１コンデンサ及び第２コンデンサは、前記第１コンデンサの静電容量Ｃ１と第２コンデンサの静電容量Ｃ２が、
Ｖｄｄ／Ｖ１＝（Ｃ１＋Ｃ２）／Ｃ２
の関係を有するようにした。
前記定電流源は、１つのＩＣに集積されるようにしてもよい。
また、本発明に係る増幅器は、外部から入力された制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧回路からの該定電圧Ｖ１を電流に変換して定電流を生成して増幅回路のバイアス電流の供給を行う定電流源を備えた増幅器において、
前記定電圧回路は、
前記制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧発生回路部と、
前記定電圧Ｖ１を出力する該定電圧発生回路部の出力端に接続された第１コンデンサと、
該第１コンデンサの充電を行う第２コンデンサと、
前記制御信号Ｓｃに応じて該第２コンデンサの充放電制御を行うスイッチ回路部と、
を備え、
前記スイッチ回路部は、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を停止する場合、第２コンデンサに前記入力電圧Ｖｄｄを印加して第２コンデンサの充電を行うと共に第２コンデンサの第１コンデンサへの放電を遮断し、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を開始する場合、第２コンデンサへの前記入力電圧Ｖｄｄの印加を遮断すると共に第２コンデンサに充電された電荷を第１コンデンサに放電して第１コンデンサの充電を行うものである。
また、前記定電圧発生回路部は、前記制御信号Ｓｃによって所定の定電圧Ｖ１の出力を停止する場合、第１コンデンサに充電された電荷を放電させるようにした。
具体的には、前記スイッチ回路部は、
前記制御信号Ｓｃに応じて第２コンデンサを入力電圧Ｖｄｄで充電する第１スイッチ回路と、
前記制御信号Ｓｃに応じて第１コンデンサを第２コンデンサの電圧で充電する第２スイッチ回路と、
を備えるようにした。
また、前記第１コンデンサ及び第２コンデンサは、定電圧発生回路部から出力された定電圧に重畳するノイズを除去するためのノイズ防止用コンデンサであるようにした。
具体的には、前記第１コンデンサ及び第２コンデンサは、前記第１コンデンサの静電容量Ｃ１と第２コンデンサの静電容量Ｃ２が、
Ｖｄｄ／Ｖ１＝（Ｃ１＋Ｃ２）／Ｃ２
の関係を有するようにした。
前記増幅器は、１つのＩＣに集積されるようにしてもよい。
また、この発明に係る電源回路は、外部から入力された制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧回路からの該定電圧Ｖ１を電流に変換して定電流を生成して増幅回路のバイアス電流の供給を行う定電流源を有し、出力端子の電圧が所定の電圧になるように、入力端子と該出力端子に接続されたトランジスタの動作制御を行う増幅器を備えた、前記入力端子に入力された電圧を所定の電圧に変換して前記出力端子から出力する電源回路において、
前記定電圧回路は、
前記制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧発生回路部と、
前記定電圧Ｖ１を出力する該定電圧発生回路部の出力端に接続された第１コンデンサと、
該第１コンデンサの充電を行う第２コンデンサと、
前記制御信号Ｓｃに応じて該第２コンデンサの充放電制御を行うスイッチ回路部と、
を備え、
前記スイッチ回路部は、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を停止する場合、第２コンデンサに前記入力電圧Ｖｄｄを印加して第２コンデンサの充電を行うと共に第２コンデンサの第１コンデンサへの放電を遮断し、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を開始する場合、第２コンデンサへの前記入力電圧Ｖｄｄの印加を遮断すると共に第２コンデンサに充電された電荷を第１コンデンサに放電して第１コンデンサの充電を行うものである。
また、前記定電圧発生回路部は、前記制御信号Ｓｃによって所定の定電圧Ｖ１の出力を停止する場合、第１コンデンサに充電された電荷を放電させるようにした。
具体的には、前記スイッチ回路部は、
前記制御信号Ｓｃに応じて第２コンデンサを入力電圧Ｖｄｄで充電する第１スイッチ回路と、
前記制御信号Ｓｃに応じて第１コンデンサを第２コンデンサの電圧で充電する第２スイッチ回路と、
を備えるようにした。
また、前記第１コンデンサ及び第２コンデンサは、定電圧発生回路部から出力された定電圧に重畳するノイズを除去するためのノイズ防止用コンデンサであるようにした。
具体的には、前記第１コンデンサ及び第２コンデンサは、前記第１コンデンサの静電容量Ｃ１と第２コンデンサの静電容量Ｃ２が、
Ｖｄｄ／Ｖ１＝（Ｃ１＋Ｃ２）／Ｃ２
の関係を有するようにした。
本発明の定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路によれば、前記スイッチ回路部は、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を停止する場合、第２コンデンサに前記入力電圧Ｖｄｄを印加して第２コンデンサの充電を行うと共に第２コンデンサの第１コンデンサへの放電を遮断し、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を開始する場合、第２コンデンサへの前記入力電圧Ｖｄｄの印加を遮断すると共に第２コンデンサの電圧を第１コンデンサに印加して第１コンデンサの充電を行うようにした。このことから、第１コンデンサと第２コンデンサの静電容量と充電時の電圧の関係を所定の関係に設定することによって、第１コンデンサの充電電圧を検出することなく、第１コンデンサの電圧を所望の電圧まで急速充電することができるため、回路に悪影響を与える電圧検出手段が不要となり、更にノイズ防止用コンデンサの急速充電が行え、定電圧回路の出力電圧の立ち上がり時間及び該定電圧回路を使用した回路が安定するまでの時間を大幅に短縮することができる。
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧回路の構成例を示した概略図である。
図１において、定電圧回路１は、電源電圧である入力電圧Ｖｄｄから所定の定電圧Ｖ１を生成して出力電圧Ｖｏ１として出力端子ＯＵＴから出力する。
定電圧回路１は、所定の定電圧Ｖ１を生成して出力電圧Ｖｏ１として出力する定電圧発生回路部２と、ノイズ防止用コンデンサＣ１，Ｃ２と、スイッチＳＷ１，ＳＷ２とで構成されている。定電圧発生回路部２の出力端は出力端子ＯＵＴに接続され、出力端子ＯＵＴと接地電圧との間にコンデンサＣ１が接続されている。なお、コンデンサＣ１は第１コンデンサを、コンデンサＣ２は第２コンデンサを、スイッチＳＷ１及びＳＷ２はスイッチ回路部をそれぞれなす。また、スイッチＳＷ１は第１スイッチ回路部を、スイッチＳＷ２は第２スイッチ回路部をそれぞれなす。
また、入力電圧Ｖｄｄと出力端子ＯＵＴとの間にはスイッチＳＷ１及びＳＷ２が直列に接続され、スイッチＳＷ１とスイッチＳＷ２との接続部と接地電圧との間にはコンデンサＣ２が接続されている。また、定電圧発生回路部２、スイッチＳＷ１及びＳＷ２には外部からの制御信号Ｓｃがそれぞれ入力されており、定電圧発生回路部２は、制御信号Ｓｃに応じて出力電圧Ｖｏ１の出力制御が行われ、スイッチＳＷ１及びＳＷ２は、制御信号Ｓｃによってスイッチング制御される。例えば、制御信号Ｓｃがハイレベルになると、定電圧発生回路部２は定電圧Ｖ１を生成して出力し、スイッチＳＷ１はオフして遮断状態になると共にスイッチＳＷ２はオンして導通状態になる。また、制御信号Ｓｃがローレベルになると、定電圧発生回路部２の出力端はほぼ接地電圧となり、スイッチＳＷ１はオンして導通状態になると共にスイッチＳＷ２はオフして遮断状態になる。
このような構成において、制御信号Ｓｃがローレベルのとき、定電圧発生回路部２の出力端は、ほぼ接地電圧になることからコンデンサＣ１の電荷は放電される。また、スイッチＳＷ１がオンしてスイッチＳＷ２がオフすることから、コンデンサＣ２は入力電圧Ｖｄｄまで急速に充電される。次に、制御信号Ｓｃがハイレベルになると、コンデンサＣ１は定電圧発生回路部２から出力される定電圧Ｖ１まで充電されるが、定電圧発生回路部２の出力電流が小さいことからコンデンサＣ１を充電するのに時間を要し、出力端子ＯＵＴが定電圧Ｖ１になるまで時間がかかる。しかし、スイッチＳＷ１がオフすると共にスイッチＳＷ２がオンすることから、コンデンサＣ１は、コンデンサＣ２からも充電され急速に充電される。
ここで、コンデンサＣ２の静電容量をＣ２、制御信号ＳｃがローレベルのときのコンデンサＣ２の電圧をＶ２（＝Ｖｄｄ）、コンデンサＣ１の静電容量をＣ１としたとき、下記（１）式を満たすように設定することにより、コンデンサＣ２からコンデンサＣ１への充電が完了したときのコンデンサＣ１の電圧を、前記した定電圧Ｖ１とほぼ等しくすることができる。
Ｖ２／Ｖ１＝（Ｃ１＋Ｃ２）／Ｃ２………………（１）
このようにして、制御信号Ｓｃがローレベルからハイレベルになったときに、出力端子ＯＵＴを急速に定電圧Ｖ１にすることができる。また、出力端子ＯＵＴから定電圧Ｖ１を出力するとき、出力端子ＯＵＴと接地電圧との間にはコンデンサＣ１及びＣ２が並列に接続される。このことから、コンデンサＣ１及びＣ２の合成容量をノイズ防止用として使用していた従来のコンデンサの容量と同じになるようにすれば、バイパスコンデンサとしての特性も変わることはない。
図２は、図１で示した定電圧回路１の具体的な回路例を示した図である。
図２において、定電圧回路１は、電流源ｉ１、ＰＭＯＳトランジスタＭ１，Ｍ５，Ｍ７、ＮＭＯＳトランジスタＭ２〜Ｍ４，Ｍ８、インバータＩＮＶ１及びコンデンサＣ１，Ｃ２で構成されている。ＰＭＯＳトランジスタＭ５，Ｍ７は、電流源ｉ１から供給された電流の方向を反転させる第１のカレントミラー回路を形成している。ＰＭＯＳトランジスタＭ５及びＭ７の各ソースは入力電圧Ｖｄｄにそれぞれ接続され、ＰＭＯＳトランジスタＭ７及びＭ５の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ７のドレインに接続されている。ＰＭＯＳトランジスタＭ７のドレインとＮＭＯＳトランジスタＭ８のドレインとの間には電流源ｉ１が接続され、ＮＭＯＳトランジスタＭ８のソースは接地電圧に接続され、ＮＭＯＳトランジスタＭ８のゲートには制御信号Ｓｃが入力されている。
ＰＭＯＳトランジスタＭ５のドレインは、ＮＭＯＳトランジスタＭ２のドレインが接続され、該接続部Ａと接地電圧との間には、コンデンサＣ２が接続されると共にＮＭＯＳトランジスタＭ２及びＭ３の直列回路が接続されている。また、入力電圧Ｖｄｄと接続部Ａとの間にはＰＭＯＳトランジスタＭ１が接続されている。ＮＭＯＳトランジスタＭ２とＭ３との接続部をＢとすると、該接続部Ｂは出力端子ＯＵＴに接続され、接続部Ｂと接地電圧との間にはＮＭＯＳトランジスタＭ４とコンデンサＣ１が並列に接続されている。ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２の各ゲートには制御信号Ｓｃがそれぞれ入力され、ＮＭＯＳトランジスタＭ３には、インバータＩＮＶ１を介して制御信号Ｓｃが入力されている。
このような構成において、ＰＭＯＳトランジスタＭ１が図１のスイッチＳＷ１をなし、ＮＭＯＳトランジスタＭ２が図１のスイッチＳＷ２をなし、電流源ｉ１、ＰＭＯＳトランジスタＭ５，Ｍ７、ＮＭＯＳトランジスタＭ２〜Ｍ４，Ｍ８及びインバータＩＮＶ１が図１の定電圧発生回路部２をなしている。すなわち、定電圧発生回路部２を構成するＮＭＯＳトランジスタＭ２は、図１のスイッチＳＷ２をもなしている。制御信号Ｓｃがハイレベルのとき定電圧発生回路部２は作動し、制御信号Ｓｃがローレベルのとき定電圧発生回路部２はスリープ状態になって定電圧Ｖ１の出力を停止する。
ここで、制御信号Ｓｃがローレベルのときについて説明する。
制御信号Ｓｃがローレベルになると、ＮＭＯＳトランジスタＭ２及びＭ８がそれぞれオフし、ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ３がそれぞれオンする。このため、ＮＭＯＳトランジスタＭ３がオンすることによって接続部Ｂはほぼ接地電圧になり、コンデンサＣ１の電荷がＮＭＯＳトランジスタＭ３を介して放電される。また、ＮＭＯＳトランジスタＭ８がオフすることから第１のカレントミラー回路の入力端をなすＰＭＯＳトランジスタＭ７のドレインに電流が供給されなくなり、第１のカレントミラー回路の出力端をなすＰＭＯＳトランジスタＭ５のドレインから電流が出力されなくなる。更に、ＮＭＯＳトランジスタＭ２がオフすることから、接続部Ａと接続部Ｂとの接続が遮断される。
このような状態でＰＭＯＳトランジスタＭ１がオンすることから、コンデンサＣ２は、入力電圧Ｖｄｄまで急速に充電される。なお、コンデンサＣ２を急速充電すする必要がない場合は、ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ８を削除し、ＰＭＯＳトランジスタＭ７のドレインと接地電圧との間に定電流源ｉ１を接続するようにしてもよい。この場合、コンデンサＣ２は、常時オンするＰＭＯＳトランジスタＭ５によって入力電圧Ｖｄｄまで定電流で充電される。このように、制御信号Ｓｃがローレベルの場合は、定電圧発生回路部２に動作電流が流れないようにすると共に、コンデンサＣ２が入力電圧Ｖｄｄまで急速に充電される。
次に、制御信号Ｓｃがハイレベルになった場合の動作について説明する。
制御信号Ｓｃがハイレベルになると、ＮＭＯＳトランジスタＭ２及びＭ８がそれぞれオンし、ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ３がそれぞれオフする。このため、ＮＭＯＳトランジスタＭ３がオフすることによってコンデンサＣ１の放電が停止し、ＮＭＯＳトランジスタＭ８がオンすることから第１のカレントミラー回路の入力端をなすＰＭＯＳトランジスタＭ７のドレインに電流が供給され、第１のカレントミラー回路の出力端をなすＰＭＯＳトランジスタＭ５のドレインから電流が出力される。
ＰＭＯＳトランジスタＭ５のゲートには、入力電圧Ｖｄｄを基準電圧とした固定電圧Ｖｒ１が印加される。更に、ＮＭＯＳトランジスタＭ２がオンすることから、接続部Ａと接続部Ｂが接続される。このような状態でＰＭＯＳトランジスタＭ１がオフすることから入力電圧Ｖｄｄまで充電されたコンデンサＣ２が放電し、コンデンサＣ１は、コンデンサＣ２の放電によって急速に充電される。前記（１）式が成り立つように設定することにより、コンデンサＣ２からコンデンサＣ１への充電が完了したときのコンデンサＣ１の電圧を、前記した電圧Ｖ１とほぼ等しくすることができる。
なお、ＮＭＯＳトランジスタＭ４のゲート電圧、すなわち出力電圧Ｖｏ１の電圧値Ｖ１は、ＮＭＯＳトランジスタＭ４のドレイン電流となる第１のカレントミラー回路のＰＭＯＳトランジスタＭ５から出力される電流値と、ＮＭＯＳトランジスタＭ４のゲート電圧−ドレイン電流特性で自動的に決まる値であり、コンデンサＣ１の充電電圧の上限はＮＭＯＳトランジスタＭ４のゲート電圧である出力電圧Ｖｏ１（＝Ｖ１）によって規制される。コンデンサＣ１の電圧が電圧値Ｖ１に達すると、出力電圧Ｖｏ１は電圧Ｖ１で一定になる。
このように、コンデンサＣ１及びＣ２における各静電容量と充電時の各電圧Ｖ１，Ｖ２を前記（１）式が成り立つように設定することにより、コンデンサＣ１の充電電圧を検出することなく、目的とする電圧Ｖ１までコンデンサＣ１を急速に充電することができるようになる。このため、回路に悪影響を与える電圧検出手段を用いることなくノイズ防止用コンデンサＣ１の急速充電を行うことができる。更に、入力電圧Ｖｄｄは電源電圧と異なる任意の電圧を出力する定電圧源から供給される電圧であってもよい。この場合、前記（１）式を用いる場合は、Ｖ２を該定電圧源から供給される電圧にすればよい。
次に、図３は、図１で示した定電圧回路１の他の具体的な回路例を示した図である。なお、図３では、図２と同じもの又は同様のものは同じ符号で示している。
図３において、定電圧回路１は、所定の基準電圧Ｖｒ２を生成して出力する基準電圧源１１、ＰＭＯＳトランジスタＭ１、ＮＭＯＳトランジスタＭ２，Ｍ３、コンデンサＣ１，Ｃ２、インバータＩＮＶ１及び抵抗Ｒ１，Ｒ２で構成されている。基準電圧Ｖｒ２とＮＭＯＳトランジスタＭ２のドレインとの間には抵抗Ｒ２が接続され、抵抗Ｒ２とＮＭＯＳトランジスタＭ２のドレインとの接続部をＡとする。
基準電圧Ｖｒ２と接続部Ａとの間にはＰＭＯＳトランジスタＭ１が接続され、接続部Ａと接地電圧との間にはコンデンサＣ２が接続されている。また、接続部Ａと接地電圧との間には、ＮＭＯＳトランジスタＭ２及びＭ３が直列に接続され、ＮＭＯＳトランジスタＭ２とＭ３との接続部をＢとする。該接続部Ｂは出力端子ＯＵＴに接続され、接続部Ｂと接地電圧との間には抵抗Ｒ１とコンデンサＣ１が並列に接続されている。ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２の各ゲートには制御信号Ｓｃがそれぞれ入力され、ＮＭＯＳトランジスタＭ３には、インバータＩＮＶ１を介して制御信号Ｓｃが入力されている。
このような構成において、ＰＭＯＳトランジスタＭ１が図１のスイッチＳＷ１をなし、ＮＭＯＳトランジスタＭ２が図１のスイッチＳＷ２をなし、基準電圧源１１、ＮＭＯＳトランジスタＭ２，Ｍ３、インバータＩＮＶ１及び抵抗Ｒ１，Ｒ２が図１の定電圧発生回路部２をなしている。すなわち、定電圧発生回路部２を構成するＮＭＯＳトランジスタＭ２は、図１のスイッチＳＷ２をもなしている。また、基準電圧Ｖｒ２は、図１の入力電圧Ｖｄｄに相当するが、基準電圧源１１が入力電圧Ｖｄｄから基準電圧Ｖｒ２を生成して出力するようにしてもよい。制御信号Ｓｃがハイレベルのとき定電圧発生回路部２は作動し、制御信号Ｓｃがローレベルのとき定電圧発生回路部２はスリープ状態になって定電圧Ｖ１の出力を停止する。
ここで、制御信号Ｓｃがローレベルのときについて説明する。
制御信号Ｓｃがローレベルになると、ＮＭＯＳトランジスタＭ２がオフし、ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ３がそれぞれオンする。このため、ＮＭＯＳトランジスタＭ３がオンすることによって接続部Ｂはほぼ接地電圧になり、コンデンサＣ１の電荷がＮＭＯＳトランジスタＭ３を介して放電される。また、ＮＭＯＳトランジスタＭ２がオフすることから、接続部Ａと接続部Ｂとの接続、すなわち抵抗Ｒ２と抵抗Ｒ１との接続が遮断され、基準電圧源１１から抵抗Ｒ２を介して抵抗Ｒ１に流れる電流を遮断している。このような状態でＰＭＯＳトランジスタＭ１がオンすることから、コンデンサＣ２は、基準電圧Ｖｒ２まで急速に充電される。
このように、制御信号Ｓｃがローレベルの場合は、定電圧発生回路部２に動作電流が流れないようにすると共に、コンデンサＣ２が基準電圧Ｖｒ２まで急速に充電される。なお、コンデンサＣ２へは抵抗Ｒ２を介しても充電を行うことができるため、制御信号Ｓｃがローレベルになるスリープ状態時にコンデンサＣ２を急速充電する必要がない場合は、ＰＭＯＳトランジスタＭ１はなくてもよい。このように、制御信号Ｓｃがローレベルの場合は、抵抗Ｒ２と抵抗Ｒ１に流れる電流を遮断すると共に、コンデンサＣ２を基準電圧Ｖｒ２まで充電させる。
次に、制御信号Ｓｃがハイレベルになった場合の動作について説明する。
制御信号Ｓｃがハイレベルになると、ＮＭＯＳトランジスタＭ２がオンし、ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ３がそれぞれオフする。このため、ＮＭＯＳトランジスタＭ３がオフすることによってコンデンサＣ１の放電が停止し、ＮＭＯＳトランジスタＭ２がオンすることから、接続部Ａと接続部Ｂが接続される。このような状態でＰＭＯＳトランジスタＭ１がオフすることから基準電圧Ｖｒ２まで充電されたコンデンサＣ２が放電し、コンデンサＣ１は、コンデンサＣ２の放電によって急速に充電される。
前記（１）式が成り立つように設定することにより、コンデンサＣ２からコンデンサＣ１への充電が完了したときのコンデンサＣ１の電圧を、前記した定電圧Ｖ１とほぼ等しくすることができる。なお、定電圧発生回路部２が作動状態であるときのコンデンサＣ１の充電電圧の上限は、抵抗Ｒ１の電圧降下と同じ電圧であり、基準電圧Ｖｒ２及び抵抗Ｒ１，Ｒ２によって規制される。なお、基準電圧Ｖｒ２は出力電圧Ｖｏ１の基準になる電圧で、安定度が満足できれば基準電圧Ｖｒ２の代わりに入力電圧Ｖｄｄを使用してもよい。
このように、図３においても、コンデンサＣ１及びＣ２における各静電容量と充電時の各電圧Ｖ１，Ｖ２を前記（１）式が成り立つように設定することにより、コンデンサＣ１の充電電圧を検出することなく、目的とする電圧Ｖ１までコンデンサＣ１を急速に充電することができるようになる。このため、回路に悪影響を与える電圧検出手段を用いることなくノイズ防止用コンデンサＣ１の急速充電を行うことができ、出力電圧Ｖｏの立ち上がり時間を大幅に短縮することができる。
次に、図４は、定電圧回路１を差動増幅回路にバイアス電流を供給する電流源に使用して、増幅器、例えば誤差増幅器に適用した場合を示した回路図であり、リニアレギュレータの場合を例にして示している。なお、図４では、図２の定電圧回路１を使用した場合を例にして示している。
図４において、リニアレギュレータ２０は、入力端子ＩＮ１に入力された電圧Ｖｄｄを所定の電圧に変換して出力電圧Ｖｏｕｔを生成し出力端子ＯＵＴ１から出力する。
リニアレギュレータ２０は、所定の基準電圧Ｖｒ３を生成して出力する基準電圧発生回路２１と、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｄ１を生成し出力する出力電圧検出用の抵抗２２，２３と、ゲートに入力される信号に応じて出力端子ＯＵＴ１に出力する電流の制御を行って出力電圧Ｖｏｕｔの制御を行うＰＭＯＳトランジスタからなる電圧制御トランジスタＭ２１と、分圧電圧Ｖｄ１が基準電圧Ｖｒ３になるように電圧制御トランジスタＭ２１の動作制御を行う誤差増幅器２４とを備えている。
誤差増幅器２４は、ＮＭＯＳトランジスタＭ２２〜Ｍ２４、ＰＭＯＳトランジスタＭ２５，Ｍ２６及び定電圧回路１で構成されている。ＮＭＯＳトランジスタＭ２２及びＭ２３は差動対をなし、ＰＭＯＳトランジスタＭ２５及びＭ２６はカレントミラー回路を形成して該差動対の負荷をなしている。ＰＭＯＳトランジスタＭ２５及びＭ２６において、各ソースは入力端子ＩＮ１（Ｖｄｄ）にそれぞれ接続され、各ゲートは接続され該接続部はＰＭＯＳトランジスタＭ２５のドレインに接続されている。ＰＭＯＳトランジスタＭ２５のドレインはＮＭＯＳトランジスタＭ２２のドレインに、ＰＭＯＳトランジスタＭ２６のドレインはＮＭＯＳトランジスタＭ２３のドレインにそれぞれ接続されている。
ＮＭＯＳトランジスタＭ２２及びＭ２３の各ソースは接続され、該接続部と接地電圧との間にＮＭＯＳトランジスタＭ２４が接続されている。基準電圧発生回路２１は、入力電圧Ｖｄｄを電源にして作動し、ＮＭＯＳトランジスタＭ２３のゲートには基準電圧Ｖｒ３が入力され、ＮＭＯＳトランジスタＭ２４のゲートには定電圧回路１からの定電圧Ｖ１が入力され、ＮＭＯＳトランジスタＭ２４及び定電圧回路１は定電流源をなす。ＮＭＯＳトランジスタＭ２２のゲートには、分圧電圧Ｖｄ１が入力され、ＰＭＯＳトランジスタＭ２６とＮＭＯＳトランジスタＭ２３との接続部は、電圧制御トランジスタＭ２１のゲートに接続されている。このような構成において、誤差増幅器２４は、分圧電圧Ｖｄ１が基準電圧Ｖｒ３になるように電圧制御トランジスタＭ２１の動作制御を行い、電圧制御トランジスタＭ２１から出力される電流を制御する。
なお、図４では、図２の定電圧回路１を使用した場合を示したが、図３の定電圧回路１を使用した場合、図４は図５のようになる。
一方、スイッチングレギュレータの場合は、図６のようになり、図６では降圧型のスイッチングレギュレータを例にして示している。なお、図６では、図４と同じもの又は同様のものは同じ符号で示している。
図６において、降圧型のスイッチングレギュレータ３０は、入力端子ＩＮ１に入力された入力電圧Ｖｄｄを所定の電圧に変換して出力端子ＯＵＴ１から出力する。
スイッチングレギュレータ３０は、入力端子ＩＮ１に入力された入力電圧Ｖｄｄの出力制御を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ３１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ３２と、平滑用のインダクタＬ及びコンデンサＣと、出力端子ＯＵＴ１から出力される電圧Ｖｏｕｔを分圧して分圧電圧Ｖｄ１を生成し出力する出力電圧検出用の抵抗２２，２３とを備えている。
また、スイッチングレギュレータ３０は、所定の基準電圧Ｖｒ３を生成して出力する基準電圧発生回路３１と、前記分圧電圧Ｖｄ１と該基準電圧Ｖｒ３との電圧比較を行い、該比較結果に応じた電圧Ｖｅｒを生成して出力する誤差増幅器２４と、所定の周波数の三角波信号ＴＷを生成して出力する三角波発生回路３２と、該誤差増幅器２４の出力電圧Ｖｅｒと三角波信号ＴＷからスイッチングトランジスタＭ３１及び同期整流用トランジスタＭ３２に対してＰＷＭ制御を行ってスイッチングトランジスタＭ３１及び同期整流用トランジスタＭ３２のスイッチング制御を行うＰＷＭ制御回路３３とを備えている。
一方、ＰＷＭ制御回路３３は、誤差増幅器２４の出力電圧Ｖｅｒと三角波発生回路３２らの三角波信号ＴＷからＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力するＰＷＭ回路３４と、該ＰＷＭ回路３４からのパルス信号Ｓｐｗに応じて、スイッチングトランジスタＭ３１のスイッチング制御を行うための制御信号ＰＤと同期整流用トランジスタＭ３２のスイッチング制御を行うための制御信号ＮＤをそれぞれ生成してスイッチングトランジスタＭ３１及び同期整流用トランジスタＭ３２をそれぞれ駆動するドライブ回路３５とを備えている。
入力端子ＩＮ１と接地電圧との間には、スイッチングトランジスタＭ３１と同期整流用トランジスタＭ３２が直列に接続され、スイッチングトランジスタＭ３１と同期整流用トランジスタＭ３２との接続部と出力端子ＯＵＴ１との間にはインダクタＬが接続され、出力端子ＯＵＴ１と接地電圧との間には、コンデンサＣが接続されると共に抵抗２２と抵抗２３の直列回路が接続されている。抵抗２２と抵抗２３との接続部は、誤差増幅器２４の反転入力端に接続され、誤差増幅器２４の非反転入力端には基準電圧Ｖｒ３が入力されている。
誤差増幅器２４の出力電圧Ｖｅｒは、ＰＷＭ回路３４をなすコンパレータの反転入力端に出力され、三角波発生回路３２からの三角波信号ＴＷは、ＰＷＭ回路３４をなすコンパレータの非反転入力端に出力される。ＰＷＭ回路３４からのパルス信号Ｓｐｗはドライブ回路３５に出力される。ドライブ回路３５は、スイッチングトランジスタＭ３１のスイッチング制御を行うための制御信号ＰＤをスイッチングトランジスタＭ３１のゲートに出力し、同期整流用トランジスタＭ３２のスイッチング制御を行うための制御信号ＮＤを同期整流用トランジスタＭ３２のゲートに出力する。
このような構成において、スイッチングトランジスタＭ３１がスイッチング動作を行い、スイッチングトランジスタＭ３１がオンしたときに、インダクタＬに電流が供給される。このとき、同期整流用トランジスタＭ３２はオフしている。スイッチングトランジスタＭ３１がオフすると、同期整流用トランジスタＭ３２がオンし、インダクタＬに蓄えられていたエネルギーが同期整流用トランジスタＭ３２を通して放出される。このとき発生した電流は、コンデンサＣで平滑されて出力端子ＯＵＴ１から出力される。また、出力端子ＯＵＴ１から出力される出力電圧Ｖｏｕｔは、出力電圧検出用の抵抗２２と２３で分圧され、該分圧電圧Ｖｄ１が誤差増幅器２４の反転入力端に入力されている。
スイッチングレギュレータ３０の出力電圧Ｖｏｕｔが大きくなると、誤差増幅器２４の出力電圧が低下し、ＰＷＭ回路３４からのパルス信号Ｓｐｗのデューティサイクルは小さくなる。その結果、スイッチングトランジスタＭ３１がオンする時間が短くなり、スイッチングレギュレータ３０の出力電圧Ｖｏｕｔが低下するように制御される。スイッチングレギュレータ３０の出力電圧Ｖｏｕｔが小さくなると、前記と逆の動作を行い、結果としてスイッチングレギュレータ３０の出力電圧Ｖｏｕｔが一定になるように制御される。
なお、図４及び図５の基準電圧発生回路２１及び図６の基準電圧発生回路３１に、図１から図３で示した定電圧回路１をそれぞれ使用してもよく、この場合、基準電圧発生回路２１及び３１からそれぞれ出力される基準電圧Ｖｒ３は、定電圧回路１の出力電圧Ｖｏ１になる。また、図４から図６では、定電圧回路１を使用した増幅器として誤差増幅器を例にして説明したが、本発明はこれに限定するものではなく、定電流バイアスの供給が必要な増幅器全般や、基準電圧の入力を備えた増幅器全般に適用するものである。
このように、本第１の実施の形態における定電圧回路は、制御信号Ｓｃがローレベルのとき、スイッチＳＷ１がオンしてスイッチＳＷ２がオフすることから、コンデンサＣ１の電荷が放電されると共にコンデンサＣ２が電圧Ｖｄｄまで急速に充電され、制御信号Ｓｃがハイレベルになると、スイッチＳＷ１がオフすると共にスイッチＳＷ２がオンし、コンデンサＣ１が、コンデンサＣ２から急速に充電されるようにした。このことから、ノイズ防止用コンデンサの充電電圧を検出することなく、該ノイズ防止用コンデンサを急速に充電することができ、出力電圧が所定の定電圧になるまでの時間を短縮することができる。
本発明の第１の実施の形態における定電圧回路の構成例を示した概略図である。 図１で示した定電圧回路１の具体的な回路例を示した図である。 図１で示した定電圧回路１の他の具体的な回路例を示した図である。 図２の定電圧回路１を誤差増幅器に使用した例を示した回路図である。 図３の定電圧回路１を誤差増幅器に使用した他の例を示した回路図である。 定電圧回路１を使用した誤差増幅器の他の使用例を示した図である。 従来の定電圧回路の例を示した概略図である。 従来の定電圧電源回路の例を示した図である。
符号の説明
１ 定電圧回路
２ 定電圧発生回路部
１１ 基準電圧源
２０ リニアレギュレータ
３０ スイッチングレギュレータ
２１，３１ 基準電圧発生回路
２２，２３ 出力電圧検出用の抵抗
２４ 誤差増幅器
３２ 三角波発生回路
３３ ＰＷＭ制御回路
３４ ＰＷＭ回路
３５ ドライブ回路
Ｃ１，Ｃ２ ノイズ防止用コンデンサ
ＳＷ１，ＳＷ２ スイッチ
ｉ１ 電流源
Ｍ１，Ｍ５，Ｍ７，Ｍ２５，Ｍ２６ ＰＭＯＳトランジスタ
Ｍ２〜Ｍ４，Ｍ８，Ｍ２２〜Ｍ２４ ＮＭＯＳトランジスタ
ＩＮＶ１ インバータ
Ｒ１，Ｒ２ 抵抗
Ｍ２１ 電圧制御トランジスタ
Ｍ３１ スイッチングトランジスタ
Ｍ３２ 同期整流用トランジスタ
Ｌ インダクタ
Ｃ コンデンサ

Claims (25)

  1. 外部から入力された制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧回路において、
    前記制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧発生回路部と、
    前記定電圧Ｖ１を出力する該定電圧発生回路部の出力端に接続された第１コンデンサと、
    該第１コンデンサの充電を行う第２コンデンサと、
    前記制御信号Ｓｃに応じて該第２コンデンサの充放電制御を行うスイッチ回路部と、
    を備え、
    前記スイッチ回路部は、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を停止する場合、第２コンデンサに前記入力電圧Ｖｄｄを印加して第２コンデンサの充電を行うと共に第２コンデンサの第１コンデンサへの放電を遮断し、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を開始する場合、第２コンデンサへの前記入力電圧Ｖｄｄの印加を遮断すると共に第２コンデンサに充電された電荷を第１コンデンサに放電して第１コンデンサの充電を行うことを特徴とする定電圧回路。
  2. 前記定電圧発生回路部は、前記制御信号Ｓｃによって所定の定電圧Ｖ１の出力を停止する場合、第１コンデンサに充電された電荷を放電させることを特徴とする請求項１記載の定電圧回路。
  3. 前記スイッチ回路部は、
    前記制御信号Ｓｃに応じて第２コンデンサを入力電圧Ｖｄｄで充電する第１スイッチ回路と、
    前記制御信号Ｓｃに応じて第１コンデンサを第２コンデンサの電圧で充電する第２スイッチ回路と、
    を備えることを特徴とする請求項１又は２記載の定電圧回路。
  4. 前記第１コンデンサ及び第２コンデンサは、定電圧発生回路部から出力された定電圧に重畳するノイズを除去するためのノイズ防止用コンデンサであることを特徴とする請求項１、２又は３記載の定電圧回路。
  5. 前記第１コンデンサ及び第２コンデンサは、前記第１コンデンサの静電容量Ｃ１と第２コンデンサの静電容量Ｃ２が、
    Ｖｄｄ／Ｖ１＝（Ｃ１＋Ｃ２）／Ｃ２
    の関係を有することを特徴とする請求項１、２、３又は４記載の定電圧回路。
  6. 前記定電圧発生回路部、第１コンデンサ、第２コンデンサ及びスイッチ回路部は、１つのＩＣに集積されることを特徴とする請求項１、２、３、４又は５記載の定電圧回路。
  7. 外部から入力された制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧回路からの該定電圧Ｖ１を電流に変換して定電流を生成し出力する定電流源において、
    前記定電圧回路は、
    前記制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧発生回路部と、
    前記定電圧Ｖ１を出力する該定電圧発生回路部の出力端に接続された第１コンデンサと、
    該第１コンデンサの充電を行う第２コンデンサと、
    前記制御信号Ｓｃに応じて該第２コンデンサの充放電制御を行うスイッチ回路部と、
    を備え、
    前記スイッチ回路部は、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を停止する場合、第２コンデンサに前記入力電圧Ｖｄｄを印加して第２コンデンサの充電を行うと共に第２コンデンサの第１コンデンサへの放電を遮断し、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を開始する場合、第２コンデンサへの前記入力電圧Ｖｄｄの印加を遮断すると共に第２コンデンサに充電された電荷を第１コンデンサに放電して第１コンデンサの充電を行うことを特徴とする定電流源。
  8. 前記定電圧発生回路部は、前記制御信号Ｓｃによって所定の定電圧Ｖ１の出力を停止する場合、第１コンデンサに充電された電荷を放電させることを特徴とする請求項７記載の定電流源。
  9. 前記スイッチ回路部は、
    前記制御信号Ｓｃに応じて第２コンデンサを入力電圧Ｖｄｄで充電する第１スイッチ回路と、
    前記制御信号Ｓｃに応じて第１コンデンサを第２コンデンサの電圧で充電する第２スイッチ回路と、
    を備えることを特徴とする請求項７又は８記載の定電流源。
  10. 前記第１コンデンサ及び第２コンデンサは、定電圧発生回路部から出力された定電圧に重畳するノイズを除去するためのノイズ防止用コンデンサであることを特徴とする請求項７、８又は９記載の定電流源。
  11. 前記第１コンデンサ及び第２コンデンサは、前記第１コンデンサの静電容量Ｃ１と第２コンデンサの静電容量Ｃ２が、
    Ｖｄｄ／Ｖ１＝（Ｃ１＋Ｃ２）／Ｃ２
    の関係を有することを特徴とする請求項７、８、９又は１０記載の定電流源。
  12. 前記定電流源は、１つのＩＣに集積されることを特徴とする請求項７、８、９、１０又は１１記載の定電流源。
  13. 外部から入力された制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧回路からの該定電圧Ｖ１を電流に変換して定電流を生成して増幅回路のバイアス電流の供給を行う定電流源を備えた増幅器において、
    前記定電圧回路は、
    前記制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧発生回路部と、
    前記定電圧Ｖ１を出力する該定電圧発生回路部の出力端に接続された第１コンデンサと、
    該第１コンデンサの充電を行う第２コンデンサと、
    前記制御信号Ｓｃに応じて該第２コンデンサの充放電制御を行うスイッチ回路部と、
    を備え、
    前記スイッチ回路部は、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を停止する場合、第２コンデンサに前記入力電圧Ｖｄｄを印加して第２コンデンサの充電を行うと共に第２コンデンサの第１コンデンサへの放電を遮断し、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を開始する場合、第２コンデンサへの前記入力電圧Ｖｄｄの印加を遮断すると共に第２コンデンサに充電された電荷を第１コンデンサに放電して第１コンデンサの充電を行うことを特徴とする増幅器。
  14. 前記定電圧発生回路部は、前記制御信号Ｓｃによって所定の定電圧Ｖ１の出力を停止する場合、第１コンデンサに充電された電荷を放電させることを特徴とする請求項１３記載の増幅器。
  15. 前記スイッチ回路部は、
    前記制御信号Ｓｃに応じて第２コンデンサを入力電圧Ｖｄｄで充電する第１スイッチ回路と、
    前記制御信号Ｓｃに応じて第１コンデンサを第２コンデンサの電圧で充電する第２スイッチ回路と、
    を備えることを特徴とする請求項１３又は１４記載の増幅器。
  16. 前記第１コンデンサ及び第２コンデンサは、定電圧発生回路部から出力された定電圧に重畳するノイズを除去するためのノイズ防止用コンデンサであることを特徴とする請求項１３、１４又は１５記載の増幅器。
  17. 前記第１コンデンサ及び第２コンデンサは、前記第１コンデンサの静電容量Ｃ１と第２コンデンサの静電容量Ｃ２が、
    Ｖｄｄ／Ｖ１＝（Ｃ１＋Ｃ２）／Ｃ２
    の関係を有することを特徴とする請求項１３、１４、１５又は１６記載の増幅器。
  18. 前記増幅回路は、差動対を有する差動増幅回路であり、前記定電流源は、該差動対にバイス電流を供給することを特徴とする請求項１３、１４、１５、１６又は１７記載の増幅器。
  19. 前記増幅器は、１つのＩＣに集積されることを特徴とする請求項１３、１４、１５、１６、１７又は１８記載の増幅器。
  20. 外部から入力された制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧回路からの該定電圧Ｖ１を電流に変換して定電流を生成して増幅回路のバイアス電流の供給を行う定電流源を有し、出力端子の電圧が所定の電圧になるように、入力端子と該出力端子に接続されたトランジスタの動作制御を行う増幅器を備えた、前記入力端子に入力された電圧を所定の電圧に変換して前記出力端子から出力する電源回路において、
    前記定電圧回路は、
    前記制御信号Ｓｃに応じて、入力電圧Ｖｄｄを所定の定電圧Ｖ１に変換して出力する定電圧発生回路部と、
    前記定電圧Ｖ１を出力する該定電圧発生回路部の出力端に接続された第１コンデンサと、
    該第１コンデンサの充電を行う第２コンデンサと、
    前記制御信号Ｓｃに応じて該第２コンデンサの充放電制御を行うスイッチ回路部と、
    を備え、
    前記スイッチ回路部は、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を停止する場合、第２コンデンサに前記入力電圧Ｖｄｄを印加して第２コンデンサの充電を行うと共に第２コンデンサの第１コンデンサへの放電を遮断し、前記制御信号Ｓｃによって定電圧発生回路部が所定の定電圧Ｖ１の出力を開始する場合、第２コンデンサへの前記入力電圧Ｖｄｄの印加を遮断すると共に第２コンデンサに充電された電荷を第１コンデンサに放電して第１コンデンサの充電を行うことを特徴とする電源回路。
  21. 前記定電圧発生回路部は、前記制御信号Ｓｃによって所定の定電圧Ｖ１の出力を停止する場合、第１コンデンサに充電された電荷を放電させることを特徴とする請求項２０記載の電源回路。
  22. 前記スイッチ回路部は、
    前記制御信号Ｓｃに応じて第２コンデンサを入力電圧Ｖｄｄで充電する第１スイッチ回路と、
    前記制御信号Ｓｃに応じて第１コンデンサを第２コンデンサの電圧で充電する第２スイッチ回路と、
    を備えることを特徴とする請求項２０又は２１記載の電源回路。
  23. 前記第１コンデンサ及び第２コンデンサは、定電圧発生回路部から出力された定電圧に重畳するノイズを除去するためのノイズ防止用コンデンサであることを特徴とする請求項２０、２１又は２２記載の電源回路。
  24. 前記第１コンデンサ及び第２コンデンサは、前記第１コンデンサの静電容量Ｃ１と第２コンデンサの静電容量Ｃ２が、
    Ｖｄｄ／Ｖ１＝（Ｃ１＋Ｃ２）／Ｃ２
    の関係を有することを特徴とする請求項２０、２１、２２又は２３記載の電源回路。
  25. 前記増幅回路は、差動対を有する差動増幅回路であり、前記定電流源は、該差動対にバイス電流を供給することを特徴とする請求項２０、２１、２２、２３又は２４記載の電源回路。
JP2004220261A 2004-07-28 2004-07-28 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 Expired - Fee Related JP4473669B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004220261A JP4473669B2 (ja) 2004-07-28 2004-07-28 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路
US11/189,607 US7202655B2 (en) 2004-07-28 2005-07-25 Constant voltage circuit and constant current source, amplifier, and power supply circuit using the same
US11/710,192 US7368900B2 (en) 2004-07-28 2007-02-22 Constant voltage circuit and constant current source, amplifier, and power supply circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004220261A JP4473669B2 (ja) 2004-07-28 2004-07-28 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路

Publications (2)

Publication Number Publication Date
JP2006042524A true JP2006042524A (ja) 2006-02-09
JP4473669B2 JP4473669B2 (ja) 2010-06-02

Family

ID=35731393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004220261A Expired - Fee Related JP4473669B2 (ja) 2004-07-28 2004-07-28 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路

Country Status (2)

Country Link
US (2) US7202655B2 (ja)
JP (1) JP4473669B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011118602A (ja) * 2009-12-02 2011-06-16 Renesas Electronics Corp 半導体装置
JP2017111848A (ja) * 2015-12-18 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体集積回路
JP2018055747A (ja) * 2016-09-29 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133766A (ja) * 2005-11-11 2007-05-31 Ricoh Co Ltd 定電圧回路及び定電圧回路の制御方法
US8144125B2 (en) 2006-03-30 2012-03-27 Cypress Semiconductor Corporation Apparatus and method for reducing average scan rate to detect a conductive object on a sensing device
US8040142B1 (en) 2006-03-31 2011-10-18 Cypress Semiconductor Corporation Touch detection techniques for capacitive touch sense systems
US20070241738A1 (en) * 2006-04-12 2007-10-18 Dalius Baranauskas Start up circuit apparatus and method
US8547114B2 (en) 2006-11-14 2013-10-01 Cypress Semiconductor Corporation Capacitance to code converter with sigma-delta modulator
US8089288B1 (en) * 2006-11-16 2012-01-03 Cypress Semiconductor Corporation Charge accumulation capacitance sensor with linear transfer characteristic
JP2008211115A (ja) * 2007-02-28 2008-09-11 Ricoh Co Ltd 半導体装置
US8144126B2 (en) 2007-05-07 2012-03-27 Cypress Semiconductor Corporation Reducing sleep current in a capacitance sensing system
US9500686B1 (en) 2007-06-29 2016-11-22 Cypress Semiconductor Corporation Capacitance measurement system and methods
US8570053B1 (en) 2007-07-03 2013-10-29 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
US8169238B1 (en) 2007-07-03 2012-05-01 Cypress Semiconductor Corporation Capacitance to frequency converter
US8089289B1 (en) 2007-07-03 2012-01-03 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
US8525798B2 (en) 2008-01-28 2013-09-03 Cypress Semiconductor Corporation Touch sensing
US8319505B1 (en) 2008-10-24 2012-11-27 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US8358142B2 (en) 2008-02-27 2013-01-22 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US9104273B1 (en) 2008-02-29 2015-08-11 Cypress Semiconductor Corporation Multi-touch sensing method
US8278893B2 (en) 2008-07-16 2012-10-02 Infineon Technologies Ag System including an offset voltage adjusted to compensate for variations in a transistor
US8321174B1 (en) 2008-09-26 2012-11-27 Cypress Semiconductor Corporation System and method to measure capacitance of capacitive sensor array
US8723827B2 (en) 2009-07-28 2014-05-13 Cypress Semiconductor Corporation Predictive touch surface scanning
JP2011045220A (ja) * 2009-08-24 2011-03-03 Panasonic Corp 端末装置及び供給電流制御方法
EP2354882B1 (en) * 2010-02-10 2017-04-26 Nxp B.V. Switchable current source circuit and method
TWI439837B (zh) * 2011-08-26 2014-06-01 Richtek Technology Corp 穩壓電路控制器
JP2013051858A (ja) * 2011-08-31 2013-03-14 Toshiba Corp 定電圧電源回路及び半導体集積回路
US20130271102A1 (en) * 2012-04-12 2013-10-17 Roger Lin Power supply control structure
US9450506B2 (en) * 2012-08-13 2016-09-20 Massachusetts Institute Of Technology Apparatus for multi-level switched-capacitor rectification and DC-DC conversion
US9537456B2 (en) * 2012-10-30 2017-01-03 Eta Devices, Inc. Asymmetric multilevel backoff amplifier with radio-frequency splitter
US8829993B2 (en) 2012-10-30 2014-09-09 Eta Devices, Inc. Linearization circuits and methods for multilevel power amplifier systems
US9166536B2 (en) 2012-10-30 2015-10-20 Eta Devices, Inc. Transmitter architecture and related methods
US9825545B2 (en) 2013-10-29 2017-11-21 Massachusetts Institute Of Technology Switched-capacitor split drive transformer power conversion circuit
US9768731B2 (en) 2014-07-23 2017-09-19 Eta Devices, Inc. Linearity and noise improvement for multilevel power amplifier systems using multi-pulse drain transitions
CN108572686B (zh) * 2018-07-18 2024-02-06 富满微电子集团股份有限公司 一种应用于ac-dc系统的恒流装置
CN114518778A (zh) * 2020-11-20 2022-05-20 圣邦微电子（北京）股份有限公司 电源响应电路及模拟芯片

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0426899A (ja) 1990-05-22 1992-01-30 Brother Ind Ltd カラオケ装置
CH685189A5 (de) * 1993-11-19 1995-04-28 Marigen Sa Ultramikroemulsionen aus spontan dispergierbaren Konzentraten mit antitumoral wirksamen Xanthophyll-Estern.
US5774013A (en) * 1995-11-30 1998-06-30 Rockwell Semiconductor Systems, Inc. Dual source for constant and PTAT current
JP3516556B2 (ja) * 1996-08-02 2004-04-05 沖電気工業株式会社 内部電源回路
US5986481A (en) * 1997-03-24 1999-11-16 Kabushiki Kaisha Toshiba Peak hold circuit including a constant voltage generator

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011118602A (ja) * 2009-12-02 2011-06-16 Renesas Electronics Corp 半導体装置
JP2017111848A (ja) * 2015-12-18 2017-06-22 ルネサスエレクトロニクス株式会社 半導体装置および半導体集積回路
CN107017024A (zh) * 2015-12-18 2017-08-04 瑞萨电子株式会社 半导体装置和半导体集成电路
US10157679B2 (en) 2015-12-18 2018-12-18 Renesas Electronics Corporation Semiconductor device and semiconductor integrated circuit
CN107017024B (zh) * 2015-12-18 2021-04-16 瑞萨电子株式会社 半导体装置和半导体集成电路
JP2018055747A (ja) * 2016-09-29 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US7202655B2 (en) 2007-04-10
US20060022660A1 (en) 2006-02-02
US20070159155A1 (en) 2007-07-12
JP4473669B2 (ja) 2010-06-02
US7368900B2 (en) 2008-05-06

Similar Documents

Publication Publication Date Title
JP4473669B2 (ja) 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路
US8076914B2 (en) Switching regulator including low-pass filter configured to have time constant for step-up operation and time constant for step-down operation
TWI496394B (zh) Switch regulator
JP5287191B2 (ja) ヒステリシススイッチングレギュレータ及びその動作制御方法
US7522432B2 (en) Switching regulator and control circuit and method used therein
JP5287030B2 (ja) Ｄｃ−ｄｃコンバータおよび制御方法
KR100756615B1 (ko) 정전압 회로, 정전압 회로를 구비한 반도체 장치 및 정전압회로의 제어 방법
JP5315988B2 (ja) Ｄｃ−ｄｃコンバータ及びそのｄｃ−ｄｃコンバータを備えた電源回路
JP2009303317A (ja) 基準電圧発生回路及びその基準電圧発生回路を備えたｄｃ−ｄｃコンバータ
JP2009219179A (ja) 電流モード制御型スイッチングレギュレータ
JP4389858B2 (ja) 電源回路
JP5470772B2 (ja) 電流モード制御型スイッチングレギュレータ
JP5176433B2 (ja) スイッチングレギュレータ及びそのスイッチングレギュレータを使用したｄｃ−ｄｃ変換装置
JP4592408B2 (ja) 電源回路
JP2009278797A (ja) 昇圧コンバータ
JP5951358B2 (ja) 充電制御回路および充電回路
JP2009153278A (ja) スイッチング電源回路
JP2008178257A (ja) スイッチングレギュレータの制御回路およびそれを利用したスイッチングレギュレータならびに電子機器
JP2010029009A (ja) 電源回路及びその電源回路を使用したシステム電源装置
JP4316362B2 (ja) 電源回路
JP5398422B2 (ja) スイッチング電源装置
JP2014166092A (ja) 電源装置、電源の制御回路及び電源の制御方法
JP6198461B2 (ja) 電源装置、制御回路及び制御方法
JPH09153778A (ja) パワーオンリセット信号の生成方法及びパワーオンリセット回路
JP2006352398A (ja) 遅延回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees