CN114342076A - 存储器阵列及用于形成包括存储器单元的串的存储器阵列的方法 - Google Patents

存储器阵列及用于形成包括存储器单元的串的存储器阵列的方法 Download PDF

Info

Publication number
CN114342076A
CN114342076A CN202080062149.6A CN202080062149A CN114342076A CN 114342076 A CN114342076 A CN 114342076A CN 202080062149 A CN202080062149 A CN 202080062149A CN 114342076 A CN114342076 A CN 114342076A
Authority
CN
China
Prior art keywords
conductive
laterally
insulating
memory
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080062149.6A
Other languages
English (en)
Inventor
C·史密斯
R·M·阿卜杜勒拉哈曼
S·博尔萨里
C·M·卡尔森
D·戴寇克
M·J·金
吕瑾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114342076A publication Critical patent/CN114342076A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

一种用于形成包括存储器单元串的存储器阵列的方法包括形成包括垂直交替的第一阶层及第二阶层的堆叠。将水平伸长的沟槽形成到所述堆叠中以形成横向间隔开的存储器块区域。在横向介于所述存储器块区域中的横向紧邻者之间的所述沟槽中的个别者中形成壁。所述壁的所述形成包括用包括绝缘氮化物及元素形式硼中的至少一者的绝缘材料加衬里于所述沟槽的侧。在所述沟槽中形成核心材料以在所述绝缘氮化物与所述元素形式硼中的所述至少一者之间横向跨越。还公开独立于方法的结构。

Description

存储器阵列及用于形成包括存储器单元的串的存储器阵列的 方法
技术领域
本文中公开的实施例涉及存储器阵列及用于形成包括存储器单元的串的存储器阵列的方法。
背景技术
存储器是一种类型的集成电路系统，且在用于存储数据的计算机系统中使用。可在个别存储器单元的一或多个阵列中制造存储器。存储器单元可使用数字线(其也可称为位元线、数据线、或感测线)及存取线(其还可称为字线)写入或读取。感测线可沿着阵列的列使存储器单元导电地互连，且存取线可沿着阵列的行使存储器单元导电地互连。每一存储器单元可通过感测线与存取线的组合唯一地寻址。
存储器单元可为易失性、半易失性或非易失性。非易失性存储器单元可在不存在电力的情况下存储数据达延长时段。非易失性存储器常规地指定为具有至少约10年的留存时间的存储器。易失性存储器消散，且因此经刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的留存时间。无论如何，存储器单元经配置以将存储器留存或存储于至少两种不同可选择状态中。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储信息的两个以上电平或状态。
场效应晶体管是可用于存储器单元中的一种类型的电子组件。这些晶体管包括一对导电源极/漏极区域，在其之间具有半导电沟道区域。导电栅极邻近沟道区域且通过薄栅极绝缘体与沟道区域分开。将合适电压施加到栅极允许电流从源极/漏极区域中的一者通过沟道区域流动到源极/漏极区域中的另一者。当从栅极移除电压时，极大程度上防止电流流动通过沟道区域。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆编程电荷存储区域。
快闪存储器是一种类型的存储器，且在现代计算机及装置中具有许多用途。例如，现代个人计算机可具有存储于快闪存储器芯片上的BIOS。作为另一实例，计算机及其它装置利用固态驱动器中的快闪存储器来替换常规硬盘驱动器变得越来越普遍。作为又另一实例，快闪存储器在无线电子装置中是流行的，这是因为其使制造商能够支持新通信协议(由于其变得标准化)，且提供远程地升级装置以增强特征的能力。
NAND可为集成式快闪存储器的基础架构。NAND单元单位包括串联耦合到存储器单元的串行组合的至少一个选择装置(其中所述串行组合通常称为NAND串)。NAND架构可经配置为包括垂直堆叠存储器单元的三维布置，所述垂直堆叠存储器单元个别包括可逆编程垂直晶体管。控制电路系统或其它电路系统可形成于垂直堆叠存储器单元下方。其它易失性或非易失性存储器阵列架构还可包括个别包括晶体管的垂直堆叠存储器单元。
存储器阵列可经布置于存储器页面、存储器块及部分块(例如，子块)及存储器平面中，例如，如在第2015/0228659号、第2016/0267984号及第2017/0140833号美国专利申请公开案中的任一者中展示且描述，且所述申请案以引用的方式并入本文中且所述申请案的方面可用于本文公开的本发明的一些实施例中。存储器块可至少部分界定垂直堆叠存储器单元的个别字线阶层中的个别字线的纵向轮廓。
附图说明
图1是根据本发明的实施例的处理中的衬底的一部分的图解横截面视图，且通过图2中的线1-1取得。
图2是通过图1中的线2-2取得的图解横截面图。
图3到13是根据本发明的一些实施例的处理中的图1及2的构造或其部分的图解顺序截面视图及/或放大视图。
具体实施方式
本发明的实施例涵盖用于形成存储器阵列(例如，具有在阵列下方的外围控制电路系统(例如，阵列下方CMOS)的NAND或其它存储器单元阵列)中的方法。本发明的实施例涵盖所谓的“后栅极”或“替换栅极”处理、所谓的“先栅极”处理及与何时形成晶体管栅极无关的现有或尚待开发的其它处理。本发明的实施例还涵盖独立于制造方法的存储器阵列(例如，NAND架构)。参考图1到13描述实例方法实施例，其可视为“后栅极”或“替换栅极”工艺。
图1及2展示具有其中将形成高度上延伸的晶体管及/或存储器单元串的阵列或阵列区域12的构造10。构造10包括基底衬底11，其具有导电/导体/导电、半导电/半导体/半导电及绝缘性/绝缘体/绝缘(即，本文中的电绝缘)材料中的任一或多者。已经在基底衬底11上方在高度上形成各种材料。材料可在图1及2描绘的材料旁边、在高度上在所述材料内部或在高度上在材料外部。例如，集成电路系统的其它部分或完全制造组件可设置于基底衬底11上方、周围或其内的某处。用于操作高度上延伸的存储器单元串的阵列(例如，阵列12)内的组件的控制及/或其它外围电路系统还可经制造，且可或可不完全或部分处在阵列或子阵列内。此外，还可独立地、协力地或以其它方式相对于彼此制造或操作多个子阵列。在本文献中，“子阵列”也可被视为阵列。
包括导电材料17的导体阶层16已经形成于衬底11上方。导体阶层16可包括用于控制对将形成于阵列12内的晶体管及/或存储器单元的读取及写入存取的控制电路系统的部分(例如，阵列下方外围电路系统及/或共同源极线或板极)。包括垂直交替的绝缘阶层20及导电阶层22的堆叠18已经形成于导体阶层16上方。阶层20及22中的每一者的实例厚度为22到60纳米。仅展示少量阶层20及22，其中更可能的是，堆叠18包括数十、百或百以上等个阶层20及22。可为或可不为外围电路系统及/或控制电路系统的部分的其它电路系统可介于导体阶层16与堆叠18之间。例如，此电路系统的多个垂直交替的导电材料阶层及绝缘材料阶层可在最下导电阶层22下方及/或在最上导电阶层22上方。例如，一或多个选择栅极阶层(未展示)可介于导体阶层16与最下导电阶层22之间，且一或多个选择栅极阶层可在最上导电阶层22上方。无论如何，导电阶层22(替代地称为第一阶层)可不包括导电材料，且绝缘阶层20(替代地称为第二阶层)可不包括绝缘材料或在结合此处最初描述的实例方法实施例(其为“后栅极”或“替换栅极”)的处理中的此点是绝缘的。实例导电阶层22包括第一材料26(例如，氮化硅)，其可完全或部分是牺牲材料。实例绝缘阶层20包括第二材料24(例如，二氧化硅)，其具有不同于第一材料26的组合物的组合物且可完全或部分是牺牲材料。
已经形成(例如，通过蚀刻)通过绝缘阶层20及导电阶层22到导体阶层16的沟道开口25。在一些实施例中，沟道开口25可如展示那样部分进入导体阶层16的导电材料17中，或可停止于所述材料上方(未展示)。替代地，作为实例，沟道开口25可停止于最下绝缘阶层20上方或其内。将沟道开口25至少延伸到导体阶层16的导电材料17的原因是为确保随后形成的沟道材料(尚未展示)直接电耦合到导体阶层16，而无需在期望此连接时使用替代性处理及结构来如此做。蚀刻停止材料(未展示)可在导体阶层16的导电材料17内或其顶部以在需要时促进停止相对于导体阶层16蚀刻沟道开口25。此蚀刻停止材料可为牺牲材料或非牺牲材料。通过实例且为简明起见，沟道开口25展示为布置成每行四个及五个开口25的交错行的群组或列，且排列在横向间隔开的存储器块区域58中，存储器块区域58将包括在成品电路系统构造中的横向间隔开的存储器块58。在本文献中，“块”一般包含“子块”。存储器块区域58及所得存储器块58(尚未展示)可被视为纵向伸长且(例如)沿着方向55定向。否则，在此处理点可无法辨别存储器块区域58。可使用任何替代性现有或尚待开发的布置及构造。
晶体管沟道材料可沿着绝缘阶层及导电阶层在高度上形成于个别沟道开口中，因此包括个别沟道材料串，其与导体阶层中的导电材料直接电耦合。所形成的实例存储器阵列的个别存储器单元可包括栅极区域(例如，控制栅极区域)及横向介于栅极区域与沟道材料之间的存储器结构。在一个此实施例中，存储器结构经形成以包括电荷阻挡区域、存储材料(例如，电荷存储材料)及绝缘电荷通过材料。个别存储器单元的存储材料(例如，浮动栅极材料(例如掺杂或未掺杂硅)或电荷捕获材料(例如氮化硅、金属点等))在高度上沿着电荷阻挡区域中的个别者。绝缘电荷通过材料(例如，具有夹置于两个绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙工程设计结构)横向介于沟道材料与存储材料之间。
图3、3A、4及4A展示其中电荷阻挡材料30、存储材料32及电荷通过材料34已在高度上沿着绝缘阶层20及导电阶层22形成于个别沟道开口25中的一个实施例。可通过(例如)以下各者形成晶体管材料30、32及34(例如，存储器单元材料)：将其相应薄层沉积于堆叠18上方及个别沟道开口25内，接着将此类至少平坦化回到堆叠18的顶部表面。沟道材料36还已在高度上沿着绝缘阶层20及导电阶层22形成于沟道开口25中，因此包括个别可操作沟道材料串53。归因于规模，材料30、32、34及36共同展示为图3及4中的材料37且仅指示为材料37。实例沟道材料36包含适当掺杂的结晶半导体材料，例如一或多个硅、锗及所谓的III/V族半导体材料(例如，GaAs、InP、GaP及GaN)。材料30、32、34及36中的每一者的实例厚度为25到100埃。可如展示那样进行穿孔蚀刻，以从沟道开口25的基底移除材料30、32及34以暴露导体阶层16，使得沟道材料36直接抵靠导体阶层16的导电材料17。此穿孔蚀刻可相对于材料30、32及34中的每一者单独发生(如展示)，或可在沉积材料34之后相对于全部共同发生(未展示)。替代地，且仅通过实例，可不进行穿孔蚀刻，且沟道材料36可通过单独导电互连件(未展示)直接电耦合到导体阶层16的导电材料17。沟道开口25展示为包括径向中心固体电介质材料38(例如，旋涂电介质质、二氧化硅及/或氮化硅)。替代地，且仅通过实例，沟道开口25内的径向中心部分可包含空隙空间(未展示)及/或不含固体材料(未展示)。导电插头(未展示)可形成于沟道材料串53的顶部，以更好导电连接到上覆电路系统(未展示)。
参考图5及6，水平伸长的沟槽40已经形成(例如，通过各向异性蚀刻)到堆叠18中，以形成横向间隔开的存储器块区域58。水平伸长的沟槽40可具有直接抵靠导体阶层16(例如，顶部或其内)的导电材料17的相应底部(如展示)或可具有在导体阶层16的导电材料17上方的相应底部(未展示)。水平伸长的沟槽40可被视为包括侧45。
上述处理展示在形成沟槽40之前形成且填充沟道开口25。此可经反转。替代地，沟槽40可在沟道开口25的形成及填充之间形成(并非理想)。
参考图7到9，且在一个实施例中，导电阶层22的材料26(未展示)已例如通过相对于其它暴露材料理想地选择性地各向异性蚀除穿过沟槽40而移除(例如，使用液体或蒸汽H3PO4作为主要蚀刻剂，其中材料26为氮化硅，且其它材料包括一或多个氧化物或多晶硅)。在实例实施例中，导电阶层22中的材料26是牺牲材料，且已用导电材料48替换，且此后已从沟槽40移除所述材料，从而形成个别导电线29(例如，字线)及个别晶体管及/或存储器单元56的高度上延伸的串49。导电材料48可从沟槽侧45横向向后凹入导电阶层22内(如展示)，以确保个别导电线29相对于彼此垂直分离。可在形成导电材料48之前形成薄绝缘衬层(例如，Al2O3且未展示)。
晶体管及/或存储器单元56的大致位置在图9中用括号指示，且一些在图7及8中用虚线轮廓指示，其中在所描绘的实例中，晶体管及/或存储器单元56本质上是环状或环形的。替代地，晶体管及/或存储器单元56可相对于个别沟道开口25并非完全包围的，使得每一沟道开口25可具有两个或更多个高度上延伸的串49(例如，围绕个别导电阶层中的个别沟道开口的多个晶体管及/或存储器单元，其中个别导电阶层中的每个沟道开口可能存在多个字线，且未展示)。导电材料48可被视为具有对应于个别晶体管及/或存储器单元56的控制栅极区域52的端子端部50(图9)。在所描绘的实施例中，控制栅极区域52包括个别导电线29的个别部分。材料30、32及34可被视为横向介于控制栅极区域52与沟道材料36之间的存储器结构65。在一个实施例中，且如关于实例“后栅极”处理展示，在形成沟槽40之后形成导电阶层22的导电材料48。替代地，例如关于“栅极前”处理，导电阶层的导电材料可在形成沟槽40(未展示)之前及/或在形成沟道开口25之前形成。
电荷阻挡区域(例如，电荷阻挡材料30)介于存储材料32与个别控制栅极区域52之间。电荷阻块可在存储器单元中具有下列功能：在编程模式中，电荷阻挡可防止电荷载子从存储材料(例如，浮动栅极材料、电荷捕获材料等)流向控制栅极，且在擦除模式中，电荷阻块可防止电荷载子从控制栅极流动到存储材料中。因此，电荷阻块可用来阻挡个别存储器单元的控制栅极区域与存储材料之间的电荷迁移。如展示的实例电荷阻挡区域包括绝缘体材料30。通过进一步实例，电荷阻挡区域可包括存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此存储材料是绝缘的(例如，在绝缘存储材料32与导电材料48之间不存在任何不同组合物的材料的情况下)。无论如何，作为额外实例，在不存在任何单独组合物绝缘体材料30的情况下，控制栅极的存储材料与导电材料的接口可足以用作电荷阻挡区域。此外，导电材料48与材料30(当存在时)的接口与绝缘体材料30组合可一起用作电荷阻挡区域，且可替代地或另外可用作绝缘存储材料(例如，氮化硅材料32)的横向外部区域。实例材料30是氧化铪硅及二氧化硅中的一或多者。
例如，且在如参考图10到13描述的一些实施例中，在横向介于存储器块区域中的横向紧邻者之间的沟槽中的个别者中形成壁。
参考图10，沟槽40的侧45已经用绝缘材料70加衬里，绝缘材料70包括绝缘氮化物及元素形式硼中的至少一者。在一个实施例中，绝缘材料包括绝缘氮化物，在一个实施例中包括元素形式硼，且在一个实施例中包括两者。在一个实施例中，绝缘氮化物包括氮化硅、氮化硼、氮化碳、碳氮化硅及氮化锗中的一或多者。在一个实施例中且如展示，绝缘氮化物及元素形式硼中的至少一者直接抵靠导电线29的导线材料48形成，且在一个实施例中，不含氧(即，从0到不超过0.1的原子百分比)。一些现有技术方法及构造形成直接抵靠元素形式钨导电材料48的二氧化硅，此非所要地导致氧化钨的形成。使用包括绝缘氮化物及/或元素形式硼的绝缘材料，尤其在绝缘材料不含氧的情况下，可至少减少或甚至消除氧化物形成。
在一个实施例中，个别沟槽40经形成以在垂直横截面中具有最上最小横向宽度，例如，在垂直横截面(其图10所在页面的平面)中的此宽度W。在此实施例中，在核心材料57的各侧上的绝缘材料70在垂直横截面中具有最上最小横向宽度W的1％到20％的横向宽度。
参考图11及12，已在沟槽40中形成核心材料57以在绝缘氮化物及元素形式硼70中的至少一者之间横向跨越，因此在横向介于横向紧邻存储器块区域58之间的个别沟槽40中形成壁75。在一个实施例中且如展示，直接抵靠绝缘氮化物及元素形式硼中的至少一者形成核心材料57。在一个实施例中，核心材料57至少主要(即，大于50且不超过100原子百分比)包括绝缘材料，在另一实施例中至少主要包括导电材料，且在又一实施例中至少主要包括半导电材料。实例导电材料包含金属材料及导电掺杂半导电材料，例如导电掺杂元素形式硅、导电掺杂元素形式锗、硅及锗的导电掺杂合金、导电元素金属(例如，W)、导电金属氮化物(例如，TiN)以及导电金属氧化物(例如氧化铟、氧化钌等)。实例绝缘核心材料包含绝缘氧化物，例如氧化铝、二氧化硅、氧化钽、氧化铜、氧化亚铜、氧化铁及铁电氧化物。实例半导电材料包含未掺杂或半导电掺杂元素形式硅、未掺杂或半导电掺杂元素形式锗、以及硅及锗的未掺杂或半导电掺杂合金。
在一个实施例中，核心材料57是均质的。在另一实施例中，核心材料57并非均质的。例如，且仅通过实例，核心材料57可包括横向外部绝缘氧化物(例如，任何上文所述者)及并非绝缘氧化物的横向内部材料(即，核心材料57的侧向内部)(例如，如上文描述的绝缘、导电及半导电材料的任何一或多者)。此外，核心材料57可包括空隙空间(未展示)，例如在内部具有任何大小或形状的一或多个空隙空间(未展示)。在一个理想实施例中，绝缘材料70包括直接抵靠导电材料48的氮化硅，且核心材料57包括直接抵靠氮化硅的横向外部二氧化硅(厚度相同于、小于、或大于绝缘材料70)及直接抵靠二氧化硅的横向内部未掺杂或轻度掺杂(理想上未经导电掺杂)多晶硅。
图13展示后续处理，其中材料70及57已经平坦化至少回到堆叠18的高度上最外部表面，借此在沟槽40内形成实例成品构造壁75。
替代性实施例构造可由上文描述的方法实施例或以其它方式导致。无论如何，本发明的实施例涵盖独立于制造方法的存储器阵列。然而，此类存储器阵列可具有本文在方法实施例中描述的属性中的任一者。类似地，上文描述的方法实施例可并入、形成及/或具有关于装置实施例描述的属性中的任一者。
本发明的实施例包含包括存储器单元串的存储器阵列(例如，12)。存储器阵列包括垂直堆叠(例如，18)，其包括交替的绝缘阶层(例如，20)及导电阶层(例如，22)。导电阶层个别包括导电线(例如，29)。堆叠中的存储器单元(例如，56)的串(例如，49)包括沟道材料(例如，36)，其延伸通过绝缘阶层及导电阶层。存储器单元中的个别者包括：沟道材料；栅极区域(例如，52)，其为所述导电阶层中的个别者中的导电线中的一者的部分；及存储器结构(例如，65)，其横向介于个别导电阶层中的栅极区域与沟道材料之间。
壁(例如，75)横向介于导电线的紧邻者之间个别延伸通过绝缘阶层及导电阶层。所述壁个别地包括横向外部绝缘材料(例如，70)及在横向外部绝缘材料之间横向跨越的核心材料(例如，57)。横向外部绝缘材料包括绝缘氮化物及元素形式硼中的至少一者。
还可使用如本文中关于其它实施例展示及/或描述的任何其它属性或方面。
上述处理或构造可被视为相对于作为上述此类组件的单个堆叠或单个层叠形成或在其内形成或作为底层基底衬底的部分形成的组件阵列(尽管单个堆叠/层叠可具有多个阶层)。用于操作或存取阵列内的此类组件的控制及/或其它外围电路系统还可作为成品构造的部分在任何位置形成，且在一些实施例中可在阵列下方(例如，阵列下方CMOS)。无论如何，可在图中展示或上文描述的堆叠/层叠上方及/或下方提供或制造一或多个额外此堆叠/层叠。此外，组件的阵列可在不同堆叠/层叠中相对于彼此相同或不同，且不同堆叠/层叠可具有相对于彼此相同或不同的厚度。中介结构可设置于垂直紧邻堆叠/层叠(例如，额外电路系统及/或电介质层)之间。此外，不同堆叠/层叠可相对于彼此电耦合。多个堆叠/层叠可单独且循序制造(例如，彼此顶部上)，或两个或更多个堆叠/层叠可本质上同时制造。
上文论述的组合件及结构可用于集成电路/电路系统中且可并入电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及特定应用模块中，且可包含多层、多芯片模块。电子系统可为广泛范围的系统中的任一者，例如举例来说摄像机、无线装置、显示器、芯片集、机上盒、游戏、照明、车辆、时钟、电视、蜂窝式电话、个人计算机、汽车、工业控制系统、飞机等。
在此文献中，除非另有指示，否则“高度”、“较高”、“上”、“下”、“顶部”、“在顶部上”、“底部”、“上方”、“下方”、“的下”、“下面”、“向上”及“向下”一般参考垂直方向。“水平”指代沿主衬底表面的大体方向(即，在10度以内)且可相对于在制造期间处理衬底的方向，且垂直是与其大体上正交的方向。对“完全水平”的引用是沿主衬底表面的方向(即，未与其成角度)且可相对于在制造期间处理衬底的方向。此外，如本文中使用的“垂直”及“水平”是相对于彼此的大体垂直方向且独立于衬底在三维空间中的定向。另外，“高度上延伸”及“在高度上延伸”指代从完全水平倾斜达至少45°的方向。此外，相对于场效应晶体管“在高度上延伸”、“高度上延伸”、“水平地延伸”、“水平延伸”及类似者是参考晶体管的沟道长度的定向，在操作中，电流沿所述定向在源极/漏极区域之间流动。对于双极结型晶体管，“在高度上延伸”、“高度上延伸”、“水平地延伸”、“水平延伸”及类似者是参考基底长度的定向，在操作中，电流沿所述定向在射极与集极之间流动。在一些实施例中，在高度上延伸的任何组件、特征及/或区域垂直地延伸或在垂直的10°内延伸。
此外，“在…正上方”及“在…正下方”要求两个所述区域/材料/组件相对于彼此至少部分横向重叠(即，水平)。此外，使用前面无“正”的“上方”仅要求另一所述区域/材料/组件上方的所述区域/材料/组件的一些部分在高度上位于另一所述区域/材料/组件的外部(即，独立于两个所述区域/材料/组件是否存在任何横向重叠)。类比地，使用前面无“直接”的“下方”仅要求另一所述区域/材料/组件下方的所述区域/材料/组件的一些部分在高度上位于另一所述区域/材料/组件的内部(即，独立于两个所述区域/材料/组件是否存在任何横向重叠)。
本文中所描述的材料、区域及结构中的任一者可为均质的或非均质的，且无论如何可在其上覆的任何材料上方连续或不连续。在针对任何材料提供一或多个实例组合物的情况下，所述材料可包括此一或多个组合物，基本上由或由此一或多个组合物组成。此外，除非另有陈述，否则每一材料可使用任何合适现有或尚待开发的技术形成，例如，原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入。
另外，“厚度”本身(之前无方向形容词)被定义为从不同组合物的紧邻材料或紧邻区域的最接近表面垂直地通过给定材料或区域的平均直线距离。另外，本文中描述的各种材料或区域可具有大体上恒定厚度或具有可变厚度。如果具有可变厚度，那么厚度是指平均厚度，除非另有指示，且归因于厚度可变，此材料或区域将具有某一最小厚度及某一最大厚度。如本文中所使用，“不同组合物”仅要求两个所述材料或区域的可彼此直接抵靠的所述部分在化学及/或物理上不同，例如前提是此类材料或区域是非均质的。如果两个所述材料或区域彼此未直接抵靠，那么“不同组合物”仅要求两个所述材料或区域的彼此最接近的所述部分在化学及/或物理上不同，前提是此类材料或区域是非均质的。在本文献中，当所述材料、区域或结构相对于彼此存在至少一些物理触碰接触时，材料、区域或结构彼此“直接抵靠”。相比之下，前面未加“直接”的“上方”、“在…上”、“相邻”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中中介材料、区域或结构未导致所述材料、区域或结构相对于彼此的物理触碰接触的构造。
在本文中，如果在正常操作中电流能够从区域、材料、组件中的一者连续地流动到另一者且主要通过亚原子正电荷及/或负电荷(当充分产生亚原子正电荷及/或负电荷时)的移动而流动，那么区域-材料-组件相对彼此“电耦合”。另一电子组件可在区域-材料-组件之间且电耦合到区域-材料-组件。相比之下，当区域-材料-组件被称为“直接电耦合”时，直接电耦合的区域-材料-组件之间无中介电子组件(例如，无二极管、晶体管、电阻器、换能器、开关、熔丝等)。
在本文献中，对“行”及“列”的任何使用是为了方便区分特征的一系列或定向与特征的另一系列或定向及已经或可形成组件所沿的定向。独立于功能，“行”及“列”相对于任何系列的区域、组件及/或特征同义地使用。无论如何，行可为笔直的及/或弯曲的及/或相对于彼此平行及/或不平行，列也可如此。此外，行及列可相对于彼此按90°或一或多个其它角度相交。
本文的导电/导体/导电材料中的任一者的组合物可为金属材料及/或导电掺杂半导电/半导体/半导电材料。“金属材料”是元素金属、两个或更多个元素金属的任一混合物或合金及任何一或多个导电金属化合物中的任一者或组合。
本文中，关于蚀刻、移除、沉积及/或形成对“选择性”的任何使用是一个所述材料相对于另一所述材料以至少2:1体积比的比率作用的此动作。此外，对选择性地沉积、选择性地生长或选择性地形成的任何使用是针对至少前75埃的沉积、生长或形成使一个材料相对于另一(些)所述材料以至少2:1体积比的比率沉积、生长或形成。
除非另有指示，否则本文中使用“或”涵盖任一者及两者。
结论
在一些实施例中，一种用于形成包括存储器单元的串的存储器阵列的方法包括形成包括垂直交替的第一阶层及第二阶层的堆叠。将水平伸长的沟槽形成到所述堆叠中以形成横向间隔开的存储器块区域。在横向介于所述存储器块区域中的横向紧邻者之间的所述沟槽中的个别者中形成壁。所述壁的所述形成包括用包括绝缘氮化物及元素形式硼中的至少一者的绝缘材料加衬里于沟槽的侧。在所述沟槽中形成核心材料以在所述绝缘氮化物及所述元素形式硼中的所述至少一者之间横向跨越。
在一些实施例中，一种用于形成包括存储器单元的串的存储器阵列的方法包括形成包括垂直交替的第一阶层及第二阶层的堆叠。将水平伸长的沟槽形成到所述堆叠中，以形成横向间隔开的存储器块区域。通过所述沟槽，各向同性蚀除所述导电阶层中的牺牲材料且用个别导电线的导电材料替换所述牺牲材料。形成所述存储器单元串的个别存储器单元以包括：所述存储器块区域中的沟道材料串的沟道材料；栅极区域，其为所述导电阶层中的个别者中的所述个别导电线中的一者的部分；及存储器结构，其横向介于所述个别导电阶层中的所述栅极区域与所述沟道材料串的所述沟道材料之间。在形成所述个别导电线的所述导电材料之前形成所述沟道材料串。在所述替换之后，在横向介于所述存储器块区域中的横向紧邻者之间的所述沟槽中的个别者中形成壁。所述壁的所述形成包括用绝缘材料加衬里于沟槽的侧，所述绝缘材料包括直接抵靠所述个别导电线的所述导电材料的绝缘氮化物及元素形式硼中的至少一者。在所述绝缘氮化物及所述元素形式硼中的所述至少一者之间横向跨越的所述沟槽中形成核心材料。所述核心材料的所述形成包括形成直接抵靠绝缘氮化物及元素形式硼中的所述至少一者的横向外部二氧化硅。形成直接抵靠所述横向外部二氧化硅且在所述横向外部二氧化硅之间横向跨越的多晶硅。
在一些实施例中，一种包括存储器单元的串的存储器阵列包括垂直堆叠，其包括交替的绝缘阶层及导电阶层。所述导电阶层个别地包括导电线。所述堆叠中的存储器单元串包括延伸通过所述绝缘阶层及所述导电阶层的沟道材料。所述存储器单元中的个别者包括：所述沟道材料；栅极区域，其为所述导电阶层中的个别者中的所述导电线中的一者的部分；及存储器结构，其在所述个别导电阶层中横向介于所述栅极区域与所述沟道材料之间。壁横向介于所述导电线的紧邻者之间个别地延伸通过所述绝缘阶层及所述导电阶层。所述壁个别地包括横向外部绝缘材料及在所述横向外部绝缘材料之间横向跨越的核心材料。所述横向外部绝缘材料包括绝缘氮化物及元素形式硼中的至少一者。
在一些实施例，一种包括存储器单元的串的存储器阵列包括垂直堆叠，其包括交替的绝缘阶层及导电阶层。所述导电阶层个别地包括导电线，所述导电线包括导电材料。所述堆叠中的存储器单元串包括延伸通过所述绝缘阶层及所述导电阶层的沟道材料。所述存储器单元中的个别者包括：所述沟道材料；栅极区域，其为所述导电阶层中的个别者中的所述导电线中的一者的部分；及存储器结构，其在所述个别导电阶层中横向介于所述栅极区域与所述沟道材料之间。壁横向介于所述导电线中的两条之间个别地延伸通过所述绝缘阶层及所述导电阶层。所述壁个别地包括横向外部绝缘材料及在所述横向外部绝缘材料之间横向跨越的核心材料。所述横向外部绝缘材料包括直接抵靠所述导电线的所述导电材料的绝缘氮化物及元素形式硼中的至少一者。所述核心材料包括横向外部二氧化硅，其直接抵靠绝缘氮化物及元素形式硼中的所述至少一者。多晶硅直接抵靠所述横向外部二氧化硅且在所述横向外部二氧化硅之间横向跨越。

Claims (26)

1.一种用于形成包括存储器单元的串的存储器阵列的方法，其包括：
形成包括垂直交替的第一阶层及第二阶层的堆叠；
将水平伸长的沟槽形成到所述堆叠中以形成横向间隔开的存储器块区域；
在横向介于所述存储器块区域中的横向紧邻者之间的所述沟槽中的个别者中形成壁，所述壁的所述形成包括：
用包括绝缘氮化物及元素形式硼中的至少一者的绝缘材料加衬里于沟槽的侧；及
在所述沟槽中形成核心材料以在所述绝缘氮化物及所述元素形式硼中的所述至少一者之间横向跨越。
2.根据权利要求1所述的方法，其中所述绝缘材料包括绝缘氮化物。
3.根据权利要求1所述的方法，其中所述绝缘材料包括元素形式硼。
4.根据权利要求1所述的方法，其中所述绝缘材料包括绝缘氮化物及元素形式硼两者。
5.根据权利要求1所述的方法，其包括形成所述个别沟槽以在垂直横截面中具有最上最小横向宽度，所述核心材料的各侧上的所述绝缘材料具有所述垂直横截面中的所述最上最小横向宽度的1％到20％的横向宽度。
6.根据权利要求1所述的方法，其包括：
在所述个别沟槽中形成所述壁之前，各向同性蚀除所述导电阶层中的牺牲材料且用个别导电线的导电材料替换所述牺牲材料；
形成所述存储器单元串的个别存储器单元以包括：所述存储器块区域中的沟道材料串的沟道材料；栅极区域，其为所述导电阶层中的个别者中的所述个别导电线中的一者的部分；及存储器结构，其横向介于所述个别导电阶层中的所述栅极区域与所述沟道材料串的所述沟道材料之间，在形成所述个别导电线的所述导电材料之前形成所述沟道材料串；及
在所述替换之后，在所述个别沟槽中形成所述壁。
7.一种用于形成包括存储器单元的串的存储器阵列的方法，其包括：
形成包括垂直交替的第一阶层及第二阶层的堆叠；
将水平伸长的沟槽形成到所述堆叠中，以形成横向间隔开的存储器块区域；
通过所述沟槽，各向同性蚀除所述导电阶层中的牺牲材料且用个别导电线的导电材料替换所述牺牲材料；
形成所述存储器单元串的个别存储器单元以包括：所述存储器块区域中的沟道材料串的沟道材料；栅极区域，其为所述导电阶层中的个别者中的所述个别导电线中的一者的部分；及存储器结构，其横向介于所述个别导电阶层中的所述栅极区域与所述沟道材料串的所述沟道材料之间，在形成所述个别导电线的所述导电材料之前形成所述沟道材料串；
在所述替换之后，在横向介于所述存储器块区域中的横向紧邻者之间的所述沟槽中的个别者中形成壁，所述壁的所述形成包括：
用绝缘材料加衬里于沟槽的侧，所述绝缘材料包括直接抵靠所述个别导电线的所述导电材料的绝缘氮化物及元素形式硼中的至少一者；及
在所述绝缘氮化物及所述元素形式硼中的所述至少一者之间横向跨越的所述沟槽中形成核心材料，所述核心材料的所述形成包括：
形成直接抵靠绝缘氮化物及元素形式硼中的所述至少一者的横向外部二氧化硅；及
形成直接抵靠所述横向外部二氧化硅且在所述横向外部二氧化硅之间横向跨越的多晶硅。
8.一种包括存储器单元的串的存储器阵列，其包括：
垂直堆叠，其包括交替的绝缘阶层及导电阶层，所述导电阶层个别地包括导电线；所述堆叠中的存储器单元串，其包括延伸通过所述绝缘阶层及所述导电阶层的沟道材料；所述存储器单元中的个别者包括：所述沟道材料；栅极区域，其为所述导电阶层中的个别者中的所述导电线中的一者的部分；及存储器结构，其在所述个别导电阶层中横向介于所述栅极区域与所述沟道材料之间；及
壁，其横向介于所述导电线的紧邻者之间个别地延伸通过所述绝缘阶层及所述导电阶层，所述壁个别地包括横向外部绝缘材料及在所述横向外部绝缘材料之间横向跨越的核心材料，所述横向外部绝缘材料包括绝缘氮化物及元素形式硼中的至少一者。
9.根据权利要求8所述的存储器阵列，其中所述横向外部绝缘材料包括绝缘氮化物。
10.根据权利要求9所述的存储器阵列，其中所述绝缘氮化物包括氮化硼、氮化碳、氮化硅、碳氮化硅及氮化锗中的一或多者。
11.根据权利要求8所述的存储器阵列，其中所述横向外部绝缘材料包括元素形式硼。
12.根据权利要求8所述的存储器阵列，其中所述横向外部绝缘材料包括绝缘氮化物及元素形式硼两者。
13.根据权利要求8所述的存储器阵列，其中所述横向外部绝缘材料不含氧。
14.根据权利要求8所述的存储器阵列，其中绝缘氮化物及元素形式硼中的所述至少一者直接抵靠所述导电线的导电材料。
15.根据权利要求8所述的存储器阵列，其中所述核心材料至少主要包括绝缘材料。
16.根据权利要求8所述的存储器阵列，其中所述核心材料至少主要包括导电材料。
17.根据权利要求8所述的存储器阵列，其中所述核心材料至少主要包括半导电材料。
18.根据权利要求17所述的存储器阵列，其中所述半导电材料至少主要包括未掺杂元素形式硅。
19.根据权利要求8所述的存储器阵列，其中在垂直横截面中，所述核心材料的各侧上的所述横向外部绝缘材料具有所述垂直横截面中的所述个别壁的最上最小横向宽度的1％到20％的横向宽度。
20.根据权利要求8所述的存储器阵列，其中所述核心材料是均质的。
21.根据权利要求8所述的存储器阵列，其中所述核心材料并非均质的。
22.根据权利要求21所述的存储器阵列，其中所述核心材料包括横向外部绝缘氧化物及并非绝缘氧化物的横向内部材料。
23.根据权利要求22的存储器阵列，其中所述横向外部绝缘材料包括氮化硅。
24.根据权利要求21所述的存储器阵列，其包括所述核心材料中的空隙空间。
25.根据权利要求8所述的存储器阵列，其包括NAND。
26.一种包括存储器单元的串的存储器阵列，其包括：
垂直堆叠，其包括交替的绝缘阶层及导电阶层，所述导电阶层个别地包括导电线，所述导电线包括导电材料；
所述堆叠中的存储器单元串，其包括延伸通过所述绝缘阶层及所述导电阶层的沟道材料；所述存储器单元中的个别者包括：所述沟道材料；栅极区域，其为所述导电阶层中的个别者中的所述导电线中的一者的部分；及存储器结构，其在所述个别导电阶层中横向介于所述栅极区域与所述沟道材料之间；及
壁，其横向介于所述导电线中的两条之间个别地延伸通过所述绝缘阶层及所述导电阶层，所述壁个别地包括横向外部绝缘材料及在所述横向外部绝缘材料之间横向跨越的核心材料，所述横向外部绝缘材料包括直接抵靠所述导电线的所述导电材料的绝缘氮化物及元素形式硼中的至少一者，所述核心材料包括：
横向外部二氧化硅，其直接抵靠绝缘氮化物及元素形式硼中的所述至少一者；及
多晶硅，其直接抵靠所述横向外部二氧化硅且在所述横向外部二氧化硅之间横向跨越。
CN202080062149.6A 2019-10-15 2020-09-11 存储器阵列及用于形成包括存储器单元的串的存储器阵列的方法 Pending CN114342076A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/653,062 US11152388B2 (en) 2019-10-15 2019-10-15 Memory arrays and methods used in forming a memory array comprising strings of memory cells
US16/653,062 2019-10-15
PCT/US2020/050325 WO2021076248A1 (en) 2019-10-15 2020-09-11 Memory arrays and methods used in forming a memory array comprising strings of memory cells

Publications (1)

Publication Number Publication Date
CN114342076A true CN114342076A (zh) 2022-04-12

Family

ID=75383132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080062149.6A Pending CN114342076A (zh) 2019-10-15 2020-09-11 存储器阵列及用于形成包括存储器单元的串的存储器阵列的方法

Country Status (7)

Country Link
US (2) US11152388B2 (zh)
EP (1) EP4046196A4 (zh)
JP (1) JP7408790B2 (zh)
KR (1) KR20220066953A (zh)
CN (1) CN114342076A (zh)
TW (1) TWI754389B (zh)
WO (1) WO2021076248A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152388B2 (en) 2019-10-15 2021-10-19 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11335694B2 (en) 2019-12-03 2022-05-17 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
JP2023002045A (ja) * 2021-06-22 2023-01-10 キオクシア株式会社 半導体記憶装置
US11871588B2 (en) 2021-08-03 2024-01-09 Macronix International Co., Ltd. Memory device and method for manufacturing the same

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563090B2 (en) 2008-10-16 2013-10-22 Applied Materials, Inc. Boron film interface engineering
KR20110069196A (ko) 2009-12-17 2011-06-23 삼성전자주식회사 도전막 구조물의 형성 방법 및 리세스 채널 트랜지스터의 제조 방법
KR101652829B1 (ko) 2010-06-03 2016-09-01 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
KR101660432B1 (ko) 2010-06-07 2016-09-27 삼성전자 주식회사 수직 구조의 반도체 메모리 소자
KR101175148B1 (ko) 2010-10-14 2012-08-20 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
US9093266B2 (en) * 2011-04-11 2015-07-28 Micron Technology, Inc. Forming high aspect ratio isolation structures
KR101989514B1 (ko) 2012-07-11 2019-06-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8963156B2 (en) 2013-02-22 2015-02-24 Micron Technology, Inc. Semiconductor devices including WiSX
US9252151B2 (en) 2013-07-08 2016-02-02 Sandisk Technologies Inc. Three dimensional NAND device with birds beak containing floating gates and method of making thereof
KR102039708B1 (ko) 2013-11-13 2019-11-01 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
CN103904035B (zh) 2014-03-05 2016-09-21 清华大学 Tcat结构及其形成方法
KR102190350B1 (ko) 2014-05-02 2020-12-11 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9620514B2 (en) 2014-09-05 2017-04-11 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
KR102248419B1 (ko) * 2014-09-29 2021-05-07 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP6197169B2 (ja) 2014-09-29 2017-09-20 東芝メモリ株式会社 半導体装置の製造方法
US20160240552A1 (en) * 2015-02-13 2016-08-18 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US9553105B2 (en) 2015-03-10 2017-01-24 Samsung Electronics Co., Ltd. Semiconductor devices including gate insulation layers on channel materials
US9530788B2 (en) 2015-03-17 2016-12-27 Sandisk Technologies Llc Metallic etch stop layer in a three-dimensional memory structure
TWI627733B (zh) 2015-07-24 2018-06-21 旺宏電子股份有限公司 記憶體元件及其製作方法
US9911748B2 (en) 2015-09-28 2018-03-06 Sandisk Technologies Llc Epitaxial source region for uniform threshold voltage of vertical transistors in 3D memory devices
US9793139B2 (en) 2015-10-29 2017-10-17 Sandisk Technologies Llc Robust nucleation layers for enhanced fluorine protection and stress reduction in 3D NAND word lines
US9917100B2 (en) 2015-11-20 2018-03-13 Sandisk Technologies Llc Three-dimensional NAND device containing support pedestal structures for a buried source line and method of making the same
KR102607825B1 (ko) 2016-01-18 2023-11-30 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9812463B2 (en) 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
US9853049B2 (en) 2016-04-21 2017-12-26 Samsung Electronics Co., Ltd. Memory devices having common source lines including layers of different materials
KR20170134039A (ko) * 2016-05-27 2017-12-06 삼성전자주식회사 수직형 메모리 장치
US9941293B1 (en) * 2016-10-12 2018-04-10 Sandisk Technologies Llc Select transistors with tight threshold voltage in 3D memory
US9881929B1 (en) * 2016-10-27 2018-01-30 Sandisk Technologies Llc Multi-tier memory stack structure containing non-overlapping support pillar structures and method of making thereof
US10008570B2 (en) 2016-11-03 2018-06-26 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
CN106910746B (zh) 2017-03-08 2018-06-19 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
KR102549967B1 (ko) 2017-11-21 2023-06-30 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
US10614862B2 (en) 2017-12-22 2020-04-07 Micron Technology, Inc. Assemblies comprising memory cells and select gates
US10937482B2 (en) 2017-12-27 2021-03-02 Micron Technology, Inc. Memory cells and arrays of elevationally-extending strings of memory cells
US10236301B1 (en) 2017-12-27 2019-03-19 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells
US10615123B2 (en) 2018-03-14 2020-04-07 Sandisk Technologies Llc Three-dimensional memory device containing compositionally graded word line diffusion barrier layer for and methods of forming the same
US10388665B1 (en) 2018-05-30 2019-08-20 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells having a stack comprising vertically-alternating insulative tiers and wordline tiers and horizontally-elongated trenches in the stack
US20200105782A1 (en) * 2018-09-28 2020-04-02 Macronix International Co., Ltd. Vertical channel structure and memory device
JP7304413B2 (ja) * 2018-10-18 2023-07-06 長江存儲科技有限責任公司 ジグザグスリット構造を有する三次元メモリデバイスおよびそれを形成するための方法
US10784273B2 (en) 2019-01-18 2020-09-22 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
WO2020198944A1 (en) * 2019-03-29 2020-10-08 Yangtze Memory Technologies Co., Ltd. Memory stacks having silicon nitride gate-to-gate dielectric layers and methods for forming the same
US11538822B2 (en) 2019-06-18 2022-12-27 Micron Technology, Inc. Integrated assemblies having metal-containing liners along bottoms of trenches, and methods of forming integrated assemblies
US10930658B2 (en) 2019-06-24 2021-02-23 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US11152388B2 (en) 2019-10-15 2021-10-19 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11335694B2 (en) 2019-12-03 2022-05-17 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11276701B2 (en) 2020-02-11 2022-03-15 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11545430B2 (en) 2020-08-28 2023-01-03 Micron Technology, Inc. Integrated circuitry and method used in forming a memory array comprising strings of memory cells

Also Published As

Publication number Publication date
JP7408790B2 (ja) 2024-01-05
US11152388B2 (en) 2021-10-19
JP2022551130A (ja) 2022-12-07
KR20220066953A (ko) 2022-05-24
TW202121659A (zh) 2021-06-01
EP4046196A4 (en) 2022-12-07
EP4046196A1 (en) 2022-08-24
WO2021076248A1 (en) 2021-04-22
US20210111184A1 (en) 2021-04-15
US11641742B2 (en) 2023-05-02
TWI754389B (zh) 2022-02-01
US20210408039A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
CN110858593A (zh) 形成存储器单元的竖向延伸串阵列的方法
JP7408790B2 (ja) メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
US11101210B2 (en) Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
CN113206096B (zh) 存储器阵列和用于形成存储器阵列的方法
US20210343640A1 (en) Memory Arrays Comprising Operative Channel-Material Strings And Dummy Pillars
CN113113416A (zh) 存储器阵列和形成存储器阵列的方法
CN114521291A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN112687698A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN112652627A (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
US20220130857A1 (en) Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN112436012A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN115552607A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US20230209827A1 (en) Memory Arrays And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116744684A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113053909A (zh) 存储器阵列和用于形成存储器阵列的方法
CN113785395B (zh) 存储器阵列和用于形成存储器阵列的方法
US20230320085A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN116615028A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN113785395A (zh) 存储器阵列和用于形成存储器阵列的方法
CN116367543A (zh) 用于形成包括存储器单元串的存储器阵列的方法
CN117177572A (zh) 包括存储器单元串的存储器阵列及相关方法
CN113889482A (zh) 包括存储器单元串的存储器阵列和形成包括存储器单元串的存储器阵列的方法
CN116367544A (zh) 集成电路系统、包括存储器单元串的存储器电路系统和形成集成电路系统的方法
CN113937105A (zh) 包括存储器单元串的存储器阵列及用于形成存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination