CN116367543A - 用于形成包括存储器单元串的存储器阵列的方法 - Google Patents

用于形成包括存储器单元串的存储器阵列的方法 Download PDF

Info

Publication number
CN116367543A
CN116367543A CN202211662619.XA CN202211662619A CN116367543A CN 116367543 A CN116367543 A CN 116367543A CN 202211662619 A CN202211662619 A CN 202211662619A CN 116367543 A CN116367543 A CN 116367543A
Authority
CN
China
Prior art keywords
conductive
insulating
levels
forming
laterally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211662619.XA
Other languages
English (en)
Inventor
陈洁薇
J·D·格林利
M·K·拉玛萨哈亚米
N·M·洛梅利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN116367543A publication Critical patent/CN116367543A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种用于形成包括存储器单元串的存储器阵列的方法包括形成存储器块，所述存储器块个别地包括包含交替的绝缘层级与导电层级的竖直堆叠。沟道材料串延伸穿过所述绝缘层级及所述导电层级。水平伸长的沟槽位于横向紧邻的存储器块之间。导体材料在所述沟槽的侧壁中且横向地在所述导电层级及所述绝缘层级之上竖向地沿着所述侧壁延伸，并且将个别所述导电层级的导电材料直接电耦合在一起。将所述导体材料暴露于氧化条件下，以横向地在个别所述绝缘层级之上形成横向穿过所述导体材料的绝缘氧化物，以将所述个别导电层级的所述导电材料分开而使其不通过所述导体材料直接电耦合在一起。揭示额外实施例。

Description

用于形成包括存储器单元串的存储器阵列的方法
技术领域
本文揭示的实施例涉及用于形成包括存储器单元串的存储器阵列的方法。
背景技术
存储器是一种类型的集成电路系统且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称为位线、数据线或感测线)和存取线(其也可称为字线)对存储器单元进行写入或读取。感测线可沿着阵列的列导电互连存储器单元，且存取线可沿着阵列的行导电互连存储器单元。每一存储器单元可通过感测线与存取线的组合唯一地寻址。
存储器单元可为易失性的、半易失性的或非易失性的。非易失性存储器单元可在不存在电力的情况下存储数据达延长的时间段。非易失性存储器常规地被指定为具有至少约10年的留存时间的存储器。易失性存储器会耗散且因此被刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短的留存时间。无论如何，存储器单元经配置以将存储器留存或存储在至少两种不同的可选状态中。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两种电平或状态的信息。
场效应晶体管是一种可用于存储器单元中的电子组件。这些晶体管包括一对导电源极/漏极区域，所述源极/漏极区域在其之间具有半导电沟道区域。导电栅极邻近沟道区域且通过薄栅极绝缘体与沟道区域分开。将合适电压施加到栅极允许电流通过沟道区域从源极/漏极区域中的一者流动到另一者。当从栅极去除电压时，在很大程度上防止电流流过沟道区域。场效应晶体管还可包含额外结构，例如可逆地可编程电荷存储区域，作为栅极绝缘体与导电栅极之间的栅极构造的部分。
快闪存储器是一种类型的存储器，且在现代计算机及装置中具有众多用途。例如，现代个人计算机可具有存储在快闪存储器芯片上的BIOS。作为另一实例，对于计算机及其它装置来说，在固态驱动器中利用快闪存储器来取代常规硬盘驱动器变得越来越普遍。作为又一实例，快闪存储器在无线电子装置中很受欢迎，因为其使制造商能够在新通信协议被标准化时支持新通信协议，且提供远程升级所述装置以增强特征的能力。
存储器阵列可布置成存储器页、存储器块和部分块(例如，子块)和存储器平面，例如如在第2015/0228651号、第2016/0267984号和第2017/0140833号美国公开专利申请案中展示及描述。存储器块可至少部分地定义竖直堆叠存储器单元的个别字线层级中的个别字线的纵向轮廓。与这些字线的连接可发生在竖直堆叠存储器单元的阵列的末端或边缘处的所谓“楼梯台阶结构”中。楼梯台阶结构包含个别“楼梯”(也称为“台阶”或“楼梯台阶”)，其定义个别字线的接触区域，竖向延伸的导电通孔在所述接触区域上接触以提供对字线的电接入。
发明内容
根据本申请案的一方面，提供一种用于形成包括存储器单元串的存储器阵列的方法。所述方法包括：形成存储器块，所述存储器块个别地包括包含交替的绝缘层级与导电层级的竖直堆叠，沟道材料串延伸穿过所述绝缘层级及所述导电层级；水平伸长的沟槽，其位于横向紧邻的所述存储器块之间，导体材料在所述沟槽的侧壁中且横向地在所述导电层级及所述绝缘层级之上竖向地沿着所述侧壁延伸，并且将所述个别导电层级的导电材料直接电耦合在一起；以及将所述导体材料暴露于氧化条件下，以横向地在个别所述绝缘层级之上形成横向穿过所述导体材料的绝缘氧化物，以将所述个别导电层级的所述导电材料分开而使其不通过所述导体材料直接电耦合在一起。
根据本申请案的另一方面，提供一种用于形成包括存储器单元串的存储器阵列的方法。所述方法包括：形成存储器块，所述存储器块个别地包括包含交替的绝缘层级与导电层级的竖直堆叠，沟道材料串延伸穿过所述绝缘层级及所述导电层级；水平伸长的沟槽，其位于横向紧邻的所述存储器块之间，在所述存储器块中的个别所述导电层级中的导电材料从所述存储器块横向向外延伸到所述沟槽的侧壁中且横向地在所述导电层级及所述绝缘层级之上竖向地沿着所述侧壁延伸，并且将所述个别导电层级的所述导电材料直接电耦合在一起；以及将所述导电材料暴露于氧化条件下，以横向地在个别所述绝缘层级之上形成横向穿过所述导电材料的绝缘氧化物，以将所述个别导电层级的所述导电材料分开而使其不直接电耦合在一起，所述暴露形成所述绝缘氧化物以使其横向延伸到所述存储器块的所述个别导电层级中。
根据本申请案的又一方面，提供一种用于形成包括存储器单元串的存储器阵列的方法。所述方法包括：形成存储器块，所述存储器块个别地包括包含交替的绝缘层级与导电层级的竖直堆叠，沟道材料串延伸穿过所述绝缘层级及所述导电层级；水平伸长的沟槽，其位于横向紧邻的所述存储器块之间，导体材料在所述沟槽的侧壁中且横向地所述导电层级及所述绝缘层级之上竖向地沿着所述侧壁延伸，并且将所述个别导电层级的导电材料直接电耦合在一起；将所述导体材料暴露于氧化条件下，以横向地在个别所述绝缘层级之上形成横向穿过所述导体材料的绝缘氧化物，以将所述个别导电层级的所述导电材料分开而使其不通过所述导体材料直接电耦合在一起；在形成所述绝缘氧化物之后，去除所有所述绝缘氧化物；以及在所述去除之后，在所述沟槽中循序形成氮化硅、二氧化硅及多晶硅。
附图说明
图1到6是根据本发明的一些实施例的用于形成包括存储器单元串的存储器阵列的方法中的构造的部分的示意性横截面图。
图7到24是根据本发明的一些实施例的在过程中的图1到6的构造或其部分或替代及/或额外实施例的示意性循序截面视图及/或放大视图。
具体实施方式
本发明的实施例涵盖用于形成存储器阵列的方法，所述存储器阵列例如NAND存储器单元阵列或具有阵列下外围控制电路系统(例如，阵列下CMOS)的其它存储器单元阵列。本发明的实施例涵盖所谓的“栅极最后”或“替换栅极”处理、所谓的“栅极优先”处理以及独立于晶体管栅极形成时间的现有或未来开发的其它处理。参考图1到24描述实例实施例。
参考图1到6，在用于形成晶体管和/或存储器单元的竖向延伸的串的存储器阵列12的方法中展示构造10。实例构造10包括具有导电/导体/导电的、半导电/半导体/半导电的及/或绝缘/绝缘体/绝缘的(即，在本文中为电性地)材料的基底衬底11。已经在基底衬底11之上竖向形成各种材料。材料可在图1到6描绘的材料旁边、竖向内部或竖向外部。例如，集成电路系统的其它部分或完全制造的组件可设置在基底衬底11上方、周围或其内部的某处。用于操作竖向延伸的存储器单元串的阵列(例如，存储器阵列12)内的组件的控制及/或其它外围电路系统也可制造，且可或可不完全或部分在阵列或子阵列内。此外，也可独立地、协力地或以其它方式相对于彼此制造和操作多个子阵列。在此文献中，“子阵列”也可被视为阵列。
包括导体材料17(例如，导电掺杂多晶硅顶部的WSix)的导体层级16位于衬底11上方。导体层级16可包括用于控制对阵列12中的晶体管及/或存储器单元的读取及写入存取的控制电路系统(例如，阵列下方外围电路系统及/或共同源极线或板)的部分。包括竖直交替的绝缘层级20与导电层级22的竖直堆叠18在导体层级16正上方。在一些实施例中，导电层级22可称为第一层级22，且绝缘层级20称为第二层级20。层级20及22中的每一者的实例厚度为20到60纳米。与一或多个其它层级20和/或22相比，实例最上层级20可更厚/最厚。在图1到6中仅展示少量层级20及22，更有可能的情况是，堆叠18包括数十、一百或一百以上等数目个层级20及22。可为或可不为外围电路系统及/或控制电路系统的部分的其它电路系统可介于导体层级16与堆叠18之间。例如，此电路系统的多个竖直交替的导电材料层级与绝缘材料层级可在导电层级22中的最下者下方及/或在导电层级22中的最上者上方。例如，一或多个选择栅极层级(未展示)可介于导体层级16与最下导电层级22之间，且一或多个选择栅极层级可在最上导电层级22上方(未展示)。替代地或另外，所描绘的最上及最下导电层级22的至少一者可为选择栅极层级。实例绝缘层级20包括绝缘材料24(例如，二氧化硅和/或可具有一或多种成分的其它材料)。
已穿过绝缘层级20及导电层级22到导体层级16形成(例如，通过蚀刻)沟道开口25。沟道开口25可径向向内逐渐变窄(未展示)，从而移动到堆叠18中更深处。在一些实施例中，沟道开口25可如展示进入导体层级16的导体材料17中，或可停止其顶部上(未展示)。替代地，作为实例，沟道开口25可停止于最下绝缘层级20顶部上或其内部。使沟道开口25至少延伸到导体层级16的导体材料17的原因是为了确保沟道材料直接电耦合到导体层级16，而不在需要此连接时使用替代处理及结构进行此连接。蚀刻停止材料(未展示)可在导体层级16的导体材料17内或其顶部以在需要时促进停止相对于导体层级16蚀刻沟道开口25。此蚀刻停止材料可为牺牲材料或非牺牲材料。通过实例，且仅为了简洁起见，沟道开口25展示为布置成每行四个及五个开口25的交错行的群组或列，且排列成横向间隔的存储器块58。在此文献中，“块”通常包含“子块”。存储器块58可被视为纵向伸长及定向的，例如沿着第一方向55。可使用任何替代现有或未来开发布置及构造。
实例存储器块58被展示为至少部分已经由(例如，通过各向异性蚀刻)形成到堆叠18中的水平伸长沟槽40界定(例如，沟槽40介于横向紧邻的存储器块58之间)。沟槽40通常将比沟道开口25宽(例如，宽3至10倍)。沟槽40可具有直接抵靠导体层级16(例如，顶部或其内)的导体材料17的相应底部(如展示)或可具有在导体层级16的导体材料17上方的相应底部(未展示)。沟槽40可在竖直横截面(未展示)中横向向内和/或向外逐渐变细。沟槽40可被视为包括侧壁67(例如，包括绝缘材料24的侧壁和/或由绝缘材料24的侧壁界定)。
晶体管沟道材料可沿着绝缘层级及导电层级竖向形成在个别沟道开口中，因此包括个别沟道材料串，个别沟道材料串与导体层级中的导电材料直接电耦合。形成的实例存储器阵列的个别存储器单元可包括栅极区域(例如，控制栅极区域)及横向地在栅极区域与沟道材料之间的存储器结构。在一个此实施例中，存储器结构经形成以包括电荷阻挡区域、存储材料(例如，电荷存储材料)及绝缘电荷通道材料。个别存储器单元的存储材料(例如，例如掺杂或未掺杂硅的浮动栅极材料，或例如氮化硅、金属点等的电荷俘获材料)竖向地沿着电荷阻挡区域中的个别者。绝缘电荷通道材料(例如，具有夹置在两个绝缘体氧化物[例如，二氧化硅]之间的含氮材料[例如，氮化硅]的带隙设计结构)横向介于沟道材料与存储材料之间。
所述图展示其中电荷阻挡材料30、存储材料32及电荷通道材料34已竖向沿着绝缘层级20及导电层级22形成在个别沟道开口25中的一个实施例。晶体管材料30、32及34(例如，存储器单元材料)可通过(例如)将其相应薄层沉积在堆叠18上方及个别沟道开口25内而形成，接着将此至少平坦化回到堆叠18的顶部表面，如展示。
沟道材料36也已经竖向沿着绝缘层级20及导电层级22形成在沟道开口25中且包括个别可操作沟道材料串53，所述沟道材料串53在一个实施例中具有沿着其的存储器单元材料(例如，30、32及/或34)，且其中绝缘层级20中的材料24水平介于紧邻的沟道材料串53之间。归因于比例，材料30、32、34及36共同展示为一些图中的材料37且仅指示为材料37。实例沟道材料36包含适当掺杂的结晶半导体材料，例如一或多个硅、锗及所谓的III/V族半导体材料(例如，GaAs、InP、GaP及GaN)。材料30、32、34及36中的每一者的实例厚度是25到100埃。可如展示进行冲孔蚀刻，以从沟道开口25的基底去除材料30、32及34以暴露导体层级16，使得沟道材料36(可操作沟道材料串53)与导体层级16的导体材料17直接电耦合。此穿孔蚀刻可相对于材料30、32及34中的每一者单独发生(如展示)或可在材料34沉积之后相对于所有者共同地发生(未展示)。替代地，且仅通过实例，可不进行冲孔蚀刻，并且沟道材料36可通过单独的导电互连件(未展示)与导体层级16的导体材料17直接电耦合。沟道开口25展示为包括径向中央固体介电材料38(例如，自旋电子电介质、二氧化硅及/或氮化硅)。替代地且仅通过实例，沟道开口25内的径向中央部分可包含空隙空间(未展示)及/或缺少固体材料(未展示)。
实例导电层级22包括导电材料48，导电材料48是个别存储器块58内的个别导电线29(例如，字线)的部分。导电材料48可横向延伸跨过沟槽40的基底和/或在最上绝缘层级20的顶部上延伸(两者都未展示)。导电线29包括个别晶体管和/或存储器单元56的竖向延伸串49的部分。薄绝缘衬层(例如，Al2O3且未展示)可在形成导电材料48之前形成。一些晶体管及/或一些存储器单元56的大致位置用括号或虚线轮廓指示，其中在所描绘的实例中，晶体管及/或存储器单元56本质上是圆环状或环形的。替代地，晶体管及/或存储器单元56可相对于个别沟道开口25并非完全包围的，使得每一沟道开口25可具有两个或更多个竖向延伸的串49(例如，围绕个别导电层级中的个别沟道开口的多个晶体管及/或存储器单元，其中个别导电层级中每个沟道开口可能具有多个字线，且未展示)。导电材料48可被视为具有对应于个别晶体管及/或存储器单元56的控制栅极区域52的端子端50。在所描绘的实施例中，控制栅极区域52包括个别导电线29的个别部分。材料30、32及34可被视为横向介于控制栅极区域52与沟道材料36之间的存储器结构65。
电荷阻挡区域(例如，电荷阻挡材料30)介于存储材料32与个别控制栅极区域52之间。电荷阻挡可在存储器单元中具有下列功能：在编程模式中，电荷阻挡可防止电荷载子离开存储材料(例如，浮动栅极材料、电荷俘获材料等)朝向控制栅极传递，及在擦除模式中，电荷阻挡可防止电荷载子从控制栅极流到存储材料中。因此，电荷阻挡可用于阻挡控制栅极区域与个别存储器单元的存储材料之间的电荷迁移。所展示的实例电荷阻挡区域包括绝缘体材料30。通过进一步实例，电荷阻挡区域可包括存储材料(例如，材料32)的横向(例如，径向)外部部分，其中此存储材料是绝缘的(例如，在绝缘存储材料32与导电材料48之间没有任何不同成分的材料的情况下)。无论如何，作为额外实例，在缺少任何单独成分绝缘体材料30的情况下，存储材料与控制栅极的导电材料的界面可足以用作电荷阻挡区域。此外，导电材料48与材料30的界面(当存在时)与绝缘体材料30组合可一起用作电荷阻挡区域，且替代地或另外，可用作绝缘存储材料(例如，氮化硅材料32)的横向外部区域。实例材料30是氧化硅铪及二氧化硅中的一或多者。
导体材料77在沟槽40的侧壁67中且横向地在导电层级22及绝缘层级20之上竖向地沿着侧壁67延伸，并且将个别导电层级22的导电材料48直接电耦合在一起。在一个实施例中，导体材料77及导电材料48具有彼此相同的成分且在另一实施例中具有彼此不同的成分。在一个实施例中，且如展示，在存储器块58中的个别导电层级22中的导电材料48从存储器块58横向向外延伸到沟槽40的侧壁67中且横向地在导电层级22及绝缘层级20之上竖向地沿着侧壁67延伸，且将个别导电层级的导电材料48直接电耦合在一起。
参考图7到9，导体材料77(未展示)已经暴露于氧化条件下，以横向地在个别绝缘层级22之上形成横向穿过导体材料77的绝缘氧化物90，以将个别导电层级22的导电材料48分开而使其不通过导体材料77直接电耦合在一起。在一个实施例中，导体材料77包括导电金属材料，并且绝缘氧化物90是绝缘金属氧化物(包括导电金属材料中的相同或不同的金属)。实例氧化条件包含在环境室温至1,000℃的温度、1毫托至760托的压力下暴露于O2、O3及/或H2O 1分钟到4小时。
在一个实施例中，且如展示，暴露已经形成绝缘氧化物90以使其横向延伸到存储器块58中的个别导电层级22中。替代地，暴露可不如此形成，例如如相对于图10到12中的替代构造10a所展示。酌情使用来自上述实施例的类似编号，其中一些构造差异用后缀“a”或用不同的编号指示。例如，且在一个实施例中，构造10a将暴露于氧化条件下展示为已横向地在导电层级22之上形成绝缘氧化物90a，以具有在任何地方都与绝缘材料侧壁67横向重合的横向外侧壁91。可使用本文中相对于其它实施例展示和/或描述的任何其它(若干)属性或(若干)方面。
参考图13到15，且在一个实施例中，在形成绝缘氧化物90之后，绝缘体材料92已经在绝缘氧化物90的横向内部形成在沟槽40中，并且在一个此实施例中填充构造10中的沟槽40的剩余体积。图16到18展示已经对构造10a进行的类似处理。可在沟槽40中形成贯穿阵列通孔(TAV，且未展示)。
所有、仅一些或无绝缘氧化物90可保留在包括存储器阵列的成品电路系统构造中。图13到18展示其中所有者保留的实例。
可使用本文中相对于其它实施例展示和/或描述的任何其它(若干)属性或(若干)方面。
在一个实施例中，在形成绝缘氧化物之后，去除至少一些绝缘氧化物，并且在一个实施例中去除全部绝缘氧化物。图19到21展示对应于构造10的实例替代实施例构造10b，且图22到24展示对应于构造10a的实例替代实施例构造10c。酌情使用来自上述实施例的类似编号，其中一些构造差异分别用后缀“b”或“c”或用不同编号指示。在此实例中，且通过实例，在形成绝缘体材料92b和92c之前，已去除所有绝缘氧化物90和90a(因此两者都未展示)(例如，在一个实施例中，随后循序形成氮化硅、二氧化硅和多晶硅)。可使用本文中相对于其它实施例展示和/或描述的任何其它(若干)属性或(若干)方面。
上述(若干)处理或(若干)构造可被视为相对于组件阵列，所述组件阵列作为底层基底衬底上方或作为所述衬底的部分的此类组件的单个堆叠或单个层级形成或在所述单个堆叠或单个层级内形成(尽管单个堆叠/层级可具有多个层级)。用于操作或存取阵列内的此类组件的控制件及/或其它外围电路系统也可作为成品构造的部分形成在任何位置，且在一些实施例中可在阵列下方(例如，阵列下CMOS)。无论如何，可在图中展示或上文描述的(若干)堆叠/(若干)层级上方及/或下方提供或制造一或多个额外此类(若干)堆叠/(若干)层级。此外，组件的(若干)阵列可在不同堆叠/层面中相对于彼此相同或不同，且不同堆叠/层面可具有相对于彼此相同或不同的厚度。中介结构可设置在竖直紧邻堆叠/层级(例如，额外电路系统及/或电介质层)之间。同样地，不同堆叠/层面可相对于彼此电耦合。多个堆叠/层面可单独且循序制造(例如一个叠在另一个上)，或两个或更多个堆叠/层面可基本上同时制造。
上文论述的组合件及结构可用于集成电路/电路系统中且可并入电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。电子系统可为大范围的系统中的任一者，例如，摄像机、无线装置、显示器、芯片组、机顶盒、游戏机、照明装置、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。
在此文献中，除非另有指示，否则“竖向”、“较高”、“上”、“下”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“下”、“下面”、“向上”及“向下”一般参考竖直方向。“水平”指代沿主衬底表面的大体方向(即，在10度以内)且可相对于在制造期间处理衬底的方向，且竖直是与水平大体正交的方向。对“完全水平”的引用是沿主衬底表面的方向(即，与其不成角度)且可相对于在制造期间处理衬底的方向。此外，如本文中使用的“竖直”及“水平”是相对于彼此大体垂直的方向且独立于衬底在三维空间中的定向。另外，“竖向延伸”及“在竖向上延伸”是指从完全水平偏离至少45°的方向。此外，相对于场效应晶体管“在竖向上延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似者是参考晶体管的沟道长度的定向，在操作中，电流沿所述定向在源极/漏极区域之间流动。对于双极结型晶体管，“在竖向上延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”及类似者是参考基底长度的定向，在操作中，电流沿所述定向在射极与集电极之间流动。在一些实施例中，在竖向延伸的任何组件、特征及/或区域竖直地延伸或在竖直的10°内延伸。
此外，“在…正上方”、“在…正下方”及“在…正下”要求两个所述区域/材料/组件相对于彼此至少有一些横向重叠(即，水平地)。并且，使用前面未加“正”的“在…上方”仅要求所述区域/材料/组件在另一区域/材料/组件上方的某部分在所述另一区域/材料/组件竖向外部(即，与两个所述区域/材料/组件是否存在任何横向重叠无关)。类似地，使用前面未加“正”的“在…下方”及“在…下”仅要求所述区域/材料/组件在另一区域/材料/组件下方/下的某部分在所述另一区域/材料/组件竖向内部(即，与两个所述区域/材料/组件是否存在任何横向重叠无关)。
本文中描述的材料、区域及结构中的任一者可为均质的或非均质的，且无论如何可在其上覆的任何材料上方连续或不连续。在为任何材料提供一或多个实例成分的情况下，所述材料可包括此(类)一或多个成分、基本上由所述成分构成或由所述成分构成。此外，除非另外声明，否则每一材料可使用任何合适的现存或未来开发的技术形成，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入是实例。
另外，“厚度”本身(之前没有方向形容词)被定义为从不同成分的紧邻材料或紧邻区域的最靠近表面垂直通过给定材料或区域的平均直线距离。另外，本文中描述的各种材料或区域可具有大体上恒定厚度或可变厚度。如果具有可变厚度，那么厚度是指平均厚度，除非另有指示，且此材料或区域将归因于厚度可变而具有某一最小厚度及某一最大厚度。如本文中所使用，“不同成分”仅要求可彼此直接抵靠的两个所述材料或区域的那些部分在化学及/或物理上不同(例如，如果此类材料或区域并非同质的)。如果两个所述材料或区域未彼此直接抵靠，那么“不同成分”仅要求两个所述材料或区域彼此最靠近的所述部分在化学及/或物理上不同(如果此类材料或区域并非同质的)。在本文献中，在材料、区域或结构相对于彼此存在至少某一物理触碰接触时，所述材料、区域或结构“直接抵靠”另一者。相比之下，前面未加“直接”的“在…之上”、“在…上”、“邻近”、“沿”及“抵靠”涵盖“直接抵靠”以及其中(若干)中介材料、(若干)区域或(若干)结构导致所述材料、区域或结构相对于彼此未物理触碰接触的构造。
在本文中，如果在正常操作中，电流能够从区域-材料-组件中的一者连续流动到另一者且在充分产生亚原子正电荷及/或负电荷时主要通过亚原子正电荷及/或负电荷的移动进行此流动，那么区域-材料-组件彼此“电耦合”。另一电子组件可在区域-材料-组件之间且可电耦合到区域-材料-组件。相比之下，当区域-材料-组件被称为“直接电耦合”时，直接电耦合的区域-材料-组件之间没有中介电子组件(例如，没有二极管、晶体管、电阻器、换能器、开关、保险丝等)。
在本文献中，使用“行”及“列”是为了方便区分一系列或定向的特征与另一系列或定向的特征且沿着其已经形成或可形成组件。“行”及“列”关于任何系列区域、组件及/或特征同义地使用而与功能无关。无论如何，行可相对于彼此是直线及/或曲线及/或平行及/或不平行，列也可为这样。此外，行及列可相对于彼此按90°或一或多个其它角度(即，除了平角外)相交。
本文的导电/导体/导电材料中的任一者的成分可为导电金属材料及/或导电掺杂半导电/半导体/半导电材料。“金属材料”是元素金属、两种或更多种元素金属的任一混合物或合金及任何一或多种金属化合物中的任一者或组合。
本文中，关于蚀刻(etch/etching)、去除(removing/removal)、沉积及/或形成(forming/formation)的“选择性”是一种所述材料相对于另一所述材料以按体积计至少2:1的速率如此动作的动作。此外，选择性地沉积、选择性地生长或选择性地形成是对于至少前75埃的沉积、生长或形成以按体积计至少2:1的速率相对于另一所述材料或若干材料沉积、生长或形成一种材料。
除非另有指示，否则本文中“或”的使用涵盖任一者及两者。
结论
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成存储器块，所述存储器块个别地包括包含交替的绝缘层级与导电层级的竖直堆叠。沟道材料串延伸穿过所述绝缘层级及所述导电层级。水平伸长的沟槽位于横向紧邻的存储器块之间。导体材料在沟槽的侧壁中且横向地在导电层级及绝缘层级之上竖向地沿着侧壁延伸，并且将个别导电层级的导电材料直接电耦合在一起。将导体材料暴露于氧化条件下，以横向地在个别绝缘层级之上形成横向穿过导体材料的绝缘氧化物，以将个别导电层级的导电材料分开而使其不通过导体材料直接电耦合在一起。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成存储器块，所述存储器块个别地包括包含交替的绝缘层级及导电层级的竖直堆叠。沟道材料串延伸穿过所述绝缘层级及所述导电层级。水平伸长的沟槽位于横向紧邻的存储器块之间。在存储器块中的个别导电层级中的导电材料从存储器块横向向外延伸到沟槽的侧壁中，且横向地在导电层级及绝缘层级之上竖向地沿着侧壁延伸，并且将个别导电层级的导电材料直接电耦合在一起。将导电材料暴露于氧化条件下，以横向地在个别绝缘层级之上形成横向穿过导电材料的绝缘氧化物，以将个别导电层级的导电材料分开而使其不直接电耦合在一起。所述暴露形成绝缘氧化物以使其横向延伸到存储器块中的个别导电层级中。
在一些实施例中，一种用于形成包括存储器单元串的存储器阵列的方法包括形成存储器块，所述存储器块个别地包括包含交替的绝缘层级与导电层级的竖直堆叠。沟道材料串延伸穿过所述绝缘层级及所述导电层级。水平伸长的沟槽位于横向紧邻的存储器块之间。导体材料在沟槽的侧壁中且横向地在导电层级及绝缘层级之上竖向地沿着侧壁延伸，并且将个别导电层级的导电材料直接电耦合在一起。将导体材料暴露于氧化条件下，以横向地在个别绝缘层级之上形成横向穿过导体材料的绝缘氧化物，以将个别导电层级的导电材料分开而使其不通过导体材料直接电耦合在一起。在形成绝缘氧化物后，去除所有绝缘氧化物。在去除所有绝缘氧化物之后，在沟槽中循序形成氮化硅、二氧化硅和多晶硅。
根据法规，本文中所揭示的标的物已用或多或少特定于结构及方法特征的语言进行描述。然而，应理解，权利要求书不限于所展示及所描述的特定特征，因为本文中所揭示的部件包括实例实施例。因此，权利要求书应按字面意义被赋予全范围，且应根据等效原则适当地解释。

Claims (25)

1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成存储器块，所述存储器块个别地包括包含交替的绝缘层级与导电层级的竖直堆叠，沟道材料串延伸穿过所述绝缘层级及所述导电层级；
水平伸长的沟槽，其位于横向紧邻的所述存储器块之间，导体材料在所述沟槽的侧壁中且横向地在所述导电层级及所述绝缘层级之上竖向地沿着所述侧壁延伸，并且将所述个别导电层级的导电材料直接电耦合在一起；以及
将所述导体材料暴露于氧化条件下，以横向地在个别所述绝缘层级之上形成横向穿过所述导体材料的绝缘氧化物，以将所述个别导电层级的所述导电材料分开而使其不通过所述导体材料直接电耦合在一起。
2.根据权利要求1所述的方法，其中所述导体材料和所述导电材料具有相同的成分。
3.根据权利要求1所述的方法，其中所述导体材料包括导电金属材料，并且所述绝缘氧化物是绝缘金属氧化物。
4.根据权利要求1所述的方法，其包括在形成所述绝缘氧化物之后，在所述绝缘氧化物的横向内部在所述沟槽中形成绝缘体材料。
5.根据权利要求1所述的方法，其包括在形成所述绝缘氧化物之后，去除其中的至少一些。
6.根据权利要求5所述的方法，其包括在所述去除之后，在所述沟槽中形成绝缘体材料。
7.根据权利要求6所述的方法，其中所述绝缘体材料形成为填充所述沟槽的剩余体积。
8.根据权利要求5所述的方法，其中所述去除是去除全部所述绝缘氧化物。
9.根据权利要求8所述的方法，其包括在所述去除之后，在所述沟槽中形成绝缘体材料。
10.根据权利要求9所述的方法，其中所述绝缘体材料形成为填充所述沟槽的剩余体积。
11.根据权利要求1所述的方法，其中所述绝缘氧化物保留在包括所述存储器阵列的成品电路系统构造中。
12.根据权利要求1所述的方法，其中所述暴露形成所述绝缘氧化物以使其横向延伸到所述存储器块中的所述个别导电层级中。
13.根据权利要求1所述的方法，其中所述暴露并不形成所述绝缘氧化物以使其横向延伸到所述存储器块中的所述个别导电层级中。
14.根据权利要求13所述的方法，其中所述沟槽侧壁由所述存储器块中的所述绝缘层级的绝缘材料的侧壁界定，所述暴露横向地在所述导电层级之上形成所述绝缘氧化物，以具有在任何地方都与所述绝缘材料侧壁横向重合的横向外侧壁。
15.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成存储器块，所述存储器块个别地包括包含交替的绝缘层级与导电层级的竖直堆叠，沟道材料串延伸穿过所述绝缘层级及所述导电层级；
水平伸长的沟槽，其位于横向紧邻的所述存储器块之间，在所述存储器块中的个别所述导电层级中的导电材料从所述存储器块横向向外延伸到所述沟槽的侧壁中且横向地在所述导电层级及所述绝缘层级之上竖向地沿着所述侧壁延伸，并且将所述个别导电层级的所述导电材料直接电耦合在一起；以及
将所述导电材料暴露于氧化条件下，以横向地在个别所述绝缘层级之上形成横向穿过所述导电材料的绝缘氧化物，以将所述个别导电层级的所述导电材料分开而使其不直接电耦合在一起，所述暴露形成所述绝缘氧化物以使其横向延伸到所述存储器块中的所述个别导电层级中。
16.根据权利要求15所述的方法，其中所述导电材料包括导电金属材料，并且所述绝缘氧化物是绝缘金属氧化物。
17.根据权利要求15所述的方法，其包括在形成所述绝缘氧化物之后，在所述绝缘氧化物的横向内部在所述沟槽中形成绝缘体材料。
18.根据权利要求15所述的方法，其包括在形成所述绝缘氧化物之后，去除其中的至少一些。
19.根据权利要求18所述的方法，其包括在所述去除之后，在所述沟槽中形成绝缘体材料。
20.根据权利要求19所述的方法，其中所述绝缘体材料形成为填充所述沟槽的剩余体积。
21.根据权利要求18所述的方法，其中所述去除是去除全部所述绝缘氧化物。
22.根据权利要求21所述的方法，其包括在所述去除之后，在所述沟槽中形成绝缘体材料。
23.根据权利要求22所述的方法，其中所述绝缘体材料形成为填充所述沟槽的剩余体积。
24.根据权利要求15所述的方法，其中所述绝缘氧化物保留在包括所述存储器阵列的成品电路系统构造中。
25.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
形成存储器块，所述存储器块个别地包括包含交替的绝缘层级与导电层级的竖直堆叠，沟道材料串延伸穿过所述绝缘层级及所述导电层级；
水平伸长的沟槽，其位于横向紧邻的所述存储器块之间，导体材料在所述沟槽的侧壁中且横向地在所述导电层级及所述绝缘层级之上竖向地沿着所述侧壁延伸，并且将所述个别导电层级的导电材料直接电耦合在一起；
将所述导体材料暴露于氧化条件下，以横向地在个别所述绝缘层级之上形成横向穿过所述导体材料的绝缘氧化物，以将所述个别导电层级的所述导电材料分开而使其不通过所述导体材料直接电耦合在一起；
在形成所述绝缘氧化物之后，去除所有所述绝缘氧化物；以及
在所述去除之后，在所述沟槽中循序形成氮化硅、二氧化硅及多晶硅。
CN202211662619.XA 2021-12-28 2022-12-23 用于形成包括存储器单元串的存储器阵列的方法 Pending CN116367543A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163294219P 2021-12-28 2021-12-28
US63/294,219 2021-12-28
US17/674,478 US11895834B2 (en) 2021-12-28 2022-02-17 Methods used in forming a memory array comprising strings of memory cells
US17/674,478 2022-02-17

Publications (1)

Publication Number Publication Date
CN116367543A true CN116367543A (zh) 2023-06-30

Family

ID=86896558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211662619.XA Pending CN116367543A (zh) 2021-12-28 2022-12-23 用于形成包括存储器单元串的存储器阵列的方法

Country Status (2)

Country Link
US (1) US11895834B2 (zh)
CN (1) CN116367543A (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437543B2 (en) * 2015-01-22 2016-09-06 Sandisk Technologies Llc Composite contact via structure containing an upper portion which fills a cavity within a lower portion
US10236301B1 (en) 2017-12-27 2019-03-19 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells
US10665469B2 (en) 2018-09-11 2020-05-26 Micron Technology, Inc. Arrays of elevationally-extending strings of memory cells and methods used in forming an array of elevationally-extending strings of memory cells
US10923498B2 (en) * 2019-04-25 2021-02-16 Sandisk Technologies Llc Three-dimensional memory device containing direct source contact structure and methods for making the same
KR20210029871A (ko) * 2019-09-06 2021-03-17 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
US20220270967A1 (en) * 2019-11-26 2022-08-25 Sandisk Technologies Llc Three-dimensional memory device containing plural metal oxide blocking dielectric layers and method of making thereof
US11557597B2 (en) 2020-03-03 2023-01-17 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11139386B2 (en) 2020-03-03 2021-10-05 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11362142B2 (en) * 2020-05-18 2022-06-14 Micron Technology, Inc. Electronic apparatus with tiered stacks having conductive structures isolated by trenches, and related electronic systems and methods
KR20230006990A (ko) * 2021-07-05 2023-01-12 삼성전자주식회사 3차원 반도체 메모리 장치 및 이를 포함하는 전자 시스템
US20230290721A1 (en) * 2022-03-08 2023-09-14 Micron Technology, Inc. Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells And Memory Arrays Comprising Strings Of Memory Cells

Also Published As

Publication number Publication date
US11895834B2 (en) 2024-02-06
US20230209818A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
CN113795918B (zh) 存储器阵列以及用于形成存储器阵列和导电阵列通孔(tav)的方法
EP3912190A1 (en) Memory arrays and methods used in forming a memory array
CN113424320B (zh) 存储器阵列及用以形成存储器阵列的方法
CN112652627B (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
CN113206096B (zh) 存储器阵列和用于形成存储器阵列的方法
CN114342076A (zh) 存储器阵列及用于形成包括存储器单元的串的存储器阵列的方法
JP2023500438A (ja) メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN113113416A (zh) 存储器阵列和形成存储器阵列的方法
CN116568034A (zh) 包括存储器单元串的存储器电路系统及用于形成包括存储器单元串的存储器阵列的方法
CN112687698A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
US20220157844A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
WO2022046415A1 (en) Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
JP2023527517A (ja) メモリセルのストリングを含むメモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN112786611A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116744684A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN113785395B (zh) 存储器阵列和用于形成存储器阵列的方法
CN115623782A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN115206981A (zh) 集成电路系统、存储器阵列及用于形成存储器阵列的方法
CN116391453A (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
CN116367543A (zh) 用于形成包括存储器单元串的存储器阵列的方法
US20230395149A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN113345908B (zh) 包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US11948639B2 (en) Methods including a method of forming a stack and isotropically etching material of the stack
CN116367544A (zh) 集成电路系统、包括存储器单元串的存储器电路系统和形成集成电路系统的方法
CN117177572A (zh) 包括存储器单元串的存储器阵列及相关方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication