JP2023500438A - メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法 - Google Patents

メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法 Download PDF

Info

Publication number
JP2023500438A
JP2023500438A JP2022523380A JP2022523380A JP2023500438A JP 2023500438 A JP2023500438 A JP 2023500438A JP 2022523380 A JP2022523380 A JP 2022523380A JP 2022523380 A JP2022523380 A JP 2022523380A JP 2023500438 A JP2023500438 A JP 2023500438A
Authority
JP
Japan
Prior art keywords
insulator
tier
conductive
forming
tiers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022523380A
Other languages
English (en)
Other versions
JP7419517B2 (ja
Inventor
リンユ コン
デイビッド デイコック
ヴェンカタ サティヤナラヤナ マーティ クラパティ
リロイ エカリスタ ウィボボ
Original Assignee
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2023500438A publication Critical patent/JP2023500438A/ja
Application granted granted Critical
Publication of JP7419517B2 publication Critical patent/JP7419517B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法。メモリアレイを形成することに使用される方法は、垂直方向に交互の第１のティア及び第２のティアを含むスタックを形成することを含む。第１の絶縁体ティアはスタックの上方にある。第１の絶縁体ティアの第１の絶縁体材料は、（ａ）及び（ｂ）の内の少なくとも１つを含み、（ａ）は、シリコン、窒素、並びに炭素、酸素、ホウ素、及びリンの内の１つ以上であり、（ｂ）は炭化ケイ素である。チャネル材料ストリングは、スタック内及び第１の絶縁体ティア内にある。チャネル材料ストリングの個々の側面に直接接触して第１の絶縁体ティア内に導電材料がある。第２の絶縁体ティアは、第１の絶縁体ティア及び導電材料の上方に形成される。第２の絶縁体ティアの第２の絶縁体材料は、（ａ）及び（ｂ）の内の少なくとも１つを含む。導電性ビアは、第２の絶縁体ティアを通って形成されて拡張し、導電材料を通じて個々のチャネル材料ストリングに個々に直接電気的に結合される。方法に依存しない構造体を含むその他の態様が開示される。

Description

本明細書に開示する実施形態は、メモリアレイに関し、メモリセルのストリングを含むメモリアレイを形成することに使用される方法に関する。
メモリは集積回路の一種であり、データを蓄積するためにコンピュータシステムで使用される。メモリは、個々のメモリセルの１つ以上のアレイで製造され得る。メモリセルは、デジット線（ビット線、データ線、又はセンス線とも称される）及びアクセス線（ワード線とも称される）を使用して、書き込まれ得、又は読み出され得る。センス線は、アレイの列に沿ってメモリセルを導電的に相互接続し得、アクセス線は、アレイの行に沿ってメモリセルを導電的に相互接続し得る。各メモリセルは、センス線及びアクセス線の組み合わせを通じて一意にアドレッシングされ得る。
メモリセルは、揮発性、半揮発性、又は不揮発性であり得る。不揮発性メモリセルは、電力がない状態で長期間データを蓄積し得る。不揮発性メモリは、慣習的に、少なくとも約１０年の保持期間を有するメモリとして指定されている。揮発性メモリは消散し、それ故、データ蓄積を維持するためにリフレッシュ／再書き込みされる。揮発性メモリは、数ミリ秒以下の保持時間を有し得る。それでも、メモリセルは、少なくとも２つの異なる選択可能な状態でメモリを保持又は蓄積するように構成される。バイナリシステムでは、状態は“０”又は“１”の何れかとみなされる。他のシステムでは、少なくとも幾つかの個々のメモリセルは、２つよりも多いレベル又は状態の情報を蓄積するように構成され得る。
電界効果トランジスタは、メモリセルで使用され得る電子コンポーネントの一種である。これらのトランジスタは、それらの間に半導電性チャネル領域を有する一対の導電性ソース／ドレイン領域を含む。導電性ゲートはチャネル領域に隣接し、薄いゲート絶縁体によってチャネル領域から分離される。ゲートへの適切な電圧の印加は、ソース／ドレイン領域の一方からチャネル領域を通じて他方へ電流が流れることを可能にする。電圧がゲートから除去された場合、電流がチャネル領域を流れることが大幅に妨げられる。電界効果トランジスタはまた、追加の構造体、例えば、ゲート絶縁体と導電性ゲートとの間のゲート構築物の一部として可逆的にプログラミング可能な電荷蓄積領域を含み得る。
フラッシュメモリはメモリの一種であり、最近のコンピュータ及びデバイスで多くの用途を有する。実例として、最近のパーソナルコンピュータは、フラッシュメモリチップ上に蓄積されたＢＩＯＳを有し得る。別の例として、コンピュータ及びその他のデバイスが従来のハードドライブを置き換えるためにソリッドステートドライブ内にフラッシュメモリを利用することが益々一般的になっている。更に別の例として、フラッシュメモリは、製造者が、新たな通信プロトコルが標準化されてくるとそれらをサポートすること、及び強化された機構のためにデバイスをリモートでアップグレードする能力を提供することが可能であるため、無線電子デバイスではポピュラーである。
ＮＡＮＤは、集積フラッシュメモリの基本アーキテクチャであり得る。ＮＡＮＤセルユニットは、メモリセルの直列の組み合わせに直列に結合された少なくとも１つの選択デバイスを含む（直列の組み合わせは一般的にＮＡＮＤストリングと称される）。ＮＡＮＤアーキテクチャは、可逆的にプログラミング可能な垂直トランジスタを個々に含む垂直方向に積み重ねられたメモリセルを含む３次元配列で構成され得る。制御又はその他の回路は、垂直方向に積み重ねられたメモリセルの下方に形成され得る。その他の揮発性又は不揮発性メモリアレイアーキテクチャもまた、トランジスタを個々に含む垂直方向に積み重ねられたメモリセルを含み得る。
メモリアレイは、例えば、米国特許出願公開第２０１５／０２２８６５９号、２０１６／０２６７９８４号、及び２０１７／０１４０８３３号の何れかで示され説明されるようなメモリページ、メモリブロック及び部分ブロック（例えば、サブブロック）、並びにメモリプレーン内に配列され得る。メモリブロックは、垂直方向に積み重ねられたメモリセルの個々のワード線ティア内の個々のワード線の長手方向の輪郭を少なくとも部分的に画定し得る。これらのワード線への接続は、垂直方向に積み重ねられたメモリセルのアレイの端部又は端にあるいわゆる“階段構造体”で生じ得る。階段ステップ構造体は、ワード線への電気的アクセスを提供するために高さ方向に拡張する導電性ビアが接触する個々のワード線のコンタクト領域を確定する個々の“階段”（代替的に“ステップ”又は“階段ステップ”と呼ばれる）を含む。
発明の実施形態に従ったプロセス中の基板の一部分の概略的断面図であり、図２の線１－１を通って取られている。 図１の線２－２を通って取られた概略的断面図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の幾つかの実施形態に従ったプロセス中の図１及び図２の構築物又はその一部分の概略的な連続断面及び／又は拡大図である。 発明の代替の例示的な方法及び／又は構造体の実施形態を示す。 発明の代替の例示的な方法及び／又は構造体の実施形態を示す。 発明の代替の例示的な方法及び／又は構造体の実施形態を示す。 発明の代替の例示的な方法及び／又は構造体の実施形態を示す。 発明の代替の例示的な方法及び／又は構造体の実施形態を示す。 発明の代替の例示的な方法及び／又は構造体の実施形態を示す。
発明の実施形態は、メモリアレイ、例えば、アレイの下に周辺制御回路を有するＮＡＮＤ又はその他のメモリセルのアレイ（例えば、ＣＭＯＳアンダーアレイ）を形成することに使用される方法を包含する。発明の実施形態は、いわゆる“ゲートラスト”又は“置換ゲート”処理、いわゆる“ゲートファースト”処理、及びトランジスタのゲートが形成される時期とは無関係で既存であるか将来開発されるかに関わらないその他の処理を包含する。発明の実施形態はまた、製造方法に依存しないメモリアレイ（例えば、ＮＡＮＤアーキテクチャ）を包含する。例示的な方法の実施形態は、“ゲートラスト”又は”置換ゲート”プロセスとみなされ得る図１～図１７Ａを参照して説明される。
図１及び２は、トランジスタ及び／又はメモリセルの高さ方向に拡張するストリングが形成されるであろうアレイ又はアレイ領域１２を有する構築物１０を示す。構築物１０は、導電性／導体／導電的、半導電性／半導体／半導電的、又は絶縁性／絶縁体／絶縁的（すなわち、本明細書では電気的）材料の内の何れか１つ以上を有するベース基板１１を含む。様々な材料がベース基板１１の高さ方向に上方に形成されている。材料は、図１及び図２に描写した材料の脇に、高さ方向に内向きに、又は高さ方向に外向きにあり得る。例えば、集積回路のその他の部分的又は全体的に製造されたコンポーネントは、ベース基板１１の上方、周囲、又は内部の何処かに提供され得る。メモリセルの高さ方向に拡張するストリングのアレイ（例えば、アレイ１２）内のコンポーネントを動作させるための制御及び／又はその他の周辺回路も製造され得、アレイ又はサブアレイ内に全体的に又は部分的に含まれてもよく、含まれなくてもよい。更に、複数のサブアレイもまた、独立して、タンデムに、さもなければ相互に関連して製造され得、及び動作し得る。この文書では、“サブアレイ”もアレイとみなされ得る。
導電性材料１７を含む導体ティア１６は、基板１１の上方に形成されている。導体ティア１６は、アレイ１２内に形成されるであろうトランジスタ及び／又はメモリセルに対する読み出し及び書き込みアクセスを制御するために使用される制御回路（例えば、周辺アンダーアレイ回路及び／又は共通ソース線若しくはプレート）の一部を含み得る。垂直方向に交互の絶縁性ティア２０及び導電性ティア２２を含むスタック１８が導体ティア１６の上方に形成されている。ティア２０及び２２の各々に対する例示的な厚さは、２２～６０ナノメートルである。少数のティア２０及び２２のみが示され、スタック１８は、数十、１００以上等のティア２０及び２２を含む可能性が高い。周辺回路及び／又は制御回路の一部であってもなくてもよいその他の回路は、導体ティア１６とスタック１８との間にあり得る。例えば、そうした回路の導電性材料及びの絶縁性材料の複数の垂直方向に交互のティアは、導電性ティア２２の最下部よりも下方に及び／又は導電性ティア２２の最上部より上方にあり得る。例えば、１つ以上の選択ゲートティア（図示せず）は、導体ティア１６と最下部の導電性ティア２２との間にあり得、１つ以上の選択ゲートティアは、導電性ティア２２の最上部よりも上方にあり得る。それでも、導電性ティア２２（代替的に第１のティアと称される）は導電材料を含まなくてもよく、絶縁性ティア２０（代替的に第２のティアと称される）は絶縁性材料を含まなくてもよく、又は“ゲートラスト”又は”置換ゲート”であるこれにより最初に説明した例示的な方法の実施形態と併せて処理のこの時点では絶縁性でなくてもよい。例示的な導電性ティア２２は、全体的又は部分的に犠牲的であり得る第１の材料２６（例えば、窒化ケイ素）を含む。例示的な絶縁性ティア２０は、第１の材料２６の組成物とは異なる組成物であり、全体的又は部分的に犠牲的であり得る第２の材料２４（例えば、二酸化ケイ素）を含む。最上部の絶縁性ティア２０及びスタック１８は最上部２１を有するとみなされ得る。
第１の絶縁体ティア７０がスタック１８の上方に形成され、一実施形態では、別のティア７１が第１の絶縁体ティア７０の上方に形成されている。第１の絶縁体ティア７０は、（ａ）及び（ｂ）の内の少なくとも１つを含む第１の絶縁体材料３９を含み、（ａ）は、シリコン、窒素、並びに炭素、酸素、ホウ素、及びリンの内の１つ以上であり、（ｂ）は、炭化ケイ素である。一実施形態では、第１の絶縁体材料３９は（ａ）を含む。そうした一実施形態では、第１の絶縁体材料３９は、炭素、酸素、ホウ素、又はリンの内の１つのみを含む。別のそうした実施形態では、第１の絶縁体材料３９は、炭素、酸素、ホウ素、リンの内の少なくとも２つを含む。一実施形態では、第１の絶縁体材料３９内の炭素、酸素、ホウ素、リンの内の１つ以上は、少なくとも約２原子パーセントの総濃度を有し、そうした一実施形態では、そうした総濃度は、約２０原子パーセント以下である。一実施形態では、そうした総濃度は、少なくとも約４原子パーセントであり、一実施形態では、少なくとも約１０原子パーセントである。一実施形態では、そうした総濃度は、約６原子パーセント～約１１原子パーセントである。一実施形態では、第１の絶縁体材料３９は（ｂ）を含む。一実施形態では、第１の絶縁体材料３９は、（ａ）及び（ｂ）の両方を含み、別の実施形態は、（ａ）及び（ｂ）の内の一方のみを含む。一実施形態では、絶縁性ティア２０は、第１の絶縁体材料３９のものとは異なる組成物の絶縁性材料（例えば、２４）を含む。一実施形態では、図示するように、第１の絶縁体ティア７０は、（ａ）又は（ｂ）の何れも含まない絶縁性材料４２（例えば、二酸化ケイ素）をその中に含む。例示的な別のティア７１は、絶縁性材料２４を含むものとして示されている。
チャネル開口部２５は、ティア７１、ティア７０、絶縁性ティア２０、及び導電性ティア２２を通って導体ティア１６まで（例えば、エッチングによって）形成されている。チャネル開口部２５は、スタック１８内をより深く移動して、半径方向に内側に先細りであり得る（図示せず）。幾つかの実施形態では、チャネル開口部２５は、図示するように導体ティア１６の導電性材料１７中に部分的に入り得、又はその頂上で停止し得る（図示せず）。或いは、例として、チャネル開口部２５は、最下部の絶縁性ティア２０の頂上又は内部で停止し得る。チャネル開口部２５を少なくとも導体ティア１６の導電性材料１７まで拡張する理由は、そうした接続が要望される場合にそうするために代替の処理及び構造体を使用せずに、その後に形成されるチャネル材料（まだ図示せず）の導体ティア１６への直接的な電気的結合を保証するためである。エッチング停止材料（図示せず）は、そうしたことが要望される場合に、導体ティア１６に対するチャネル開口部２５のエッチングの停止を容易にするために、導体ティア１６の導電性材料１７の内部又は頂上にあり得る。そうしたエッチング停止材料は、犠牲的又は非犠牲的であり得る。例として、簡潔にするために、チャネル開口部２５は、行毎に４つ又は５つの開口部２５の千鳥状の行のグループ又は列内に配列され、横方向に離隔されたメモリブロック５８を完成した回路構築物内に含むであろう横方向に離隔されたメモリブロック領域５８内に配列されるものとして示されている。この文書では、“ブロック”は“サブブロック”を含む一般的なものである。メモリブロック領域５８及びもたらされたメモリブロック５８（まだ図示せず）は、例えば方向５５に沿って長手方向に伸長し、向けられているとみなされ得る。メモリブロック領域５８は、さもなければ、処理のこの時点では識別可能でなくてもよい。代替の既存の又は将来開発される配列及び構築物が使用され得る。
トランジスタチャネル材料は、絶縁性ティア及び導電性ティアに高さ方向に沿って個々のチャネル開口部内に形成され得、したがって、導体ティア内の導電性材料と直接電気的に結合される個々のチャネル材料ストリングを含む。形成される例示的なメモリアレイの個々のメモリセルは、ゲート領域（例えば、制御ゲート領域）と、ゲート領域とチャネル材料との横方向に間のメモリ構造体とを含み得る。そうした一実施形態では、メモリ構造体は、電荷遮断領域、蓄積材料（例えば、電荷蓄積材料）、及び絶縁性電荷通過材料を含むように形成される。個々のメモリセルの蓄積材料（例えば、ドープ又は非ドープのシリコン等のフローティングゲート材料、又は窒化ケイ素、金属ドット等の電荷トラップ材料）は、電荷遮断領域の個々に高さ方向に沿ってある。絶縁性電荷通過材料（例えば、窒素含有材料［例えば、窒化ケイ素］が２つの絶縁体酸化物［例えば、二酸化ケイ素］の間に挟まれたバンドギャップ工学構造体）は、チャネル材料と蓄積材料との横方向に間にある。
図３、図３Ａ、図３Ｂ、図４、図４Ａ、及び図４Ｂは、電荷遮断材料３０、蓄積材料３２、及び電荷通過材料３４が、絶縁性ティア２０及び導電性ティア２２に高さ方向に沿って個々のチャネル開口部２５内に形成されている一実施形態を示す。トランジスタ材料３０、３２、及び３４（例えば、メモリセル材料）は、例えば、スタック１８の上方に及び個々のチャネル開口部２５内にそれらの個別の薄層を堆積させ、続いて、そうした背面を少なくともスタックの最上面まで平坦化することによって形成され得る。一実施形態では、二酸化ケイ素を含むメモリセル材料３０、３２、及び／又は３４の内の少なくとも幾つか、並びに更なる例示的なメモリセル材料は、以下でより詳細に説明される。
チャネル材料３６はまた、絶縁性ティア２０及び導電性ティア２２に高さ方向に沿って、スタック１８内に、及びチャネル開口部２５内の第１の絶縁体ティア７０内に形成され、したがって、一実施形態では、それらに沿ったメモリセル材料（例えば、３０、３２、及び３４）を有する個々の動作可能チャネル材料ストリング５３を含む。材料３０、３２、３４、及び３６は、スケールに起因して、図３及び図４では纏めて材料３７として示され、材料３７としてのみ指定されている。例示的なチャネル材料３６は、１つ以上のシリコン、ゲルマニウム、及びいわゆるＩＩＩ／Ｖ半導体材料（例えば、ＧａＡｓ、ＩｎＰ、ＧａＰ、及びＩｇＧ）等の適切にドープされた結晶性半導体材料を含む。材料３０、３２、３４、及び３６の各々に対する例示的な厚さは、２５～１００オングストロームである。チャネル材料３６が導体ティア１６の導電性材料１７に直接接触するように導体ティア１６を露出するために、チャネル開口部２５のベースから材料３０、３２、及び３４を除去するように、図示するようにパンチエッチングが行われ得る。こうしたパンチエッチングは、（図示するように）材料３０、３２、及び３４の各々に関して別個に発生し得、又は材料３４の堆積後に全てに関して纏めて発生し得る（図示せず）。或いは、例としてのみ、パンチエッチングは行われなくてもよく、チャネル材料３６は、別個の導電性相互接続部（図示せず）によって導体ティア１６の導電性材料１７に直接電気的に結合されてもよい。チャネル開口部２５は、半径方向に中央にある固体誘電体材料３８（例えば、スピンオン誘電体、二酸化ケイ素、及び／又は窒化ケイ素）を含むものとして示されている。或いは、例としてのみ、チャネル開口部２５内の半径方向に中央部分は、空隙スペース（図示せず）を含んでもよく、及び／又は固体材料を欠いていてもよい（図示せず）。それでも、導電材料３１（例えば、導電的にドープされたポリシリコン等の導電性プラグ）は、個々のチャネル材料ストリング５３の側面に、一実施形態では、その横方向に内側の側面４４に直接接触して第１の絶縁体ティア７０内にある。一実施形態では、図示するように、導電材料３１は、ティア７０内にある第１の絶縁体材料３９から上方に突出し、それでも、最上部６２を有する。材料３０、３２、３４、及び３６の内の１つ以上は、最上部６２まで拡張しなくてもよい（図示せず）。
図５を参照すると、一実施形態では、複数の絶縁ティア７２、７３、及び７４が、第１の絶縁体ティア７０、導電材料３１、及びティア７１の上方に形成されている。複数のティアの内の１つ（例えば、ティア７３）は、（ａ）及び（ｂ）の内の少なくとも１つを含む第２の絶縁体材料４１を含み、複数のティアの内の別のティア（例えば、ティア７２及び７４の内の１つ以上）は、（ａ）及び（ｂ）の何れも含まない（例えば、絶縁性材料２４を含む）。幾つかの実施形態では、ティア７３は、第２の絶縁体ティア７３と称される。一実施形態では、第１の絶縁体材料３９及び第２の絶縁体材料４１は、相互に同じ組成物のものであり、別の実施形態では、相互に異なる組成物のものである。一実施形態では、図示するように、第２の絶縁体材料４１は、導電材料３１の最上部６２に直接接触して形成されない。
図６、図７、及び図７Ａを参照すると、横方向に離隔されたメモリブロック領域５８を形成するために、ティア７４、第２の絶縁体ティア７３、ティア７２、及び７１、第１の絶縁体ティア７０（例えば、その絶縁性材料４２）を通って、スタック１８中に（例えば、異方性エッチングによって）水平方向に伸長するトレンチ４０が形成されている。水平に伸長するトレンチ４０は、（図示するような）導体ティア１６の導電性材料１７（の頂部又は内部）に直接接触する個別の底部を有し得、又は導体ティア１６の導電性材料１７の上方に個別の底部を有し得る（図示せず）。
上記の処理は、トレンチ４０を形成する前にチャネル開口部２５を形成及び充填することを示している。こうしたことは逆にすることができる。或いは、チャネル開口部２５の形成と充填との間にトレンチ４０が形成され得る（理想的ではない）。更に、上記の処理は、トレンチ４０を形成する前に第１の絶縁体材料３９を形成することを示しているが、こうしたことは逆にすることができる。
図８、図９、図９Ａ、図１０、及び図１１を参照すると、一実施形態では、導電性ティア２２の材料２６（図示せず）は、例えば、（例えば、材料２６が窒化ケイ素であり、第１及び第２の絶縁体材料３９及び４１が（ａ）及び／又は（ｂ）を夫々含み、他の材料が１つ以上の酸化物又はポリシリコンを含む場合に、一次エッチャントとして液体又は蒸気のＨ３ＰＯ４を使用して）他の露出された材料に対して理想的には選択的に等方的にエッチング除去されることによって除去されている。例示的な実施形態の導電性ティア２２内の材料２６（図示せず）は犠牲的であり、導電材料４８と置換され、その後、トレンチ４０から除去され、したがって、個々の導電線２９（例えば、ワード線）、並びに個々のトランジスタ及び／又はメモリセル５６の高さ方向に拡張するストリング４９を形成する。
導電材料４８を形成する前に、薄い絶縁性ライナー（例えば、Ａｌ２Ｏ３。図示せず）が形成され得る。トランジスタ及び／又はメモリセル５６の凡その位置は、図１１では括弧で指し示され、幾つかは、図８、図９、及び図９Ａでは破線の輪郭で指し示され、トランジスタ及び／又はメモリセル５６は、描写する例では本質的にリング状又は環状である。或いは、トランジスタ及び／又はメモリセル５６は、個々のチャネル開口部２５に対して完全には取り囲まれなくてもよく、その結果、各チャネル開口部２５は、２つ以上の高さ方向に拡張するストリング４９（例えば、個々の導電性ティア内のチャネル開口部毎におそらく複数のワード線を備えた個々の導電性ティア内の個々のチャネル開口部の周りの複数のトランジスタ及び／又はメモリセル。図示せず）を有し得る。導電材料４８は、個々のトランジスタ及び／又はメモリセル５６の制御ゲート領域５２に対応する末端５０（図１１）を有するとみなされ得る。描写する実施形態における制御ゲート領域５２は、個々の導電線２９の個々の部分を含む。材料３０、３２、及び３４は、制御ゲート領域５２とチャネル材料３６との横方向に間にあるメモリ構造体６５とみなされ得る。一実施形態では、例示的な“ゲートラスト”処理に関して示すように、導電性ティア２２の導電材料４８は、チャネル開口部２５及び／又はトレンチ４０を形成した後に形成される。或いは、導電性ティアの導電材料は、例えば、“ゲートファースト”処理に関して、チャネル開口部２５及び／又はトレンチ４０を形成する前（図示せず）に形成され得る。
電荷遮断領域（例えば、電荷遮断材料３０）は、蓄積材料３２と個々の制御ゲート領域５２との間にある。電荷遮断は、メモリセル内で以下の機能を有し得、プログラムモードでは、電荷遮断は、電荷キャリアが蓄積材料（例えば、フローティングゲート材料、電荷トラップ材料等）から制御ゲートに向かって通過することを防止し得、消去モードでは、電荷遮断は、電荷キャリアが制御ゲートから蓄積材料中に流入することを防止し得る。したがって、電荷遮断は、個々のメモリセルの制御ゲート領域と蓄積材料との間の電荷移動を遮断するように機能し得る。図示したような例示的な電荷遮断領域は、絶縁体材料３０を含む。更なる例として、電荷遮断領域は、そうした蓄積材料が絶縁性である場合（例えば、絶縁性蓄積材料３２と導電材料４８との間に異なる組成物材料が何らない場合）に蓄積材料（例えば、材料３２）の横方向に（例えば半径方向に）外側部分を含み得る。それでも、追加の例として、蓄積材料と制御ゲートの導電性材料との界面は、何れの別個の組成物絶縁体材料３０がない場合にも電荷遮断領域として機能するのに十分であり得る。更に、絶縁体材料３０と組み合わせた導電材料４８の材料３０との界面（存在する場合）は、電荷遮断領域として共に機能し得、代替的又は追加的に、絶縁性蓄積材料（例えば、窒化ケイ素材料３２）の横方向に外側領域として機能し得る。例示的な材料３０は、酸化ケイ素ハフニウム及び二酸化ケイ素の内の１つ以上である。
図１２、図１３、図１３Ａ、及び図１４を参照すると、一実施形態では、横方向に直ぐ隣接するメモリブロック領域５８間のトレンチ４０内に介在材料５７が形成されている。介在材料５７は、横方向に直ぐ隣接するメモリブロック５８及び最終的なメモリブロック５８の間に横方向の電気的絶縁（絶縁）を提供し得る。こうしたものは、絶縁性、半導電性、及び導電材料の内の１つを含み得、それでも、完成した回路構築物において導電性ティア２２が相互に短絡することを容易にし得る。例示的な絶縁性材料は、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、及び非ドープのポリシリコンの内の１つ以上である。一実施形態では、介在材料５７は、横方向に最も外側の絶縁性材料（例えば、二酸化ケイ素及び／又は窒化ケイ素。図示せず）と、横方向に最も外側の絶縁性材料のものとは異なる組成物の横方向に内側の材料（例えば、非ドープのポリシリコン。図示せず）とを含む。そうした一実施形態では、横方向に内側の材料は絶縁性である。一実施形態では、介在材料５７は、横方向に直ぐ隣接するメモリブロック間の何処でも絶縁性である。
図１５を参照すると、一実施形態では、ティア７４及び介在材料５７の上方に別の絶縁ティア７５が形成されている。そうした一実施形態では、ティア７５は、（ａ）及び（ｂ）の何れも含まない（例えば、絶縁性材料２４を含む）、（例えば、描写する実施形態ではティア７２及び７４の１つ以上と共に）上で言及した複数のティアの内の別のティアを含む。ティア７０、７１、７２、７３、及び７５に対する例示的な厚さは１００～６００オングストロームであり、ティア７４に対しては１００～１，２００オングストロームである。
一実施形態では、少なくとも第２の絶縁体ティアを通ってコンタクト開口部が形成される。図１６、図１７、及び図１７Ａを参照すると、そうしたものは、ティア７５、７４、７３（及びその中の第２の絶縁体材料４１）、並びに７２を通って（例えば、エッチングによって）導電材料３１まで形成されたコンタクト開口部６１を示す。導電性ビア４３は、その後その中に形成され、導電材料３１を通じて（すなわち、少なくとも部分的に）個々のチャネル材料ストリング５３に個々に直接電気的に結合される。導電性ビア４３はまた、図示するように、チャネル材料３６に直接接触し得る。コンタクト開口部６１及びその中の導電性ビア４３は、例示的に描写したマスクの不整合に起因して、ティア７１中に（図示せず）及び／又はティア７０中に（図示せず）に拡張し得る。トレンチ４０及び／又はその中の介在充填材料５７は、コンタクト開口部６１及び／又はその中の導電性ビア４３を形成した後のある時点を含め、導電性ビア４３を形成した後のある時点で代替的に形成され得る。
他の実施形態に関して本明細書に示され及び／又は説明される任意の他の属性又は態様は、上に説明した実施形態に関して使用され得る。
代替の実施形態の構築物１０ａが図１８及び図１８Ａに示されている。上に説明した実施形態からの同様の数字が適切な場合に使用され、幾つかの構築物の違いは接尾辞“ａ”又は異なる数字で指し示されている。例示的な構築物１０ａでは、導電材料３１は、第１の絶縁体材料３９から上方に突出するように形成されず、図示するようなそうした一実施形態では、導電材料３１及び第１の絶縁体材料３９は、同一平面上にある平面の最上部を有する。例示的なティア７１（図示せず）は存在しない。他の実施形態に関して本明細書に示され及び／又は説明される任意の他の属性又は態様が使用され得る。
代替の実施形態の構築物１０ｂが図１９及び図１９Ａに示されている。上に説明した実施形態からの同様の数字が適切な場合に使用され、幾つかの構築物の違いは接尾辞“ｂ”又は異なる数字で指し示されている。例示的な構築物１０ｂでは、第２の絶縁体ティア７３の第２の絶縁体材料４１は、導電材料３１の最上部６２に直接接触して形成されている。例示的なティア７２（図示せず）は存在しない。他の実施形態に関して本明細書に示され及び／又は説明される任意の他の属性又は態様が使用され得る。
代替の実施形態の構築物１０ｃが図２０及び図２０Ａに示されている。上に説明した実施形態からの同様の数字が適切な場合に使用され、幾つかの構築物の違いは接尾辞“ｃ”又は異なる数字で指し示されている。例示的な構築物１０ｃでは、第２の絶縁体ティア７３の第２の絶縁体材料４１は、１０ｂのような構築物において、導電材料３１の最上部６２に直接接触して形成されている。例示的なティア７１及び７２（図示せず）は存在しない。他の実施形態に関して本明細書に示され及び／又は説明される任意の他の属性又は態様が使用され得る。
発明は、以下の処理の課題に取り組むことに動機付けられたが、そのように限定されない。ティア７２の絶縁体材料とメモリセル材料３０、３２、及び／又は３４の内の幾つかが同じ材料、例えば、二酸化ケイ素を含む状況を検討する。メモリセル材料３０、３２、及び／又は３４の最上部に少なくとも幾らかが垂直方向に近接する第２の絶縁体材料４１が存在しない場合、コンタクト開口部６１をエッチングするために使用されるエッチング化学はまた、コンタクト開口部を導電線２９の導電材料４８（図示せず）まで拡張し得る僅かに不整列なマスクを通じて、そうしたメモリセル材料をエッチングし得、したがって、導電性ビア４３を形成する場合に致命的な短絡を創出する。メモリセル材料３０、３２、及び／又は３４の最上部に少なくとも幾らかが垂直方向に近接する第２の絶縁体材料４１は、そうしたリスクを排除し得、又は少なくとも低減し得る。
代替の実施形態の構築物は、上に説明した方法の実施形態、又はその他の方法からもたらされ得る。それでも、発明の実施形態は、製造方法とは独立したメモリアレイを包含する。にもかかわらず、そうしたメモリアレイは、方法の実施形態において本明細書に説明するような属性の何れかを有し得る。同様に、上に説明した方法の実施形態は、デバイスの実施形態に関して説明した属性の何れかを組み込み得、形成し得、及び／又は有し得る。
発明の実施形態は、メモリセル（例えば、５６）のストリング（例えば、４９）を含むメモリアレイ（例えば、１２）を含む。メモリアレイは、交互の絶縁性ティア（例えば、２０）及び導電性ティア（例えば、２２）を含む垂直スタック（例えば、１８）を含む。第１の絶縁体ティア（例えば、７０）はスタックの上方にある。第１の絶縁体ティアの第１の絶縁体材料（例えば、３９）は、（ａ）及び（ｂ）の内の少なくとも１つを含み、（ａ）は、シリコン、窒素、並びに炭素、酸素、ホウ素、及びリンの内の１つ以上であり、（ｂ）は炭化ケイ素である。メモリセルのチャネル材料ストリング（例えば、５３）はスタック内にある。チャネル材料ストリングのチャネル材料（例えば、３６）は、第１の絶縁体ティア内にある。導電材料（例えば、３１）は、チャネル材料ストリングの個々の側面（例えば、４４）に直接接触して第１の絶縁体ティア内にある。第２の絶縁体ティア（例えば、７３）は、第１の絶縁体ティア及び導電材料の上方にある。第２の絶縁体ティアの第２の絶縁体材料（例えば、４１）は、（ａ）及び（ｂ）の内の少なくとも１つを含む。導電性ビア（例えば、４３）は、第２の絶縁体ティアを通って拡張し、導電材料を通じて個々のチャネル材料ストリングに個々に直接電気的に結合される。他の実施形態に関して本明細書に示され及び／又は説明される任意の他の属性又は態様が使用され得る。
上記の処理又は構築物は、基礎となるベース基板の上方の又はその一部としてのコンポーネントの（単一のスタック／デッキは複数のティアを有し得るが）単一のスタック又は単一のデッキとして、又はそれらの内に形成されたそうしたコンポーネントのアレイに関連するとみなされ得る。アレイ内のそうしたコンポーネントを動作させる又は該コンポーネントにアクセスするための制御及び／又はその他の周辺回路もまた、完成した構築物の一部として何処にでも形成され得、幾つかの実施形態では、アレイの下にあり得る（例えば、ＣＭＯＳアンダーアレイ）。それでも、１つ以上の追加のそうしたスタック／デッキは、図に示される又は上に説明されるものの上方及び／又は下方に提供又は製造され得る。更に、コンポーネントのアレイは、異なるスタック／デッキにおいて相互に同じ又は異なり得、異なるスタック／デッキは、相互に同じ厚さ又は異なる厚さのものであり得る。介在する構造体（例えば、追加の回路及び／又は誘電体層）は、垂直方向に直ぐ隣接するスタック／デッキ間に提供され得る。また、異なるスタック／デッキは、相互に電気的に結合され得る。複数のスタック／デッキは、別個に連続して（例えば、相互に積み重なって）製造され得、又は２つ以上のスタック／デッキは、本質的に同時に製造され得る。
上で論じたアセンブリ及び構造体は、集積回路／回路で使用され得、電子システムに組み込まれ得る。そうした電子システムは、例えば、メモリモジュール、デバイスドライバ、パワーモジュール、通信モデム、プロセッサモジュール、及びアプリケーション固有のモジュールで使用され得、多層、マルチチップモジュールを含み得る。電子システムは、例えば、カメラ、無線デバイス、ディスプレイ、チップセット、セットトップボックス、ゲーム、照明、車両、時計、テレビ、携帯電話、パーソナルコンピュータ、自動車、産業用制御システム、航空機等の広範囲のシステムの内の何れかであり得る。
この文書では、特に明記されていない限り、“高さ”、“より高い”、“上部”、“下部”、“最上部”、“頂上”、“底部”、“上方”、“下方”、“下の”、“下にある”、“上”、“下”は、一般的に、垂直方向を基準にする。“水平”は、主たる基板表面に沿った一般的な方向（すなわち、１０度以内）を指し、製造中に基板が処理される相対的な方向であり得、垂直は、一般にそれに直交する方向である。“正確に水平”への言及は、主たる基板表面に沿った（すなわち、そこからの角度がない）方向であり、製造中に基板が処理される相対的な方向であり得る。更に、本明細書に使用するような“垂直”及び“水平”は、一般に、相互に対して垂直な方向であり、３次元空間における基板の向きとは無関係である。また、“高さ方向に拡張する（ｅｌｅｖａｔｉｏｎａｌｌｙ－ｅｘｔｅｎｄｉｎｇ）”及び“高さ方向に拡張する（ｅｘｔｅｎｄ（ｉｎｇ） ｅｌｅｖａｔｉｏｎａｌｌｙ）”は、正確な水平から少なくとも４５°離れた角度である方向を指す。更に、電界効果トランジスタに関して、“高さ方向に拡張する”、“高さ方向に拡張する”、“水平方向に拡張する（ｅｘｔｅｎｄ（ｉｎｇ） ｈｏｒｉｚｏｎｔａｌｌｙ）”、及び“水平方向に拡張する（ｈｏｒｉｚｏｎｔａｌｌｙ－ｅｘｔｅｎｄｉｎｇ）”等は、動作中にソース／ドレイン領域間に電流が流れるトランジスタのチャネル長の向きに関する。バイポーラ接合トランジスタに対しては、“高さ方向に拡張する”、“高さ方向に拡張する”、“水平方向に拡張する”、及び“水平方向に拡張する”等は、動作中にエミッタとコレクタとの間に電流が流れるベース長の向きに関する。幾つかの実施形態では、高さ方向に拡張する任意のコンポーネント、機構、及び／又は領域は、垂直方向又は垂直方向の１０°以内に拡張する。
更に、“真上”、“真下（ｄｉｒｅｃｔｌｙ ｂｅｌｏｗ）”、及び“真下（ｄｉｒｅｃｔｌｙ ｕｎｄｅｒ）”は、相互に対して２つの記載された領域／材料／コンポーネントの少なくとも幾らかの横方向の重なり（すなわち、水平方向）を必要とする。また、“直接（ｄｉｒｅｃｔｌｙ）”が先行しない“上方”の使用は、その他の上方にある記載された領域／材料／コンポーネントの幾らかの部分が、該その他の高さ方向に外側にあることを必要とするのみである（すなわち、２つの記載された領域／材料／コンポーネントの何らかの横方向の重なりがあるか否かとは無関係である）。同様に、“直接”が先行しない“下方”及び“下”の使用は、その他の下方／下にある記載された領域／材料／コンポーネントの幾らかの部分が、該その他の高さ方向に内側にあることを必要とするのみである（すなわち、２つの記載された領域／材料／コンポーネントの何らかの横方向の重なりがあるか否かとは無関係である）。
本明細書で説明する材料、領域、及び構造体の何れも、均質又は不均質であり得、それでも、そうしたものの上にある任意の材料に渡って連続的又は不連続であり得る。１つ以上の例示的な組成物が任意の材料に提供される場合、該材料は、そうした１つ以上の組成物を含み得、本質的にそれからなり得、又はそれからなり得る。更に、特に明記しない限り、各材料は、任意の適切な既存の又は将来開発される技術を使用して形成され得、原子層堆積、化学気相成長、物理気相成長、エピタキシャル成長、拡散ドーピング、及びイオン注入が例である。
また、“厚さ”それ自体（先行する方向の形容詞なし）は、異なる組成物の直ぐ隣接する材料の、又は直ぐ隣接する領域の最も近い表面から垂直に、所与の材料又は領域を通る平均直線距離として定義される。また、本明細書に説明する様々な材料又は領域は、実質的に一定の厚さのもの又は可変の厚さのものであり得る。可変の厚さのものである場合、厚さは、特に明記しない限り、平均厚さを指し、そうした材料又は領域は、厚さが可変であることに起因して、何らかの最小の厚さ及び何らかの最大の厚さを有するであろう。本明細書で使用するとき、“異なる組成物”は、例えば、そうした材料又は領域が均質でない場合、相互に直接接触し得る２つの記載された材料又は領域のそれらの部分のみが化学的及び／又は物理的に異なることのみを必要とする。２つの記載された材料又は領域が相互に直接接触しない場合、“異なる組成物”は、そうした材料又は領域が均質でない場合、相互に最も近い２つの記載された材料又は領域のそれらの部分が化学的及び／又は物理的に異なることのみを必要とする。この文書では、材料、領域、又は構造体は、記載された材料、領域、又は構造体が相互に少なくとも幾らか物理的に接触している場合に、相互に“直接接触する”。対照的に、“直接”が先行しない“上方に（ｏｖｅｒ）”、“上”、“隣接する”、“沿って”、及び“接触する”は、“直接接触する”と共に、介在する材料、領域、又は構造体が、記載された材料、領域、又は構造体の相互の物理的な接触を何らもたらさない構築物を包含する。
本明細書において、領域－材料－コンポーネントは、通常の動作中に電流が一方から他方へ連続的に流れることが可能であり、そうしたことが十分に生成される場合に、亜原子の正及び／又は負の電荷の移動によって主にそうする場合、相互に“電気的に結合される”。別の電子コンポーネントは、領域－材料－コンポーネントの間にあり得、それらに電気的に結合され得る。対照的に、領域－材料－コンポーネントが“直接電気的に結合される”と称される場合、直接電気的に結合された領域－材料－コンポーネントの間には介在する電子コンポーネント（例えば、ダイオード、トランジスタ、抵抗器、トランスデューサ、スイッチ、ヒューズ等）はない。
この文書での“行”及び“列”の何れかの使用は、機構のある系列又は向きを機構の別の系列又は向きと区別し、それに沿ってコンポーネントが形成されている、又は形成され得る際の便宜のためである。“行”及び“列”は、機能とは無関係に領域、コンポーネント、及び／又は機構の任意の系列に関して同義語として使用される。それでも、行は、直線的及び／若しくは湾曲及び／若しくは平行であり得、並びに／又は相互に平行ではないことがあり、列でもそうであり得る。更に、行及び列は、９０°で又は１つ以上のその他の角度で（すなわち、直線の角度ではなく）相互に交差し得る。
本明細書の導電性／導体／導電材料の何れかの組成物は、金属材料及び／又は導電的にドープされた半導電性／半導体／半導電材料であり得る。“金属材料”は、元素金属、２つ以上の元素金属の任意の混合物若しくは合金、及び任意の１つ以上の導電性金属化合物の内の任意の１つ又は組み合わせである。
本明細書において、エッチング、エッチングすること、除去すること、除去、堆積すること、形成すること、及び／又は形成に関する“選択的”の何れかの使用は、体積で少なくとも２：１の比率で作用されるような別の記載された材料に対する、ある記載された材料のそうした作用である。更に、選択的に堆積すること、選択的に成長すること、又は選択的に形成することの何れかの使用は、堆積すること、成長すること、又は形成することの少なくとも最初の７５オングストロームに対して、体積で少なくとも２：１の比率で別の記載された１つ以上の材料に対して、ある材料を堆積すること、成長すること、又は形成することである。
特に明記しない限り、本明細書における“又は”の使用は、何れか及び両方を包含する。
［結論］
幾つかの実施形態では、メモリアレイを形成することに使用される方法は、垂直方向に交互の第１のティア及び第２のティアを含むスタックを形成することを含む。第１の絶縁体ティアはスタックの上方にある。第１の絶縁体ティアの第１の絶縁体材料は、（ａ）及び（ｂ）の内の少なくとも１つを含み、（ａ）は、シリコン、窒素、並びに炭素、酸素、ホウ素、及びリンの内の１つ以上であり、（ｂ）は炭化ケイ素である。チャネル材料ストリングは、スタック内及び第１の絶縁体ティア内にある。導電材料は、チャネル材料ストリングの個々の側面に直接接触して第１の絶縁体ティア内にある。第２の絶縁体ティアは、第１の絶縁体ティア及び導電材料の上方に形成される。第２の絶縁体ティアの第２の絶縁体材料は、（ａ）及び（ｂ）の内の少なくとも１つを含む。導電性ビアは、第２の絶縁体ティアを通って形成されて拡張し、導電材料を通じて個々のチャネル材料ストリングに個々に直接電気的に結合される。
幾つかの実施形態では、メモリアレイを形成することに使用される方法は、垂直方向に交互の第１のティア及び第２のティアを含むスタックを形成することを含む。スタックの上方に第１の絶縁体ティアが形成される。第１の絶縁体ティアの第１の絶縁体材料は、（ａ）及び（ｂ）の内の少なくとも１つを含み、（ａ）は、シリコン、窒素、並びに炭素、酸素、ホウ素、及びリンの内の１つ以上であり、（ｂ）は炭化ケイ素である。チャネル材料ストリングは、スタック内及び第１の絶縁体ティア内に形成される。導電材料は、チャネル材料ストリングの個々の側面に直接接触して第１の絶縁体ティア内にある。複数の絶縁ティアは、第１の絶縁体ティア及び導電材料の上方に形成される。該複数のティアの内の１つは、（ａ）及び（ｂ）の内の少なくとも１つを含む第２の絶縁体材料を含み、複数のティアの内の別のティアは、（ａ）及び（ｂ）の何れも含まない。コンタクト開口部は、該１つ及び別のティアを通ってエッチングされ、その後、導電性ビアは、導電材料を通じて個々のチャネル材料ストリングに個々に直接電気的に結合されたコンタクト開口部内に形成される。
幾つかの実施形態では、メモリアレイは、交互の絶縁性ティア及び導電性ティアを含む垂直スタックを含む。第１の絶縁体ティアはスタックの上方にある。第１の絶縁体ティアの第１の絶縁体材料は、（ａ）及び（ｂ）の内の少なくとも１つを含み、（ａ）は、シリコン、窒素、並びに炭素、酸素、ホウ素、及びリンの内の１つ以上であり、（ｂ）は炭化ケイ素である。メモリセルのチャネル材料ストリングはスタック内にある。チャネル材料ストリングのチャネル材料は、第１の絶縁体ティア内にある。第１の絶縁体ティア内の導電材料は、チャネル材料ストリングの個々の側面に直接接触する。第２の絶縁体ティアは、第１の絶縁体ティア及び導電材料の上方にある。第２の絶縁体ティアの第２の絶縁体材料は、（ａ）及び（ｂ）の内の少なくとも１つを含む。導電性ビアは、第２の絶縁体ティアを通って拡張し、導電材料を通じて個々のチャネル材料ストリングに個々に直接電気的に結合される。

Claims (30)

  1. メモリアレイを形成することに使用される方法であって、
    垂直方向に交互の第１のティア及び第２のティアを含むスタックを形成することであって、第１の絶縁体ティアは前記スタックの上方にあり、前記第１の絶縁体ティアの第１の絶縁体材料は、（ａ）及び（ｂ）の内の少なくとも１つを含み、（ａ）は、シリコン、窒素、並びに炭素、酸素、ホウ素、及びリンの内の１つ以上であり、（ｂ）は炭化ケイ素であり、チャネル材料ストリングは、前記スタック内及び前記第１の絶縁体ティア内にあり、導電材料は、前記チャネル材料ストリングの個々の側面に直接接触して前記第１の絶縁体ティア内にあることと、
    前記第１の絶縁体ティア及び前記導電材料の上方に第２の絶縁体ティアを形成することであって、前記第２の絶縁体ティアの第２の絶縁体材料は、前記（ａ）及び前記（ｂ）の内の少なくとも１つを含むことと、
    前記導電材料を通じて個々の前記チャネル材料ストリングに個別に直接電気的に結合された、前記第２の絶縁体ティアを通って拡張する導電性ビアを形成すること
    を含む方法。
  2. 前記第１及び第２の絶縁体材料を、相互に同じ組成物のものであるように形成することを含む、請求項１に記載の方法。
  3. 前記第１及び第２の絶縁体材料を、相互に相対的な異なる組成物のものであるように形成することを含む、請求項１に記載の方法。
  4. 前記導電材料の最上部に直接接触して前記第２の絶縁体材料を形成することを含む、請求項１に記載の方法。
  5. 前記第２の絶縁体材料は、前記導電材料の最上部に直接接触して形成されない、請求項１に記載の方法。
  6. 前記導電材料を、前記第１の絶縁体材料から上方に突出するように形成することを含む、請求項１に記載の方法。
  7. 前記導電材料は、前記第１の絶縁体材料から上方に突出するように形成されない、請求項１に記載の方法。
  8. 前記導電材料及び前記第１の絶縁体材料は、同一平面上にある平面の最上部を有する、請求項７に記載の方法。
  9. 横方向に離隔されたメモリブロック領域を形成するために、前記第１の絶縁体ティアを通り、前記第２の絶縁体ティアを通り、前記スタック中に、水平方向に伸長するトレンチを形成することと、前記トレンチ内に介在材料を形成することを含む、請求項１に記載の方法。
  10. 前記第１の絶縁体ティア内の絶縁性材料を通って、水平方向に伸長する前記トレンチを形成することであって、前記絶縁性材料は前記（ａ）又は前記（ｂ）の何れも含まないことを含む、請求項９に記載の方法。
  11. 犠牲材料を含むように前記第１のティアを形成することと、
    前記第２のティアに対して選択的に前記第１のティアから前記犠牲材料をエッチング除去することと、
    前記第１のティアからの前記犠牲材料を、前記第１のティア内の個々の導電線の導電材料と置換すること
    を含む、請求項１に記載の方法。
  12. 前記第１の絶縁体材料の内の前記少なくとも１つは前記（ａ）を含む、請求項１に記載の方法。
  13. 前記第１の絶縁体材料内の炭素、酸素、ホウ素、及びリンの内の前記１つ以上は、少なくとも約２原子パーセントの総濃度を有する、請求項１２に記載の方法。
  14. 前記総濃度は約２０原子パーセント以下である、請求項１３に記載の方法。
  15. 前記第１の絶縁体材料内の炭素、酸素、ホウ素、及びリンの内の前記１つ以上は、少なくとも約４原子パーセントの総濃度を有する、請求項１３に記載の方法。
  16. 前記総濃度は、少なくとも約１０原子パーセントである、請求項１６に記載の方法。
  17. 前記第１の絶縁体材料の内の前記１つ以上は炭素を含む、請求項１２に記載の方法。
  18. 前記第１の絶縁体材料の内の前記１つ以上は酸素を含む、請求項１２に記載の方法。
  19. 前記第１の絶縁体材料の内の前記１つ以上はホウ素を含む、請求項１２に記載の方法。
  20. 前記第１の絶縁体材料の内の前記１つ以上はリンを含む、請求項１２に記載の方法。
  21. 前記第１の絶縁体材料の内の前記１つ以上は、炭素、酸素、ホウ素、及びリンの内の１つのみを含む、請求項１２に記載の方法。
  22. 前記第１の絶縁体材料の内の前記１つ以上は、炭素、酸素、ホウ素、及びリンの内の少なくとも２つを含む、請求項１２に記載の方法。
  23. 前記第１の絶縁体材料の内の前記少なくとも１つは前記（ｂ）を含む、請求項１に記載の方法。
  24. 前記第１の絶縁体材料の内の前記少なくとも１つは、前記（ａ）及び前記（ｂ）の両方を含む、請求項１に記載の方法。
  25. 前記第２の絶縁体材料の内の前記少なくとも１つは前記（ａ）を含む、請求項１に記載の方法。
  26. 前記第２の絶縁体材料の内の前記少なくとも１つは前記（ｂ）を含む、請求項１に記載の方法。
  27. メモリアレイを形成することに使用される方法であって、
    垂直方向に交互の第１ティア及び第２ティアを含むスタックを形成することと、
    前記スタックの上方に第１の絶縁体ティアを形成することであって、前記第１の絶縁体ティアの第１の絶縁体材料は、（ａ）及び（ｂ）の内の少なくとも１つを含み、（ａ）は、シリコン、窒素、並びに炭素、酸素、ホウ素、及びリンの内の１つ以上であり、（ｂ）は炭化ケイ素であることと、
    前記スタック内及び前記第１の絶縁体ティア内にチャネル材料ストリングを形成することであって、前記チャネル材料ストリングの個々の側面に直接接触して前記第１の絶縁体層内に導電材料があることと、
    前記第１の絶縁体ティア及び前記導電材料の上方に複数の絶縁ティアを形成することであって、前記複数のティアの内の１つは、前記（ａ）及び前記（ｂ）の内の少なくとも１つを含む第２の絶縁体材料を含み、前記複数のティアの内の別のティアは、前記（ａ）及び前記（ｂ）の何れも含まないことと、
    前記１つ及び前記別のティアを通ってコンタクト開口部をエッチングし、その後、前記導電材料を通じて個々の前記チャネル材料ストリングに個々に直接電気的に結合された前記コンタクト開口部内に導電性ビアを形成すること
    を含む方法。
  28. 前記導電材料の最上部に直接接触して前記複数のティアの内の前記１つを形成することを含む、請求項２７に記載の方法。
  29. 前記複数のティアの内の前記１つは、前記導電材料の最上部に直接接触して形成されない、請求項２７に記載の方法。
  30. 交互の絶縁性ティア及び導電性ティアを含む垂直スタックと、
    前記スタックの上方の第１の絶縁体ティアであって、前記第１の絶縁体ティアの第１の絶縁体材料は、（ａ）及び（ｂ）の内の少なくとも１つを含み、（ａ）は、シリコン、窒素、並びに炭素、酸素、ホウ素、及びリンの内の１つ以上であり、（ｂ）は炭化ケイ素である、前記第１の絶縁体ティアと、
    前記スタック内のメモリセルのチャネル材料ストリングであって、前記チャネル材料ストリングのチャネル材料は、前記第１の絶縁体ティア内にある、前記チャネル材料ストリングと、
    前記チャネル材料ストリングの個々の側面に直接接触する、前記第１の絶縁体ティア内の導電材料と、
    前記第１の絶縁体ティア及び前記導電材料の上方の第２の絶縁体ティアであって、前記第２の絶縁体ティアの第２の絶縁体材料は、前記（ａ）及び前記（ｂ）の内の少なくとも１つを含む、前記第２の絶縁体ティアと、
    前記導電材料を通じて個々の前記チャネル材料ストリングに個々に直接電気的に結合された、前記第２の絶縁体ティアを通って拡張する導電性ビアと
    を含む、メモリアレイ。
JP2022523380A 2019-11-13 2020-09-16 メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法 Active JP7419517B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/682,349 US11177159B2 (en) 2019-11-13 2019-11-13 Memory arrays and methods used in forming a memory array comprising strings of memory cells
US16/682,349 2019-11-13
PCT/US2020/050949 WO2021096592A1 (en) 2019-11-13 2020-09-16 Memory arrays and methods used in forming a memory array comprising strings of memory cells

Publications (2)

Publication Number Publication Date
JP2023500438A true JP2023500438A (ja) 2023-01-06
JP7419517B2 JP7419517B2 (ja) 2024-01-22

Family

ID=75847829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022523380A Active JP7419517B2 (ja) 2019-11-13 2020-09-16 メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法

Country Status (7)

Country Link
US (2) US11177159B2 (ja)
EP (1) EP4059052A4 (ja)
JP (1) JP7419517B2 (ja)
KR (1) KR20220097471A (ja)
CN (1) CN114521291A (ja)
TW (2) TWI756846B (ja)
WO (1) WO2021096592A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177278B2 (en) 2019-11-06 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11177159B2 (en) * 2019-11-13 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
TWI809533B (zh) * 2021-10-19 2023-07-21 旺宏電子股份有限公司 記憶體元件
TWI801130B (zh) * 2022-02-10 2023-05-01 旺宏電子股份有限公司 記憶體元件及其製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150221666A1 (en) * 2014-02-03 2015-08-06 Chang-Hyun Lee Vertical memory devices
US20150340376A1 (en) * 2014-05-20 2015-11-26 Jintaek Park Semiconductor device and method of fabricating the same
US20160079255A1 (en) * 2014-09-12 2016-03-17 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method for manufacturing same
US20160218059A1 (en) * 2015-01-22 2016-07-28 SanDisk Technologies, Inc. Composite contact via structure containing an upper portion which fills a cavity within a lower portion
US20160343761A1 (en) * 2015-05-18 2016-11-24 Canon Kabushiki Kaisha Image pickup apparatus and method for manufacturing image pickup apparatus
WO2018174966A1 (en) * 2017-03-24 2018-09-27 Sandisk Technologies Llc Three-dimensional memory device containing separately formed drain select transistors and method of making thereof
US20180337191A1 (en) * 2017-05-16 2018-11-22 Macronix International Co., Ltd. Memory device and method for fabricating the same
US20190229125A1 (en) * 2018-01-22 2019-07-25 Sandisk Technologies Llc Three-dimensional memory device including contact via structures that extend through word lines and method of making the same
US20190333937A1 (en) * 2017-04-25 2019-10-31 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189504A (en) 1989-12-11 1993-02-23 Nippon Telegraph And Telephone Corporation Semiconductor device of MOS structure having p-type gate electrode
EP1777739A3 (en) 2000-09-11 2008-09-17 Tokyo Electron Limited Semiconductor device and fabrication method therefor
KR100781858B1 (ko) 2006-01-06 2007-12-03 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8026169B2 (en) 2006-11-06 2011-09-27 Advanced Micro Devices, Inc. Cu annealing for improved data retention in flash memory devices
KR101539697B1 (ko) 2008-06-11 2015-07-27 삼성전자주식회사 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법
JP5300419B2 (ja) 2008-11-05 2013-09-25 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5356005B2 (ja) 2008-12-10 2013-12-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2011049206A (ja) 2009-08-25 2011-03-10 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8455940B2 (en) 2010-05-24 2013-06-04 Samsung Electronics Co., Ltd. Nonvolatile memory device, method of manufacturing the nonvolatile memory device, and memory module and system including the nonvolatile memory device
JP2012174892A (ja) 2011-02-22 2012-09-10 Toshiba Corp 半導体記憶装置及びその製造方法
KR101809512B1 (ko) 2011-03-09 2017-12-15 삼성전자 주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP5696543B2 (ja) 2011-03-17 2015-04-08 セイコーエプソン株式会社 半導体基板の製造方法
KR101182942B1 (ko) 2011-05-24 2012-09-13 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
KR20130072516A (ko) 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR20130075158A (ko) 2011-12-27 2013-07-05 삼성전자주식회사 반도체 소자의 제조 방법
KR101916223B1 (ko) 2012-04-13 2018-11-07 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8987805B2 (en) 2012-08-27 2015-03-24 Samsung Electronics Co., Ltd. Vertical type semiconductor devices including oxidation target layers
US9443962B2 (en) 2012-11-09 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Recessing STI to increase fin height in fin-first process
US9230987B2 (en) 2014-02-20 2016-01-05 Sandisk Technologies Inc. Multilevel memory stack structure and methods of manufacturing the same
JP5970004B2 (ja) 2014-01-09 2016-08-17 東京エレクトロン株式会社 半導体装置の製造方法
JP2015170643A (ja) 2014-03-05 2015-09-28 株式会社東芝 不揮発性半導体記憶装置
WO2015195405A1 (en) 2014-06-17 2015-12-23 SanDisk Technologies, Inc. A three-dimensional non-volatile memory device having a silicide source line and method of making thereof
KR102307487B1 (ko) 2014-06-23 2021-10-05 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US9616313B2 (en) 2014-07-11 2017-04-11 Canyon Hard Goods LLC Portable therapeutic stretching and massage storage device
KR20160018921A (ko) 2014-08-07 2016-02-18 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US9620514B2 (en) 2014-09-05 2017-04-11 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
US9524901B2 (en) 2014-09-30 2016-12-20 Sandisk Technologies Llc Multiheight electrically conductive via contacts for a multilevel interconnect structure
US9355727B1 (en) 2014-12-09 2016-05-31 Sandisk Technologies Inc. Three-dimensional memory structure having a back gate electrode
US9893076B2 (en) 2015-02-05 2018-02-13 Conversant Intellectual Property Management Inc. Access transistor of a nonvolatile memory device and method for fabricating same
KR20160106972A (ko) 2015-03-03 2016-09-13 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US9960178B2 (en) * 2015-03-13 2018-05-01 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9646988B2 (en) 2015-03-13 2017-05-09 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same
US9601508B2 (en) 2015-04-27 2017-03-21 Sandisk Technologies Llc Blocking oxide in memory opening integration scheme for three-dimensional memory structure
KR102378820B1 (ko) 2015-08-07 2022-03-28 삼성전자주식회사 메모리 장치
US9449987B1 (en) 2015-08-21 2016-09-20 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
KR102571561B1 (ko) * 2015-10-19 2023-08-29 삼성전자주식회사 3차원 반도체 소자
US9818759B2 (en) 2015-12-22 2017-11-14 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
KR102589594B1 (ko) 2016-03-02 2023-10-17 삼성전자주식회사 반도체 메모리 소자
US9941209B2 (en) 2016-03-11 2018-04-10 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US9871054B2 (en) 2016-04-15 2018-01-16 Toshiba Memory Corporation Semiconductor device and method for manufacturing same
US10157933B2 (en) 2016-04-19 2018-12-18 Micron Technology, Inc. Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
US10020363B2 (en) 2016-11-03 2018-07-10 Sandisk Technologies Llc Bulb-shaped memory stack structures for direct source contact in three-dimensional memory device
US10115632B1 (en) 2017-04-17 2018-10-30 Sandisk Technologies Llc Three-dimensional memory device having conductive support structures and method of making thereof
KR102333021B1 (ko) * 2017-04-24 2021-12-01 삼성전자주식회사 반도체 장치
US10553537B2 (en) 2018-02-17 2020-02-04 Sandisk Technologies Llc Interconnects containing serpentine line structures for three-dimensional memory devices and methods of making the same
CN110581103B (zh) 2018-06-07 2022-04-12 联华电子股份有限公司 半导体元件及其制作方法
KR102574451B1 (ko) 2019-02-22 2023-09-04 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
US11177278B2 (en) * 2019-11-06 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11177159B2 (en) * 2019-11-13 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11121144B2 (en) * 2019-11-13 2021-09-14 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150221666A1 (en) * 2014-02-03 2015-08-06 Chang-Hyun Lee Vertical memory devices
US20150340376A1 (en) * 2014-05-20 2015-11-26 Jintaek Park Semiconductor device and method of fabricating the same
US20160079255A1 (en) * 2014-09-12 2016-03-17 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and method for manufacturing same
JP2016062912A (ja) * 2014-09-12 2016-04-25 株式会社東芝 不揮発性半導体記憶装置
US20160218059A1 (en) * 2015-01-22 2016-07-28 SanDisk Technologies, Inc. Composite contact via structure containing an upper portion which fills a cavity within a lower portion
US20160343761A1 (en) * 2015-05-18 2016-11-24 Canon Kabushiki Kaisha Image pickup apparatus and method for manufacturing image pickup apparatus
JP2016219551A (ja) * 2015-05-18 2016-12-22 キヤノン株式会社 撮像装置の製造方法および撮像装置
WO2018174966A1 (en) * 2017-03-24 2018-09-27 Sandisk Technologies Llc Three-dimensional memory device containing separately formed drain select transistors and method of making thereof
US20190333937A1 (en) * 2017-04-25 2019-10-31 Samsung Electronics Co., Ltd. Three-dimensional semiconductor devices
US20180337191A1 (en) * 2017-05-16 2018-11-22 Macronix International Co., Ltd. Memory device and method for fabricating the same
US20190229125A1 (en) * 2018-01-22 2019-07-25 Sandisk Technologies Llc Three-dimensional memory device including contact via structures that extend through word lines and method of making the same

Also Published As

Publication number Publication date
KR20220097471A (ko) 2022-07-07
EP4059052A4 (en) 2023-05-31
US11177159B2 (en) 2021-11-16
CN114521291A (zh) 2022-05-20
US20210143054A1 (en) 2021-05-13
US11791202B2 (en) 2023-10-17
TWI756846B (zh) 2022-03-01
TW202121605A (zh) 2021-06-01
EP4059052A1 (en) 2022-09-21
US20220028733A1 (en) 2022-01-27
WO2021096592A1 (en) 2021-05-20
TW202224145A (zh) 2022-06-16
JP7419517B2 (ja) 2024-01-22

Similar Documents

Publication Publication Date Title
JP2022533339A (ja) メモリアレイ並びにメモリアレイ及び導電性アレイ貫通ビア（ｔａｖ）を形成することに使用される方法
JP7419517B2 (ja) メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
JP7408790B2 (ja) メモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
US11101210B2 (en) Methods for manufacturing a memory array having strings of memory cells comprising forming bridge material between memory blocks
CN112436013A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法
US11937428B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
JP2022543276A (ja) メモリアレイ及びメモリセルのストリングと動作可能アレイ貫通ビアとを含むメモリアレイを形成することに使用される方法
US20240114686A1 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
CN112713150A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN112652627A (zh) 存储器阵列及形成包括存储器单元串的存储器阵列的方法
US11672114B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
WO2022046415A1 (en) Integrated circuitry comprising a memory array comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
JP2023527517A (ja) メモリセルのストリングを含むメモリアレイ及びメモリセルのストリングを含むメモリアレイを形成することに使用される方法
CN116803230A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
US11948639B2 (en) Methods including a method of forming a stack and isotropically etching material of the stack
US20230137958A1 (en) Integrated Circuitry, Memory Circuitry Comprising Strings Of Memory Cells, And Method Of Forming Integrated Circuitry
US20230209824A1 (en) Integrated Circuitry, Memory Circuitry Comprising Strings Of Memory Cells, And Method Of Forming Integrated Circuitry
US20220068945A1 (en) Integrated Circuitry Comprising A Memory Array Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN116583114A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
CN114446977A (zh) 存储器阵列和用于形成包括存储器单元串的存储器阵列的方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240110

R150 Certificate of patent or registration of utility model

Ref document number: 7419517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150