CN1143386C - 由导电针阵列屏蔽的半导体器件及制备这种器件的方法 - Google Patents

由导电针阵列屏蔽的半导体器件及制备这种器件的方法 Download PDF

Info

Publication number
CN1143386C
CN1143386C CNB971945144A CN97194514A CN1143386C CN 1143386 C CN1143386 C CN 1143386C CN B971945144 A CNB971945144 A CN B971945144A CN 97194514 A CN97194514 A CN 97194514A CN 1143386 C CN1143386 C CN 1143386C
Authority
CN
China
Prior art keywords
semiconductor structure
substrate
embolism
hole
signal conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB971945144A
Other languages
English (en)
Other versions
CN1218576A (zh
Inventor
T・雅斯塔德
T·雅斯塔德
斯特伦
H·诺尔斯特伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from SE9601119A external-priority patent/SE9601119L/xx
Priority claimed from SE9601444A external-priority patent/SE9601444D0/xx
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN1218576A publication Critical patent/CN1218576A/zh
Application granted granted Critical
Publication of CN1143386C publication Critical patent/CN1143386C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

采用腐蚀一个进入到衬底(203)的孔，然后，例如靠CVD沉积用金属例如钨填充的方法，来制备从半导体元件(201)表面进入到衬底(203)的低电阻接触(205)。此外，将这样的衬底接触定位在一个元件(201)或一个模块或一组元件的周围很近的距离，获得与位于同一衬底上其它元件或元件模块的良好的电学屏蔽。通过在元件顶部涂敷一个金属层也可以得到垂直方向上的屏蔽。按照这种方式得到的金属栓塞也可以用于半导体结构中的电信号导体的横向屏蔽。

Description

由导电针阵列屏蔽的半导体器件及制备这种器件的方法
技术领域
本发明涉及到器件，特别是半导体元器件中的衬底接触和屏蔽器件，以及制备这些器件的方法。本发明还涉及安排衬底接触的方法。
背景技术
在制备密集封装的硅元件时，避免同一硅衬底上不同元件模块之间不希望有的耦合是极其重要的。不同模块之间的这种不希望有的耦合或“串话”，最经常在被称作混合模式型的模拟数字集成电路(IC)的制备中更为麻烦。不同电路模块之间的串话可能通过连接线之间的电容耦合产生或由于衬底耦合产生。用来最小化通过衬底产生的串话的许多不同方法已被文献描述，例如参见K.Joardar著：“集成电路中串话模型化的一种简单方法”。IEEE.J.Solid State Circuits，第29卷，1994，1212页。
所有被描述的技术的特点是配合抑制串话的衬底接触采用不同类型的隔离方法。为了得到可能最好的结果，除了在相应模块之间有着良好的隔离外，要求衬底接触的电阻尽可能小。
上面提及的文章中描述的方法的缺点在于，由于采用掺杂硅，P-栓塞作为连接，金属与衬底间的接触电阻变得相对地高。所说的P型扩散必须做到几微米深，来保证高掺杂衬底和金属之间的接触，这要求一个长的再扩散时间，及一个高的再散温度，这在现代元器件的所追求的低温制备中是不期望的。最后但非最不重要的是，由于横向扩散与纵向扩散同时发生，P+-扩散也就是所谓的隔离环有空间间隔上的要求。
发明内容
本发明的一个目的是为半导体元件提供一个低电阻的衬底接触，它克服了根据先前技术形成衬底接触时产生的缺点。
本发明的进一步目的是提供一种在一个元件或元件模块周围定位和安排这些衬底接触的方法，用来得到不同元件或元件模块之间良好的屏蔽。
这些目的和其它目的的实现是靠采用一个金属制的、向下延伸到底层半导体材料的衬底接触，此外，在元件或元件模块周围每隔很近距离安置几个这样的金属衬底接触，可以实现对所不希望的耦合或串话有效的屏蔽。
这样，以平常的方式依靠在衬底表面上采用不同的亚结构来得到半导体元件。在衬底和半导体元件表面和/或紧靠半导体无线之间有一个由具有良好导电性的材料制备的栓形的电学连接。这种材料可以是不同于衬底的另一类型，典型地是半导体并且能够有不同类型的掺杂。栓塞优选地为金属栓塞，并且无论如何从衬底的内部延伸到半导体元件表面或靠近半导体表面的区域。此外，栓塞在衬底中的深度应该超过存在于其中的PN结。几个这样的栓塞优选地被安排在半导体元件表面附近，并且能作为半导体元件的电屏蔽。此外，栓塞的上部顶端优选地靠一种导电材料层或通路电学相连，象上面所述可以是一种具有良好导电性的材料，特别地，可以一种金属材料。
在制备这些栓塞时，首先制备适当成形的孔，接着用导电性材料填充。
这种填充优选地与半导体中不同电极电学接触的其它接触的填充同时，可使孔的直径或厚度基本上与接触相应的测量相符合。无论如何，孔的直径应该选择为在填充接触的操作步骤中能够被完全填充。
上面提及的栓塞也可以沿着半导体结构中的屏蔽电信号导体安排，栓塞必须安排得近到获得对电信号导体有一个良好的横向屏蔽。垂直方向的屏蔽可以由信号导体下面和/或上面的适当的金属平面获得，这些金属平面可与半导体结构中的其它金属平面同时制备。栓塞优选地与这些金属平面电学相连。
本发明将由非限定的例子和参考附图来描述。
附图说明
图1a-1c显示了衬底接触制备中的不同步骤。
图2是一个轮廓图，显示了为屏蔽一个元件所安排的许多衬底接触。
图3显示了一个被屏蔽的信号导体。
图4是安排在同一衬底上众多元件的一个轮廓图。
图5是一个剖面图，显示了靠衬底接触及一个垂直方向屏蔽的上金属层而获得的横向屏蔽。
具体实施方式
图1a-1c显示了制备一个衬底接触的不同阶段。这些图显示了衬底接触的制备是按照一个基本的NMOS工艺流程。另一个应用领域是射频用双极性元件的制备，其中制备特别重要。此外，该方法的不同变化可以用于CMOS元件和双极性元件的制备。
图1a显示了在硅衬底101上由例如LOCOS(硅的局部氧化)定义的有源区，其中衬底也可以由其它半导体材料制备，如锗、砷化镓、碳化硅、磷化铟。在硅衬底顶部外延生长一层硅103，典型地为5-10μm厚。图中也显示了场氧化物102的剩余层。
(见图1b)在其上热生长一层薄的栅氧化物，其上覆盖一层多晶硅105，它可以由n-型掺杂剂来重掺杂以形成栅。栅由光刻和干法刻蚀来限定。例如砷或磷注入和源/漏极107的再扩散是在栅刻蚀后以自对准方式进行的。
接下来，沉淀一层钝化层109和可能的一层优选地为氮化硅和/或氧化硅的硬性掩模层111。随后在晶片上覆盖一层光刻胶112。这层光刻胶接下来被光刻成图形以确定衬底接触，它可能以设计好的接触的框架形式定位在整个或部分元件周围。后者类似上面所引述文章中描述的称作P+一隔离环。
有着约1μm开口的光刻胶图案接下来靠干法刻蚀传递到硬性掩模层和氧化层，在这种情况下为所沉积的钝化层和热生长场氧化物的复合层。从晶片上除去光刻胶，然后进行一个各向异性的硅腐蚀。各向异性的硅腐蚀要足够深，典型地几个微米，以达到下面的重掺杂P+衬底。在腐蚀完成后，采用干法清洗(等离子体剥离)和湿法化学清洗除去可能的腐蚀残留物如聚合物和其它杂质。图1b显示了经过这些工艺步骤后的结构。
接下来，再一次在晶片上覆盖上光刻胶，刻出接触图案并腐蚀出接触。腐蚀出接触后，清洗晶片，采用干法清洗(等离子体剥离)和湿法化学清洗除去残留的光刻胶和其它有机杂质。在腐蚀去掉可能的硬膜和一般的湿法化学腐蚀之后，这个过程根据以前熟知的工艺继续下去。然而，衬底接触的腐蚀完成后，腐蚀既穿过氧化物钝化层又深入硅中近似5μm，或至少超过最深的PN结。然而，在普通的接触腐蚀中为了元器件的工作，要求腐蚀停在硅表面，这样就仅穿过钝化层。
随后如图1c所示，采用(例如)相平测射的方法如离化金属等离子体(IMP)或物理聚合，淀积一层厚度约为1000的接触金属薄层113，例如用于作接触的钛、铂或钴该层其后能够被硅化。另一个薄金属层115，例如厚度约为500，采用(例如)反应溅射或CVD技术淀积在其上。这层所谓的扩散势垒，其优选地由氮化钛制备，被沉积在晶片上，由于接下来要求接触由CVD技术共形地被填充一种金属，优选地为钨。为了保证与硅晶片有一个良好的金属化接触，可以在一升高的温度下将所说的接触金属与硅合金化，而在上面提及的接触区域产生硅化，在沉积接触金属和势垒层以后，采用RTP(快速热处理)或另一种传统烘箱处理将接触金属硅化。
在接触形成以后，例如采用CVD技术将例如钨沉积在晶片上。CVD敷层被共形地完成，如果被沉积金属层的厚度与接触尺寸在同一量级，接触119和衬底接触117都要被过生长(塞住)。这一工艺的最后是在将不同元件与电路相连的接触和衬底接触的一般性合金化和图形化。结果被显示在图1c中。
金属栓塞也可以位于没有场氧化层102的位置，如金属栓塞120所示。
采用上面描述的方法，得到了一个金属的、低电阻的与衬底的连接。所说的金属化衬底接触，也可以在相应的元件或元件模块周围被用作屏蔽罩。因此，提供了抑制串话的一种极好的可能性。
上面所描述实施方案的另一选择是例如采用一个均匀掺杂的P-或N-硅衬底，按照与上面描述的P+/P-外延材料相同的方式。如果采用这样一种均匀的低掺杂材料，为保证一个低的接触电阻，应该进行一个额外的扩散，也就是在衬底接触的底部掺杂。
上面描述的实施方案导致与衬底有一个低阻的金属接触，它具有比以前采用扩散方法得到的衬底接触好得多的性能。在某些情况下，掺杂的多晶硅也可以构成作为到衬底的接触。然而在后面的两种情况，事实上得到的是更大的电阻。在现行的CMOS或双极性晶体管工艺流程中可以很容易地完成这种制备深入衬底内部的孔和用导电材料、金属、多晶硅等填充孔的方法。仅仅加上一个掩模步骤以及下面的各向异性硅腐蚀。
典型地约6μm深的衬底接触是与其它约1μm深的标准的接触一起填充的，填充采用例如CVD-钨的方法。可能利用CVD技术沉积的其它金属按照相似的方式也应该行得通，例如铝、铜等。
由于采用金属作为连接，金属与衬底间的接触电阻变得相对较低，这一事实构成了进一步的优点。此外，所得到的低温度预算能够保持。最后，但并非最不重要的是，由于没有横向扩散发生，相比传统工艺该方法的空间间隔要求小得多。此外，衬底接触与普通接触同时填充，在这个意义上，该方法更具优势。这样填充无需额外的步骤。
此外，衬底的深金属接触可以被定位得非常紧密，使得元件或元件模块就像它们被置身于一个紧靠的、提供最大电屏蔽的屏蔽罩中一样。这样，该方法为元件级的电屏蔽提供了一种独特的可能性。
图2显示了根据这一原理屏蔽的一个半导体元件，这个元件或元件模块201被显示于衬底203的顶部。在这个元件或元件模块周围，制备了许多深入进衬底203的孔。为形成金属栓塞205，这些孔接下来根据上面描述的方法用金属填充。这些金属栓塞205又被连接到一个导电材料207上，它连接了金属栓塞的上面部分。为了既获得良好的屏蔽又获得最大的隔离，衬底接触又可以容易地与传统的槽沟隔离209相结合。这一点在制备射频应用中的高级集成电路有要求。
所获得的衬底接触也可以被用于横向屏蔽半导体结构中电信号导体。在电信号导体的两侧或电信号导体的附近提供按上面描述方式制备的金属栓塞可以实现这一点。在垂直方向电信号导体也可以优选地用金属平面按照常规来屏蔽。
图3显示了根据这个原理在一个半导体结构中被屏蔽的导体301。导体301被置于两个金属平面303和305之间，一个在其上，一个在其下，在垂直方向屏蔽导体。此外，在导体两侧制备了许多深入到下金属平面305、被填充了金属的孔。按这种方式获得的金属栓塞307，如果足够紧密，它们在横向屏蔽导体。如图2所示材料207，这些栓塞的项部也被一种导电材料相连接(未显示)。
另外，图4显示了安排在一个公共衬底上的两组半导体元件401和403的轮廓图，采用上面描述的衬底接触405彼此屏蔽且与周围环境屏蔽。在这个实施方案中，衬底接触405被安排为三重排列围绕在元件组周围。目的是获得更好的屏蔽。此外，在这个实施方案中信号导体可以被安排在衬底接触405的一些列之间，借此根据上述信号导体也被屏蔽。衬底接触又基本形成为一个二次剖面，并且一个列中的针间距可以(例如)在针厚度的50％到100％之间。
最后，图5显示了利用上述的衬底接触结合元件顶部的金属平面、元件和元件模块是如何彼此屏蔽的。图5显示了一个上面安排了许多元件的硅衬底501。在这种情况下，靠常规的由隔离多晶硅填充的沟槽503和根据上述方法由钨构成的深入衬底的金属衬底接触505，元件被横向彼此屏蔽。
此外，在最上层的钝化氧化物507的顶部还提供了另外的一个金属层509，它与地相连。这层金属的目的是提供一个元件向上方向的垂直屏蔽，以这种方式，在元件周围被得到用于电学屏蔽的一个屏蔽罩。
金属屏蔽层509不要求离得很近，仅要求在所需的元件项部覆盖足够大的部分，以获得一个良好的垂直向上的屏蔽。相反，在金属层中提供穿孔或孔511，来防止或降低金属变得松动的危是有益的。

Claims (22)

1.一种半导体结构，包括安排在衬底表面上的半导体元件和在衬底与在半导体元件上和/或处的表面之间的电学连接，所述电学连接包括多个栓塞，该栓塞的材料具有良好的导电性，其特征在于所述栓塞从所述半导体结构的表面延伸并且向下穿过所述半导体结构，终止于所述衬底的内表面，所述栓塞以至少一行围绕所述半导体元件紧密地设置并与所述半导体元件分开，以对所述半导体元件提供良好的电学屏蔽。
2.根据权利要求1的半导体结构，其特征在于所述栓塞之间的间距是所述栓塞的直径或厚度的50％-100％。
3.根据权利要求1或2的半导体结构，特征在于在所述栓塞的底部形成一个扩散掺杂区，以获得低的接触电阻。
4.根据权利要求1或2的半导体结构，特征在于所述栓塞比所述衬底中存在的PN结都更深地向下延伸到所述衬底中。
5.根据权利要求1或2的半导体结构，特征在于所述栓塞的材料是金属材料。
6.根据权利要求1或2的半导体结构，特征在于所述栓塞的上端由具有良好导电性的材料互连。
7.根据权利要求1或2的半导体结构，特征在于还包括一个被屏蔽的电信号导体，在所述信号导体的每一侧布置有由良好导电性材料形成的栓塞以对所述信号导体提供良好的横向屏蔽。
8.根据权利要求7的半导体结构，特征在于所述信号导体侧布置的栓塞之间的间距是所述栓塞的直径或厚度的50％-100％。
9.根据权利要求7的半导体结构，特征在于所述信号导体由所述半导体结构中的金属平面在垂直方向上屏蔽。
10.根据权利要求1或2的半导体结构，特征在于在所述半导体结构上形成一层导电材料层。
11.根据权利要求10的半导体结构，特征在于所述导电材料层包含接地装置。
12.一种制造半导体结构的方法，所述半导体结构包括安排在衬底表面上的半导体元件和在衬底与在半导体元件上和/或处的表面之间的电学连接，所述电学连接包括多个栓塞，该栓塞的材料具有良好的导电性，其特征在于所述方法包括下面的步骤：
在半导体结构中和/或半导体结构的表面制备半导体元件；
通过围绕所述半导体元件提供至少一行紧密间隔的孔来制造电学连接，所述孔从所述半导体结构的表面延伸并且向下穿过所述半导体结构，终止于所述衬底的内表面；和
用具有良好导电性的材料填充所说的孔。
13.根据权利要求12的方法，其特征在于所述孔之间的间距是所述孔的厚度的50％-100％。
14.根据权利要求12或13的方法，其特征在于还包括在所述衬底中的孔的底部进行扩散掺杂的步骤。
15.根据权利要求12或13的方法，其特征在于所述孔比所述衬底中存在的PN结都更深地向下延伸到所述衬底中。
16.根据权利要求12或13的方法，其特征在于在通过围绕所述半导体元件提供至少一行紧密间隔的孔来制造电学连接的步骤之前，其中所述孔从所述半导体结构的表面延伸并且向下穿过所述半导体结构且终止于所述衬底的内表面，还包括用具有良好导电性的材料填充所述孔以获得与半导体元件中的区域的接触的步骤。
17.根据权利要求16的方法，其特征在于所述孔的直径或厚度对应于相应的接触的尺寸，和/或选择为在填充所述接触的步骤中被填充。
18.根据权利要求12或13的方法，其特征在于被填充的孔的上端由导电材料进行互连。
19.根据权利要求12或13的方法，其特征在于还包括以下步骤：
在所述半导体结构中制备一个被屏蔽的电信号导体；
在所述电信号导体的每一侧制备孔；
用具有良好导电性的材料填充所述孔。
20.根据权利要求19的方法，其特征在于在所述电信号导体被一个或多个金属平面在垂直方向上屏蔽时，所述孔的深度至少向下达到最接近的下层电信号导体所在的金属平面。
21.根据权利要求12或13的方法，其特征在于还包括在所述半导体结构上形成一个导电材料层的步骤。
22.根据权利要求21的方法，其特征在于所述导电材料层含有接地装置。
CNB971945144A 1996-03-22 1997-03-21 由导电针阵列屏蔽的半导体器件及制备这种器件的方法 Expired - Lifetime CN1143386C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
SE96011192 1996-03-22
SE9601119A SE9601119L (sv) 1996-03-22 1996-03-22 Förfarande vid tillverkning av substratkontakter
SE9601444A SE9601444D0 (sv) 1996-04-16 1996-04-16 Förfarande vid tillverkning av substratkontakter
SE9601444-4 1996-04-16
SE96014444 1996-04-16
SE9601119-2 1996-04-16

Publications (2)

Publication Number Publication Date
CN1218576A CN1218576A (zh) 1999-06-02
CN1143386C true CN1143386C (zh) 2004-03-24

Family

ID=26662547

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971945144A Expired - Lifetime CN1143386C (zh) 1996-03-22 1997-03-21 由导电针阵列屏蔽的半导体器件及制备这种器件的方法

Country Status (8)

Country Link
US (1) US6472723B1 (zh)
EP (1) EP0888636A1 (zh)
JP (1) JP2000507045A (zh)
KR (1) KR20000064650A (zh)
CN (1) CN1143386C (zh)
AU (1) AU2187397A (zh)
TW (1) TW320770B (zh)
WO (1) WO1997035344A1 (zh)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1021828B1 (en) 1997-07-11 2010-01-06 Infineon Technologies AG A process for manufacturing ic-components to be used at radio frequencies
DE19834234C2 (de) * 1998-07-29 2000-11-30 Siemens Ag Integrierter Halbleiterchip mit Füllstrukturen
US6133621A (en) * 1998-10-15 2000-10-17 Stmicroelectronics S.R.L. Integrated shielded electric connection
JP3851738B2 (ja) * 1999-01-29 2006-11-29 株式会社東芝 半導体装置
SE515158C2 (sv) * 1999-02-10 2001-06-18 Ericsson Telefon Ab L M Halvledaranordning med jordanslutning via en ej genomgående plugg
CN1252809C (zh) 1999-09-17 2006-04-19 因芬尼昂技术股份公司 在浅槽中形成深槽以隔离半导体器件的自对准方法
DE60140722D1 (de) * 2000-09-05 2010-01-21 Nxp Bv Integrierte elektromagnetische Abschirmvorrichtung
US6486534B1 (en) 2001-02-16 2002-11-26 Ashvattha Semiconductor, Inc. Integrated circuit die having an interference shield
FR2826780A1 (fr) 2001-06-28 2003-01-03 St Microelectronics Sa Dispositif semi-conducteur a structure hyperfrequence
US6909150B2 (en) * 2001-07-23 2005-06-21 Agere Systems Inc. Mixed signal integrated circuit with improved isolation
CN1579018A (zh) * 2001-08-29 2005-02-09 皇家飞利浦电子股份有限公司 具有凸起桥的集成电路器件及其制造方法
US6750516B2 (en) * 2001-10-18 2004-06-15 Hewlett-Packard Development Company, L.P. Systems and methods for electrically isolating portions of wafers
WO2004042820A1 (de) * 2002-11-08 2004-05-21 Siemens Aktiengesellschaft Abschirmung für emi-gefährdete elektronische bauteile und/oder schaltungen
DE10309614A1 (de) * 2003-03-05 2004-09-23 Infineon Technologies Ag Halbleiterstruktur und Verfahren zur Herstellung derselben
CN1922734B (zh) * 2003-12-10 2010-05-05 加利福尼亚大学董事会 用于混合信号集成电路的低串扰衬底
US7221034B2 (en) * 2004-02-27 2007-05-22 Infineon Technologies Ag Semiconductor structure including vias
SE528629C2 (sv) 2004-09-08 2007-01-09 Ep Technology Ab Rillmönster för värmeväxlare
DE602006006106D1 (de) * 2005-04-21 2009-05-20 St Microelectronics Sa Vorrichtung zum Schutz einer elektrische Schaltung
DE102006022360B4 (de) * 2006-05-12 2009-07-09 Infineon Technologies Ag Abschirmvorrichtung
DE102006062844B4 (de) * 2006-05-12 2016-11-17 Infineon Technologies Ag Abschirmvorrichtung zum Abschirmen von elektromagnetischer Strahlung
US20080001262A1 (en) * 2006-06-29 2008-01-03 Telesphor Kamgaing Silicon level solution for mitigation of substrate noise
US7701057B1 (en) * 2007-04-25 2010-04-20 Xilinx, Inc. Semiconductor device having structures for reducing substrate noise coupled from through die vias
US8269308B2 (en) * 2008-03-19 2012-09-18 Stats Chippac, Ltd. Semiconductor device with cross-talk isolation using M-cap and method thereof
US7989282B2 (en) * 2009-03-26 2011-08-02 International Business Machines Corporation Structure and method for latchup improvement using through wafer via latchup guard ring
DE102010000892B4 (de) * 2010-01-14 2019-01-03 Robert Bosch Gmbh Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen
US8587121B2 (en) * 2010-03-24 2013-11-19 International Business Machines Corporation Backside dummy plugs for 3D integration
US8791015B2 (en) * 2011-04-30 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over active surface of semiconductor die
US8759950B2 (en) * 2011-05-05 2014-06-24 Intel Corporation Radio- and electromagnetic interference through-silicon vias for stacked-die packages, and methods of making same
US8304916B1 (en) * 2011-07-06 2012-11-06 Northrop Grumman Systems Corporation Half-through vias for suppression of substrate modes
US8618640B2 (en) 2011-07-29 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of shielding through silicon vias in a passive interposer
CN102412229B (zh) * 2011-11-11 2013-12-18 上海华虹Nec电子有限公司 半导体器件中的金属塞结构
US9064868B2 (en) * 2012-10-12 2015-06-23 Globalfoundries Inc. Advanced faraday shield for a semiconductor device
US9064850B2 (en) * 2012-11-15 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via formation with improved topography control
TWI528525B (zh) * 2013-09-03 2016-04-01 瑞昱半導體股份有限公司 金屬溝渠減噪結構及其製造方法
CN106601722A (zh) * 2015-10-16 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US10446200B2 (en) 2018-03-19 2019-10-15 Micron Technology, Inc. Memory device with configurable input/output interface

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4470062A (en) * 1979-08-31 1984-09-04 Hitachi, Ltd. Semiconductor device having isolation regions
JPH021928A (ja) * 1988-06-10 1990-01-08 Toshiba Corp 半導体集積回路
JPH03165058A (ja) * 1989-11-24 1991-07-17 Mitsubishi Electric Corp 半導体装置
SE466078B (sv) 1990-04-20 1991-12-09 Ericsson Telefon Ab L M Anordning vid en skaerm hos en integrerad krets och foerfarande foer framstaellning av anordningen
US5288949A (en) * 1992-02-03 1994-02-22 Ncr Corporation Connection system for integrated circuits which reduces cross-talk
US5196920A (en) * 1992-04-21 1993-03-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device for limiting capacitive coupling between adjacent circuit blocks
SE500815C2 (sv) 1993-01-25 1994-09-12 Ericsson Telefon Ab L M Dielektriskt isolerad halvledaranordning och förfarande för dess framställning
US5406125A (en) * 1993-04-15 1995-04-11 Martin Marietta Corp. Semiconductor device having a metalized via hole
DE4314906C2 (de) 1993-05-05 1996-10-31 Siemens Ag Halbleiterbauelement mit Stromanschlüssen für hohe Integrationsdichte
JP2684979B2 (ja) * 1993-12-22 1997-12-03 日本電気株式会社 半導体集積回路装置及びその製造方法
JPH08250890A (ja) * 1995-03-09 1996-09-27 Nec Corp 混成集積回路装置
US5574621A (en) * 1995-03-27 1996-11-12 Motorola, Inc. Integrated circuit capacitor having a conductive trench
US5566052A (en) * 1995-06-08 1996-10-15 Northern Telecom Limited Electronic devices with electromagnetic radiation interference shields and heat sinks
US6011297A (en) * 1997-07-18 2000-01-04 Advanced Micro Devices,Inc. Use of multiple slots surrounding base region of a bipolar junction transistor to increase cumulative breakdown voltage
GB2341272B (en) * 1998-09-03 2003-08-20 Ericsson Telefon Ab L M High voltage shield
US6307252B1 (en) * 1999-03-05 2001-10-23 Agere Systems Guardian Corp. On-chip shielding of signals

Also Published As

Publication number Publication date
TW320770B (zh) 1997-11-21
WO1997035344A1 (en) 1997-09-25
US6472723B1 (en) 2002-10-29
EP0888636A1 (en) 1999-01-07
AU2187397A (en) 1997-10-10
KR20000064650A (ko) 2000-11-06
CN1218576A (zh) 1999-06-02
JP2000507045A (ja) 2000-06-06

Similar Documents

Publication Publication Date Title
CN1143386C (zh) 由导电针阵列屏蔽的半导体器件及制备这种器件的方法
DE102009044961B4 (de) Chipintegrierte HF-Abschirmungen mit rückseitigen Umverdrahtungsleitungen
DE102005026242B4 (de) Photodiode mit integrierter Halbleiterschaltung und Verfahren zur Herstellung
US4696097A (en) Poly-sidewall contact semiconductor device method
US8026576B2 (en) Wiring board
US7352001B1 (en) Method of editing a semiconductor die
CN1641871A (zh) 集成电路组件与其制造方法以及三维集成电路组件
CN1819280A (zh) 沟槽光测器及其形成方法
CN1866508A (zh) 具有沟槽结构的半导体器件及其制造方法
CN1110084C (zh) 半导体基片中的小型接头及其制作方法
WO2014191280A1 (de) Träger für einen optoelektronischen halbleiterchip und optoelektronisches bauteil
CN1160786C (zh) 具有深衬底接触的半导体器件
US7436040B2 (en) Method and apparatus for diverting void diffusion in integrated circuit conductors
CN110832617A (zh) 具有下沉接触件的晶体管器件及其制造方法
EP0354886A1 (en) Methods of producing transistor devices on a semiconductor substructure, and devices produced thereby
US20230261062A1 (en) Isolation regions for charge collection and removal
US5099308A (en) Semiconductor device having reverse conductivity-type diffusion layer and semiconductor wiring layer connected by metallic connection wiring layer
DE102011009373B4 (de) Fotodiodenbauelement
KR970005684B1 (ko) 반도체소자 금속배선 형성방법
EP3582256A1 (en) Cmos based devices for harsh media
DE102019133950A1 (de) Metallreflektorerdung zur rauschminderung in einem fotodetektor
US6717237B2 (en) Integrated chip diode
KR0137978B1 (ko) 반도체 소자 제조방법
CA2248141C (en) Semiconductor device shielded by an array of electrically conducting pins and a method to manufacture such a device
US7863644B1 (en) Bipolar transistor and method of forming the bipolar transistor with a backside contact

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD.

Effective date: 20040827

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20040827

Address after: Munich, Germany

Patentee after: Infennian Technologies AG

Address before: Stockholm

Patentee before: Ericsson Telephone AB

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1019817

Country of ref document: HK

CX01 Expiry of patent term

Granted publication date: 20040324

CX01 Expiry of patent term