CN1252809C - 在浅槽中形成深槽以隔离半导体器件的自对准方法 - Google Patents

在浅槽中形成深槽以隔离半导体器件的自对准方法 Download PDF

Info

Publication number
CN1252809C
CN1252809C CNB008158916A CN00815891A CN1252809C CN 1252809 C CN1252809 C CN 1252809C CN B008158916 A CNB008158916 A CN B008158916A CN 00815891 A CN00815891 A CN 00815891A CN 1252809 C CN1252809 C CN 1252809C
Authority
CN
China
Prior art keywords
shallow slot
deep trouth
insulating barrier
forms
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008158916A
Other languages
English (en)
Other versions
CN1391701A (zh
Inventor
H·诺斯特伦
C·比约尔曼德
T·约翰松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from SE9903338A external-priority patent/SE518533C2/sv
Priority claimed from SE0000296A external-priority patent/SE0000296D0/xx
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1391701A publication Critical patent/CN1391701A/zh
Application granted granted Critical
Publication of CN1252809C publication Critical patent/CN1252809C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Abstract

在集成电路，特别是在用于射频应用的集成电路的制作过程中，一种用于隔离以上电路所含的半导体器件的浅槽和深槽的方法，该方法包括提供半导体衬底(10)；在衬底上任意形成第一绝缘层(14)；用第一掩模(16)形成至少一个浅槽(18)，浅槽扩展到衬底里；在形成至少一个浅槽的步骤之后，在所得到的结构上，形成预定厚度(2x)的第二绝缘层(20)；在第二绝缘层上，用第二掩模(22)形成至少一个开口(33)，第二掩模边缘(30)对准浅槽边缘(26)，浅槽的最大不对准度(+/-x)为预定厚度(2x)的一半，开口随着浅槽扩展到底部(18a)，由此，宽度等于预定厚度(2x)的隔离物(32)在浅槽中沿着其边缘形成；用第二绝缘层作为硬掩模，在开口中形成深槽(34)，深槽进一步扩展到衬底里，并与浅槽自对准。

Description

在浅槽中形成深槽以隔离半导体器件的自对准方法
发明的技术领域
本发明一般而言涉及用来隔离集成电路中的半导体器件的隔离结构，因此能提高存储密度和绝缘性。
更具体而言，本发明涉及半导体结构的一种制作方法，该结构包括浅隔离区和深槽隔离区，也涉及该半导体结构本身和含有半导体结构的集成电路。
相关技术描述
所有非凡的集成电子设备都涉及通过专门的电气连接线路与隔离器件相连。在制作集成电路时，器件隔离电路因此是关键部件之一。近年来，很多不同的电路已得到了发展。像最小绝缘间隙、表面平整度、缺陷密度、工艺复杂性、电性，即直流和高频性质，这些特性对电路特殊用途和工艺技术的选择均有影响。台面隔离、结隔离和LOCOS(硅的局部氧化)隔离都是常用的技术，参见Chapter 2in S.Wolf，“Silicon Processing for the VLSI ERA，Volume 2-Processintegration”，Lattics Press，Sunset Beach，1990。
随着高复杂度的集成电路(ULSI，超大规模的集成电路)器件尺寸的减小，因此需要减少旧隔离技术相关的缺陷，如存储密度、漏电流和两个器件间的闭锁。因此，浅槽和深槽隔离变得十分普遍。虽然需要蚀刻和再填充工序，但它们仍为减少两电路元件间的隔离所需的面积和例如DRAM存储技术中的存储电容器作出巨大改进。
这些槽是通过干蚀刻清除硅，再用合适的绝缘或导电材料填充而形成的。用来取代LOCOS隔离的浅槽隔离(STI)通常有零点几微米的深度，被用于两个器件的元件之间的隔离。浅槽隔离在1999年4月半导体国际组织“浅槽隔离的选择与前景”一文的第69页得到了较详尽地说明。深槽的深度通常大于几个微米，主要使用CMOS/BiCMOS技术，用于不同器件和器件组(阱)的隔离，以形成纵向电容器和对衬底的高电导接触，见C.Y.Chang和S.M.Sze(Eds)；“ULSI(超大规模集成电路)技术”，Mc Graw-Hill，New York，1996，PP355-357和WO97/35344(发明人：Jarstad和Norstrom)。该槽用氧化物、多晶硅或其它材料填充，用干蚀刻或化学机械抛光(CMP)使槽表面平整。
授予Vasquez和Zoebel的美国发表的专利4,994,406描述了在集成电路上形成浅隔离槽和自对准深隔离槽的方法。虽然深槽是与器件区边缘自对准，但结构采用多晶硅氮化物块，用LOCOS形成器件隔离，其结果是大的横向侵蚀、高温聚集、非平整表面。
授予Bashir的美国专利5,691,232公开了一种方法，通过用两个步骤联合形成浅槽和深槽隔离。首先用第一掩模形成浅槽，然后再用第二掩模形成深槽。整个结构用氧化物填充并平整化。因为深槽掩模必须与浅槽掩模对准，所以，获得较小的存储密度，和/或在结构构图时，将产生漏电问题。此外，窄的深槽的填充通常要求采用多晶硅和回蚀刻，这部分没有包括在本说明书中。
授予Akram的美国专利5,895,253描述了在浅槽内形成深槽以及用绝缘体如何填充深槽的方法。在浅槽里，深槽进行自对准。做这些只用一个掩模步骤。形成槽后，用一般方法填充。虽然该专利介绍了如何在浅槽中布置自对准的深槽，但该方法只用一个掩模步骤，使用没有深槽的浅槽是不可能的。深槽的宽度由浅槽开口的宽度和隔离物宽度设定。如果使用不同的浅槽开口，深槽的蚀刻和填充将是困难的，或者甚至是不可能的。
发明概述
本发明的目的当然是提供一种制作集成电路的方法，特别是用于射频集成电路，为了隔离包含在集成电路中的半导体器件而形成浅槽和深槽，同时至少克服了一些现有技术相关的问题。
本发明的另一个目的是提供一种制作方法，即允许深槽设置在浅槽区内，从浅槽边缘到深槽有可调节的距离，并且允许形成的浅槽区里没有深槽。
本发明还有一个目的是提供这样一种提高了可量测性的方法使储存密度增加。
本发明的再一个目的是提供这样一种方法，提高了集成电路的灵活性，并且该方法与几种工艺技术相兼容。
根据本发明的一个方面，通过含有以下步骤的方法来实现上述目的。
—提供半导体衬底；
—在衬底上可选地形成第一绝缘层；
—用形成于第一绝缘层上的第一掩模在第一绝缘层或衬底里形成至少一个浅槽，该浅槽扩展到衬底。
—形成至少一个浅槽的步骤之后，在所获得结构上形成预定厚度为2x的第二绝缘层；
—在第二绝缘层里形成至少一个开口，这是通过形成于第二绝缘层，并且让第二掩模的边缘与浅槽边缘对准，其最大不对准度为第二绝缘层预定厚度的一半，即+/-x，该开口在浅槽内扩展到底部，因此，那个宽度为预定厚度2x的隔离物就在浅槽和边缘形成；因此
—用第二绝缘层作为硬掩模，在开口中形成深槽，深槽进一步扩展到衬底上，并与浅槽自对准。
此外，本发明的目的是由上述制作方法提供半导体结构。
根据本发明的第二方面，提供包括半导体衬底的半导体结构，至少一个浅槽垂直扩展到衬底里，深槽水平地位于浅槽内，深槽进一步垂直扩展到衬底里，其中深槽以浅槽边缘到深槽边缘的受控横向距离与浅槽自对准，分别单独选择浅槽和深槽的横向扩展。
本发明的一个优点是：深槽与浅槽边缘的距离固定，并且取决于所沉积的第二绝缘层的厚度，因此易于控制。
本发明的另一个优点是：为了获得集成电路增强的存储密度，使深槽和浅槽边缘之间的距离最小化，本发明还提供两者之间的间隔，以防止深槽处理产生的应力干扰有源区。
本发明另外的优点和特点将在以下详细实施方案中公开。
附图简述
通过下文给出的本发明实施方案的详细说明和附图1-11，将更能充分了解本发明，附图1-11仅给出的是示例性的，所以不构成对本发明的限制。
图1-3和图5-8是依据本发明的在加工过程中一部分半导体结构的放大剖面图。
图4是依据本发明，在加工过程中上述半导体结构的一部分视图。
图9-11是依据本发明，在加工过程中一部分半导体结构剖面的SEM图像。
实施方案详述
为了彻底了解本发明，在下边的描述中，出于解释和非限制的目的，提出了具体的详细描述，如专用硬件，应用，工艺等。然而，对本领域技术人员来说，按照不同于具体详细描述的其它实施方案去实施本专利是明显的。在其它实例中，对众所周知的方法、协议、器件和电路的详细描述均被忽略，其目的在于防止不必要的细节模糊对本
发明的说明。
参见图1-11，详细地描述了发明的实施方案的加工顺序，包括浅槽和深槽的形成，槽的填充和平整化。
在形成隔离层之前，次集电极、阱或其它器件区可能已经在起始材料中形成。然而，在本发明工序的开始阶段，硅衬底表面是清洁的，并且硅上部的任何层均已被清除。
参见图1，描述了针对浅槽的硬掩模。利用氧化的硅表面10以形成通常厚度为100的热二氧化硅层12的方法形成用于浅槽的掩模层。其次，用化学汽相沉积(CVD)法沉积厚度约为2000的氮化硅层14。厚度和/或掩模的材料的其它组合是可能的。
再参见图2来考虑浅槽的形成。在氮化硅层14上施加光学抗蚀剂16，用第一掩模曝光，所谓的沟掩模(moat mask)，留下的开口就是要被蚀刻的浅槽。蚀刻最好是非各向同性的，采用反应离子蚀刻(RIE)进行，通过氮化/氧化层12，14，进入硅衬底10，形成垂直浅槽18。槽18距离硅表面10a的优选深度为0.2-0.7μm，或一般为0.3-0.6μm。在蚀刻浅槽18之后清除光学抗蚀剂16。
再参见图3和图4，描述了深槽硬掩模的形成。
在结构(即：氮化物层14的剩余部分和浅槽18中)的顶部，最好例如用CVD方法沉积一层厚度为2x的氧化硅层20。最好是共形地沉积氧化层20，否则后面的掩模和蚀刻的范围将减少。施加光学抗蚀剂22，用第二掩模曝光，即所谓的槽掩模(trench mask)，它与氧化层20的一部分一起限定了用于深槽的宽度为W的开口24。
图4分别表明了第一、第二掩模的布局，其从上面展示出半导体结构。26，28示出将构成深槽的横向边界的浅槽和开口的边缘。
槽掩模的开口可以放在浅槽区中任何位置。深槽的宽度可以用不同尺寸的掩模来选择。通常最好用固定横向尺寸(厚度)的槽，优选尺寸大约为1μm或小于1μm，否则会发生非均匀蚀刻，并且难于填充和平整深槽等问题。
本发明的一个特点是掩模边缘30到浅槽边缘26的对准，这就使得由氧化厚度2x设定的距离来布置自对准的深槽成为可能，优选的实例是1000-4000，通常为2500。
优选的浅槽18、氧化层12和氮化层14(即形成浅槽时总蚀刻深度)的高度H与氧化硅层20的厚度2x满足以下关系：
                     H＞2X
图3和图4示出掩模对准和氧化层厚度的详细情况。假定氧化物与厚度2×100％符合(各步厚度均匀)，安置槽掩模30使其自氮化硅边缘26有一个迭加x，槽掩模给出其位置。现代步进曝光机(stepper)能够以大于1000或比1000高得多的精度与掩模对准。
其次参见图5，研究氧化隔离物32的形成。用反应离子蚀刻(RIE)法蚀刻氧化层20，以限定浅槽开口33，开口33扩展到浅槽底部表面18a。同时，层20的一部分形成浅槽边缘的侧壁氧化隔离物32，它的宽度为2x。通过控制氧化层厚度2x，可以调节从浅槽边缘到深槽开口的距离。在氮化层14的顶部，氧化层20由光阻掩模保护，在随后的蚀刻步骤中，该氧化层后来将用作这些区域的硬掩模。氧化层20被保留在没有深槽形成的浅槽区。蚀刻后清除光学抗蚀剂。
参见图6，深槽34由蚀刻而成，用氧化层20和隔离物32作为硬掩模。氧化隔离物32的宽度为2x，它限定从深槽34到有源区的距离。深槽的深度至少有几微米，更优选的值至少为5微米。
参见图7，用例如HF清除用于制作深槽34的氧化物硬掩模20和32。
随后的槽区域填充和平整可以用从文献了解的几种方法实施。现举一个例子说明，用衬氧化物连续进行加工，其目的是为了减少应力和有害的电影响，在该槽的锐边进行边角倒圆(corner rounding)。这一目的是通过在高温(＞1000℃)下生长一个薄的(200-300)热氧化物36而达到的。由于隔离物已被清除，在氧化层12中，在氮化层14下，将形成一个小“鸟嘴”38，它将再附加到圆角上，见图7。
下面参见图8，利用常规方法，用层厚为2000的TEOS层38和15000的多晶硅40，填充该槽。然后回蚀刻多晶硅，再从浅槽区域清除所有的多晶硅。
作为替代，在从浅槽区回蚀刻(back etching)多晶硅前，用化学机械抛光将多晶硅平整化。由此，减少了填入深槽的多晶硅的掩入。从而在接下来的步骤中，可以沉积较薄的氧化层，以填充浅槽。
作为替代，用绝缘材料填充该槽，而不是用多晶硅。最后，保留的浅槽用例如CVD氧化物42或高密度等离子体(HDP)氧化物填充，再用干法蚀刻或化学机械抛光法平整化。图8示出最终所得到的结构。随着有源器件等的形成继续进行加工，该加工过程没显示在这些图中，在本说明中也将不作进一步说明。
参见图9-11，在根据本发明的加工过程中，部分半导体结构剖面的SEM(扫描电子显微镜)图像将被简要地讨论。
在图9和图10中示出在填充该槽之前所获得的结构。值得注意的是：顶部氧化物层/氮化物层显然是看不见的。在图9中，扫描电子显微镜图像显示了没有任何深槽(最左和最右的结构)的浅槽区以及另一个带有两个深槽的浅槽区与浅槽区(中部)的边缘自对准。44标示的框形区相当于图1-3和图5显示的结构。在图10中，显微镜显示如图中指出的有两个双极晶体管48、50的器件区46，在此处，紧挨着集电极接点区52的深槽与浅槽隔离边缘自对准。
最后，图11示出在回蚀刻后，从浅槽区清除多晶硅而形成结构的SEM图像。在该图中，54表示由蚀刻得到的结构，56表示在氮化物层/氧化物层顶部以及在槽区里是2000厚的TEOS层。
总之，本发明采用一个附加的掩模(槽掩模)工序，使它与浅槽隔离相兼容，形成平整的表面。深槽可以被设置在浅槽区内任何部位。此外，通过在浅槽工序形成氧化隔离物，所形成的深槽与浅槽自对准。从深槽到有源区的距离由硬掩模氧化物的厚度来控制。这就使得存储密度达到最大值，防止槽扩展到有源区，槽扩展到有源区会引起漏电，降低击穿电压或其它有害的影响。
因此，本发明尤其展示以下优点：
—在深槽和有源器件区之间(即深槽边缘和浅槽边缘之间的距离，2x)的STI重叠被最小化、并且易于控制。
—由STI边缘确定的深槽到有源区的间隙是自对准的，防止由深槽处理而产生的应力影响有源区。
—该间隙由深槽硬掩模厚度确定(可能与STI叠加高度，即浅槽深度相结合)。
—槽的位置是固定的并由附加掩模(槽掩模)限定。
—附加掩模位于用于硬掩模的氧化隔离物之上，以适应任何不对准性(隔离物宽度2x给出允许不对准度为+/-x)。
—在深槽蚀刻之后，清除氧化隔离物使得深槽和接近有源区(鸟嘴)的STI同时进行边角倒圆。
显然，本发明在许多方法之间进行变换。这些变换并不被认为是偏离了本发明的范围。对本领域技术人员来说是明显：即这些修改包含在附属权利要求的范围之中。

Claims (16)

1.在集成电路制作过程中，一种用于隔离包括在集成电路中的半导体器件而形成浅槽和深槽的方法，其特征在于以下步骤：
-提供半导体衬底(10)；
-利用形成于所述衬底上的第一掩模(16)来形成至少一个浅槽(18)，所述的浅槽扩展到所述的衬底里；
-在形成至少一个浅槽的步骤之后，在所获得的结构上形成预定厚度(2x)的绝缘层(20)；
-使用形成于绝缘层上的第二掩模(22)在绝缘层上形成至少一个开口(33)，第二掩模的边缘(30)对准浅槽边缘(26)，其最大不对准度(+/-x)为绝缘层预定厚度(2x)的一半，所述开口在所述浅槽内扩展到其底部(18a)，由此，一个宽度等于预定厚度(2x)的隔离物(32)在所述浅槽里沿着其边缘形成；和
-利用作为硬掩模的绝缘层在开口处形成深槽(34)，所述深槽进一步扩展到所述衬底里，并与所述浅槽自对准。
2.权利要求1的方法，其特征在于：选择绝缘层(20)预定厚度(2x)的步骤因此，隔离物边缘(28)与浅槽(18)的边缘(26)之间的距离取决于所述电路含有的半导体器件。
3.权利要求1或2的方法，其特征在于：通过共形沉积来形成绝缘层(20)的步骤。
4.权利要求1或2的方法，其特征在于：在形成至少一个浅槽(18)之前的所述衬底上形成绝缘层(14)的步骤。
5.权利要求1或2的方法，其特征在于：在形成至少一个浅槽(18)之前的所述衬底上形成氧化层(12)。
6.权利要求1或2的方法，其特征在于：在形成深槽(34)之后在所获得的结构上形成氧化物衬(36)，以便同时分别在浅槽和深槽(18，34)的锐角进行边角倒圆。
7.权利要求1或2的方法，其特征在于：在浅槽和深槽(18，34)里沉积隔离层(38)的步骤，向所述槽里填充半导体材料(40)或绝缘材料以及从浅槽(18)清除所述半导体材料的方法。
8.权利要求7的方法，其特征在于：在浅槽(18)中沉积隔离层(42)，和平整所述隔离层上表面的步骤。
9.权利要求7的方法，其特征在于：通过化学机械抛光平整半导体材料的步骤清除半导体材料，并且从浅槽回蚀刻半导体材料。
10.权利要求1或2的方法，其特征在于：半导体衬底(10)由硅制成。
11.权利要求1或2的方法，其特征在于：通过蚀刻来形成浅槽(18)。
12.权利要求11的方法，其特征在于：浅槽(18)被蚀刻到深度(H)超过绝缘层厚度(2x)，该绝缘层是在形成至少一个浅槽之后形成的。
13.权利要求1或2的方法，其特征在于：所形成的浅槽(18)深度距离硅衬底表面(10a)0.2-0.7μm。
14.权利要求1或2的方法，其特征在于：在形成至少一个浅槽的步骤之后才形成的绝缘层(20)是一氧化物层，其预定厚度(2x)为1000-4000。
15.权利要求1或2的方法，其特征在于：在形成至少一个浅槽的步骤之后才形成的绝缘层(20)里通过蚀刻形成至少一个开口(33)。
16.权利要求1或2的方法，其特征在于：通过蚀刻形成深槽(34)，其深度至少为5微米。
CNB008158916A 1999-09-17 2000-09-04 在浅槽中形成深槽以隔离半导体器件的自对准方法 Expired - Fee Related CN1252809C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
SE9903338A SE518533C2 (sv) 1999-09-17 1999-09-17 Halvledarstruktur med flera trenchar och tillverkningsförfarande samt integrerad krets
SE99033383 1999-09-17
SE9903338-3 1999-09-17
SE0000296-4 2000-01-28
SE00002964 2000-01-28
SE0000296A SE0000296D0 (sv) 2000-01-28 2000-01-28 Semiconductor structure and fabrication method

Publications (2)

Publication Number Publication Date
CN1391701A CN1391701A (zh) 2003-01-15
CN1252809C true CN1252809C (zh) 2006-04-19

Family

ID=26654976

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008158916A Expired - Fee Related CN1252809C (zh) 1999-09-17 2000-09-04 在浅槽中形成深槽以隔离半导体器件的自对准方法

Country Status (8)

Country Link
US (2) US6413835B1 (zh)
EP (1) EP1212792B1 (zh)
JP (1) JP5172060B2 (zh)
KR (1) KR20020030816A (zh)
CN (1) CN1252809C (zh)
AU (1) AU7565400A (zh)
CA (1) CA2385031A1 (zh)
WO (1) WO2001020664A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10032795C2 (de) * 2000-06-28 2002-06-13 Infineon Technologies Ag Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben
SE0103036D0 (sv) 2001-05-04 2001-09-13 Ericsson Telefon Ab L M Semiconductor process and integrated circuit
SE522891C2 (sv) 2001-11-09 2004-03-16 Ericsson Telefon Ab L M En kisel-germanium mesa transistor, en metod för dess framställning och en integrerad krets innefattande en sådan transistor
SE520590C2 (sv) 2001-11-15 2003-07-29 Ericsson Telefon Ab L M Halvledarprocess och PMOS-varaktor
SE0200137L (sv) 2002-01-18 2003-07-19 Ericsson Telefon Ab L M Tillverkningsmetod, varaktor samt integrerad krets
US6849518B2 (en) * 2002-05-07 2005-02-01 Intel Corporation Dual trench isolation using single critical lithographic patterning
US7015086B2 (en) * 2004-02-05 2006-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench-deep trench isolation region for a BiCMOS/CMOS technology
US7598024B2 (en) * 2006-03-08 2009-10-06 Asml Netherlands B.V. Method and system for enhanced lithographic alignment
US7982284B2 (en) * 2006-06-28 2011-07-19 Infineon Technologies Ag Semiconductor component including an isolation structure and a contact to the substrate
DE102006048960B4 (de) * 2006-10-17 2016-12-15 Texas Instruments Deutschland Gmbh Verfahren zur Herstellung von Isolationsstrukturen mit integrierten tiefen und flachen Gräben
KR20090051894A (ko) * 2007-11-20 2009-05-25 주식회사 동부하이텍 반도체 소자의 제조 방법
US7829428B1 (en) 2008-08-26 2010-11-09 National Semiconductor Corporation Method for eliminating a mask layer during thin film resistor manufacturing
KR101683071B1 (ko) 2010-09-08 2016-12-06 삼성전자 주식회사 반도체 소자 및 그 제조방법
US8293625B2 (en) 2011-01-19 2012-10-23 International Business Machines Corporation Structure and method for hard mask removal on an SOI substrate without using CMP process
CN102290348A (zh) * 2011-08-08 2011-12-21 上海宏力半导体制造有限公司 半导体光刻方法
CN103066006B (zh) * 2012-06-21 2015-03-11 北京芯盈速腾电子科技有限责任公司 浅沟渠隔离结构及其制造方法及非挥发性内存制造方法
US9214378B2 (en) 2012-06-29 2015-12-15 International Business Machines Corporation Undercut insulating regions for silicon-on-insulator device
US9105691B2 (en) 2013-04-09 2015-08-11 International Business Machines Corporation Contact isolation scheme for thin buried oxide substrate devices
US9768220B2 (en) * 2014-04-15 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench isolation structure for image sensors
US9966338B1 (en) * 2017-04-18 2018-05-08 Globalfoundries Inc. Pre-spacer self-aligned cut formation
CN111128852B (zh) * 2018-10-30 2023-05-05 台湾积体电路制造股份有限公司 硅晶绝缘体结构、半导体结构以及形成半导体结构的方法
US11894381B2 (en) 2018-10-30 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structures and methods for trench isolation

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129741A (ja) * 1977-09-14 1991-06-03 Matsushita Electric Ind Co Ltd Ｍｏｓ型半導体装置の製造方法
US4579812A (en) * 1984-02-03 1986-04-01 Advanced Micro Devices, Inc. Process for forming slots of different types in self-aligned relationship using a latent image mask
US4801988A (en) * 1986-10-31 1989-01-31 International Business Machines Corporation Semiconductor trench capacitor cell with merged isolation and node trench construction
JP2568638B2 (ja) * 1988-07-18 1997-01-08 富士通株式会社 半導体装置の製造方法
US5015594A (en) * 1988-10-24 1991-05-14 International Business Machines Corporation Process of making BiCMOS devices having closely spaced device regions
US4994406A (en) 1989-11-03 1991-02-19 Motorola Inc. Method of fabricating semiconductor devices having deep and shallow isolation structures
JPH0426132A (ja) * 1990-05-22 1992-01-29 Kawasaki Steel Corp 半導体装置の製造方法
US5065217A (en) * 1990-06-27 1991-11-12 Texas Instruments Incorporated Process for simultaneously fabricating isolation structures for bipolar and CMOS circuits
JPH05315439A (ja) * 1992-05-11 1993-11-26 Fujitsu Ltd 半導体装置の製造方法
JPH0799189A (ja) * 1993-04-28 1995-04-11 Mitsubishi Electric Corp 半導体装置の製造方法
US5536675A (en) * 1993-12-30 1996-07-16 Intel Corporation Isolation structure formation for semiconductor circuit fabrication
WO1995025343A1 (en) * 1994-03-15 1995-09-21 National Semiconductor Corporation Planarized trench and field oxide isolation scheme
WO1997035344A1 (en) 1996-03-22 1997-09-25 Telefonaktiebolaget Lm Ericsson Semiconductor device shielded by an array of electrically conducting pins and a method to manufacture such a device
TW388877B (en) * 1997-04-23 2000-05-01 Toshiba Corp Semiconductor device and its manufacturing process
US5872058A (en) * 1997-06-17 1999-02-16 Novellus Systems, Inc. High aspect ratio gapfill process by using HDP
US5895253A (en) * 1997-08-22 1999-04-20 Micron Technology, Inc. Trench isolation for CMOS devices
JPH1187703A (ja) * 1997-09-10 1999-03-30 Toshiba Corp 半導体装置の製造方法
US6236079B1 (en) * 1997-12-02 2001-05-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device having a trench capacitor
US5923993A (en) * 1997-12-17 1999-07-13 Advanced Micro Devices Method for fabricating dishing free shallow isolation trenches
US5831301A (en) * 1998-01-28 1998-11-03 International Business Machines Corp. Trench storage dram cell including a step transfer device
US5945704A (en) * 1998-04-06 1999-08-31 Siemens Aktiengesellschaft Trench capacitor with epi buried layer
US6037620A (en) * 1998-06-08 2000-03-14 International Business Machines Corporation DRAM cell with transfer device extending along perimeter of trench storage capacitor
US6121651A (en) * 1998-07-30 2000-09-19 International Business Machines Corporation Dram cell with three-sided-gate transfer device
TW385542B (en) * 1998-07-31 2000-03-21 Siemens Ag Method for making deep trench capacitor by two stage ion implantment
TW395015B (en) * 1998-08-18 2000-06-21 United Microelectronics Corp Method for aligning shallow trench isolation
US6140175A (en) * 1999-03-03 2000-10-31 International Business Machines Corporation Self-aligned deep trench DRAM array device
US6204140B1 (en) * 1999-03-24 2001-03-20 Infineon Technologies North America Corp. Dynamic random access memory
US6476445B1 (en) * 1999-04-30 2002-11-05 International Business Machines Corporation Method and structures for dual depth oxygen layers in silicon-on-insulator processes
US6150212A (en) * 1999-07-22 2000-11-21 International Business Machines Corporation Shallow trench isolation method utilizing combination of spacer and fill
US6320215B1 (en) * 1999-07-22 2001-11-20 International Business Machines Corporation Crystal-axis-aligned vertical side wall device

Also Published As

Publication number Publication date
US20020109140A1 (en) 2002-08-15
JP5172060B2 (ja) 2013-03-27
US6413835B1 (en) 2002-07-02
KR20020030816A (ko) 2002-04-25
WO2001020664A1 (en) 2001-03-22
JP2003509861A (ja) 2003-03-11
EP1212792A1 (en) 2002-06-12
EP1212792B1 (en) 2015-08-05
US6690080B2 (en) 2004-02-10
CA2385031A1 (en) 2001-03-22
CN1391701A (zh) 2003-01-15
AU7565400A (en) 2001-04-17

Similar Documents

Publication Publication Date Title
CN1252809C (zh) 在浅槽中形成深槽以隔离半导体器件的自对准方法
CN1194400C (zh) 沟槽隔离结构、具有该结构的半导体器件以及沟槽隔离方法
CN1177357C (zh) 具有最小覆盖电容的金属氧化物半导体场效应晶体管
US6414364B2 (en) Isolation structure and process therefor
US6207532B1 (en) STI process for improving isolation for deep sub-micron application
CN1273866C (zh) 镶嵌蚀刻方法中各向异性氮化物的蚀刻工艺
US8691660B2 (en) Semiconductor component with trench isolation and corresponding production method
CN1481014A (zh) 具有高高宽比的浅沟渠隔离结构的填充方法
CN1263637A (zh) 制作用于射频的集成电路器件的工艺
CN1279509A (zh) 改进动态随机存取存储器工艺的氮化物衬里隔离轴环
US7544582B2 (en) Semiconductor device and method for fabricating the same
CN1913161A (zh) 连接结构及用于制造其的方法
CN1763909A (zh) 绝缘硅基板上单片集成铅直装置制造方法
CN1278407C (zh) 生产半导体器件的方法
CN1917165A (zh) 浅沟槽隔离结构的制造方法
CN1617327A (zh) 浅沟渠隔离结构及其沟渠的制造方法
US5449636A (en) Method for the fabrication of DRAM cell having a trench in the field oxide
CN1771605A (zh) 制造双极型半导体元件的方法和相应的双极型半导体元件
US20050145979A1 (en) Semiconductor devices and methods to form trenches in semiconductor devices
CN1519910A (zh) 半导体装置的制造方法
US5952707A (en) Shallow trench isolation with thin nitride as gate dielectric
CN100339971C (zh) 浅沟槽隔离结构的制造方法
CN1229270A (zh) 半导体装置及其制造方法
CN1309043C (zh) 一种增加沟槽电容器的电容的方法
KR100562268B1 (ko) 반도체 소자의 소자분리막형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: ELLISON TELEPHONE CO., LTD.

Effective date: 20040827

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040827

Address after: Munich, Germany

Applicant after: Infennian Technologies AG

Address before: Stockholm

Applicant before: Ericsson Telephone AB

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060419

Termination date: 20160904

CF01 Termination of patent right due to non-payment of annual fee