SE518533C2 - Halvledarstruktur med flera trenchar och tillverkningsförfarande samt integrerad krets - Google Patents
Halvledarstruktur med flera trenchar och tillverkningsförfarande samt integrerad kretsInfo
- Publication number
- SE518533C2 SE518533C2 SE9903338A SE9903338A SE518533C2 SE 518533 C2 SE518533 C2 SE 518533C2 SE 9903338 A SE9903338 A SE 9903338A SE 9903338 A SE9903338 A SE 9903338A SE 518533 C2 SE518533 C2 SE 518533C2
- Authority
- SE
- Sweden
- Prior art keywords
- trench
- shallow trench
- dielectric layer
- deep
- shallow
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 title abstract description 9
- 238000002955 isolation Methods 0.000 title abstract description 4
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000012856 packing Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 101100427547 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ULS1 gene Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Description
518 533 2 etsning och återfyllning, erbjuder de en kraftig förbättring i det att en minskad yta krävs för isolering mellan kretselement och t.ex. lagringskondensatorer i DRAM- minnesteknologier.
Trencharna bildas genom att avlägsna kisel medelst torretsning och genom att fylla dem med lämpliga dielektriska eller ledande material. lsolation med grunda trenchar (STI, shallow trench isolation), som används för att ersätta LOCOS-isolation, har vanligtvis ett djup av några tiondels mikroner och används för isolering mellan en anordnings komponenter. lsolation med grunda trenchar beskrivs närmare i exempelvis "Choices and Challenges for Shallow Trench lsolation", Semiconductor international, april 1999, sidan 69. Djupa trenchar, vanligtvis med ett djup större än några mikroner, används huvudsakligen för att isolera olika anordningar och grupper med anordningar (brunnar) inom CMOS/BiCMOS-teknologier för att bilda vertikala kondensatorer och för att bilda högkonduktiva kontaktertill substratet, se C.Y. Chang och S.M. Sze (redaktörer); "ULSl Technology", McGraw-Hill, New York, 1996, sidorna 355-357, och WO 97/35344 (uppfinnare: Jarstad och Norström). Trencharna fylls med oxid, polykisel eller andra material och ytan planariseras, antingen medelst torretsning eller medelst kemisk- mekanisk polering (CMP, chemical mechanical polishing).
I US-patentet 4,994,406 utfärdat till Vasquez och Zoebel beskrivs ett förfarande för att bilda grunda och självlinjerade, djupa isolationstrenchar i en integrerad krets. Även om den djupa trenchen självlinjeras till kanten hos anordningsområden, utnyttjar strukturen en polykiselnitridstack för att bilda anordningsisolationen genom att använda LOCOS med stort lateralt inkräktande, hög temperaturbudget och icke-plan yta såsom resultat.
US-patentet 5,691 ,232 utfärdat till Bashir beskriver ett förfarande för att bilda grund och djup trenchisolation genom att kombinera bildandet av de två. Först bildas en grund trench genom att använda en första mask och sedan bildas en djup trench genom att använda en andra mask. Hela strukturen fylls med oxid och planariseras. Eftersom masken för den djupa trenchen måste linjeras med masken för den grunda trenchen, erhålls lägre packningstäthet och/eller problem med läckströmmar, då strukturen skalas. 51 8 5 3 3 šïï* Ilší - Ilšï šïfš 3 Dessutom kräver vanligtvis fyllning av smala, djupa trenchar användning av polykisel och tillbakaetsning, vilket inte beskrivs i detta dokument.
I US-patentet 5,895,253 utfärdat till Akram beskrivs ett förfarande för att bilda en djup trench inuti en grund trench och hur den fylls med en isolator. Den djupa trenchen är självlinjerad inuti den grunda trenchen. Detta utförs med användning av endast ett maskningssteg. Efter det att trenchen bildats, fylls den på känt sätt. Även om patentet visar hur en djup trench kan placeras självlinjerad inuti den grundare trenchen, använder förfarandet endast ett maskningssteg och det är inte möjligt att använda grunda trenchar utan någon djup trench. Bredden hos den djupa trenchen sätts genom bredden hos den grunda trenchens öppning och bredder hos s.k. spacers. Om olika grunda trenchöppningar används, kommer etsningen och fyllningen av de djupa trencharna att bli svåra eller t.o.m. omöjliga.
REDOGÖRELSE FÖR UPPFINNINGEN Det är följaktligen ett syfte med föreliggande uppfinning att tillhandahålla ett förfarande vid framställning av en integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar, för att bilda grunda och djupa trenchar för isolering av halvledaranordningar innefattade i nämnda krets, som överkommer åtminstone något av de problem som är förknippade med den kända tekniken.
Det är ett ytterligare syfte med uppfinningen att tillhandahålla ett framställnings- förfarande, som tillåter att djupa trenchar kan placeras inuti grunda trenchområden med ett justerbart avstånd från kanten av den grunda trenchen till den djupa trenchen, varvid även bildande av grunda trenchområden utan någon djup trench däri kan tillåtas.
Det är ett ytterligare syfte med uppfinningen att tillhandahålla ett sådant förfarande, vilket har förbättrad skalningskarakteristik, som möjliggör en ökad packningstäthet.
Det är ännu ett syfte med uppfinningen att tillhandahålla ett sådant förfarande, som har en ökad integrationsflexibilitet och som är kompatibelt med flera teknologier. 518 533 4 Dessa syften bland andra uppnås enligt en aspekt av uppfinningen medelst ett förfarande, som innefattar följande steg: att ett halvledarsubstrat tillhandahålls, att valfritt ett första dielektriskt skikt bildas på nämnda substrat, att åtminstone en grund trench bildas i nämnda första dielektriska skikt eller i nämnda substrat genom att använda en första mask formad på nämnda första dielektriska skikt eller nämnda substrat, varvid nämnda grunda trench är utsträckt in i nämnda substrat, att ett andra dielektriskt skikt av en förutbestämd tjocklek, 2x, bildas på strukturen erhållen som resultat av steget att bilda den åtminstone ena grunda trenchen, att åtminstone en öppning i nämnda andra dielektriska skikt bildas genom att använda en andra mask formad på nämnda andra dielektriska skikt och med en kant hos nämnda andra mask linjerad till en kant hos nämnda grunda trench med en maximal fellinjering av halva den förutbestämda tjockleken av nämnda andra dielektriska skikt, d.v.s. +/- x, där nämnda öppning är utsträckt inuti den grunda trenchen till bottnen därav, varvid en spacer med en bredd lika med den förutbestämda tjockleken, 2x, bildas i nämnda grunda trench och längs med nämnda kant därav, och att en djup trench bildas i nämnda öppning genom att använda nämnda andra dielektriska skikt såsom hårdmask, där nämnda djupa trench är utsträckt ytterligare i nämnda substrat och är självlinjerad till nämnda grunda trench.
Vidare är det ett syfte med föreliggande uppfinning att tillhandahålla en halvledar- struktur, som erhålls från ovan nämnda framställningsförfarande.
Enligt en andra aspekt av föreliggande uppfinning tillhandahålls således en halvledar- struktur innefattande ett halvledarsubstrat, åtminstone en grund trench utsträckt vertikalt in i nämnda substrat, en djup trench lateralt belägen inom nämnda grunda trench, där nämnda djupa trench är utsträckt vertikalt ytterligare in i nämnda substrat, varvid nämnda djupa trench är självlinjerad till nämnda grunda trench med ett styrt, lateralt 518 533 5 avstånd mellan en kant hos den grunda trenchen och en kant hos den djupa trenchen, och de laterala utsträckningarna hos den grunda och den djupa trenchen är valda oberoende av varandra.
En fördel med föreliggande uppfinning är att avståndet mellan den djupa och den grunda trenchkanten är fast och bestämt av tjockleken hos det pålagda, andra dielektrlska skiktet, varvid det är enkelt styrbart.
Ytterligare en fördel med uppfinningen är att avståndet mellan den djupa och den grunda trenchkanten är minimerat för att erhålla en ökad packningstäthet hos den integrerade kretsen, varvid fortfarande ett steg förefinns mellan dem för att förhindra spänningar uppkomna från framställningen av den djupa trenchen att interferera med aktiva områden.
Ytterligare fördelar med och kännetecken för uppfinningen kommer att bli uppenbara i följande detaljerade beskrivning av utföringsformer.
KORT BESKRIVNING AV RITNINGARNA Föreliggande uppfinning kommer att bättre förstås från den detaljerade beskrivningen av utföringsformer av föreliggande uppfinning given här nedan och de medföljande figurerna 1-11, som endast skall ses såsom en illustration av uppfinningen och skall således icke vara begränsande för densamma.
Fig. 1-3 och 5-8 är starkt förstorade tvärsektionsvyer av en del av en halvledarstruktur under framställningsförfarandet i enlighet med föreliggande uppfinning.
Fig. 4 är en vy från ovan av en del av en halvledarstruktur under framställning i enlighet med det uppfinningsenliga förfarandet.
Fig. 9-11 är SEM-bilder av tvärsektioner av en del av en halvledarstruktur under framställningsförfarandet i enlighet med föreliggande uppfinning. 518 533 6 DETALJERAD BESKRIVNING AV UTFÖRINGSFORMER I följande beskrivning, i förklarande syfte och inte begränsande, är särskilda detaljer angivna, såsom särskild hårdvara, tillämpningar, tekniker etc., för att erbjuda en noggrann förståelse av föreliggande uppfinning. Det skall emellertid vara uppenbart för fackmannen inom teknikområdet, att föreliggande uppfinning kan utövas i andra utföringsformer, som avviker från dessa specifika detaljer. I andra fall är detaljerade beskrivningar av välkända förfaranden, protokoll, anordningar och kretsar utelämnade för att inte fördunkla beskrivningen av föreliggande uppfinning med onödiga detaljer.
Med hänvisning till fig. 1-11 beskrivs i detalj en uppfinningsenlig utföringsform av en processekvens, som innefattar bildande av en grund och en djup trench, fyllning av trencharna samt planarisering.
Före bildandet av isolationen kan subkollektorer, brunnar eller varje annan anordnings- region ha formerats i begynnelsematerialet. Vid steget då föreliggande uppfinnings- enliga process påbörjas är emellertid ytan hos ett kiselsubstrat ren och varje skikt ovanpå kislet har avlägsnats.
Med hänvisning till fig. 1 beskrivs bildande av en hårdmask för en grund trench.
Maskningsskiktet för den grunda trenchen bildas genom att oxidera kiselytan 10 för att bilda ett skikt 12 av termisk kiseloxid till typiskt en tjocklek av 100 Å. Därefter deponeras ett approximativt 2000 Å tjockt kiselnitridskikt 14 medelst kemisk ångdeponering (CVD, chemical vapor deposition). Andra kombinationer av tjocklekar och/eller masknings- material är möjliga.
Med hänvisning däreftertill fig. 2 betraktas bildande av en grund trench. En fotoresist 16 appliceras på nitridskiktet 14 och exponeras genom att använda en första mask, s.k. vallgravsmask, som lämnar öppningar, där den grunda trenchen skall etsas. Etsningen, som företrädesvis är icke-isotropisk ets, utförs medelst reaktivjonetsning (RIE, reactive ion etching) genom nitrid/oxidskikten 12, 14 och in i kiselsubstratet 10 för att bilda en vertikal, grund trench 18. Det föredragna djupet hos trenchen 18 är 0,2-0,7 pm, eller 51 s sas Ilšï ~ Ilšïëííš 7 mera typiskt 0,3-0,6 um, från kiselytan 10a. Fotoresisten 16 avlägsnas efter etsningen av den grunda trenchen 16.
Med hänvisning därefter till fig. 3 och 4 kommer bildande av en hårdmask för en djup trench att beskrivas.
Ett kiseloxidskikt 20 av tjocklek 2x deponeras, företrädesvis konformt, t.ex. medelst CVD, ovanpå strukturen, d.v.s. ovanpå kvarvarande delar hos nitridskiktet 14 och i den grunda trenchen 18. Det föredras att oxidskiktet 20 deponeras konformt, eftersom marginaler för efterföljande maskning och etsning i annat fall kommer att reduceras.
Fotoresisten 22 appliceras och exponeras genom att använda en andra mask, s.k. trenchmask, som tillsammans med del av oxidskiktet 20 definierar en öppning 24 med en bredd w för den djupa trenchen.
Utseendet hos den första respektive den andra masken illustreras i fig. 4, som visar halvledarstrukturen från ovan. Kanterna hos den grunda trenchen och hos öppningen, som kommer att utgöra den laterala definieringen av den djupa trenchen, indikeras medelst 26 respektive 28. Öppningen/öppningama hos trenchmasken kan placeras var som helst inuti de grunda trenchområdena. Bredden hos den djupa trenchen kan väljas genom att använda olika maskdimensioner. Det är vanligtvis föredraget att använda trenchar med fasta, laterala dimensioner (tjocklekar), företrädesvis av omkring 1 um eller mindre, eftersom problem annars kommer att uppträda med en icke likformig ets och med svårigheter att återfylla och planarisera den djupa trenchen.
Ett kännetecken för föreliggande uppfinning är linjering av maskkanten 30 vid kanten 26 hos den grunda trenchen, som gör det möjligt att placera den djupa trenchen självlinjerad med ett avstånd satt av oxidtjockleken 2x, som i ett föredraget exempel är mellan 1000 och 4000 Å, och typiskt 2500 Å. 5 1 8 53 3 1223-122322? 8 Företrädesvis uppfyller höjden H hos den grunda trenchen 18, oxidskiktet 12 och nitridskiktet 14 (d.v.s. det totala etsdjupet vid bildande av den grunda trenchen 18) och tjockleken 2x hos kiseloxidskiktet 20 följande relation: H>2x lfig. 3 och 4 visas detaljer hos masklinjeringen och oxidtjockleken. Antag att oxiden är 100% konform (likformig i tjocklek vid steg) med en tjocklek av 2x, så positioneras trenchmasken 30 med ett överlapp x från kiselnitridkanten 26, vilket läge gavs av vallgravsmasken. En modern stegmotor kan linjera masken med en precision bättre, eller t.o.m. mycket bättre, än 1000 Å.
Med hänvisning därefter till fig. 5 kommer bildande av en oxidspacer 32 att betraktas.
Oxidskiktet 20 etsas medelst reaktiv jonets (RIE) för att definiera trenchöppningen 33, vilken sträcker sig till bottenytan 18a hos den grunda trenchen. Samtidigt bildas sidoväggsoxidspacer 32 med en bredd av 2x vid kanten av den grunda trenchen av del av skiktet 20. Genom att styra oxidtjockleken 2x kan avståndet från den grunda trenchkanten till den djupa trenchöppningen justeras. Ovanpå nitridskiktet 14 skyddas oxidskiktet 20 av fotoresistmasken och denna oxid kommer senare att tjänstgöra såsom hårdmask för dessa områden under det följande etssteget. Oxidskiktet 20 kvarlämnas också vid delar av det grunda trenchområdet, där inga djupa trenchar skall bildas. Efter etsning avlägsnas fotoresisten.
Med hänvisning närmast till fig. 6 bildas en djup trench 34 medelst etsning med användande av oxidskiktet 20 och spacern 32 såsom en hårdmask. Oxidspacern 32 med bredd 2x definierar avståndet från den djupa trenchen 34 till det aktiva området.
Djupet hos den djupa trenchen är åtminstone några mikroner, och mera föredraget åtminstone 5 mikroner.
Med hänvisning nu till tig. 7 avlägsnas oxidhårdmasken 20, 32 för mönstringen av den djupa trenchen 32 i exempelvis HF. 518 533 9 Efterföljande fyllning och planarisering av trenchområden kan åstadkommas på flera sätt kända från litteraturen. Såsom ett illustrativt exempel fortsätter processen genom att utföra en lineroxidation, vars syfte är att utföra hörnavrundningar vid den skarpa kanten hos trencharna för att reducera spänningar och oönskade, elektriska effekter. Detta uppnås genom att växa en tunn (200-300 Å), termisk oxid 36 vid hög temperatur (> 1000°C). Eftersom spacern har avlägsnats, kommer en liten "bird's beak" 37 att bildas i oxidskiktet 12 under nitridskiktet 14, vilket ytterligare kommer att assistera vid hörnavrundningen, se fig. 7.
Med hänvisning nu till fig. 8 fylls trenchen på ett konventionellt sätt med ett 2000 Åtjockt skikt 38 av TEOS och med 15000 Å polykisel 40. Polykislet etsas sedan tillbaka för att avlägsna allt polykisel från de grunda trenchområdena.
Alternativt används ett dielektrikum för att fylla trencharna i stället för polykisel. Slutligen fylls den kvarlämnade, grunda trenchen med t.ex. CVD-oxid 42 och planariseras, antingen genom att använda torretsningsmetoder eller genom kemisk-mekanisk behandling (CMP). Den resulterande strukturen visas i fig. 8. Förfarandet fortsätter ytterligare med bildande av aktiva anordningar etc., vilket inte visas i figurerna och inte kommer att beskrivas ytterligare i denna beskrivning.
Med hänvisning närmast till fig. 9-11 kommer SEM-bilder (SEM, scanning electron microscope) av en del av halvledarstrukturen under framställningsförfarandet i enlighet med föreliggande uppfinning att kort diskuteras.
Strukturer erhållna före trenchfyllning visas i fig. 9 och 10. Notera att oxid/nitridskikten ovanpå icke är distinkt synliga. l fig. 9 visar SEM-bilden grunda trenchområden utan någon djup trench (strukturerna längst till vänster och längst till höger) och ett annat grunt trenchområde med två djupa trenchar självlinjerade till kanterna av det grunda trenchområdet (i mitten). Det inramade området indikerat med 44 motsvarar strukturen visad i fig. 1-3 och 5. I fig. 10 visar bilden anordningsområden 46 för två bipolära transistorer 48, 50, såsom indikeras i figuren, varvid den djupa trenchen intill kollektorkontaktområdet 52 är självlinjerad vid den grunda trenchisolationskanten. 10 Slutligen visar fig. 11 en SEM-bild av strukturen efter tlllbakaetsning, då polykislet avlägsnas från de grunda trenchområdena. I figuren indikeras strukturerna resulterande från etsning med 54, medan det 2000 Å tjocka TEOS-skiktet ovanpå nitrid/oxidskikten i trenchområdena indikeras med 56.
Sammanfattningsvis använder föreliggande uppfinning ett ytterligare masksteg (trenchmasksteg) och gör detta kompatibelt med grund trenchisolation för att skapa en plan yta. Djupa trenchar kan placeras var som helst inom de grunda trenchområdena.
Genom att bilda en oxidspacer vid steget då den grunda trenchen framställs kan dessutom den djupa trenchen bildas självlinjerad till den grunda trenchen. Avståndet från den djupa trenchen till det aktiva området styrs med tjockleken hos oxiden som utgör hårdmask. Detta maximerar packningstäthet och förhindrar trenchen från att nå aktiva områden, vilket skulle kunna orsaka läckströmmar, lägre genombrottsspänning eller andra oönskade effekter.
Således uppvisar föreliggande uppfinning följande fördelar: - STI-överlappningen mellan den djupa trenchen och aktiva anordnings- områden (d.v.s. avståndet mellan den djupa trenchkanten och den grunda trenchkanten, 2x) kan minimeras och är enkelt styrbar.
- Separerlngen av den djupa trenchen från aktiva områden såsom bestämd av STI-kanten är självlinjerad och förhindrar att spänningar uppkommer vid framställning av den djupa trenchen, som kan interferera med aktiva områden.
- Separerlngen bestäms medelst tjockleken hos hårdmasken, som skall användas för den djupa trenchen (och möjligen kombinerad med STI- stackhöjden, d.v.s. djupet hos den grunda trenchen).
- Läget för trenchen är fast och bestäms medelst den ytterligare masken (trenchmasken). m m 11 - Den ytterligare masken placeras på en oxidspacer skapad för att definiera hårdmasken för att klara varje fellinjering (spacerbredd 2x ger en tillåten fellinjering av +I- x).
- Avlägsnande av oxidspacer efter den djupa trenchetsen tillåter samtidig hörnavrundning av den djupa trenchen och STI nära det aktiva området (bird's beak).
Det är uppenbart, att uppfinningen kan modifieras på ett flertal sätt. Sådana modifie- ringar skall inte betraktas såsom en avvikelse från skyddsomfånget för föreliggande uppfinning. Alla sådana modifieringar, som är uppenbara för fackmannen inom området, är avsedda att innefattas i skyddsomfånget för de bifogade patentkraven.
Claims (20)
1. Förfarande för att bilda grunda och djupa trenchar för isolering av halvledaranordningar innefattade i en integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar, vid framställning av nämnda integrerade krets, känneteck- nat av stegen: - att ett halvledarsubstrat (10) tillhandahålls, - att åtminstone en grund trench (18) bildas genom att använda en första mask (16) formad på nämnda substrat, där nämnda grunda trench sträcker sig in i nämnda substrat, - att ett dielektriskt skikt (20) av en förutbestämd tjocklek (2x) bildas på strukturen erhållen efter steget att bilda åtminstone en grund trench, - att åtminstone en öppning (33) i nämnda dielektriska skikt bildas genom att använda en andra mask (22) formad på nämnda dielektriska skikt och med en kant (30) hos nämnda andra mask linjerad till en kant (26) hos nämnda grunda trench med en maximal fellinjering (+/- x) av halva den förutbestämda tjockleken (2x) av nämnda dielektriska skikt, där nämnda öppning sträcker sig inuti den grunda trenchen till bottnen (18a) därav, varvid en spacer (32) med en bredd lika med den förutbestämda tjockleken (2x) bildas i nämnda grunda trench och längs med nämnda kant därav, och - att en djup trench (34) bildas i nämnda öppning genom att använda nämnda dielektriska skikt såsom en hårdmask, där nämnda djupa trench sträcker sig ytterligare in i nämnda substrat och är självlinjerad till nämnda grunda trench.
2. Förfarande enligt krav 1, kännetecknat av steget att välja den förutbestämda tjockleken (2x) hos det dielektriska skiktet (20) och således avståndet mellan kanten 5 1 3 5 5 3 Éïï* IÉILEÉ - IÄÉï šfÉš 13 (28) hos nämnda spacer, och således hos nämnda djupa trench (34), och kanten (26) hos nämnda grunda trench (18) i beroende av halvledaranordningarna innefattade i nämnda krets.
3. Förfarande enligt krav 1 eller 2, kännetecknat av att det dielektriska skiktet (20) bildas medelst konform deponering, företrädesvis kemisk ångdeponering (CVD).
4. Förfarande enligt något av kraven 1-3, kännetecknat av att ett dielektriskt skikt (14), särskilt ett kiselnitridskikt, bildas på nämnda substrat före bildande av den åtminstone ena grunda trenchen (18).
5. Förfarande enligt något av kraven 1-4, kännetecknat av att ett oxidskikt (12), särskilt ett termiskt oxidskikt, bildas på nämnda substrat före bildande av den åtminstone ena grunda trenchen (18).
6. Förfarande enligt något av kraven 1-5, kännetecknat av att en oxidliner (36), särskilt en tennisk oxidliner, bildas på strukturen erhållen efter steget att bilda den djupa trenchen (34) för att erhålla hömavrundning vid skarpa kanter hos den grunda trenchen (18) respektive hos den djupa trenchen (34).
7. Förfarande enligt något av kraven 1-6, kännetecknat av att ett isolationsskikt (38), företrädesvis ett TEOS-skikt, deponeras i den grunda trenchen och i den djupa trenchen, att nämnda trenchar fylls med halvledande (40) eller isolerande material och att nämnda halvledande material avlägsnas från den grunda trenchen (18).
8. Förfarande enligt krav 7, kännetecknat av att ett isolationsskikt (42), företrädesvis en CVD-oxid, bildas i den grunda trenchen ( 18) och att den övre ytan hos nämnda isolationsskikt planariseras.
9. Förfarande enligt något av kraven 1-8, kännetecknat av att halvledar- substratet (10) är av kisel. 5 ===..=a s: ëë 2.: .-'»"= g°-:......- . . . . . . .. 13 533 ,,_. ut U 14
10. Förfarande enligt något av kraven 1-9, kännetecknat av att den grunda trenchen (18) bildas medelst etsning, företrädesvis icke-isotropisk, reaktiv jonetsning.
11. Förfarande enligt krav 10, kännetecknat av att den grunda trenchen (18) etsas till ett djup (H), som överskrider tjockleken (2x) hos det dielektriska skiktet bildat efter steget att bilda den åtminstone ena grunda trenchen.
12. Förfarande enligt något av kraven 1-11, kännetecknat av att den grunda trenchen (18) bildas till ett djup av 0,2-0,7 um mätt från kiselsubstratytan (10a).
13. Förfarande enligt något av kraven 1-12, kännetecknat av att det dielektriska skiktet (20) bildat efter steget att bilda den åtminstone ena grunda trenchen är ett oxidskikt, företrädesvis ett TEOS-skikt, av en förutbestämd tjocklek (2x) av företrädesvis omkring 1000-4000 Å.
14. Förfarande enligt något av kraven 1-13, kännetecknat av att den åtminstone ena öppningen (33) i nämnda dielektriska skikt (20) bildat efter steget att bilda den åtminstone ena grunda trenchen skapas medelst etsning, företrädesvis reaktiv jonetsning.
15. Förfarande enligt något av kraven 1-14, kännetecknat av att den djupa trenchen (34) skapas medelst etsning till ett djup av åtminstone några mikroner.
16. Halvledarstruktur för isolering av halvledaranordningar innefattade i en integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar, känneteck- nad av att den är framställd medelst förfarandet enligt något av kraven 1-15.
17. Halvledarstruktur för isolering av halvledaranordningar innefattade i en integrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar, känneteck- nad av att nämnda halvledarstruktur innefattar ett halvledarsubstrat (10), åtminstone en grund trench (18) utsträckt vertikalt in i nämnda substrat, en djup trench (34) . n~ I' " n. u- : :"',,". n - z ' :',,' nl I o =---:::::!---'.'=2 I" -- .:..: . . . . . . .. ; A l I ' 15 lokaliserad lateralt inom nämnda grunda trench, där nämnda djupa trench är utsträckt vertikalt ytterligare in i nämnda substrat, varvid - nämnda djupa trench är självlinjerad vid nämnda grunda trench med ett styrt, lateralt avstånd mellan en kant hos den grunda trenchen (26) och en kant (28) hos den djupa trenchen och - de laterala utsträckningarna av den grunda trenchen respektive den djupa trenchen är oberoende valda och - nämnda djupa trench är asymetriskt belägen med avseende på nämnda grunda trench.
18. Halvledarstruktur enligt krav 17, varvid - nämnda styrda, laterala avstånd mellan en kant hos den grunda trenchen och en kant hos den djupa trenchen är mellan 1000 och 4000 Å, - nämnda laterala utsträckning av nämnda djupa trench är omkring 1 pm eller mindre och - nämnda laterala utsträckning av nämnda grunda trench är större, företrädes- vis avsevärt större, än nämnda laterala utsträckning av nämnda djupa trench, där nämnda laterala utsträckningar är orienterade i samma riktning.
19. Halvledarstruktur enligt krav 17 eller 18, varvid nämnda halvledarstruktur innefattar en andra djup trench lokaliserad lateralt inom nämnda grunda trench, där nämnda andra djupa trench är utsträckt vertikalt in i nämnda substrat längre än nämnda grunda trench och nämnda andra djupa trench är självlinjerad vid nämnda grunda trench. 5 1 3 5 3 3 Éï* ÉÜÉ ~ IÅÉÉ - IÅÉÉ 21?- 16
20. lntegrerad krets, särskilt en integrerad krets för radiofrekvenstillämpningar, kännetecknad av att nämnda integrerade krets innefattar en halvledarstruktur i enlighet med något av kraven 16-19.
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9903338A SE518533C2 (sv) | 1999-09-17 | 1999-09-17 | Halvledarstruktur med flera trenchar och tillverkningsförfarande samt integrerad krets |
TW088117804A TW459336B (en) | 1999-09-17 | 1999-10-14 | Semiconductor structure and fabrication method |
CNB008158916A CN1252809C (zh) | 1999-09-17 | 2000-09-04 | 在浅槽中形成深槽以隔离半导体器件的自对准方法 |
KR1020027003288A KR20020030816A (ko) | 1999-09-17 | 2000-09-04 | 반도체 소자의 절연을 위해 쉘로우 트렌치에 심층트렌치를 형성하는 자체-정렬 방법 |
CA002385031A CA2385031A1 (en) | 1999-09-17 | 2000-09-04 | A self-aligned method for forming deep trenches in shallow trenches for isolation of semiconductor devices |
JP2001524144A JP5172060B2 (ja) | 1999-09-17 | 2000-09-04 | 半導体装置の隔離のため浅いトレンチ内に深いトレンチを形成するための自己整合方法 |
PCT/SE2000/001690 WO2001020664A1 (en) | 1999-09-17 | 2000-09-04 | A self-aligned method for forming deep trenches in shallow trenches for isolation of semiconductor devices |
AU75654/00A AU7565400A (en) | 1999-09-17 | 2000-09-04 | A self-aligned method for forming deep trenches in shallow trenches for isolation of semiconductor devices |
EP00964830.4A EP1212792B1 (en) | 1999-09-17 | 2000-09-04 | A self-aligned method for forming deep trenches in shallow trenches for isolation of semiconductor devices |
US09/662,842 US6413835B1 (en) | 1999-09-17 | 2000-09-15 | Semiconductor structure and fabrication method of shallow and deep trenches |
US10/119,047 US6690080B2 (en) | 1999-09-17 | 2002-04-10 | Semiconductor structure for isolation of semiconductor devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9903338A SE518533C2 (sv) | 1999-09-17 | 1999-09-17 | Halvledarstruktur med flera trenchar och tillverkningsförfarande samt integrerad krets |
Publications (3)
Publication Number | Publication Date |
---|---|
SE9903338D0 SE9903338D0 (sv) | 1999-09-17 |
SE9903338L SE9903338L (sv) | 2001-03-18 |
SE518533C2 true SE518533C2 (sv) | 2002-10-22 |
Family
ID=20417037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9903338A SE518533C2 (sv) | 1999-09-17 | 1999-09-17 | Halvledarstruktur med flera trenchar och tillverkningsförfarande samt integrerad krets |
Country Status (2)
Country | Link |
---|---|
SE (1) | SE518533C2 (sv) |
TW (1) | TW459336B (sv) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104934530B (zh) * | 2014-03-19 | 2018-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
1999
- 1999-09-17 SE SE9903338A patent/SE518533C2/sv unknown
- 1999-10-14 TW TW088117804A patent/TW459336B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
SE9903338L (sv) | 2001-03-18 |
TW459336B (en) | 2001-10-11 |
SE9903338D0 (sv) | 1999-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6690080B2 (en) | Semiconductor structure for isolation of semiconductor devices | |
US6642125B2 (en) | Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same | |
US8343875B2 (en) | Methods of forming an integrated circuit with self-aligned trench formation | |
JP2006173551A (ja) | 深溝エアギャップの形成とその関連応用 | |
KR20150052065A (ko) | 반도체 장치 및 그 제조방법 | |
US20200075397A1 (en) | Method of forming isolation structure | |
US7670926B2 (en) | Method for forming shallow trench isolation utilizing two filling oxide layers | |
CN110896046A (zh) | 浅沟槽隔离结构、半导体器件及其制备方法 | |
US7625805B2 (en) | Passivation of deep isolating separating trenches with sunk covering layers | |
CN105633021A (zh) | 半导体元件的制造方法 | |
US20070235836A1 (en) | Method of forming a shallow trench isolation structure with reduced leakage current in a semiconductor device | |
US6103581A (en) | Method for producing shallow trench isolation structure | |
JP2000150807A (ja) | 半導体装置及びその製造方法 | |
SE518533C2 (sv) | Halvledarstruktur med flera trenchar och tillverkningsförfarande samt integrerad krets | |
US7790564B2 (en) | Methods for fabricating active devices on a semiconductor-on-insulator substrate utilizing multiple depth shallow trench isolations | |
US6897108B2 (en) | Process for planarizing array top oxide in vertical MOSFET DRAM arrays | |
KR101102052B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
US6790746B1 (en) | Method for improvement of edge breakdown caused by edge electrical field at a tunnel oxide of a high-density flash memory by a shielded bird's beak | |
KR101061173B1 (ko) | 반도체 소자의 소자분리막 및 그의 형성방법 | |
KR20010038607A (ko) | 반도체장치를 위한 필드 분리방법 | |
KR100190070B1 (ko) | 반도체장치의 소자분리 방법 | |
US20230230883A1 (en) | Method of manufacturing semiconductor device | |
KR100796516B1 (ko) | 반도체 소자의 제조 방법 | |
KR20010008607A (ko) | 반도체장치의 소자분리막 형성방법 | |
JP3609660B2 (ja) | 半導体装置の製造方法及び半導体装置 |