CN102290348A - 半导体光刻方法 - Google Patents

半导体光刻方法 Download PDF

Info

Publication number
CN102290348A
CN102290348A CN2011102252427A CN201110225242A CN102290348A CN 102290348 A CN102290348 A CN 102290348A CN 2011102252427 A CN2011102252427 A CN 2011102252427A CN 201110225242 A CN201110225242 A CN 201110225242A CN 102290348 A CN102290348 A CN 102290348A
Authority
CN
China
Prior art keywords
hard mask
layer
mask layer
etching
semiconductor photolithography
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102252427A
Other languages
English (en)
Inventor
楼颖颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2011102252427A priority Critical patent/CN102290348A/zh
Publication of CN102290348A publication Critical patent/CN102290348A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明提供了一种半导体光刻方法。根据本发明的一种半导体光刻方法包括：第一硬掩膜层涂覆步骤，用于在硅片上涂覆硬掩膜层；光致抗蚀剂层涂覆步骤，用于在硬掩膜层上涂覆光致抗蚀剂层；光致抗蚀剂层刻蚀步骤，用于对光致抗蚀剂层进行刻蚀；硬掩膜层刻蚀步骤，用于利用光致抗蚀剂层刻蚀步骤刻蚀后的光致抗蚀剂层来对硬掩膜层进行刻蚀；第二硬掩膜层涂覆步骤，用于在硬掩膜层刻蚀步骤刻蚀后的图案上涂覆第二硬掩膜层；间隙刻蚀步骤，用于对涂覆有第二硬掩膜层的图案间隙进行刻蚀；以及硅片刻蚀步骤，利用间隙刻蚀步骤刻蚀后的第二硬掩膜层来对硅片进行刻蚀。

Description

半导体光刻方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种半导体光刻方法。
背景技术
光刻技术在集成电路(IC)制造中一直扮演着举足轻重的角色，随着集成电路产品技术需求的提升，光刻技术也需不断地提高分辨率以制作更微小的特征尺寸。光刻工艺是半导体制造过程中经常采用的工艺。通过光刻工艺过程，最终在晶圆上形成特征图案。光刻工艺的目标是根据电路设计的要求，通过图案转移而在晶圆上生成尺寸精确的特征图案。
光刻工艺经常采用分步投影光刻机(Stepper)。分步投影光刻机是利用光学投影成像的原理将集成电路图案以分步重复曝光的形式成像在涂胶硅片上，实现高分辨力图形转印的光学曝光设备。
传统上，分步投影光刻机在曝光过程中一般采用MUV(Mid UV，即中紫外光，波长大约为365nm)，可将此类采用中紫外光MUV的分步投影光刻机称为MUV分步投影光刻机。但是，当集成电路装置的关键尺寸要求0.35um以下时，需要采用以DUV(DEEP UV，即深紫外光)作为刻蚀光源的DUV分步投影光刻机来进行刻蚀，才能满足工艺要求，例如光刻关键尺寸值以及晶圆总体的均匀性要求。其中，深紫外光DUV的波长大约为248nm；由于波长较短，因此曝光完成后的图形分辨率较好，可用于较为重要的制程中。
但是，随着激光波长的缩减以及聚焦能力的提高，掩模对能量的吸收也相应增加而可能遭到破坏，因此掩模的制作难度将与日俱增。因此，采用深紫外光DUV来代替中紫外光MUV会给掩模的制作带来困难。
所以，系统能够提出一种通过现有的MUV分步投影光刻机，利用现有的针对中紫外光MUV的MUV掩膜，实现较小的关键尺寸的技术方案。
发明内容
本发明的目的是提供一种能够通过现有的MUV分步投影光刻机，利用现有的针对中紫外光MUV的MUV掩膜，实现较小的关键尺寸的半导体光刻方法。
本发明提供了一种半导体光刻方法，其包括：第一硬掩膜层涂覆步骤，用于在硅片上涂覆硬掩膜层；光致抗蚀剂层涂覆步骤，用于在硬掩膜层上涂覆光致抗蚀剂层；光致抗蚀剂层刻蚀步骤，用于对光致抗蚀剂层进行刻蚀；硬掩膜层刻蚀步骤，用于利用光致抗蚀剂层刻蚀步骤刻蚀后的光致抗蚀剂层来对硬掩膜层进行刻蚀；第二硬掩膜层涂覆步骤，用于在硬掩膜层刻蚀步骤刻蚀后的图案上涂覆第二硬掩膜层；间隙刻蚀步骤，用于对涂覆有第二硬掩膜层的图案间隙进行刻蚀；以及硅片刻蚀步骤，利用间隙刻蚀步骤刻蚀后的第二硬掩膜层来对硅片进行刻蚀。
优选地，在上述半导体光刻方法中，所述第一硬掩膜层由正硅酸乙酯层和氮化硅层组成。
优选地，在上述半导体光刻方法中，所述氮化硅层层叠在所述正硅酸乙酯层上。
优选地，在上述半导体光刻方法中，氮化硅层是通过低压生长形成的。
优选地，在上述半导体光刻方法中，正硅酸乙酯层的厚度介于2000A至3000A之间。
优选地，在上述半导体光刻方法中，所述氮化硅层的厚度为1000A。
优选地，在上述半导体光刻方法中，第二硬掩膜层包括正硅酸乙酯层。
优选地，在上述半导体光刻方法中，第二硬掩膜层的厚度介于250A-2000A之间。
优选地，在上述半导体光刻方法还包括去除步骤，用于在硅片刻蚀步骤之后去除残余的第一硬掩膜层和第二硬掩膜层。
优选地，在上述半导体光刻方法还包括圆角刻蚀步骤。
通过采用根据本发明的半导体光刻方法，能够利用现有的针对中紫外光MUV的MUV掩膜，实现较小的关键尺寸，而无需为了采用深紫外光DUV而设计及制作新的掩膜；因此，本发明能够利用现有的MUV分步投影光刻机和MUV掩膜来实现原本只能通过深紫外光DUV掩膜和DUV分步投影光刻机才能实现的关键尺寸，由此简化设计，并降低制造成本。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明实施例的半导体光刻方法的流程图。
图2示意性地示出了根据图1所示的半导体光刻方法的TEOS层涂覆步骤S1之后得到的器件结构示图。
图3示意性地示出了根据图1所示的半导体光刻方法的氮化硅层涂覆步骤S2之后得到的器件结构示图。
图4示意性地示出了根据图1所示的半导体光刻方法的光致抗蚀剂层刻蚀步骤S4之后得到的器件结构示图。
图5示意性地示出了根据图1所示的半导体光刻方法的硬掩膜刻蚀步骤S5之后得到的器件结构示图。
图6示意性地示出了根据图1所示的半导体光刻方法的第二TEOS层涂覆步骤S6之后得到的器件结构示图。
图7示意性地示出了根据图1所示的半导体光刻方法的间隙刻蚀步骤S7之后得到的器件结构示图。
图8示意性地示出了根据图1所示的半导体光刻方法的硅片刻蚀步骤S8之后得到的器件结构示图。
图9示意性地示出了根据图1所示的半导体光刻方法的去除步骤S9之后得到的器件结构示图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1示意性地示出了根据本发明实施例的半导体光刻方法的流程图。如图1所示，根据本发明实施例的半导体光刻方法可包括如下步骤：
TEOS(正硅酸乙酯)层涂覆步骤S1，用于在硅片S上涂覆正硅酸乙酯层TEOS，该正硅酸乙酯层TEOS的厚度优选地为2000A至3000A，如图2所示。
氮化硅层涂覆步骤S2，用于在正硅酸乙酯层TEOS上涂覆氮化硅层LPS IN，该氮化硅层LPSIN优选地通过低压生长的方式形成，并且优选地厚度为1000A，如图3所示。
并且，TEOS层涂覆步骤S1中涂覆的TEOS层和氮化硅层涂覆步骤S2中涂覆的氮化硅层形成一个硬掩膜层(第一硬掩膜层)，该硬掩膜层是一种现有的针对中紫外光MUV的MUV掩膜。
光致抗蚀剂层涂覆步骤S3，用于在涂覆了正硅酸乙酯层TEOS和氮化硅层LPSIN的硅片上涂覆光致抗蚀剂层PR。
光致抗蚀剂层刻蚀步骤S4，用于对光致抗蚀剂层进行刻蚀，刻蚀后的光刻关键尺寸大小可达到0.35um，如图4所示。
硬掩膜刻蚀步骤S5，用于利用光致抗蚀剂层刻蚀步骤S3刻蚀后的光致抗蚀剂层来对第一硬掩膜层进行刻蚀，从而在第一硬掩膜层中形成相应的图案，如图5所示。
随后进行去胶，即去除光致抗蚀剂层(该步骤未具体示出)。
第二TEOS层涂覆步骤S6，用于在硬掩膜层刻蚀步骤刻蚀后的图案上涂覆第二硬掩膜层TEOS2，第二硬掩膜层TEOS2具体地说可以是一个正硅酸乙酯层；由此，涂覆了第二硬掩膜层TEOS2之后的图案间隙的宽度大小变为例如0.25um，如图6所示。
间隙刻蚀步骤S7，用于对涂覆有第二硬掩膜层TEOS2的图案间隙进行刻蚀(刻蚀边墙)，从而使得刻蚀后的图案的关键尺寸到达例如0.3um，如图7所示。
硅片刻蚀步骤S8，利用间隙刻蚀步骤刻蚀后的第二硬掩膜层来对硅片进行刻蚀，从而硅片中刻蚀出来的凹槽的关键尺寸可以达到与间隙刻蚀步骤S7之后得到的图案的关键尺寸相一致的大小，即0.3um，如图8所示。
去除步骤S9，去除用作硬掩膜(第一硬掩膜层和第二硬掩膜层)的正硅酸乙酯和氮化硅，如图9所示。
优选地，进一步执行圆角刻蚀步骤S10，以进一步实现期望的器件结构。
通过采用图1至图9所示的半导体光刻方法，能够利用现有的针对中紫外光MUV的MUV掩膜，实现较小的关键尺寸，而无需为了采用深紫外光DUV而设计及制作新的掩膜；因此，本发明能够利用现有的MUV分步投影光刻机和MUV掩膜来实现原本只能通过深紫外光DUV掩膜和DUV分步投影光刻机才能实现的关键尺寸，由此简化设计，并降低制造成本。
需要说明的是，在图1至图9所示的刻蚀方法中，TEOS的厚度还可以是500A；更优选地，在另一个优选实施例中，该TEOS的厚度可以增加至(大约)2000A，所得到的结果是最终刻蚀出来的沟槽的关键尺寸可以比0.3um更小，可能减小到0.2um。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种半导体光刻方法，其特征在于包括：
第一硬掩膜层涂覆步骤，用于在硅片上涂覆硬掩膜层；
光致抗蚀剂层涂覆步骤，用于在硬掩膜层上涂覆光致抗蚀剂层；
光致抗蚀剂层刻蚀步骤，用于对光致抗蚀剂层进行刻蚀；
硬掩膜层刻蚀步骤，用于利用光致抗蚀剂层刻蚀步骤刻蚀后的光致抗蚀剂层来对硬掩膜层进行刻蚀；
第二硬掩膜层涂覆步骤，用于在硬掩膜层刻蚀步骤刻蚀后的图案上涂覆第二硬掩膜层；
间隙刻蚀步骤，用于对涂覆有第二硬掩膜层的图案间隙进行刻蚀；以及
硅片刻蚀步骤，利用间隙刻蚀步骤刻蚀后的第二硬掩膜层来对硅片进行刻蚀。
2.根据权利要求1所述的半导体光刻方法，其特征在于，其中所述第一硬掩膜层由正硅酸乙酯层和氮化硅层组成。
3.根据权利要求2所述的半导体光刻方法，其特征在于，其中所述氮化硅层层叠在所述正硅酸乙酯层上。
4.根据权利要求2或3所述的半导体光刻方法，其特征在于，其中氮化硅层是通过低压生长形成的。
5.根据权利要求2或3所述的半导体光刻方法，其特征在于，所述正硅酸乙酯层的厚度介于2000A至3000A之间。
6.根据权利要求2或3所述的半导体光刻方法，其特征在于，其中所述氮化硅层的厚度为1000A。
7.根据权利要求1或2所述的半导体光刻方法，其特征在于，其中第二硬掩膜层包括正硅酸乙酯层。
8.根据权利要求1或2所述的半导体光刻方法，其特征在于，其中第二硬掩膜层的厚度介于250A-2000A之间。
9.根据权利要求1或2所述的半导体光刻方法，其特征在于，还包括去除步骤，用于在硅片刻蚀步骤之后去除残余的第一硬掩膜层和第二硬掩膜层。
10.根据权利要求1或2所述的半导体光刻方法，其特征在于，还包括圆角刻蚀步骤。
CN2011102252427A 2011-08-08 2011-08-08 半导体光刻方法 Pending CN102290348A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102252427A CN102290348A (zh) 2011-08-08 2011-08-08 半导体光刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102252427A CN102290348A (zh) 2011-08-08 2011-08-08 半导体光刻方法

Publications (1)

Publication Number Publication Date
CN102290348A true CN102290348A (zh) 2011-12-21

Family

ID=45336647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102252427A Pending CN102290348A (zh) 2011-08-08 2011-08-08 半导体光刻方法

Country Status (1)

Country Link
CN (1) CN102290348A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
JPH05102295A (ja) * 1991-10-09 1993-04-23 Sharp Corp 半導体素子分離領域の形成方法
CN1391701A (zh) * 1999-09-17 2003-01-15 艾利森电话股份有限公司 在浅槽中形成深槽以隔离半导体器件的自对准方法
US20050176214A1 (en) * 2004-02-05 2005-08-11 Kuan-Lun Chang Method of forming a shallow trench-deep trench isolation region for a BiCMOS/CMOS technology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4472240A (en) * 1981-08-21 1984-09-18 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing semiconductor device
JPH05102295A (ja) * 1991-10-09 1993-04-23 Sharp Corp 半導体素子分離領域の形成方法
CN1391701A (zh) * 1999-09-17 2003-01-15 艾利森电话股份有限公司 在浅槽中形成深槽以隔离半导体器件的自对准方法
US20050176214A1 (en) * 2004-02-05 2005-08-11 Kuan-Lun Chang Method of forming a shallow trench-deep trench isolation region for a BiCMOS/CMOS technology

Similar Documents

Publication Publication Date Title
CN102122113A (zh) 光刻方法
US20140272688A1 (en) Grayscale lithography of photo definable glass
JP2001230186A5 (zh)
CN106898616B (zh) Tft基板的制作方法及tft基板
KR20110066812A (ko) 임프린트용 몰드의 제조방법 및 임프린트용 몰드를 이용한 패턴 형성방법
CN107799402A (zh) 二次图形的形成方法
US20130034962A1 (en) Method for Reducing a Minimum Line Width in a Spacer-Defined Double Patterning Process
CN103928303A (zh) 多重图形的形成方法
CN102096316A (zh) 一种利用岛型结构掩模提高超衍射光刻分辨力和光刻质量的方法
US20030194647A1 (en) Composite photoresist for pattern transferring
CN102881567B (zh) 一种双重图形化方法
CN106933064B (zh) 实现更小线宽的光刻工艺
CN102290348A (zh) 半导体光刻方法
CN102446712B (zh) 一种增加两次图形曝光工艺窗口的方法
KR101070302B1 (ko) 반도체 소자의 미세패턴 제조방법
CN110161809B (zh) 一种改进光刻胶粘结性的结构及其方法
JP5803517B2 (ja) 反射型マスクおよびマスクブランク、その製造方法
CN1316564C (zh) 复合光致抗蚀剂层结构
US20040171275A1 (en) Semiconductor device and a fabrication method thereof
JP5387450B2 (ja) Ｓｏｉウェーハの設計方法及び製造方法
JP2009212471A (ja) 半導体装置の製造方法
CN103034047B (zh) 一种提高分辨率的光刻工艺
CN102543748B (zh) 半导体器件的制造方法
CN104418295A (zh) 用于mems的双面微加工方法和mems器件
US8728721B2 (en) Methods of processing substrates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140430

C10 Entry into substantive examination
C41 Transfer of patent application or patent right or utility model
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20140430

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

RJ01 Rejection of invention patent application after publication

Application publication date: 20111221

RJ01 Rejection of invention patent application after publication