TW320770B - - Google Patents

Description

經濟部中央棵準局負工消費合作社印装 320770 A7 _ B7 五、發明説明（1 ) 技術範圍 本發明相關的是半導體元件和其製造的方法，且特別是 有關於元件的基板通路與電子屏蔽。此外，也和排列基板 通路的方法有關。 發明的背景和先前技藝 矽晶元件的製造都是緊密封裝而成的，所以，避免在同 一矽晶基板上不同區元件問不必要的電子耦合，是非常重 要的。這種發生於不同區元件間不必要的電子耦合或是漏 電流，在製造所謂混合模式的類比數位積體電路（IC)時， 常常造成一些困擾’不同線路區之間的漏電流，會從連接 導體間的電容耦合或是基板耦合中產生。對於如何利用基 板來減少漏電流的一些方法，已經可在一些發表的論文上 看到，例如，佐達（K. Joardar)發表在IEEE Γ固態電路」 期刊vol. 29 ’ 1994，1212頁的「積體電路中模擬漏電流的 一種簡單處理方法」。 所有這種技術的描述，其共同的特徵就是，利用不同形 態的絕緣方法結合基板的導通’來抑制漏電流的發生。除 了需要在各別元件之間有很好的絕緣效果外，爲了達到最 好的效果，基板通路的電阻越低越好。 上面提到的論文中，其方法的缺點就是；因爲使用摻質 的P-型矽晶接腳，金屬與基板間的導電電阻非常高。該p_ 型矽晶的擴散層必須有幾個；um深，以確保高密度摻質基 板與金屬間的導通。但是它需要結合長時間與高溫的擴散 過程，這種過程對現代製造元件低溫成本的要求，不切實 本紙張尺度逋用中固囷家標準（CNS ) A4規格（210X297公釐） —^ 裝 訂 I 線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 32(5770 —------- 五·、發明説明（2 最後要提的但不是最重要的是；P+_型的擴散；也就 疋所謂的護環結構，需要足夠的空間，因爲橫向與縱向的 擴散過程是同時發生的。 概要 本發明的目的是要克服製造半導體先前技藝中產生的缺 點，也就疋提供半導趙元件中基板的低電阻.通路。 g更進一步的目的就是提供一種方法，可以在一個或— 几件區之間安置基板通路，形成很好的電子屏蔽。 達成這些目地的方法，是利用金屬形成的基板通路，往 下延伸到下層的半導體物質，直到基板。更進一步的，就 是延著元件或元件區，以緊鄰的間隔放上一些這樣的金屬 通路，這樣就可以形成有效的電子屏蔽來避免耦合或是漏 電流。 如此’藉著利用基板表面不同的底部結構，以一種普通 的方法就可以得到一個半導體元件。基板與元件的表面或 是隔壁元件’藉著一種良導體，以接腳的形狀接通，形成 電通路。下層的物質可以不同於基板，基本上是半導體且 可以有不同的择質形態。通路最好是金屬，—定要從基板 的内部延伸到元件或是隔壁元件表面緊鄰的一個區域。此 外，接腳必須非常深入到基板，而不只是到基板中的p_N 接合面^ 一些這種接腳最好延著半導體元件的表面排列， 這樣可以形成元件的電子屏蔽。再者，這些接腳的上端最 好是利用一層導體或一條路徑接通，最好是高導電度物 質，特別是金屬》 -5 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----Γ7--Ί—----裝------訂------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局貝工消費合作社印製 A7 B7 320770 五、發明説明（3 ) 接腳的製造’首先挖適當形狀的孔’之後再填入導 物質。 接腳的填人，最好與半導趙上其它不同的導電電接同時 填入。孔有的直徑，甚至有斜對角—般最大的尺寸， 但基本上必需符合孔的導電作用應有的大小。皋論如何， 孔的直徑必需埤當，以便在製造過程中，導'趙能完全填入 孔中。 前面所提的接腳也可以放置在半導體結構中，形成導電 訊號的電子屏蔽。這種接腳的放置必需非常緊密，才可以 成爲很好的橫向屏蔽。而在訊號導體上面或下面塗上適當 的金屬層，可形成縱向的屏蔽。它可以與結構中其它金屬 層的形成同時植入。且接腳與這些金屬層最好連成電路。 圖式説明 現在我們藉由沒有限制的例子，以及附加的圖式來描述 這個發明： -圖la-lc説明的是，製造基板通路方法中的幾個步樣。 • 圖2描述的是，爲了元件屏蔽，一些基板通路被安排 過的全貌〇 - 圖3是有屏蔽的電訊導體。 囷4是相同基板上’數個元件排列在一起的全貌。 圖5是一個截面圖’它顯不藉由基板通路形成的橫向 屏蔽，以及上層金屬面形成的縱向屏蔽。 較佳實施初乏説明 圖la-lc説明的是製造基板通路的步驟。這些圖描述 -6 - 本紙張尺度適用中國國家搮準（CMS ) A4规格（210X297公釐） ----Z-------^-------ΐτ------.^- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印装 Β7五、發明説明（4 ) 320770 Μ 經濟部中央搮準局負工消費合作社印装 NMOS基本流程中基板通路的製造。在另外一種應用領域 上；也就是製造無線電傳播用的雙極性元件，這種製程特 別重要。此外，製造CMOS以及雙極性元件時，也可以在 這種方法上做一些改變。 圖la説明矽晶基板101上一塊導電區，例如LOCOS (局 部氧化矽），這種基板可以是其它種類的丰導體，例如 鍺、砷化鎵、碳化矽，以及磷化銦。基板的上面有一層碎 磊晶層’通常是5-10 Mm厚。圖中也有顯示場氧化層的區 域 102 〇 再者，如圖lb’上面有一個熱成長形成的薄閘門，它 是一層複晶碎艘膜105。爲了形成一道閑門，它可以是高 密度掺質的N-型複晶矽。形成閘門的方法有雕像術與乾 蝕。閘門蝕刻完成後’雜質的佈植；例如砷或是峰，以及 源極、汲極107的擴散植入，會以—種自動排列的方法進 行。 下一步，是沉積一面防護層1〇9，有可能再加上一層硬 式護罩111 ’且最好是氮化矽或是氧化矽，再一層就是加 在晶圓上的光阻。爲了構成基板通路，這個光阻層會由雕 像術形成某種圖案，這種圖案有可能是元件上全部或部份 區分通路的架構。後者所提的，類似於前面引用的論文中 所謂的P+-型護環結構。 w 光阻圖案上有一些由乾蝕刻方法形成的、寬的開 口’穿過硬式護罩與氧化層，這裡所提的是沉積的 與熱成長形成的場氧化層。之後，利用_種非 ^ 本紙張尺度適用中國國家橾準（CNS ) A4規格（21〇χ297公釐） n. M I J n 裝 n 訂 線 (請先閲讀背面之注意事項再填寫本頁} 320770 A7 A7 B7 五、發明説明（5 ) 刻法’拿掉光阻。非同軸衫晶蝕刻很深，通 深，以致於能通到底層高密度㈣的p+_型基板;^ 刻後，可能有触刻殘留物質，例如聚合物或其它雜；成麵 以利用乾式清潔（電漿條）與濕式化學清潔的组合，太可 些雜質。圖示lb就是這些製程之後的元件結構。π這 *接觸孔的圖形.蝕刻完成後，再鋪上一層光.阻於晶圓上， 等接觸孔蝕刻完成後，光阻又被清除，再利用焱式清潔 (電漿條）與濕式化學清潔的组合，把一些光阻殘留物與有 機物清掉。而硬式護罩及—般的濕式化學清潔，也經由蝕 刻清除，接下的製程就如前面所知的製程進行。然而，當 接觸孔的蝕刻進行時，它會穿過氧化防護層，深入矽晶， 通常約5 "m深，或至少比最深的？1^接面還深。爲了要使 兀件正常運作，一般接觸孔的蝕刻只做到矽晶表面，因此 只穿過防護層。 如囷lc所示，有一個接觸金屬層113，例如鈦、鉑或是 銘’被沉積成爲通路，大約〗〇〇〇 A.U.厚，沉積方式是利 用連貫的濺鍍’例如離子化金屬電漿0ΜΡ )或是可矽化的 物理性聚合。中間層的連接是另一層薄金屬115，大約5〇〇 A.U. ’是利用反應式濺鍍或是CVD技術沉積而成的。因爲 接觸孔必須利用CVD技術同時填入金屬；最好是鎢，這種 所謂的擴散栅被沉積在晶圓上，最好是氮化鈦。爲了確保 與矽晶園良好的金屬接處，該金屬通路與矽，可以在高溫 下形成合圣，因此，如上所提，通路區會製造出矽金屬。 金屬通路與擴散柵沉積完後，金屬通路會藉由RTP (快速 8- 本紙張尺度適用中國國家標準（CNS ) A4规格（210X 297公釐） 〔靖先聞讀背面之注意事¾再填寫本頁> -β 丁 經濟部中央標隼局員工消费合作社印製 % 經濟部中央標準局貝工消貧合作社印東 A7 _________B7 五、發明説明（6 ) 加熱過程）或是傳統的烘烤過程矽化β 利用CVD技術完成晶圓通路構造；也就是鎢的沉積之 後，CVD的鍍膜是同時進行的，如果沉積的金屬通路與接 觸孔的大小一樣，接觸孔119及基板電路117就會過度沉 積（插入）。對同一種電路不同元件間相同通路的金屬化與 鉾型，爲整個製程的最後步驟。圖所示就是其最後的 結果。 金屬通路也可以座落在沒有氧化層1〇2的位置，就如圖 所示的金屬通路120。 利用前面敘述的方法，就可以得到一種低電阻的基板金 屬通路。該基板金屬通路也可以有屏蔽欄的功能，它可在 個 '別元件間或是不同组元件間形成遮蔽欄。因此也可以提 供抑制漏電流這種特別的功能。 不同於前面提到的實施例，另一種選擇例如均勻摻質的 型或1ST型矽基板，也可以採用如前面P+/P-·型磊晶的方 式。如果要使用這種低密度均勻摻質的晶體，必須在基板 通路的底層，加上另外一次的摻質擴散，以確保低電阻通 路0 前面描述的實施例所形成的低電阻基板通路，比早期利 用擴散方式形成的基板通路，有更佳的功效。在某些特例 中，摻質的複晶矽也可以形成爲基板的通路。然而，最後 提到的兩個例子都會製造出比較高的電阻。目前CMOS以 及雙極元#的製程中，穿孔到基板的内部，再填入導電體 例如金屬 '複晶矽等等的方法，已經很容易實行，現在只 -9- 本紙張尺度逍用中國國家搮準（CNS )八4規格（210X297公釐) ' ' H.! ™T J— II^各 I,. 訂 r 線 (請先閲讀背面之注意事項再填寫本頁) 32077ο ------------- 五、發明説明（7 ) 需要多加護罩以及下_步非同軸矽晶蝕刻的過程而已。 這種約6 深的基板通路與其它標準通路的填入是同 時進行的，例如嫣_CVD的填入。其它種㈣金屬，例如 鋁铜等等，也可能以CVD技術方法沉積而成，其工作方 式是相同的。 因β爲具有以金屬爲通路的優點，金屬與基板的導通電阻 變得非常低。而且可以有低溫成本預算。最後但並非不重 要的一點，就是比傳統的技術節省更多的空間，因爲已經 没有橫向的擴散，更値得一提的優點，就是基板通路與其 它一般通路是同時填入的，所以不需要額外的製程步驟。 此外，基板通路間的位置可以很靠近，以致於元件或元 件组就好像放在一種屏蔽欄内，而提供一個最佳的電子屏 蔽。因此，可以説這種方法也提供了元件内可能的電子屏 蔽效應。 經濟部中央橾準局舅工消費合作社印製 圖2中，説明了一個半導體在這種原則下，形成的屏 蔽。一個元件或一組元件201在基板203的上面，在這個 元件或是這組元件的外園有很多孔深入到基板2〇3内，之 後，如前面所提的方法，這些孔被填入金屬成爲金屬接腳 2〇5，這些金屬接腳205會連接其本身上端的導體2〇7成爲 通路。深入的基板通路更可以與傳統的溝槽隔離2〇9結 合，而得到最好的絕緣，並成爲很好的屏蔽。它是製造無 線電應用方面的先進積餅電路必要的構造。 這種基;t通路也可以在半導體結構中，電訊導體的橫向 屏蔽。它形成的方式，是依前面説明的方法，在電訊導體 -10- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 B7 經濟部中央梯準局負工消費合作社印製 五、發明説明（8 ) 兩邊沉積金屬接腳。它也可以採用傳統的方法，在垂直方 向沉積金屬層形成電訊導體的縱向屏蔽。 囷3描述的，就是半導體結構中依這種原理，形成的導 禮301屏蔽導禮3〇1被安排在兩個金屬面3〇3與305之 間，一在上，一在下，形成縱向的屏蔽。此外，導髏的兩 側有很多孔延伸到下層的金屬面3〇5，並填入金屬。以這 種方法形成的金屬接腳，如果彼此間隔夠緊密，它可以形 成電訊導體的橫向屏蔽。金屬接腳的頂端也可以如圖2所 示，連接電導體，在此沒有表示出來而已。 此外，圖4表示的是同一基板上兩組半導體元件4〇1與 403的全貌，它們彼此以及和環境間，藉由基板通路4〇5 形成展蔽。這個實施例中基板·通路405以三重排列圍著元 件组，目地是爲了有更好的屏蔽。更進一步地，在此實例 中’訊號導體可以放在基板通路4〇5排舆排之間，成爲電 訊導體的屏蔽。這種基板通路基本上也具有二次截面空 間，且每排接腳間的距離可以是接腳厚度的50〇/〇到1〇〇0/〇 之間。 最後，囷5表示的，是元件以及元件組間，如何藉由前 面所提的.基板通路結合元件上層的金屬面形成展蔽。如 此，圖5描述的是一個矽晶基板501上多個元件的排列。 這個例子中’元件間藉著傳統的溝槽503填入絕緣的複 晶，以及填入鎢並深入基板的基板通路505，而形成橫向 的屏蔽。…' 而且，在最上面的氧化保護層507上，有一個附加的金 ----：---；-----裝-- (請先M讀背面之注意事項再填寫本頁) 訂 線

A7 B7 五、發明説明（9 ) 屬層509接地，其目的是爲了提供基板上的元件垂直向上 的異蔽。以這種方式就可以得到環繞元件周圍的屏蔽欄。 金屬屏蔽層509不一定是封閑的，它只要能夠覆蓋大部 •份的區域，形成很好的縱向屏蔽就可以了。反之，如果在 金屬層上打孔511，可能有好處；也就是防止或降低金屬 層脱落的危險。 ----：---；-----f------------# (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梯準局負工消費合作社印裝 _ -12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

1. 320770 六、申請專利範圍 i·:種排列在基板上的半導體元件，包含基板以及半導體 基二’的：子連接，其特徵爲這種連接包括-種有別於 基二艮導電性接腳；特別是金展接腳，延伸在基板内 部輿半導趙表面層之間。 2·:!申：專利範固第1項之元件’其特徵爲這種接腳延 基板内部，而不是只到基板面或是PN-接合面。 3. 一種排列在基板表㈣半導體元件，其特徵爲很多接脚 裝 從基板的内邵延伸到半導體元件的表面，形成半導體元 件的電子屏蔽。 4 «中請㈣項之元件’其特徵爲這種接腳延 伸深入基板内邵，而不是只到基板面或是接合面。 5‘根據申請專利範圍第3或4項之元件，其特徵爲這種接 訂 腳的頂端由-種導趙互相連接；特別是__種良導電體； 特別是一種金屬物質。 6·種製造有基板連接的+導链元件之方法，包括在該基 板中及/或基板表面下製造半導體元件，其特徵 幾個步驟： 底 -從半導體元件的表面或是旁邊穿出至少—個孔到 層的基板，最好深入基板，且 ' 之後在孔中填入金屬。 入 7. 根據申請專利範圍第6項之方法，其特徵爲這種孔深 基板内部，而不是只到基板面或是pN_接合面。 8. 一種製造有基板連接的半導體元件之方法，包括在該基 板中及/或該基板表面獲得半導體元件不同部份的製程 -13- 本紙張从相中關家標準（CNS ) A4· ( 210X297公釐） 經濟部中央標準局貝工消費合作社印I 32077ο Α8 Β8 C8 -~_____D8 六、申請專利範f ~~'~~ 程㈣包括爲了要接通半導體，在孔中填入 電體，特別是具有良好導電性的物質，特別是金 去、*企進f的特徵爲在填孔之前，先在半導表面或是 了個孔直到底層的基板，最好是深入基板内。 :申請專利範圍第8項之方法，其特徵爲使該孔之直 工-是對角最大的尺寸’基本上符合孔所相應的大小， 及/或1^#或尺寸係被選擇’使得^填充連接孔的製 程步驟中，能適當地填好接通的孔。 瓜一種製造具電子異蔽之半導趙元件或是元件组的方法， 其特徵爲 -在全部或部份丰導體元件或元件組周圍穿很多孔直 到基板内部，且 -在孔中填入金屬。 1L根據申請專利範圍第1 〇項之方法，其特徵爲這種孔深 入基板内部，而不是只到基板面或是PN-接合面。 12.根據申請專利範圍第“或^項之方法，其特徵爲填入 金屬的孔頂端，有導電物質相互連接。 13· —種半導體結構中有屏蔽的電訊導體，其特徵爲沿著電 訊導體周圍排列一些金屬接腳，該金屬接腳排列非常緊 达’以致於能形成電訊導趙很好的橫向電子屏蔽。 14. 根據申請專利範圍第13項之電訊導體，其特徵爲這種 電訊導體也可藉由半導體結構中存在的金屬層形成縱向 的電子屏蔽。 15. —種製造半導體結構中具電子屏蔽之電訊導體的方法， -14 - 本紙張尺度適用中國國家標準（CNS )八4^格（210X297公釐） --.-------f------π------ii (請先閱讀背面之注意事項再填寫本頁) Α8 Β8 C8 D8 六、申請專利範圍 其特徵爲 - 在電訊導體的旁邊形成孔， - 該孔彼此之間的位置非常緊密，且 ' 之後，在孔中填入金屬。 16·根據申請專利範圍第1 5項之方法，當電訊導體因一個 或數個金屬平面形成縱向的電子屏蔽，其特徵爲這些孔 很深以致於它們至少能接觸電訊導體下方最靠近的金屬 平面。 17. —種排列在基板上的半導體元件，包含基板以及半導體 表面間的電子連接’其特徵爲這種連接包含一種從基板 内部延伸到半導體元件表面之良導電性接腳，特別是與 基板不同的物質，特別是金屬接腳，在元件的上面有一 層導電物質，特別是金屬。 18_根據申請專利範圍第1 7項之半導體元件，其特徵爲這 個導電層是接地的。 經濟部中央標準局員工消費合作社印策 19. 一種排列在基板表面的半導體元件，其特徵爲很多接腳 從基板的内部延伸到半導體元件的表面，而形成半導體 元件的電子屏蔽，且在元件的上面有一層導電物質，特 別是金屬。 20. 根據申請專利範圍第17項之半導體元件，其特徵爲這 個導電層是接地的。 21. —種製造具有電子屏蔽之半導體元件或元件組的方法， 其特徵爲 -在該元件或元件组部份區域的周圍有很多深入底層 __ -15-本紙張尺及通用TSI阁参释竿1 INS ; Μ規格（210X297公董） 320770 A8 B8 C8 D8 六、申請專利範圍 基板的孔，且 - 這些孔被填入金屬，且 - 在這種半導體元件或元件組的上面有一層導電物 質，特別是金屬。 22.根據申請專利範圍第2 1項之方法，其特徵爲這個導電 層是接地的。 H f— . 訂. 矣 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印繁 _-16- 本紙張尺度適用中國國家標準（CNS ) A4規格（2IOX297公釐）