DE102019133950A1 - Metallreflektorerdung zur rauschminderung in einem fotodetektor - Google Patents

Metallreflektorerdung zur rauschminderung in einem fotodetektor Download PDF

Info

Publication number
DE102019133950A1
DE102019133950A1 DE102019133950.2A DE102019133950A DE102019133950A1 DE 102019133950 A1 DE102019133950 A1 DE 102019133950A1 DE 102019133950 A DE102019133950 A DE 102019133950A DE 102019133950 A1 DE102019133950 A1 DE 102019133950A1
Authority
DE
Germany
Prior art keywords
reflector
semiconductor substrate
metal
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019133950.2A
Other languages
English (en)
Inventor
Yen-Ting Chiang
Ching-Chun Wang
Dun-Nian Yaung
Jen-Cheng Liu
Jhy-Jyi Sze
Shyh-Fann Ting
Yimin Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019133950A1 publication Critical patent/DE102019133950A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

Das Problem der Rauschminderung in Bildsensorvorrichtungen, insbesondere NIR-Detektoren, wird durch Bereitstellen von Erdungen für die Reflektoren gelöst. Die Reflektoren können mittels Durchkontaktierungen geerdet sein, welche die Reflektoren an geerdete Bereiche des Substrats koppeln. Die geerdeten Bereiche des Substrats können P+dotierte Bereiche sein, die nahe der Oberfläche des Substrats gebildet sind. Insbesondere können die P+-dotierten Bereiche Teile von Fotodioden sein. Alternativ können die Reflektoren durch eine über der Vorderseite des Substrats gebildete Metallverbindungsstruktur geerdet sein.

Description

  • HINTERGRUND
  • Integrierte Schaltungen (ICs) mit Bildsensoren werden in einem breiten Spektrum elektronischer Geräte wie beispielsweise Kameras und Mobiltelefonen verwendet. In den letzten Jahren haben Komplementär-Metalloxid-Halbleiter-Bildsensoren (Complementary Metal-Oxide Semiconductor, CMOS, Bildsensoren) mit ladungsgekoppelten Bauelementen (Charge-Coupled Device, CCD) arbeitende Bildsensoren weitgehend ersetzt. CMOS-Bildsensoren werden aufgrund geringer Leistungsaufnahme, geringer Größe, schneller Datenverarbeitung, direkter Datenausgabe und niedrigen Herstellungskosten gegenüber CCD-Bildsensoren bevorzugt. Einige Arten von CMOS-Bildsensoren umfassen vorderseitig beleuchtete (Frontside Illuminated, FSI) Bildsensoren und rückseitig beleuchtete (Backside Illuminated, BSI) Bildsensoren. Viele dieser Bildsensoren sind zur Erfassung von sichtbarem Licht optimiert. Es besteht jedoch ein wachsender Bedarf an Bildsensoren, die nicht sichtbare Strahlung erfassen, insbesondere nahes Infrarot (NIR) für Sicherheits-, Personenauthentifizierungs- und Entfernungsmessungsanwendungen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der nachfolgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß branchenüblicher Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung beliebig vergrößert oder verkleinert sein.
    • 1 zeigt eine Querschnittsansicht einer IC-Vorrichtung gemäß einigen Aspekten der vorliegenden Offenbarung.
    • 2 zeigt eine Querschnittsansicht einer IC- Vorrichtung gemäß einigen weiteren Aspekten der vorliegenden Offenbarung.
    • 3 zeigt eine Querschnittsansicht einer IC-Vorrichtung gemäß einigen weiteren Aspekten der vorliegenden Offenbarung.
    • 4-20 zeigen eine Abfolge von Querschnittsansichten einer IC-Vorrichtung, die einen Herstellungsprozess gemäß einigen Aspekten der vorliegenden Offenbarung durchläuft.
    • 21-22 zeigen eine Abfolge von Querschnittsansichten einer IC, die einen Herstellungsprozess gemäß einigen weiteren Aspekten der vorliegenden Offenbarung durchläuft.
    • 23 zeigt ein Flussdiagramm eines Herstellungsprozesses gemäß einigen Aspekten der vorliegenden Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung stellt viele verschiedene Ausführungsformen bzw. Beispiele zum Umsetzen verschiedener Merkmale dieser Offenbarung bereit. Konkrete Beispiele von Komponenten und Anordnungen werden nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Hierbei handelt es sich natürlich lediglich um Beispiele, die als nicht einschränkend zu verstehen sind. Beispielsweise kann in der nachfolgenden Beschreibung die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal Ausführungsformen einschließen, in welchen das erste und das zweite Merkmal in unmittelbarem Kontakt gebildet sind, und kann ebenfalls Ausführungsformen einschließen, in denen zusätzliche Merkmale gebildet sein können, welche zwischen dem ersten und zweiten Merkmal liegen, derart, dass das erste und das zweite Merkmal gegebenenfalls nicht in unmittelbarem Kontakt stehen.
  • Rückseitig beleuchtete CMOS-Bildsensoren, die sich zur Erfassung von sichtbarem Licht eignen, müssen für die Verwendung in Anwendungen zur NIR-Erfassung über eine erhöhte Empfindlichkeit verfügen. Ein Ansatz zur Bereitstellung einer erhöhten Empfindlichkeit besteht im Erhöhen der Dicke der Fotoadsorptionsschicht des Substrats. Dieser Ansatz weist Einschränkungen wie beispielsweise abnehmende Qualität des sichtbaren Bilds durch erhöhtes seitliches Übersprechen auf. Ein weiterer Ansatz zum Bereitstellen einer erhöhten Empfindlichkeit besteht in der Verwendung von Reflektoren auf der Vorderseite des Substrats. Jedoch wurde festgestellt, dass sich statische Aufladung auf den Reflektoren zu einer Rauschquelle entwickeln kann.
  • Die vorliegende Offenbarung löst in verschiedenen Ausführungsformen das Problem der Rauschminderung in Bildsensorvorrichtungen, insbesondere NIR-Detektoren, durch Bereitstellen von Erdungen für die Reflektoren. In einigen Ausführungsformen werden die Reflektoren mittels Durchkontaktierungen geerdet, welche die Reflektoren an geerdete Bereiche des Substrats koppeln. In einigen dieser Lehren kann es sich bei den geerdeten Bereichen des Substrats um P+-dotierte Bereiche handeln, die nahe der Oberfläche des Substrats gebildet sein können. In einigen dieser Lehren handelt es sich bei den P+-dotierten Bereichen um Teile von Fotodioden. In einigen anderen dieser Lehren werden die Reflektoren durch eine über der Vorderseite des Substrats gebildete Metallverbindungsstruktur geerdet.
  • Eine Halbleiter-IC-Vorrichtung zur Bilderfassung kann gemäß den vorliegenden Lehren eine in einem Halbleitersubstrat gebildete Anordnung aus Fotodioden oder anderen CMOS-Bildsensoren umfassen. Nach dem Bilden der Fotodiodenanordnung kann über der Substratoberfläche eine erste dielektrische Zwischenschicht (ILDo) gebildet werden. Durch die erste dielektrische Zwischenschicht hindurch werden Durchkontaktierungen gebildet, um Kontakte mit dem Substrat zu bilden. In einigen dieser Lehren werden eine oder mehrere dieser Durchkontaktierungen später verwendet, um einen später gebildeten Metallreflektor mit einem auf Erdpotenzial gehaltenen Bereich des Substrats zu koppeln. Über der ersten dielektrischen Zwischenschicht kann eine Hartmaske gebildet werden. Die Hartmaske kann verwendet werden, um selektiv eine Öffnung ein Teilstück weit durch die dielektrische Zwischenschicht zu strukturieren. Die Öffnung kann mit Metall gefüllt werden. Ein auf der Hartmaske endender Planarisierungsprozess kann verwendet werden, um überschüssiges Metall abzutragen. Das verbleibende Metall kann einen oder mehrere Reflektoren bilden, die durch die dielektrische Zwischenschicht zu dem Substrat beabstandet sind.
  • Über der Hartmaske kann eine erste Metallisierungsschicht (M1) gebildet werden. Das Bilden der ersten Metallisierungsschicht kann Abscheiden von Dielektrikum, Ätzen zum Bilden von Öffnungen durch das Dielektrikum und Füllen der Öffnungen zum Bilden verschiedener Metall-Strukturelemente umfassen. In einigen dieser Lehren wird eine dieser Öffnungen über einem Reflektor gebildet und wird eines der Metall-Strukturelemente in unmittelbarem Kontakt mit dem Reflektor gebildet. Der Reflektor kann dann durch das Metall-Strukturelement geerdet werden.
  • Während des Betriebs einer Halbleiter-IC-Vorrichtung zur Bilderfassung gemäß der vorliegenden Offenbarung können elektrische Ladungsträger auf den Reflektor wandern. Diese Ladungen können durch eine Erdung abgeleitet werden, bevor sie sich in hinreichendem Ausmaß ansammeln, um ein elektrisches Feld zu erzeugen, das eine Rauschquelle in der IC-Vorrichtung darstellen könnte.
  • 1 veranschaulicht eine IC-Vorrichtung 100 gemäß einigen Aspekten der vorliegenden Offenbarung. Die IC-Vorrichtung 100 beinhaltet eine über einer Vorderseite 150 eines Halbleitersubstrats 137 gebildete Metallverbindungsstruktur 155. Eine Linse 141 auf einer Rückseite 142 des Substrats 137 bündelt Licht auf eine in dem Substrat 137 gebildete Fotodiode 143. Bei der Fotodiode 143 handelt es sich um eine gepinnte Fotodiode, die eine tiefe N-dotierte Region 135 und eine flache P+-dotierte Pinning-Schicht 149 nahe der Oberfläche der Vorderseite 150 umfasst. Bei der Fotodiode 143 könnte es sich alternativ um eine P-IN-Fotodiode oder eine andere Art von Strahlungserfassungsvorrichtung handeln. Oberhalb der Vorderseite 150 ist ein Reflektor 153 positioniert, um durch das Substrat 137 tretendes Licht zurück auf die Fotodiode 143 zu reflektieren, um die Strahlungsempfindlichkeit zu erhöhen. Gemäß einigen Aspekten der vorliegenden Lehren ist der Reflektor 153 mittels einer Durchkontaktierung 151 an der Pinning-Schicht 149 der Fotodiode 143 geerdet.
  • Der Reflektor 153 kann sich nahe dem Substrat 137 befinden. In einigen der vorliegenden Lehren ist der Reflektor 153 in einer dielektrischen Zwischenschicht 113 gebildet, bei welcher es sich um die erste dielektrische Zwischenschicht 113 oberhalb des Substrats 137 handelt. In einigen der vorliegenden Lehren handelt es sich bei der dielektrischen Zwischenschicht 113 um eine Low-k-Dielektrikumschicht. Der Reflektor 153 ist durch verschiedene Dünnschichten und einen Abschnitt der dielektrischen Zwischenschicht 113 vom Substrat 137 getrennt. Die verschiedenen Dünnschichten können beispielsweise eine Oxidschicht 119, eine Fotolack-Schutzoxid- (Resist Protective Oxide, RPO-) Schicht 117 und/oder eine Kontaktätzstoppschicht 115 oder dergleichen umfassen. Der Reflektor 153 weist einen Abstand 152 zum Substrat 137 auf. In einigen dieser Lehren liegt der Abstand 152 im Bereich von 0,01 bis 0,5 µm. In einigen dieser Lehren liegt der Abstand 152 im Bereich von 0,05 bis 0,3 µm.
  • Bei der Fotodiode 143 kann es sich um eine in einer im Substrat 137 gebildeten Anordnung gleicher Fotodioden handeln. Bei dem Substrat 137 kann es sich um jedwede geeignete Art von Halbleitersubstrat handeln. In einigen der vorliegenden Lehren kann es sich beim Substrat 137 um einen einkristallinen Halbleiter handeln. In einigen dieser Lehren handelt es sich beim Substrat 137 um Silizium. Bei dem Substrat 137 kann es sich auch um Silizium-Germanium, Indiumphosphid, ein anderes Halbleitermaterial oder dergleichen handeln. Über der Rückseite 142 des Substrats 137 kann eine Passivierungsschicht 139 gebildet werden. Eine Wanne in der Passivierungsschicht 139 kann ein Farbfilter 140 unter der Mikrolinse 141 enthalten.
  • Das Substrat 137 kann leicht P-dotiert sein. Angrenzend an Fotodioden 143 können tiefe P-Wannen 145 im Substrat 137 gebildet werden. Elektrische Isolierung kann durch Flachgraben-Isolier- (Shallow Trench Isolation, STI-) Strukturen 121 bereitgestellt werden. Alternativ kann Isolierung durch Tiefgraben-Isolierstrukturen, andere geeignete Isolierstrukturen oder dergleichen bereitgestellt werden.
  • Die Metallverbindungsstruktur 155 kann mehrere Metallverbindungsschichten wie beispielsweise eine erste Metallisierungsschicht 107, eine zweite Metallisierungsschicht 105, eine dritte Metallisierungsschicht 103 und zusätzliche Metallisierungsschichten (nicht gezeigt) umfassen. Die Durchkontaktierungen 104 können Metall-Strukturelemente 102 wie beispielsweise Drähte und dergleichen, zwischen angrenzenden Metallisierungsschichten 103, 105, 107 verbinden. Die Durchkontaktierungen 104 und Metall-Strukturelemente 102 können aus Metallen wie beispielsweise Kupfer, Aluminium, Gold, Wolfram und dergleichen gebildet werden. Die Durchkontaktierungen 104 und Metall-Strukturelemente 102 werden in einer Matrix aus Zwischenschicht-Dielektrikum 106 gebildet. Bei dem Zwischenschicht-Dielektrikum 106 kann es sich um ein Low-k-Dielektrikum oder ein Ultra-Low-k-Dielektrikum handeln.
  • Bei einem Low-k-Dielektrikum handelt es sich um ein Material, das eine kleinere Dielektrizitätskonstante als SiO2 aufweist. SiO2 besitzt eine Dielektrizitätskonstante von etwa 3,9. Zu Beispielen für Low-k-Dielektrika zählen Organosilikatgläser (OSG) wie beispielsweise mit Kohlenstoff dotiertes Siliziumdioxid, mit Fluor dotiertes Siliziumdioxid (auch als fluoriertes Quarzglas (Fluorinated Silica Glass, FSG) bezeichnet), Low-k-Dielektrika aus organischem Polymer sowie poröses Silikatglas. Bei einem Ultra-Low-k-Dielektrikum handelt es sich um ein Material, das eine Dielektrizitätskonstante von etwa 2,1 oder weniger aufweist. Bei einem Ultra-Low-k-Dielektrikummaterial handelt es sich allgemein um ein zu einer porösen Struktur ausgebildetes Low-k-Dielektrikummaterial. Porosität verringert die effektive Dielektrizitätskonstante.
  • Die Fotodiode 143 kann durch einen Transfertransistor 147 selektiv an einen schwebenden Diffusionsknoten 123 gekoppelt werden. Bei dem schwebenden Diffusionsknoten 123 kann es sich um einen N+-dotierten Bereich des Substrats 137 handeln, der dafür ausgelegt ist, durch die Wechselwirkung von Licht mit der Fotodiode 143 produzierte Ladungen zu sammeln. Zum Betreiben der Fotodiode 143 können zusätzliche Transistoren bereitgestellt werden. Beispielsweise kann ein einzelnes Pixel in einer Fotodiodenanordnung der IC-Vorrichtung 100 zwei, drei, vier, fünf oder sechs Transistoren verwenden. Die Kopplung der Fotodiode 143 mit dem Transfertransistor 147 kann einen N+-dotierten Bereich des Substrats 137 umfassen, der die tiefe N-Wanne 135 der Fotodiode 143 an eine Kanalregion des Transfertransistors 147 koppelt. Der Transfertransistor 147 kann eine Gateelektrode 129 umfassen, die durch eine Gate-Dielektrikumschicht 128 von dem die Kanalregion bereitstellenden Substrat 137 getrennt ist. Über der Gateelektrode 129 kann eine Hartmaskenschicht 127 vorhanden sein. Zu den Seiten der Gateelektrode 129 können Distanzstücke 125 gebildet werden.
  • 2 veranschaulicht eine IC-Vorrichtung 200 gemäß einigen weiteren Aspekten der vorliegenden Offenbarung. Die IC-Vorrichtung 200 ähnelt der IC-Vorrichtung 100, mit der Ausnahme, dass in der IC-Vorrichtung 200 die Durchkontaktierung 151, durch die der Reflektor 153 geerdet wird, mit einer tiefen P-Wanne 145 im Substrat 137 gekoppelt ist, welche nicht Teil der Fotodiode 143 ist. Die tiefe P-Wanne 145 kann effektiv auf einem Erdpotenzial gehalten werden. Durch den einen oder anderen Vorgang bedingt auf den Reflektor 153 wandernde Ladungen können durch die tiefe P-Wanne 145 abfließen.
  • 3 veranschaulicht eine Vorrichtung 300 gemäß einigen weiteren Aspekten der vorliegenden Offenbarung. Die IC-Vorrichtung 300 ähnelt der IC-Vorrichtung 100, mit der Ausnahme, dass die IC-Vorrichtung 300 nicht die Durchkontaktierung 151 umfasst, die in der IC-Vorrichtung 100 den Reflektor 153 am Substrat 137 erdet. Stattdessen wird der Reflektor 153 durch ein Metall-Strukturelement 154 in der ersten Metallisierungsschicht 107 geerdet. Das Metall-Strukturelement 154 kann seinerseits mittels durch die Metallverbindungsstruktur 155 hergestellter Verbindungen geerdet sein.
  • In einigen Ausführungsformen ist an der Metallverbindungsstruktur 155 oberhalb des Substrats 137 eine Tragvorrichtung 101 befestigt. Bei der Tragvorrichtung 101 kann es sich beispielsweise um ein massives Substrat oder einen zweiten IC-Chip handeln. In einigen Ausführungsformen ist der zweite IC-Chip durch die Metallverbindungsstruktur 155 elektrisch an den Reflektor 153 gekoppelt. Ein zweiter IC-Chip kann eine über einem zweiten Halbleitersubstrat (nicht gezeigt) angeordnete zweite Metallverbindungsstruktur (nicht gezeigt) umfassen.
  • 4 bis 20 stellen eine Abfolge von Querschnittsansichten 400 bis 2000 bereit, die eine IC-Vorrichtung gemäß der vorliegenden Offenbarung in verschiedenen Phasen der Herstellung gemäß einem Prozess der vorliegenden Offenbarung veranschaulichen. Auch wenn 4 bis 20 in Bezug auf eine Abfolge von Maßnahmen beschrieben sind, versteht es sich, dass die Reihenfolge der Maßnahmen in einigen Fällen geändert werden kann und dass diese Abfolge von Maßnahmen auch auf andere Strukturen als die veranschaulichten anwendbar ist. In einigen Ausführungsformen können einige dieser Maßnahmen ganz oder teilweise weggelassen werden. Zudem versteht es sich, dass 4 bis 20 nicht auf ein Herstellungsverfahren beschränkt sind, sondern auch allein als vom Verfahren getrennte Strukturen stehen können.
  • 4 zeigt eine Querschnittsansicht 400 einer IC-Vorrichtung 100 oder dergleichen in einer frühen Phase der Herstellung. Die Querschnittsansicht 400 veranschaulicht ein Substrat 137, in dem P-Wannen 145 und eine tiefe N-Wanne 135 gebildet wurden. Die tiefe N-Wanne 135 kann durch oder fast durch eine gesamte Dicke des Substrats 137 gebildet sein. Das Substrat 137 kann leicht P-dotiert sein. Bei dem Substrat 137 kann es sich um einen einkristallinen Halbleiter handeln. Insbesondere kann es sich beim Substrat 137 um Silizium oder dergleichen handeln.
  • Wie die Querschnittsansicht 400 der 4 weiter zeigt, können im Substrat 137 Flachgraben-Isolierregionen 121 gebildet sein. Die Flachgraben-Isolierregionen 121 können durch Ätzen von Gräben im Substrat 137 und Füllen der Gräben mit einem Dielektrikum oder einem Dielektrikum-Vorläufer gebildet werden. Bei dem Dielektrikum kann es sich um Siliziumdioxid (SiO2) oder dergleichen handeln. Ein Planarisierungsprozess kann verwendet werden, um Dielektrikum von der Vorderseite 150 des Substrats 137 abzutragen. Bei dem Planarisierungsprozess kann es sich um chemisch-mechanisches Polieren (CMP) handeln.
  • Wie die Querschnittsansicht 500 der 5 zeigt, kann über der Vorderseite 150 des Substrats 137 ein Transistor-Gatestapel 502 gebildet werden. Der Transistor-Gatestapel 502 kann eine Gatedielektrikumschicht 507, eine Gateelektrodenschicht 505 und eine Hartmaskenschicht 503 umfassen. Bei der Gatedielektrikumschicht 507 kann es sich um Siliziumdioxid (SiO2) oder irgendein anderes Dielektrikum handeln, das sich für das Gate eines CMOS-Transistors eignet. Die Gatedielektrikumschicht 507 kann auf das Substrat 137 abgeschieden oder durch Oxidieren einer Schicht an der Oberfläche des Substrats 137 aufgewachsen werden. Bei der Gateelektrodenschicht 505 kann es sich um dotiertes Polysilizium oder dergleichen oder irgendeinen anderen Leiter handeln, der sich für das Gate eines CMOS-Transistors eignet. Die Gateelektrodenschicht 505 kann durch chemische Gasphasenabscheidung (Chemical Vapor Deposition, CVD) oder irgendeinen anderen geeigneten Prozess gebildet werden. Bei der Hartmaskenschicht 503 kann es sich um Siliziumnitrid oder dergleichen oder irgendein anderes Material handeln, das sich für eine Hartmaske eignet. Die Hartmaskenschicht 503 kann durch chemische Gasphasenabscheidung (CVD) oder irgendeinen anderen geeigneten Prozess gebildet werden.
  • Wie die Querschnittsansicht 500 der 5 weiter zeigt, kann über dem Transistor-Gatestapel 502 eine Fotolackmaske 501 gebildet und strukturiert werden. Die Fotolackmaske 501 kann durch einen Fotolithografieprozess strukturiert werden. Bei der Fotolackmaske 501 kann es sich um einen Positiv- oder Negativlack handeln, der durch selektives Belichten durch eine Zwischenschablone und selektives Abtragen entweder der belichteten oder der nicht belichteten Abschnitte strukturiert wird, um die Zwischenschablonenstruktur auf die Fotolackmaske 501 zu übertragen.
  • Wie die Querschnittsansicht 600 der 6 zeigt, kann der Transistor-Gatestapel 502 mittels der Fotolackmaske 501 strukturiert werden. Der Strukturierprozess kann ein Ätzen durch die verschiedenen Schichten des Transistor-Gatestapels 502 umfassen. Es kann ein beliebiger geeigneter Ätzprozess verwendet werden. Der Ätzprozess kann Trockätzprozesse wie beispielsweise Plasmaätzen oder dergleichen umfassen und kann mehrere Phasen umfassen. Die Strukturierung bildet den Transfertransistor 147 und umfasst ein Bilden der Hartmaske 127 aus der Hartmaskenschicht 503, der Gateelektrode 129 aus der Gateelektrodenschicht 505 und der Gatedielektrikumschicht 131 aus der Gatedielektrikumschicht 507.
  • Wie die Querschnittsansicht 700 der 7 zeigt, kann nach dem Bilden des Transfertransistors 147 über dem Substrat 137 eine Fotolackmaske 701 gebildet und das Substrat 137 intensiv N+-dotiert werden, um den schwebenden Diffusionsknoten 123 zu bilden. Diese Dotierung kann zudem einen Source/Drain-Bereich 133 der tiefen N-Wanne 135 bilden, der eine Source/Drain-Region für den Transfertransistor 147 bereitstellt und die tiefe N-Wanne 135 an den Transfertransistor 147 koppelt.
  • Wie die Querschnittsansicht 800 der 8 zeigt, kann die Fotolackmaske 701 anschließend entfernt und eine weitere Fotolackmaske 801 gebildet werden, worauf eine intensive P+-Dotierung folgt, um die Pinning-Schicht 149 der Fotodiode 143 zu bilden. Wie veranschaulicht, kann sich die Pinning-Schicht 149 über den Bereich der tiefen N-Wanne 135 hinaus erstrecken. Die Pinning-Schicht 149 kann sich bis zur STI-Region 121 erstrecken oder vor der STI-Region 121 enden, wie in diesem Beispiel gezeigt. In einigen dieser Lehren weisen die Pinning-Schicht 149 und andere intensiv P+-dotierte Regionen eine Dotierstoffkonzentration auf, die mindestens 1×1018 Atome pro cm3 beträgt. In einigen dieser Lehren weisen die intensiv P+-dotierten Regionen eine Dotierstoffkonzentration auf, die mindestens 1×1019 Atome pro cm3 beträgt. In einigen dieser Lehren weisen die intensiv P+-dotierten Regionen eine Dotierstoffkonzentration auf, die mindestens 3×1019 Atome pro cm3 beträgt.
  • Wie die Querschnittsansicht 900 der 9 zeigt, kann anschließend die Fotolackmaske 801 entfernt und über der Oberfläche der durch die Querschnittsansicht 800 der 8 gezeigten Struktur eine Oxidschicht 119 gebildet werden. Diese Oxidschicht 119 kann durch CVD, plasmagestützte CVD (Plasma Enhanced CVD, PECVD) oder dergleichen oder irgendeinen anderen geeigneten Prozess gebildet werden. In einigen dieser Lehren wird die Oxidschicht 119 aus Tetraethylorthosilikat (TEOS) gebildet.
  • Wie die Querschnittsansicht 1000 der 10 zeigt, können zu den Seiten des Transfertransistors 147 Distanzstücke 125 gebildet werden. Das Bilden der Distanzstücke 125 kann Abscheidung von Siliziumnitrid oder einem anderen Distanzstückmaterial durch CVD oder dergleichen oder einen beliebigen anderen geeigneten Prozess umfassen, gefolgt von Ätzen, um nur das die Distanzstücke 125 bildende Material zurückzulassen.
  • Wie die Querschnittsansicht 1100 der 11 zeigt, können über der durch die Querschnittsansicht 1000 der 10 gezeigten Struktur verschiedene Grenzschichten konform abgeschieden werden. Diese können die RPO-Schicht 117, die Kontaktätzstoppschicht 115 oder dergleichen umfassen. Wie die Querschnittsansicht 1100 der 11 ferner zeigt, kann dann eine erste dielektrische Zwischenschicht 113 (eine ILDo-Schicht) gebildet werden. Diese Schichten können durch jedweden geeigneten Prozess bzw. jedwede geeignete Kombination aus Prozessen gebildet werden. Die ILDo kann mit einer planen Oberseite 112 gebildet oder nach der Abscheidung einem Planarisierungsprozess unterzogen werden. Bei einem Planarisierungsprozess könnte es sich um CMP oder dergleichen handeln.
  • Wie die Querschnittsansicht 1200 der 12 zeigt, kann über der dielektrischen Zwischenschicht 113 eine Fotolackmaske 1203 gebildet und verwendet werden, um Öffnungen durch die dielektrische Zwischenschicht 113 und weitere Zwischenschichten zu strukturieren, um die Öffnungen bis hinab zum Substrat 137 zu erweitern. Diese Öffnungen können eine zur schwebenden Diffusionsregion 123 führende Öffnung 1205 umfassen. In einigen dieser Lehren umfassen diese Öffnungen eine auf die Pinning-Schicht 149 des Substrats 137 treffende Öffnung 1201.
  • Wie die Querschnittsansicht 1300 der 13 zeigt, können die in der Querschnittsansicht 1200 der 12 gezeigten Öffnungen 1201, 1205 mit leitfähigem Material gefüllt werden, um Durchkontaktierungen durch die dielektrische Zwischenschicht 113 zu bilden. Insbesondere kann die Öffnung 1201 gefüllt werden, um die Durchkontaktierung 151 zu bilden, und kann die Öffnung 1205 gefüllt werden, um die Durchkontaktierung 111 zu bilden. Das leitfähige Material kann abgeschieden oder aus einer Keimschicht aufgewachsen werden. Auf das Füllen der Öffnungen 1201, 1205 mit leitfähigem Material kann ein Planarisierungsschritt folgen, um leitfähiges Material außerhalb der Öffnungen 1201, 1205 abzutragen. Bei den Durchkontaktierungen 111, 151 kann es sich um ein Metall wie beispielsweise Kupfer, Aluminium, Gold, Wolfram und dergleichen handeln. In einigen Ausführungsformen handelt es sich bei den Durchkontaktierungen 111, 151 um Cobalt oder dergleichen.
  • Wie die Querschnittsansicht 1400 der 14 zeigt, kann über der durch die Querschnittsansicht 1300 der 13 gezeigten Struktur eine Ätzstoppschicht 109 gebildet werden. Bei der Ätzstoppschicht 109 kann es sich um Siliziumcarbid (SiC) oder dergleichen oder ein anderes Dielektrikummaterial handeln, das sich für eine Ätzstoppschicht eignet. In einigen Ausführungsformen wird die Ätzstoppschicht 109 bis zu einer Dicke im Bereich von 100 Å bis 600 Å abgeschieden. In einigen Ausführungsformen wird die Ätzstoppschicht 109 bis zu einer Dicke im Bereich von 300 Å bis 500 Å abgeschieden.
  • Wie die Querschnittsansicht 1500 der 15 zeigt, kann über der durch die Querschnittsansicht 1400 der 14 veranschaulichten Struktur eine Fotolackmaske 1501 gebildet und verwendet werden, um eine Öffnung 1503 durch die Ätzstoppschicht 109 und ein Teilstück weit durch die dielektrische Zwischenschicht 113 zu ätzen. Das Material der Durchkontaktierung 151 kann eine niedrigere Ätzrate als das Dielektrikum der dielektrischen Zwischenschicht 113 aufweisen. Infolgedessen kann die Durchkontaktierung 151 in die Öffnung 1503 hervorstehen.
  • Wie die Querschnittsansicht 1600 der 16 zeigt, kann die Fotolackmaske 1501 entfernt und das Metall 1601 aufgewachsen oder abgeschieden werden, um die Öffnung 1503 zu füllen. Das Metall 1601 kann sich um den freiliegenden Abschnitt der Durchkontaktierung 151 herum ablagern. Das Metall 1601 kann durch Galvanisieren, stromloses Abscheiden, physikalische Gasphasenabscheidung (Physical Vapor Deposition, PVD) oder dergleichen oder durch einen beliebigen anderen geeigneten Prozess gebildet werden. Bei dem Metall 1601 kann es sich um jedwedes Material handeln, das sich als Reflektor eignet. In einigen dieser Lehren handelt es sich beim Metall 1601 um eine Aluminium-Kupfer-Legierung (AlCu) oder dergleichen.
  • Wie die Querschnittsansicht 1700 der 17 zeigt, kann das überschüssige Metall 1601 durch einen Planarisierungsprozess wie beispielsweise CMP abgetragen werden, um den Reflektor 153 zu bilden. Der Planarisierungsprozess kann die Dicke der Ätzstoppschicht 109 verringern. Wie die Querschnittsansicht 1800 der 18 zeigt, kann eine zusätzliche Abscheidung erfolgen, um die Dicke der Ätzstoppschicht 109 zu erhöhen und um eine Dicke der Ätzstoppschicht 109 über dem Reflektor 153 bereitzustellen.
  • Wie die Querschnittsansicht 1900 der 19 zeigt, kann über der Ätzstoppschicht 109 eine Schicht aus Zwischendielektrikum 106 gebildet werden. Wie die Querschnittsansicht 1900 der 19 ferner zeigt, kann über dem Zwischendielektrikum 106 ein Fotolack 1903 gebildet und verwendet werden, um Öffnungen 1901 durch das Zwischendielektrikum 106 zu strukturieren. Wie die Querschnittsansicht 2000 der 20 zeigt, können die Öffnungen 1901 mit Metall gefüllt werden, um ein Metall-Strukturelement 102 sowie weitere Metall-Strukturelemente der ersten Metallisierungsschicht 107 (M1) zu bilden. Das Metall kann durch einen beliebigen geeigneten Prozess abgeschieden oder aufgewachsen werden. Bei einem geeigneten Prozess könnte es sich um Galvanisieren, stromloses Abscheiden, physikalische Gasphasenabscheidung (PVD) oder dergleichen handeln. Anschließend kann zusätzliche Verarbeitung zum Abschließen der BEOL-Verarbeitung erfolgen, um die Metallverbindungsschicht 155 zu bilden und weitere Strukturelemente hinzuzufügen, um eine Vorrichtung wie die in 1 gezeigte IC-Vorrichtung 100 zu produzieren.
  • Es können Variationen des durch die Querschnittsansichten 400 bis 2000 der 4 bis 20 veranschaulichten Prozesses verwendet werden, um weitere Vorrichtungen gemäß den vorliegenden Lehren zu bilden. Beispielsweise kann eine alternative Platzierung der Durchkontaktierung 151, deren Bildung in den Querschnittsansichten 1200 und 1300 der 12 und 13 veranschaulicht ist, verwendet werden, um die IC-Vorrichtung 200 der 2 zu bilden. In einigen Ausführungsformen wird die den Reflektor 153 erdende Durchkontaktierung 151 überhaupt nicht gebildet und der Reflektor 153 auf einem alternativen Weg geerdet.
  • Die Querschnittsansichten 2100 und 2200 der 21 und 22 veranschaulichen einen alternativen Prozess, in dem die Durchkontaktierung 151 gegebenenfalls nicht gebildet wird. Zusätzlich zum nicht erfolgenden Bilden der Durchkontaktierung 151 weicht der Prozess dieser FIG. von dem durch die Querschnittsansichten 400 bis 2000 der 4 bis 20 veranschaulichten dahingehend ab, dass zusätzlich zum Bilden der Öffnung 1901 im Fotolack 1903 wie durch die Querschnittsansicht 1900 der 19 gezeigt eine weitere Öffnung 2101 gebildet wird, wie durch die Querschnittsansicht 2100 der 21 gezeigt wird. Die Öffnung 2101 wird über dem Reflektor 153 gebildet. Anschließend produziert das Bilden der ersten Metallisierungsschicht 107 (M1) durch Füllen der Öffnungen 1901, 2101 in der dielektrischen Zwischenschicht 106 ein Metall-Strukturelement 154, das, wie durch die Querschnittsansicht 2100 der 21 gezeigt, den Reflektor 153 kontaktiert. Die weitere Verarbeitung dieser Struktur kann die in 3 gezeigte IC-Vorrichtung 300 bereitstellen.
  • 23 stellt ein Flussdiagramm eines Prozesses 2300 gemäß einigen Aspekten der vorliegenden Offenbarung bereit, der verwendet werden kann, um IC-Vorrichtungen gemäß der vorliegenden Offenbarung zu produzieren. Zwar wird der Prozess 2300 vorliegend als eine Abfolge von Maßnahmen oder Ereignissen veranschaulicht und beschrieben, jedoch versteht es sich, dass die veranschaulichte Reihenfolge solcher Maßnahmen oder Ereignisse nicht einschränkend auszulegen ist. Beispielsweise können einige Maßnahmen in anderen Reihenfolgen und/oder gleichzeitig mit anderen Maßnahmen oder Ereignissen als den vorliegend veranschaulichten und/oder beschriebenen erfolgen. Zudem müssen nicht alle veranschaulichten Maßnahmen erforderlich sein, um einen oder mehrere Aspekte oder Ausführungsformen der vorliegenden Beschreibung umzusetzen. Ferner können eine oder mehrere der vorliegend abgebildeten Maßnahmen in einer oder mehreren getrennten Maßnahmen und/oder Phasen durchgeführt werden.
  • Der Prozess 2300 beginnt mit der Maßnahme 2301, dem Bilden tiefer N-Wannen 135 und tiefer P-Wannen 145 in einem Substrat 137, wie durch die Querschnittsansicht 400 der 4 gezeigt. Das Substrat 137 kann anfangs leicht P--dotiert sein. Die tiefen N-Wannen 135 entsprechen später Pixeln aus Fotodioden 143, und die tiefen P-Wannen 145 können Isolierung zwischen angrenzenden Fotodioden 143 bereitstellen.
  • Die Maßnahme 2303 umfasst ein Bilden von Isolierstrukturen 121, welche ebenfalls in der Querschnittsansicht 400 der 4 gezeigt sind. Die Isolierstrukturen 121 können elektrische Isolierung zwischen im Substrat 137 nahe der Vorderseite 150 gebildeten Bauelementen bereitstellen.
  • Die Maßnahme 2305 umfasst ein Bilden eines Transistor-Gatestapels 502 über der Vorderseite 150, wie in 5 gezeigt. Der Transistor-Gatestapel 502 kann verwendet werden, um einen Transistortyp zu bilden. Der Transistor-Gatestapel 502 kann von einigen Bereichen des Substrats 137 abgetragen werden, und es können andere Transistor-Gatestapel (nicht gezeigt) gebildet und strukturiert werden, um andere Transistortypen bereitzustellen.
  • Die Maßnahme 2307 umfasst ein Strukturieren des Transistor-Gatestapels 502, um den Transfertransistor 147 wie in der Querschnittsansicht 600 der 6 gezeigt zu bilden. Die mit der Maßnahme 2307 erfolgende Strukturierung kann zudem weitere Transistoren produzieren, die anderen Zwecken dienen.
  • Die Maßnahme 2309 umfasst ein Dotieren des Substrats 137 wie in der Querschnittsansicht 700 der 7 gezeigt, um den schwebenden Diffusionsknoten 123 und weitere intensiv N+-dotierte Bereiche wie beispielsweise den Source/Drain-Bereich 133 zu bilden. Der Transfertransistor 147 kann eine Ausrichtung für diesen Dotierprozess bereitstellen. Es kann eine Fotolackmaske verwendet werden, um die Bereiche, die mit der Maßnahme 2309 dotiert werden, weiter zu begrenzen.
  • Die Maßnahme 2311 umfasst Dotieren wie in der Querschnittsansicht 800 der 8 gezeigt, um die Pinning-Schicht 149 der Fotodiode 143 wie 8 gezeigt sowie weitere intensiv P+-dotierte Bereiche auf der Vorderseite 150 des Substrats 137 zu definieren. Die die intensive P+-Dotierung empfangenden Bereiche können durch einen Fotolack 801 begrenzt werden. In einigen Ausführungsformen wird zugelassen, dass sich die Pinning-Schicht 149 bis zur STI-Region 121 erstreckt.
  • Die Maßnahme 2313 umfasst ein Bilden der Seitenwand-Distanzstücke 125 und der verschiedenen Grenzschichten auf der Vorderseite 150 des Substrats 137, welche in den Querschnittsansichten 900 bis 1100 der 9 bis 11 gezeigt sind. Die Grenzschichten können die Oxidschicht 119, die Fotolack-Schutzoxidschicht 117 und die Ätzstoppschicht 115 umfassen. Die Oxidschicht 119 kann vor den Seitenwand-Distanzstücken 125 gebildet werden. Die Fotolack-Schutzoxidschicht 117 kann nach den Seitenwand-Distanzstücken 125 gebildet werden.
  • Die Maßnahme 2315 umfasst ein Bilden der ersten dielektrischen Zwischenschicht (ILDo) 113 wie in der Querschnittsansicht 1100 der 11 gezeigt. Die erste dielektrische Zwischenschicht 113 kann mit einer planen Oberseite gebildet werden oder ihre Oberseite kann nach deren Bildung planarisiert werden.
  • Die Maßnahme 2317 umfasst ein Bilden von Durchkontaktierungen 111, 151 durch die erste dielektrische Zwischenschicht 113, wie in den Querschnittsansichten 1200 und 1300 der 12 und 13 gezeigt. In einigen Ausführungsformen wird die Durchkontaktierung 151 so gebildet, dass sie die Pinning-Schicht 149 kontaktiert. In einigen Ausführungsformen wird die Durchkontaktierung 151 so gebildet, dass sie die tiefe P-Wanne 145 kontaktiert. In einigen Ausführungsformen wird die Durchkontaktierung 151 überhaupt nicht gebildet.
  • Die Maßnahme 2319 umfasst ein Bilden der Ätzstoppschicht 109 über der ersten dielektrischen Zwischenschicht 113, wie in der Querschnittsansicht 1400 der 14 gezeigt. Die Maßnahme 2321 umfasst ein Bilden des Reflektors 153 wie in den Querschnittsansichten 1500 bis 1700 der 15 bis 17 gezeigt. Das Bilden des Reflektors 153 kann ein Ätzen einer Öffnung 1503 in der ersten dielektrischen Zwischenschicht 113 wie in 15 gezeigt, Füllen der Öffnung 1503 mit Metall 1601 wie in 16 gezeigt und chemisch-mechanisches Polieren wie in 17 gezeigt umfassen.
  • Die Maßnahme 2323 umfasst ein erneutes Abscheiden der Ätzstoppschicht 109 wie in der Querschnittsansicht 1800 der 18 gezeigt. Die erneute Abscheidung kann eine während der Bildung des Reflektors 153 verloren gegangene Dicke der Ätzstoppschicht 109 wiederherstellen und kann zudem die Ätzstoppschicht 109 über dem Reflektor 153 erweitern.
  • Die Maßnahme 2325 umfasst ein Bilden der ersten Metallisierungsschicht 107 über der Ätzstoppschicht 109, wie in den Querschnittsansichten 1900 und 2000 der 19 und 20 oder alternativ in den Querschnittsansichten 2100 und 2200 der 21 und 22 gezeigt. Die erste Metallisierungsschicht 107 kann Metall-Strukturelemente 102 umfassen. In einigen Ausführungsformen umfasst die erste Metallisierungsschicht 107 Metall-Strukturelemente 154, die Verbindungen mit dem Reflektor 153 bereitstellen, wie in 22 gezeigt. Die Maßnahme 2327 umfasst weitere Verarbeitung zum Abschließen der Bildung einer IC-Vorrichtung wie beispielsweise der IC-Vorrichtung 100 der 1, der IC-Vorrichtung 200 der 2, der IC-Vorrichtung 300 der 3 oder dergleichen.
  • Einige Aspekte der vorliegenden Lehren betreffen eine IC-Vorrichtung, das ein Halbleitersubstrat, eine in dem Halbleitersubstrat gebildete Fotodiode, eine auf dem Halbleitersubstrat gebildete Metallverbindungsstruktur und einen in der Metallverbindungsstruktur über der Fotodiode gebildeten Reflektor umfasst. Gemäß den vorliegenden Lehren ist der Reflektor geerdet.
  • Einige Aspekte der vorliegenden Lehren betreffen eine Halbleiter-Bildsensorvorrichtung. Die Vorrichtung umfasst eine in dem Halbleitersubstrat befindliche Strahlungserfassungsregion. Die Strahlungserfassungsregion ist eingerichtet, von einer Rückseite des Halbleitersubstrats projizierte Strahlung zu erfassen. Die Vorrichtung umfasst ferner einen auf einer Vorderseite des Halbleitersubstrats positionierten Reflektor. Der Reflektor ist eingerichtet, durch das Halbleitersubstrat tretendes Licht zurück auf die Strahlungserfassungsregion zu reflektieren. Es ist eine Verbindung zum Reflektor bereitgestellt, durch welche der Reflektor an Erde gelegt werden kann. In einigen dieser Lehren erfolgt die Verbindung zu einer Metallverbindungsstruktur. In einigen dieser Lehren erfolgt die Verbindung zum Substrat.
  • Einige Aspekte der vorliegenden Lehren betreffen ein Verfahren zum Herstellen einer IC-Vorrichtung. Das Verfahren umfasst ein Bilden einer Fotodiodenanordnung in einem Halbleitersubstrat, Bilden einer Dielektrikumschicht über dem Halbleitersubstrat, Bilden von Durchkontaktierungen durch die Dielektrikumschicht, Bilden einer Hartmaske über der Dielektrikumschicht, Verwenden der Hartmaske, um selektiv eine Öffnung ein Teilstück weit durch die Dielektrikumschicht zu ätzen, Füllen der Öffnung mit Metall, Planarisieren des Metalls, um einen Reflektor zu bilden, und Bilden einer Metallverbindungsschicht über der Dielektrikumschicht und dem Reflektor. Der Reflektor wird entweder mit einer der Durchkontaktierungen oder einem Metall-Strukturelement in der Metallverbindungsschicht verbunden.
  • Das Vorstehende umreißt Merkmale verschiedener Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Für einen Fachmann versteht es sich, dass die vorliegende Offenbarung ohne Weiteres als Grundlage für das Entwerfen oder Modifizieren weiterer Prozesse und Strukturen verwendet werden kann, um die gleichen Zwecke zu verfolgen und/oder die gleichen Vorteile zu erreichen wie die hierin vorgestellten Ausführungsformen. Der Fachmann sollte ferner erkennen, dass solche gleichwertigen Konstrukte nicht vom Grundgedanken und Umfang der vorliegenden Offenbarung abweichen und dass verschiedene Änderungen, Ersetzungen und Abwandlungen am hierin Beschriebenen vorgenommen werden können, ohne vom Grundgedanken und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. IC-Vorrichtung aufweisend: ein Halbleitersubstrat; eine Fotodiode, die in dem Halbleitersubstrat gebildet ist; eine Metallverbindungsstruktur, die auf dem Halbleitersubstrat gebildet ist; und einen Reflektor, der in der Metallverbindungsstruktur über der Fotodiode gebildet ist, wobei der Reflektor geerdet ist.
  2. IC-Vorrichtung nach Anspruch 1, wobei der Reflektor an dem Halbleitersubstrat geerdet ist.
  3. IC-Vorrichtung nach Anspruch 2, wobei der Reflektor an einem P+-dotierten Bereich des Halbleitersubstrats geerdet ist.
  4. IC-Vorrichtung nach Anspruch 3, wobei der P+-dotierte Bereich des Halbleitersubstrats Teil der Fotodiode ist.
  5. IC-Vorrichtung nach einem der vorhergehenden Ansprüche, wobei der Reflektor durch eine Metallisierungsschicht in der Metallverbindungsstruktur geerdet ist.
  6. IC-Vorrichtung nach einem der vorhergehenden Ansprüche, wobei ein Transistor auf dem Halbleitersubstrat gebildet ist, wobei eine dielektrische Zwischenschicht um den und über dem Transistor gebildet ist, wobei die Metallverbindungsstruktur eine erste Metallisierungsschicht aufweist, die durch die dielektrische Zwischenschicht von dem Halbleitersubstrat getrennt ist; und wobei der Reflektor auf der dielektrischen Zwischenschicht gebildet ist.
  7. IC-Vorrichtung nach Anspruch 6, wobei ein Metall-Strukturelement in der ersten Metallisierungsschicht über dem Reflektor gebildet ist und den Reflektor kontaktiert.
  8. IC-Vorrichtung nach Anspruch 6 oder 7, wobei mehrere Durchkontaktierungen in der dielektrischen Zwischenschicht gebildet sind; und eine der mehreren Durchkontaktierungen den Reflektor kontaktiert.
  9. IC-Vorrichtung nach Anspruch 1, wobei die Fotodiode eingerichtet ist, nahes Infrarotlicht zu erfassen.
  10. Halbleiter-Bildsensorvorrichtung aufweisend: eine Strahlungserfassungsregion, die in einem Halbleitersubstrat angeordnet ist, wobei die Strahlungserfassungsregion eingerichtet ist, eine von einer Rückseite des Halbleitersubstrats projizierte Strahlung zu erfassen; einen Reflektor, der auf einer Vorderseite des Halbleitersubstrats angeordnet ist, wobei der Reflektor eingerichtet ist, durch das Halbleitersubstrat tretendes Licht zurück auf die Strahlungserfassungsregion zu reflektieren; und eine Verbindung zum Reflektor, durch welche der Reflektor an Erde gelegt werden kann.
  11. Halbleiter-Bildsensorvorrichtung nach Anspruch 10, wobei die Verbindung eine Durchkontaktierung aufweist, die den Reflektor an einen geerdeten Bereich des Halbleitersubstrats koppelt.
  12. Halbleiter-Bildsensorvorrichtung nach Anspruch 10, wobei die Verbindung eine Durchkontaktierung aufweist, die den Reflektor an einen P+-dotierten Bereich des Halbleitersubstrats koppelt.
  13. Halbleiter-Bildsensorvorrichtung nach einem der Ansprüche 10 bis 12, wobei die Verbindung ein Metall-Strukturelement in einer Metallverbindungsstruktur auf der Vorderseite des Halbleitersubstrats aufweist.
  14. Halbleiter-Bildsensorvorrichtung nach einem der Ansprüche 10 bis 13, wobei die Halbleiter-Bildsensorvorrichtung eingerichtet ist, nahes Infrarotlicht zu erfassen.
  15. Halbleiter-Bildsensorvorrichtung nach einem der Ansprüche 10 bis 14, wobei der Reflektor durch eine Low-k-Dielektrikumschicht von dem Halbleitersubstrat beabstandet ist.
  16. Verfahren zum Herstellen einer IC-Vorrichtung, umfassend: Bilden einer Fotodiodenanordnung in einem Halbleitersubstrat; Bilden einer Dielektrikumschicht über dem Halbleitersubstrat; Bilden von Durchkontaktierungen durch die Dielektrikumschicht; Bilden einer Hartmaske über der Dielektrikumschicht; Verwenden der Hartmaske, um selektiv eine Öffnung ein Teilstück weit durch die Dielektrikumschicht zu ätzen; Füllen der Öffnung mit Metall; Planarisieren des Metalls, um einen Reflektor zu bilden; und Bilden einer Metallverbindungsschicht über der Dielektrikumschicht und dem Reflektor, wobei der Reflektor entweder mit einer der Durchkontaktierungen oder einem Metall-Strukturelement in der Metallverbindungsschicht verbunden ist.
  17. Verfahren nach Anspruch 16, wobei mindestens eine der Durchkontaktierungen den Reflektor mit dem Halbleitersubstrat verbindet.
  18. Verfahren nach Anspruch 16, wobei mindestens eine der Durchkontaktierungen den Reflektor mit einem P+-dotierten Bereich des Halbleitersubstrats verbindet.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei der Reflektor an dem Metall-Strukturelement anliegt.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei die Dielektrikumschicht eine Low-k-Dielektrikumschicht ist.
DE102019133950.2A 2019-11-15 2019-12-11 Metallreflektorerdung zur rauschminderung in einem fotodetektor Pending DE102019133950A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/684,871 US11088196B2 (en) 2019-11-15 2019-11-15 Metal reflector grounding for noise reduction in light detector
US16/684,871 2019-11-15

Publications (1)

Publication Number Publication Date
DE102019133950A1 true DE102019133950A1 (de) 2021-05-20

Family

ID=75683684

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019133950.2A Pending DE102019133950A1 (de) 2019-11-15 2019-12-11 Metallreflektorerdung zur rauschminderung in einem fotodetektor

Country Status (5)

Country Link
US (2) US11088196B2 (de)
KR (1) KR102389068B1 (de)
CN (1) CN112820744B (de)
DE (1) DE102019133950A1 (de)
TW (1) TWI734502B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11088196B2 (en) * 2019-11-15 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal reflector grounding for noise reduction in light detector

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120050554A1 (en) * 2010-08-25 2012-03-01 Peter Alan Levine Night vision cmos imager with optical pixel cavity
US20130200251A1 (en) * 2012-02-07 2013-08-08 Aptina Imaging Corporation Imaging sensors with optical cavity pixels
US20140077323A1 (en) * 2012-09-19 2014-03-20 Aptina Imaging Corporation Imaging systems with backside illuminated near infrared imaging pixels

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357958B2 (en) 2004-04-02 2013-01-22 Silicon Laboratories Inc. Integrated CMOS porous sensor
US8115511B2 (en) * 2009-04-14 2012-02-14 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
GB201014843D0 (en) 2010-09-08 2010-10-20 Univ Edinburgh Single photon avalanche diode for CMOS circuits
US9698281B2 (en) * 2012-08-22 2017-07-04 Robert Bosch Gmbh CMOS bolometer
JP6161258B2 (ja) * 2012-11-12 2017-07-12 キヤノン株式会社 固体撮像装置およびその製造方法ならびにカメラ
JP2015056417A (ja) * 2013-09-10 2015-03-23 ソニー株式会社 撮像装置、製造装置、製造方法、並びに電子機器
JP2016025135A (ja) * 2014-07-17 2016-02-08 株式会社東芝 固体撮像装置及びその製造方法
US9748298B2 (en) * 2015-06-30 2017-08-29 Semiconductor Components Industries, Llc Image sensors with backside trench structures
JP6903396B2 (ja) * 2015-10-14 2021-07-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子及び撮像装置
JP6668036B2 (ja) * 2015-10-14 2020-03-18 ソニーセミコンダクタソリューションズ株式会社 撮像素子及びその製造方法、並びに、撮像装置及びその製造方法
CN107958912B (zh) * 2016-10-17 2020-11-13 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
KR102444733B1 (ko) * 2016-10-27 2022-09-16 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 소자 및 전자기기
US10680024B2 (en) 2017-08-17 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Concave reflector for complementary metal oxide semiconductor image sensor (CIS)
CN107833900A (zh) * 2017-11-07 2018-03-23 德淮半导体有限公司 背照式互补金属氧化物半导体图像传感器及其制造方法
KR20190070485A (ko) * 2017-12-13 2019-06-21 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US11088196B2 (en) * 2019-11-15 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal reflector grounding for noise reduction in light detector

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120050554A1 (en) * 2010-08-25 2012-03-01 Peter Alan Levine Night vision cmos imager with optical pixel cavity
US20130200251A1 (en) * 2012-02-07 2013-08-08 Aptina Imaging Corporation Imaging sensors with optical cavity pixels
US20140077323A1 (en) * 2012-09-19 2014-03-20 Aptina Imaging Corporation Imaging systems with backside illuminated near infrared imaging pixels

Also Published As

Publication number Publication date
US11705474B2 (en) 2023-07-18
US20210313383A1 (en) 2021-10-07
US11088196B2 (en) 2021-08-10
CN112820744B (zh) 2024-09-27
TWI734502B (zh) 2021-07-21
KR102389068B1 (ko) 2022-04-22
TW202121649A (zh) 2021-06-01
US20210151495A1 (en) 2021-05-20
CN112820744A (zh) 2021-05-18
KR20210060288A (ko) 2021-05-26

Similar Documents

Publication Publication Date Title
DE102018122789B4 (de) Rissbeständige tiefe Grabenisolationsstrukturen
DE102015105451B4 (de) Verfahren und Vorrichtung zum Ausbilden rückseitig beleuchteter Bildsensoren mit eingebetteten Farbfiltern
DE102006060253B4 (de) Halbleiterbauelement mit Photodiode und Verfahren zu dessen Herstellung
DE102011055736B4 (de) Halbleitervorrichtung mit einer Bonding-Fläche und einer Abschirmungsstruktur und Verfahren zur Herstellung derselben
DE102007049400A1 (de) Bildsensor und Verfahren zur Herstellung desselben
DE102018108146B4 (de) Bildsensor mit padstruktur
DE102020124105A1 (de) Rückseitige tiefe grabenisolationsstruktur für einen bildsensor
DE102020112378A1 (de) Bsi-chip mit einer rückseitenausrichtmarke
DE102021117988A1 (de) Bildsensor
DE102019114944A1 (de) Bildsensor mit pad-struktur
DE102019133950A1 (de) Metallreflektorerdung zur rauschminderung in einem fotodetektor
DE102018106754A1 (de) Bildsensor mit absorptionsverbesserungshalbleiterschicht
DE102023105380A1 (de) Rückseitige tiefe grabenisolationsstruktur(bdti-struktur) für einen cmos-bildsensor
DE102007040870A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102018122621B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102018122798B4 (de) Halbleiter-Bildgebungsvorrichtung mit verbesserter Dunkelstromleistungsfähigkeit
DE102007041186B4 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102018125374B4 (de) Bildsensorvorrichtungskonstruktion mit Dotierschicht in lichtempfindlichem Bereich
DE102021114928A1 (de) Gestapelte struktur für cmos-bildsensoren
DE102017117948A1 (de) Cmos-bildsensor mit dual-damascene-gitterdesign mit einer absorptionsverstärkungsstruktur
DE102018124352B4 (de) Farbfilter-gleichförmigkeit für bildsensorvorrichtungen
DE102016114804B4 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE102007041187A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102024100091A1 (de) Ätzblockierungsstruktur zum abschluss von tiefer grabenisolationsaussparung
DE102023105034A1 (de) Isolationsstrukturen in bildsensoren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication