CN112234066A - 三维存储器及其制造方法 - Google Patents
三维存储器及其制造方法 Download PDFInfo
- Publication number
- CN112234066A CN112234066A CN202011102467.9A CN202011102467A CN112234066A CN 112234066 A CN112234066 A CN 112234066A CN 202011102467 A CN202011102467 A CN 202011102467A CN 112234066 A CN112234066 A CN 112234066A
- Authority
- CN
- China
- Prior art keywords
- region
- area
- gate line
- partition
- dimensional memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Abstract
本发明涉及一种三维存储器及其制造方法。该三维存储器包括:衬底;形成于所述衬底上由栅极层和介质层交替堆叠的堆叠结构,所述堆叠结构包括核心存储区和字线连接区;贯穿所述堆叠结构的多个沟道结构;第一栅线隔槽,所述第一栅线隔槽沿第一方向延伸并将所述多个沟道结构划分成至少两个块存储区,所述第一栅线隔槽包括贯穿所述堆叠结构的第一隔断区,所述第一隔断区位于所述核心存储区和所述字线连接区之间的交界区域,所述第一隔断区将所述第一栅线隔槽隔断。本发明的三维存储器可以释放应力过渡区的应力突变,避免在栅线隔槽中形成缺口。
Description
技术领域
本发明涉及集成电路的制造领域,尤其涉及一种避免栅线隔槽缺口的三维存储器及其制造方法。
背景技术
为了克服二维存储器件的限制,业界已经研发并大规模量产了具有三维(3D)结构的存储器件,其通过将存储器单元三维地布置在衬底之上来提高集成密度。在3D NAND存储器中,从存储单元阵列区到台阶区的交界区域,由于图案密度发生变化而引起了应力梯度急剧变化,从而在对栅线隔槽进行刻蚀时出现类似老鼠齿痕(Mouse Bite)的缺陷。
发明内容
本发明所要解决的技术问题是提供一种避免栅线隔槽在应力过渡区产生缺口的三维存储器及其制造方法。
本发明为解决上述技术问题而采用的技术方案是一种三维存储器,其特征在于,包括:衬底;形成于所述衬底上由栅极层和介质层交替堆叠的堆叠结构,所述堆叠结构包括核心存储区和字线连接区;贯穿所述堆叠结构的多个沟道结构;第一栅线隔槽,所述第一栅线隔槽沿第一方向延伸并将所述多个沟道结构划分成至少两个块存储区,所述第一栅线隔槽包括贯穿所述堆叠结构的第一隔断区,所述第一隔断区位于所述核心存储区和所述字线连接区之间的交界区域,所述第一隔断区将所述第一栅线隔槽隔断。
在本发明的一实施例中,还包括:第二栅线隔槽,位于所述块存储区中,所述第二栅线隔槽沿所述第一方向延伸并将所述块存储区中的所述多个沟道结构划分成至少两个指存储区,所述第二栅线隔槽包括多个贯穿所述堆叠结构的第二隔断区,所述第二隔断区位于所述交界区域,所述第二隔断区将所述第二栅线隔槽隔断。
在本发明的一实施例中,还包括:第三栅线隔槽,位于所述块存储区中,所述第三栅线隔槽沿所述第一方向延伸并将所述块存储区中的所述多个沟道结构划分成至少两个指存储区,所述第三栅线隔槽在所述堆叠结构的上部部分包括切口,所述切口位于所述交界区域;以及顶部选择栅切线,位于所述指存储区中并沿所述第一方向延伸,所述顶部选择栅极切线将所述堆叠结构上部的若干顶部选择栅极层隔开;其中,所述顶部选择栅极切线的深度和所述切口的深度相同。
在本发明的一实施例中,还包括:贯穿所述堆叠结构的多个虚拟沟道结构,位于所述核心存储区和字线连接区。
在本发明的一实施例中,每个所述块存储区中包括2个所述第二栅线隔槽和3个所述指存储区,每个所述指存储区的面积相等。
在本发明的一实施例中,在所述核心存储区,位于每个所述指存储区中的沟道结构的行数相等。
在本发明的一实施例中,在所述交界区域中,位于每个所述指存储区中的沟道结构的行数相等。
在本发明的一实施例中,所述沟道结构在所述交界区域中沿垂直于所述第一方向的宽度小于所述沟道结构在所述核心存储区中其他区域中沿垂直于所述第一方向的宽度。
在本发明的一实施例中,所述第一隔断区和所述第一栅线隔槽之间包括第一界面。
在本发明的一实施例中,所述第二隔断区和所述第二栅线隔槽之间包括第二界面。
本发明为解决上述技术问题还提出一种三维存储器的制造方法,其特征在于,包括:提供衬底;在所述衬底上形成由栅极层和介质层交替堆叠的堆叠结构,所述堆叠结构包括核心存储区和字线连接区;在所述堆叠结构中形成贯穿所述堆叠结构的多个沟道结构;在所述堆叠结构的中形成第一栅线隔槽,所述第一栅线隔槽沿第一方向延伸并将所述多个沟道结构划分成至少两个块存储区,所述第一栅线隔槽包括贯穿所述堆叠结构的第一隔断区,所述第一隔断区位于所述核心存储区和所述字线连接区之间的交界区域。
在本发明的一实施例中,还包括:在所述块存储区中形成第二栅线隔槽,所述第二栅线隔槽沿所述第一方向延伸并将所述块存储区中的所述多个沟道结构划分成至少两个指存储区,所述第二栅线隔槽包括多个贯穿所述堆叠结构的第二隔断区,所述第二隔断区位于所述交界区域。
在本发明的一实施例中,还包括:在所述块存储区中形成第三栅线隔槽,所述第三栅线隔槽沿所述第一方向延伸并将所述块存储区中的所述多个沟道结构划分成至少两个指存储区,所述第三栅线隔槽在所述堆叠结构的上部部分包括切口,所述切口位于所述交界区域;以及在所述指存储区中形成顶部选择栅切线,所述顶部选择栅切线沿所述第一方向延伸并将所述堆叠结构上部的若干顶部选择栅极层隔开;其中,所述顶部选择栅极切线的深度和所述切口的深度相同。
在本发明的一实施例中,还包括:在所述核心存储区和字线连接区中形成贯穿所述堆叠结构的多个虚拟沟道结构。
在本发明的一实施例中,在同一工艺步骤中形成所述虚拟沟道结构和所述第一隔断区。
在本发明的一实施例中,在同一工艺步骤中形成所述虚拟沟道结构和所述第二隔断区。
在本发明的一实施例中,还包括:在同一工艺步骤中在所述虚拟沟道结构和所述第一隔断区中填充绝缘材料。
在本发明的一实施例中,还包括:在同一工艺步骤中在所述虚拟沟道结构和所述第二隔断区中填充绝缘材料。
本发明的三维存储器在不同块存储区之间的栅线隔槽处形成隔断区,并且在块存储区内部的栅线隔槽处形成隔断区或切口,可以释放应力过渡区的应力突变,避免在栅线隔槽中形成缺口。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明,其中:
图1A是一种三维存储器不同区域对应的应力曲线图;
图1B是一种三维存储器的扫描电镜照片;
图2A是一种三维存储器的块存储区的俯视结构示意图;
图2B是图2A所示的块存储区沿AA'线的剖视图;
图3A是本发明一实施例的三维存储器的俯视结构示意图;
图3B是图3A所示的三维存储器沿BB'线的剖视图;
图4是本发明另一实施例的三维存储器的俯视结构示意图;
图5A是本发明另一实施例的三维存储器的俯视结构示意图;
图5B是图5A所示的三维存储器沿CC'线的剖视图;
图6是本发明一实施例的三维存储器的制造方法的示例性流程图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其它不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示,除非上下文明确提示例外情形,“一”、“一个”、“一种”和/或“该”等词并非特指单数,也可包括复数。一般说来,术语“包括”与“包含”仅提示包括已明确标识的步骤和元素,而这些步骤和元素不构成一个排它性的罗列,方法或者设备也可能包含其他的步骤或元素。
在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述,此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到,这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如,如果翻转附图中的器件,则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而,示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向),因此应相应地解释此处使用的空间关系描述词。此外,还将理解,当一层被称为在两层“之间”时,它可以是所述两层之间仅有的层,或者也可以存在一个或多个介于其间的层。
在本申请的上下文中,所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例,也可以包括另外的特征形成在第一和第二特征之间的实施例,这样第一和第二特征可能不是直接接触。
此外,需要说明的是,使用“第一”、“第二”等词语来限定零部件,仅仅是为了便于对相应零部件进行区别,如没有另行声明,上述词语并没有特殊含义,因此不能理解为对本申请保护范围的限制。
在本文中所使用的术语“三维(3D)存储器件”是指在横向取向的衬底上具有竖直取向的存储单元晶体管串(在文中被称为“存储器串”,例如NAND串)从而存储器串相对于衬底在竖直方向上延伸的半导体器件。如在本文中所使用的,术语“竖直/竖直地”表示标称垂直于衬底的横向表面。
在本文中所使用的属于“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加在衬底的顶部上的材料可以被图案化或可以保持未被图案化。此外,衬底可以包括多种半导体材料,例如硅、锗、砷化镓、磷化铟等。或者,衬底可以由非导电材料制成,例如玻璃、塑料或蓝宝石晶圆。
在本申请中所使用的术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构上延伸,或者可以具有小于下层或上层结构范围的范围。此外,层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如,层可以位于连续结构的顶表面和底表面之间或其处的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。衬底可以是层,其中可以包括一层或多层,和/或可以在其上、其上方和/或其下方具有一层或多层。层可以包括多个层。例如,互连层可以包括一个或多个导体和触点层(其中形成有触点、互连线和/或通孔)以及一个或多个电介质层。
本申请中使用了流程图用来说明根据本申请的实施例的系统所执行的操作。应当理解的是,前面或下面操作不一定按照顺序来精确地执行。相反,可以按照倒序或同时处理各种步骤。同时,或将其他操作添加到这些过程中,或从这些过程移除某一步或数步操作。
图1A是一种三维存储器不同区域对应的应力曲线图。图1A是俯视图,参考图1A所示,该三维存储器包括沿Y方向排列的两个块存储区101、102,每个块存储区沿X方向都分为核心存储区110和台阶区120。在核心存储区110包括一些呈阵列排布的第一沟道孔结构,在台阶区120包括一些呈阵列排布的第二沟道孔结构。第一沟道孔结构的密度显然大于第二沟道孔结构的密度。如图1A中的Y方向应力图所示,在两个块存储区101、102的交界处存在应力的突变,造成了Y方向应力曲线上的一个变化峰131。如图1A中的X方向应力图所示,在核心存储区110和台阶区120的交界121处具有应力的一次突变,在台阶区120的边界122处具有应力的另一次突变,该两次应力突变造成了X方向应力曲线上的两个拐点141、142。造成该两个拐点141、142的原因也包括三维存储器在Y方向上的应力变化。
图1B是一种三维存储器的扫描电镜照片。图1B所示也是俯视图。参考图1B所示,其中包括了多个指存储区,例如指存储区151-154,相邻的指存储区之间包括栅线隔槽160,这些栅线隔槽160是采用刻蚀的方法形成在三维存储器中。如图1B所示,在该实施例中包括5个栅线隔槽。由于图1A所示的应力突变,使所形成的栅线隔槽160在应力发生变化的位置发生了变形。如图1B所示,每一个栅线隔槽中都具有缺口171、172,缺口171的位置对应于图1A中所示的拐点141,缺口172的位置对应于图1A中所示的拐点142。缺口171、172是由于X方向和Y方向的应力突变叠加起来所造成的。
图2A是一种三维存储器的块存储区的俯视结构示意图。三维存储器一般包括若干存储块(Block)以及位于存储块(Block)中的若干指存储区(Finger),存储块与存储块之间以及指存储区与指存储区之间一般通过沿垂直方向贯穿堆叠结构的栅线隔槽隔开。在图2A所示的实施例中,块存储区200中包括3个指存储区201-203和4个栅线隔槽211-214。在4个栅线隔槽211-214中,栅线隔槽211、214是该块存储区200的边界,栅线隔槽212、213处于该块存储区200的内部,并将该块存储区200划分为面积相等的3个指存储区201-203。该3个指存储区201-203的面积可以相等,并且每个指存储区中的沟道结构的排数或数量也相等。如图2A所示,设定第一方向D1是平行于栅线隔槽的方向,该块存储区200沿第一方向D1可以分为核心存储区221和连接区222。核心存储区221中可以包括三维存储器的多个核心存储单元,例如由垂直贯穿堆叠结构的沟道结构所构成的存储串,连接区222中包括将堆叠结构中的栅极层引出的接触部,这些接触部也可以是垂直贯穿堆叠结构的沟道结构。如图2A所示,显然,核心存储区221中的沟道结构的密度大于连接区222中的沟道结构的密度。结合图2A和图1B所示,在对图2A所示的块存储区200进行栅线隔槽刻蚀时,由于应力的突变,在栅线隔槽上从核心存储区221向连接区222过渡的应力过渡区域造成一些缺口。为了解决该问题,可以对块存储区200内部的栅线隔槽212、213进行处理,将栅线隔槽212、213的应力过渡区打断,将其堆叠结构顶部的三层栅极层打开,使应力突变得到了一定程度的释放,从而可以防止块存储区200内部的栅线隔槽缺口问题。
具体地以栅线隔槽212为例,如图2A所示,栅线隔槽212包括应力过渡区231,该应力过渡区231位于核心存储区221向连接区222过渡的位置,并且该应力过渡区231沿第一方向D1的长度分别涵盖了核心存储区221和连接区222中的一部分。栅线隔槽212是贯穿三维存储器的堆叠结构,从堆叠结构的顶部到衬底形成了一道沟槽,而应力过渡区231可以是仅将堆叠结构上方的若干层堆叠结构切断,例如将3层栅极层切断,同时将与栅极层相邻的介质层切断。
图2B是图2A所示的块存储区沿AA'线的剖视图,AA'线将图2A中的栅线隔槽212从中间截断。参考图2B所示,栅线隔槽212中包括位于应力过渡区231的切口232,在该切口232的下方是堆叠结构230,切口232和堆叠结构230一起将栅线隔槽212分为两段,分别是栅线隔槽212a和212b。堆叠结构230由交替堆叠的栅极层233和介质层234构成。切口232将3层栅极层233切断。如图2B所示,该切口232可以是T字型,即其中间的竖直部分向下切断3层栅极层233,其水平的横线部分覆盖在堆叠结构230的上方,并且横线部分的两端分别位于栅线隔槽212a和212b中。
根据图2A和2B所示的三维存储器结构,可以使块存储区内部的栅线隔槽在应力过渡区的应力得到释放,从而避免在栅线隔槽中产生缺口。然而,图2A和2B所示的块存储区200仅对该块存储区200内部的栅线隔槽进行了处理,对于具有多个块存储区的三维存储器来说,不同的块存储区之间的栅线隔槽211、214仍然会发生由于应力突变造成的缺口问题。
图3A是本发明一实施例的三维存储器的俯视结构示意图。图3B是图3A所示的三维存储器沿BB'线的剖视图。结合图3A和3B所示,本实施例的三维存储器包括衬底,形成于衬底上由栅极层和介质层交替堆叠的堆叠结构,该堆叠结构包括核心存储区和字线连接区;贯穿堆叠结构的多个沟道结构;第一栅线隔槽,该第一栅线隔槽沿第一方向延伸并将多个沟道结构划分成至少两个块存储区,第一栅线隔槽包括贯穿堆叠结构的第一隔断区,该第一隔断区位于核心存储区和字线连接区之间的交界区域,第一隔断区将第一栅线隔槽隔断。
图3B中示出了本发明的三维存储器的衬底310,该衬底310可以是硅衬底(Si)、锗衬底(Ge)、锗化硅衬底(SiGe)、绝缘体上硅(SOI,Silicon on Insulator)或绝缘体上锗(GOI,Germanium on Insulator)等。在一些实施例中,该衬底还可以为包括其他元素半导体或化合物半导体的衬底,如GaAs、InP或SiC等。还可以是叠层结构,例如Si/SiGe等。还可以包括其他外延结构,例如绝缘体上锗硅(SGOI)等。在一些实施例中,衬底310可以由非导电材料制成,例如玻璃、塑料或蓝宝石晶圆等。图3B中所示的衬底310可以已经经过了一些必要的处理,例如已形成公共有源区以及已经经过了必要的清洗等。
本发明的三维存储器的堆叠结构可为第一材料层和第二材料层交替层叠的叠层。第一材料层和第二材料层可以是选自以下材料并且至少包括一种绝缘介质,例如氮化硅、氧化硅、非晶碳、类金刚石无定形碳、氧化锗、氧化铝等及其组合。第一材料层和第二材料层具有不同的刻蚀选择性。例如可以是氮化硅和氧化硅的组合、氧化硅与未掺杂的多晶硅或非晶硅的组合、氧化硅或氮化硅与非晶碳的组合等。堆栈结构的第一材料层和第二材料层的沉积方法可以包括化学气相沉积(CVD、PECVD、LPCVD、HDPCVD)、原子层沉积(ALD),或物理气相沉积方法如分子束外延(MBE)、热氧化、蒸发、溅射等其各种方法。在本发明的实施例中,第一材料层可为栅极层,第二材料层为介质层。栅极层可以在去除伪栅极层之后形成。作为栅极牺牲层的材料可以是例如氮化硅层。作为栅极层的材料可以是导电材料例如金属钨、钴、铜、镍等,也可以是多晶硅、掺杂硅或其任何组合。作为介质层的材料可以是例如氧化硅、氧化铝、氧化铪、氧化钽等。
在本发明的实施例中,衬底310的材料例如是硅。第一材料层和第二材料层例如是氮化硅和氧化硅的组合。以氮化硅和氧化硅的组合为例,可以采用化学气相沉积(CVD)、原子层沉积(ALD)或其他合适的沉积方法,依次在衬底310上交替沉积氮化硅和氧化硅形成堆叠结构。
尽管在此描述了初始的半导体结构的示例性构成,但可以理解,一个或多个特征可以从这一半导体结构中被省略、替代或者增加到这一半导体结构中。例如,衬底中可根据需要形成各种阱区。此外,所举例的各层的材料仅仅是示例性的,例如衬底310还可以是其他含硅的衬底,例如SOI(绝缘体上硅)、SiGe、Si:C等。栅极层还可以是其它导电层,例如金属钨,钴,镍等。第二材料层还可以是其它介电材料,例如氧化铝,氧化铪,氧化钽等。
参考图3A所示,该三维存储器包括核心存储区321和字线连接区322。在核心存储区321中,多个沟道结构323贯穿堆叠结构,该多个沟道结构323可以形成三维存储器的存储单元。沟道结构323可以形成在垂直穿过堆叠结构的沟道孔中,因此沟道结构323可以是圆柱状。沟道结构323可以包括沟道层和存储器层。整体来看,沿沟道结构323的径向从外向内依次设置的是存储器层和沟道层。存储器层可以包括沿沟道结构323的径向从外向内依次设置的阻挡层、电荷捕获层和隧穿层。沟道层内还可设有填充层。填充层可以起到支撑物的作用。填充层的材料可以是氧化硅。填充层可以是实心的,在不影响器件可靠性的前提下也可以是中空的。沟道结构323的形成可以采用一个或多个薄膜沉积工艺来实现,例如ALD、CVD、PVD等或其任意组合。
参考图3A所示,在字线连接区322可以包括多个沟道结构324,该多个沟道结构324可以是从多个字线中引出的接触部(Contact)。
显然,核心存储区321中的沟道结构323的密度比字线连接区322中的沟道结构324的密度大。
参考图3A所示,本发明的三维存储器包括将多个沟道结构划分呈至少两个块存储区的第一栅线隔槽331、332。图3A仅示出了一个块存储区,该块存储区的两端分别具有一个第一栅线隔槽331、332,该两个第一栅线隔槽331、332之间所包括的多个沟道结构属于同一个块存储区。对于具有多个块存储区的三维存储器来说,在图3A所示的第一栅线隔槽331上方还可以具有另一个块存储区,在第一栅线隔槽332下方还可以具有另一个块存储区。也就是说,第一栅线隔槽331、332指两个块存储区之间的栅线隔槽。
参考图3A所示,第一栅线隔槽331、332在核心存储区321和字线连接区322的交界处具有第一隔断区341、342,分别将第一栅线隔槽331、332隔断。本发明对第一隔断区341沿第一方向D1的具体长度不做限制,该第一隔断区341至少包括核心存储区321和字线连接区322中具有沟道结构323、324的一部分。
以第一栅线隔槽331为例,BB'线将图3A中的第一栅线隔槽331从中间截断,从而得到图3B所示的截面图。参考图3B所示,第一隔断区341将第一栅线隔槽331分为两段,分别是第一子栅线隔槽331a、331b。第一隔断区341贯穿三维存储器中的堆叠结构并到达衬底310。
本发明对第一隔断区341的具体形状不做限制。图3B所示的第一隔断区341为T字型结构,包括竖直方向贯穿堆叠结构的第一部分341a和覆盖在堆叠结构顶面的沿水平方向,即第一方向D1延伸的第二部分341b。图3B所示为截面,第一部分341a可以为圆柱形,也可以是一种立方柱形;第二部分341b可以是矩形等形状。
该第一隔断区341中的材料可以是与三维存储器中的虚拟沟道孔相同的材料,例如绝缘材料。该第一隔断区341将第一栅线隔槽331隔断,从而使核心存储区321到字线连接区322之间的应力过渡区中的应力得到释放,从而避免了第一栅线隔槽331中产生缺口缺陷。
参考图3A所示,第一栅线隔槽332中的第一隔断区342与第一隔断区341相同,在此不再重复。
在本发明的一实施例中,该三维存储器还可以包括第二栅线隔槽,位于块存储区中,第二栅线隔槽沿第一方向延伸并将块存储区中的多个沟道结构划分成至少两个指存储区,第二栅线隔槽包括多个贯穿堆叠结构的第二隔断区,该第二隔断区位于交界区域,第二隔断区将第二栅线隔槽隔断。
参考图3A所示,该实施例的三维存储器在块存储区内部包括2个第二栅线隔槽351、352。该2个第二栅线隔槽351、352与第一栅线隔槽331、332的不同之处在于二者所处的位置不同。第二栅线隔槽351、352位于块存储区的内部,而第一栅线隔槽331、332位于块存储区的边界处。第二栅线隔槽351、352和第一栅线隔槽331、332一起将块存储区分为3个指存储区301、302、303。在第二栅线隔槽351、352中分别包括第二隔断区361、362。
在一些实施例中,本发明的三维存储器的块存储区中包括2个第二栅线隔槽和3个指存储区,每个指存储区的面积相等。
在一些实施例中,在核心存储区321中,每个指存储区中的沟道结构的行数相等。
第二栅线隔槽351、352中的第二隔断区361、362的结构与第一隔断区341、342的结构类似,可以参考图3B和相应的说明内容,在此不再重复。
在一些实施例中,本发明的三维存储器包括贯穿堆叠结构的多个虚拟沟道结构,位于核心存储区和字线连接区。如图3A所示,在沟道结构323、324中可以包括若干个虚拟沟道结构。虚拟沟道结构不用于形成存储单元,通常起到支撑三维结构的作用。优选地,虚拟沟道结构是虚拟沟道孔。可以在形成虚拟沟道结构的工艺步骤中来形成前文所述的第一隔断区和第二隔断区,从而不用增加额外的工艺,节省成本。
在一些实施例中,第一隔断区和第一栅线隔槽之间包括第一界面。参考图3A所示,将第一栅线隔槽331沿第一方向D1延伸的长度称为其长度,则将第一栅线隔槽331沿垂直于第一方向D1的方向上的长度称为其宽度。第一栅线隔槽331的长度显然大于其宽度。同理定义第一隔断区341的长度和宽度。则,第一隔断区341的宽度大于第一栅线隔槽331的宽度,在第一隔断区341隔断第一栅线隔槽331的两个交界处形成了第一界面371。根据该第一界面371可以分辨出第一隔断区341的位置。
在一些实施例中,第一隔断区341中的材料与第一栅线隔槽331中的材料不同,由不同材料的交界处形成第一界面371。
参考图3B所示,对于T字型的第一隔断区341来说,其第一部分341a与第一栅线隔槽331的交界处为第一子界面371a,其第二部分341b与第一栅线隔槽331的交界处为第一子界面371b。第一子界面371a和第一子界面371b一起形成第一界面371,通过该第一界面371可以分辨出第一隔断区341在第一栅线隔槽331中的位置。
在一些实施例中,第二隔断区和第二栅线隔槽之间包括第二界面。由于第二隔断区的结构与第一隔断区类似,因此第二界面也与第一界面类似,关于第二界面的说明内容可以用于解释第二界面,在此不再重复。
在一些实施例中,在核心存储区321和字线连接区322的交界区域中,位于每个指存储区中的沟道结构的行数相等。
如图3A所示,在第一隔断区341所在的区域,也就是核心存储区321和字线连接区322的交界区域中,每个指存储区中的沟道结构的行数相等。
在一些实施例中,沟道结构在交界区域中沿垂直于第一方向的宽度小于沟道结构在核心存储区中其他区域中沿垂直于第一方向的宽度。
图4是本发明另一实施例的三维存储器的俯视结构示意图。参考图4所示,在该实施例的三维存储器中,在核心存储区421和字线连接区422之间包括一交界区域423。在该交界区域423中,沟道结构沿垂直于第一方向D1的宽度小于沟道结构在核心存储区421中其他区域中沿垂直于第一方向D1的宽度。如图4所示,多个沟道结构425位于交界区域423中,该多个沟道结构425原来属于核心存储区412。由于在该三维存储器中形成了第一隔离区442,为了避免第一隔离区442附近的沟道结构425由于距离太近而发生桥接,根据具体情况去除了该区域的部分沟道结构,因此沟道结构425的宽度小于其余沟道结构424的宽度。
在一些实施例中,本发明的三维存储器还包括第三栅线隔槽和顶部选择栅极切线。其中,第三栅线隔槽位于块存储区中,第三栅线隔槽沿第一方向延伸并将块存储区中的多个沟道结构划分成至少两个指存储区,第三栅线隔槽在堆叠结构的上部部分包括切口,切口位于交界区域;顶部选择栅切线位于指存储区中并沿第一方向延伸,顶部选择栅极切线将堆叠结构上部的若干顶部选择栅极层隔开;其中,顶部选择栅极切线的深度和切口的深度相同。
图5A是本发明另一实施例的三维存储器的俯视结构示意图。图5B是图5A所示的三维存储器沿CC'线的剖视图。参考图5A所示,在该实施例的三维存储器在块存储区内部包括2个第三栅线隔槽511、512。第三栅线隔槽511、512和第一栅线隔槽331、332一起将块存储区分为3个指存储区301、302、303。
在图5A所示的实施例中,第一栅线隔槽331、332与图3A中所示的第一栅线隔槽331、332相同,因此采用相同的标号。与图3A中的第一栅线隔槽331、332相关的说明内容都可以用于说明图5A的实施例,在此不再展开。
在图5A所示的实施例中,第三栅线隔槽与图3A中所示的第二栅线隔槽的不同之处在于,第三栅线隔槽在堆叠结构的上部部分包括切口,该切口的作用与第二栅线隔槽中的第二隔断区的作用相同,都是用于释放应力过渡区的应力,但是二者在结构上有所不同。
在图5A所示的实施例中,以第三栅线隔槽511为例,图5B示出了第三栅线隔槽511中的交界区域521。参考图5B所示,在交界区域521中形成了切口540。在该切口540的下方是堆叠结构530,切口540和堆叠结构530一起将栅线隔槽511分为两段,分别是栅线隔槽511a和511b。堆叠结构530由交替堆叠的栅极层531和介质层532构成。切口540将3层栅极层531切断。如图5B所示,该切口540可以是T字型,即其中间的竖直部分向下切断3层栅极层531,其水平的横线部分覆盖在堆叠结构530的上方,并且横线部分的两端分别位于栅线隔槽511a和511b中。
在图5A所示的实施例中,还包括3个沿第一方向D1延伸的顶部选择栅极切线551-553,分别位于三个指存储区301-303中。该顶部选择栅极切线551-553将堆叠结构530上部的若干顶部选择栅极层隔开。其中,顶部选择栅极切线551-553的深度和切口540的深度相同,都是3层栅极层。
图5A和5B不用于限制顶部选择栅极切线551-553的具体位置,以及切口540和顶部选择栅极切线551-553的深度。
根据图5A所示的实施例,可以在同一工艺步骤中同时形成顶部选择栅极切线551-553和切口540。
图6是本发明一实施例的三维存储器的制造方法的示例性流程图。本发明的三维存储器可以根据该制造方法制成,因此前文所述本发明的三维存储器的附图和说明内容都适于解释该实施例的三维存储器的制造方法。参考图6所示,该实施例的制造方法包括以下步骤:
步骤S610:提供衬底。
该衬底可参考前文关于图3B中的衬底310,在此不再展开。
步骤S620:在衬底上形成由栅极层和介质层交替堆叠的堆叠结构,堆叠结构包括核心存储区和字线连接区。
本步骤中所形成的堆叠结构可以参考前文关于图3B中的堆叠结构的说明内容,在此不再展开。
步骤S630:在堆叠结构中形成贯穿堆叠结构的多个沟道结构。
本步骤可以参考前文关于图3A中所示的沟道结构323的说明内容,在此不再展开。
步骤S640:在堆叠结构的中形成第一栅线隔槽,第一栅线隔槽沿第一方向延伸并将多个沟道结构划分成至少两个块存储区,第一栅线隔槽包括贯穿堆叠结构的第一隔断区,第一隔断区位于核心存储区和字线连接区之间的交界区域。
本步骤中所形成的第一栅线隔槽以及第一隔断区可以参考前文关于图3A中所示的第一栅线隔槽331、332和第一隔断区341、342的说明内容,在此不再展开。
第一栅线隔槽是指两个块存储区之间的栅线隔槽。由于在块存储区之间的栅线隔槽中形成了第一隔断区,使应力过渡区的应力突变得到释放,从而避免了在第一栅线隔槽中形成缺口。
在一些实施例中,本发明的三维存储器的制造方法还包括:
步骤S650:在块存储区中形成第二栅线隔槽,第二栅线隔槽沿第一方向延伸并将块存储区中的多个沟道结构划分成至少两个指存储区,第二栅线隔槽包括多个贯穿堆叠结构的第二隔断区,第二隔断区位于交界区域。
本步骤中的第二栅线隔槽以及第二隔断区可以参考前文关于图3A中所示的第二栅线隔槽351、352和第二隔断区361、362的说明内容,在此不再展开。
在一些实施例中,本发明的三维存储器的制造方法还包括:
步骤S660:在块存储区中形成第三栅线隔槽,第三栅线隔槽沿第一方向延伸并将块存储区中的多个沟道结构划分成至少两个指存储区,第三栅线隔槽在所述堆叠结构的上部部分包括切口,切口位于交界区域。
本步骤中的第三栅线隔槽和位于交界区域的切口可以参考前文关于图5A和5B中的第三栅线隔槽511、512和切口540的说明内容,在此不再展开。
步骤S662:在指存储区中形成顶部选择栅切线,顶部选择栅切线沿第一方向延伸并将堆叠结构上部的若干顶部选择栅极层隔开,其中,顶部选择栅极切线的深度和切口的深度相同。
本步骤中的顶部选择栅切线可以参考前文关于图5A中的顶部选择栅极切线551-553的说明内容,在此不再展开。
在一些实施例中,步骤S660中的切口和步骤S662中的顶部选择栅极切线是在同一步骤中形成的。
在一些实施例中,本发明的制造方法还包括在核心存储区和字线连接区中形成贯穿堆叠结构的多个虚拟沟道结构。该多个虚拟沟道结构起到制成堆叠结构的作用。在这些实施例中,可以在同一工艺步骤中形成虚拟沟道结构和第一栅线隔槽中的第一隔断区,并在同一工艺步骤中在虚拟沟道结构和第一隔断区中填充绝缘材料;也可以在同一工艺步骤中形成虚拟沟道结构和第二栅线隔槽中的第二隔断区,并在同一工艺步骤中在虚拟沟道结构和第二隔断区中填充绝缘材料。
在一些实施例中,在同一工艺步骤中同时形成虚拟沟道结构、第一栅线隔槽中的第一隔断区和第二栅线隔槽中的第二隔断区,并在同一步骤在虚拟沟道结构、第一栅线隔槽中的第一隔断区和第二栅线隔槽中填充绝缘材料。根据该实施例,可以节省工艺步骤,减少成本。
根据本发明的三维存储器的制造方法,在不同块存储区之间的栅线隔槽处形成隔断区,同时在块存储区内部的栅线隔槽处形成隔断区或切口,可以释放应力过渡区的应力突变,避免在栅线隔槽中形成缺口。
虽然本发明已参照当前的具体实施例来描述,但是本技术领域中的普通技术人员应当认识到,以上的实施例仅是用来说明本发明,在没有脱离本发明精神的情况下还可作出各种等效的变化或替换,因此,只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。
Claims (18)
1.一种三维存储器,其特征在于,包括:
衬底;
形成于所述衬底上由栅极层和介质层交替堆叠的堆叠结构,所述堆叠结构包括核心存储区和字线连接区;
贯穿所述堆叠结构的多个沟道结构;
第一栅线隔槽,所述第一栅线隔槽沿第一方向延伸并将所述多个沟道结构划分成至少两个块存储区,所述第一栅线隔槽包括贯穿所述堆叠结构的第一隔断区,所述第一隔断区位于所述核心存储区和所述字线连接区之间的交界区域,所述第一隔断区将所述第一栅线隔槽隔断。
2.如权利要求1所述的三维存储器,其特征在于,还包括:
第二栅线隔槽,位于所述块存储区中,所述第二栅线隔槽沿所述第一方向延伸并将所述块存储区中的所述多个沟道结构划分成至少两个指存储区,所述第二栅线隔槽包括多个贯穿所述堆叠结构的第二隔断区,所述第二隔断区位于所述交界区域,所述第二隔断区将所述第二栅线隔槽隔断。
3.如权利要求1所述的三维存储器,其特征在于,还包括:
第三栅线隔槽,位于所述块存储区中,所述第三栅线隔槽沿所述第一方向延伸并将所述块存储区中的所述多个沟道结构划分成至少两个指存储区,所述第三栅线隔槽在所述堆叠结构的上部部分包括切口,所述切口位于所述交界区域;以及
顶部选择栅切线,位于所述指存储区中并沿所述第一方向延伸,所述顶部选择栅极切线将所述堆叠结构上部的若干顶部选择栅极层隔开;
其中,所述顶部选择栅极切线的深度和所述切口的深度相同。
4.如权利要求1所述的三维存储器,其特征在于,还包括:
贯穿所述堆叠结构的多个虚拟沟道结构,位于所述核心存储区和字线连接区。
5.如权利要求2所述的三维存储器,其特征在于,每个所述块存储区中包括2个所述第二栅线隔槽和3个所述指存储区,每个所述指存储区的面积相等。
6.如权利要求2或3所述的三维存储器,其特征在于,在所述核心存储区,位于每个所述指存储区中的沟道结构的行数相等。
7.如权利要求2或3所述的三维存储器,其特征在于,在所述交界区域中,位于每个所述指存储区中的沟道结构的行数相等。
8.如权利要求1-3任一项所述的三维存储器,其特征在于,所述沟道结构在所述交界区域中沿垂直于所述第一方向的宽度小于所述沟道结构在所述核心存储区中其他区域中沿垂直于所述第一方向的宽度。
9.如权利要求1所述的三维存储器,其特征在于,所述第一隔断区和所述第一栅线隔槽之间包括第一界面。
10.如权利要求2所述的三维存储器,其特征在于,所述第二隔断区和所述第二栅线隔槽之间包括第二界面。
11.一种三维存储器的制造方法,其特征在于,包括:
提供衬底;
在所述衬底上形成由栅极层和介质层交替堆叠的堆叠结构,所述堆叠结构包括核心存储区和字线连接区;
在所述堆叠结构中形成贯穿所述堆叠结构的多个沟道结构;
在所述堆叠结构的中形成第一栅线隔槽,所述第一栅线隔槽沿第一方向延伸并将所述多个沟道结构划分成至少两个块存储区,所述第一栅线隔槽包括贯穿所述堆叠结构的第一隔断区,所述第一隔断区位于所述核心存储区和所述字线连接区之间的交界区域。
12.如权利要求11所述的制造方法,其特征在于,还包括:
在所述块存储区中形成第二栅线隔槽,所述第二栅线隔槽沿所述第一方向延伸并将所述块存储区中的所述多个沟道结构划分成至少两个指存储区,所述第二栅线隔槽包括多个贯穿所述堆叠结构的第二隔断区,所述第二隔断区位于所述交界区域。
13.如权利要求11所述的制造方法,其特征在于,还包括:
在所述块存储区中形成第三栅线隔槽,所述第三栅线隔槽沿所述第一方向延伸并将所述块存储区中的所述多个沟道结构划分成至少两个指存储区,所述第三栅线隔槽在所述堆叠结构的上部部分包括切口,所述切口位于所述交界区域;以及
在所述指存储区中形成顶部选择栅切线,所述顶部选择栅切线沿所述第一方向延伸并将所述堆叠结构上部的若干顶部选择栅极层隔开;
其中,所述顶部选择栅极切线的深度和所述切口的深度相同。
14.如权利要求12所述的制造方法,其特征在于,还包括:
在所述核心存储区和字线连接区中形成贯穿所述堆叠结构的多个虚拟沟道结构。
15.如权利要求14所述的制造方法,其特征在于,在同一工艺步骤中形成所述虚拟沟道结构和所述第一隔断区。
16.如权利要求14所述的制造方法,其特征在于,在同一工艺步骤中形成所述虚拟沟道结构和所述第二隔断区。
17.如权利要求14所述的制造方法,其特征在于,还包括:在同一工艺步骤中在所述虚拟沟道结构和所述第一隔断区中填充绝缘材料。
18.如权利要求14所述的制造方法,其特征在于,还包括:在同一工艺步骤中在所述虚拟沟道结构和所述第二隔断区中填充绝缘材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011102467.9A CN112234066B (zh) | 2020-10-15 | 2020-10-15 | 三维存储器及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011102467.9A CN112234066B (zh) | 2020-10-15 | 2020-10-15 | 三维存储器及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112234066A true CN112234066A (zh) | 2021-01-15 |
CN112234066B CN112234066B (zh) | 2021-12-17 |
Family
ID=74111826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011102467.9A Active CN112234066B (zh) | 2020-10-15 | 2020-10-15 | 三维存储器及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112234066B (zh) |
Citations (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130009236A1 (en) * | 2011-07-07 | 2013-01-10 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices using direct strapping line connections |
CN103824859A (zh) * | 2012-11-16 | 2014-05-28 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
CN104205342A (zh) * | 2012-03-21 | 2014-12-10 | 桑迪士克科技股份有限公司 | 小型三维垂直nand 及其制造方法 |
CN104428837A (zh) * | 2012-04-18 | 2015-03-18 | 桑迪士克技术有限公司 | 使用可控栅极感应漏极泄漏电流对三维非易失性存储器的擦除操作 |
CN106920794A (zh) * | 2017-03-08 | 2017-07-04 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
US20180358368A1 (en) * | 2014-03-13 | 2018-12-13 | Toshiba Memory Corporation | Semiconductor memory |
CN109346469A (zh) * | 2017-08-01 | 2019-02-15 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
CN109346471A (zh) * | 2018-11-13 | 2019-02-15 | 长江存储科技有限责任公司 | 形成三维存储器的方法以及三维存储器 |
CN109742083A (zh) * | 2019-01-02 | 2019-05-10 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
CN109887919A (zh) * | 2019-02-28 | 2019-06-14 | 长江存储科技有限责任公司 | 一种半导体结构及其制作方法 |
CN110112134A (zh) * | 2019-06-17 | 2019-08-09 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
CN110168724A (zh) * | 2017-03-07 | 2019-08-23 | 长江存储科技有限责任公司 | 三维存储器器件的沟槽结构 |
CN110168729A (zh) * | 2017-03-07 | 2019-08-23 | 长江存储科技有限责任公司 | 字线结构与三维存储器件 |
CN110277394A (zh) * | 2018-03-14 | 2019-09-24 | 东芝存储器株式会社 | 半导体存储装置 |
CN110277407A (zh) * | 2019-04-30 | 2019-09-24 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
CN110649033A (zh) * | 2019-10-25 | 2020-01-03 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
CN110770904A (zh) * | 2019-08-30 | 2020-02-07 | 长江存储科技有限责任公司 | 具有由粘合层连接的源极触点的三维存储器件及其形成方法 |
CN111403399A (zh) * | 2020-03-30 | 2020-07-10 | 长江存储科技有限责任公司 | 一种三维存储器件及其制造方法 |
CN111527605A (zh) * | 2020-03-20 | 2020-08-11 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
CN111540743A (zh) * | 2020-04-24 | 2020-08-14 | 长江存储科技有限责任公司 | 三维存储器件及形成方法 |
CN111599818A (zh) * | 2020-05-29 | 2020-08-28 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
-
2020
- 2020-10-15 CN CN202011102467.9A patent/CN112234066B/zh active Active
Patent Citations (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130009236A1 (en) * | 2011-07-07 | 2013-01-10 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory devices using direct strapping line connections |
CN104205342A (zh) * | 2012-03-21 | 2014-12-10 | 桑迪士克科技股份有限公司 | 小型三维垂直nand 及其制造方法 |
CN104428837A (zh) * | 2012-04-18 | 2015-03-18 | 桑迪士克技术有限公司 | 使用可控栅极感应漏极泄漏电流对三维非易失性存储器的擦除操作 |
CN103824859A (zh) * | 2012-11-16 | 2014-05-28 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
US20180358368A1 (en) * | 2014-03-13 | 2018-12-13 | Toshiba Memory Corporation | Semiconductor memory |
CN110168729A (zh) * | 2017-03-07 | 2019-08-23 | 长江存储科技有限责任公司 | 字线结构与三维存储器件 |
CN110168724A (zh) * | 2017-03-07 | 2019-08-23 | 长江存储科技有限责任公司 | 三维存储器器件的沟槽结构 |
CN106920794A (zh) * | 2017-03-08 | 2017-07-04 | 长江存储科技有限责任公司 | 一种3d nand存储器件及其制造方法 |
CN109346469A (zh) * | 2017-08-01 | 2019-02-15 | 爱思开海力士有限公司 | 半导体器件及其制造方法 |
CN110277394A (zh) * | 2018-03-14 | 2019-09-24 | 东芝存储器株式会社 | 半导体存储装置 |
CN109346471A (zh) * | 2018-11-13 | 2019-02-15 | 长江存储科技有限责任公司 | 形成三维存储器的方法以及三维存储器 |
CN109742083A (zh) * | 2019-01-02 | 2019-05-10 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
CN109887919A (zh) * | 2019-02-28 | 2019-06-14 | 长江存储科技有限责任公司 | 一种半导体结构及其制作方法 |
CN110277407A (zh) * | 2019-04-30 | 2019-09-24 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
CN110112134A (zh) * | 2019-06-17 | 2019-08-09 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
CN110770904A (zh) * | 2019-08-30 | 2020-02-07 | 长江存储科技有限责任公司 | 具有由粘合层连接的源极触点的三维存储器件及其形成方法 |
CN110649033A (zh) * | 2019-10-25 | 2020-01-03 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
CN111527605A (zh) * | 2020-03-20 | 2020-08-11 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法 |
CN111403399A (zh) * | 2020-03-30 | 2020-07-10 | 长江存储科技有限责任公司 | 一种三维存储器件及其制造方法 |
CN111540743A (zh) * | 2020-04-24 | 2020-08-14 | 长江存储科技有限责任公司 | 三维存储器件及形成方法 |
CN111599818A (zh) * | 2020-05-29 | 2020-08-28 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112234066B (zh) | 2021-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109346471B (zh) | 形成三维存储器的方法以及三维存储器 | |
CN111223872B (zh) | 一种3d nand存储器及其制造方法 | |
CN107046037A (zh) | 垂直存储器件及其制造方法 | |
CN113644077B (zh) | 三维存储器件及其制作方法 | |
KR102624519B1 (ko) | 수직형 메모리 | |
TWI772958B (zh) | 立體記憶體元件及其製作方法 | |
CN112530966B (zh) | 三维存储器及其制造方法 | |
CN112185967B (zh) | 一种三维存储器及其制作方法 | |
CN108878437B (zh) | 形成三维存储器的方法以及三维存储器 | |
KR20210030533A (ko) | 3차원 반도체 장치 | |
CN111968988A (zh) | 三维存储器及其制造方法 | |
CN112234066B (zh) | 三维存储器及其制造方法 | |
US20230114522A1 (en) | Three-dimensional memory device and method for manufacturing three-dimensional memory device | |
CN112289799A (zh) | 三维存储器及其制造方法 | |
CN113540040B (zh) | 一种半导体结构的制造方法及其测试方法 | |
CN112331672B (zh) | 三维存储器及其制造方法 | |
CN111933646B (zh) | 一种半导体结构及其制备方法 | |
CN112687694B (zh) | 一种三维存储器及其制作方法 | |
KR102640872B1 (ko) | 3차원 반도체 장치 | |
US11257836B2 (en) | Dummy vertical structures for etching in 3D NAND memory and other circuits | |
CN113571523A (zh) | 三维存储器及其制备方法 | |
US20230140992A1 (en) | Three-dimensional memory and manufacturing method thereof | |
TWI743836B (zh) | 立體記憶體元件及其製作方法 | |
CN113299654B (zh) | 三维存储器件及其制造方法 | |
CN114080680B (zh) | 一种三维存储器及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |