CN111430308A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN111430308A
CN111430308A CN202010027445.4A CN202010027445A CN111430308A CN 111430308 A CN111430308 A CN 111430308A CN 202010027445 A CN202010027445 A CN 202010027445A CN 111430308 A CN111430308 A CN 111430308A
Authority
CN
China
Prior art keywords
layer
contact
pattern
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010027445.4A
Other languages
English (en)
Other versions
CN111430308B (zh
Inventor
朴慧圣
朴钟爀
裵珍宇
尹普彦
尹一永
崔捧植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN111430308A publication Critical patent/CN111430308A/zh
Application granted granted Critical
Publication of CN111430308B publication Critical patent/CN111430308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种制造半导体器件的方法包括：在基板上形成具有第一开口的第一图案结构和具有第二开口的第二图案结构；在第二开口中形成间隙填充层；在第一开口中形成围栏和接触结构；去除第二开口中的间隙填充层；形成上导电层以覆盖第一图案结构和第二图案结构、围栏和接触结构；基于使用由上导电层覆盖的第二图案结构作为对准标记的光刻工艺来形成掩模图案；以及使用该掩模图案蚀刻上导电层以形成上导电图案。第二开口的宽度大于第一开口的宽度。上导电层的厚度小于第二开口的深度。

Description

制造半导体器件的方法
技术领域
本公开的示例实施方式涉及制造半导体器件的方法，更具体地，涉及使用一种或更多种化学机械抛光工艺制造半导体器件的方法以及通过所述方法形成的半导体器件。
背景技术
至少部分地包括一个或更多个半导体器件的元件的尺寸可以被减小，以提高所述一个或更多个半导体器件的集成。然而，随着所述元件的尺寸减小，会难以形成不被损坏的所述元件。例如，当对准标记损坏时，光刻工艺的成品率会降低。
发明内容
根据本发明构思的一些示例实施方式，一种制造半导体器件的方法可以包括：在基板上形成第一图案结构和第二图案结构；在第二开口中形成间隙填充层；在第一开口中形成围栏和接触结构；去除第二开口中的间隙填充层；形成覆盖第一图案结构、第二图案结构、围栏和接触结构的上导电层；基于使用第二图案结构作为对准标记的光刻工艺形成掩模图案；使用该掩模图案蚀刻上导电层以形成多个上导电图案；以及去除掩模图案。第一图案结构可以具有第一开口。第二图案结构可以具有第二开口。第二开口的宽度可以大于第一开口的宽度。上导电层的厚度可以小于第二开口的深度。上导电层可以覆盖第二图案结构的上表面和侧壁以及第二开口的下表面。
根据本发明构思的一些示例实施方式，一种制造半导体器件的方法可以包括：形成依次堆叠在包括第一区域、第二区域和第三区域的基板上的导电层和下覆盖层；图案化第三区域中的导电层和下覆盖层以形成外围栅极结构；在第三区域中的外围栅极结构的侧壁上形成外围层间绝缘层；在第一区域中的下覆盖层上、在第二区域中的下覆盖层上、在第三区域中的外围层间绝缘层上和在第三区域中的外围栅极结构上形成上覆盖层；图案化第一区域和第二区域中的导电层、下覆盖层和上覆盖层以在第一区域中形成第一图案结构和在第二区域中形成第二图案结构，第一图案结构具有第一开口，第二图案结构具有第二开口，第二开口具有比第一开口的宽度大的宽度；在第二开口中形成间隙填充层；在第一开口中形成围栏和接触结构；去除第二开口中的间隙填充层；形成覆盖第一图案结构和第二图案结构、围栏和接触结构的上导电层，该上导电层覆盖第二图案结构的上表面和侧壁以及第二开口的下表面并具有比第二开口的深度小的厚度；以及图案化上导电层以形成上导电图案。
根据本发明构思的一些示例实施方式，一种制造半导体器件的方法可以包括：形成依次堆叠在包括存储单元阵列区和外围电路区的基板上的导电层和下覆盖层；图案化外围电路区中的导电层和下覆盖层以形成外围栅极结构；在外围电路区中的外围栅极结构的侧壁上形成外围层间绝缘层；在存储单元阵列区中的下覆盖层上以及在外围电路区中的外围层间绝缘层和外围栅极结构上形成上覆盖层；图案化存储单元阵列区中的导电层、下覆盖层和上覆盖层以形成具有开口的图案结构；在该开口中形成围栏和第一接触孔；形成部分地填充第一接触孔的下接触图案；在外围电路区中形成穿过上覆盖层和外围层间绝缘层的第二接触孔；在存储单元阵列区中的下接触图案、图案结构和围栏上以及在外围电路区中的上覆盖层上和第二接触孔中形成接触材料层；以及平坦化该接触材料层以形成第一接触结构和第二接触结构。第一接触结构可以包括在第一接触孔中的上接触图案以及在上接触图案中的单独的相应上接触图案下面的下接触图案，第二接触结构可以保留在第二接触孔中。
根据本发明构思的一些示例实施方式，一种半导体器件可以包括：场区，在基板中并限定单元有源区和外围有源区；单元栅极结构，横穿单元有源区并延伸到场区；第一杂质区和第二杂质区，在单元有源区中且在单元栅极结构的相反两侧；在外围有源区上的外围栅极结构；外围源极/漏极区，在外围有源区中且在外围栅极结构的相反两侧；图案结构，在单元栅极结构上并延伸跨过单元栅极结构，该图案结构在基本上垂直于基板的上表面延伸的方向上与第一杂质区重叠，该图案结构包括第一导电层、在第一导电层上的第一下覆盖层、在第一下覆盖层上的第一上覆盖层以及在第一导电层和第一杂质区之间的接触插塞；在第二杂质区上的第一接触结构；在图案结构和第一接触结构之间的一个或更多个第一间隔物层；在外围栅极结构周围的外围层间绝缘层；在外围栅极结构和外围层间绝缘层上的外围上覆盖层；以及单独的第二接触结构，在每个外围源极/漏极区上并延伸穿过外围上覆盖层和外围层间绝缘层。外围栅极结构可以包括外围导电层和在外围导电层上的外围下覆盖层。第一导电层和外围导电层可以包括相同的第一材料。第一下覆盖层和外围下覆盖层可以包括相同的第二材料。第一上覆盖层和外围上覆盖层可以包括相同的第三材料。第一接触结构的上表面、第二接触结构的上表面、第一上覆盖层的上表面以及外围上覆盖层的上表面可以彼此共平面。
附图说明
图1是根据本发明构思的一些示例实施方式的制造半导体器件的方法的流程图。
图2是根据本发明构思的一些示例实施方式的制造半导体器件的方法的流程图。
图3A、图3B和图3C是示出根据本发明构思的一些示例实施方式的半导体器件的平面图。
图4A、图4B、图4C、图5A、图5B、图5C、图6A、图6B、图6C、图7A、图7B、图8、图9、图10、图11、图12、图13A、图13B、图13C、图14A、图14B、图14C、图15、图16A、图16B、图16C、图17A、图17B、图18A、图18B、图18C、图19A、图19B、图19C、图20A、图20B和图20C是示出根据本发明构思的一些示例实施方式的制造半导体器件的方法中的阶段的剖视图。
图21是图20A的一部分的放大图。
具体实施方式
现在将在下文参照附图更全面地描述各种示例实施方式。在整个本申请中，相同的附图标记可以指代相同的元件。
图1是根据本发明构思的一些示例实施方式的制造半导体器件的方法的流程图。
参照图1，在操作S10中，可以在基板上形成具有第一开口的第一图案结构和具有第二开口的第二图案结构。第二开口可以具有比第一开口的宽度大的宽度。在操作S15中，可以形成间隙填充材料层。间隙填充材料层可以形成在第一图案结构和第二图案结构上。在操作S20中，间隙填充材料层可以被平坦化以形成保留在第一开口中的第一间隙填充层和保留在第二开口中的第二间隙填充层。在操作S25中，第一间隙填充层可以被图案化以形成第一间隙填充图案和围栏孔。围栏孔可以形成在第一间隙填充图案之间。在操作S30中，可以在围栏孔中形成围栏。在操作S35中，可以去除第一间隙填充图案，因此可以形成接触孔。在操作S40中，可以形成接触材料层。在操作S45中，接触材料层可以通过化学机械抛光(CMP)工艺平坦化以形成保留在接触孔中的接触图案。
图2是根据本发明构思的一些示例实施方式的制造半导体器件的方法的流程图。参照图1和图2描述根据一些示例实施方式的制造半导体器件的方法。
参照图1和图2，在形成保留在接触孔中的接触图案的操作S45之后，在操作S50中可以去除第二开口中的第二间隙填充层。在操作S55中，可以形成上导电层。上导电层可以具有比第二开口的深度小的厚度，并可以覆盖第二开口的侧壁和下表面。在操作S60中，掩模图案可以通过使用由上导电层覆盖的第二图案结构作为对准标记的光刻工艺来形成。掩模图案可以形成在上导电层上。在操作S65中，可以使用该掩模图案作为蚀刻掩模来蚀刻上导电层，以形成上导电图案。
图3A、图3B和图3C是示出根据本发明构思的一些示例实施方式的半导体器件的平面图。图4A至图20C是示出根据本发明构思的一些示例实施方式的制造半导体器件的方法中的阶段的剖视图。在图3A、图3B和图3C中，图3A是示出根据本发明构思的一些示例实施方式的半导体器件的第一区域A的平面图，图3B是示出根据本发明构思的一些示例实施方式的半导体器件的第二区域B的平面图，图3C是示出根据本发明构思的一些示例实施方式的半导体器件的第三区域C的平面图。在图4A至图20C中，图4A、图5A、图6A、图7A、图8、图9、图10、图11、图13A、图14A、图16A、图17A、图18A、图19A和20A是沿着图3A的线I-I'、II-II'和III-III'截取的剖视图。图4B、图5B、图6B、图7B、图13B、图14B、图15、16B、图18B、图19B和20B是沿着图3B的线IV-IV'截取的剖视图。图4C、图5C、图6C、图12、图13C、图14C、图16C、图17B、图18C、图19C和图20C是沿着图3C的线V-V'截取的剖视图。
参照图3A、图3B、图3C、图4A、图4B和图4C，可以制备包括第一区域A、第二区域B和第三区域C的基板5。
基板5可以是半导体基板。在一些示例实施方式中，第一区域A可以是存储单元阵列区，第二区域B可以是用于光刻工艺的对准标记区，第三区域C可以是外围电路区。在一些示例实施方式中，第二区域B可以是用于光刻工艺的套刻标记区(overlay mark region)。
有源区和场区10可以形成在基板5中。场区10可以是浅沟槽隔离区。场区10可以包括在第一区域A中的第一场区10a、在第二区域B中的第二场区10b以及在第三区域C中的第三场区10c。由第一场区10a限定的第一有源区12a可以形成在第一区域A中。由第三场区10c限定的第三有源区12c可以形成在第三区域C中。围绕第二场区10b的第二有源区12b可以形成在第二区域B中。第一有源区12a可以被称为单元有源区，第三有源区12c可以被称为外围有源区。
第一有源区12a和第一场区10a可以被蚀刻以在第一区域A中形成单元栅极沟槽25。单元栅极沟槽25可以横穿第一有源区12a并可以延伸到场区10。
在形成单元栅极沟槽25之前，可以执行离子注入工艺以在第一有源区12a中形成第一杂质区15a和第二杂质区15b。第一杂质区15a和第二杂质区15b可以是单元源极/漏极区。
单元栅极结构80可以形成在单元栅极沟槽25中。单元栅极结构80可以包括单元栅极绝缘层30、单元栅极电极50和单元栅极覆盖层60。单元栅极绝缘层30可以形成在单元栅极电极50和每个第一有源区12a之间。第一杂质区15a和第二杂质区15b可以在单元栅极结构80的相反两侧的第一有源区12a中。单元栅极覆盖层60可以形成在单元栅极电极50上。
在一些示例实施方式中，单元栅极电极50可以是存储器件的字线。
第一绝缘层109a、第一导电层121a、位线接触插塞114和第一下覆盖层124a可以形成在第一区域A中。
依次堆叠的第二绝缘层109b、第二导电层121b和第二下覆盖层124b可以形成在第二区域B中。
依次堆叠的第三绝缘层109c、第三导电层121c和第三下覆盖层124c可以形成在第三区域C中。
至少参照图4A-图4C，第一至第三导电层121a-121c可以在这里被称为单个导电层121，第一至第三绝缘层109a-109c可以在这里被称为单个绝缘层109，第一至第三下覆盖层124a-124c可以在这里被称为单个下覆盖层124，其中该单个导电层121和该单个下覆盖层124可以形成为依次堆叠在包括第一区域A、第二区域B和第三区域C的基板5上。该单个绝缘层109可以在形成该单个导电层121之前形成在基板5上。
在第三区域C中形成依次堆叠的第三绝缘层109c、第三导电层121c和第三下覆盖层124c之后，第三绝缘层109c、第三导电层121c和第三下覆盖层124c可以被图案化以形成外围栅极结构127。重申地，第三区域C中的单个绝缘层109、单个导电层121和单个下覆盖层124可以被图案化以形成外围栅极结构127，使得外围栅极结构127包括外围绝缘层(例如第三绝缘层109c)、在外围绝缘层上的外围导电层(例如第三导电层121c)以及在外围导电层上的外围下覆盖层(例如第三下覆盖层124c)。因此，外围栅极结构127可以包括依次堆叠的第三绝缘层109c、第三导电层121c和第三下覆盖层124c。
第一绝缘层109a和第二绝缘层109b中的每个可以包括下绝缘层103和在下绝缘层103上的上绝缘层106。
第一至第三导电层121a、121b和121c可以同时形成，并可以至少部分地包括相同的材料(例如，相同的第一材料)。例如，第一至第三导电层121a、121b和121c中的每个可以包括依次堆叠的第一材料层112、第二材料层116和第三材料层118。例如，第一材料层112可以至少部分地包括多晶硅，第二材料层116可以至少部分地包括金属硅化物(例如钨硅化物等)和/或金属氮化物(例如TiN、WN等)，第三材料层118可以至少部分地包括金属(例如钨等)。
在第一区域A中，位线接触插塞114可以接触第一导电层121a的第一材料层112，并可以穿过第一绝缘层109a以电连接到第一杂质区15a。
第一至第三下覆盖层124a、124b和124c可以至少部分地包括相同的材料(例如，相同的第二材料)。例如，第一至第三下覆盖层124a、124b和124c可以至少部分地包括基于氮化物的材料(例如硅氮化物等)。
外围栅极间隔物130可以形成在第三区域C中的外围栅极结构127的侧壁127s上，使得外围栅极间隔物130在外围栅极结构127的侧壁127s与外围层间绝缘层(见图5C的139)之间。在一些实施方式中，外围栅极间隔物130的厚度130T可以大于这里进一步描述的一个或更多个间隔物层(例如见图6A的151a、154a、157a)中的单个间隔物层的厚度。外围栅极间隔物130可以至少部分地包括绝缘材料(例如硅氧化物、硅氮化物等)。
在第三区域C中，外围栅极结构127可以横穿第三有源区12c，并可以延伸到第三场区10c上。
在第三区域C中，外围源极/漏极区133可以形成在第三有源区12c中且在外围栅极结构127的相反两侧。
外围栅极结构127的第三导电层121c可以是外围栅极电极，外围栅极结构127的第三绝缘层109c可以是外围栅极绝缘层。第三导电层121c、第三绝缘层109c以及外围源极/漏极区133可以构成外围晶体管。
参照图1、图3A、图3B、图3C、图5A、图5B和图5C，绝缘衬层可以共形地形成在具有外围栅极结构127和外围栅极间隔物130的整个基板5上。
绝缘衬层可以在第一区域A中形成为覆盖第一下覆盖层124a的第一中间覆盖层136a。绝缘衬层可以在第二区域B中形成为覆盖第二下覆盖层124b的第二中间覆盖层136b。绝缘衬层可以在第三区域C中形成为第三中间覆盖层136c，该第三中间覆盖层136c覆盖外围栅极结构127、外围栅极间隔物130、外围源极/漏极区133和第三场区10c。第一至第三中间覆盖层136a、136b和136c可以至少部分地包括绝缘材料(例如硅氮化物等)。
绝缘材料可以形成在第一至第三中间覆盖层136a、136b和136c上，并可以被平坦化直到暴露第一至第三中间覆盖层136a、136b和136c的上表面，因此形成保留在第三区域C中的外围层间绝缘层139。外围层间绝缘层139可以至少部分地包括硅氧化物。外围层间绝缘层139可以包括与下覆盖层124的材料(例如总材料成分)和上覆盖层142的材料(例如总材料成分)不同的材料(例如总材料成分)。外围层间绝缘层139可以形成在外围栅极结构127的侧壁127s上。如所示的，形成为第三中间覆盖层136c的绝缘衬层可以在形成外围层间绝缘层139之前形成。
将理解，如这里所述的，在另一元件“上”的元件可以直接在该另一元件上，使得该元件接触该另一元件，或者可以间接地在该另一元件上使得该元件通过一个或更多个插入的空间和/或结构而与该另一元件脱离直接接触。
上覆盖层142可以形成在具有外围层间绝缘层139的基板5上。
上覆盖层142可以形成为(“可以包括”)覆盖第一区域A中的第一中间覆盖层136a并因此在第一区域A中的下覆盖层124上的第一上覆盖层142a。上覆盖层142可以形成为覆盖第二区域B中的第二中间覆盖层136b并因此在第二区域B中的下覆盖层124上的第二上覆盖层142b。上覆盖层142可以形成为覆盖第三区域C中的第三中间覆盖层136c和外围层间绝缘层139并因此在第三区域C中的外围层间绝缘层139上和在第三区域C中的外围栅极结构127上的第三上覆盖层142c。第一至第三上覆盖层142a、142b和142c(即上覆盖层142)可以至少部分地包括相同的材料(例如相同的第三材料)，例如基于氮化物的材料(例如硅氮化物等)。
在操作S10中，可以在基板5上形成具有第一开口145a的第一图案结构148a和具有第二开口145b的第二图案结构148b。如所示的，第一图案结构148a可以在单元栅极结构80上并可以跨过单元栅极结构80延伸。如所示的，第一图案结构148a可以在与基板5的上表面5s垂直或基本上垂直(例如，在制造公差和/或材料公差内垂直)的方向上与第一杂质区15a重叠。
第一图案结构148a可以通过图案化依次堆叠的第一导电层121a、第一下覆盖层124a、第一中间覆盖层136a和第一上覆盖层142a来形成。重申地，在第一区域A中和在第二区域B中的该单个导电层121、下覆盖层124和上覆盖层142可以被图案化以在第一区域A中形成第一图案结构148a以及在第二区域B中形成第二图案结构148b。因此，如至少图5A所示，第一图案结构148a可以包括依次堆叠的导电层(例如第一导电层121a)和覆盖结构(例如第一覆盖结构143a)。如至少图5A所示，第一覆盖结构143a可以包括包含绝缘层(例如第一中间覆盖层136a的材料)的多个覆盖层(例如第一下覆盖层124a、第一中间覆盖层136a和第一上覆盖层142a)。第一图案结构148a可以包括上述的位线接触插塞114，使得第一图案结构148a包括在第一导电层121a和第一杂质区15a之间的位线接触插塞114。第一图案结构148a可以具有第一开口145a，第二图案结构148b可以具有第二开口145b。
第一下覆盖层124a、第一中间覆盖层136a和第一上覆盖层142a可以形成第一覆盖结构143a。
在一些示例实施方式中，第一图案结构148a可以包括彼此间隔开的线形结构。在第一图案结构148a中，第一导电层121a可以是位线。在第一图案结构148a中，第一开口145a可以被限定在间隔开的线形结构之间。
第二图案结构148b可以通过图案化第二区域B中的第二导电层121b、第二下覆盖层124b、第二中间覆盖层136b和第二上覆盖层142b来形成。第二下覆盖层124b、第二中间覆盖层136b和第二上覆盖层142b可以形成第二覆盖结构143b。因此，如至少图5B所示，第二图案结构148b可以包括依次堆叠的导电层(第二导电层121b)和覆盖结构(第二覆盖结构143b)。因此，如至少图5A-图5B所示，第一图案结构148a和第二图案结构148b中的每个图案结构可以包括依次堆叠的导电层和覆盖结构。如至少图5B所示，第二覆盖结构143b可以包括包含绝缘层(例如第二中间覆盖层136b的材料)的多个覆盖层(例如第二下覆盖层124b、第二中间覆盖层136b和第二上覆盖层142b)。
第二图案结构148b可以是用于光刻工艺的对准标记或套刻标记。
第一开口145a可以具有第一宽度W1，第二开口145b可以具有大于第一宽度W1的第二宽度W2。
第二开口145b可以形成在第二场区10b上。
第二图案结构148b的限定第二开口145b的侧壁(或第二开口145b的侧壁)可以位于第二场区10b上。第二图案结构148b可以与第二有源区12b重叠，并且第二图案结构148b的一部分可以延伸到第二场区10b上。
参照图1、图3A、图3B、图3C、图6A、图6B和图6C，内间隔物层和中间间隔物层可以依次形成在具有第一图案结构148a和第二图案结构148b的基板5上，然后可以被各向异性地蚀刻。结果，第一内间隔物层151a和第一中间间隔物层154a(例如，一个或更多个第一间隔物层)可以形成在第一图案结构148a的侧壁148as上，第二内间隔物层151b和第二中间间隔物层154b(例如，一个或更多个第二间隔物层)可以形成在第二图案结构148b的侧壁148bs上。
第一内间隔物层151a和第二内间隔物层151b可以至少部分地包括基于氮化物的材料(例如硅氮化物等)。第一中间间隔物层154a和第二中间间隔物层154b可以至少部分地包括基于氧化物的材料(例如硅氧化物等)。
外间隔物层可以共形地形成在其上形成有第一内间隔物层151a和第二内间隔物层151b以及第一中间间隔物层154a和第二中间间隔物层154b的基板5上。
外间隔物层可以在第一区域A中形成为共形地覆盖第一图案结构148a的上表面、第一中间间隔物层154a以及第一开口145a的下表面的第一外间隔物层157a。因此，在形成图案结构(例如第一图案结构148a)之后，内间隔物层(例如第一内间隔物层151a)、中间间隔物层(例如第一中间间隔物层154a)和外间隔物层(例如第一外间隔物层157a)可以形成为依次堆叠在图案结构的侧壁(例如第一图案结构148a的侧壁148as)上。在一些实施方式中，如图6A-图6C所示，内间隔物层(例如第一内间隔物层151a)、中间间隔物层(例如第一中间间隔物层154a)和外间隔物层(例如第一外间隔物层157a)可以比外围栅极间隔物130的厚度130T薄，并可以具有比外围栅极间隔物130的高度大的高度(例如在垂直于或基本上垂直于基板5的上表面5s延伸的方向上)。外间隔物层可以在第二区域B中形成为共形地覆盖第二图案结构148b的上表面、第二中间间隔物层154b以及第二开口145b的下表面的第二外间隔物层157b。外间隔物层可以在第三区域C中形成为共形地覆盖第三上覆盖层142c的第三外间隔物层157c。第一至第三外间隔物层157a、157b和157c可以至少部分地包括基于氮化物的材料(例如硅氮化物等)。
在操作S15中，间隙填充材料层160可以形成在第一图案结构148a和第二图案结构148b上。间隙填充材料层160可以形成在第一至第三外间隔物层157a、157b和157c上。间隙填充材料层160可以填充第一开口145a和第二开口145b。间隙填充材料层160可以至少部分地包括基于氧化物的材料(例如硅氧化物等)。
参照图1、图3A、图3B、图3C、图7A和图7B，在操作S20中，间隙填充材料层160可以被平坦化以形成保留在第一开口145a中的第一间隙填充层160a和保留在第二开口145b中的第二间隙填充层160b。
间隙填充材料层160可以通过化学机械抛光(CMP)工艺来平坦化，直到暴露第一至第三上覆盖层142a、142b和142c的上表面。在一些示例实施方式中，间隙填充材料层160可以通过CMP工艺被进一步平坦化，使得第一至第三上覆盖层142a、142b和142c的上表面可以降低。
参照图1、图3A、图3B、图3C和图8，在操作S25中，第一间隙填充层160a可以被图案化以在第一开口145a中形成多个第一间隙填充图案160a'和围栏孔163。在第一开口145a中，围栏孔163中的每个单独的围栏孔163可以形成在单独的一组第一间隙填充图案160a'(例如，在每个第一开口145a内的一组间隙填充图案160a')当中相邻的第一间隙填充图案160a'之间。
在基于填充围栏孔163的操作S30中，围栏166可以形成在围栏孔163中，如至少图8所示。围栏166可以包括与第一间隙填充层160a和/或第二间隙填充层160b的材料(例如总材料成分)不同的材料(例如总材料成分)。围栏166可以至少部分地包括基于氮化物的材料(例如硅氮化物等)。
参照图1、图3A、图3B、图3C和图9，在操作S35中，可以去除第一间隙填充图案160a'并且可以形成接触孔169。接触孔169可以形成在第一区域A中并可以称为“第一接触孔”。
第一接触孔169可以通过去除第一间隙填充图案160a'并且还蚀刻在第一间隙填充图案160a'下面的第一外间隔物层157a和第一绝缘层109a以暴露每个第一有源区12a的一部分来形成。第一接触孔169可以暴露第一有源区12a中的第二杂质区15b。
参照图1、图3A、图3B、图3C和图10，初始下接触图案172可以形成为部分地填充第一接触孔169，使得每个第一接触孔169的至少一部分没有被初始下接触图案172填充。在一些示例实施方式中，初始下接触图案172可以被简单地称为“下接触图案”。初始下接触图案172可以至少部分地包括多晶硅。初始下接触图案172可以电连接到第二杂质区15b。第一外间隔物层157a的一部分和第一中间间隔物层154a的一部分可以被蚀刻。例如，第一外间隔物层157a的在第一接触孔169的上部169U中且在初始下接触图案172之上的部分和第一中间间隔物层154a的在第一接触孔169的上部169U中且在初始下接触图案172之上的部分可以通过蚀刻去除。因此，在形成初始下接触图案172之后，可以去除所述一个或更多个第一间隔物层的至少一部分。
在一些示例实施方式中并且如至少图10所示，相对于基板5的上表面5s，初始下接触图案172的上表面172U可以高于第一导电层121a的上表面。
上间隔物层175可以形成在第一接触孔169的上部169U的侧壁169s上。上间隔物层175可以至少部分地包括绝缘材料，例如基于氮化物的材料。
参照图1、图3A、图3B、图3C和图11，初始下接触图案172可以被部分地蚀刻以形成下接触图案172a，使得下接触图案172a部分地填充第一接触孔169。
在一些示例实施方式中，相对于基板5的上表面5s，下接触图案172a的上表面可以低于第一导电层121a的上表面。
参照图1、图3A、图3B、图3C和图12，在第三区域C中，可以形成第二接触孔178以暴露外围源极/漏极区133。
第二接触孔178可以在下接触图案172a形成在第一区域A中之后形成。第二接触孔178可以穿过(“延伸穿过”)上覆盖层142(例如第三上覆盖层142c)、外围层间绝缘层139和第三中间覆盖层136c以暴露外围源极/漏极区133。
参照图1、图3A、图3B、图3C、图13A、图13B和图13C，在操作S40中，接触材料层184可以形成在第一接触孔169中。接触材料层184可以形成在第一接触孔169中的下接触图案172a上。如至少图13A至图13C所示，接触材料层184可以形成在第一区域A中的下接触图案172a、第一图案结构148a和围栏166上以及在第三区域C中的上覆盖层142(例如第三上覆盖层142c)上和在第二接触孔178中。接触材料层184可以覆盖第一图案结构148a、第二图案结构148b、围栏166和第二间隙填充层160b。接触材料层184可以包括依次形成的阻挡材料层181a和金属层181b。阻挡材料层181a可以形成得比金属层181b薄。
在一些示例实施方式中，阻挡材料层181a可以至少部分地包括导电材料诸如Ti/TiN，金属层181b可以至少部分地包括金属诸如钨(W)。然而，阻挡材料层181a和金属层181b不限于此，例如可以至少部分地包括其它导电材料。
参照图1、图3A、图3B、图3C、图14A、图14B和图14C，在操作S45中，接触材料层184可以基于CMP工艺被平坦化以形成分别保留在第一接触孔169和第二接触孔178中的接触图案。
第一接触孔169中的接触图案可以指的是上接触图案187。在第一接触孔169中，接触材料层184可以被平坦化以在具有下接触图案172a的第一接触孔169中形成上接触图案187。上接触图案187可以形成在下接触图案172a上并电连接到下接触图案172a。
依次堆叠在每个第一接触孔169中的一个下接触图案172a和一个上接触图案187可以构成一个第一接触结构190a。因此，第一接触结构190a可以形成在第一接触孔169中。此外相应地，围栏166和第一接触结构190a可以形成在第一开口145a中。保留在第二接触孔178中的接触图案可以指的是第二接触结构190b。如至少图14C所示，单独的第二接触结构190b可以在每个外围源极/漏极区133上并可以延伸穿过上覆盖层142(例如第三上覆盖层142c)和外围层间绝缘层139。
第一接触结构190a可以分别形成在第一接触孔169中。第二接触结构190b可以分别形成在第二接触孔178中，并因此可以保留在单独的相应第二接触孔178中。因此，第一接触结构190a和第二接触结构190b可以基于平坦化接触材料层184来形成。如所示的，第一接触结构190a可以包括在第一接触孔169中的上接触图案187和在单独的相应上接触图案187上(例如下面)的下接触图案172a。如至少图14A所示，第一接触结构190a可以在第二杂质区15b上。如至少在图14A中进一步示出的，一个或更多个第一间隔物层(例如151a、154a和157a)可以在第一图案结构148a和第一接触结构190a之间。
将理解，如这里所述的，在另一元件“上”的元件可以在该另一元件“之上”、“下面”、“旁边”和/或“周围”。
上接触图案187和第二接触结构190b可以至少部分地包括相同的材料。例如，上接触图案187和第二接触结构190b中的每个可以至少部分地包括金属层181b以及覆盖金属层181b的侧壁和下表面的阻挡材料层181a。
第一至第三上覆盖层142a、142b和142c的部分可以通过用于平坦化接触材料层184的CMP工艺来平坦化，使得第一至第三上覆盖层142a、142b和142c的上表面可以降低。由于第一接触结构190a和第二接触结构190b通过接触材料层184的平坦化形成，所以第一接触结构190a的上表面190aU和第二接触结构190b的上表面190bU可以彼此共平面。例如，第一接触结构190a的上表面190aU和第二接触结构190b的上表面190bU可以相对于基板5的上表面5s位于相同的水平面处。第一接触结构190a的上表面190aU和第二接触结构190b的上表面190bU可以与第一上覆盖层142a的上表面142aU和第三上覆盖层142c的上表面142cU共平面。
在形成第一接触结构190a和第二接触结构190b之后，在第二区域B中，第二图案结构148b的第二开口145b中的第二间隙填充层160b的上表面160bU可以被暴露。将理解，平坦化接触材料层184以形成保留在第一接触孔169和第二接触孔178中的第一接触结构190a和第二接触结构190b可以暴露第一图案结构148a的一个或更多个上表面148aU、第二图案结构148b的一个或更多个上表面148bU以及第二间隙填充层160b的一个或更多个上表面160bU。
第二间隙填充层160b可以用于防止第二图案结构148b被用于平坦化接触材料层184的CMP工艺损坏。
参照图2、图3A、图3B、图3C和图15，在操作S50中可以去除第二开口145b中的第二间隙填充层160b。当去除第二间隙填充层160b时，第二外间隔物层157b可以暴露在第二开口145b中。
参照图2、图3A、图3B、图3C、图16A、图16B和图16C，在形成第一接触结构190a和第二接触结构190b之后，在操作S55中可以在基板5上形成上导电层192。上导电层192可以包括金属，例如钨。上导电层192可以覆盖第一区域A、第二区域B和第三区域C。因此，上导电层192可以覆盖具有第二开口145b的第二图案结构148b。
上导电层192的厚度192T可以比第二开口145b的深度145bT小(“少”)。因此，上导电层192可以覆盖第二开口145b的侧壁145bSW和下表面145bLS。如至少图16B所示，上导电层192可以覆盖第二图案结构148b的上表面148bU和侧壁148bs以及第二开口145b的下表面145bLS。
在第二区域B中，上导电层192可以包括覆盖第二图案结构148b的上表面的第一部分192a、覆盖第二图案结构148b的侧壁的第二部分192b以及覆盖第二开口145b的下表面的第三部分192c。上导电层192的第一部分192a和第三部分192c可以相对于基板5的上表面5s位于不同的水平面处。在第二区域B中，上导电层192可以包括形成台阶的第一至第三部分192a、192b和192c。
在操作S60中，掩模图案194可以基于使用由上导电层192覆盖的第二图案结构148b作为对准标记的光刻工艺形成。掩模图案194可以是光致抗蚀剂图案或通过使用光致抗蚀剂图案形成的硬掩模图案。
在第二区域B中，上导电层192的第一至第三部分192a、192b和192c可以形成台阶，因此对准标记可以通过覆盖具有第二开口145b的第二图案结构148b的上导电层192的台阶形成。
掩模图案194可以暴露第一区域A中的上导电层192的一部分和第三区域C中的上导电层192的一部分。在一些示例实施方式中，掩模图案194可以暴露第二区域B中的上导电层192。
参照图2、图3A、图3B、图3C、图17A和图17B，在操作S65中，上导电层192可以被图案化(例如使用掩模图案194作为蚀刻掩模蚀刻)，以形成多个上导电图案196，其可以包括第一区域A中的导电垫和第三区域C中的导电布线。
上导电图案196可以在第一区域A中包括分别电连接到第一接触结构190a的导电垫196a。如所示的，上导电图案196可以包括在相应的第一接触结构190a上并接触第一接触结构190a的相应上表面190aU的导电垫196a(第一上导电图案)。导电垫196a可以每个接触单独的上覆盖层(例如第一上覆盖层142a)的上表面(例如142aU)的至少一部分。如至少图18B所示，上导电层192可以保留在第二区域B中，例如保留在第二开口145b中。上导电图案196可以在第三区域C中包括导电布线196c。
上导电层192可以使用掩模图案194作为蚀刻掩模来蚀刻以在第一区域A中形成导电垫196a和在第三区域C中形成导电布线196c。如图16B所示，上导电层192可以通过掩模图案194的覆盖而留在第二区域B中没有去除。
在第三区域C中，导电布线196c可以包括与单独的相应第二接触结构190b重叠且电连接到该第二接触结构190b的第一导电布线196c_1以及在第一导电布线196c_1之间的第二导电布线196c_2，其中第二导电布线196c_2在与基板5的上表面5s垂直或基本上垂直(例如，在制造公差和/或材料公差内垂直)延伸的方向上与外围栅极结构127重叠。
在一些示例实施方式中，导电布线196c中的至少一些可以具有比外围栅极结构127的宽度小的宽度。
上导电层192可以在第一区域A中被蚀刻以形成导电垫196a和在导电垫196a之间的第三开口198a，并可以在第三区域C中被蚀刻以形成导电布线196c和在导电布线196c之间的第四开口198b。
每个导电垫196a可以接触第一接触结构190a中的对应一个的上表面的一部分，并可以接触与第一接触结构190a中的所述对应一个直接相邻的第一覆盖结构143a的上表面的一部分。
在第一区域A中，上导电层192可以被蚀刻以形成导电垫196a，然后可以继续执行蚀刻工艺直到暴露第一中间间隔物层154a，使得第三开口198a可以被形成。相对于基板5的上表面5s，第三开口198a的下表面可以低于第一上覆盖层142a的下表面。
在第三区域C中，上导电层192可以被蚀刻以形成导电布线196c，然后第三上覆盖层142c可以被继续蚀刻，使得第四开口198b可以被形成。相对于基板5的上表面5s，第四开口198b的下表面可以低于第三上覆盖层142c的下表面。
在一些示例实施方式中，在第一区域A中，被第三开口198a暴露的第一中间间隔物层154a可以至少部分地包括气隙。例如，可以去除第一区域A中由第三开口198a暴露的第一中间间隔物层154a，从而可以形成气隙。
参照图2、图3A、图3B、图3C、图18A、图18B和图18C，可以去除掩模图案194。参照图2、图3A、图3B、图3C、图18A、图18B和图18C，绝缘层202可以形成在基板5上。绝缘层202可以至少部分地包括硅氮化物。绝缘层202可以形成为具有比第二开口145b的深度小的厚度。在第一区域A和第三区域C中，绝缘层202可以填充第三开口198a和第四开口198b，并且在第二区域B中，绝缘层202可以沿着上导电层192的表面共形地形成。
参照图2、图3A、图3B、图3C、图19A、图19B和图19C，绝缘层202可以被回蚀刻直到导电垫196a的上表面、导电布线196c的上表面以及上导电层192的第一部分192a和第三部分192c被暴露。因此，绝缘层202可以在第一区域A中形成为保留在第三开口198a中的第一绝缘图案202a，在第二区域B中形成为保留在上导电层192的第二部分192b的一侧的第二绝缘图案202b，在第三区域C中形成为保留在第四开口198b中的第三绝缘图案202c。
参照图2、图3A、图3B、图3C、图20A、图20B、图20C和图21，可以在基板5上形成蚀刻停止层204。蚀刻停止层204可以至少部分地包括硅氮化物。蚀刻停止层204可以覆盖导电垫196a、导电布线196c、上导电层192、第一至第三绝缘图案202a、202b和202c。
在第一区域A中，可以形成数据存储元件218。例如，数据存储元件218可以是易失性存储器件(诸如动态随机存取存储器(DRAM))的单元电容器。例如，数据存储元件218可以包括穿过蚀刻停止层204并电连接到导电垫196a的第一电极210、电容器电介质层213以及覆盖电容器电介质层213的第二电极216。在一些示例实施方式中，数据存储元件218可以是非易失性存储器件(诸如磁阻随机存取存储器(MRAM))的数据存储元件。
可以形成上层间绝缘层220。在第一区域A中，上层间绝缘层220可以形成为覆盖数据存储元件218。在第二区域B中，上层间绝缘层220可以形成在蚀刻停止层204上以填充第二开口145b的其余部分并覆盖第二图案结构148b。在第三区域C中，上层间绝缘层220可以形成在蚀刻停止层204上。上层间绝缘层220可以至少部分地包括硅氧化物。上层间绝缘层220可以在形成数据存储元件218之后形成。
在第三区域C中，上接触结构223可以形成为穿过上层间绝缘层220并电连接到导电布线196c。
将参照图3A、图3B、图3C、图20A、图20B、图20C和图21描述通过根据本发明构思的前述示例实施方式的制造半导体器件的方法形成的半导体器件的示例。图21是图20A的部分“D”的放大图。参照上述制造半导体器件的方法，可以更容易地理解将参照图3A至图3C、图20A至图20C和图21描述的半导体器件的结构。
参照图3A、图3B、图3C、图20A、图20B、图20C和图21，可以提供包括第一区域A、第二区域B和第三区域C的基板5。基板5可以是半导体基板。
在一些示例实施方式中，第一区域A可以是存储单元阵列区，第二区域B可以是用于光刻工艺的对准标记区，第三区域C可以是外围电路区。第二区域B可以是用于光刻工艺的套刻标记区。
在一些示例实施方式中，可以省略第二区域B。
场区10可以设置在基板5中，场区10可以包括第一至第三场区10a-10c并限定有源区。例如，由第一场区10a限定的第一有源区12a可以设置在第一区域A中，由第三场区10c限定的第三有源区12c可以设置在第三区域C中。围绕第二场区10b的第二有源区12b可以设置在第二区域B中。第一有源区12a可以被称为单元有源区，第三有源区12c可以被称为外围有源区。
横穿第一有源区12a和第一场区10a的单元栅极沟槽25可以设置在第一区域A中。单元栅极结构80可以设置在单元栅极沟槽25中。第一杂质区15a和第二杂质区15b可以设置在第一有源区12a中。第一杂质区15a和第二杂质区15b可以是单元源极/漏极区。单元栅极沟槽25可以横穿在第一杂质区15a和第二杂质区15b之间。
单元栅极结构80可以包括单元栅极绝缘层30、单元栅极电极50和单元栅极覆盖层60。单元栅极绝缘层30可以设置在单元栅极电极50与每个第一有源区12a之间。单元栅极覆盖层60可以设置在单元栅极电极50上。
第一绝缘层109a可以设置在第一区域A中，第二绝缘层109b可以设置在第二区域B中。
具有第一开口145a的第一图案结构148a可以设置在第一区域A中。第一图案结构148a可以设置在第一绝缘层109a上。第一图案结构148a可以包括依次堆叠的第一导电层121a和第一覆盖结构143a。第一覆盖结构143a可以包括依次堆叠的第一下覆盖层124a、第一中间覆盖层136a和第一上覆盖层142a。第一图案结构148a可以包括位线接触插塞114，该位线接触插塞114穿过第一绝缘层109a并电连接第一导电层121a和第一杂质区15a。
第二图案结构148b可以设置在第二区域B中。第二图案结构148b可以设置在第二绝缘层109b上。第二图案结构148b可以包括依次堆叠的第二导电层121b和第二覆盖结构143b。第二覆盖结构143b可以包括依次堆叠的第二下覆盖层124b、第二中间覆盖层136b和第二上覆盖层142b。
外围栅极结构127可以设置在第三区域C(即外围电路区)中。因此，外围栅极结构127可以包括第三绝缘层(即外围栅极绝缘层)109c、第三导电层(即外围栅极电极)121c以及第三下覆盖层(即外围下覆盖层)124c。
外围栅极间隔物130可以设置在外围栅极结构127的侧壁上。
在第三区域C中，外围层间绝缘层139可以设置在外围栅极结构127周围。第三中间覆盖层(即外围中间覆盖层)136c可以设置为插设在外围层间绝缘层139和外围栅极间隔物130之间，在外围层间绝缘层139和基板5之间延伸，并覆盖外围栅极结构127的上表面。第三上覆盖层(即外围上覆盖层)142c可以设置在外围层间绝缘层139和外围中间覆盖层136c上。
第一绝缘层109a和第二绝缘层109b中的每个可以包括下绝缘层103和在下绝缘层103上的上绝缘层106。
第一至第三导电层121a、121b和121c可以包括相同的材料。例如，第一至第三导电层121a、121b和121c中的每个可以包括第一材料层112、第二材料层116和第三材料层118。位线接触插塞114可以接触第一导电层121a的第一材料层112，并可以穿过第一绝缘层109a以电连接到第一杂质区15a。第一至第三下覆盖层124a、124b和124c可以包括相同的材料。
在第三区域C中，外围栅极结构127可以横穿第三有源区12c并可以延伸到第三场区10c上。外围源极/漏极区133可以设置在第三有源区12c中且在外围栅极结构127的相反两侧。
在第一区域A中，第一图案结构148a可以包括彼此间隔开的多个线性结构。第一开口145a可以被限定在间隔开的线性结构之间。
第一接触结构190a和围栏166可以设置在第一图案结构148a的第一开口145a中。每个第一接触结构190a可以包括依次堆叠的一个下接触图案172a和一个上接触图案187。第一接触结构190a可以电连接到第二杂质区15b。
第二接触结构190b可以设置在每个外围源极/漏极区133上，并可以穿过外围层间绝缘层139和外围上覆盖层142c。
第一接触结构190a的上表面、第二接触结构190b的上表面和外围上覆盖层142c的上表面可以彼此共平面。
导电垫196a和导电布线196c可以设置在基板5上。导电垫196a可以电连接到第一接触结构190a。导电布线196c可以包括与第二接触结构190b重叠并电连接到第二接触结构190b的第一导电布线196c_1以及在第一导电布线196c_1之间的第二导电布线196c_2。第二导电布线196c_2可以与外围栅极结构127重叠。
每个导电垫196a可以接触第一接触结构190a中的对应一个的上表面的一部分，并可以接触与第一接触结构190a中的所述对应一个直接相邻的第一覆盖结构143a的上表面的一部分。
钝角θ可以形成在第一上覆盖层142a的与导电垫196a之一接触的上表面142aU与第一上覆盖层142a的面对第一接触结构190a的上接触图案187的侧壁142S之间。
一个或更多个第一间隔物层可以设置在第一图案结构148a和第一接触结构190a之间。例如，第一内间隔物层151a、第一中间间隔物层154a和第一外间隔物层157a可以设置在第一图案结构148a的一部分和第一接触结构190a之间，上间隔物层175可以设置在第一中间间隔物层154a上。第一中间间隔物层154a可以设置在第一内间隔物层151a与第一外间隔物层157a之间。在一些示例实施方式中，第一间隔物层的高度大于外围栅极间隔物130的高度，并且第一间隔物层的厚度小于外围栅极间隔物130的厚度。在一些示例实施方式中，第一中间间隔物层154a可以是气隙。
第一绝缘图案202a可以设置在导电垫196a之间，并可以向下延伸以具有相对于基板5的上表面5s的比第一上覆盖层142a的下表面低的下表面。第三绝缘图案202c可以设置在导电布线196c之间，并可以向下延伸以穿过外围上覆盖层142c。
数据存储元件218可以设置在导电垫196a上。数据存储元件218可以应用于易失性存储器件或非易失性存储器件。
上接触结构(即外围接触结构)223可以设置在第一导电布线196c_1上。
上层间绝缘层220可以设置在第二开口145b中并可以向上延伸以覆盖第二图案结构148b的上部。上导电层192可以设置在上层间绝缘层220和第二图案结构148b的侧壁之间、在上层间绝缘层220和第二开口145b的下表面之间以及在上层间绝缘层220和第二图案结构148b的上表面之间。
蚀刻停止层204可以设置在上导电层192和上层间绝缘层220之间。第二绝缘图案202b可以设置在上层间绝缘层220和第二图案结构148b的侧壁之间以及在蚀刻停止层204和上导电层192之间。第二内间隔物层151b、第二中间间隔物层154b和第二外间隔物层157b可以设置在上导电层192和第二图案结构148b的侧壁之间。
根据本发明构思的一些示例实施方式，在通过由CMP工艺使接触材料层184平坦化而形成保留在第一接触孔169和第二接触孔178中的接触图案的操作S45中，第二间隙填充层160b可以保护或防止第二图案结构148b被CMP工艺损坏。
根据本发明构思的一些示例实施方式，在操作S60中，掩模图案194可以通过使用由上导电层192覆盖的第二图案结构148b作为对准标记的光刻工艺来形成。因此，由于未损坏的第二图案结构148b用于对准标记，所以可以提高光刻工艺的成品率。
尽管已经参照本发明构思的一些示例实施方式示出和描述了本发明构思，但是本领域普通技术人员将理解，在不脱离本发明构思的精神和范围的情况下，可以对其进行形式和细节上的各种改变，本发明构思的范围由权利要求书阐述。
本申请要求于2019年1月10日在韩国知识产权局提交的韩国专利申请第10-2019-0003176号的优先权，其公开内容通过引用整体地结合于此。

Claims (20)

1.一种制造半导体器件的方法，所述方法包括：
在基板上形成第一图案结构和第二图案结构，所述第一图案结构具有第一开口，所述第二图案结构具有第二开口，所述第二开口的宽度大于所述第一开口的宽度；
在所述第二开口中形成间隙填充层；
在所述第一开口中形成围栏和接触结构；
去除所述第二开口中的所述间隙填充层；
形成覆盖所述第一图案结构、所述第二图案结构、所述围栏和所述接触结构的上导电层，所述上导电层的厚度小于所述第二开口的深度，所述上导电层覆盖所述第二图案结构的上表面和侧壁以及所述第二开口的下表面；
基于使用所述第二图案结构作为对准标记的光刻工艺来形成掩模图案；
使用所述掩模图案蚀刻所述上导电层以形成多个上导电图案；以及
去除所述掩模图案。
2.根据权利要求1所述的方法，其中在所述第二开口中形成所述间隙填充层包括：
在所述第一图案结构和所述第二图案结构上形成间隙填充材料层；以及
平坦化所述间隙填充材料层以在所述第一开口中形成单独的第一间隙填充层以及在所述第二开口中形成单独的第二间隙填充层。
3.根据权利要求2所述的方法，其中在所述第一开口中形成所述围栏和所述接触结构包括：
图案化所述第一间隙填充层以在所述第一开口中形成第一间隙填充图案和在所述第一开口内的一组所述第一间隙填充图案当中相邻的所述第一间隙填充图案之间形成围栏孔；
填充所述围栏孔以形成所述围栏；
去除所述第一间隙填充图案以形成接触孔；以及
在所述接触孔中形成所述接触结构。
4.根据权利要求3所述的方法，其中在所述接触孔中形成所述接触结构包括：
在所述接触孔中形成接触材料层，所述接触材料层覆盖所述第一图案结构、所述第二图案结构、所述围栏和所述第二间隙填充层；以及
平坦化所述接触材料层，以形成保留在所述接触孔中的所述接触结构并暴露所述第一图案结构的上表面和所述第二图案结构的上表面以及所述第二间隙填充层的上表面。
5.根据权利要求4所述的方法，其中在所述接触孔中形成所述接触结构包括：
在形成所述接触材料层之前，在所述接触孔中形成初始下接触图案并部分地蚀刻所述初始下接触图案以在所述接触孔中形成下接触图案，使得所述接触材料层形成在所述接触孔中的所述下接触图案上；以及
平坦化所述接触材料层以在具有所述下接触图案的所述接触孔中形成上接触图案。
6.根据权利要求5所述的方法，还包括：
在形成所述间隙填充材料层之前，在所述第一图案结构的侧壁上形成一个或更多个第一间隔物层，以及
在形成所述间隙填充材料层之前，在所述第二图案结构的侧壁上形成一个或更多个第二间隔物层。
7.根据权利要求6所述的方法，还包括：
在形成所述初始下接触图案之后，去除所述一个或更多个第一间隔物层的至少一部分。
8.根据权利要求1所述的方法，其中所述第一图案结构和所述第二图案结构中的每个图案结构包括依次堆叠的导电层和覆盖结构。
9.根据权利要求8所述的方法，其中
所述覆盖结构包括多个覆盖层，并且
所述多个覆盖层包括绝缘材料。
10.根据权利要求1所述的方法，其中所述围栏包括与所述间隙填充层的材料不同的材料。
11.根据权利要求1所述的方法，其中所述上导电图案包括接触所述接触结构的上表面的第一上导电图案。
12.根据权利要求11所述的方法，其中所述上导电层保留在所述第二开口中。
13.一种制造半导体器件的方法，所述方法包括：
形成依次堆叠在包括第一区域、第二区域和第三区域的基板上的导电层和下覆盖层；
图案化所述第三区域中的所述导电层和所述下覆盖层以形成外围栅极结构；
在所述第三区域中的所述外围栅极结构的侧壁上形成外围层间绝缘层；
在所述第一区域中的所述下覆盖层上、在所述第二区域中的所述下覆盖层上、在所述第三区域中的所述外围层间绝缘层上和在所述第三区域中的所述外围栅极结构上形成上覆盖层；
图案化所述第一区域中和所述第二区域中的所述导电层、所述下覆盖层和所述上覆盖层，以在所述第一区域中形成第一图案结构和在所述第二区域中形成第二图案结构，所述第一图案结构具有第一开口，所述第二图案结构具有第二开口，所述第二开口的宽度大于所述第一开口的宽度；
在所述第二开口中形成间隙填充层；
在所述第一开口中形成围栏和接触结构；
去除所述第二开口中的所述间隙填充层；
形成覆盖所述第一图案结构、所述第二图案结构、所述围栏和所述接触结构的上导电层，所述上导电层覆盖所述第二图案结构的上表面和侧壁以及所述第二开口的下表面，所述上导电层的厚度小于所述第二开口的深度；以及
图案化所述上导电层以形成上导电图案。
14.根据权利要求13所述的方法，还包括：
在形成所述外围层间绝缘层之前，形成绝缘衬层。
15.根据权利要求13所述的方法，其中所述外围层间绝缘层包括与所述下覆盖层的材料和所述上覆盖层的材料不同的材料。
16.根据权利要求13所述的方法，其中
在所述第二开口中形成所述间隙填充层包括
在所述第一图案结构和所述第二图案结构上形成间隙填充材料层，以及
平坦化所述间隙填充材料层以形成所述间隙填充层，所述间隙填充层包括在所述第一开口中的第一间隙填充层和在所述第二开口中的第二间隙填充层；和
在所述第一开口中形成所述围栏和所述接触结构包括
图案化所述第一间隙填充层以在所述第一开口中形成第一间隙填充图案和在所述第一开口内的一组所述第一间隙填充图案当中相邻的所述第一间隙填充图案之间形成围栏孔，
填充所述围栏孔以形成所述围栏，
去除所述第一间隙填充图案以形成接触孔，以及
在所述接触孔中形成所述接触结构。
17.一种制造半导体器件的方法，所述方法包括：
形成依次堆叠在包括存储单元阵列区和外围电路区的基板上的导电层和下覆盖层；
图案化所述外围电路区中的所述导电层和所述下覆盖层以形成外围栅极结构；
在所述外围电路区中的所述外围栅极结构的侧壁上形成外围层间绝缘层；
在所述存储单元阵列区中的所述下覆盖层上以及在所述外围电路区中的所述外围层间绝缘层和所述外围栅极结构上形成上覆盖层；
图案化所述存储单元阵列区中的所述导电层、所述下覆盖层和所述上覆盖层，以形成具有开口的图案结构；
在所述开口中形成围栏和第一接触孔；
形成部分地填充所述第一接触孔的下接触图案；
在所述外围电路区中形成穿过所述上覆盖层和所述外围层间绝缘层的第二接触孔；
在所述存储单元阵列区中的所述下接触图案、所述图案结构和所述围栏上以及在所述外围电路区中的所述上覆盖层上和所述第二接触孔中形成接触材料层；以及
平坦化所述接触材料层以形成第一接触结构和第二接触结构，
其中所述第一接触结构包括在所述第一接触孔中的上接触图案以及在所述上接触图案中的单独的相应上接触图案下面的所述下接触图案，并且
所述第二接触结构保留在所述第二接触孔中。
18.根据权利要求17所述的方法，还包括：
在形成所述第一接触结构和所述第二接触结构之后，在所述基板上形成上导电层；以及
图案化所述上导电层以在所述存储单元阵列区中形成导电垫以及在所述外围电路区中形成导电布线，
其中所述导电垫电连接到所述第一接触结构中的单独的相应第一接触结构，
其中所述导电布线包括电连接到所述第二接触结构的第一导电布线和在垂直于所述基板的上表面延伸的方向上与所述外围栅极结构重叠的第二导电布线。
19.根据权利要求17所述的方法，还包括：
在形成所述图案结构之后，形成依次堆叠在所述图案结构的侧壁上的内间隔物层、中间间隔物层和外间隔物层。
20.根据权利要求17所述的方法，还包括：
在所述基板中形成限定单元有源区和外围有源区的场区；
在所述存储单元阵列区中形成横穿所述单元有源区并延伸到所述场区的栅极沟槽；
在所述栅极沟槽中形成单元栅极结构；以及
在形成所述导电层之前，在所述基板上形成绝缘层。
CN202010027445.4A 2019-01-10 2020-01-10 半导体器件 Active CN111430308B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0003176 2019-01-10
KR1020190003176A KR102499041B1 (ko) 2019-01-10 2019-01-10 반도체 소자 형성 방법

Publications (2)

Publication Number Publication Date
CN111430308A true CN111430308A (zh) 2020-07-17
CN111430308B CN111430308B (zh) 2023-07-18

Family

ID=71517976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010027445.4A Active CN111430308B (zh) 2019-01-10 2020-01-10 半导体器件

Country Status (3)

Country Link
US (2) US11011526B2 (zh)
KR (1) KR102499041B1 (zh)
CN (1) CN111430308B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114188282A (zh) * 2020-09-14 2022-03-15 长鑫存储技术有限公司 半导体器件及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102323253B1 (ko) 2019-06-21 2021-11-09 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조방법
CN113053808B (zh) * 2021-03-18 2022-06-17 长鑫存储技术有限公司 半导体结构制作方法及半导体结构
US11610900B2 (en) * 2021-05-07 2023-03-21 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor memory device
US20230337424A1 (en) * 2022-04-15 2023-10-19 Winbond Electronics Corp. Memory device and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040016964A1 (en) * 2002-07-26 2004-01-29 Ji-Young Kim Semiconductor device with self-aligned junction contact hole and method of fabricating the same
CN101174579A (zh) * 2006-10-23 2008-05-07 三星电子株式会社 具有精细接触孔的半导体器件的制造方法
US20160064277A1 (en) * 2014-08-27 2016-03-03 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices using nanowires
CN107017276A (zh) * 2015-10-27 2017-08-04 三星电子株式会社 存储器装置及其制造方法
CN107104121A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件以及制造存储器件的方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365523B1 (en) 1998-10-22 2002-04-02 Taiwan Semiconductor Maufacturing Company Integrated high density plasma chemical vapor deposition (HDP-CVD) method and chemical mechanical polish (CMP) planarizing method for forming patterned planarized aperture fill layers
KR100421037B1 (ko) 2001-03-14 2004-03-03 삼성전자주식회사 반도체소자의 제조방법
KR100899060B1 (ko) 2001-08-17 2009-05-25 에이씨엠 리서치, 인코포레이티드 평탄화 방법 및 전해 연마의 조합을 이용한 반도체 구조형성 방법
US20040253809A1 (en) 2001-08-18 2004-12-16 Yao Xiang Yu Forming a semiconductor structure using a combination of planarizing methods and electropolishing
KR100679257B1 (ko) 2004-11-26 2007-02-05 삼성전자주식회사 매립형 커패시터의 제조방법
KR100712521B1 (ko) 2005-07-28 2007-04-30 삼성전자주식회사 금속-절연체-금속형 커패시터의 제조 방법
KR100831256B1 (ko) 2006-12-12 2008-05-22 동부일렉트로닉스 주식회사 반도체 소자의 ｃｍｐ 향상 방법
DE102007009902A1 (de) 2007-02-28 2008-09-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren von Ungleichmäßigkeiten während des chemisch-mechanischen Polierens von überschüssigem Metall in einer Metallisierungsebene von Mikrostrukturbauelementen
JP2010245374A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置及びその製造方法
KR101758312B1 (ko) * 2010-10-18 2017-07-17 삼성전자주식회사 매립형 채널 어레이 트랜지스터를 포함하는 반도체 소자
JP5737922B2 (ja) * 2010-12-14 2015-06-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体デバイスの製造方法
KR101874586B1 (ko) * 2012-08-06 2018-07-04 삼성전자주식회사 포토키를 이용한 반도체 소자의 제조 방법
KR101991943B1 (ko) * 2012-11-13 2019-06-25 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102032369B1 (ko) * 2013-05-06 2019-10-15 삼성전자주식회사 랜딩 패드를 구비하는 반도체 소자
KR101978969B1 (ko) * 2013-06-17 2019-05-17 삼성전자주식회사 반도체 소자
KR102059863B1 (ko) * 2013-08-30 2019-12-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20150044616A (ko) * 2013-10-17 2015-04-27 삼성전자주식회사 반도체 소자의 제조 방법
KR102185661B1 (ko) * 2014-02-07 2020-12-02 삼성전자주식회사 비트 라인 구조체 및 스토리지 컨택 플러그를 포함하는 반도체 소자
KR101719901B1 (ko) 2014-05-13 2017-03-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 가변 높이 층을 평면 리세싱 또는 제거하기 위한 ｃｍｐ 친화적 코팅
KR102271773B1 (ko) * 2014-09-16 2021-07-01 삼성전자주식회사 반도체 소자 제조 방법
KR102321390B1 (ko) * 2014-12-18 2021-11-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102188063B1 (ko) * 2015-01-21 2020-12-07 삼성전자 주식회사 반도체 소자
US10748906B2 (en) * 2015-05-13 2020-08-18 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR102403604B1 (ko) * 2015-08-31 2022-05-30 삼성전자주식회사 에어 스페이서를 갖는 반도체 소자 및 그 제조 방법
KR102452290B1 (ko) * 2015-09-04 2022-12-01 에스케이하이닉스 주식회사 반도체구조물 및 그 제조 방법
KR102424964B1 (ko) * 2015-09-23 2022-07-25 삼성전자주식회사 반도체 소자 및 그 제조방법
KR102504258B1 (ko) * 2016-05-04 2023-02-28 삼성전자주식회사 반도체 소자 및 이의 제조방법
US10026694B2 (en) * 2016-09-30 2018-07-17 Samsung Electronics Co., Ltd. Semiconductor devices with alignment keys
KR102695014B1 (ko) * 2016-12-20 2024-08-13 삼성전자주식회사 반도체 소자
KR102371892B1 (ko) * 2017-05-25 2022-03-08 삼성전자주식회사 확대된 콘택홀과 랜딩 패드를 갖는 반도체 소자 형성 방법 및 관련된 소자
KR102630510B1 (ko) * 2017-09-19 2024-01-30 삼성전자주식회사 반도체 메모리 장치 및 이의 제조 방법
KR102495258B1 (ko) * 2018-04-24 2023-02-03 삼성전자주식회사 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040016964A1 (en) * 2002-07-26 2004-01-29 Ji-Young Kim Semiconductor device with self-aligned junction contact hole and method of fabricating the same
CN101174579A (zh) * 2006-10-23 2008-05-07 三星电子株式会社 具有精细接触孔的半导体器件的制造方法
US20160064277A1 (en) * 2014-08-27 2016-03-03 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices using nanowires
CN107017276A (zh) * 2015-10-27 2017-08-04 三星电子株式会社 存储器装置及其制造方法
CN107104121A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件以及制造存储器件的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114188282A (zh) * 2020-09-14 2022-03-15 长鑫存储技术有限公司 半导体器件及其制备方法
WO2022052593A1 (zh) * 2020-09-14 2022-03-17 长鑫存储技术有限公司 半导体器件及其制备方法
CN114188282B (zh) * 2020-09-14 2022-10-28 长鑫存储技术有限公司 半导体器件及其制备方法
US11495603B1 (en) 2020-09-14 2022-11-08 Changxin Memory Technologies, Inc. Semiconductor device and its preparation method

Also Published As

Publication number Publication date
CN111430308B (zh) 2023-07-18
US20200227315A1 (en) 2020-07-16
KR102499041B1 (ko) 2023-02-14
US11011526B2 (en) 2021-05-18
KR20200087367A (ko) 2020-07-21
US11581318B2 (en) 2023-02-14
US20210242215A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
CN111430308B (zh) 半导体器件
KR101076888B1 (ko) 반도체 소자의 연결 배선체 및 형성 방법
KR101076881B1 (ko) 반도체 소자의 배선 및 형성 방법
KR100434505B1 (ko) 다마신 배선을 이용한 반도체 소자의 제조방법
JP2003188252A (ja) 半導体装置及びその製造方法
KR20160084194A (ko) 반도체 소자 및 이의 제조방법
KR20110028971A (ko) 사이즈가 구별되는 2종의 콘택 홀을 1회 포토 공정으로 형성하는 반도체 소자의 제조방법
US20120205805A1 (en) Semiconductor device and method of manufacturing the same
US20050272250A1 (en) Method of forming self-aligned contact and method of manufacturing semiconductor memory device by using the same
KR100753154B1 (ko) 비휘발성 메모리 소자 및 그 형성 방법
JP2013051415A (ja) 半導体素子及びその製造方法
KR20190123170A (ko) 반도체 소자의 제조 방법
US7928494B2 (en) Semiconductor device
KR100583964B1 (ko) 도드라진 셀 랜딩패드를 갖는 반도체소자 및 그 제조방법
KR20210089278A (ko) 반도체 메모리 장치 및 이의 제조 방법
KR101168606B1 (ko) 반도체 장치의 배선 구조물 및 이의 형성 방법
US7777265B2 (en) Semiconductor device having contact barrier and method of manufacturing the same
US7521351B2 (en) Method for forming a semiconductor product and semiconductor product
US6696339B1 (en) Dual-damascene bit line structures for microelectronic devices and methods of fabricating microelectronic devices
KR101213728B1 (ko) 반도체 소자의 형성 방법
JP2008010738A (ja) 半導体装置およびその製造方法
CN113972212A (zh) 半导体装置
KR20040063352A (ko) 반도체 장치 형성 방법
TW202329407A (zh) 包括含碳接觸柵的半導體裝置
KR20230137161A (ko) 반도체 메모리 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant