CN113053808B - 半导体结构制作方法及半导体结构 - Google Patents
半导体结构制作方法及半导体结构 Download PDFInfo
- Publication number
- CN113053808B CN113053808B CN202110290442.4A CN202110290442A CN113053808B CN 113053808 B CN113053808 B CN 113053808B CN 202110290442 A CN202110290442 A CN 202110290442A CN 113053808 B CN113053808 B CN 113053808B
- Authority
- CN
- China
- Prior art keywords
- insulating
- layer
- substrate
- sacrificial
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明实施例属于半导体结构作技术领域,具体涉及一种半导体结构制作方法及半导体结构。本发明实施例旨在解决相关技术中制作缝隙过程复杂的问题。制作方法具体包括:在基底上形成位线结构;每一位线背离基底的一侧具有绝缘块;在绝缘块背离基底的顶部形成遮挡部,遮挡部在基底的投影面积大于绝缘块在基底上的投影面积;在位线和绝缘块的侧壁上形成绝缘侧壁,遮挡部对应的绝缘侧壁内形成向基底延伸的缝隙。由于遮挡部在基底的投影面积大于位线结构在基底上的投影面积,在形成绝缘侧壁的过程中,遮挡部和基底之间的区域会提前封口,进而在遮挡部对应的绝缘侧壁内形成向基底延伸的缝隙,简化了制作过程,降低了制作难度。
Description
技术领域
本发明实施例涉及半导体结构作技术领域,尤其涉及一种半导体结构制作方法及半导体结构。
背景技术
动态随机存储器(Dynamic Random Access Memory,DRAM)是一种较为常见的存储设备。动态随机存储器包括晶体管结构以及电容结构,晶体管结构中的晶体管与电容结构中的电容电连接,以通过晶体管读取电容内的数据、或者向电容内写入数据。
相关技术中,晶体管结构包括基底、以及设置在基底上的位线结构,位线结构包括平行且间隔设置的多个位线,位线之间形成有用于连接电容结构的金属插塞;为了避免金属插塞与位线之间形成电容,常在每一位线中垂直于基底的侧壁上形成绝缘侧壁,并且在绝缘侧壁内部形成缝隙。制作时,在位线的侧壁上依次形成第一绝缘侧壁、牺牲层以及第二绝缘侧壁,之后去除牺牲层,以使得第一绝缘侧壁和第二绝缘侧壁构成的绝缘侧壁内部形成缝隙。
然而,采用相关技术中的方法形成缝隙,制作过程复杂,制作难度大。
发明内容
本发明实施例提供一种半导体结构制作方法及半导体结构,用以解决相关技术中制作缝隙过程复杂,制作难度大的技术问题。
本发明实施例提供一种半导体结构制作方法,所述制作方法包括:
提供基底;
在所述基底上形成位线结构,所述位线结构包括多个平行且间隔设置的位线;每一所述位线背离所述基底的一侧具有绝缘块;
在所述绝缘块背离所述基底的顶部形成遮挡部,所述遮挡部在所述基底的投影面积大于所述绝缘块在所述基底上的投影面积;
在所述位线和所述绝缘块的侧壁上形成绝缘侧壁,所述遮挡部对应的所述绝缘侧壁内形成向所述基底延伸的缝隙。
在一种可实现方式中,在所述绝缘块背离所述基底的顶部形成遮挡部,所述遮挡部的在所述基底的投影面积大于所述绝缘块在所述基底的上的投影面积包括:
在所述绝缘块和所述位线的侧壁上形成牺牲侧壁,所述牺牲侧壁的高度大于所述绝缘块和所述位线的高度之和,所述绝缘侧壁背离所述基底的顶端具有牺牲块,所述牺牲块沿着远离所述基底的方向截面面积逐渐减小;
形成覆盖层,部分所述覆盖层填充在所述位线两侧的所述牺牲块之间,以形成所述遮挡部。
在一种可实现方式中,所述覆盖层覆盖所述牺牲块的顶部;
形成所述覆盖层之后还包括:对所述覆盖层进行减薄处理,以形成位于所述位线两侧的所述牺牲块之间的所述遮挡部。
在一种可实现方式中,在所述绝缘块和所述位线的侧壁上形成牺牲侧壁包括:
形成覆盖所述位线侧壁、相邻位线之间的基底以及所述绝缘块的侧壁和顶部的第一牺牲层;
去除位于所述绝缘块顶部的第一牺牲层,以形成所述牺牲侧壁。
在一种可实现方式中,蚀刻所述牺牲侧壁的顶部,以形成所述牺牲块。
在一种可实现方式中,所述牺牲块的顶面为曲面。
在一种可实现方式中,在去除位于所述绝缘块顶部的所述第一牺牲层后,还包括去除部分所述绝缘块,以使得所述牺牲侧壁的高度大于所述绝缘块和所述位线的高度之和。
在一种可实现方式中,所述绝缘块包括层叠设置的第一绝缘块和第二绝缘块,所述第一绝缘块位于所述第二绝缘块和所述位线之间;
去除部分所述绝缘块,以使得所述牺牲侧壁的高度大于所述绝缘块和所述位线的高度之和包括:去除所述第二绝缘块。
在一种可实现方式中,形成所述第一牺牲层之后还包括:
形成第二牺牲层,所述第二牺牲层覆盖在所述第一牺牲层上;
去除位于所述绝缘块顶部的所述第一牺牲层之前还包括:
去除所述绝缘块顶部的所述第一牺牲层上所述第二牺牲层。
在一种可实现方式中,在去除所述绝缘块顶部的所述第一牺牲层之后还包括:
去除相邻所述位线之间的部分所述第二牺牲层,以使得所述第二牺牲层背离所述基底的顶面与所述第一绝缘块背离所述基底的顶面平齐。
在一种可实现方式中,形成所述覆盖包括:
所述覆盖层还覆盖在所述第二牺牲层上;
去除所述牺牲侧壁,在所述位线和所述绝缘块的侧壁上形成绝缘侧壁之后包括:
在所述遮挡部和所述基底上形成绝缘材料层,蚀刻所述绝缘材料层和所述遮挡部,直至暴露出所述第二牺牲层;
去除所述第二牺牲层与所述第一牺牲层。
在一种可实现方式中,在所述基底上形成位线结构包括:
在所述基底上依次层叠的形成导电层和绝缘层;
在所述绝缘层上形成光刻层,所述光刻层上具有蚀刻图案;
以所述光刻层为掩膜蚀刻所述绝缘层和所述导电层,以形成所述位线以及位于所述位线背离所述基底一侧的所述绝缘块。
在一种可实现方式中,形成所述导电层包括:
在所述基底上依次层叠的形成第一导电层、导电阻挡层以及第二导电层。
在一种可实现方式中,形成所述绝缘层包括:
在所述导电层上依次层叠的形成第一绝缘层和第二绝缘层。
本发明实施例提供一种半导体结构,通过上述半导体结构制作方法制得。
本发明实施例提供一种半导体结构制作方法及半导体结构,制作方法具体包括:提供基底;在基底上形成位线结构,位线结构包括多个平行且间隔设置的位线;每一位线背离基底的一侧具有绝缘块;在绝缘块背离基底的顶部形成遮挡部,遮挡部在基底的投影面积大于绝缘块在基底上的投影面积;在位线和绝缘块的侧壁上形成绝缘侧壁,遮挡部对应的绝缘侧壁内形成向基底延伸的缝隙。由于遮挡部在基底的投影面积大于位线结构在基底上的投影面积,在形成绝缘侧壁的过程中,遮挡部和基底之间的区域会提前封口,进而在遮挡部对应的绝缘侧壁内形成向基底延伸的缝隙,在形成绝缘侧壁的同时形成位于绝缘侧壁内的缝隙,简化了制作过程,降低了制作难度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见的,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的半导体结构制作方法流程图;
图2为本发明实施例提供的形成光刻层的剖面图;
图3为本发明实施例提供的形成位线结构的剖面图;
图4为本发明实施例提供的形成第一牺牲层的剖面图;
图5为本发明实施例提供的形成第二牺牲层的剖面图;
图6为本发明实施例提供的去除绝缘块顶部的第一牺牲层上第二牺牲层的剖面图;
图7为本发明实施例提供的去除相邻位线之间的部分第二牺牲层的剖面图;
图8为本发明实施例提供的形成绝缘侧壁的剖面图;
图9为本发明实施例提供的形成牺牲块的剖面图;
图10为本发明实施例提供的形成覆盖层的剖面图;
图11为本发明实施例提供的形成遮挡部的剖面图;
图12为本发明实施例提供的去除牺牲侧壁的剖面图;
图13为图12中遮挡部的局部放大图;
图14为本发明实施例提供的形成绝缘材料层的剖面图;
图15为本发明实施例提供的形成具有缝隙的半导体结构的剖面图。
附图标记说明:
100、基底;
101、有源区;
102、隔离结构;
200、位线;
210、第二导电层;
220、导电阻挡层;
230、第一导电层;
240、导电层;
201、第二导电块;
202、导电阻挡块;
203、第一导电块;
300、绝缘块;
310、第二绝缘层;
320、第一绝缘层;
330、绝缘层;
301、第二绝缘块;
302、第一绝缘块;
400、光刻层;
500、第一牺牲层;
510、牺牲侧壁;
520、牺牲块;
600、第二牺牲层;
700、覆盖层;
710、遮挡部;
800、绝缘材料层;
900、缝隙。
具体实施方式
为了清楚理解本申请的技术方案,首先对现有技术的方案进行详细介绍。
相关技术中,晶体管结构包括基底、以及设置在基底上的位线结构,位线结构包括平行且间隔设置的多个位线,位线之间形成有用于连接电容结构的金属插塞;为了避免金属插塞与位线之间形成电容,常在每一位线中垂直于基底的侧壁上形成绝缘侧壁,并且在绝缘侧壁内部形成缝隙。相关技术制作缝隙时,在位线的侧壁上依次形成第一绝缘侧壁、牺牲层以及第二绝缘侧壁,之后通过蚀刻的方式去除牺牲层,以使得第一绝缘侧壁和第二绝缘侧壁构成的绝缘侧壁内部形成缝隙。相关技术中,需先制作位于第一绝缘侧壁和第二绝缘侧壁之间的牺牲层,之后通过蚀刻的方式去除牺牲层以形成位于第一绝缘侧壁和第二绝缘侧壁之间的缝隙,制作过程复杂,制作难度较大。
有鉴于此,本发明实施例提供一种半导体结构制作方法及半导体结构。半导体结构制作方法:形成位线结构;在位线结构背离基底的顶部形成遮挡部,遮挡部在基底的投影面积大于位线结构在基底上的投影面积;之后在位线结构的侧壁上形成具有缝隙的绝缘侧壁。由于遮挡部在基底的投影面积大于位线结构在基底上的投影面积,在形成绝缘侧壁的过程中,遮挡部和基底之间的区域会提前封口,进而在遮挡部对应的绝缘侧壁内形成向基底延伸的缝隙,简化了制作过程,降低了制作难度。
下面结合附图对本发明的几种可选地实现方式进行介绍,当本领域技术人员应当理解,下述实现方式仅是示意性的,并非是穷尽式的列举,在这些实现方式的基础上,本领域技术人员可以对某些特征或者某些示例进行替换、拼接或者组合,这些仍应视为本发明的公开内容。
本实施例中的半导体结构可以为动态随机存储器(DRAM),当然,半导体结构还可以为其他的结构,本实施例对此不做限制。
图1示出了一种半导体结构制作方法流程图。如图1所示,本发明实施例提供的制作方法包括以下步骤:
步骤S101、提供基底。
需要说明的是,如图2所示,基底100的材质可以包括单晶硅、多晶硅、无定型硅、硅锗化合物或绝缘体上硅等,或者本领域技术人员已知的其他材料。在基底100内可以形成有源区101、隔离结构102、以及位线接触等,有源区101呈阵列排布,隔离结构102位于有源区101的外围,用于隔离相邻的有源区101。
继续参照图2,本实施例提供的基底100包括有源区101和隔离结构102,有源区101的材质可以包括硅,隔离结构102的材质可以包括氧化硅。
本实施例提供的半导体结构制作方法,在提供基底100之后还包括:
步骤S102、在基底上形成位线结构,位线结构包括多个平行且间隔设置的位线;每一位线背离基底的一侧具有绝缘块。
继续参照图2和图3,位线200为导电结构,位线200可以与晶体管中的源极连接。
在上述实现方式中,制作位线200的步骤可以包括:在基底100上依次层叠的形成导电层240和绝缘层330;之后在绝缘层330上形成光刻层400,光刻层400上具有蚀刻图案;以光刻层400为掩膜蚀刻绝缘层330和导电层240,以形成位线200以及位于位线200背离基底100一侧的绝缘块300。通过蚀刻的方式形成位线200,提高了位线200的尺寸精度。
进一步地,形成导电层240的步骤可以包括:在基底100上依次层叠的形成第一导电层230、导电阻挡层220以及第二导电层210。其中,第一导电层230的材质可以包括多晶硅,导电阻挡层220的材质可以包括钛或氮化钛,第二导电层210的材质可以包括钨或铜或银。其中,导电阻挡层220可以阻止的第一导电层230和第二导电层210之间的材质互相渗透,进而提高了半导体结构的性能。
在第一导电层230的材质为多晶硅的实现方式中,多晶硅可以在480-520摄氏度的温度下形成。
在一些实施例中,形成绝缘层330的步骤包括:在导电层240上依次层叠的形成第一绝缘层320和第二绝缘层310。其中第一绝缘层320的材质可以包括氮化硅,第二绝缘层310的材质可以包括氮氧化硅。
继续参照图2和图3,在形成绝缘层330之后,以光刻胶为掩膜蚀刻绝缘层330和导电层240,去除部分导电层240,以形成在基底100上延伸的多个位线200,多个位线200之间平行且间隔的设置,其中,去除部分第一导电层230后形成第一导电块203、去除导电阻挡层220后形成导电阻挡块202,去除第二导电层210后形成第二导电块201;同时部分绝缘层330被去除,以保留位于位线200背离基底100一侧的部分绝缘层330,进行形成位于位线200背离基底100一侧的绝缘块300。其中,去除部分第一绝缘层320后形成第一绝缘块302,去除部分第二绝缘层310后形成第二绝缘块301。通过上述设置,绝缘块300可以实现对位线200的保护。
需要说明的是,形成位线200结构以后需要去除光刻层400,以避免影响后续制程。
本实施例提供的半导体结构制作方法,在形成位线200结构之后还包括:
步骤S103、在绝缘块背离基底的顶部形成遮挡部,遮挡部在基底的投影面积大于绝缘块在基底上的投影面积。
如图12所示,可以采用先在绝缘块300背离基底100的顶部形成遮挡层,再将遮挡层蚀刻成所需的形状的方法形成遮挡部710。当然,也可以在绝缘块300背离基底100的顶部采用化学气相沉积或者物理气相沉积的方式直接形成所需的形状的遮挡部710。
如图10和图11所示,本实施例中,在绝缘块300背离基底100的顶部形成遮挡部710的步骤包括:在绝缘块300和位线200的侧壁上形成牺牲侧壁510,牺牲侧壁510的高度大于绝缘块300和位线200的高度之和。绝缘侧壁背离基底100的顶端具有牺牲块520,牺牲块520沿着远离基底100的方向截面面积逐渐减小。
之后形成覆盖层700,部分覆盖层700填充在位线200两侧的牺牲块520之间,以形成遮挡部710。
本实施例提供的半导体结构制作方法,在形成遮挡部710之后还包括:
步骤S104、在位线和绝缘块的侧壁上形成绝缘侧壁,遮挡部对应的绝缘侧壁内形成向基底延伸的缝隙900。
需要说明的是,绝缘侧壁的材质可以包括氮化硅、氮氧化硅或二氧化硅。
本实施例提供的半导体结构制作方法,基底100上形成位线200结构,位线200结构包括多个平行且间隔设置的位线200;每一位线200背离基底100的一侧具有绝缘块300;在绝缘块300背离基底100的顶部形成遮挡部710,遮挡部710在基底100的投影面积大于绝缘块300在基底100上的投影面积;在位线200和绝缘块300的侧壁上形成绝缘侧壁,遮挡部710对应的绝缘侧壁内形成向基底100延伸的缝隙900。由于遮挡部710在基底100的投影面积大于绝缘块300在基底100上的投影面积,在形成绝缘侧壁时,遮挡部710和基底100之间的区域会提前封口,进而使得遮挡部710对应的绝缘侧壁内能够形成向基底100延伸的缝隙900,以便绝缘侧壁能够避免金属插塞与位线200之间产生电容;与先在位线200的侧壁上依次形成第一绝缘侧壁、牺牲层以及第二绝缘侧壁,之后去除牺牲层,以使得第一绝缘侧壁和第二绝缘侧壁构成的绝缘侧壁内部形成缝隙900相比,在形成绝缘侧壁的同时在其内部形成缝隙900,简化了半导体结构的制作过程,降低了半导体结构的制作难度。
参照图4,在上述实现方式中,形成牺牲侧壁510的步骤包括形成覆盖位线200侧壁、相邻位线200之间的基底100以及绝缘块300的侧壁和顶部的第一牺牲层500。之后去除位于绝缘块300顶部的第一牺牲层500,即可形成牺牲侧壁510。
第一牺牲层500的材质可以包括氧化硅。在一种可实现的方式中,第一牺牲层500可以通过原子层沉积工艺沉积在表面,反应气体可以包括异丙氨基硅烷或氧气,当然,反应气体也可以将上述气体以一定的比例混合使用。示例性的,第一牺牲层500可以采用双层光照(DPT,double pattern)的方法进行沉积,以便避免第一牺牲层500的边缘模糊,从而提高后续制程的精度。
参照图5,在形成第一牺牲层500以后,形成第二牺牲层600,以使第二牺牲层600覆盖在第一牺牲层500上。第二牺牲层600的材质可以为硬掩模材料。在一种可实现的方式中,第二牺牲层600可以采用化学气相沉积的方法形成。
参照图6,形成第二牺牲层600以后,去除绝缘块300顶部的第一牺牲层500上第二牺牲层600,以便将位于绝缘块300顶部的第一牺牲层500暴露出来。在一种可实现的方式中,可以采用蚀刻工艺去除第二牺牲层600,蚀刻气体可以包括六氟化硫气体或四氟化碳气体或三氟甲烷气体或氧气或氩气,当然,蚀刻时也可以将上述气体以一定的比例混合使用。
参照图7,在绝缘块300包括第一绝缘块302和第二绝缘块301的实现方式中,去除相邻位线200之间的部分第二牺牲层600,以使得第二牺牲层600背离基底100的顶面与第一绝缘块302背离基底100的顶面平齐,进而使得第一绝缘块302暴露出来。示例性的,可以采用蚀刻工艺去除第一牺牲层500,蚀刻气体可以包括六氟化硫气体或四氟化碳气体或三氟甲烷气体或氧气或氩气,当然,蚀刻时也可以将上述气体以一定的比例混合使用。
参照图8,在第二牺牲层600背离基底100的顶面与第一绝缘块302背离基底100的顶面平齐以后,去除部分绝缘块300,以形成牺牲侧壁510,并且牺牲侧壁510的高度大于绝缘块300和位线200的高度之和。
本实施例中,在绝缘块300包括第一绝缘块302和第二绝缘块301的实现方式中,可以去除第二绝缘块301,以使绝缘侧壁两侧的高度平齐,也即,第一绝缘块302与位线200的高度和等于第二牺牲层600与第一牺牲层500的高度和,进而有利于后续对牺牲侧壁510进一步处理以形成牺牲块520。在一种可实现的方式中,可以采用蚀刻工艺去除第二绝缘块301。
如图10-图12所示,可选的,在绝缘块300背离基底100的顶部形成遮挡部710的步骤还包括:形成覆盖层700,部分覆盖层700填充在位线200两侧的牺牲块520之间,以形成遮挡部710。
覆盖层700可以覆盖在牺牲块520的顶部。如图10所示,覆盖层700还覆盖在第二牺牲层600上,以便覆盖层700能够完全覆盖牺牲块520的曲面顶面。
参照图11,在形成覆盖层700之后还包括:对覆盖层700进行减薄处理,以形成位于位线200两侧的牺牲块520之间的遮挡部710。
需要说明的是,在对覆盖层700进行减薄处理之前,为使覆盖层700的表面平齐,便于后续形成形状规则的遮挡部710,可以对覆盖层700进行平坦化处理。在一种可实现方式中,可以进行化学机械抛光制程对覆盖层700进行平坦化。
对覆盖层700进行减薄处理包括:蚀刻部分覆盖层700,直至露出部分牺牲块520,以使牺牲块520的顶部暴露出来。对覆盖层700进行减薄处理以后,相邻的两个牺牲块520间的覆盖层700即为遮挡部710。
可选的,在绝缘块300背离基底100的顶部形成遮挡部710的步骤还包括:绝缘侧壁背离基底100的顶端具有牺牲块520,牺牲块520沿着远离基底100的方向截面面积逐渐减小。
参照图9-图11,本实施例中,牺牲块520的顶面可以为曲面,曲面的圆心位于曲面靠近基底100的一侧。
进一步地,可以通过蚀刻的方式蚀刻牺牲侧壁510的顶部,以形成牺牲块520。如此设置,可以提高牺牲块520的尺寸精度。示例性的,可以采用气体等离子轰击的工艺方法对牺牲块520的顶面进行轰击。需要说明的是,气体等离子轰击是一种通过气体轰击使得轰击对象消减的工艺,轰击过程中,可以对气体的轰击角度进行调整,以便形成具有曲面的顶面。
值得说明的是,相邻的位线200结构之间具有第二牺牲层600,对覆盖层700进行减薄处理以后,在第二绝缘块301和第二牺牲层600背离基底100的一侧均形成遮挡部710;如此设置,可以在形成绝缘侧壁时进一步促使提前封口,以便于形成缝隙900。
在牺牲块520的顶面为曲面的实现方式中,牺牲块520与遮挡部710相接触的接触面为曲面,曲面的圆心位于接触面靠近基底100的一侧。
参照图12,形成遮挡部710以后,去除牺牲侧壁510,以便后续在牺牲侧壁510的位置形成绝缘侧壁。在一种可实现的方式中,可以采用蚀刻工艺去除牺牲侧壁510,蚀刻气体可以包括六氟化硫气体或四氟化碳气体或三氟甲烷气体或氧气或氩气,当然,蚀刻时也可以将上述气体以一定的比例混合使用。
如图12和图13所示,在牺牲块520的顶面为曲面的实现方式中,遮挡部710的垂直截面可以大致为倒置的梯形结构,梯形结构的斜边为圆弧,圆弧的圆心位于圆弧靠近基底100的一侧。
在一种可实现的方式中,覆盖层700的材质可以包括氮化硅或氧化硅或者氮氧化硅。本实施例中,覆盖层700的材质例如可以为氮化硅,可以通过原子层沉积工艺沉积在表面,反应气体可以包括氨气或氮气或氢气,当然,反应气体也可以将上述气体以一定的比例混合使用。
在一种可实现的方式中,可以采用蚀刻工艺对覆盖层700进行减薄处理,蚀刻气体可以包括六氟化硫气体或四氟化碳气体或三氟甲烷气体或氧气或氩气,当然,蚀刻时也可以将上述气体以一定的比例混合使用。
参照图14,去除牺牲侧壁510以后,在位线200和绝缘块300的侧壁上形成绝缘侧壁。需要在遮挡部710和位于相邻的两个遮挡部710之间的基底100上形成绝缘材料层800,以便形成绝缘侧壁。
在形成绝缘材料层800时,由于位线200和绝缘块300的顶端以及第二牺牲层600的顶端都具有遮挡部710,并且,靠近基底100的相邻的遮挡部710的水平距离大于远离基底100的相邻的遮挡部710的水平距离,因此,绝缘材料层800在沉积的过程中会使得远离基底100的相邻的遮挡部710提前闭合,也即遮挡部710的顶端提前闭合。因此,在形成绝缘材料层800时,遮挡部710对应的向基底100延伸的部分空间无法填充材料,进而形成带有缝隙900的绝缘侧壁。
需要说明的是,在形成绝缘材料层800以后,为使绝缘材料层800的表面平齐,便于后续形成形状规则的半导体结构,可以对绝缘材料层800进行平坦化处理。在一种可实现方式中,可以进行化学机械抛光制程对绝缘材料层800进行平坦化。
在一种可实现的方式中,覆盖层700的材质可以包括氮化硅或氧化硅或者氮氧化硅。本实施例中,覆盖层700的材质例如可以为氮化硅,可以通过原子层沉积工艺沉积在表面,反应气体可以包括氨气或氮气或氢气,当然,反应气体也可以将上述气体以一定的比例混合使用。
参照图15,蚀刻绝缘材料层800和遮挡部710,直至暴露出第二牺牲层600,最后,去除第二牺牲层600与第一牺牲层500,以便去除绝缘侧壁以外的过程产物,进而形成具有缝隙900的半导体结构。
在一种可实现的方式中,可以采用蚀刻工艺去除绝缘材料层800、遮挡部710、第二牺牲层600与第一牺牲层500,蚀刻气体可以包括六氟化硫气体或四氟化碳气体或三氟甲烷气体或氧气或氩气,当然,蚀刻时也可以将上述气体以一定的比例混合使用。
请参照图2-图15,本实施例还提供一种半导体结构,该半导体结构使用上述的半导体结构制作方法制作。
本实施例中的半导体结构可以为动态随机存储器(DRAM),当然,半导体结构还可以为其他的结构,本实施例对此不做限制。
该半导体结构包括基底100,以及在基底100上形成的位线200结构,位线200结构包括多个平行且间隔设置的位线200;每一位线200背离基底100的一侧具有绝缘块300;在位线200和绝缘块300的侧壁上具有绝缘侧壁,绝缘侧壁内具有向基底100延伸的缝隙900。制作缝隙900时,在绝缘块300背离基底100的顶部形成遮挡部710,遮挡部710在基底100的投影面积大于绝缘块300在基底100上的投影面积;在位线200和绝缘块300的侧壁上形成绝缘侧壁时,遮挡部710对应的绝缘侧壁内形成向基底100延伸的缝隙900。由于遮挡部710在基底100的投影面积大于绝缘块300在基底100上的投影面积,在形成绝缘侧壁时,遮挡部710和基底100之间的区域会提前封口,进而使得遮挡部710对应的绝缘侧壁内能够形成向基底100延伸的缝隙900,以便绝缘侧壁能够避免金属插塞与位线200之间产生电容;与先在位线200的侧壁上依次形成第一绝缘侧壁、牺牲层以及第二绝缘侧壁,之后去除牺牲层,以使得第一绝缘侧壁和第二绝缘侧壁构成的绝缘侧壁内部形成缝隙900相比,在形成绝缘侧壁的同时在其内部形成缝隙900,简化了半导体结构的制作过程,降低了半导体结构的制作难度。
本领域技术人员可以清楚地了解到,为描述的方便和简洁,仅以上述各功能模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能模块完成,即将装置的内部结构划分成不同的功能模块,以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (8)
1.一种半导体结构制作方法,其特征在于,所述制作方法包括:
提供基底;
在所述基底上形成位线结构,所述位线结构包括多个平行且间隔设置的位线;每一所述位线背离所述基底的一侧具有绝缘块,所述绝缘块包括层叠设置的第一绝缘块和第二绝缘块,所述第一绝缘块位于所述第二绝缘块和所述位线之间;
形成覆盖所述位线侧壁、相邻位线之间的基底以及所述绝缘块的侧壁和顶部的第一牺牲层;
形成第二牺牲层,所述第二牺牲层覆盖在所述第一牺牲层上;
去除所述绝缘块顶部的所述第一牺牲层上所述第二牺牲层;
去除位于所述绝缘块顶部的第一牺牲层,以在所述绝缘块和所述位线的侧壁上形成牺牲侧壁,所述牺牲侧壁的高度大于所述绝缘块和所述位线的高度之和;
去除相邻所述位线之间的部分所述第二牺牲层,以使得所述第二牺牲层背离所述基底的顶面与所述第一绝缘块背离所述基底的顶面平齐;
蚀刻所述牺牲侧壁的顶部,以在所述绝缘侧壁背离所述基底的顶端形成牺牲块,所述牺牲块沿着远离所述基底的方向截面面积逐渐减小;
形成覆盖层,部分所述覆盖层填充在所述位线两侧的所述牺牲块之间,部分所述覆盖层覆盖所述牺牲块的顶部,部分所述覆盖层还覆盖在所述第二牺牲层上;
对所述覆盖层进行减薄处理,以在所述绝缘块背离所述基底的顶部形成遮挡部,所述遮挡部在所述基底的投影面积大于所述绝缘块在所述基底上的投影面积;
在所述位线和所述绝缘块的侧壁上形成绝缘侧壁,所述遮挡部对应的所述绝缘侧壁内形成向所述基底延伸的缝隙;
在所述遮挡部和所述基底上形成绝缘材料层,蚀刻所述绝缘材料层和所述遮挡部,直至暴露出所述第二牺牲层;
去除所述第二牺牲层与所述第一牺牲层。
2.根据权利要求1所述的半导体结构制作方法,其特征在于,所述牺牲块的顶面为曲面。
3.根据权利要求1所述的半导体结构制作方法,其特征在于,在去除位于所述绝缘块顶部的所述第一牺牲层后,还包括去除部分所述绝缘块,以使得所述牺牲侧壁的高度大于所述绝缘块和所述位线的高度之和。
4.根据权利要求3所述的半导体结构制作方法,其特征在于,去除部分所述绝缘块,以使得所述牺牲侧壁的高度大于所述绝缘块和所述位线的高度之和包括:去除所述第二绝缘块。
5.根据权利要求1-4任一项所述的半导体结构制作方法,其特征在于,在所述基底上形成位线结构包括:
在所述基底上依次层叠的形成导电层和绝缘层;
在所述绝缘层上形成光刻层,所述光刻层上具有蚀刻图案;
以所述光刻层为掩膜蚀刻所述绝缘层和所述导电层,以形成所述位线以及位于所述位线背离所述基底一侧的所述绝缘块。
6.根据权利要求5所述的半导体结构制作方法,其特征在于,形成所述导电层包括:
在所述基底上依次层叠的形成第一导电层、导电阻挡层以及第二导电层。
7.根据权利要求6所述的半导体结构制作方法,其特征在于,形成所述绝缘层包括:
在所述导电层上依次层叠的形成第一绝缘层和第二绝缘层。
8.一种半导体结构,其特征在于,通过权利要求1-7任一项所述半导体结构制作方法制得。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110290442.4A CN113053808B (zh) | 2021-03-18 | 2021-03-18 | 半导体结构制作方法及半导体结构 |
PCT/CN2021/104830 WO2022193483A1 (zh) | 2021-03-18 | 2021-07-06 | 半导体结构制作方法及半导体结构 |
US17/498,806 US11825646B2 (en) | 2021-03-18 | 2021-10-12 | Method for manufacturing semiconductor structure and semiconductor structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110290442.4A CN113053808B (zh) | 2021-03-18 | 2021-03-18 | 半导体结构制作方法及半导体结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113053808A CN113053808A (zh) | 2021-06-29 |
CN113053808B true CN113053808B (zh) | 2022-06-17 |
Family
ID=76513295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110290442.4A Active CN113053808B (zh) | 2021-03-18 | 2021-03-18 | 半导体结构制作方法及半导体结构 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113053808B (zh) |
WO (1) | WO2022193483A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113053808B (zh) * | 2021-03-18 | 2022-06-17 | 长鑫存储技术有限公司 | 半导体结构制作方法及半导体结构 |
US11825646B2 (en) | 2021-03-18 | 2023-11-21 | Changxin Memory Technologies, Inc. | Method for manufacturing semiconductor structure and semiconductor structure |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101271867A (zh) * | 2007-03-19 | 2008-09-24 | 茂德科技股份有限公司 | 位线上电容器及其下电极的制造方法 |
CN102376639A (zh) * | 2010-08-10 | 2012-03-14 | 海力士半导体有限公司 | 形成半导体器件的金属线的方法 |
KR20160123441A (ko) * | 2015-04-15 | 2016-10-26 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
CN108807402A (zh) * | 2017-05-05 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
CN109216365A (zh) * | 2017-07-06 | 2019-01-15 | 三星电子株式会社 | 半导体器件 |
CN112310080A (zh) * | 2019-07-29 | 2021-02-02 | 三星电子株式会社 | 半导体存储器件及制造该半导体存储器件的方法 |
CN112447602A (zh) * | 2019-08-30 | 2021-03-05 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012204537A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
KR20130076979A (ko) * | 2011-12-29 | 2013-07-09 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
US9190486B2 (en) * | 2012-11-20 | 2015-11-17 | Globalfoundries Inc. | Integrated circuits and methods for fabricating integrated circuits with reduced parasitic capacitance |
CN104617093B (zh) * | 2013-11-05 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
US20160189999A1 (en) * | 2014-12-24 | 2016-06-30 | Macronix International Co., Ltd. | Semiconductor device and method of manufacturing the same |
KR102528111B1 (ko) * | 2017-11-17 | 2023-05-03 | 삼성전자주식회사 | 반도체 소자 |
CN108777253B (zh) * | 2018-08-10 | 2023-10-27 | 长鑫存储技术有限公司 | 一种动态随机存储器结构及其形成方法 |
KR102499041B1 (ko) * | 2019-01-10 | 2023-02-14 | 삼성전자주식회사 | 반도체 소자 형성 방법 |
US10825722B1 (en) * | 2019-08-29 | 2020-11-03 | Nanya Technology Corporation | Method of manufacturing a semiconductor structure |
CN113053808B (zh) * | 2021-03-18 | 2022-06-17 | 长鑫存储技术有限公司 | 半导体结构制作方法及半导体结构 |
-
2021
- 2021-03-18 CN CN202110290442.4A patent/CN113053808B/zh active Active
- 2021-07-06 WO PCT/CN2021/104830 patent/WO2022193483A1/zh active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101271867A (zh) * | 2007-03-19 | 2008-09-24 | 茂德科技股份有限公司 | 位线上电容器及其下电极的制造方法 |
CN102376639A (zh) * | 2010-08-10 | 2012-03-14 | 海力士半导体有限公司 | 形成半导体器件的金属线的方法 |
KR20160123441A (ko) * | 2015-04-15 | 2016-10-26 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
CN108807402A (zh) * | 2017-05-05 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
CN109216365A (zh) * | 2017-07-06 | 2019-01-15 | 三星电子株式会社 | 半导体器件 |
CN112310080A (zh) * | 2019-07-29 | 2021-02-02 | 三星电子株式会社 | 半导体存储器件及制造该半导体存储器件的方法 |
CN112447602A (zh) * | 2019-08-30 | 2021-03-05 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2022193483A1 (zh) | 2022-09-22 |
CN113053808A (zh) | 2021-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109192728B (zh) | 动态随机存取存储器及其制造方法 | |
KR101926027B1 (ko) | 비대칭 비트라인 컨택을 갖는 반도체 소자 및 그 제조방법 | |
CN113053808B (zh) | 半导体结构制作方法及半导体结构 | |
US11882683B2 (en) | Method of forming semiconductor memory device having saddle portion | |
US10734390B1 (en) | Method of manufacturing memory device | |
CN113937058B (zh) | 半导体结构的形成方法及半导体结构 | |
US20230189498A1 (en) | Semiconductor device | |
KR20180129213A (ko) | 위상 반전 마스크 및 반도체 소자의 제조 방법 | |
WO2022088788A1 (zh) | 半导体结构的形成方法以及半导体结构 | |
WO2022028109A1 (zh) | 半导体结构的制备方法 | |
US7682897B2 (en) | DRAM fabrication method using oxidation spacers on pillar dielectric sidewalls | |
US20220359525A1 (en) | Memory device and method of forming the same | |
CN113078114B (zh) | 半导体结构制作方法及半导体结构 | |
US11825646B2 (en) | Method for manufacturing semiconductor structure and semiconductor structure | |
CN212810271U (zh) | 半导体结构 | |
CN114725102A (zh) | 半导体结构的制造方法及半导体结构 | |
CN111640703A (zh) | 半导体结构及其形成方法 | |
US11862699B2 (en) | Semiconductor structure and method for manufacturing same | |
US20230389300A1 (en) | Memory device and method of forming the same | |
CN117529105B (zh) | 半导体结构及其形成方法 | |
JPH1154614A (ja) | 半導体装置及びその製造方法 | |
US20220044964A1 (en) | Semiconductor structure and method for manufacturing same | |
WO2022183718A1 (zh) | 半导体结构的制造方法和半导体结构 | |
US20220285261A1 (en) | Semiconductor structure and manufacturing method thereof | |
US20230328969A1 (en) | Method of preparing semiconductor structure and semiconductor structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |