CN111384995A - 高频模块和通信装置 - Google Patents

高频模块和通信装置 Download PDF

Info

Publication number
CN111384995A
CN111384995A CN201911378920.6A CN201911378920A CN111384995A CN 111384995 A CN111384995 A CN 111384995A CN 201911378920 A CN201911378920 A CN 201911378920A CN 111384995 A CN111384995 A CN 111384995A
Authority
CN
China
Prior art keywords
circuit
reception
transmission
frequency module
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911378920.6A
Other languages
English (en)
Inventor
上岛孝纪
竹松佑二
松本直也
松本翔
原田哲郎
中川大
佐佐木丰
福田裕基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN111384995A publication Critical patent/CN111384995A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H01L2924/14215—Low-noise amplifier [LNA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Geometry (AREA)
  • Transceivers (AREA)

Abstract

提供一种高频模块和通信装置，该高频模块的接收灵敏度的劣化得到抑制。高频模块(1)具备：发送电路，其配置在安装基板(80)上，将从发送端子(110A)输入的高频信号进行处理后输出到公共端子(100)；以及接收电路，其配置在安装基板(80)上，将从公共端子(100)输入的高频信号进行处理后输出到接收端子(120A)，其中，高频模块(1)包括发送电路(54A)所具有的第一电感器以及与地连接的接合线(71G)，接合线(71G)跨越上述第一电感器。

Description

高频模块和通信装置
技术领域
本发明涉及一种高频模块和通信装置。
背景技术
在便携式电话等移动通信设备中，特别是，随着多频段化的进展，构成高频前端电路的电路元件的配置结构变得复杂。
专利文献1中公开了在安装基板上安装包括放大元件的半导体芯片和电容元件而成的高频模块的截面结构。半导体芯片的相互背对的主面中的一方经由平面电极来与安装基板或其它半导体芯片连接，相互背对的主面中的另一方经由接合线来与安装基板上的电极连接。另外，在剖视安装基板的情况下，接合线跨越电容元件。
现有技术文献
专利文献
专利文献1：日本特开2004-342849号公报
发明内容
发明要解决的问题
设想了以下情况：在使专利文献1中公开的高频模块为包括发送接收电路的紧凑的模块的情况下，发送电路与接收电路接近，配置在包括发送电路的到天线连接端子为止的发送路径上的电路元件的电感成分与配置在从天线连接端子到接收电路的接收路径上的电路元件的电感成分进行磁场耦合。在该情况下，产生以下问题：由发送电路的功率放大器放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到接收电路，接收电路的接收灵敏度劣化。作为抑制该磁场耦合的方案，能够列举出对进行磁场耦合的2个电路元件中的任一方进行磁场屏蔽。
然而，在专利文献1所公开的高频模块中，公开了跨越电容元件的接合线，但是由于无法抑制电感成分的磁场耦合，因此接收电路的接收灵敏度会劣化。
本发明是为了解决上述问题而完成的，其目的在于提供一种接收灵敏度的劣化得到抑制的高频模块和通信装置。
用于解决问题的方案
为了实现上述目的，本发明的一个方式所涉及的高频模块具备：公共端子、发送端子及接收端子；发送电路，其配置在安装基板上，将从所述发送端子输入的高频信号进行处理后输出到所述公共端子；以及接收电路，其配置在所述安装基板上，将从所述公共端子输入的高频信号进行处理后输出到所述接收端子，所述发送电路和所述接收电路中的至少1个电路包括第一电感器以及与地连接的接合线，所述接合线跨越所述第一电感器。
发明的效果
根据本发明，能够提供接收灵敏度的劣化得到抑制的高频模块和通信装置。
附图说明
图1是实施方式1所涉及的高频模块和通信装置的电路结构图。
图2是实施方式1所涉及的高频模块的截面结构概要图和平面结构概要图。
图3是实施方式1的变形例1所涉及的高频模块的截面结构概要图和平面结构概要图。
图4是实施方式1的变形例2所涉及的高频模块的截面结构概要图和平面结构概要图。
图5是实施方式1的变形例3所涉及的高频模块的截面结构概要图和平面结构概要图。
图6是实施方式1的变形例4所涉及的高频模块的平面结构概要图。
图7是实施方式1的变形例5所涉及的高频模块的截面结构概要图。
图8是实施方式1的变形例6所涉及的高频模块的截面结构概要图和平面结构概要图。
图9是实施方式2所涉及的高频模块的平面结构概要图和截面结构概要图。
图10是实施方式2的变形例7所涉及的高频模块的平面结构概要图和截面结构概要图。
图11是实施方式2的变形例8所涉及的高频模块的平面结构概要图和截面结构概要图。
图12是实施方式2的变形例9所涉及的高频模块的平面结构概要图和截面结构概要图。
图13是实施方式2的变形例10所涉及的高频模块的平面结构概要图和截面结构概要图。
图14是实施方式2的变形例11所涉及的高频模块的平面结构概要图和截面结构概要图。
附图标记说明
1、1A、1B、1C、1D、1E、1F、1G、1H、1J、1K、1L、1M：高频模块；2：天线；3：RF信号处理电路(RFIC)；4：基带信号处理电路(BBIC)；5：通信装置；21、22、23、24：双工器；21R、22R、23R、24R：接收滤波器；21T、22T、23T、24T：发送滤波器；30：低噪声放大电路；30A、30B：低噪声放大器；32G、41G、42G、43G、81G、81G1、81G2、82G、83G、84G1、84G2、89G：地电极；40：功率放大电路；40A、40B：功率放大器；65、66、71G、72G、73G、74G、75、75A、76、77、78、79、85、86、87、88G：接合线；41A、41B、42A、42B、81A、82A：电极；51A、51B、52A、52B、55：开关；53A、53B、53C、53D：接收匹配电路；54A、54B：发送匹配电路；61、62、63、64：匹配电路；80：安装基板；90、91、92：树脂构件；95：屏蔽电极层；96、97：导电罩；100：公共端子；110A、110B：发送端子；120A、120B：接收端子。
具体实施方式
下面，使用附图来详细说明本发明的实施方式及其变形例。此外，下面说明的实施方式及其变形例均示出总括性或具体性的例子。下面的实施方式及其变形例所示的数值、形状、材料、结构要素、结构要素的配置以及连接方式等是一个例子，其主旨并不在于限定本发明。将下面的实施方式及其变形例的结构要素中的未记载于独立权利要求的结构要素作为任意的结构要素来进行说明。另外，附图所示的结构要素的大小或者大小之比未必是严格的。
此外，在本说明书中，“A跨越B”被定义为指以下情况：配置成A与B的一个主面部及B的夹着该一个主面部地相互背对的2个侧面部相向。其中，B的一个主面部和侧面部也可以不是严格意义上的平面，也可以包括曲面和台阶等。
另外，在本说明书中，在安装于基板上的A、B及C中，“在俯视该基板(或该基板的主面)的情况下，C配置于A与B之间”被定义为指以下情况：在俯视该基板的情况下被投影的C的区域的至少一部分同将在俯视该基板的情况下被投影的A的区域内的任意的点与在俯视该基板的情况下被投影的B的区域内的任意的点连结的线重叠。
(实施方式1)
[1.1高频模块1和通信装置5的电路结构]
图1是实施方式1所涉及的高频模块1和通信装置5的电路结构图。如该图所示，通信装置5具备高频模块1、天线2、RF集成电路(RFIC)3以及基带集成电路(BBIC)4。
RFIC 3是对利用天线2发送接收的高频信号进行处理的RF信号处理电路。具体地说，RFIC 3对经由高频模块1的接收信号路径输入的高频接收信号通过下变频等进行信号处理，将该信号处理后生成的接收信号输出到BBIC 4。另外，RFIC 3对从BBIC 4输入的发送信号通过上变频等进行信号处理，将该信号处理后生成的高频发送信号输出到高频模块1的发送信号路径。
BBIC 4是使用频率比在高频模块1中传播的高频信号低的中间频带来进行信号处理的电路。由BBIC 4处理后的信号例如被用作用于图像显示的图像信号，或者被用作声音信号以借助扬声器进行通话。
另外，RFIC 3还具有基于所使用的通信频段(频带)来控制高频模块1所具有的开关51A、51B、52A、52B及55的连接的作为控制部的功能。具体地说，RFIC 3通过控制信号(未图示)来切换高频模块1所具有的开关51A～55的连接。此外，控制部也可以设置于RFIC 3的外部，例如也可以设置于高频模块1或BBIC 4。
天线2与高频模块1的公共端子100连接，辐射从高频模块1输出的高频信号，另外，接收来自外部的高频信号后输出到高频模块1。
此外，在本实施方式所涉及的通信装置5中，天线2和BBIC 4不是必需的结构要素。
接着，说明高频模块1的详细结构。
如图1所示，高频模块1具备公共端子100、发送端子110A及110B、低噪声放大电路30、功率放大电路40、双工器21、22、23及24、发送匹配电路54A及54B、接收匹配电路53A及53B、匹配电路61、62、63及64以及开关51A、51B、52A、52B以及55。
公共端子100与天线2连接。
低噪声放大电路30具有低噪声放大器30A及30B。低噪声放大器30A是以低噪声来放大通信频段A(第一通信频段)和通信频段B的高频信号的第一低噪声放大器。另外，低噪声放大器30B是以低噪声来放大通信频段C(第二通信频段)和通信频段D的高频信号的第二低噪声放大器。
功率放大电路40具有功率放大器40A及40B。功率放大器40A是放大通信频段A(第一通信频段)和通信频段B的高频信号的第一功率放大器。另外，功率放大器40B是放大通信频段C(第二通信频段)和通信频段D的高频信号的第二功率放大器。
双工器21具有发送滤波器21T和接收滤波器21R。双工器22具有发送滤波器22T和接收滤波器22R。双工器23具有发送滤波器23T和接收滤波器23R。双工器24具有发送滤波器24T和接收滤波器24R。
发送滤波器21T配置于将功率放大器40A与公共端子100连结的发送路径，使被功率放大器40A放大后的高频发送信号中的通信频段A的发送带的高频发送信号通过。另外，发送滤波器22T配置于将功率放大器40A与公共端子100连结的发送路径，使被功率放大器40A放大后的高频发送信号中的通信频段B的发送带的高频发送信号通过。另外，发送滤波器23T配置于将功率放大器40B与公共端子100连结的发送路径，使被功率放大器40B放大后的高频发送信号中的通信频段C的发送带的高频发送信号通过。另外，发送滤波器24T配置于将功率放大器40B与公共端子100连结的发送路径，使被功率放大器40B放大后的高频发送信号中的通信频段D的发送带的高频发送信号通过。
接收滤波器21R配置于将低噪声放大器30A与公共端子100连结的接收路径，使从公共端子100输入的高频接收信号中的通信频段A的接收带的高频接收信号通过。另外，接收滤波器22R配置于将低噪声放大器30A与公共端子100连结的接收路径，使从公共端子100输入的高频接收信号中的通信频段B的接收带的高频接收信号通过。另外，接收滤波器23R配置于将低噪声放大器30B与公共端子100连结的接收路径，使从公共端子100输入的高频接收信号中的通信频段C的接收带的高频接收信号通过。另外，接收滤波器24R配置于将低噪声放大器30B与公共端子100连结的接收路径，使从公共端子100输入的高频接收信号中的通信频段D的接收带的高频接收信号通过。
此外，上述的发送滤波器21T～24T和接收滤波器21R～24R例如可以是声表面波滤波器、使用了BAW(Bulk Acoustic Wave：体声波)的弹性波滤波器、LC谐振滤波器、以及电介质滤波器中的任一个，而且不限定于它们。
发送匹配电路54A配置于将功率放大器40A与发送滤波器21T及22T连结的发送路径，取得功率放大器40A与发送滤波器21T及22T的阻抗匹配。发送匹配电路54B配置于将功率放大器40B与发送滤波器23T及24T连结的发送路径，取得功率放大器40B与发送滤波器23T及24T的阻抗匹配。
发送匹配电路54A包括与功率放大器40A的输出端子连接的1个以上的第一电感器(第一发送匹配用电感器)。发送匹配电路54B包括与功率放大器40B的输出端子连接的1个以上的第一电感器(第一发送匹配用电感器)。此外，发送匹配电路54A及54B也可以除了包括1个以上的第一电感器以外还包括1个以上的匹配用电容器。
接收匹配电路53A配置于将低噪声放大器30A与接收滤波器21R及22R连结的接收路径，取得低噪声放大器30A与接收滤波器21R及22R的阻抗匹配。接收匹配电路53B配置于将低噪声放大器30B与接收滤波器23R及24R连结的接收路径，取得低噪声放大器30B与接收滤波器23R及24R的阻抗匹配。
接收匹配电路53A包括与低噪声放大器30A的输入端子连接的1个以上的第一电感器(第一接收匹配用电感器)。接收匹配电路53B包括与低噪声放大器30B的输入端子连接的1个以上的第一电感器(第一接收匹配用电感器)。此外，接收匹配电路53A及53B也可以除了包括1个以上的第一电感器以外还包括1个以上的匹配用电容器。
开关51A配置于将发送匹配电路54A与发送滤波器21T及22T连结的发送路径，对功率放大器40A与发送滤波器21T的连接以及功率放大器40A与发送滤波器22T的连接进行切换。开关51A例如由公共端子与发送匹配电路54A连接、一方的选择端子与发送滤波器21T连接、另一方的选择端子与发送滤波器22T连接的SPDT(Single Pole Double Throw：单刀双掷)型的开关电路构成。开关51B配置于将发送匹配电路54B与发送滤波器23T及24T连结的发送路径，对功率放大器40B与发送滤波器23T的连接以及功率放大器40B与发送滤波器24T的连接进行切换。开关51B例如由公共端子与发送匹配电路54B连接、一方的选择端子与发送滤波器23T连接、另一方的选择端子与发送滤波器24T连接的SPDT型的开关电路构成。
开关52A配置于将接收匹配电路53A与接收滤波器21R及22R连结的接收路径，对低噪声放大器30A与接收滤波器21R的连接以及低噪声放大器30A与接收滤波器22R的连接进行切换。开关52A例如由公共端子与接收匹配电路53A连接、一方的选择端子与接收滤波器21R连接、另一方的选择端子与接收滤波器22R连接的SPDT型的开关电路构成。开关52B配置于将接收匹配电路53B与接收滤波器23R及24R连结的接收路径，对低噪声放大器30B与接收滤波器23R的连接以及低噪声放大器30B与接收滤波器24R的连接进行切换。开关52B例如由公共端子与接收匹配电路53B连接、一方的选择端子与接收滤波器23R连接、另一方的选择端子与接收滤波器24R连接的SPDT型的开关电路构成。
开关55配置于将公共端子100与发送滤波器21T～24T及接收滤波器21R～24R连结的信号路径，对(1)公共端子100与发送滤波器21T及接收滤波器21R的连接、(2)公共端子100与发送滤波器22T及接收滤波器22R的连接、(3)公共端子100与发送滤波器23T及接收滤波器23R的连接、以及(4)公共端子100与发送滤波器24T及接收滤波器24R的连接进行切换。此外，开关55由能够同时进行上述(1)～(4)中的2个以上的连接的多连接型的开关电路构成。
匹配电路61配置于将开关55与发送滤波器21T及接收滤波器21R连结的路径，取得天线2及开关55与发送滤波器21T及接收滤波器21R的阻抗匹配。匹配电路62配置于将开关55与发送滤波器22T及接收滤波器22R连结的路径，取得天线2及开关55与发送滤波器22T及接收滤波器22R的阻抗匹配。匹配电路63配置于将开关55与发送滤波器23T及接收滤波器23R连结的路径，取得天线2及开关55与发送滤波器23T及接收滤波器23R的阻抗匹配。匹配电路64配置于将开关55与发送滤波器24T及接收滤波器24R连结的路径，取得天线2及开关55与发送滤波器24T及接收滤波器24R的阻抗匹配。
匹配电路61～64分别包括1个以上的第一电感器。此外，匹配电路61～64也可以除了包括1个以上的第一电感器以外还包括1个以上的匹配用电容器。
在上述高频模块1的结构中，功率放大器40A、发送匹配电路54A以及发送滤波器21T构成向公共端子100输出通信频段A(第一通信频段)的高频发送信号的第一发送电路。另外，功率放大器40B、发送匹配电路54B以及发送滤波器23T构成向公共端子100输出通信频段C(第二通信频段)的高频发送信号的第二发送电路。第一发送电路及第二发送电路构成将从发送端子110A或110B输入的高频信号进行处理后输出到公共端子100的发送电路。
另外，低噪声放大器30A、接收匹配电路53A以及接收滤波器21R构成从天线2经由公共端子100输入通信频段A(第一通信频段)的高频接收信号的第一接收电路。另外，低噪声放大器30B、接收匹配电路53B以及接收滤波器23R构成从天线2经由公共端子100输入通信频段C(第二通信频段)的高频接收信号的第二接收电路。第一接收电路及第二接收电路构成将从公共端子100输入的高频信号进行处理后输出到接收端子120A或120B的接收电路。
根据上述电路结构，本实施方式所涉及的高频模块1能够发送接收通信频段A、B、C及D中的任一个通信频段的高频信号。并且，能够针对通信频段A及通信频段B中的任一个通信频段的高频信号与通信频段C及通信频段D中的任一个通信频段的高频信号执行同时发送、同时接收以及同时发送接收中的至少任一个。
此外，本发明所涉及的高频模块作为必需的电路结构，具备具有功率放大器40A、发送匹配电路54A及发送滤波器21T中的至少1个的发送电路以及具有低噪声放大器30A、接收匹配电路53A及接收滤波器21R中的至少1个的接收电路，还具备发送匹配电路54A、接收匹配电路53A以及匹配电路61中的至少1个。发送匹配电路54A、接收匹配电路53A以及匹配电路61包括取得高频模块1所具有的2个电路元件之间的阻抗匹配的第一电感器。
在此，设想以下情况：在利用1个模块将构成上述高频模块1的各电路元件构成为紧凑的前端电路的情况下，例如，发送电路与接收电路接近，发送电路(例如，发送匹配电路54A或54B)的电感成分与接收电路(例如，接收匹配电路53A或53B)的电感成分进行磁场耦合。在该情况下，当由功率放大器40A或40B放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到接收电路时，接收电路的接收灵敏度会劣化。
与此相对，在本实施方式所涉及的高频模块1中，具有抑制发送电路的电感成分与接收电路的电感成分进行磁场耦合的结构。下面，说明本实施方式所涉及的高频模块1的抑制上述磁场耦合的结构。
[1.2高频模块1的电路元件配置结构]
图2是实施方式1所涉及的高频模块1的截面结构概要图和平面结构概要图。图2的(a)是高频模块1的截面结构概要图，具体地说，是图2的(b)的II-II线处的截面图。
如图2所示，本实施方式所涉及的高频模块1除了图1所示的电路结构以外，还具有安装基板80、接合线71G及72G以及树脂构件90。接合线71G及72G包含于发送电路。
安装基板80是安装上述发送电路和上述接收电路的基板。作为安装基板80，例如使用具有多个电介质层的层叠构造的低温共烧陶瓷(Low Temperature Co-firedCeramics：LTCC)基板或者印刷电路板等。
如图2所示，低噪声放大电路30、功率放大电路40、接收匹配电路53A及53B、发送匹配电路54A及54B以及双工器21～24安装于安装基板80的主面的表面。
功率放大电路40例如由内置有功率放大器40A及40B的半导体IC构成。该半导体IC也可以除了内置有功率放大器40A及40B以外还内置有开关51A～55和数字控制电路。
低噪声放大电路30例如由内置有低噪声放大器30A及30B的半导体IC构成。该半导体IC也可以除了内置有低噪声放大器30A及30B以外还内置有开关51A～55和数字控制电路。
上述半导体IC例如由CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)构成。由此，能够廉价地制造半导体IC。此外，半导体IC也可以由GaAs构成。由此，能够输出具有高质量的放大性能和噪声性能的高频信号。
树脂构件90配置在安装基板80上，覆盖上述发送电路和上述接收电路的至少一部分，具有确保构成上述发送电路和上述接收电路的电路元件的机械强度和耐湿性等的可靠性的功能。此外，树脂构件90不是本发明所涉及的高频模块所必需的结构要素。
接合线72G的两端与形成于功率放大电路40的相互背对的主面中的距安装基板80较远的主面(下面记为顶面)的地电极42G及形成在安装基板80上的地电极82G相接触地连接。
接合线71G的两端与形成在安装基板80上的地电极81G1及81G2相接触地连接。也就是说，接合线71G与地连接。如图2的(a)所示，接合线71G跨越发送匹配电路54B(的第一电感器)。更具体地说，如图2的(b)所示，在俯视安装基板80的情况下，接合线71G与发送匹配电路54B(的第一电感器)重叠。另外，如图2的(a)所示，在剖视安装基板80的情况下，接合线71G跨越发送匹配电路54B(的第一电感器)。
根据该接合线71G的结构，能够抑制作为发送电路的电感成分的发送匹配电路54B的第一电感器与接收电路的电感成分进行磁场耦合。由此，能够抑制由功率放大器40A或40B放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
此外，本实施方式所涉及的接合线71G的结构用于抑制从发送电路产生磁场，该发送电路是接收电路中的噪声成分的发生源。
此外，在本实施方式所涉及的高频模块1中，如图2的(a)所示，接合线71G仅跨越发送匹配电路54B(的第一电感器)。
据此，能够将与地连接的接合线71G更接近发送匹配电路54B的第一电感器地进行配置，因此能够更有效地屏蔽从该第一电感器产生的磁场。因此，能够提高发送电路与接收电路之间的隔离特性，能够有效地抑制接收电路的接收灵敏度劣化。
另外，也可以如图2的(b)所示那样配置有与地连接的相互平行的多个接合线71G(多个第一接合线)。
据此，能够利用相互平行的多个接合线71G来更强力地屏蔽从该第一电感器产生的磁场。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
并且，虽然在图2中未图示，但是跨越发送匹配电路54B的第一电感器的接合线也可以由与地连接的、在俯视安装基板80的情况下相互平行的多个接合线71G(多个第一接合线)以及与多个接合线71G交叉的多个第二接合线构成。在该情况下，也可以是，多个第一接合线跨越发送匹配电路54B(的第一电感器)，且多个第二接合线跨越发送匹配电路54B(的第一电感器)。
据此，能够利用相互交叉的多个接合线来更强力地屏蔽从该第一电感器产生的磁场。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
另外，在本实施方式所涉及的高频模块1中，发送电路具有发送滤波器21T～24T，接收电路具有接收滤波器21R～24R。在此，也可以如图2的(b)所示那样，在俯视安装基板80的情况下，发送滤波器21T～24T和接收滤波器21R～24R配置于用于配置发送电路的区域与用于配置接收电路的区域之间的边界区域。
根据上述结构，在低噪声放大电路30、接收匹配电路53A及53B与功率放大电路40、发送匹配电路54A及54B之间，配置有作为具有导电构件的电路元件的发送滤波器21T～24T和接收滤波器21R～24R。构成双工器21～24中的各双工器的发送滤波器和接收滤波器具有多个信号取出电极等导电构件，例如，多个信号取出电极中的至少1个信号取出电极与配置于安装基板80的地图案连接。由此，能够利用双工器21～24中的至少1个双工器来屏蔽从发送电路产生的电感成分和从接收电路产生的电感成分。因此，能够抑制发送电路与接收电路的磁场耦合，能够提高发送电路与接收电路之间的隔离特性。
另外，在本实施方式所涉及的高频模块1中，发送匹配电路54B(的第一电感器)的磁通方向(卷绕轴方向)也可以是与安装基板80的主面垂直的方向。
据此，在发送匹配电路54B(的第一电感器)的磁通延伸的方向上配置有与地连接的接合线71G，因此能够更强力地屏蔽从该第一电感器产生的磁场。因此，能够抑制接收电路的接收灵敏度劣化，能够提高发送电路与接收电路之间的隔离特性。
此外，在本实施方式所涉及的高频模块1中，在如图2的(b)所示那样使传输高频信号的接合线(HOT)同与地连接的接合线(GND)大致平行地进行配置的情况下，为以下构造：将配置于功率放大电路40和低噪声放大电路30的顶面的信号用焊盘电极(HOT)配置于外周侧，将地用焊盘电极(GND))配置于内周侧(中心侧)。
当高频信号流过信号用接合线时在该线周围产生磁场。当该磁场在高频模块1内扩展时有时会产生不需要的干扰。
与此相对，通过上述结构，能够设为利用地用接合线(GND)覆盖信号用接合线(HOT)(地用接合线(GND)跨越信号用接合线(HOT))的配置结构，因此能够抑制上述磁场的扩展，从而能够防止信号的干扰。另外，也能够防止来自外部的信号经由信号用接合线泄漏到功率放大电路40和低噪声放大电路30。
[1.3高频模块1A的电路元件配置结构]
图3是实施方式1的变形例1所涉及的高频模块1A的截面结构概要图和平面结构概要图。图3的(a)是高频模块1A的截面结构概要图，具体地说，是图3的(b)的III-III线处的截面图。本变形例所涉及的高频模块1A与实施方式1所涉及的高频模块1相比，只有跨越发送匹配电路54B的接合线的配置结构不同。下面，关于本变形例所涉及的高频模块1A，省略与实施方式1所涉及的高频模块1相同的方面的说明，以不同的方面为中心来进行说明。
接合线73G包含于发送电路，其两端与形成在安装基板80上的地电极81G及82G相接触地连接。也就是说，接合线73G与地连接。另外，如图3的(a)所示，接合线73G跨越发送匹配电路54B(的第一电感器)和功率放大电路40。更具体地说，如图3的(b)所示，在俯视安装基板80的情况下，接合线73G与发送匹配电路54B(的第一电感器)及功率放大电路40重叠。另外，如图3的(a)所示，在剖视安装基板80的情况下，接合线73G跨越发送匹配电路54B(的第一电感器)和功率放大电路40。
根据该接合线73G的结构，能够抑制作为发送电路的电感成分的发送匹配电路54B的第一电感器与接收电路的电感成分进行磁场耦合。另外，能够利用接合线73G的屏蔽效果来抑制从功率放大电路40辐射的高频发送信号泄漏到外部。由此，能够抑制由功率放大器40A及40B放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
[1.4高频模块1B的电路元件配置结构]
图4是实施方式1的变形例2所涉及的高频模块1B的截面结构概要图和平面结构概要图。图4的(a)是高频模块1B的截面结构概要图，具体地说，是图4的(b)的IV-IV线处的截面图。本变形例所涉及的高频模块1B与实施方式1所涉及的高频模块1相比，只有跨越发送匹配电路54B的接合线的配置结构不同。下面，关于本变形例所涉及的高频模块1B，省略与实施方式1所涉及的高频模块1相同的方面的说明，以不同的方面为中心来进行说明。
接合线72G包含于发送电路，一端与形成在安装基板80上的地电极82G相接触地连接，另一端与形成于功率放大电路40的顶面的地电极42G相接触地连接。
接合线71G包含于发送电路，一端与形成在安装基板80上的地电极81G相接触地连接，另一端与形成于功率放大电路40的顶面的地电极41G相接触地连接。另外，关于接合线71G，如图4的(a)所示，接合线71G跨越发送匹配电路54B(的第一电感器)。更具体地说，关于接合线71G，如图4的(b)所示，在俯视安装基板80的情况下，接合线71G与发送匹配电路54B(的第一电感器)重叠。另外，如图4的(a)所示，在剖视安装基板80的情况下，接合线71G跨越发送匹配电路54B(的第一电感器)。
根据该接合线71G的结构，能够抑制作为发送电路的电感成分的发送匹配电路54B的第一电感器与接收电路的电感成分进行磁场耦合。由此，能够抑制由功率放大器40A或40B放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
[1.5高频模块1C的电路元件配置结构]
图5是实施方式1的变形例3所涉及的高频模块1C的截面结构概要图和平面结构概要图。本变形例所涉及的高频模块1C与变形例2所涉及的高频模块1B相比，只有功率放大电路40的电极配置结构不同。下面，关于本变形例所涉及的高频模块1C，省略与变形例2所涉及的高频模块1B相同的方面的说明，以不同的方面为中心来进行说明。
在变形例2所涉及的高频模块1B中，功率放大电路40的用于取出信号的电极形成于其顶面，与此相对，在本变形例所涉及的高频模块1C中，不是在功率放大电路40的顶面，而是在与安装基板80相向的主面形成用于取出信号的电极和地电极。也就是说，本变形例所涉及的功率放大电路40为能够对安装基板80进行倒装芯片(面朝下)安装的结构。
根据本变形例所涉及的接合线71G的结构，也能够抑制作为发送电路的电感成分的发送匹配电路54B的第一电感器与接收电路的电感成分进行磁场耦合。由此，能够抑制由功率放大器40A或40B放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
[1.6高频模块1D的电路元件配置结构]
图6是实施方式1的变形例4所涉及的高频模块1D的平面结构概要图。本变形例所涉及的高频模块1D与实施方式1所涉及的高频模块1相比，只有跨越接收滤波器24R的接合线88的配置结构不同。下面，关于本变形例所涉及的高频模块1D，省略与实施方式1所涉及的高频模块1相同的方面的说明，以不同的方面为中心来进行说明。
接合线88是一端与形成在安装基板80上的地电极89G相接触地连接、另一端与形成于功率放大电路40的顶面的地电极43G相接触地连接的第三接合线。另外，接合线88如图6所示那样跨越接收滤波器24R。
根据该接合线88的结构，能够利用接合线88的屏蔽效果来抑制从功率放大电路40辐射的高频发送信号到达接收滤波器24R。由此，能够抑制由功率放大器40A或40B放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量流入到接收电路，因此能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
此外，接合线88也可以以两端与形成于安装基板80的地电极相接触地连接的方式跨越接收滤波器24R。
另外，也可以不仅对接收滤波器24R配置具有上述连接结构的接合线88，还对接收滤波器21R～23R配置具有上述连接结构的接合线88。也就是说，只要对接收滤波器21R～24R中的至少1个接收滤波器配置具有上述连接结构的接合线88即可。
[1.7高频模块1E的电路元件配置结构]
图7是实施方式1的变形例5所涉及的高频模块1E的截面结构概要图。本变形例所涉及的高频模块1E与实施方式1所涉及的高频模块1相比，在配置有屏蔽电极层95这方面不同，以及跨越发送匹配电路54B(的第一电感器)的接合线71G的配置结构不同。下面，关于本变形例所涉及的高频模块1E，省略与实施方式1所涉及的高频模块1相同的方面的说明，以不同的方面为中心来进行说明。
屏蔽电极层95是以覆盖树脂构件90的顶面和侧面的方式形成的地电极。此外，屏蔽电极层95与形成于安装基板80的地电极图案在安装基板80的侧面相接触地连接。
接合线71G包含于发送电路，一端与形成在安装基板80上的地电极81G2相接触地连接，另一端与屏蔽电极层95相接触地连接。
根据该接合线71G的结构，能够抑制作为发送电路的电感成分的发送匹配电路54B的第一电感器与接收电路的电感成分进行磁场耦合。由此，能够抑制由功率放大器40A或40B放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到接收电路，因此能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
[1.8高频模块1F的电路元件配置结构]
图8是实施方式1的变形例6所涉及的高频模块1F的截面结构概要图和平面结构概要图。图8的(a)是高频模块1F的截面结构概要图，具体地说，是图8的(b)的VIII-VIII线处的截面图。本变形例所涉及的高频模块1F与实施方式1所涉及的高频模块1相比，配置于接收电路侧的接合线的配置结构不同。下面，关于本变形例所涉及的高频模块1F，省略与实施方式1所涉及的高频模块1相同的方面的说明，以不同的方面为中心来进行说明。
接合线73G包含于接收电路，其两端与形成于低噪声放大电路30的顶面的地电极32G及形成在安装基板80上的地电极83G相接触地连接。
接合线74G包含于接收电路，其两端与形成在安装基板80上的地电极84G1及84G2相接触地连接。也就是说，接合线74G与地连接。如图8的(a)所示，接合线74G跨越接收匹配电路53B(的第一电感器)。更具体地说，如图8的(b)所示，在俯视安装基板80的情况下，接合线74G与接收匹配电路53B(的第一电感器)重叠。另外，如图8的(a)所示，在剖视安装基板80的情况下，接合线74G跨越接收匹配电路53B(的第一电感器)。
根据该接合线74G的结构，能够抑制作为接收电路的电感成分的接收匹配电路53B的第一电感器与发送电路的电感成分进行磁场耦合。由此，能够抑制由功率放大器40A或40B放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
此外，在本变形例中，为在接收电路侧抑制上述磁场耦合的结构。
此外，在本变形例所涉及的高频模块1F中，如图8的(b)所示，接合线74G仅跨越接收匹配电路53B(的第一电感器)。
据此，能够将与地连接的接合线74G更接近接收匹配电路53B的第一电感器地进行配置，因此能够更有效地抑制该第一电感器的磁场与外部的磁场进行耦合。因此，能够提高发送电路与接收电路之间的隔离特性，能够有效地抑制接收电路的接收灵敏度劣化。
另外，也可以如图8的(b)所示那样配置有与地连接的相互大致平行的多个接合线74G(多个第一接合线)。
据此，能够利用相互大致平行的多个接合线74G来更强力地抑制该第一电感器的磁场与外部的磁场进行耦合。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
并且，虽然在图8中未图示，但是跨越接收匹配电路53B的第一电感器的接合线也可以由与地连接的、在俯视安装基板80的情况下相互大致平行的多个接合线74G(多个第一接合线)以及与多个接合线74G交叉的多个第二接合线构成。在该情况下，也可以是，多个接合线74G跨越接收匹配电路53B(的第一电感器)，且多个第二接合线跨越接收匹配电路53B(的第一电感器)。
据此，能够利用相互交叉的多个接合线来更强力地抑制该第一电感器的磁场与外部的磁场进行耦合。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
另外，在本变形例所涉及的高频模块1F中，期望的是，接收匹配电路53B(的第一电感器)的磁通方向(卷绕轴方向)是与安装基板80的主面垂直的方向。
据此，在接收匹配电路53B(的第一电感器)的磁通延伸的方向上配置有与地连接的接合线74G，因此能够更强力地抑制该第一电感器的磁场与外部的磁场进行耦合。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
另外，接合线74G也可以跨越接收匹配电路53B(的第一电感器)和低噪声放大电路30。
据此，能够抑制作为接收电路的电感成分的接收匹配电路53B的第一电感器与发送电路的电感成分进行磁场耦合。另外，能够利用接合线74G的屏蔽效果来抑制从发送电路辐射的高频发送信号侵入到低噪声放大器30A及30B。由此，能够抑制由功率放大器40A或40B放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
另外，接合线74G也可以一端与形成在安装基板80上的地电极相接触地连接，另一端与形成于低噪声放大电路30的顶面的地电极相接触地连接。
据此，能够抑制作为接收电路的电感成分的接收匹配电路53B的第一电感器与发送电路的电感成分进行磁场耦合。
(实施方式2)
在本实施方式中，示出对传输不同的通信频段的高频信号的发送电路与接收电路之间的磁场耦合进行抑制的高频模块的结构。
[2.1高频模块1G的电路元件配置结构]
图9是实施方式2所涉及的高频模块1G的平面结构概要图和截面结构概要图。此外，本实施方式及其变形例所涉及的高频模块与实施方式1所涉及的高频模块1同样地，具有图1所示的电路结构。
本实施方式所涉及的高频模块1G具有公共端子100、发送端子110A及110B、低噪声放大电路30(低噪声放大器30A及30B)、功率放大电路40(功率放大器40A及40B)、双工器21、22、23及24、发送匹配电路54A及54B、接收匹配电路53A及53B、匹配电路61、62、63及64、开关51A、51B、52A、52B及55、安装基板80、接合线75及76以及树脂构件91及92。
功率放大器40A、发送匹配电路54A以及发送滤波器21T构成向公共端子100输出通信频段A(第一通信频段)的高频发送信号的第一发送电路。另外，功率放大器40B、发送匹配电路54B以及发送滤波器23T构成向公共端子100输出通信频段C(第二通信频段)的高频发送信号的第二发送电路。
另外，低噪声放大器30A、接收匹配电路53A以及接收滤波器21R构成从天线2经由公共端子100输入通信频段A(第一通信频段)的高频接收信号的第一接收电路。另外，低噪声放大器30B、接收匹配电路53B以及接收滤波器23R构成从天线2经由公共端子100输入通信频段C(第二通信频段)的高频接收信号的第二接收电路。
此外，在图9的(a)及(b)中示出了高频模块1G所具备的电路元件中的一部分电路元件。
如图9的(b)所示，安装基板80具有相互背对的第一主面和第二主面。在安装基板80的第一主面安装有功率放大器40A、低噪声放大器30B、发送匹配电路54A、接收匹配电路53B以及接合线75。另外，在安装基板80的第二主面安装有功率放大器40B、低噪声放大器30A(未图示)、发送匹配电路54B(未图示)、接收匹配电路53A以及接合线76。
接合线75包含于接收电路，其两端与形成在安装基板80的第一主面上的地电极相接触地连接。也就是说，接合线75与地连接。如图9的(b)所示，接合线75跨越接收匹配电路53B(的第一电感器)。更具体地说，如图9的(a)所示，在俯视安装基板80的情况下，接合线75与接收匹配电路53B(的第一电感器)重叠。另外，如图9的(b)所示，在剖视安装基板80的情况下，接合线75跨越接收匹配电路53B(的第一电感器)。也就是说，接收匹配电路53B包括接合线75所跨越的第一电感器。
根据该接合线75的结构，能够抑制作为第二接收电路的电感成分的接收匹配电路53B的第一电感器与第一发送电路的发送匹配电路54A的电感成分进行磁场耦合。另外，能够利用接合线75的屏蔽效果来抑制从第一发送电路的功率放大器40A辐射的高频发送信号侵入到接收匹配电路53B。由此，能够抑制由第一发送电路的功率放大器40A放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到第二接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制第二接收电路的接收灵敏度劣化。
接合线76包含于接收电路，其两端与形成在安装基板80的第二主面上的地电极相接触地连接。也就是说，接合线76与地连接。如图9的(b)所示，接合线76跨越接收匹配电路53A(的第一电感器)。更具体地说，在俯视安装基板80的情况下，接合线76与接收匹配电路53A(的第一电感器)重叠。另外，如图9的(b)所示，在剖视安装基板80的情况下，接合线76跨越接收匹配电路53A(的第一电感器)。也就是说，接收匹配电路53A包括接合线76所跨越的第一电感器。
根据该接合线76的结构，能够抑制作为第一接收电路的电感成分的接收匹配电路53A的第一电感器与第二发送电路的发送匹配电路54B的电感成分进行磁场耦合。另外，能够利用接合线76的屏蔽效果来抑制从第二发送电路的功率放大器40B辐射的高频发送信号侵入到接收匹配电路53A。由此，能够抑制由第二发送电路的功率放大器40B放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到第一接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制第一接收电路的接收灵敏度劣化。
此外，在本实施方式中，示出了接合线跨越接收匹配电路53A及53B的结构，但是也可以取代该结构而是接合线跨越发送匹配电路54A及54B的结构。
据此，能够抑制作为发送电路的电感成分的发送匹配电路54A或54B的第一电感器与接收电路的电感成分进行磁场耦合。由此，能够抑制由功率放大器40A或40B放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
[2.2高频模块1H的电路元件配置结构]
图10是实施方式2的变形例7所涉及的高频模块1H的平面结构概要图和截面结构概要图。本变形例所涉及的高频模块1H与实施方式2所涉及的高频模块1G相比，配置于低噪声放大器30B的接合线的配置结构不同。下面，关于本变形例所涉及的高频模块1H，省略与实施方式2所涉及的高频模块1G相同的方面的说明，以不同的方面为中心来进行说明。
接合线77包含于接收电路，具有与实施方式2所涉及的高频模块1G的接合线75相同的配置结构。接合线79具有与实施方式2所涉及的高频模块1G的接合线76相同的配置结构。
接合线78包含于接收电路，其两端与形成在安装基板80的第一主面上的地电极相接触地连接。也就是说，接合线78与地连接。如图10的(b)所示，接合线78跨越低噪声放大器30B。更具体地说，如图10的(a)所示，在俯视安装基板80的情况下，接合线78与低噪声放大器30B重叠。另外，如图10的(b)所示，在剖视安装基板80的情况下，接合线78跨越低噪声放大器30B。
根据该接合线77及78的结构，能够利用接合线77及78的屏蔽效果来抑制从第一发送电路的功率放大器40A辐射的高频发送信号侵入到第二接收电路。由此，能够抑制由第一发送电路的功率放大器40A放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到第二接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制第二接收电路的接收灵敏度劣化。
此外，虽未进行图示，但是也可以是，在上述俯视下，同地电极接触的接合线与低噪声放大器30A重叠，在上述剖视下，该接合线跨越低噪声放大器30A。
另外，也可以是，如图10的(a)的右侧所示，在上述俯视下，同地电极接触的接合线与接收匹配电路53B及低噪声放大器30B重叠，在上述剖视下，该接合线跨越接收匹配电路53B和低噪声放大器30B。
[2.3高频模块1J的电路元件配置结构]
图11是实施方式2的变形例8所涉及的高频模块1J的平面结构概要图和截面结构概要图。本变形例所涉及的高频模块1J与实施方式2所涉及的高频模块1G相比，配置于接收匹配电路53A及53B的接合线的配置结构不同。下面，关于本变形例所涉及的高频模块1J，省略与实施方式2所涉及的高频模块1G相同的方面的说明，以不同的方面为中心来进行说明。
接合线85包含于接收电路，其两端与形成在安装基板80的第一主面上的地电极相接触地连接。也就是说，接合线85与地连接。如图11的(b)所示，接合线85跨越接收匹配电路53B(的第一电感器)。更具体地说，如图11的(a)所示，在俯视安装基板80的情况下，接合线85与接收匹配电路53B(的第一电感器)重叠。另外，如图11的(b)所示，在剖视安装基板80的情况下，接合线85跨越接收匹配电路53B(的第一电感器)。并且，接合线85包括相互平行的多个第一接合线以及与该多个第一接合线交叉的、相互平行的多个第二接合线。此外，多个第一接合线与多个第二接合线也可以在上述俯视下交叉的位置处相接触。
根据该接合线85的结构，能够抑制作为第二接收电路的电感成分的接收匹配电路53B的第一电感器与第一发送电路的发送匹配电路54A的电感成分进行磁场耦合。另外，能够利用接合线85的屏蔽效果来抑制从第一发送电路的功率放大器40A辐射的高频发送信号侵入到接收匹配电路53B。
接合线86包含于接收电路，其两端与形成在安装基板80的第二主面上的地电极相接触地连接。也就是说，接合线86与地连接。如图11的(b)所示，接合线86跨越接收匹配电路53A(的第一电感器)。更具体地说，在上述俯视下，接合线86与接收匹配电路53A(的第一电感器)重叠。另外，如图11的(b)所示，在剖视安装基板80的情况下，接合线86跨越接收匹配电路53A(的第一电感器)。并且，接合线86包括相互平行的多个第一接合线以及与该多个第一接合线交叉的、相互平行的多个第二接合线。此外，多个第一接合线与多个第二接合线也可以在上述俯视下交叉的位置处相接触。
根据该接合线86的结构，能够抑制作为第一接收电路的电感成分的接收匹配电路53A的第一电感器与第二发送电路的发送匹配电路54B的电感成分进行磁场耦合。另外，能够利用接合线86的屏蔽效果来抑制从第二发送电路的功率放大器40B辐射的高频发送信号侵入到接收匹配电路53A。
[2.4高频模块1K的电路元件配置结构]
图12是实施方式2的变形例9所涉及的高频模块1K的平面结构概要图和截面结构概要图。本变形例所涉及的高频模块1K与实施方式2所涉及的高频模块1G相比，在接收匹配电路53A及53B不配置接合线而是配置导电罩这方面不同。下面，关于本变形例所涉及的高频模块1K，省略与实施方式2所涉及的高频模块1G相同的方面的说明，以不同的方面为中心来进行说明。
导电罩96是与地连接的导电构件，与安装基板80一起仅覆盖构成第二接收电路的接收匹配电路53C的电路元件中的第一电感器。
根据该导电罩96的结构，能够抑制作为第二接收电路的电感成分的接收匹配电路53C的第一电感器与第一发送电路的发送匹配电路54A的电感成分进行磁场耦合。另外，能够利用导电罩96的屏蔽效果来抑制从第一发送电路的功率放大器40A辐射的高频发送信号侵入到接收匹配电路53C。由此，能够抑制由第一发送电路的功率放大器40A放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到第二接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制第二接收电路的接收灵敏度劣化。
导电罩97是与地连接的导电构件，与安装基板80一起仅覆盖构成第一接收电路的接收匹配电路53D的电路元件中的第一电感器。
根据该导电罩97的结构，能够抑制作为第一接收电路的电感成分的接收匹配电路53D的第一电感器与第二发送电路的发送匹配电路54B的电感成分进行磁场耦合。另外，能够利用导电罩97的屏蔽效果来抑制从第二发送电路的功率放大器40B辐射的高频发送信号侵入到接收匹配电路53D。由此，能够抑制由第二发送电路的功率放大器40B放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到第一接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制第一接收电路的接收灵敏度劣化。
[2.5高频模块1L的电路元件配置结构]
图13是实施方式2的变形例10所涉及的高频模块1L的平面结构概要图和截面结构概要图。本变形例所涉及的高频模块1L与实施方式2所涉及的高频模块1G相比，在发送电路与接收电路之间配置有接合线87这方面不同。下面，关于本变形例所涉及的高频模块1L，省略与实施方式2所涉及的高频模块1G相同的方面的说明，以不同的方面为中心来进行说明。
接合线87的两端与安装基板80上的地电极相接触地连接，在俯视安装基板的第一主面的情况下，接合线87配置于功率放大器40A及发送匹配电路54A与低噪声放大器30B及接收匹配电路53B之间。
另外，接合线87的两端与安装基板80上的地电极相接触地连接，在俯视安装基板的第二主面的情况下，接合线87配置于功率放大器40B及发送匹配电路54B与低噪声放大器30A及接收匹配电路53A之间。
也就是说，在俯视安装基板的情况下，接合线87形成于第一发送电路与第二接收电路之间以及第二发送电路与第一接收电路之间。
此外，接合线87也可以配置于第一发送电路与第二接收电路之间以及第二发送电路与第一接收电路之间中的仅任一方。
据此，能够抑制发送电路的电感成分与接收电路的电感成分进行磁场耦合。另外，能够利用接合线87的屏蔽效果来抑制从发送电路的功率放大器辐射的高频发送信号侵入到接收电路。由此，能够抑制由发送电路的功率放大器放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
[2.6高频模块1M的电路元件配置结构]
图14是实施方式2的变形例11所涉及的高频模块1M的平面结构概要图和截面结构概要图。本变形例所涉及的高频模块1M与变形例10所涉及的高频模块1L相比，在配置有屏蔽电极层95且接合线75A与屏蔽电极层95接触这方面不同。下面，关于本变形例所涉及的高频模块1M，省略与变形例10所涉及的高频模块1L相同的方面的说明，以不同的方面为中心来进行说明。
屏蔽电极层95是以覆盖树脂构件91的顶面及侧面、以及树脂构件92的侧面的方式形成的地电极。此外，屏蔽电极层95与形成于安装基板80的地电极图案在安装基板80的侧面相接触地连接。
接合线75A的两端与形成在安装基板80的第一主面上的地电极相接触地连接。也就是说，接合线75A与地连接。如图14的(b)所示，接合线75A跨越接收匹配电路53B(的第一电感器)。更具体地说，如图14的(a)所示，在俯视安装基板80的情况下，接合线75A与接收匹配电路53B(的第一电感器)重叠。另外，如图14的(b)所示，在剖视安装基板80的情况下，接合线75A跨越接收匹配电路53B(的第一电感器)。并且，接合线87与屏蔽电极层95接触。并且，接合线75A与屏蔽电极层95接触。
据此，能够抑制作为第二接收电路的电感成分的接收匹配电路53B的第一电感器与第一发送电路的发送匹配电路54A的电感成分进行磁场耦合。并且，由于接合线75A与屏蔽电极层95接触，因此上述磁场耦合的抑制被强化。由此，能够抑制由第一发送电路的功率放大器40A放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到第二接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制第二接收电路的接收灵敏度劣化。
(其它实施方式等)
以上，关于本发明的实施方式所涉及的高频模块和通信装置，列举实施方式1、2及其变形例来进行了说明，但是本发明所涉及的高频模块和通信装置不限定于上述实施方式及其变形例。将上述实施方式及其变形例中的任意的结构要素进行组合来实现的其它实施方式、对上述实施方式及其变形例实施本领域技术人员在不脱离本发明的宗旨的范围内想到的各种变形来得到的变形例、内置有上述高频模块和通信装置的各种设备也包含在本发明中。
此外，在实施方式1、2及其变形例中，针对构成发送电路的发送匹配电路和构成接收电路的接收匹配电路中的至少一方的第一电感器，示出了与地连接的、在俯视安装基板时与该第一电感器重叠、在剖视安装基板时跨越该第一电感器的接合线。然而，本发明所涉及的高频模块也可以是，不针对构成发送电路或接收电路的匹配电路配置上述接合线，而是针对图1所示的匹配电路61～64中的至少1个匹配电路所具有的第一电感器配置与地连接的、在俯视安装基板时与该第一电感器重叠、在剖视安装基板时跨越该第一电感器的接合线。
也就是说，具备配置在安装基板80上的发送电路和接收电路的高频模块只要具有以下结构即可：包括连接于发送电路同接收电路的连接节点与公共端子100之间的用于使阻抗匹配的第一电感器、以及与地连接的接合线，上述接合线跨越该第一电感器。
此外，在该情况下，匹配电路61～64包括取得连接于公共端子100的电路元件(天线2)与发送滤波器及接收滤波器的阻抗匹配的第一电感器。
根据该接合线的结构，能够抑制使高频发送信号通过的匹配电路61～64中的任一个匹配电路的第一电感器与接收电路的电感成分进行磁场耦合。或者，能够抑制发送电路的电感成分与使高频接收信号通过的匹配电路61～64中的任一个匹配电路的第一电感器进行磁场耦合。
由此，能够抑制由功率放大器40A或40B放大后的高输出的高频发送信号、其谐波分量、或者该高频发送信号与其它高频信号的互调失真分量借助上述磁场耦合而流入到接收电路。因此，能够提高发送电路与接收电路之间的隔离特性，能够抑制接收电路的接收灵敏度劣化。
此外，在实施方式1、2及其变形例所涉及的高频模块和通信装置中，也可以在附图中公开的对各电路元件以及信号路径进行连接的路径之间插入其它的电路元件和布线等。
产业上的可利用性
本发明作为配置于支持多频段的前端部的高频模块，能够广泛利用于便携式电话等通信设备。

Claims (19)

1.一种高频模块，具备：
公共端子、发送端子及接收端子；
发送电路，其配置在安装基板上，将从所述发送端子输入的高频信号进行处理后输出到所述公共端子；以及
接收电路，其配置在所述安装基板上，将从所述公共端子输入的高频信号进行处理后输出到所述接收端子，
其中，所述发送电路和所述接收电路中的至少1个电路包括：
第一电感器；以及
与地连接的接合线，
所述接合线跨越所述第一电感器。
2.根据权利要求1所述的高频模块，其特征在于，
所述第一电感器是与功率放大器的输出端子连接的电感器以及与低噪声放大器的输入端子连接的电感器中的至少1个，其中，所述功率放大器对从所述发送端子输入的高频信号进行放大，所述低噪声放大器将放大后的高频信号输出到所述接收端子。
3.根据权利要求2所述的高频模块，其特征在于，
所述接收电路具有：
所述低噪声放大器；以及
所述第一电感器，
所述接合线跨越所述低噪声放大器和所述第一电感器。
4.根据权利要求2所述的高频模块，其特征在于，
所述发送电路具有：
所述功率放大器；以及
所述第一电感器，
所述接合线跨越所述功率放大器和所述第一电感器。
5.根据权利要求2所述的高频模块，其特征在于，
所述接收电路具有：
所述低噪声放大器；以及
所述第一电感器，
所述接合线的一端与形成于所述低噪声放大器的相互背对的主面中的距安装基板较远的主面的地电极接触连接，所述接合线的另一端与形成于所述安装基板的地电极接触连接。
6.根据权利要求2所述的高频模块，其特征在于，
所述发送电路具有：
所述功率放大器；以及
所述第一电感器，
所述接合线的一端与形成于所述功率放大器的相互背对的主面中的距安装基板较远的主面的地电极接触连接，所述接合线的另一端与形成于所述安装基板的地电极接触连接。
7.根据权利要求1所述的高频模块，其特征在于，
所述发送电路具有：
第一发送电路，其传输第一通信频段的高频信号；以及
第二发送电路，其传输第二通信频段的高频信号，该第二通信频段的频率与所述第一通信频段的频率不同，
所述接收电路具有：
第一接收电路，其传输所述第一通信频段的高频信号；以及
第二接收电路，其传输所述第二通信频段的高频信号，
其中，所述第一接收电路具备：
第一低噪声放大器，其将所述第一通信频段的高频信号输出到第一接收端子；以及
第一接收匹配用电感器，其与所述第一低噪声放大器的输入端子连接，
所述第一接收匹配用电感器是所述第一电感器。
8.根据权利要求7所述的高频模块，其特征在于，
所述安装基板具有相互背对的第一主面和第二主面，
所述第一发送电路和所述第二接收电路安装于所述第一主面，
所述第二发送电路和所述第一接收电路安装于所述第二主面，
所述高频模块还具备在俯视所述安装基板的情况下形成于所述第一发送电路与所述第二接收电路之间的、与地连接的接合线。
9.一种高频模块，具备：
公共端子、发送端子及接收端子；
发送电路，其配置在安装基板上，将从所述发送端子输入的高频信号进行处理后输出到所述公共端子；以及
接收电路，其配置在所述安装基板上，将从所述公共端子输入的高频信号进行处理后输出到所述接收端子，
所述高频模块还包括：
第一电感器，其连接于所述发送电路同所述接收电路的连接节点与所述公共端子之间；以及
接合线，其与地连接，
其中，所述接合线跨越所述第一电感器。
10.根据权利要求9所述的高频模块，其特征在于，
所述第一电感器是与发送滤波器的输出端子及接收滤波器的输入端子连接的电感器。
11.根据权利要求1～10中的任一项所述的高频模块，其特征在于，
所述接合线由与地连接的相互平行的多个第一接合线构成，
所述多个第一接合线跨越所述第一电感器。
12.根据权利要求1～10中的任一项所述的高频模块，其特征在于，
所述接合线由与地连接的相互平行的多个第一接合线以及与所述多个第一接合线交叉的多个第二接合线构成，
所述多个第一接合线跨越所述第一电感器，且所述多个第二接合线跨越所述第一电感器。
13.根据权利要求1～12中的任一项所述的高频模块，其特征在于，
所述接合线仅跨越所述第一电感器。
14.根据权利要求1～13中的任一项所述的高频模块，其特征在于，
所述高频模块还具备：
树脂构件，其配置在所述安装基板上，覆盖所述发送电路和所述接收电路的至少一部分；以及
屏蔽电极层，其以覆盖所述树脂构件的顶面和侧面的方式形成，
所述接合线的一端与所述屏蔽电极层接触连接。
15.根据权利要求2～6中的任一项所述的高频模块，其特征在于，
所述发送电路具有发送滤波器，
所述接收电路具有接收滤波器，
在俯视所述安装基板的情况下，所述发送滤波器和所述接收滤波器配置于用于配置所述发送电路的区域与用于配置所述接收电路的区域之间的边界区域。
16.根据权利要求15所述的高频模块，其特征在于，
还包括与地连接的第三接合线，
在俯视所述安装基板的情况下，所述第三接合线与所述接收滤波器重叠，
在剖视所述安装基板的情况下，所述第三接合线跨越所述接收滤波器。
17.根据权利要求1～16中的任一项所述的高频模块，其特征在于，
所述第一电感器的磁通方向是与所述安装基板的主面垂直的方向。
18.一种高频模块，具备：
公共端子、发送端子及接收端子；
发送电路，其配置在安装基板上，将从所述发送端子输入的高频信号进行处理后输出到所述公共端子；以及
接收电路，其配置在所述安装基板上，将从所述公共端子输入的高频信号进行处理后输出到所述接收端子，
所述高频模块还包括：
第一电感器；以及
导电罩，其与所述安装基板一起仅覆盖构成所述高频模块的电路元件中的所述第一电感器，与地连接。
19.一种通信装置，具备：
RF信号处理电路，其对利用天线发送接收的高频信号进行处理；以及
根据权利要求1～18中的任一项所述的高频模块，其在所述天线与所述RF信号处理电路之间传递所述高频信号。
CN201911378920.6A 2018-12-28 2019-12-27 高频模块和通信装置 Pending CN111384995A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018247192A JP6900947B2 (ja) 2018-12-28 2018-12-28 高周波モジュールおよび通信装置
JP2018-247192 2018-12-28

Publications (1)

Publication Number Publication Date
CN111384995A true CN111384995A (zh) 2020-07-07

Family

ID=71123189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911378920.6A Pending CN111384995A (zh) 2018-12-28 2019-12-27 高频模块和通信装置

Country Status (3)

Country Link
US (1) US11476226B2 (zh)
JP (1) JP6900947B2 (zh)
CN (1) CN111384995A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114614853A (zh) * 2020-12-07 2022-06-10 株式会社村田制作所 高频模块和通信装置
CN116097570A (zh) * 2020-08-13 2023-05-09 株式会社村田制作所 高频模块

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110392926B (zh) * 2017-03-14 2022-12-06 株式会社村田制作所 高频模块
CN111587538B (zh) * 2018-01-11 2022-03-11 株式会社村田制作所 开关模块
WO2020250734A1 (ja) * 2019-06-10 2020-12-17 株式会社村田製作所 高周波回路、高周波モジュール及び通信装置
WO2021039325A1 (ja) * 2019-08-23 2021-03-04 株式会社村田製作所 モジュール
CN114521290A (zh) * 2019-09-27 2022-05-20 株式会社村田制作所 模块
JP2021150849A (ja) * 2020-03-19 2021-09-27 株式会社村田製作所 高周波モジュール及び通信装置
WO2022034818A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 高周波モジュール
CN116134736A (zh) 2020-08-13 2023-05-16 株式会社村田制作所 高频模块以及通信装置
WO2022034869A1 (ja) * 2020-08-13 2022-02-17 株式会社村田製作所 高周波モジュールおよび通信装置
WO2022064909A1 (ja) * 2020-09-24 2022-03-31 株式会社村田製作所 高周波モジュール及び通信装置
CN220233160U (zh) * 2020-10-02 2023-12-22 株式会社村田制作所 电路模块
US11239158B1 (en) * 2020-10-08 2022-02-01 Qualcomm Incorporated Wire bond inductor structures for flip chip dies
WO2023089988A1 (ja) * 2021-11-22 2023-05-25 株式会社村田製作所 モジュール

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933343A (zh) * 2005-09-12 2007-03-21 Lg伊诺特有限公司 前端模块
CN104218900A (zh) * 2013-05-30 2014-12-17 联发科技股份有限公司 射频发送器以及无线通信单元
CN104285380A (zh) * 2012-05-11 2015-01-14 夏普株式会社 高频电路以及具有该高频电路的高频模块
EP3203641A1 (en) * 2016-02-08 2017-08-09 Bayerische Motoren Werke Aktiengesellschaft A filter and a method for isolating terminals in a transceiver front end
CN107786242A (zh) * 2016-08-26 2018-03-09 三星电机株式会社 具有改善的接收带抑制功能的射频发送器
WO2018061949A1 (ja) * 2016-09-29 2018-04-05 株式会社村田製作所 弾性波フィルタ装置、マルチプレクサ、高周波フロントエンド回路及び通信装置
CN108352361A (zh) * 2015-10-12 2018-07-31 英帆萨斯公司 用于干扰屏蔽的引线接合线
CN108964633A (zh) * 2017-05-19 2018-12-07 株式会社村田制作所 多工器、高频前端电路以及通信装置

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49145565U (zh) * 1973-04-13 1974-12-16
NL8300513A (nl) * 1983-02-11 1984-09-03 Philips Nv Hoogfrequentspoel met aansluitpennen.
JPS6265898U (zh) * 1985-10-16 1987-04-23
DE69217147T2 (de) * 1991-09-04 1997-06-05 Nippon Electric Co Funksendeempfänger
JPH07212077A (ja) * 1994-01-24 1995-08-11 Sanyo Electric Co Ltd 混成集積回路装置
JPH10200062A (ja) 1997-01-04 1998-07-31 T I F:Kk 半導体装置
US6816037B2 (en) * 1998-11-27 2004-11-09 Mark Allan Hoffman Helical filters and methods for specifying assembly thereof
JP3745156B2 (ja) * 1999-04-02 2006-02-15 シャープ株式会社 光通信用半導体受光デバイス
JP2001177081A (ja) 1999-12-15 2001-06-29 Toshiba Corp 半導体装置
US6586309B1 (en) * 2000-04-24 2003-07-01 Chartered Semiconductor Manufacturing Ltd. High performance RF inductors and transformers using bonding technique
US6429536B1 (en) * 2000-07-12 2002-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
US6740959B2 (en) * 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
US7057472B2 (en) * 2001-08-10 2006-06-06 Hitachi Metals, Ltd. Bypass filter, multi-band antenna switch circuit, and layered module composite part and communication device using them
TW522764B (en) * 2001-08-28 2003-03-01 Via Tech Inc Power layout structure on host bridge chip substrate and motherboard
TW523894B (en) * 2001-12-24 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor device and its manufacturing method
US8258616B1 (en) * 2002-01-16 2012-09-04 Marvell International Ltd. Semiconductor dice having a shielded area created under bond wires connecting pairs of bonding pads
KR20030091519A (ko) * 2002-05-28 2003-12-03 삼성전기주식회사 접지와이어 본딩 벽을 갖는 파워 앰프 모듈 및 파워 앰프모듈 기판 제조방법
CN1327733C (zh) * 2002-08-08 2007-07-18 松下电器产业株式会社 高频器件
JP2004079886A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 実装体の製造方法、半導体装置及び実装体
JP2004297455A (ja) * 2003-03-27 2004-10-21 Kyocera Corp 高周波モジュール
JP4174008B2 (ja) * 2003-05-15 2008-10-29 株式会社ルネサステクノロジ 半導体装置
US6787896B1 (en) * 2003-05-15 2004-09-07 Skyworks Solutions, Inc. Semiconductor die package with increased thermal conduction
TWM244576U (en) * 2003-07-16 2004-09-21 Via Tech Inc Chip package structure
US7088009B2 (en) * 2003-08-20 2006-08-08 Freescale Semiconductor, Inc. Wirebonded assemblage method and apparatus
US8399972B2 (en) 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
US7768792B2 (en) * 2005-09-12 2010-08-03 Lg Innotek Co., Ltd. Front end module
JP5262413B2 (ja) * 2008-08-12 2013-08-14 株式会社村田製作所 マルチバンドデュプレクサモジュール
US8129824B1 (en) * 2008-12-03 2012-03-06 Amkor Technology, Inc. Shielding for a semiconductor package
JP5170139B2 (ja) * 2010-03-23 2013-03-27 株式会社村田製作所 回路モジュール
KR101713930B1 (ko) * 2010-04-22 2017-03-09 삼성전자주식회사 휴대 단말기의 송신 장치 및 그의 운용 방법
US7939864B1 (en) * 2010-06-01 2011-05-10 Nxp B.V. Inductive bond-wire circuit
JP2012156741A (ja) * 2011-01-26 2012-08-16 Panasonic Corp アンテナ共用器
US20130016633A1 (en) * 2011-07-14 2013-01-17 Lum Nicholas W Wireless Circuitry for Simultaneously Receiving Radio-frequency Transmissions in Different Frequency Bands
JPWO2013021626A1 (ja) * 2011-08-08 2015-03-05 パナソニック株式会社 フィルタモジュール
US20130043961A1 (en) * 2011-08-15 2013-02-21 Avago Technologies Wireless Ip (Singapore) Pte.Ltd Duplexer with shielding bondwires between filters
US9325353B2 (en) * 2011-09-16 2016-04-26 Rf Micro Devices, Inc. Architecture for a radio frequency front-end
JP6114198B2 (ja) * 2011-11-28 2017-04-12 スカイワークスフィルターソリューションズジャパン株式会社 高周波フィルタ
KR20190058711A (ko) * 2012-06-14 2019-05-29 스카이워크스 솔루션즈, 인코포레이티드 고조파 종단 회로를 포함하는 전력 증폭기 모듈 및 관련된 시스템, 장치, 및 방법
US10027287B1 (en) * 2013-02-20 2018-07-17 Micro Mobio Corporation World band frequency front end module, system and method thereof
JP5677499B2 (ja) * 2013-04-11 2015-02-25 太陽誘電株式会社 高周波回路モジュール
JP6325799B2 (ja) * 2013-11-11 2018-05-16 太陽誘電株式会社 圧電薄膜共振器、フィルタおよびデュプレクサ
JP5949753B2 (ja) * 2013-12-27 2016-07-13 株式会社村田製作所 フロントエンド回路
US10256851B2 (en) * 2014-06-11 2019-04-09 Skyworks Solutions, Inc. Systems and methods related to time-division and frequency-division duplex protocols for wireless applications
JP5943158B1 (ja) * 2014-08-12 2016-06-29 株式会社村田製作所 高周波モジュール
CN107004669A (zh) * 2014-09-30 2017-08-01 天工方案公司 具有减小面积的屏蔽射频模块
WO2016088680A1 (ja) * 2014-12-04 2016-06-09 株式会社村田製作所 ラダー型フィルタ、弾性波フィルタモジュール及びデュプレクサ
US9906204B2 (en) * 2015-05-15 2018-02-27 Nokia Technologies Oy Tunable filter off-states for noise rejection
US10432235B2 (en) * 2015-06-09 2019-10-01 Skyworks Solutions, Inc. Carrier aggregation using diplexers
KR101867792B1 (ko) * 2015-06-24 2018-06-15 가부시키가이샤 무라타 세이사쿠쇼 멀티플렉서, 송신 장치, 수신 장치, 고주파 프론트엔드 회로, 통신 장치, 및 멀티플렉서의 임피던스 정합 방법
CN107710615B (zh) * 2015-06-25 2021-10-08 株式会社村田制作所 多工器、高频前端电路以及通信装置
JP6488985B2 (ja) * 2015-10-26 2019-03-27 株式会社村田製作所 高周波モジュール
JP6358238B2 (ja) * 2015-11-18 2018-07-18 株式会社村田製作所 高周波モジュール及び通信装置
US10021790B2 (en) 2016-02-26 2018-07-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Module with internal wire fence shielding
KR101815754B1 (ko) * 2016-03-10 2018-01-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
JP6669248B2 (ja) * 2016-03-31 2020-03-18 株式会社村田製作所 回路モジュール
US11024559B2 (en) 2016-04-01 2021-06-01 Intel Corporation Semiconductor package with electromagnetic interference shielding structures
US10263647B2 (en) * 2016-04-09 2019-04-16 Skyworks Solutions, Inc. Multiplexing architectures for wireless applications
JP6556668B2 (ja) * 2016-06-22 2019-08-07 太陽誘電株式会社 フィルタおよびマルチプレクサ
US10103772B2 (en) * 2016-08-10 2018-10-16 Skyworks Solutions, Inc. Apparatus and methods for filter bypass for radio frequency front-ends
US10498521B2 (en) * 2016-08-31 2019-12-03 Skyworks Solutions, Inc. Switched-filter duplexing architecture for front-end systems
JP6750681B2 (ja) * 2016-09-09 2020-09-02 株式会社村田製作所 電子部品
US10271421B2 (en) 2016-09-30 2019-04-23 Avago Technologies International Sales Pte. Limited Systems and methods for providing electromagnetic interference (EMI) shielding between inductors of a radio frequency (RF) module
US10476482B2 (en) * 2016-11-29 2019-11-12 Skyworks Solutions, Inc. Filters including loop circuits for phase cancellation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933343A (zh) * 2005-09-12 2007-03-21 Lg伊诺特有限公司 前端模块
CN104285380A (zh) * 2012-05-11 2015-01-14 夏普株式会社 高频电路以及具有该高频电路的高频模块
CN104218900A (zh) * 2013-05-30 2014-12-17 联发科技股份有限公司 射频发送器以及无线通信单元
CN108352361A (zh) * 2015-10-12 2018-07-31 英帆萨斯公司 用于干扰屏蔽的引线接合线
EP3203641A1 (en) * 2016-02-08 2017-08-09 Bayerische Motoren Werke Aktiengesellschaft A filter and a method for isolating terminals in a transceiver front end
CN107786242A (zh) * 2016-08-26 2018-03-09 三星电机株式会社 具有改善的接收带抑制功能的射频发送器
WO2018061949A1 (ja) * 2016-09-29 2018-04-05 株式会社村田製作所 弾性波フィルタ装置、マルチプレクサ、高周波フロントエンド回路及び通信装置
CN108964633A (zh) * 2017-05-19 2018-12-07 株式会社村田制作所 多工器、高频前端电路以及通信装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116097570A (zh) * 2020-08-13 2023-05-09 株式会社村田制作所 高频模块
CN114614853A (zh) * 2020-12-07 2022-06-10 株式会社村田制作所 高频模块和通信装置
CN114614853B (zh) * 2020-12-07 2023-07-11 株式会社村田制作所 高频模块和通信装置

Also Published As

Publication number Publication date
JP6900947B2 (ja) 2021-07-14
JP2020108069A (ja) 2020-07-09
US11476226B2 (en) 2022-10-18
US20200211998A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
JP6900947B2 (ja) 高周波モジュールおよび通信装置
US11303308B2 (en) Radio frequency module and communication device
CN213213456U (zh) 高频模块和通信装置
WO2019240097A1 (ja) 高周波モジュールおよび通信装置
CN213213458U (zh) 高频模块和通信装置
CN112910482B (zh) 高频模块和通信装置
CN214900861U (zh) 高频模块和通信装置
CN214154504U (zh) 高频模块和通信装置
KR102496904B1 (ko) 고주파 모듈 및 통신 장치
KR102499032B1 (ko) 고주파 모듈 및 통신 장치
KR102417477B1 (ko) 고주파 모듈 및 통신 장치
KR20230070428A (ko) 고주파 모듈 및 통신 장치
CN215734260U (zh) 高频模块和通信装置
CN214380892U (zh) 高频模块和通信装置
CN214851214U (zh) 高频模块和通信装置
KR102452114B1 (ko) 고주파 모듈 및 통신 장치
CN213879808U (zh) 高频模块和通信装置
WO2021039067A1 (ja) 高周波モジュールおよび通信装置
WO2022059457A1 (ja) 高周波モジュールおよび通信装置
WO2021241339A1 (ja) 高周波モジュールおよび通信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200707

RJ01 Rejection of invention patent application after publication