JP6556668B2 - フィルタおよびマルチプレクサ - Google Patents

Description

本発明は、フィルタおよびマルチプレクサに関し、例えばラダー型フィルタおよびマルチプレクサに関する。

移動体通信に代表される無線機器の急速な普及により、小型化で軽量な弾性波共振器およびこれを組み合わせたフィルタの需要が増大している。弾性波共振器としてはＳＡＷ（Surface Acoustic Wave）共振器、ＦＢＡＲ（Film Bulk Acoustic Resonator）およびＳＭＲ（Solidly Mounted Resonator）等の圧電薄膜共振器が広く使用されている。弾性波共振器により発生した２次高調波を抑制するため、弾性波共振器を分割することが知られている（例えば特許文献１および２）。

特開２００８−８５９８９号公報 特開２００９−１０９３２号公報

特許文献１、２のように２次高調波を抑制するように共振器を分割する場合、共振器の数が増えチップサイズが大きくなる。また、分割した共振器を接続する配線の寄生容量成分により、２次高調波の抑制が不十分となることがある。

本発明は上記課題に鑑みなされたものであり、小型でかつ２次高調波を抑制することを目的とする。

本発明は、入力端子と出力端子との間に直列に接続され、共振周波数が通過帯域の中心周波数の１０２．２％以上である前記出力端子に最も近い直列共振器を含み、圧電薄膜共振器である１または複数の直列共振器と、前記入力端子と前記出力端子との間に並列に接続され、圧電薄膜共振器である１または複数の並列共振器と、前記出力端子に最も近い直列共振器に並列に接続されたインダクタと、を具備し、前記出力端子に最も近い直列共振器と前記インダクタは、前記通過帯域の２倍の周波数帯域内の位置に減衰極を形成するフィルタである。

上記構成において、前記出力端子に最も近い直列共振器の共振周波数は前記通過帯域の中心周波数の１０３％以上である構成とすることができる。

上記構成において、前記１または複数の直列共振器は複数の直列共振器であり、前記出力端子に最も近い直列共振器の共振周波数は、前記複数の直列共振器の共振周波数のうち最も高い構成とすることができる。

上記構成において、前記１または複数の直列共振器は複数の直列共振器であり、前記複数の直列共振器のうち少なくとも１つの直列共振器には並列にインダクタが接続されていない構成とすることができる。

上記構成において、前記１または複数の直列共振器および前記１または複数の並列共振器の少なくとも１つは、逆直列または逆並列に分割されている構成とすることができる。

上記構成において、前記インダクタは前記１または複数の直列共振器および前記１または複数の並列共振器が設けられたチップを実装する基板に設けられている構成とすることができる。

本発明は、上記フィルタを含むマルチプレクサである。

本発明によれば、小型でかつ２次高調波を抑制することができる。

図１（ａ）および図１（ｂ）は、圧電薄膜共振器の断面図を示す図である。 図２（ａ）は圧電薄膜共振器の回路図、図２（ｂ）および図２（ｃ）は、図２（ａ）を分割した回路図である。 図３（ａ）から図３（ｄ）は、比較例に係るラダー型フィルタを示す回路図である。 図４（ａ）は、圧電薄膜共振器の回路図、図４（ｂ）は、図４（ａ）の圧電薄膜共振器の通過特性Ｓ２１を示す図、図４（ｃ）は、図４（ａ）の圧電薄膜共振器が生成する２次高調波を示す図である。 図５（ａ）は、共振回路の回路図、図５（ｂ）および図５（ｃ）は、図５（ａ）の共振回路の通過特性Ｓ２１を示す図である。 図６は、図５（ａ）の共振回路が生成する２次高調波を示す図である。 図７（ａ）から図７（ｃ）は、共振周波数ｆｒに対する２次高調波の頂点の周波数ｆ２ｐを示す図である。 図８は、図７（ａ）から図７（ｃ）において、ｆ２ｐが２×Ｐａｓｓの下限および上限となる共振周波数ｆｒを示す図である。 図９（ａ）は、実施例１に係るフィルタの回路図、図９（ｂ）は、各共振器の静電容量値および共振周波数を示す図である。 図１０（ａ）は、実施例１に係るフィルタの通過特性Ｓ２１を示す図、図１０（ｂ）は、周波数に対する２次高調波を示す図である。 図１１（ａ）および図１１（ｂ）は、共振周波数ｆｒｘに対する挿入損失および２次高調波を示す図である。 図１２（ａ）から図１２（ｃ）は、実施例１の変形例に係るフィルタの回路図（その１）である。 図１３（ａ）および図１３（ｂ）は、実施例１の変形例に係るフィルタの回路図（その２）である。 図１４は、実施例２に係るデュプレクサの回路図である。 図１５は、実施例２におけるチップの平面図である。 図１６（ａ）は、実施例２におけるパッケージ基板の平面図、図１６（ｂ）はパッケージ基板の平面図、図１６（ｃ）は、パッケージの断面図である。

まず、圧電薄膜共振器を例に２次歪について説明する。図１（ａ）および図１（ｂ）は、圧電薄膜共振器の断面図を示す図である。図１（ａ）に示すように、圧電膜１４は下部電極１２と上部電極１６との間に挟まれている。圧電薄膜共振器１０では、共振周波数の波長λの１／２がほぼ圧電膜１４の厚さに相当する。つまり、圧電薄膜共振器１０は、１／２λ厚み共振を用いている。このため、例えば下部電極１２が−のとき、上部電極１６は＋となる。圧電膜１４内の上下の面はそれぞれ＋および−のいずれかとなる。

図１（ｂ）に示すように、２次高調波の周波数の波長はほぼ圧電膜１４の厚さに相当する。このため、圧電膜１４の上下の面が＋（または−）および圧電膜１４の中心が−（または＋）となるように弾性波が励振する。圧電膜１４が上下に対称であれば、２次高調波は上部電極１６と下部電極１２とで同電位となる。このため、２次高調波成分は生じない。しかしながら、圧電膜１４として例えば窒化アルミニウム（ＡｌＮ）または酸化亜鉛（ＺｎＯ）等を用いる場合、良好な特性を得るために、ｃ軸に配向させる。矢印はｃ軸配向方向４０を示している。このとき、圧電膜１４内でｃ軸方向の対称性が崩れ、電界の分布に偏りが生じる。このため、上部電極１６と下部電極１２とに電位差が生じる。このように２次歪により発生する電圧を２次歪電圧４２という。下部電極１２から上部電極１６の方向がｃ軸配向方向４０のとき、ｃ軸配向方向４０の同じ方向に２次歪電圧４２が発生する。ｃ軸配向方向４０はより一般的に分極方向でもよい。

図２（ａ）は圧電薄膜共振器の回路図、図２（ｂ）および図２（ｃ）は、図２（ａ）を分割した回路図である。図２（ａ）に示すように、端子Ｔ１とＴ２との間に圧電薄膜共振器１０が直列に接続されている。端子Ｔ１またはＴ２に大きい電力の信号が入力されると、図１（ｂ）で説明したように、端子Ｔ１およびＴ２に２次高調波が出力される。

２次高調波を抑制する比較例を説明する。図２（ｂ）に示すように、圧電薄膜共振器１０を共振器１０ａおよび１０ｂに直列に分割する。圧電薄膜共振器１０の静電容量値Ｃに対し、共振器１０ａおよび１０ｂの静電容量値を各々２Ｃとする。図２（ｃ）に示すように、圧電薄膜共振器１０を共振器１０ａおよび１０ｂに並列に分割する。共振器１０ａおよび１０ｂの静電容量値を各々Ｃ／２とする。

図２（ｂ）および図２（ｃ）において、ｃ軸配向方向４０（分極方向）は端子Ｔ１（または端子Ｔ２）からみて逆方向である。よって、図２（ｂ）および図２（ｃ）の分割をそれぞれ逆直列分割および逆並列分割と呼ぶ。端子Ｔ１（または端子Ｔ２）には、共振器１０ａおよび１０ｂから逆位相の２次高調波が出力される。共振器１０ａおよび１０ｂの構造および大きさが同じであれば、端子Ｔ１（または端子Ｔ２）から出力される共振器１０ａおよび１０ｂからの２次高調波はキャンセルする。これにより、端子Ｔ１（または端子Ｔ２）から出力される２次高調波を抑制できる。

図３（ａ）から図３（ｄ）は、比較例に係るラダー型フィルタを示す回路図である。図３（ａ）に示すように、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に直列共振器Ｓ１からＳ４が直列に接続され、並列共振器Ｐ１からＰ３が並列に接続されている。ラダー型フィルタは、梯子の段数、および直列共振器と並列共振器との容量比、等を変えることにより、挿入損失および帯域外抑圧度等を容易に変化させることができる。このため、設計手順が簡便で、高周波信号用のフィルタとして用いられる。

しかし、入力端子Ｔｉｎから大きな電力の高周波信号が入力すると、各共振器において２次高調波が生成する。これにより出力端子Ｔｏｕｔから２次高調波が出力される。入力端子Ｔｉｎに近い共振器から出力される２次高調波は、出力端子Ｔｏｕｔ側の共振器により減衰する。しかし、直列共振器Ｓ１からＳ４のうち最も出力端子Ｔｏｕｔ側の直列共振器Ｓ４から出力される２次高調波はそのまま出力端子Ｔｏｕｔに出力する。また、並列共振器Ｐ１からＰ３のうち最も出力端子Ｔｏｕｔ側の並列共振器Ｐ３から出力される２次高調波はそのまま出力端子Ｔｏｕｔに出力する。

図３（ｂ）に示すように、直列共振器Ｓ４が共振器Ｓ４ａおよびＳ４ｂに逆直列分割されている。並列共振器Ｐ３が共振器Ｐ３ａおよびＰ３ｂに逆直列分割されている。図３（ｃ）に示すように、直列共振器Ｓ４が共振器Ｓ４ａおよびＳ４ｂに逆並列分割されている。並列共振器Ｐ３が共振器Ｐ３ａおよびＰ３ｂに逆並列分割されている。図３（ｄ）に示すように、直列共振器Ｓ４が共振器Ｓ４ａおよびＳ４ｂに逆直列分割されている。並列共振器Ｐ３が共振器Ｐ３ａおよびＰ３ｂに逆並列分割されている。図３（ｂ）から図３（ｄ）では、出力端子Ｔｏｕｔに、直列共振器Ｓ４および並列共振器Ｐ３から出力される２次高調波を抑制できる。

しかしながら、図３（ｂ）から図３（ｄ）の比較例では、共振器Ｓ４ａおよびＳ４ｂと、共振器Ｐ３ａおよびＰ３ｂと、を設けるため、チップサイズが大きくなる。また、２次高調波を抑制するためには、分割した共振器Ｓ４ａおよびＳ４ｂ（またはＰ３ａおよびＰ３ｂ）から出力される２次高調波が逆位相で、振幅が等しいことが好ましい。しかし、共振器Ｓ４ａおよびＳ４ｂ（またはＰ３ａおよびＰ３ｂ）の間の配線の寄生容量成分に起因し、２次高調波が逆位相からずれる、および／または、振幅が異なる。これにより、２次高調波が十分には抑制されない。

弾性波共振器に並列にインダクタを接続することで、２次高調波を抑制することを検討した。以下、シミュレーションについて説明する。

図４（ａ）は、圧電薄膜共振器の回路図、図４（ｂ）は、図４（ａ）の圧電薄膜共振器の通過特性Ｓ２１を示す図、図４（ｃ）は、図４（ａ）の圧電薄膜共振器が生成する２次高調波を示す図である。

図４（ａ）に示すように、ノードＮ１とＮ２との間に圧電薄膜共振器１０が直列に接続されている。圧電薄膜共振器１０は、バンド７（送信帯域：２５００ＭＨｚから２５７０ＭＨｚ）の送信フィルタの直列共振器の一例である。圧電薄膜共振器１０の通過特性および２次高調波をシミュレーションした。２次高調波のシミュレーションでは、ノードＮ２に高周波信号を入力したときに、圧電薄膜共振器１０から出力される２次高調波の大きさを算出した。２次高調波は、圧電膜１４に加わる「電界強度の２乗」、「電界強度とひずみの積」、および「ひずみの２乗」に比例した非線形電流に基づきに算出できる。

シミュレーション条件は以下である。
圧電膜１４：ｃ軸に配向した窒化アルミニウム（ＡｌＮ）
共振周波数ｆｒ ：２５３５ＭＨｚ
電気機械結合係数ｋ^２：７．０７％
静電容量値Ｃ０ ：２．１ｐＦ
ノードＮ２に入力する信号のパワー：２８ｄＢｍ
ノードＮ２に入力する信号の周波数範囲：２４００ＭＨｚ−２６５０ＭＨｚ
算出した２次高調波の周波数範囲：４８００ＭＨｚ−５３００ＭＨｚ

図４（ｂ）に示すように、バンド７の送信帯域は２５００ＭＨｚから２５７０ＭＨｚである。バンド７用の送信フィルタにおいては、通過帯域Ｐａｓｓはほぼ２５００ＭＨｚから２５７０ＭＨｚである。圧電薄膜共振器１０の共振周波数ｆｒは２５３５ＭＨｚであり、反共振周波数ｆａは２６１２ＭＨｚである。

図４（ｃ）に示すように、通過帯域２倍の周波数帯域２×Ｐａｓｓは５０００ＭＨｚから５１４０ＭＨｚである。圧電薄膜共振器１０の共振周波数ｆｒの２倍２×ｆｒは５０７０ＭＨｚであり、反共振周波数ｆａの２倍２×ｆａは５２２４ＭＨｚである。２次高調波は、ゆるやかな単峰特性となる。２次高調波の頂点（最悪値）となる周波数ｆ２ｐは５２０８ＭＨｚである。周波数ｆ２ｐは、２×ｆｒと２×ｆａの間に位置するが、周波数帯域２×Ｐａｓｓ内には位置しない。送信フィルタでは、周波数帯域２×Ｐａｓｓ（すなわち送信帯域の２倍の周波数帯域）において２次高調波を抑圧することが求められる。圧電薄膜共振器１０から発生する２次高調波の頂点となる周波数ｆ２ｐは周波数帯域２×Ｐａｓｓの外に位置する。これは、圧電薄膜共振器１０から発生する２次高調波の観点からは好ましい。

次に圧電薄膜共振器１０に並列にインダクタを接続した共振回路について検討する。この構造では、例えば周波数帯域２×Ｐａｓｓ内に減衰極を形成する。これにより、入力側の共振器から出力される２次高調波が出力端子Ｔｏｕｔに出力されることを抑制できる。

インダクタと圧電薄膜共振器とを並列に接続した共振回路についてシミュレーションした。図５（ａ）は、共振回路の回路図、図５（ｂ）および図５（ｃ）は、図５（ａ）の共振回路の通過特性Ｓ２１を示す図である。図６は、図５（ａ）の共振回路が生成する２次高調波を示す図である。

図５（ａ）に示すように、共振回路２０は、圧電薄膜共振器１０とインダクタＬを有する。ノードＮ１とＮ２との間に圧電薄膜共振器１０に並列にインダクタＬが接続されている。圧電薄膜共振器１０は、図４（ａ）と同じ共振器である。インダクタＬのインダクタンスＬは、２×Ｐａｓｓ内に減衰極が形成される値に設定した。インダクタンスＬは、減衰極を形成する周波数ｆｏおよび圧電薄膜共振器１０の静電容量値Ｃ０から以下の式により算出できる。
Ｌ＝（１／ｆｏ^２）×（１／（（２π）^２×Ｃ０）） 式１
シミュレーション条件を以下に示す。
インダクタンスＬ：０．４７９ｎＨ
減衰極の周波数ｆｏ：５０２０ＭＨｚ
圧電薄膜共振器１０の条件は図４（ａ）から図４（ｃ）と同じである。

図５（ｂ）、図５（ｃ）および図６において、破線は圧電薄膜共振器１０、実線は共振回路２０を示す。圧電薄膜共振器１０にインダクタＬを並列に接続すると、反共振点が２つ生じる。図５（ｂ）に示すように、反共振周波数ｆａ´が２５０８ＭＨｚとなり、共振周波数ｆｒ´が２５４４ＭＨｚとなる。図５（ｃ）に示すように、通過帯域の２倍の周波数帯域２×Ｐａｓｓ内に反共振点に由来する減衰極が形成される。減衰極の周波数ｆｏは５０２０ＭＨｚである。このように、周波数帯域２×Ｐａｓｓ内に減衰極を形成することで、入力端子Ｔｉｎ側の共振器が生成する２次高調波を抑圧する。

図６に示すように、２次高調波の頂点の周波数ｆ２ｐは共振器１０では５２０８ＭＨｚであるのに対し、共振回路２０では５０２４ＭＨｚである。このように、インダクタＬを設けることで、通過帯域の２倍の周波数帯域２×Ｐａｓｓ内に共振回路２０の減衰極を形成しようとすると、周波数帯域２×Ｐａｓｓ内に２次高調波の頂点が位置してしまう。

そこで、２次高調波の頂点の周波数ｆ２ｐが２倍の周波数帯域２×Ｐａｓｓ内に位置しないように圧電薄膜共振器１０の共振周波数ｆｒ（インダクタＬを含まない単体での共振周波数）を設定することとした。

図７（ａ）から図７（ｃ）は、共振周波数ｆｒに対する２次高調波の頂点の周波数ｆ２ｐを示す図である。図７（ａ）から図７（ｃ）は、圧電薄膜共振器１０の静電容量値Ｃ０をそれぞれ０．６３ｐＦ、１．２６ｐＦおよび３．１４ｐＦとしている。これらは、それぞれインピーダンスが１００Ω、５０Ωおよび２５Ωに相当する。各静電容量値Ｃ０において、減衰極の周波数ｆｏが変化しないようにインダクタＬのインダクタンスを設定した。式１に示すように、減衰極の周波数ｆｏは静電容量値Ｃ０とインダクタンスＬにより定める。よって、圧電薄膜共振器１０の共振周波数ｆｒを変化させてもｆｏは変化しない。黒丸はシミュレーション値、実線は近似直線を示す。

図７（ａ）から図７（ｃ）の近似直線を用い、２次高調波の頂点の周波数ｆ２ｐが、通過帯域の２倍の周波数帯域２×Ｐａｓｓの下限（５０００ＭＨｚ）および上限（５１４０ＭＨｚ）となる圧電薄膜共振器１０の共振周波数ｆｒを算出した。図８は、図７（ａ）から図７（ｃ）において、ｆ２ｐが２×Ｐａｓｓの下限および上限となる共振周波数ｆｒを示す図である。規格化ｆｒは、共振周波数ｆｒを通過帯域Ｐａｓｓの中心周波数ｆｃで規格化した値（ｆｒ／ｆｃ×１００％）である。

図８に示すように、Ｃ０＝０．６３ｐＦのときは、規格化ｆｒを９９．２％以下または１０２．２％以上とすることで、ｆ２ｐが２×Ｐａｓｓの外側に位置するようになる。同様に、Ｃ０＝１．２６ｐＦでは、規格化ｆｒを９９．４％以下または１０２．３％以上とする。Ｃ０＝３．１４ｐＦでは、規格化ｆｒを９９．６％以下または１０２．５％以上とする。ｆ２ｐ＝５０００ＭＨｚで最も大きい規格化ｆｒおよびｆ２ｐ＝５１４０ＭＨｚで最も小さい規格化ｆｒを太線で示す。規格化ｆｒを９９．６％以下または１０２．２％以上とすると、全てのＣ０においてｆ２ｐが２×Ｐａｓｓ内に位置しなくなる。

バンド３（送信帯域：１７１０ＭＨｚ〜１７８５ＭＨｚ）およびバンド４２（送受信帯域：３４００ＭＨｚ〜３６００ＭＨｚ）の送信用フィルタについても同様の計算を行なった。バンド３では、規格化ｆｒを９９．５％以下または１０３．０％以上、バンドＢ４２では規格化ｆｒを９８．０％以下または１０３．６％以上とすることにより、ｆ２ｐが２×Ｐａｓｓ内に位置しなくなる。

次に、ラダー型フィルタについてシミュレーションした。図９（ａ）は、実施例１に係るフィルタの回路図、図９（ｂ）は、各共振器の静電容量値および共振周波数を示す図である。図９（ａ）に示すように、フィルタ３０において、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に直列共振器Ｓ１からＳ５が直列に接続され、並列共振器Ｐ１からＰ３が並列に接続されている。直列共振器Ｓ５に並列にインダクタＬが接続されている。直列共振器Ｓ５およびインダクタＬにより共振回路２０が形成される。

図９（ｂ）に示すように、各共振器の静電容量値Ｃ０および共振周波数ｆｒを設定した。直列共振器Ｓ５の共振周波数ｆｒｘを変化させた。インダクタＬのインダクタンスは、直列共振器Ｓ５の静電容量値１．５１ｐＦから減衰極が２×Ｐａｓｓ（５０００ＭＨｚ〜５１４０ＭＨｚ）に位置するように設定した。シミュレーション条件を以下に示す。
インダクタンスＬ：０．６５９ｎＨ
減衰極の周波数ｆｏ：５０５０ＭＨｚ
入力端子ｉｎに入力する信号のパワー：２８ｄＢｍ
入力端子Ｔｉｎに入力する信号の周波数範囲：２５００ＭＨｚ−２５７０ＭＨｚ
算出した２次高調波の周波数範囲：５０００ＭＨｚ−５１４０ＭＨｚ

図１０（ａ）は、実施例１に係るフィルタの通過特性Ｓ２１を示す図、図１０（ｂ）は、周波数に対する２次高調波を示す図である。破線および実線は、直列共振器Ｓ５の共振周波数ｆｒｘ（インダクタＬを含まない直列共振器Ｓ５単体での共振周波数）をそれぞれ２４６０ＭＨｚおよび２５７０ＭＨｚとしたときを示す。図１０（ａ）に示すように、共振周波数ｆｒｘが２５７０ＭＨｚでは、共振回路２０の反共振点が通過帯域Ｐａｓｓ内に位置する。このため、通過帯域Ｐａｓｓ内の挿入損失が悪化する。共振周波数ｆｒｘが２４６０ＭＨｚでは、共振回路２０の反共振点が通過帯域Ｐａｓｓの外側に位置する。このため、通過帯域Ｐａｓｓ内の挿入損失の劣化はない。このように、共振周波数ｆｒｘにより通過帯域内の挿入損失ＩＬが変化する。通過帯域Ｐａｓｓの下限２５００ＭＨｚおよび上限２５７０ＭＨｚの挿入損失をそれぞれＩＬ１、ＩＬ２とする。通過帯域Ｐａｓｓ内の最悪の挿入損失をＩＬｐとする。

図１０（ｂ）に示すように、共振周波数ｆｒｘが２４６０ＭＨｚのフィルタは共振周波数ｆｒｘが２５７０ＭＨｚのフィルタより２次高調波が小さい。通過帯域の２倍の周波数帯域２×Ｐａｓｓの下限５０００ＭＨｚおよび上限５１４０ＭＨｚの２次高調波をそれぞれＳＨＤ１およびＳＨＤ２とする。周波数帯域２×Ｐａｓｓ内の最悪の２次高調波をＳＨＤｐとする。

直列共振器Ｓ５の共振周波数ｆｒｘを変化させ、挿入損失ＩＬ１、ＩＬ２およびＩＬｐ並びに２次高調波ＳＨＤ１、ＳＨＤ２およびＳＨＤｐを算出した。図１１（ａ）および図１１（ｂ）は、共振周波数ｆｒｘに対する挿入損失および２次高調波を示す図である。図１１（ａ）および図１１（ｂ）において、ＩＬ１およびＳＨＤ１を白三角、ＩＬ２およびＳＨＤ２を白四角、並びにＩＬｐおよびＳＨＤｐを白丸で示す。

図１１（ａ）に示すように、共振周波数ｆｒｘが通過帯域付近では、挿入損失ＩＬ１、ＩＬ２およびＩＬｐが劣化する。これは、図１０（ａ）のように、共振回路２０の反共振点が通過帯域付近に位置するためである。共振周波数ｆｒｘを２５１０ＭＨｚ以下または２６１０ＭＨｚ以上とすると、挿入損失ＩＬ１、ＩＬ２およびＩＬｐの全てが−３ｄＢ以上となる。通過帯域の中心周波数ｆｃ＝２５３５ＭＨｚで規格化する。規格化ｆｒを９９．０％以下または１０３．０％以上とすると、挿入損失ＩＬ１、ＩＬ２およびＩＬｐの全てが−３ｄＢ以上となる。

図１１（ｂ）に示すように、共振周波数ｆｒｘが通過帯域付近では、２次高調波ＳＨＤ１、ＳＨＤ２およびＳＨＤｐが劣化する。これは、図６のように、共振回路２０により生成される２次高調波が周波数帯域２×Ｐａｓｓ付近に位置するためである。共振周波数ｆｒｘを２５１０ＭＨｚ以下または２６１０ＭＨｚ以上とすると、２次高調波ＳＨＤ１、ＳＨＤ２およびＳＨＤの全てが−２５ｄＢｍ以下となる。

図９（ｂ）に示すように、ラダー型フィルタでは直列共振器Ｓ１からＳ４の共振周波数はほぼ通過帯域Ｐａｓｓの中心周波数ｆｃとする。よって、直列共振器Ｓ５の共振周波数ｆｒｘを上記の範囲とすると、直列共振器Ｓ５の共振周波数ｆｒｘは直列共振器Ｓ１からＳ５の中で最も低いまたは最も高くなる。

このように、最も出力端子Ｔｏｕｔ側の直列共振器Ｓ５に並列にインダクタＬを接続する。共振回路２０の減衰極を周波数帯域２×Ｐａｓｓ内に形成する。これにより、入力端子Ｔｉｎから入力した信号により直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ３で生成された２次高調波は、後段の共振器で減衰するのに加え、共振回路２０の減衰極で減衰する。これにより、出力端子Ｔｏｕｔから出力される２次高調波が抑制される。さらに、直列共振器Ｓ５の共振周波数ｆｒｘを通過帯域Ｐａｓｓから遠ざける。これにより、共振回路２０により生成される２次高調波の頂点の周波数ｆ２ｐが周波数帯域２×Ｐａｓｓから遠ざかる。よって、出力端子Ｔｏｕｔに出力される２次高調波を抑制できる。

このように、実施例１によれば、１または複数の直列共振器Ｓ１からＳ５および１または複数の並列共振器Ｐ１からＰ３を備えるラダー型フィルタにおいて、最も出力端子Ｔｏｕｔ側の直列共振器Ｓ５に並列にインダクタＬを接続する。直列共振器Ｓ５の共振周波数ｆｒｘを通過帯域Ｐａｓｓの中心周波数ｆｃの９９．６％以下または１０２．２％以上とする。これにより、出力端子Ｔｏｕｔから出力される２次高調波を抑制できる。

直列共振器Ｓ５の共振周波数ｆｒｘを通過帯域Ｐａｓｓの中心周波数ｆｃの９９.６％以下または１０２．２％以上が好ましく、９９．０％以下または１０３．０％以上がより好ましい。

また、直列共振器Ｓ５の共振周波数ｆｒｘは、複数の直列共振器Ｓ１からＳ５の共振周波数ｆｒのうち最も高いまたは最も低くする。これにより、２次高調波を抑制できる。

複数の直列共振器Ｓ１からＳ４のうち少なくとも１つの直列共振器には並列にインダクタＬが接続されていない。これにより、インダクタＬを接続することにより挿入損失の劣化および／または２次高調波の劣化を抑制できる。複数の直列共振器Ｓ１からＳ４の全てにインダクタＬが接続されていないことが好ましい。複数の直列共振器Ｓ１からＳ４の少なくとも１つにインダクタＬが接続されていてもよい。

圧電薄膜共振器において共振周波数を変更するためには、圧電膜１４を挟み下部電極１２と上部電極１６とが対向する共振領域内の積層膜の膜厚を変更する。積層膜として、下部電極１２、圧電膜１４および上部電極１６に加え調整膜を設ける。共振領域内の調整膜のパターンの変更で、１０ＭＨｚ程度の共振周波数の変更は可能である。しかし、共振周波数を１０ＭＨｚ以上異ならせるためには、下部電極１２、圧電膜１４および上部電極１６の膜厚、または調整膜の膜厚を変更することになる。このため、製造工程が複雑化する。そこで、直列共振器Ｓ５の共振周波数ｆｒｘを並列共振器Ｐ１からＰ３の少なくとも１つの共振周波数ｆｒと略一致させる。これにより、直列共振器Ｓ５と並列共振器Ｐ１からＰ３の少なくとも１つの積層膜を同じ膜厚とすることができる。よって、製造工程を簡略化することができる。

図１２（ａ）から図１３（ｂ）は、実施例１の変形例に係るフィルタの回路図である。図１２（ａ）に示すように、直列共振器Ｓ５が共振器Ｓ５ａおよびＳ５ｂに逆並列分割されている。図１２（ｂ）に示すように、直列共振器Ｓ５が共振器Ｓ５ａおよびＳ５ｂに逆直列分割されている。その他の構成は実施例１と同じであり説明を省略する。直列共振器Ｓ５を逆並列または逆直列に分割する。これにより、直列共振器Ｓ５により生成される２次高調波が抑制される。よって、出力端子Ｔｏｕｔに出力される２次高調波をより抑制できる。共振器を分割するとチップサイズが大きくなる。よって、直列共振器Ｓ５以外の共振器は分割しないことが好ましい。

図１２（ｃ）に示すように、直列共振器Ｓ４が設けられていない。その他の構成は実施例１と同じであり説明を省略する。このように、直列共振器Ｓ５と並列共振器Ｐ３との間に直列共振器は接続されていなくてもよい。

図１３（ａ）に示すように、並列共振器Ｐ３が逆直列に分割されている。その他の構成は実施例１と同じであり説明を省略する。このように、直列共振器Ｓ５以外の直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ３の少なくとも１つを逆直列または逆並列に分割してもよい。これにより、分割した共振器により生成される２次高調波をより抑制できる。

出力端子Ｔｏｕｔ側の共振器が生成する２次高調波は、後段の共振器により減衰されないため、出力端子Ｔｏｕｔに出力する２次高調波への影響が大きい。そこで、並列共振器Ｐ１からＰ３のうち最も出力端子Ｔｏｕｔ側の並列共振器Ｐ３を逆直列または逆並列に分割する。これにより、並列共振器Ｐ３により生成される２次高調波が抑制される。よって、出力端子Ｔｏｕｔに出力される２次高調波をより抑制できる。共振器を分割するとチップサイズが大きくなる。よって、並列共振器Ｐ３以外の共振器は分割しないことが好ましい。

図１３（ｂ）に示すように、並列共振器Ｐ３に並列にインダクタＬ´が接続されている。その他の構成は実施例１と同じであり説明を省略する。これにより、並列共振器Ｐ３の２次高調波の頂点の周波数を周波数帯域２×Ｐａｓｓ外に位置させることができる。このように、直列共振器Ｓ５以外の直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ３の少なくとも１つに並列にインダクタを接続する。これにより、２次高調波をより抑制できる。２次高調波への影響が大きい並列共振器Ｐ３に並列にインダクタを接続することが好ましい。

直列共振器Ｓ１からＳ５および並列共振器Ｐ１からＰ３は、弾性表面波共振器でもよい。弾性表面波共振器では櫛型電極のバスバーにおいて、２次高調波がキャンセルされる。よって、直列共振器Ｓ１からＳ５および並列共振器Ｐ１からＰ３がＦＢＡＲまたはＳＭＲ等の圧電薄膜共振器のとき、直列共振器Ｓ５に並列にインダクタＬを接続することが好ましい。

実施例１およびその変形例において、１または複数の直列共振器の個数および１または複数の並列共振器の個数、各々の周波数および各々の静電容量値は任意に設定することができる。また、１または複数の直列共振器および１または複数の並列共振器の少なくとも１つにインダクタおよび／またはキャパシタ等が接続されていてもよい。

実施例２は、実施例１およびその変形例のフィルタを用いたデュプレクサの例である。図１４は、実施例２に係るデュプレクサの回路図である。図１４に示すように、アンテナ４８が接続される共通端子Ａｎｔと送信端子Ｔｘとの間に、送信フィルタ５０が接続されている。共通端子Ａｎｔと受信端子Ｒｘとの間の受信フィルタ５２が接続されている。送信フィルタ５０は実施例１のフィルタ３０である。共通端子Ａｎｔとグランドとの間にインダクタＬ１が接続されている。インダクタＬ１は整合回路として機能する。送信フィルタ５０は送信端子Ｔｘに入力した信号のうち送信帯域の信号を共通端子Ａｎｔに出力すし、他の周波数の信号を抑圧する。受信フィルタ５２は共通端子Ａｎｔに入力した信号のうち受信帯域の信号を受信端子Ｒｘに出力し、他の周波数の信号を抑圧する。

図１５は、実施例２におけるチップの平面図である。図１５に示すように、チップ５１は基板５４を備えている。基板５４上に配線５５、パッド５６、および圧電薄膜共振器５３が形成されている。圧電薄膜共振器５３および配線５５により送信フィルタ５０および受信フィルタ５２が形成されている。

パッド５６は、共通パッドＰａｎｔ１、送信パッドＰｔｘ１、受信パッドＰｒｘ１、インダクタ用パッドＰｌ１およびグランドパッドＰｇｎｄ１を含む。送信フィルタ５０において、共通パッドＰａｎｔ１と送信パッドＰｔｘ１との間に直列共振器Ｓ１からＳ５が配線５５を介し直列に接続され、並列共振器Ｐ１からＰ３が配線５５を介し並列に接続されている。パッドＰｌ１は直列共振器Ｓ４とＳ５との間のノードに接続されている、グランドパッドＰｇｎｄ１は、並列共振器Ｐ１からＰ３に接続されている。受信フィルタ５２において、共通パッドＰａｎｔ１と受信パッドＰｒｘ１との間に直列共振器Ｓ６からＳ８が配線５５を介し直列に接続され、並列共振器Ｐ６からＰ７が配線５５を介し並列に接続されている。グランドパッドＰｇｎｄ１は、並列共振器Ｐ６からＰ７に接続されている。

基板５４は、例えばサファイア基板、スピネル基板、サファイア基板またはシリコン基板である。配線５５およびパッド５６は、例えば金層、銅層またはアルミニウム層等の金属層である。バンプ５８は例えば半田バンプ、金バンプまたは銅バンプである。

図１６（ａ）は、実施例２におけるパッケージ基板の平面図、図１６（ｂ）はパッケージ基板の平面図、図１６（ｃ）は、パッケージの断面図である。図１５はチップを下から見た平面図であり、図１６（ｂ）は基板を上から透過して見た図である。図１５と、図１６（ａ）および図１６（ｂ）と、は、図面での上下が逆になっている。

図１６（ａ）および図１６（ｃ）に示すように、パッケージ基板６０上にチップ５１がフリップチップ実装されている。パッケージ基板６０の上面に配線６４、パッド６３およびインダクタＬが形成されている。パッケージ基板６０内にパッケージ基板６０を貫通するビア配線６２が形成されている。配線６４は、パッド６３とビア配線６２とを電気的に接続する。インダクタＬは配線６４により形成されている。パッド６３は、共通パッドＰａｎｔ２、送信パッドＰｔｘ２、受信パッドＰｒｘ２、インダクタ用パッドＰｌ２およびグランドパッドＰｇｎｄ２を含む。共通パッドＰａｎｔ２、送信パッドＰｔｘ２、受信パッドＰｒｘ２、インダクタ用パッドＰｌ２およびグランドパッドＰｇｎｄ２はそれぞれチップ５１の共通パッドＰａｎｔ１、送信パッドＰｔｘ１、受信パッドＰｒｘ１、インダクタ用パッドＰｌ１およびグランドパッドＰｇｎｄ１１とバンプ５８を介し接続されている。

図１６（ｂ）および図１６（ｃ）に示すように、パッケージ基板６０の下面に端子６１が形成されている。端子６１は例えばフットパッドであり、共通端子Ａｎｔ、送信端子Ｔｘ、受信端子Ｒｘおよびグランド端子Ｇｎｄを含む。共通端子Ａｎｔ、送信端子Ｔｘ、受信端子Ｒｘおよびグランド端子Ｇｎｄは、ビア配線６２を介し、共通パッドＰａｎｔ２、送信パッドＰｔｘ２、受信パッドＰｒｘ２およびグランドパッドＰｇｎｄ２に電気的に接続されている。パッケージ基板６０は、例えばセラミックスまたは樹脂等の絶縁基板である。配線６４、パッド６３、ビア配線６２および端子６１は例えば銅層または金層等の金属層である。

図１６（ｃ）に示すように、パッケージ基板６０上に枠体６６が形成されている。枠体６６上にリッド６７が設けられている。チップ５１は、空隙６８に封止されている。

送信フィルタ５０には大きな電力の信号が入力するため、２次高調波が発生しやすい。よって、実施例２のように、実施例１のフィルタ３０をデュプレクサの送信フィルタ５０に用いる。これにより、デュプレクサの２次高調波を抑制できる。フィルタ３０は受信フィルタ５２に用いてもよい。

インダクタＬは、直列共振器Ｓ１からＳ５および並列共振器Ｐ１からＰ３が設けられたチップ５１が実装されたパッケージ基板６０に設けられている。これにより、チップサイズを小さくできる。インダクタＬは、チップ部品等の外付け部品でもよい。

マルチプレクサの例としてデュプレクサを説明したが、マルチプレクサはトライプレクサまたはクワッドプレクサでもよい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ 圧電薄膜共振器
１２ 下部電極
１４ 圧電膜
１６ 上部電極
２０ 共振回路
３０ フィルタ
５１ チップ
６０ 基板

Claims (8)

1. 入力端子と出力端子との間に直列に接続され、共振周波数が通過帯域の中心周波数の１０２．２％以上である前記出力端子に最も近い直列共振器を含み、圧電薄膜共振器である１または複数の直列共振器と、
   前記入力端子と前記出力端子との間に並列に接続され、圧電薄膜共振器である１または複数の並列共振器と、
   前記出力端子に最も近い直列共振器に並列に接続されたインダクタと、
   を具備し、
   前記出力端子に最も近い直列共振器と前記インダクタは、前記通過帯域の２倍の周波数帯域内の位置に減衰極を形成するフィルタ。
2. 前記出力端子に最も近い直列共振器の共振周波数は前記通過帯域の中心周波数の１０３％以上である請求項１記載のフィルタ。
3. 前記１または複数の直列共振器は複数の直列共振器であり、
   前記出力端子に最も近い直列共振器の共振周波数は、前記複数の直列共振器の共振周波数のうち最も高い請求項１または２記載のフィルタ。
4. 前記１または複数の直列共振器は複数の直列共振器であり、
   前記複数の直列共振器のうち少なくとも１つの直列共振器には並列にインダクタが接続されていない請求項１から３のいずれか一項記載のフィルタ。
5. 前記１または複数の直列共振器および前記１または複数の並列共振器の少なくとも１つは、逆直列または逆並列に分割されている請求項１から４のいずれか一項記載のフィルタ。
6. 前記インダクタは前記１または複数の直列共振器および前記１または複数の並列共振器が設けられたチップを実装する基板に設けられている請求項１から５のいずれか一項記載のフィルタ。
7. 前記出力端子に最も近い直列共振器と前記インダクタとが生成する２次高調波の頂点は前記通過帯域の２倍の範囲外に位置する請求項１から６のいずれか一項に記載のフィルタ。
8. 請求項１から７のいずれか一項記載のフィルタを含むマルチプレクサ。

Images