CN107004669A - 具有减小面积的屏蔽射频模块 - Google Patents

具有减小面积的屏蔽射频模块 Download PDF

Info

Publication number
CN107004669A
CN107004669A CN201580060957.8A CN201580060957A CN107004669A CN 107004669 A CN107004669 A CN 107004669A CN 201580060957 A CN201580060957 A CN 201580060957A CN 107004669 A CN107004669 A CN 107004669A
Authority
CN
China
Prior art keywords
area
radio
engagement pad
package substrate
lead bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580060957.8A
Other languages
English (en)
Inventor
H.E.陈
M.S.里德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conexant Systems LLC
Original Assignee
Conexant Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems LLC filed Critical Conexant Systems LLC
Publication of CN107004669A publication Critical patent/CN107004669A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45016—Cross-sectional shape being elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

具有减小的面积的屏蔽射频(RF)模块。在一些实施例中，射频模块可以包括配置为容纳多个组件的封装衬底，以及多个屏蔽引线键合体，该多个屏蔽引线键合体实现在封装衬底上并被配置为对于封装衬底上的一个或多个区域提供射频屏蔽功能。封装衬底可以包括与每个屏蔽引线键合体的实现方式相关联的第一面积。射频模块还可以包括安装在封装衬底上的一个或多个装置。封装衬底还可以包括与一个或多个装置中的每个装置相关联的第二面积。每个装置可以相对于对应的屏蔽引线键合体来安装，使得与装置相关联的第二面积与对应的屏蔽引线键合体相关联的第一面积至少部分地重叠。

Description

具有减小面积的屏蔽射频模块
相关申请的交叉引用
本申请要求于2014年9月30日提交的、题为“具有减小面积的屏蔽射频模块(SHIELDED RADIO-FREQUENCY MODULE HAVING REDUCED AREA)”的美国临时申请No.62/058,039的优先权，其全部内容通过引用明确地并入本文。
技术领域
本公开涉及一种屏蔽射频(RF)模块。
背景技术
在许多电子应用中，射频(RF)模块可以被实现为封装模块。这样的封装模块可以包括诸如层压衬底的封装衬底和安装在其上的各种(一个或多个)组件。
在一些实施例中，上述封装的RF模块可以包括RF屏蔽特征，诸如屏蔽引线键合体。这种屏蔽引线键合体可以在封装的RF模块上的给定位置和模块的外部或内部的另一个位置之间提供屏蔽功能。
发明内容
根据一些实现方式，本公开涉及一种射频(RF)模块，该射频模块包括配置为容纳多个组件的封装衬底，以及多个屏蔽引线键合体，该多个屏蔽引线键合体实现在封装衬底上并被配置为对于封装衬底上的一个或多个区域提供射频屏蔽功能。该封装衬底包括与每个屏蔽引线键合体的实现方式相关联的第一面积。该射频模块还包括安装在封装衬底上的一个或多个装置。该封装衬底还包括与一个或多个装置中的每个装置相关联的第二面积。每个装置相对于对应的屏蔽引线键合体安装，使得与装置相关联的第二面积与对应的屏蔽引线键合体相关联的第一面积至少部分地重叠。
在一些实施例中，该封装衬底可以包括层压衬底。
在一些实施例中，每个屏蔽引线键可以具有不对称或近似对称的环形形状。该封装衬底包括第一接触垫和第二接触垫，该第一接触垫和第二接触垫配置为固定环形形状的屏蔽引线键合体的第一端和第二端。一个或多个装置中的每个装置可以为SMT装置，该SMT装置配置为安装在第一接触垫和第二接触垫上。该第一面积可以至少与第一细长区域一样大，第一细长区域具有由用于该环形形状的屏蔽引线键合体的该第一接触垫和该第二接触垫限定的相对端。该第二面积可以为第二细长区域，该第二细长区域具有由用于该SMT装置的该第一接触垫和该第二接触垫限定的相对端。用于该环形形状的屏蔽引线键合体的该第一接触垫和该第二接触垫中的每个接触垫可以具有矩形形状，使得该第一细长区域具有近似地矩形形状。用于该SMT装置的该第一接触垫和该第二接触垫中的每个接触垫可以具有矩形形状，使得该第二细长区域具有近似地矩形形状。第一细长形状和第二细长形状可以以近似垂直的方式布置。
在一些实施例中，至少部分的重叠可以包括用于该SMT装置的该第一接触垫和该第二接触垫的至少一些部分在该第一细长区域内。该至少部分的重叠还可以包括用于该SMT装置的至少一些部分在该第一细长区域内。SMT装置的一部分可以在环形形状的屏蔽引线键合体的下面。
在一些实施例中，该第一面积可以包括在用于该环形形状的屏蔽引线键合体的一个接触垫和用于相邻环形形状的屏蔽引线键合体的接触垫之间的第一区域。该第二面积可以包括第二区域，该第二区域具有由用于该SMT装置的该第一接触垫和该第二接触垫限定的相对端。
在一些实施例中，该屏蔽引线键合体的每个引线键合体可以包括第一端和第二端，该第一端附接到该封装衬底，该第二端定位在该封装衬底之上，以产生单端屏蔽引线键合体配置。该封装衬底可以包括接触垫，该接触垫配置为将该单端屏蔽引线键合体的第一端固定到该封装衬底。一个或多个装置中的每个装置可以为SMT装置，该SMT装置配置为安装在第一接触垫和第二接触垫上。该第一面积可以包括在用于该单端屏蔽引线键合体的接触垫和用于相邻单端屏蔽引线键合体的接触垫之间的第一区域。该第二面积可以为第二细长区域，该第二细长区域具有由用于该SMT装置的该第一接触垫和该第二接触垫限定的相对端。
在一些教导中，本公开涉及一种用于制造射频(RF)模块的方法。该方法包括形成或提供被配置为容纳多个组件的封装衬底，以及将一个或多个装置安装在封装衬底上，使得封装衬底包括与一个或多个装置中的每个装置的安装相关联的面积。该方法还包括在封装衬底上形成多个屏蔽引线键合体，以为封装衬底上的一个或多个区域提供RF屏蔽功能，使得封装衬底包括与形成每个屏蔽引线键合体相关联的面积。每个装置的安装相对于对应的屏蔽引线键合体来实现，使得与装置相关联的面积与对应的屏蔽引线键合体相关联的面积至少部分地重叠。
在一些实施例中，形成多个屏蔽引线键合体的步骤可以包括形成多个双端屏蔽引线键合体。在一些实施例中，可以安装一个或多个装置中的至少一个装置，使得与装置的安装相关联的面积的至少一部分大体上在对应的双端屏蔽引线键合体的下方。在一些实施例中，可以安装一个或多个装置中的至少一个装置，使得与装置的安装相关联的面积的至少一部分大体上在两个相邻的双端屏蔽引线键合体之间。
在一些实施例中，形成多个屏蔽引线键合体的步骤可以包括形成多个单端屏蔽引线键合体。可以安装一个或多个装置中的至少一个装置，使得与装置的安装相关联的面积的至少一部分大体上在两个相邻的单端屏蔽引线键合体之间。
在一些实现方式中，本公开涉及一种无线装置，该无线装置包括收发器和射频(RF)模块，射频模块与收发器通信并被配置为处理RF信号。射频模块包括配置为容纳多个组件的封装衬底，以及多个屏蔽引线键合体，该多个屏蔽引线键合体在封装衬底上实现并被配置为对于封装衬底上的一个或多个区域提供射频屏蔽功能。该封装衬底包括与每个屏蔽引线键合体的实现方式相关联的第一面积。该射频模块还包括安装在封装衬底上的一个或多个装置。该封装衬底还包括与一个或多个装置中的每个装置相关联的第二面积。每个装置相对于对应的屏蔽引线键合体来安装，使得与装置相关联的第二面积与对应的屏蔽引线键合体相关联的第一面积至少部分地重叠。射频模块还包括天线，该天线与该射频模块通信并且配置为便于该射频信号的发送或接收。
在一些实施例中，该无线装置可以是蜂窝电话。RF模块的尺寸可以小于功能上可比较的模块，在该模块中第二面积不与第一面积重叠。
为了概括本公开的目的，这里已经描述了本发明的某些方面、优点和新颖的特征。应当理解的是，根据本发明的任何特定实施例，不一定所有的这样的优点都可以实现。因此，本发明可以以实现或优化这里教导的一个优点或一组优点的方式来实施或执行，而不一定实现这里可教导或建议的其它优点。
附图说明
图1示出了可以实现以用于射频(RF)模块的示例性屏蔽配置。
图2示出了可以实现以用于RF模块的另一个示例性屏蔽配置。
图3示出了可以在RF模块的封装衬底上如何实现一个或多个屏蔽引线键合体的示例的更近视图。
图4A示出了用于图3的配置的可以实现的示例性屏蔽引线键合体的侧视图。
图4B示出了用于图3的配置的可以实现的另一个示例性屏蔽引线键合体的侧视图。
图5示出了可以在RF模块的封装衬底上如何实现一个或多个屏蔽引线键合体的另一个示例的更近视图。
图6示出了可以实现以用于图5的配置的示例性屏蔽引线键合体的侧视图。
图7示出了示例性屏蔽配置，在该屏蔽配置中，SMT装置足印可以至少部分地在与屏蔽引线键合体相关联的阻进(keep-out)面积内。
图8示出了另一个示例性屏蔽配置，在该屏蔽配置中，用于SMT装置的安装面积可以至少部分地在与屏蔽引线键合体相关联的阻进面积内。
图9示出了另一个屏蔽配置，在该屏蔽配置中，屏蔽引线键合体的两侧都可以用于安装SMT装置。
图10示出了示例性屏蔽配置，在该屏蔽配置中，SMT装置足印可以至少部分地在两个单端屏蔽引线键合体之间的阻进面积内。
图11示出了另一个示例性屏蔽配置，在该屏蔽配置中，用于SMT装置的安装面积可以至少部分地在两个单端屏蔽引线键合体之间的阻进面积内。
图12示出了另一个屏蔽配置，在该屏蔽配置中，由两个单端屏蔽键合体限定的线的两侧都可以用于安装SMT装置。
图13示出了示例性屏蔽配置，在该屏蔽配置中，SMT装置足印可以至少部分地在两个双端屏蔽引线键合体之间的阻进面积内。
图14示出了另一个示例性屏蔽配置，在该屏蔽配置中，用于SMT装置的安装面积可以至少部分地在两个双端屏蔽引线键合体之间的阻进面积内。
图15示出了另一个屏蔽配置，在该屏蔽配置中，由两个双端屏蔽键合体限定的线的两侧都可以用于安装SMT装置。
图16示出了具有如这里所述的一个或多个特征的示例性屏蔽配置的透视图。
图17示出了图16的示例性屏蔽配置的平面图。
图18示出了可以被实现以制造具有如这里所述的一个或多个特征的RF模块的过程。
图19示出了可以被实现为图18的过程的示例的过程。
图20示出了可以被实现为图18的过程的另一个示例的过程。
图21描绘了具有这里所述的一个或多个有利特征的RF模块。
图22描绘了具有这里所述的一个或多个有利特征的示例性无线装置。
具体实施方式
这里提供的标题(如果有的话)仅为方便起见，并不一定影响所要求保护的发明的范围或意义。
在一些射频(RF)模块中，屏蔽可以使用引线键合体来实现。图1和图2示出了这样的RF屏蔽配置的示例。在图1的示例中，RF模块10可以包括封装衬底12，诸如层压衬底。许多装置可以安装在这样的封装衬底上。例如，具有RF电路的裸芯14可以安装在封装衬底12上，并且裸芯14和封装衬底12之间的连接可以通过例如引线键合体来实现。在另一个示例中，一个或多个SMT装置(例如，被描绘为16、18)也可以安装在封装衬底12上。
在图1的示例中，多个RF屏蔽引线键合体20被示出为实现在封装衬底12的外围附近。这样的RF屏蔽引线键合体可以在形成在封装衬底12上(例如，在包覆模制结构上并且电连接到RF屏蔽引线键合体20的上部)的导电层(未示出)和接地平面之间(例如，在封装衬底内并且电连接到RF屏蔽引线键合体20的下部)提供电连接，从而在大体上由RF屏蔽引线键合体20限定的边界内的区域与边界外部的区域之间提供屏蔽功能。
图2示出了具有RF屏蔽功能的RF模块10的另一个示例。类似于图1的示例，这样的模块可以包括封装衬底12，诸如层压衬底。许多装置可以安装在这样的封装衬底上。例如，每一个具有RF电路的第一裸芯24和第二裸芯26可以安装在封装衬底12上，并且裸芯24、26和封装衬底12之间的连接可以通过例如引线键合体来实现。
在图2的示例中，示出了多个RF屏蔽引线键合体20被实现在第一裸芯24和第二裸芯26之间。这样的RF屏蔽引线键合体可以在形成在封装衬底12上(例如，在包覆模制结构上并且电连接到RF屏蔽引线键合体20的上部)的导电层(未示出)和接地平面之间(例如，在封装衬底内并且电连接到RF屏蔽引线键合体20的下部)提供电连接，从而在与第一裸芯24和第二裸芯26相关联的区域之间提供屏蔽功能。
在图1和图2的示例中，相应的屏蔽引线键合体20的实现方式通常衬底导致在封装衬底12上的不用于其它目的的面积。在图1的示例中，围绕由屏蔽引线键合体20限定的边界的带(band)28可以表示这样的面积(在这里也称为阻进(keep-out)面积)。在图2的示例中，围绕由屏蔽引线键合体20限定的段(segment)的带28可以表示这样的阻进面积。
这里所描述的是这样的阻进面积中的至少一些阻进面积可以如何用于其它目的的示例，从而产生对RF模块中的空间的更有效使用。有利地，空间的这样的有效使用可以产生更小尺寸的RF模块。
图3示出了可以在封装衬底上如何实现屏蔽引线键合体20的示例的更近视图。图3所示的视图是平面图；因此，屏蔽引线键合体20被描绘为直线。应当理解的是，这样的引线键合体可以具有不同的形状。
例如，图4A示出了具有不对称形状的示例性屏蔽引线键合体20，其两端通过接触垫30a、30b附接到封装衬底(图3中的32)。在另一个示例中，图4B示出了具有对称(或近似对称)形状的示例性屏蔽引线键合体20，其两端通过接触垫30a、30b附接到封装衬底(图3中的32)。
参照图3的示例，屏蔽引线键合体20被示出为形成在两个接触垫30a、30b之间。这样的接触垫可以电连接到接地条32，接地条32又电连接到接地平面(图3中未示出)。在图1的示例性屏蔽配置的上下文中，接地条32可以在封装衬底12的周围处或附近形成接地环。在图2的示例性屏蔽配置的上下文中，接地条32可以紧挨着由屏蔽引线键合体限定的段或在由屏蔽引线键合体限定的段之下形成条段。
在图3的示例中，阻进区域28可以包括大体上对应于实现接触垫30a、30b所需的宽度的至少一个条形面积。这样的阻进区域还可以包括用于非接地使用的接地条32。
在图3和图4的示例中，屏蔽引线键合体20具有双端配置，在该双端配置中给定引线键合体的两端都附接到它们相应的接触垫。在一些实施例中，屏蔽引线键合体可以单端的方式附接到封装衬底，并且本公开的一个或多个特征也可以相对于这样的单端屏蔽引线键合体来实现。
图5和图6示出了示例性单端屏蔽引线键合体20的平面图和侧视图，其中每个屏蔽引线键合体的一端附接到其相应的接触垫30。这样的接触垫可以实现在接地条32上，使得屏蔽引线键合体20电连接到接地平面(例如，在封装衬底内)。屏蔽引线键合体20的另一端被示出为通常保持在接触垫30的上方。屏蔽引线键合体20的这样的另一端可以与导电层(未示出)电接触，以在导电层和接地平面之间提供接地连接。关于示例(双端或单端的)屏蔽引线键合体的额外细节可以在例如题为“具有调谐的屏蔽引线键合体的射频模块(RADIO-FREQUENCY MODULES HAVING TUNED SHIELDING-WIREBONDS)”的美国专利号9,071,335中找到，其全部内容通过引用明确地并入本文。
图7-15示出了封装衬底上的阻进区域的至少一些阻进区域可以如何用于除RF屏蔽之外的目的的非限制性的示例。图7-9示出了在具有双端配置的屏蔽引线键合体的上下文中的示例，以及用于在这样的屏蔽引线键合体的两端之间安装组件的阻进区域。图10-12示出了在具有单端配置的屏蔽引线键合体的上下文中的示例，以及邻近于这样的屏蔽引线键合体的用于安装组件的阻进区域。图13-15示出了具有双端配置的屏蔽引线键合体的上下文中的示例，以及邻近于这样的屏蔽引线键合体的用于安装组件的阻进区域。
在一些实施例中，与在封装衬底上安装组件(例如，SMT装置)相关联的面积可以与一个或多个屏蔽引线键合体的实现方式相关联的阻进面积部分或完全重叠。与安装SMT装置相关联的面积可以包括例如SMT本身的足印，以及用于SMT装置的安装和电连接的一个或多个接触垫的足印。
在图7-9中，SMT装置指示为102，并且接触垫指示为104a、104b。应当理解的是，可能存在与安装SMT装置102相关联的其它数量的接触垫。在一些实施例中，与安装SMT装置相关联的上述面积可以包括由SMT装置102和/或接触垫104a、104b形成的净(net)足印。在一些实施例中，与安装SMT装置相关联的上述面积可以包括覆盖SMT装置102和接触垫104a、104b的最小矩形。例如，具有由接触垫104a、104b限定的相对端的矩形可以是与安装SMT装置相关联的面积。
在一些实施例中，与一个或多个屏蔽引线键合体的实现方式相关联的上述阻进面积可以包括大体上指示为28的条。对于给定的双端屏蔽引线键合体，这样的阻进面积可以包括具有由接触垫(图7和图8中的30a、30b；图9中的106a、106b)限定的相对端的矩形。在一些实施例中，无论是净足印形式或是最小包容性矩形形式，与屏蔽引线键合体的实现方式相关联的前述阻进面积还可以包括与用于实现屏蔽引线键合体的接触垫的导电特征(例如，从接地条32延伸的突部(tab))相关联的面积。
图7-9示出了在一些实施例中，与安装SMT装置102相关联的面积(这里也称为安装面积)中的至少一些面积可以与屏蔽引线键合体的实现方式相关联的阻进面积(这里也称为阻进面积)重叠。在图7的示例中，屏蔽配置100被示出为包括安装面积和阻进面积之间的重叠体，使得一个接触垫(104b)基本上在阻进面积(例如，具有由接触垫30a、30b限定的相对端的矩形)内，并且SMT装置足印部分地在阻进面积内。在这样的配置中，SMT装置102的一部分可以大体上在屏蔽引线键合体20的下面。
在一些实施例中，屏蔽配置还可以包括安装面积和阻进面积之间的重叠体，使得一个接触垫(图7中的104b)至少部分地在阻进面积(例如，具有由接触垫30a、30b限定的相对端的矩形)内，并且SMT装置足印基本上在阻进面积外。在这样的配置中，SMT装置102通常不会在屏蔽引线键合体20的下面。
在图8的示例中，屏蔽配置100被示出为包括安装面积和阻进面积之间的重叠体，使得一个接触垫(104b)至少部分地在阻进面积(例如，具有由接触垫30a、30b限定的相对端的矩形)内，并且SMT装置足印也至少部分地在阻进面积内。在这样的配置中，SMT装置102的一部分可以大体上在屏蔽引线键合体20的下面或可以不在屏蔽引线键合体20的下面。
在图7和图8的示例中，接地条32占据屏蔽引线键合体20的一侧。因此，将这样的面积用于非接地目的可能是不实际的。然而，可能存在屏蔽应用，在该屏蔽应用的情形下，屏蔽引线键合体的两侧大体上没有这样的接地条。在这样的配置中，屏蔽引线键合体可以通过下层接地，以便于使封装衬底的上表面大体上没有接地特征(除了相关的接触垫之外)。图9示出了这样的屏蔽配置的示例。
在图9中，屏蔽配置100被示出为允许使用屏蔽引线键合体20的两侧，用于比图7和图8的示例更自由地安装SMT装置102。因此，SMT装置102的中间部分可以在屏蔽引线键合体20的下面，其中接触垫104a、104b定位在屏蔽引线键合体20的相对侧上。在这样的配置中，SMT装置102可以至少部分地在阻进面积(例如，具有由接触垫106a、106b限定的相对端的矩形)内。在所示的示例中，接触垫104a、104b中的每一个可以与阻进面积重叠或可以不与阻进面积重叠。
在图7-9的示例中，SMT装置102的长度方向被示出为大体上垂直于对应的屏蔽引线键合体20的平面视图延伸方向。取决于SMT装置的尺寸、对应的接触垫的尺寸、和/或屏蔽引线键合体的尺寸，这样的SMT装置可以相对于屏蔽引线键合体在其它方向上定向。
在图10-12中，SMT装置指示为102，并且接触垫指示为104a、104b。应当理解的是，可能存在与安装SMT装置102相关联的其它数量的接触垫。在一些实施例中，与安装SMT装置相关联的上述面积可以包括由SMT装置102和/或接触垫104a、104b形成的净足印。在一些实施例中，与安装SMT装置相关联的上述面积可以包括覆盖SMT装置102和接触垫104a、104b的最小矩形。例如，具有由接触垫104a、104b限定的相对端的矩形可以是与安装SMT装置相关联的面积。
在一些实施例中，与一个或多个屏蔽引线键合体的实现方式相关联的上述阻进面积可以包括大体上指示为28的条。对于给定的单端屏蔽引线键合体，这样的阻进面积可以包括具有由相邻接触垫(图10和图11中的30；图12中的106)限定的相对端的矩形。在一些实施例中，无论是净足印形式或是最小包容性矩形形式，与屏蔽引线键合体的实现方式相关联的前述阻进面积还可以包括与用于实现屏蔽引线键合体的接触垫的导电特征(例如，从接地条32延伸的突部)相关联的面积。
图10-12示出了在一些实施例中，与安装SMT装置102相关联的面积(这里也称为安装面积)中的至少一些面积可以与屏蔽引线键合体的实现方式相关联的阻进面积(这里也称为阻进面积)重叠。在图10的示例中，屏蔽配置100被示出为包括安装面积和阻进面积之间的重叠体，使得一个接触垫(104b)基本上在阻进面积(例如，具有由相邻接触垫30限定的相对端的矩形)内，并且SMT装置足印部分地在阻进面积内。在这样的配置中，SMT装置102的一部分可以大体上在两个相邻单端屏蔽引线键合体20之间限定的直线33的下面。
在一些实施例中，屏蔽配置还可以包括安装面积和阻进面积之间的重叠体，使得一个接触垫(图10中的104b)至少部分地在阻进面积(例如，具有由相邻接触垫30限定的相对端的矩形)内，并且SMT装置足印基本上在阻进面积外。在这样的配置中，SMT装置102大体上不在两个相邻的单端屏蔽引线键合体20之间限定的直线(例如，图10中的33)的下面。
在图11的示例中，屏蔽配置100被示出为包括安装面积和阻进面积之间的重叠体，使得一个接触垫(104b)至少部分地在阻进面积(例如，具有由相邻接触垫30限定的相对端的矩形)内，并且SMT装置足印也至少部分地在阻进面积内。在这样的配置中，SMT装置102的一部分可以在或可以不在两个相邻单端屏蔽引线键合体20之间限定的直线33的下面。
在图10和图11的示例中，接地条32占据由屏蔽引线键合体20限定的直线33的一侧。因此，将这样的面积用于非接地目的可能是不实际的。然而，可能存在其中由屏蔽引线键合体限定的直线的两侧大体上没有这样的接地条的屏蔽应用。在这样的配置中，屏蔽引线键合体可以通过下层接地，以便于使封装衬底的上表面大体上没有接地特征(除了相关的接触垫之外)。图12示出了这样的屏蔽配置的示例。
在图12中，屏蔽配置100被示出为允许使用由单端屏蔽引线键合体20限定的直线33的两侧，用于比图10和图11的示例更自由地安装SMT装置102。因此，SMT装置102的中间部分可以在直线33的下面，其中接触垫104a、104b定位在直线33的相对侧上。在这样的配置中，SMT装置102可以至少部分地在阻进面积(例如，具有由相邻接触垫106限定的相对端的矩形)内。在所示的示例中，接触垫104a、104b中的每一个可以与阻进面积重叠或可以不与阻进面积重叠。
在图10-12的示例中，SMT装置102的长度方向被示出为通常垂直于由屏蔽引线键合体20限定的直线33的平面视图延伸方向。取决于SMT装置的尺寸、对应的接触垫的尺寸、和/或屏蔽引线键合体之间的间隔，这样的SMT装置可以相对于屏蔽引线键合体在其它方向上定向。
应当注意的是，图10-12的示例涉及利用两个相邻单端屏蔽引线键合体之间的阻进面积中的至少一些阻进面积。在一些实施例中，这样的配置还可以在相邻的双端屏蔽引线键合体之间实现。图13-15示出了这样的配置的示例。
在图13-15中，SMT装置指示为102，接触垫指示为104a、104b。应当理解的是，可能存在与安装SMT装置102相关联的其它数量的接触垫。在一些实施例中，与安装SMT装置相关联的上述面积可以包括由SMT装置102和/或接触垫104a、104b形成的净(net)足印。在一些实施例中，与安装SMT装置相关联的上述面积可以包括覆盖SMT装置102和接触垫104a、104b的最小矩形。例如，具有由接触垫104a、104b限定的相对端的矩形可以是与安装SMT装置相关联的面积。
在一些实施例中，与一个或多个屏蔽引线键合体的实现方式相关联的上述阻进面积可以包括通常指示为28的条。对于给定的双端屏蔽引线键合体，这样的阻进面积可以包括具有由相邻接触垫(图13和图14中的30b、30a；图15中的106b、106a)限定的相对端的矩形。在一些实施例中，无论是净足印形式或是最小包容性矩形形式，与屏蔽引线键合体的实现方式相关联的前述阻进面积还可以包括与用于实现屏蔽引线键合体的接触垫的导电特征(例如，从接地条32延伸的突部)相关联的面积。
图13-15示出了在一些实施例中，与安装SMT装置102相关联的面积(这里也称为安装面积)中的至少一些面积可以与屏蔽引线键合体的实现方式相关联的阻进面积(这里也称为阻进面积)重叠。在图13的示例中，屏蔽配置100被示出为包括安装面积和阻进面积之间的重叠体，使得一个接触垫(104b)基本上在阻进面积(例如，具有由相邻接触垫30b、30a限定的相对端的矩形)内，并且SMT装置足印部分地在阻进面积内。在这样的配置中，SMT装置102的一部分可以大体上在两个相邻双端屏蔽引线键合体20之间限定的直线的下面。
在一些实施例中，屏蔽配置还可以包括安装面积和阻进面积之间的重叠体，使得一个接触垫(图13中的104b)至少部分地在阻进面积(例如，具有由相邻接触垫30b、30a限定的相对端的矩形)内，并且SMT装置足印基本上在阻进面积外。在这样的配置中，SMT装置102大体上不在两个相邻的双端屏蔽引线键合体20之间限定的直线的下面。
在图14的示例中，屏蔽配置100被示出为包括安装面积和阻进面积之间的重叠体，使得一个接触垫(104b)至少部分地在阻进面积(例如，具有由相邻接触垫30b、30a限定的相对端的矩形)内，并且SMT装置足印也至少部分地在阻进面积内。在这样的配置中，SMT装置102的一部分可以在或可以不在两个相邻双端屏蔽引线键合体20之间限定的直线的下面。
在图13和图14的示例中，接地条32占据由屏蔽引线键合体20限定的直线的一侧。因此，将这样的面积用于非接地目的可能是不实际的。然而，可能存在由屏蔽引线键合体限定的直线的两侧大体上没有这样的接地条的屏蔽应用。在这样的配置中，屏蔽引线键合体可以通过下层接地，从而使封装衬底的上表面通常没有接地特征(除了相关的接触垫之外)。图15示出了这样的屏蔽配置的示例。
在图15中，屏蔽配置100被示出为允许使用由双端屏蔽引线键合体20限定的直线的两侧，用于比图13和图14的示例更自由地安装SMT装置102。因此，SMT装置102的中间部分可以在这样的直线的下面，其中接触垫104a、104b定位在直线33的相对侧上。在这样的配置中，SMT装置102可以至少部分地在阻进面积(例如，具有由相邻接触垫106b、106a限定的相对端的矩形)内。在所示的示例中，接触垫104a、104b中的每一个可以与阻进面积重叠或可以不与阻进面积重叠。
在图13-15的示例中，SMT装置102的长度方向被示出为通常垂直于由屏蔽引线键合体20限定的直线的平面视图延伸方向。取决于SMT装置的尺寸、对应的接触垫的尺寸、和/或屏蔽引线键合体之间的间隔，这样的SMT装置可以相对于屏蔽引线键合体在其它方向上定向。
在参照图7-15所述的各种示例中，屏蔽引线键合体被描绘为以双端配置或单端配置来实现。此外，阻进面积的各种用途被描述为大体上在双端屏蔽引线键合体的下面，或者大体上在相邻(单端或双端的)屏蔽引线键合体之间。然而，应当理解的是，屏蔽配置可以包括一个或多个单端屏蔽引线键合体和一个或多个双端屏蔽引线键合体的任何组合。因此，在这样的屏蔽配置中的阻进面积的使用可以包括这里所述的示例的任何组合。
还应当理解的是，即使给定的屏蔽配置仅涉及一种类型的屏蔽引线键合体(例如，单端或双端的)，在这样的屏蔽配置中使用阻进面积可以包括这里所述的示例的任何组合。
在一些应用中，可以调节屏蔽引线键合体的垂直和/或侧面尺寸、和/或屏蔽引线键合体之间的间隔，以为期望的频率提供有效屏蔽。可能存在可以提供有效屏蔽的这样的尺寸/间隔的范围。因此，可以选择屏蔽引线键合体的环形轮廓的尺寸以提供有效的屏蔽功能，并且允许在SMT装置和/或相关的接触特征上形成这样的环形。类似地，可以选择屏蔽线圈之间的间隔以提供有效的屏蔽功能，并且允许安装SMT装置和/或相关的接触特征。与(一个或多个)屏蔽引线键合体相关联的尺寸/间隔的这样的灵活性可以允许将许多不同尺寸的SMT装置安装在传统上处于阻进面积的面积中。因此，可以实现显著的面积节省。这样的面积节省可以导致更小尺寸的RF模块，而不牺牲屏蔽性能，这又可以产生改善的产品，诸如无线装置。
图16示出了具有如这里所述的一个或多个特征的屏蔽配置100的透视图。图17示出了相同的示例性屏蔽配置100的平面图。在图16和17的示例中，屏蔽引线键合体20被示出为通过例如接触垫30a、30b和接地条32接地。每个屏蔽引线键合体20下面的面积被示出为用于安装如这里所述的(具有接触垫104a、104b的)SMT装置102。尽管图16和图17中所示的每个屏蔽引线键合体20被示出为以这样的方式使用，但是应当理解的是，在给定的封装衬底上并不是所有的屏蔽引线键合体都具有安装在其下面的SMT或其它装置。
图18示出了可以被实现以制造具有如这里所述的一个或多个特征的RF模块的过程180。在框182中，可以形成或提供封装衬底。这样的封装衬底可以被配置为容纳多个屏蔽引线键合体。在框184中，诸如SMT装置的装置可以被安装在与屏蔽引线键合体的阻进面积重叠的面积中。在框186中，可以相对于装置形成与阻进面积相关联的屏蔽引线键合体。
图19示出了可以被实现为图18的过程180的示例的过程200。在框202中，可以形成或提供封装衬底。这样的封装衬底可以被配置为容纳多个屏蔽引线键合体。在框204中，诸如SMT装置的装置可以被安装在与屏蔽引线键合体的阻进面积重叠的面积中。在框206中，可以相对于装置形成与阻进面积相关联的屏蔽引线键合体。
图20示出了可以被实现为图18的过程180的示例的过程220。在框222中，可以形成或提供封装衬底。这样的封装衬底可以被配置为容纳多个屏蔽引线键合体。在框224中，诸如SMT装置的装置可以被安装在与屏蔽引线键合体的阻进面积重叠的面积中。在框226中，可以邻近于装置形成与阻进面积相关联的屏蔽引线键合体。
如这里所述，封装衬底上的一个或多个阻进面积可用于安装诸如(一个或多个)SMT装置的(一个或多个)装置。这样利用封装衬底上的空间可以允许使用封装衬底上的有限可用面积的更大的灵活性。由于这样的设计灵活性所产生的益处可以包括例如减小的封装衬底的横向尺寸，并且因此减小对应的封装模块的尺寸。
图21描绘了封装模块300(例如，RF模块)，在该封装模块30中，如这里所述的RF屏蔽配置100实现在封装衬底302上的一个或多个位置处。这样的封装衬底可以被配置为容纳多个组件，包括具有(一个或多个)RF电路(例如，304、306)的一个或多个裸芯以及多个SMT组件。如这里所述，可以用一个或多个屏蔽配置100来实现至少一些这样的SMT组件。
图21进一步示出了封装RF模块300可以相对于不利用其阻进空间的功能上可比较的封装RF模块10(例如，d1'×d2')，而受益于减小的尺寸(例如，d1×d2)。应当注意的是，如果在诸如电话板的电路板上实现多个这样的减小尺寸的封装模块，则节省的空间甚至可以大于由一个模块提供的空间。
在一些实现方式中，具有这里所述的一个或多个特征的装置和/或配置可以包括在诸如无线装置的RF装置中。这样的装置和/或电路可以以如这里所述的无线装置、模块化形式或其组合的方式直接实现。在一些实施例中，这样的无线装置可以包括例如蜂窝电话、智能电话、具有或不具有电话功能的手持无线装置、无线平板电脑等。
图22描绘了具有这里所述的一个或多个有利特征的示例性无线装置400。在具有如这里所述的一个或多个特征的模块的上下文中，这样的模块可以通常由虚线框300来描绘，并且可以被实现为前端模块(FEM)。无线装置400中的其它模块还可以受益于如这里所述的一个或多个特征的实现方式。在图22的示例中，模块300被示出为包括具有如这里所述的一个或多个特征的RF屏蔽配置100。
PA 412可以从收发器410接收它们相应的RF信号，收发器410可以被配置和操作以生成要被放大和发送的RF信号，并处理接收到的信号。收发器410被示出为与基带子系统408交互，该基带子系统408被配置为提供适合于用户的数据和/或语音信号之间的转换以及适合于收发器410的RF信号。收发器410还被示出为连接到被配置为管理无线装置的操作的电源的电源管理组件406。这样的功率管理还可以控制基带子系统408和模块300的操作。
基带子系统408被示出为连接到用户接口402，以便于为用户提供语音和/或数据的各种输入和输出、和从用户接收语音和/或数据的各种输入和输出。基带子系统408还可以连接到存储器404，存储器404被配置为存储数据和/或指令以促进无线装置的操作和/或为用户提供信息的存储。
在示例性无线装置400中，PA 412的输出被示出为通过频带选择开关416、它们相应的双工器418和天线开关420(经由相应的匹配电路414)匹配并且被路由到天线422。在一些实施例中，每个双工器418可以允许使用公共天线(例如，422)同时执行发送和接收操作。在图22中，接收的信号被示出为被路由到可以包括例如一个或多个低噪声放大器(LNA)的“Rx”路径(未示出)。
许多其它无线装置配置可以利用这里所述的一个或多个特征。例如，无线装置不需要是多频带装置。在另一个示例中，无线装置可以包括诸如分集天线的附加天线，以及诸如Wi-Fi、蓝牙和GPS的附加连接特征。
除非上下文另有明确要求，否则在整个说明书和权利要求书中，词语“包括”等将被解释为包容性的含义，而不是排斥他或穷尽的含义；也就是说，“包括但不限于”的含义。这里通常使用的词语“耦合”是指可以直接连接或通过一个或多个中间元件连接的两个或更多个元件。另外，当在本申请中使用“这里”、“上面”、“下面”和类似含义的词语时，应该是指本申请作为整体，而不是指本申请的任何特定部分。在上下文允许的情况下，使用单数或复数的上述词语还可以分别包括复数或单数。关于两个或多个项目的列表的词语“或”，该单词涵盖该单词的所有以下解释：列表中的任何项目、列表中的所有项目以及列表中的项目的任何组合。
以上对本发明的实施例的详细描述不旨在是穷尽性的或将本发明限制于上述公开的精确形式。尽管上面为了说明性的目的描述了本发明的具体实施例和示例，但是本领域技术人员将认识到，可以在本发明的范围内进行各种等同的修改。例如，虽然以给定顺序呈现过程或框，但是可替代的实施例可以执行具有不同顺序的步骤或采用具有不同顺序的框的系统的例程，并且一些过程或框可以被删除、移动、添加、细分、组合和/或修改。这些过程或框中的每一个可以以各种不同的方式来实现。而且，虽然过程或框有时被示出为串联执行，但是这些过程或框可以替代地并行执行，或者可以在不同的时间执行。
这里提供的本发明的教导可以应用于其它系统，而不一定是上述系统。上述各种实施例的元件和动作可以组合以提供其它实施例。
虽然已经描述了本发明的一些实施例，但是这些实施例仅以示例的方式呈现，并不旨在限制本公开的范围。事实上，这里所述的新颖的方法和系统可以以各种其它形式实施；此外，在不脱离本公开的精神的情况下，可以对这里所述的方法和系统的形式进行各种省略、替换和改变。所附权利要求及其等同物旨在涵盖落入本公开的范围和精神内的这样的形式或修改。

Claims (29)

1.一种射频(RF)模块，包括：
封装衬底，配置为容纳多个组件；
多个屏蔽引线键合体，所述多个屏蔽引线键合体实现在所述封装衬底上并被配置为对于所述封装衬底上的一个或多个区域提供射频屏蔽功能，所述封装衬底包括与每个屏蔽引线键合体的实现方式相关联的第一面积；以及
安装在所述封装衬底上的一个或多个装置，所述封装衬底还包括与所述一个或多个装置中的每个装置的安装相关联的第二面积，每个装置相对于对应的屏蔽引线键合体安装，使得与所述装置相关联的第二面积与所述对应的屏蔽引线键合体相关联的第一面积至少部分地重叠。
2.如权利要求1所述的射频模块，其中所述封装衬底包括层压衬底。
3.如权利要求1所述的射频模块，其中每个屏蔽引线键合体具有非对称或近似对称的环形形状。
4.如权利要求3所述的射频模块，其中所述封装衬底包括第一接触垫和第二接触垫，所述第一接触垫和所述第二接触垫配置为固定所述环形形状的屏蔽引线键合体的第一端和第二端。
5.如权利要求4所述的射频模块，其中所述一个或多个装置中的每个装置为SMT装置，所述SMT装置配置为安装在第一接触垫和第二接触垫上。
6.如权利要求5所述的射频模块，其中所述第一面积至少与第一细长区域一样大，所述第一细长区域具有由用于所述环形形状的屏蔽引线键合体的所述第一接触垫和所述第二接触垫限定的相对端。
7.如权利要求6所述的射频模块，其中所述第二面积为第二细长区域，所述第二细长区域具有由用于所述SMT装置的所述第一接触垫和所述第二接触垫限定的相对端。
8.如权利要求7所述的射频模块，其中用于所述环形形状的屏蔽引线键合体的所述第一接触垫和所述第二接触垫中的每个接触垫具有矩形形状，使得所述第一细长区域具有近似地矩形形状。
9.如权利要求8所述的射频模块，其中用于所述SMT装置的所述第一接触垫和所述第二接触垫中的每个接触垫具有矩形形状，使得所述第二细长区域具有近似地矩形形状。
10.如权利要求9所述的射频模块，其中所述第一细长形状和所述第二细长形状以近似垂直的方式布置。
11.如权利要求6所述的射频模块，其中至少部分的重叠包括用于所述SMT装置的所述第一接触垫和所述第二接触垫的至少一些在所述第一细长区域内。
12.如权利要求11所述的射频模块，其中所述至少部分的重叠还包括所述SMT装置的至少一些在所述第一细长区域内。
13.如权利要求12所述的射频模块，其中所述SMT装置的部分在所述环形形状的屏蔽引线键合体的下面。
14.如权利要求5所述的射频模块，其中所述第一面积包括在用于所述环形形状的屏蔽引线键合体的一个接触垫和用于相邻环形形状的屏蔽引线键合体的接触垫之间的第一区域。
15.如权利要求14所述的射频模块，其中所述第二面积包括具有由用于所述SMT装置的所述第一接触垫和所述第二接触垫限定的相对端的第二区域。
16.如权利要求1所述的射频模块，其中所述屏蔽引线键合体的每个引线键合体包括第一端和第二端，所述第一端附接到所述封装衬底，所述第二端定位在所述封装衬底之上，以产生单端屏蔽引线键合体配置。
17.如权利要求16所述的射频模块，其中所述封装衬底包括接触垫，所述接触垫配置为将所述单端屏蔽引线键合体的第一端固定到所述封装衬底。
18.如权利要求17所述的射频模块，其中所述一个或多个装置中的每个装置为SMT装置，所述SMT装置配置为安装在第一接触垫和第二接触垫上。
19.如权利要求18所述的射频模块，其中所述第一面积包括在用于所述单端屏蔽引线键合体的接触垫和用于相邻单端屏蔽引线键合体的接触垫之间的第一区域。
20.如权利要求19所述的射频模块，其中所述第二面积为第二细长区域，所述第二细长区域具有由用于所述SMT装置的所述第一接触垫和所述第二接触垫限定的相对端。
21.一种制造射频(RF)模块的方法，所述方法包括：
形成或提供配置为容纳多个组件的封装衬底；
在所述封装衬底上安装一个或多个装置，使得所述封装衬底包括与所述一个或多个装置的每个装置的安装相关联的面积；以及
在所述封装衬底上形成多个屏蔽引线键合体，以为所述封装衬底上的一个或多个区域提供射频屏蔽功能，使得所述封装衬底包括与每个屏蔽引线键合体的形成相关联的面积，每个装置的安装相对于对应的屏蔽引线键合体来实现，使得与所述装置相关联的面积和与所述对应的屏蔽引线键合体相关联的面积至少部分地重叠。
22.如权利要求21所述的方法，其中形成所述多个屏蔽引线键合体包括形成多个双端屏蔽引线键合体。
23.如权利要求22所述的方法，其中安装所述一个或多个装置中的至少一个装置，使得与所述装置的安装相关联的所述面积的至少一部分大体上在对应的双端屏蔽引线键合体的下方。
24.如权利要求22所述的方法，其中安装所述一个或多个装置中的至少一个装置，使得与所述装置的安装相关联的所述面积的至少一部分大体上在两个相邻的双端屏蔽引线键合体之间。
25.如权利要求21所述的方法，其中形成所述多个屏蔽引线键合体包括形成多个单端屏蔽引线键合体。
26.如权利要求25所述的方法，其中安装所述一个或多个装置中的至少一个装置，使得与所述装置的安装相关联的所述面积的至少一部分大体上在两个相邻的单端屏蔽引线键合体之间。
27.一种无线装置，所述无线装置包括：
收发器；
射频(RF)模块，所述射频模块与所述收发器通信并且配置为处理射频信号，所述射频模块包括配置为容纳多个组件的封装衬底，所述射频模块还包括多个屏蔽引线键合体，所述多个屏蔽引线键合体实现在所述封装衬底上并配置为对于所述封装衬底上的一个或多个区域提供射频屏蔽功能，所述封装衬底包括与每个屏蔽引线键合体的实现方式相关联的第一面积，所述射频模块还包括安装在所述封装衬底上的一个或多个装置，所述封装衬底还包括与所述一个或多个装置中的每个装置的安装相关联的第二面积，每个装置相对于对应于的屏蔽引线键合体安装，使得与所述装置相关联的第二面积和与对应的屏蔽引线键合体相关联的所述第一面积至少部分地重叠；以及
天线，所述天线与所述射频模块通信并且配置为促进所述射频信号的发送或接收。
28.如权利要求27所述的无线装置，其中所述无线装置是蜂窝电话。
29.如权利要求28所述的无线装置，其中所述射频模块的尺寸小于功能上可比较的其中所述第二面积不与所述第一面积重叠的模块。
CN201580060957.8A 2014-09-30 2015-09-29 具有减小面积的屏蔽射频模块 Pending CN107004669A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462058039P 2014-09-30 2014-09-30
US62/058,039 2014-09-30
PCT/US2015/052850 WO2016053981A1 (en) 2014-09-30 2015-09-29 Shielded radio-frequency module having reduced area

Publications (1)

Publication Number Publication Date
CN107004669A true CN107004669A (zh) 2017-08-01

Family

ID=55585285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580060957.8A Pending CN107004669A (zh) 2014-09-30 2015-09-29 具有减小面积的屏蔽射频模块

Country Status (5)

Country Link
US (3) US9761537B2 (zh)
KR (1) KR20170063877A (zh)
CN (1) CN107004669A (zh)
TW (2) TW201616620A (zh)
WO (1) WO2016053981A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017171859A1 (en) 2016-04-01 2017-10-05 Intel Corporation Semiconductor package with electromagnetic interference shielding structures
US20200043864A1 (en) * 2018-08-03 2020-02-06 Murata Manufacturing Co., Ltd. Module
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置
US10879191B2 (en) 2019-01-07 2020-12-29 Qualcomm Incorporated Conformal shielding for solder ball array
WO2021039325A1 (ja) 2019-08-23 2021-03-04 株式会社村田製作所 モジュール
WO2021044691A1 (ja) * 2019-09-06 2021-03-11 株式会社村田製作所 高周波モジュール及び通信装置
WO2023175823A1 (ja) * 2022-03-17 2023-09-21 三菱電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040501A1 (en) * 2003-08-20 2005-02-24 Hagen Deborah A. Wirebonded assemblage method and apparatus
US20130021219A1 (en) * 2011-07-08 2013-01-24 Skyworks Solutions, Inc. Radio-frequency modules having tuned shielding-wirebonds

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602004029469D1 (de) 2003-07-23 2010-11-18 Nxp Bv Kompakt-impedanztransformationsschaltung
US7084487B1 (en) * 2003-12-09 2006-08-01 Xilinx, Inc. Shielded platform for die-bonding an analog die to an FPGA
US8399972B2 (en) 2004-03-04 2013-03-19 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
JP4447487B2 (ja) * 2005-02-23 2010-04-07 シャープ株式会社 高周波ユニット
US20080014678A1 (en) * 2006-07-14 2008-01-17 Texas Instruments Incorporated System and method of attenuating electromagnetic interference with a grounded top film
US8889995B2 (en) * 2011-03-03 2014-11-18 Skyworks Solutions, Inc. Wire bond pad system and method
US9252107B2 (en) * 2012-05-31 2016-02-02 Skyworks Solutions, Inc. Semiconductor package having a metal paint layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040501A1 (en) * 2003-08-20 2005-02-24 Hagen Deborah A. Wirebonded assemblage method and apparatus
US20130021219A1 (en) * 2011-07-08 2013-01-24 Skyworks Solutions, Inc. Radio-frequency modules having tuned shielding-wirebonds

Also Published As

Publication number Publication date
TW201616620A (zh) 2016-05-01
US20180005958A1 (en) 2018-01-04
US10446503B2 (en) 2019-10-15
KR20170063877A (ko) 2017-06-08
US9761537B2 (en) 2017-09-12
TW202002195A (zh) 2020-01-01
TWI733209B (zh) 2021-07-11
US20200161255A1 (en) 2020-05-21
US20160093577A1 (en) 2016-03-31
WO2016053981A1 (en) 2016-04-07

Similar Documents

Publication Publication Date Title
CN107004669A (zh) 具有减小面积的屏蔽射频模块
JP7242938B2 (ja) パッケージ化電子デバイス、および無線周波数モジュール
CN105940554B (zh) 具有近场天线的电子设备
CN101558532B (zh) 无线ic器件及无线ic器件用元器件
KR20180128067A (ko) 무선 주파수 모듈의 선택적 차폐
CN108431721A (zh) 笔记本电脑
CN108476586A (zh) 柔性电路板
CN107689485A (zh) 具有带寄生元件的多频带缝隙天线的无线通信装置
US9553382B2 (en) Headphone socket assembly and electronic equipment including same
US10477690B2 (en) Flexible circuit board
CN104488077A (zh) 一种芯片散热结构和终端设备
CN105742784A (zh) 一种天线装置及电子设备
CN103904412A (zh) 具有nfc天线的便携式电子装置
CN201829592U (zh) 一种低通滤波器
US10326489B2 (en) Circuit module
CN103904411A (zh) 具有nfc天线的便携式电子装置
CN103259070B (zh) 一种降低损耗的传输线
CN108323205A (zh) 一种指纹器件及终端设备
CN105514571B (zh) 天线装置和电子设备
KR102229411B1 (ko) 안테나 및 단말기
KR101927137B1 (ko) 인터페이스 커넥터
CN107799902B (zh) 一种多输入多输出mimo天线及终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1237124

Country of ref document: HK

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170801

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1237124

Country of ref document: HK