CN110537264A - 可配置超声波成像器 - Google Patents

Abstract

成像装置(120)包括压电元件的二维阵列(2000)。各压电元件(2002)包括：压电层；底电极(2003)，设置于压电层的底侧，且配置以在发送模式期间接收发送信号并在接收模式期间产生电荷；及第一顶电极(2006)，设置于压电层的顶侧；及第一导体(2007)，二维阵列(2000)的第一列中的一部分压电元件的第一顶电极电性耦合至第一导体(2007)。

Description

可配置超声波成像器

相关申请案的交互参照

本申请主张2016年12月04日申请之美国临时申请第62,429,832号，标题为“可配置超声波线成像器(A Configurable Ultrasonic Line imager)”、2016年12月04日申请之美国临时申请第62,429,833号，标题为“具直接互连的低电压、低功耗MEMS传感器(LowVoltage,Low Power MEMS Transducer with Direct Interconnect)”、以及2016年12月13日申请之美国临时申请第62,433,782号，标题为“微机械收发器阵列(MicromachinedTransceiver Array)”的效益，其全部内容在此引入作为参考。

技术领域

本发明属于一种成像装置，特别是一种具有可配置超声波线成像器(configurable ultrasonic line imagers)的成像装置。

背景技术

一种用于对人体或动物体内部组织、骨胳、血流或器官进行成像以及显示其影像的非侵入式成像系统/探头，需要将信号发送至体内，以及接收来自被成像的身体部位的发射或反射信号。通常用于成像系统的传感器(transducers)的是收发器(transceivers)及有些收发器是基于光声或超声波效应。一般而言，收发器用于成像，但不一定只限于成像。例如，收发器可用于医学成像、管道中的流量测量、扬声器和麦克风阵列、碎石术(lithotripsy)，用于治疗的局部组织加热或用于手术的高强度聚焦超声(highlyintensive focused ultrasound，HIFU)。由块体压电(piezoelectric，PZT)材料构成的传统传感器通常需要非常高的电压脉冲来产生发送信号，通常为100V或更高。这种高电压会导致高功率散逸，因为传感器中的功耗/散逸与驱动电压的平方成比例。探头表面的热度也有限制，其限制探头消耗的功率，因于消耗的功率与探头产生的热量成正比。在传统的系统中，热量的产生让探头需要有冷却配置，此增加了探头的制造成本和重量。一般而言，传统探头的重量也是一个问题，因为多数使用这些探头的超声波检查人员知晓这会使会肌肉遭受损伤。

用于医学成像的传统超声波探头通常使用PZT材料或其它压电陶瓷和聚合物复合材料(piezo ceramic and polymer composites)。探头通常能容纳传感器及一些其它电子器件，其具有使影像显示在显示单元上的装置。为了制造传感器的传统块体PZT元件，可简单地将厚的压电材料板切割成大的矩形形状的PZT元件。这些矩形形状的PZT元件的制造非常昂贵，因为制造过程涉及精确的切割矩形厚PZT或陶瓷材料，并以精确的间距安装在基板上。此外，传感器的阻抗远高于传感器的发送/接收电子器件的阻抗。

在传统的系统中，传感器的发送/接收电子器件通常远离探头设置，且需要传感器和电子设备之间的微同轴电缆。一般而言，电缆需要有精确的延迟长度和阻抗匹配，且了有效地将传感器通过电缆连接至电子器件，时常需要额外的阻抗匹配网络。

微加工技术(micro-machining technologies)的进步使得感测器和致动器，例如电容微机械超声波传感器(capacitive micromachined ultrasound transducers，cMUT)和压电微机械超声波传感器(piezoelectric micromachined ultrasound transducers，pMUT)，可有效地形成在基板上。相较于具有庞大的压电材料的传统传感器，pMUT的体积较小且制造成本较低，同时其在电子器件和传感器之间具有更简单和更高性能的互连关系，此在操作频率上提供更大的灵活性，且可产生更高质量的影像。

虽然这些传感器的基本概念已在1990年代初期公开，但此概念于商业实施的过程中遇到了许多挑战。例如，由于在高电压操作期间的电荷累积，传统的cMUT感测器特别容易发生故障或在性能上有所漂移，难以在较低频率下产生够高的声压，且本质上是非线性的。传统的pMUT是一种具前瞻性的替代方案，但有着发送和接收效率低下的问题，仍需要相对较高的工作电压且带宽有限。因此，亟需具有增强效率的pMUT，其可在较低电压下操作且具有高带宽。

发明内容

在实施例中，成像装置包括压电元件的二维阵列。各压电元件包括：压电层；底电极，设置于压电层的底侧，且配置以在发送模式期间接收发送信号并在接收模式期间产生电荷；及第一顶电极，设置于压电层的顶侧；及第一导体，二维阵列的第一列中的一部分压电元件的第一顶电极电性耦合至第一导体。

在实施例中，成像装置包括：压电元件的二维阵列，压电元件的二维阵列的各压电元件包括至少一个子压电元件，且包括：压电层；底电极，设置于压电层的底侧；及第一顶电极及第二顶电极，设置于压电层的顶侧；及第一导体，二维阵列的第一列中的一部分压电元件的第一顶电极电性耦合至第一导体；第一电路，电性耦合至第一导体且配置以处理通过第一导体接收的一信号；第二导体，二维阵列的第二列中的一部分压电元件的第二顶电极电性耦合至第二导体；开关，具有第一端子及第二端子，第一端子电性耦合至第二导体；第二电路，用于处理信号；发送驱动器，用于发送一讯号至第二导体；及开关的第二端子选择性地耦合至第二电路及发送驱动器中的一个。

在实施例中，成像装置包括：压电元件的二维阵列，压电元件的二维阵列的各压电元件包括至少一个子压电元件，且包括：压电层；底电极，设置于压电层的底侧；及第一顶电极及第二顶电极，设置于压电层的顶侧；及第一导体，二维阵列的第一排中的一部分压电元件的第一顶电极电性耦合至第一导体；第一电路，电性耦合至第一导体且配置以处理通过第一导体接收的一信号；第二导体，二维阵列的第一列中的一部分压电元件的第二顶电极电性耦合至第二导体；开关，具有第一端子及第二端子，第一端子电性耦合至第二导体；第二电路，用于处理信号；发送驱动器，用于发送信号至第二导体；及开关的第二端子选择性地耦合至第二电路及发送驱动器其中之一。

在实施例中，成像装置包括收发器基板和专用集成电路(application-specificintegrated circui，ASIC)芯片。收发器基板包括：压电元件的二维阵列，压电元件的二维阵列的各压电元件包括：压电层；底电极，设置于压电层的底侧；底电极，设置于压电层的底侧；底电极，设置于压电层的底侧；第一顶电极及第二顶电极，设置于压电层的顶侧；及第一导体及第二导体，分别电性耦合至第一顶电极及第二顶电极。ASIC芯片包括：电路元件的二维阵列，电路元件的二维阵列的各电路元件包括：第一电路，电性耦合至压电元件的第一导体且配置以处理通过第一导体接收的信号；开关，具有第一端子及第二端子，第一端子电性耦合至一压电元件的第二导体；第二电路，用于处理信号；发送驱动器，用于发送信号至第二导体；及开关的第二端子选择性地耦合至第二电路及发送驱动器其中之一。

在实施例中，用于控制多个压电元件的电路包括：第一导体，在发送模式期间，用于发送驱动信号至通过其中的一个或多个压电元件；及第二导体，在接收模式期间，用于发送传感信号至通过其中的一个或多个压电元件。多个电路元件的各电路元件包括：第一开关，具有第一端子，电性耦合至第二导体及压电元件的第一电极；第二开关，具有第一端子及第二端子，第二开关的第一端子电性耦合至第一导体；发送驱动器，电性耦合至第二个开关的第二端子，及在通过第二开关的第二端子接收信号时，配置以发送信号至压电元件的第一电极；及第三开关，具有第一端子及第二端子，第三开关的第一端子电性耦合至第二开关的第二端子，第三开关的第二端子电连接至压电元件的电极。

在实施例中，一种用于极化压电元件的方法，压电元件电性耦合至专用集成电路(application-specific integrated circuit，ASIC)芯片，并包括底电极、设置于底电极上的压电层以及设置于压电层上的第一顶电极及第二顶电极，包括步骤：电性连接底电极至地；施加正电压至第一顶电极；施加负电压至第二顶电极；及使压电元件经受长时间的温度，以使第一顶电极下方的压电层的第一部分沿第一方向极化，且第二顶电极下方的压电层的第二部分沿与第一方向相反的第二方向极化。

在实施例中，成像装置包括：压电元件的二维阵列，各压电元件包括至少一个子压电元件及包括：压电层；底电极，设置于压电层的底侧；及第一顶电极，设置于压电层的顶侧；及专用集成电路(application-specific integrated circuit，ASIC)芯片，包括用于驱动压电元件的二维阵列的电路的阵列，各电路电性耦合至对应的压电元件；其中，包括二维阵列的第一列中的一部分压电元件的第一线成像器由导通控制二维阵列的第一列中的压电元件的部分的一部分电路同时形成。

附图说明

将参考本发明的实施例，其示例将在附图中示出。这些图旨在说明而非限制。虽然本发明基本以这些实施例的内容描述，但应理解的是，并非意图将本发明的范围限制于这些特定实施例。

图1为根据本公开实施例的成像系统的示意图。

图2为根据本公开实施例的超声波成像器的示意图。

图3A为根据本公开实施例的例示性收发器阵列的侧视图。

图3B为根据本公开实施例的收发器瓦片的上视图。

图4-8为根据本公开实施例用于制造例示性压电元件的步骤。

图9为根据本公开实施例的压电元件的示意图。

图10A为根据本公开实施例的压电元件的示意图。

图10B为图10A中的压电元件的符号表示。

图10C为根据本公开实施例的例示性压电元件的剖面示意图。

图10D为根据本公开实施例的压电元件的示意图。

图10E为根据本公开实施例的压电元件的示意图。

图10F为根据本公开实施例的压电元件的示意图。

图10G为根据本公开实施例的图10F中的压电元件的底视图。

图10H为根据本公开实施例的图10F中的压电元件的剖视图。

图11为根据本公开实施例的压电元件的示意图。

图12-16为根据本公开实施例用于制造例示性压电元件的步骤。

图17A为根据本公开实施例的在极化处理之前、期间及之后的压电材料的偶极方向。

图17B为根据本公开实施例用于极化压电层的说明性过程的流程图。

图18A为根据本公开实施例的成像组件的示意图。

图18B为根据本公开实施例的成像组件的示意图。

图19A-1为根据本公开实施例的收发器基板和ASIC芯片的上视图。

图19A-2为根据本公开实施例的成像组件的侧视图。

图19B-1为根据本公开实施例的收发器基板和ASIC芯片的上视图。

图19B-2为根据本公开实施例的成像组件的侧视图。

图19C为根据本公开实施例的收发器基板和ASIC芯片的上视图。

图19D为根据本公开实施例的收发器基板和ASIC芯片的上视图。

图19E为根据本公开实施例的收发器基板和ASIC芯片的上视图。

图19F为根据本公开实施例的收发器基板和ASIC芯片的上视图。

图19G为根据本公开实施例的收发器基板和ASIC芯片的上视图。

图20为根据本公开实施例能执行二维和三维成像的压电元件阵列的示意图。

图21为根据本公开实施例的压电元件的阵列的示意图。

图22为根据本公开实施例的压电元件的阵列的示意图。

图23为根据本公开实施例的压电元件的阵列的示意图。

图24为根据本公开实施例的压电元件的阵列的示意图。

图25为根据本公开实施例的压电元件的阵列的示意图。

图26为根据本公开实施例的压电元件的阵列的示意图。

图27为根据本公开实施例的压电元件的阵列的示意图。

图28为根据本公开实施例的成像系统的示意图。

图29为根据本公开实施例的成像系统的示意图。

图30为根据本公开实施例耦合至电路元件的压电元件的实施例。

图31为根据本公开实施例用于控制多个压电元件的电路。

图32为根据本公开实施例用于控制多个压电元件的电路。

图33为根据本公开实施例的发送驱动信号波形。

图34为根据本公开实施例的发送驱动信号波形。

图35为根据本公开实施例的发送驱动信号波形。

图36示出了根据本公开实施例的成像组件中的各种电路的输入/输出信号。

图37A为根据本公开实施例以角度为函数的发送压力波的振幅的曲线图。

图37B为根据本公开实施例用于变迹过程的窗口。

图38为根据本公开实施例的成像组件的示意图。

具体实施方式

出于解释的目的，在以下描述中阐述具体细节以提供对本公开的理解。然而，对于本领域技术人员显而易见的是，可在没有这些细节的情况下实践本公开。此外，本领域技术人员将知晓，以下描述的本公开实施例可以各种方式实现，诸如有形计算器可读介质上的过程、设备、系统、装置或方法。

本领域技术人员应知晓：(1)可任选地执行某些制造步骤；；(2)制造步骤可不限于本文所述的特定顺序；(3)某些制造步骤，包括同时完成的步骤，可以不同的顺序执行。

图中所示的元件/部件是本公开的例示性实施例的说明，且旨在避免模糊本公开。说明书中的“一实施例(one embodiment)”、“优选实施例(preferred embodiment)”、“实施例(an embodiment)”或“多个实施例(embodiments)”的参考是指结合此实施例描述的特定特征、结构、特性或功能包括在至少一个实施例中，且可在一个以上的实施例中。在说明书中各处出现的用语，例如“在一实施例中(in one embodiment)”、“在实施例中(in anembodiment)”或“在多个实施例中(in embodiments)”不一定都是指相同的实施例或多个实施例。用语“包括(include)”、“包括(including)”、“包含(comprise)”和“包含(comprising)”应被理解为开放性用语，且随后的任何列表为实例，并非指局限于所列项目。用于本文的任何标题仅用于组织目的，而非用于限制说明书或权利要求的范围。此外，在说明书各处的某些用语的仅用于说明而不应被解释为限制。

在实施例中，pMUT传感器和传感器组件可用于产生人体/动物体的内部器官的影像以及其它治疗应用，其中超声波束用于加热组织以达到愈合效果，或使高功率超声波束聚焦以执行微手术。在实施例中，压电元件也可用于断层扫描应用。

在实施例中，可通过应用现代半导体和芯片处理技术来降低pMUT的制造成本。在实施例中，可将薄膜压电层旋涂或溅射到半导体芯片上，然后将其图案化以产生压电感测器，各压电感测器具有两个或更多个电极。在实施例中，各压电元件可设计成具有以特定频率发射或接收信号的能力，其称为中心频率，以及第二和/或附加频率。在下文中，用语压电元件、pMUT、收发器和像素可互换使用。

图1为根据本公开实施例的成像系统100的示意图。如图所示，系统100可包括：成像器120，其在发送模式/过程中产生并向内部器官112(例如心脏)发送压力波122；以及通过通信信道130向成像器发送和接收信号的装置102。在实施例中，内部器官112可将一部分压力波122朝向成像器120反射，且成像器120可捕获反射的压力波并在接收模式/过程中生成电信号。成像器120可将电子信号发送至装置102，且装置102可使用电信号在显示器/屏幕104上显示器官或目标的影像。

在实施例中，成像器120可用于执行一维成像，也称为A扫描(A-Scan)；二维成像，也称为B扫描(B scan)；三维成像，有时也称为C扫描(C scan)；以及多普勒成像(Dopplerimaging)。此外，成像器可以在程序控制下切换至各种成像模式。

在实施例中，成像器120也可用于获得动物内部器官的影像。成像器120还可用于确定动脉和静脉中的血流方向和速度，由如在多普勒模式成像中且还测量组织硬度。在实施例中，压力波122可以是声波、超声波或光声波，其可穿过人体/动物体并被内部器官、组织或动脉和静脉反射。

在实施例中，成像器120可以是便携式装置，且通过通信信道130无线地(使用协议，例如802.11协议)或通过电缆(例如，USB2、USB 3、USB 3.1及USB-C)与装置102来通信信号。在实施例中，装置102可以是移动装置，诸如移动电话或iPad，或可向使用者显示影像的固定式运算装置。

在实施例中，成像器可以配置以同时发送和接收超声波形。特定压电元件可被配置以向被成像的目标器官发送压力波，而其它压电元件可接收从目标器官反射的压力波且响应于接收波产生电荷。

图2为根据本公开实施例的成像器120的示意图。在实施例中，成像器120可以是超声成像器。如图2所示，成像器120可包括：收发器瓦片210，用于发送和接收压力波；涂层212，其作为透镜来操作，用于控制压力波的传播方向和/或聚焦压力波，且还作为收发器瓦片和人体110之间的阻抗界面；控制单元202，例如ASIC芯片(或简称ASIC)，用于控制收发器瓦片210并通过凸块耦合至传感器瓦片210；场式可编程闸阵列(Field Programmable GateArrays，FPGAs)214，用于控制成像器120的部件；电路215，用于处理/调节信号，例如模拟前端(Analogue Front End，AFE)；吸声层203，用于吸收由传感器瓦片210产生并向电路215传播的波；；通信单元208，用于通过一个或多个端口216与外部装置(例如装置102)进行数据通信；记忆体218，用于存储数据；电池206，用于提供电能至成像器的部件；及显示器217可选地用于显示目标器官的影像。

在实施例中，装置102可具有显示器/屏幕。在此情况下，显示器可不包括在成像器120中。在实施例中，成像器120可通过端口230之一从装置102接收电力。在此情况下，成像器120可不包括电池206。应注意，成像器120的一个或多个部件可组合成一个整体电气元件。同样地，成像器120的各部件可在一个或多个电气元件中实现。

在实施例中，使用者可在人体110与涂层212直接接触之前，在人体110的皮肤上涂抹凝胶，使得涂层212与人体110之间的界面处的阻抗匹配可得到改善；亦即，界面处的压力波122的损失减少，且朝向成像器120的反射波的损失也在界面处减少。在实施例中，收发器瓦片210可安装于基板上且可附接至吸声层。此层吸收在反方向上发射的任何超声波信号，否则这些超声波信号可被反射并干扰影像的质量。

如下所述，涂层212可以仅是平坦匹配层，以最大化从传感器至人体的声信号的发送，反之亦然。在实施例中，涂层212的厚度可以是由传感器瓦片210产生的压力波的四分之一波长。在此情况下，沿着列长度方向的仰角方向上的光束聚焦不是必需的，因其可在控制单元202中以电性方式实现。即便如此，在部分情况下，透镜也可设计成一焦点。成像器120可使用反射信号来ㄒ形成器官112的影像，且结果可以各种格式显示于屏幕上，例如图、图表和带有或不带有器官112的影像的统计数据。

在实施例中，例如ASIC的控制单元202可与收发器瓦片一起组装为一个单元。在其它实施例中，控制单元202可位于成像器120的外部，且通过电缆电性耦合至收发器瓦片210。在实施例中，成像器120可包括封闭部件202-215的壳体和用于耗散由部件产生的热能的散热机构。

图3A为根据本发明的实施例具有三个收发器瓦片210的例示性收发器阵列的示意图。瓦片可在平坦表面上或在弯曲表面上。图3B为根据本公开实施例的包括一个或多个压电元件302的收发器瓦片210的上视图。如图所示，收发器瓦片210可包括收发器基板304和配置于收发器基板304上的一个或多个压电元件302。

不同于使用块体压电元件的传统系统，在实施例中，pMUT阵列302可形成于芯片上，且芯片可被切割以形成多个收发器瓦片210。此过程可降低制造成本，因为收发器瓦片210可以高容量和低成本制造。在实施例中，芯片的直径可以在6～12英寸的范围内，且许多pMUT阵列可批量制造。此外，在实施例中，如于图18和19所讨论，用于控制pMUT阵列302的集成电路可形成在ASIC芯片中，使得pMUT阵列302可紧密连接至匹配的集成电路，可选地，在25μm～100μm之内。例如，收发器瓦片210可具有1024个pMUT元件302且连接至匹配的ASIC芯片，此ASIC芯片具有用于驱动1024个pMUT元件302的适当数量的电路。

在实施例中，个压电元件302可具有任何合适的形状，例如正方形、矩形和圆形等。在实施例中，可连接两个或更多个压电元件以形成更大的像素元件。如图3B所示，当建构成像器时，可具有沿正交方向配置的压电元件302的二维阵列。在实施例中，为了形成线元件，N列压电元件302的列可电性连接并联。接着，此线元件可提供超声波信号的发送和接收，类似于由连续压电元件实现的超声波信号的发送和接收，此连续压电元件几乎是个元件的N倍。此线元件可互换地称为列或线或线元件。应当理解，瓦片可以配置为其它形状，例如圆形或其它形状。在实施例中，一个或多个温度感测器320可安装于传感器瓦片210中以测量瓦片210的温度。应注意的是，成像器120可包括一个或多个温度感测器，用于测量成像器120的各个位置处的温度。

为了模仿传统设计的线元件，给定宽度的压电元件的形状可能需要非常的高。例如，传统设计的线元件可以是280μm宽和8000μm高，而厚度可以是100μm。然而，在收发器瓦片210上，使用多个相同的压电元件302设计线元件是有利的，其中各元件可具有其特征中心频率。在实施例中，当多个压电元件302连接在一起时，复合结构(亦即线元件)可以作为一个线元件，其中心频率由所有元件像素的中心频率组成。在现代半导体工艺中，这些中心频率彼此匹配良好，且与线元件的中心频率具有非常小的偏差。将较于仅使用一个中心频率的线，还可混合几个不同中心频率的像素以产生宽带宽线。

在实施例中，压电元件302具有与其相关联的悬浮薄膜，当暴露于此频率的刺激时，其以中心频率振动且表现得像谐振器。存在着与这些谐振器相关的选择性，可称为Q因子。在实施例中，对于超声波成像器，Q因子通常可被设计得很低(接近1或其附近)，且通过像素的设计组合及实际使用中施加至像素的负载来实现。在实施例中，可通过施加一层RTV或其它材料至压电元件的顶面以提供负载，其中负载可促进更紧密的阻抗匹配，其为发射和接收压力波的传感器表面与被成像的人体部分之间的阻抗匹配。在实施例中，低Q因子和匹配良好的中心频率可使线元件基本上表现得像线成像元件一样，此线成像元件基本上具有一个中心频率。在实施例中，负载还可包括传感器下方的匹配层，其中发射的波形被吸声器吸收。

在实施例中，例如，各压电元件302可彼此间隔250μm中心到中心。进一步简化，其形状可为方形。为了模仿传统的线元件，压电元件302的列可以彼此连接。例如，列中的24个压电元件302可形成大约6mm高的线元件，各元件的宽度为0.25mm。在实施例中，可使用金属互连层在芯片级实现此连接。

应注意的是，收发器瓦片210可包括从基板悬挂的一个或多个薄膜，且压电元件302可设置于膜上。在实施例中，如下述结合图4-8所述，薄膜可设置于各压电元件302下。在实施例中，可在一个薄膜309上设置一个以上的压电元件。在实施例中，可在压电元件302其中之一的下方设置一个以上的薄膜。关于薄膜上压电元件配置的更多信息可于2017年11月21日，名称为「Imaging devices having piezoelectric transducers」的同时待审的美国专利申请案案号15/820,319中找到，此申请案通过引用的方式整体并入本文。

对于传统的块体压电元件，顶部和底电极上的电压电位范围为100V～200V。对于传统的pMUT，顶部和底电极上的电压电位约为30V。在实施例中，为了进一步降低此电压，压电元件302可包括按比例缩小的薄压电层，并且压电层可具有大约2μm或更小的厚度。图4-8为根据本公开实施例用于制造例示性压电元件的步骤。图4为设置于基板402上的薄膜406的上视图。图5为根据本公开实施例沿线4-4截取的薄膜和基板的剖视图。(在实施例中，基板402可对应于图3B中的收发器基板304。)如图所示，在实施例中，薄膜层404可沉积于基板402上，且可形成凹洞408以去除一部分基板402，从而形成可在垂直方向上相对于基板402振动的薄膜406。在实施例中，凹洞408可通过传统的芯片处理技术形成，例如蚀刻。在实施例中，基板402可以由与薄膜层404相同的材料形成。在替代实施例中，基板402可由不同于薄膜层404的材料形成。应理解的是，可于形成压电元件的其它部件后形成凹洞408，其它部件可为例如顶部导体(图8中的812)。

在实施例中，薄膜406具有圆形投影区域。然而，对于本领域普通技术人员来说显而易见的是，薄膜406可具有其它合适的几何形状。

图6为根据本公开实施例设置于薄膜层404上并配置于薄膜406上方的底电极602的上视图。图7为根据本公开实施例设置于底电极602上的压电层706的上视图。在实施例中，压电层706可具有类似于底电极602的投影区域，使得压电层706可覆盖底电极602的整个部分。

图8为根据本公开实施例的压电元件的上视图。如图所示，顶电极808可设置于压电层706上并且配置于薄膜406上方。在实施例中，导体812可设置于顶电极808上且电性耦合至顶电极808，而导体810和811可通过一个或多个通孔814到达底电极602。在实施例中，顶电极808、压电层706和底电极602可形成双端子压电元件，且当于顶部和底电极上施加电压时，薄膜406可振动。在实施例中，当于接收模式/过程期间通过压力波使薄膜变形时，可于顶电极和底电极中产生电荷。

图9为根据本公开实施例的压电元件900的示意图。如图所示，压电层910可设置于第一电极(X)906与第二电极(O)904之间。在实施例中，第一电极(X)906可通过导体(X)908连接至地或直流偏置，且第二电极(O)904可通过信号导体(O)902连接至电路(图9中未示出)。在实施例中，图8中的压电元件800为压电元件900的例示性实施方式，且压电元件900可设置于薄膜层(例如图5中的404)上。

在传统的压电元件中，压电层非常的厚，接近约100μm，且通常需要在压电层上施加+100至-100V的AC电压以产生足够强度的超声压力波以实现医学成像。此AC驱动信号的频率通常在压电结构的谐振频率附近，且对于医学成像的应用通常高于1MHz。在传统系统中，驱动压电元件时消耗的功率与C*V2成比例，其中C是压电元件的电容，V是压电层两端的最大电压。一般来说，当发送压力波时，多个压电线以稍微不同的相位延迟一起被驱动，以聚焦压力波或控制压力波的传播方向。多个压电线的同时驱动导致压电元件表面的温度升高。一般而言，期望不超过特定的阈值温度，以便不伤害被成像的物体。此会限制可驱动的线数，以及可驱动其的时间段。

在实施例中，相较于传统的块体压电元件，压电层910更薄，约1至2μm厚。在实施例中，厚度的大幅削减能够将较低电压的驱动信号用于压电元件900，其中电压降低大约压电层910的厚度降低的量，以保持类似的电场强度。例如，在实施例中，两个电极904和906上的电压电位可在从峰值到峰值的大约1.8V到12.6V的范围内。由于类似压电材料的压电层910的厚度减少，压电元件900的电容可能增加。例如，当驱动电压降低10倍而压电层910的厚度也降低10倍时，电容增加10倍，且功耗降低10倍。此功耗的降低还减少了压电元件中热量的产生与温度的提升。因此，在实施例中，使用较低的驱动电压和较薄的压电层；相较于传统的压电元件，可降低pMUT表面的温度。交替地，在实施例中，对于给定的温度，相较于常规压电元件，可同时驱动更多pMUT元件以照射更大的目标区域。这可使得扫描目标更加快速，特别是若需要多个发射来扫描目标的整个部分以形成一个影像。在实施例中，可使用不同的转向角与多个发射来扫描目标区域，且可组合所获得的影像数据以获得更高质量的影像。

相较于传统的块体压电元件，在实施例中，同时驱动更多压电元件的能力可使得于每次发射时传感器孔径有更多的覆盖，进而最小化覆盖整个孔径所需的发射次数，从而提高帧率。帧率是测量一个目标每分钟成像的次数。可期望以高帧率来成像，特别是当涉及组织运动时，移动的组织可使影像模糊。在实施例中，相较于传统的块体压电元件，以更高帧率操作的成像器120可产生增强的质量的影像。

在实施例中，可通过组合许多帧影像为一个合成的较低噪音帧来改善影像质量。在实施例中，通过使用具有高帧率的低电压和低功率pMUT，相较于传统的块体压电元件，对于pMUT温度给定的提升，此平均技术可提高影像质量。在实施例中，超声波成像的合成孔径方法可用于影像的组合。影像的各种帧也可具有不同的转向角，或从正交的转向方向以轻易的观察目标。

图10为根据本公开实施例的压电元件1000的示意图。图10B为图10A中的压电元件1000的符号表示。如图所示，压电元件1000类似于压电元件900，不同之处在于压电元件1000具有两个电极以上。更具体地，压电元件1000可包括：顶电极(O)100；第一底电极(X)1006；第二底电极(T)1012；设置于顶电极和底电极之间的压电层1010；分别电性耦合至底部和顶电极1004、1006和1012的三个导体1002、1008和1014。(在下文中，用语顶部(top)和底部(bottom)仅指压电层的两个相对侧；亦即，顶电极可不必设置于底电极上。)

然而，单层压电梁的压电元件在图10A中仅为了说明的目的而示出；在实施例中，可使用由多个压电子层和电极组成的多层压电元件。在实施例中，压电层1010可包括PZT、PZT-N、PMN-Pt、AlN、Sc-AlN、ZnO、PVDF和LiNiO 3中的至少一种。

图10C为根据本公开实施例的压电元件1000的剖面示意图。如图所示，压电元件1000可设置于由基板1030支撑的薄膜层1034上。在实施例中，凹洞1032可形成于基板1030中以限定一薄膜。在实施例中，可通过于基板1030上沉积SiO2来形成薄膜层1034。

在实施例中，压电元件1000可包括压电层1010和电性连接至信号导体(O)1004的第一电极(O)1002。在实施例中，信号导体(O)1004可以通过于薄膜层1034上沉积TiO2和金属层来形成。在实施例中，压电层1010可通过溅射技术或通过溶胶凝胶工艺形成。

在实施例中，第二电极(X)1006可生长于压电层1010上方且电性连接至第二导体1008。第三电极(T)1012也可生长于压电层1010上方，且与第二导体1012相邻设置，但与第二导体(X)1008电性隔离。在实施例中，第二电极(X)1006和第三电极(T)1012可通过于压电层1010上沉积一个金属层，并图案化金属层来形成。在实施例中，电极1002、1006和1012的投影区域可具有任何合适的形状，例如正方形、矩形、圆形和椭圆形等。

如同压电元件1000，第一电极(O)1002可使用金属、通孔和层间电介质(interlayer dielectrics)，电性连接至导体(O)1004。在实施例中，第一电极(O)1002可与压电层1010直接接触。第三导体(T)1014可相对于第一电极(O)1002沉积或生长于压电层1010的另一侧上。

图10D为根据本公开实施例的压电元件1030的示意图。如图所示，压电元件1030可包括两个子压电元件(或短子元件)1031-1和1031-2。在实施例中，个子元件可为三端子装置；亦即，其可有一个顶电极1032-1(或1032-2)，两个底电极1034-1(或1034-2)和1036-1(或1036-2)，以及一个压电层1035-1(或1035-2)。在实施例中，顶电极1032-1可通过公共导体(O)1031电性连接至顶电极1032-2，第一底电极(X)1034-1可通过公共导体(X)1038电性连接至第一底电极(X)1034-2，且第二底电极(T)1036-1可通过公共导体(T)1040电性连接至第二底电极(T)1036-2。在实施例中，压电元件1030可设置于一个薄膜上，或个子元件可设置于单独的薄膜上。对于本领域普通技术人员显而易见的是，导体(O)1032-1可以与图12-16中所示的压电元件类似的方式，使用金属、通孔、层间电介质(ILD)等，电性连接至电极(O)1031。

在实施例中，导体(X)1038和导体(T)1040可在成像器的有效操作期间全部接地(或连接至直流偏置)。在实施例中，电极(O)1032-1和1032-2可由公共发送驱动电路和公共电信号驱动，其信号通常是围绕传感器中心频率的信号波形。例如，若中心频率是2MHz，则将2MHz的正弦波形或方波波形施加至压电元件1030。此波形可使压电元件1030以2MHz谐振，并从传感器表面发出压力波，例如122。压力波可从欲成像的目标器官反射。在实施例中，反射的压力波可撞击连接至信号接收器的压电元件1030。压电波可通过压电层1035-1和1035-2转换成压电元件1030中的电荷。在实施例中，此电荷可由放大器与滤波器进行信号处理，且最终由A/D转换器(未于图10D中示)数位化，接着带有数据的数位抽取器最终与FPGA或图形处理单元(Graphical Processing Units，GPU)连接。这些来自多个压电元件的处理信号接着可重新建构成影像。驱动发送驱动器的信号波形也可为频率变化信号或相位变化信号或其它复杂的编码信号，例如啁啾(chirps)或葛雷码(Golay codes)。

图10E为根据本公开实施例的压电元件1050的示意图。如图所示，压电元件1050可包括两个子元件1051-1和1051-2。在实施例中，个子元件可以是双端子装置；亦即，其可具有一个顶电极1052-1(或1052-2)、一个底电极1054-1(或1054-2)和一个压电层1056-1(或1056-2)。在实施例中，顶电极(O)1052-1可通过公共导体(O)1051电性连接至顶电极(O)1052-2，且底电极(X)1054-1可通过公共导体(X)1058电性连接至底电极(X)1054-2。在实施例中，压电元件1050可设置于一个薄膜上，或个子元件可以设置于单独的薄膜上。

图10F为根据本公开实施例的压电元件1070的示意图。图10G为根据本公开实施例的压电元件1070的底视图。如图所示，压电元件1070可包括：顶电极(O)1074；第一底电极(X)1080；第二底电极(T)1076；设置于顶部与底电极之间的压电层1075；分别电性耦合底部和顶电极1074、1076和1080的三个导体1072、1078和1082。(未于图10G中示出导体。)在实施例中，各第一和第二底电极中具有环形形状，且第二底电极(X)1076围绕第一底电极(T)1080。

图10H为根据本公开实施例的压电元件1085的示意图。如图所示，压电元件1085可使用横向模式操作，并且包括：基板1091；于一端固定至基板的薄膜1090；电性耦合至导体1089的底电极(O)1092；压电层1088；以及电性耦合至导体1087的顶电极1086。在实施例中，薄膜1090可于一端固定至基板1091以便以横向模式振动；如箭头1093所示，亦即，压电元件可以横向模式操作。

应注意的是，压电元件1085可具有任何合适数量的顶电极。另外，应注意的是，可于薄膜1090上安装一个以上的压电元件。还应注意，基板1091和薄膜1090可由一个一体式主体形成，且通过蚀刻基板来形成薄膜。

图11为根据本公开实施例的压电元件1100的示意图。如图所示，电极(O)1104可设置于压电层1110的顶表面上，且电性连接至可连接至电路的导体(O)1102。导体(T1)1108、导体(T2)1114和导体(X)1118可分别连接至底电极(T1)1106、电极(T2)1112和电极(X)1116。电极(T1)1106、电极(X)1116和电极(T2)1112可设置于压电层1110的底表面上。在实施例中，压电元件1100可设置于一个薄膜或三个单独的薄膜上。

图10A至11为各具有两个端子(O和X)或三个端子(O、X和T)或四个端子(O、X、T1和T2)的压电元件(或子元件)。然而，对于本领域普通技术人员来说显而易见的是，一个以上的压电元件(或子元件)可具有四个端子以上。例如，压电元件可具有顶部与底部(O)电极和三个底电极以上。

图12-16为根据本公开实施例用于制造具有四个端子的例示性压电元件的步骤。图12为薄膜1206的上视图，其可通过于基板1202上形成薄膜层1204并于基板中形成凹洞1208来形成。图13为沿线12-12截取的图12中的结构的剖视图。在实施例中，薄膜1204可通过合适的芯片处理技术沉积。

图14为于薄膜层1204上形成的层结构的上视图，且图15为根据本公开实施例，沿着线14-14截取，图14中的层结构的剖视图。如图所示，三个顶电极1223、1224-1和1224-2、压电层1220和底电极1222可形成于薄膜层1204上。在实施例中，顶电极1223、1224-1和1224-2、压电层1220和底电极1222可通过合适的芯片处理技术沉积，例如沉积、溅射、图案化等。

图16为根据本公开实施例的压电元件1600的上视图。如图所示，三个导体1620、1622-1和1622-2可分别电性耦合至电极1223、1224-1和1224-2。另外，导体(O)1610可通过一个或多个通孔1614电性耦合至底电极1222。在实施例中，电性接地和源极平面可通过通孔1614和导体(O)1610到达底电极1222。在实施例中，各导体1620、1622-1和1622-2可连接至地或直流偏置。在实施例中，导体1620可连接至地或第一直流偏置，且导体1622-1和1622-2可连接至地或第二直流偏置。

一般而言，由于压电材料的晶体结构中固有的非对称性，电极性可发展出并产生电偶极子。在巨观的晶体结构中，偶极子是随机方向的，如图17A的左边所示。当材料受到机械应力时，个偶极子从其原始方向朝一方向旋转，此方向会将储存于偶极子中的总电子和机械能最小化。若所有偶极子最初是随机方向的(亦即，净极化为零)，其旋转不会显著改变材料的巨观净极化；因此，表现出的压电效应可忽略不计。因此，在初始状态期间，偶极子需要在相同方向上或多或少地方向，此称为极化过程。偶极子对齐的方向称为极化方向。图17为根据本公开实施例的在极化处理之前、期间及之后的压电材料的偶极方向。

如图所示，在极化过程之前，各个偶极矩不对齐。在极化过程中，偶极矩可对齐以指向相同的方向。极化后，偶极矩可保持对齐，尽管仍存在一些随机方向的元件。在实施例中，可通过将压电材料置于高温恒定电场中以执行极化过程，从而迫使偶极子对齐。

在实施例中，图10A中的压电元件1000可被极化，使得电极(X)1006和电极(T)1012上方的部分压电层可在相反方向上极化。相较于使用一个极化方向配置获得的压力输出，这类的极化可导致相同发送电压的增压输出。另外，在实施例中，这类的极化可提高接收灵敏度，其中相较于一个极化方向配置，可区别地增强反射的压力波以产生更大的电荷输出。

图17B为根据本公开实施例用于极化压电元件1600的说明性过程的流程图。为了使压电元件1600极化，压电元件1600可安装于在高温容室内(步骤1728)，且底电极1222可耦合至地(步骤1722)；而第一顶电极1224-1(或1224-2)可耦合至高正电压，例如15V(步骤1724)，且第二顶电极1223可耦合至高负电压，例如-15V(步骤1726)。接着，压电元件1600可于容室内经受长时间的高温(步骤1728)。

根据第一和第二高电压的极性，两个电极1224-1和1224-2下方的部分压电层1220可以与电极1223下方的部分压电层1220相同或相反的方向上极化。在实施例中，例如，对于特定压电材料，可通过在高温(通常为150℃)下，在电极上施加高电压30分钟来实现极化。例如，对于1μm厚的压电层，可施加从信号电极至T电极的+15V和从信号电极至X电极的-15V。一旦压电材料受极化，则各X和T电极可接地或连接至非零直流偏置，而导体(O)1610可连接至ASIC芯片，以在发送操作期间由发送驱动器驱动，或可在接收操作期间连接至ASIC芯片中的LNA(例如图18A中的1811)。在实施例中，直流偏置可改善压电元件1600的灵敏度。

图18A为根据本公开实施例的成像组件1800。如图所示，成像组件1800可包括：收发器基板1802(类似于收发器瓦片210)；ASIC芯片1804电性耦合至收发器基板。在实施例中，收发器基板1802可包括一个或多个压电元件1806，其中各压电元件可设置于一个或多个薄膜上。在实施例中，可以一个薄膜上设置一个以上的压电元件。在实施例中，在收发器基板1802互连至ASIC芯片1804之后，可执行压电层的极化。应注意的是，ASCI1804可由合适的基板代替，此基板包括用于驱动收发器基板1802中的压电元件1806的多个电路。

在实施例中，在收发器基板3D互连至ASIC芯片1804之后，可于收发器瓦片/基板1802上执行极化。在传统的压电元件中，在传感器瓦片耦合至用于驱动压电元件的电路之后，难以在收发器瓦片上执行极化处理。其原因是极化需要向电路施加高电压以控制压电元件，且高电压可能损坏电路。相较之下，在实施例中，可在已与ASIC芯片1804整合的传感器基板1802上执行极化。在实施例中，ASIC芯片1804可使得能在压电元件的所有第一电极上施加期望的电压，且可将高电压施加至所有第二或附加电极。

在实施例中，各压电元件1806a至1806n可具有两个或更多个电极，且这些电极可连接至容纳在ASIC芯片1804中的驱动/接收电子器件。在实施例中，各压电元件(例如1806a)可包括电性连接至导体(O)(例如1814a)的顶部导体和电性连接至导体(X，T)的两个底电极(例如1810a和1812a)。在实施例中，导体1810a可电性耦合至直流偏置(X)1832a或地，且导体(T)1812a可耦合至直流偏置(T)1834a或地。

在实施例中，ASIC芯片1804可包括一个或多个电路1842a至1842n，各电路电性耦合至一个或多个压电元件1806a至1806n；及一个用于控制电路1842a至1842n的控制单元1840。在实施例中，各电路(例如，1842a)可包括发送驱动器(1813a)、接收放大器(简称放大器)(例如1811a)、开关(例如1816a)，此开关具有一个电性耦合至导体(O)(1814a)的端子，以及另一个耦合至发送驱动器1813a和放大器1811a的两个导体之间切换的端子。在发送(Tx)模式/处理期间，开关1816a可将发送驱动器1813a连接至压电元件1806a，使得信号被发送至压电元件1806a的顶电极。在接收(Rx)模式/处理期间，开关1816a可将放大器1811a连接至压电元件1806a，使得信号从压电元件1806a的顶电极发送至放大器1811a。

应注意的是，发送驱动器1813a可包括各种电子部件。然而，为清楚起见，发送驱动器1813a由一个驱动器表示。然而，对于本领域普通技术人员来说显而易见的是，发送驱动器可包括具有许多功能的更复杂的驱动器。用于处理接收信号的电子部件可连接至放大器1811a，即使图18A中仅表示一个放大器1811a。在实施例中，放大器1811a可以是低噪音放大器(low noise amplifier，LNA)。在实施例中，电路1842n可具有与电路1842a相同或类似的结构。

在实施例中，所有直流偏置(X)1832a至1832n可连接至相同的直流偏置或地；亦即，所有导体(X)1810a至1810n可连接至单个直流偏置或接地。类似地，所有直流偏置(X)1834a至1834n可连接至相同的直流偏置或不同的直流偏置；亦即，所有导体(T)1812a至1812n可连接至单个直流偏置或接地。

在实施例中，导体(X、T和O)1810、1812和1814可使用互连技术而连接至ASIC芯片1804；例如，铜柱互连或凸块(例如，图18B中的1882)，如箭头1880所示。在实施例中，ASIC芯片1804中的电路部件可使用互连1830在ASIC芯片1804的外部通信。在实施例中，互连1830可使用从ASIC芯片1804上的焊盘至ASIC芯片外部的另一个焊盘的接合线来实现。在实施例中，除了线接合焊盘外，还可使用其它类型的互连，例如ASIC芯片1804上的凸块焊盘或再分布凸块。

在实施例中，包括在电路1842中的LNA1811可在ASIC芯片18042的外部实现，例如部份的接收模拟前端(AFE)。在实施例中，LNA可留在ASIC芯片1804中，且另一个LNA和可编程增益放大器(programmable gain amplifie，PGA)可以留在AFE中。各LNA1811的增益可实时编程，使得LNA成为成像器所需的时间增益补偿功能(time gain compensationfunction，TGC)的一部分。

在实施例中，LNA1811可使用低电压晶体管技术构建，且若暴露于传统传感器所需的高发送电压，则可能被损坏。因此，在传统系统中，高电压发送/接收开关可用于将高发送电压与低电压接收电路分开。此开关会很庞大且昂贵，会使用高电压(High Voltage，HV)过程，且降低发送至LNA的信号。相较之下，在实施例中，可以使用低电压，并且因此，可能不再需要传统系统的高电压部件。另外，在实施例中，通过消除传统的HV开关，可避免由传统HV开关引起的性能下降。

在实施例中，压电元件1806可在接收模式期间通过开关1816连接至LNA1811。LNA1811可将电荷转换为具低噪音的放大的电压信号；压电元件1806中的电荷由反射的压力波产生，其压力波在压电元件上施加压力。接收信号的信噪比可以是决定被重建影像质量的关键因素。因此，可期望降低LNA本身的固有噪音。在实施例中，可通过增加LNA1811的输入级的跨导来减少噪音，例如在输入级中使用更多电流。电流的增加会导致功耗和热量的增加。在实施例中，pMUT1806可以低电压操作且非常靠近ASIC芯片1804；因此，相较于高电压操作的传统传感器，低压pMUT1806所节省的功率可用于降低LNA1811中的噪音，以获得可接受的给定总温升。

图18为根据本公开实施例的成像组件1850的示意图。在实施例中，收发器基板1852和ASIC芯片1854可分别类似于收发器基板1802和ASIC芯片1804。在传统系统中，用于驱动压电传感器的电子器件通常远离压电传感器设置，且使用同轴电缆连接至压电传感器。一般而言，同轴电缆增加了电子器件上的寄生负载，例如附加电容；且附加电容造成关键性能参数的损失，例如噪音的增加和信号功率的损失。相较之下，如图18B所示，通过使用低阻抗三维(3D)互连机制(如箭头1880所示)，例如Cu柱或焊料凸块1882，或芯片接合或类似方法，或这些技术的组合，发送驱动器(或等效电路)1862a至1862n可直接连接至压电元件(或等效像素)1856a至1856n+i。在实施例中，在将收发器基板1852整合至ASIC芯片1854时，电路1862可远离压电元件1856的垂直方向上小于100μm设置。在实施例中，可不需要用于驱动器电路1862和压电元件1856之间的阻抗匹配的任何常规装置，可进一步简化设计并提高成像组件1800的功率效率。电路1862的阻抗可设计以匹配压电元件1856的需求。

在实施例中，在图18A中，各压电元件1806a至1806n可电性连接至位于ASIC芯片1804中相应的各电路1842a至1842n。在实施例中，此配置可使成像器产生三维影像。类似地，在图18B中，各压电元件1856a至1856m可具有由X、T和O表示的三个引线。来自各压电元件的引线可通过互连装置1882电性连接至位于ASIC芯片1854中相应的各电路1862a至1862m。另外，在实施例中，压电元件例的一线，如1856n+1至1856n+i，可电性耦合至一个公共电路1862n。在实施例中，发送驱动电路1862n可以一个发送驱动器实现。在替代实施例中，发送驱动电路1862n可以多级驱动器实现，以促进各种成像模式。

对于本领域普通技术人员显而易见的是，ASIC芯片1854可具有与电路1862n类似的任何合适数量的电路。在实施例中，控制单元1892可具有配置压电元件的能力；在二维像素阵列中，不论是水平抑或是垂直，配置其的长度且将其置于发送、接收、极化或闲置模式。在实施例中，在收发器基板1852通过三维整合技术1882与ASIC芯片1854组合之后，控制单元1892可执行极化处理。在实施例中，发送驱动电路1843可以多级驱动器实现；如图34所示，其中发送驱动器输出可具有多于2个输出水平。图34为输出水平可为0V、6V或12V的实施例。应理解的是，这些电压可为不同，例如可为-5V、0V及+5V。发送驱动器也可为具有驱动信号的二级驱动器，如图33所示。

在实施例中，引线1882a至1882n可以是用于将脉冲施加至压电元件1856的电极(O)的信号导体。类似地，引线1884a至1884n、1886a至1886n和1888a至1888n可用于与压电元件1856a至1856n+i通信信号。应注意的是，可使用其它合适数量的引线来与成像组件1800通信信号/数据。

在实施例中，各引线(X)1886和引线(T)1888可连接至地或直流偏置端子。在实施例中，数位控制引线1894可以是数位控制总线，且包括一个或多个引线，其为控制和解决成像组件1850中的各种功能所需。例如，这些引线可允许使用通信协议的ASIC芯片1854的可编程性，例如串行外设界面(SPI)或其它协议。

在实施例中，压电元件1806(或1856)和控制电子器件/电路1842(或1862)可在同一半导体芯片上显影。在替代实施例中，收发器基板1802(或1852)和ASIC芯片1804(或1854)可单独制造，并通过3D互连技术彼此组合，例如使用凸块1882的金属互连技术。在实施例中，互连技术可消除低产量倍增效应(low yield multiplication effect)，从而降低制造成本并独立地最大化部件的产量。

在实施例中，引线1862至1862n可以是用于将脉冲施加至压电元件1806的电极(O)的信号导体。类相地，引线1864a至1864n、1866a至1866n和1868a至1868n可用于与压电元件1806a至至1806n通信信号。应注意的是，可使用其他合适数量的引线来与成像组件1800通信信号/数据。

如上所述，LNA1811可在电荷传感模式下操作，且各都具有可编程增益，其可实时配置以提供增益补偿。在实施例中，如图3B所述，一个或多个温度感测器可安装在成像器120中。在实施例中，ASIC可从温度感测器接收温度数据，且使用温度数据调整成像帧率或LNA1811的信噪比。

图19A-1为收发器基板1902和ASIC芯片1906的上视图；图19A-2为根据本公开实施例的成像组件1901的侧视图。如图所示，成像组件1901可包括收发器基板1902，收发器基板1902通过合适的互连机构(例如凸块)互连至ASIC芯片1906。在下文中，凸块表示为互连机构，即使可使用其它合适的互连机构来取代凸块。

在实施例中，各压电元件1904可以是双端子压电元件，其中压电元件由两个电极O和X象征性地表示。在实施例中，电路元件1908可包括用于驱动相应的压电元件1904的电子部件，其中电路元件1908由发送驱动器象征性地表示。在实施例中，成像元件1910可包括压电元件1904和电路元件1908，压电元件1904可以通过两个凸块电性连接至电路元件1908。

图19B-1为收发器基板1911和ASIC芯片1913的上视图，图19B-2为根据本公开实施例的成像组件1915的侧视图。如图所示，成像组件1915可类似于成像组件1901，不同之处在于两个子压电元件通过三个凸块电性耦合至两个子电路元件。更具体地，压电元件1912包括两个子压电元件，各子压电元件可以是两双端子压电元件，两个子压电元件的X电极可彼此电性耦合。在实施例中，子压电元件的各O电极可电性耦合至对应的子电路元件1914的发送驱动器，两个子压电元件的X电极可电性耦合至电路元件1914的公共电端子。如此，在各成像元件1917中，压电元件1912可通过三个凸块互连至电路元件1914。

图19C为收发器基板1920的上视图，以及根据本公开实施例的ASIC芯片1924。如图所示，收发器基板1920可类似于收发器基板1902，不同之处在于三个子压电元件通过四个凸块电性耦合至三个子电路元件。更具体地，压电元件1922包括三个子压电元件，各子压电元件可以是双端子压电元件，三个子压电元件的X电极可以彼此电耦连接。在实施例中，子压电元件的个O电极可电性耦合至相应的子电路元件的发送驱动器，且三个子压电元件的X电极可电性耦合至电路元件1926的公共电端子。如此，压电元件1922可通过四个凸块互连至电路元件1926。

应注意的是，压电元件可具有多于两个端子。图19D为根据本发明的实施例的收发器基板1930和ASIC芯片1934的上视图。如图所示，收发器基板1930可类似于收发器基板1902，不同之处在于个压电元件1932可通过三个凸块电性耦合至电路元件1936。在实施例中，O电极可通过凸块耦合至电路元件1936的发送驱动器，且X和T电极可通过两个凸块耦合至电路元件1936。

图19E为根据本公开实施例的收发器基板1940和ASIC芯片1944的上视图。如图所示，压电元件1942可包括两个子压电元件，各子压电元件可以是三端子压电元件，两个子压电元件的X电极可彼此电性耦合。在实施例中，子压电元件的各O电极可通过凸块电性耦合至对应的子电路元件的发送驱动器，两个子压电元件的X电极可通过凸块电性耦合至电路元件1946，子压电元件的各T电极可通过凸块电性耦合至电路元件1946。如此，压电元件1942可通过五个凸块互连至电路元件1946。

图19F为根据本公开实施例的收发器基板1950和ASIC芯片1954的上视图。如图所示，压电元件1952可包括两个子压电元件，且各子压电元件可以是三端子压电元件，且两个子压电元件的X电极可彼此电性耦合，且两个子压电元件的T电极可彼此电性耦合。在实施例中，子压电元件的各O电极可通过凸块电性耦合至对应的子电路元件的发送驱动器，两个子压电元件的X电极可通过凸块电性耦合至电路元件1956。而且，两个子压电元件的T电极可通过凸块电性耦合至电路元件1956。如此，压电元件1952可通过四个凸块互连至电路元件1956。

图19G为根据本公开实施例的收发器基板1960和ASIC芯片1964的上视图。如图所示，压电元件1962可包括两个子压电元件，子压电元件可以是三端子压电元件，两个子压电元件的O电极可彼此电性耦合，两个子压电元件的X电极可彼此电性耦合，且两个子压电元件的T电极可彼此电性耦合。如此，压电元件1962可通过三个凸块互连至电路元件1966。

图20为根据本公开实施例的压电元件2002-11至2002-mn的m×n阵列2000的示意图。如图所示，各压电元件可以是双端子压电元件(例如图9中的压电元件900)，及具有电性耦合至导体(O)(例如2004-11)的电极(O)(例如2003-11)，且电极(X)通过公共导体(X)2007电性连接至地或直流偏置。在实施例中，各信号导体(O)可由电路元件(例如1908)独立管理。在实施例中，各导体(O)(例如，2004-mn)可电性耦合至电路元件的发送驱动器，而压电元件阵列的所有X电极(2006-11至2006-mn)可连接至公共导体(X)2007。在实施例中，阵列2000可设置于收发器基板上，且通过互连机制电性耦合至ASIC芯片，例如m×n+1个凸块，如结合图19A至19G所述。更具体地说，m×n导体(O)2004-11至2004-mn可通过m×n个凸块耦合至ASIC芯片的m×n个发送驱动器，且公共导体(X)2007可通过一个凸块耦合至ASIC芯片。在实施例中，此描述的例示性配置用于执行3D成像，其中各压电元件(包括至少一个子压电元件)可在阵列中提供唯一信息。在实施例中，各压电元件可具有一个或多个薄膜，且以薄膜的多种模式和频率振动。在实施例中，各压电元件2002可由具有图33和34中的电压分布3300和3400的脉冲驱动。

在实施例中，各列中的O电极(例如，2003-11至2003-m1)可电性耦合至公共导体。例如，可电性控制ASIC芯片中的电路元件，使得各列中的O电极可彼此电性耦合。于此配置中，各列中的O电极可通过公共发送驱动器接收相同的电脉冲，或在发送模式期间，通过具有相同电驱动信号的多个驱动器接收相同的电脉冲。类似地，各列中的O电极可在接收模式期间同时将电荷发送至公共放大器。换句话说，各列中的压电元件可作为线单元(或等效线元件)操作。

图21为根据本公开实施例的压电元件2102-11至02012-mn的n×n阵列2100的示意图。如图所示，各压电元件可以是三端子压电元件，且包括电极O、X和T。在实施例中，X电极(例如，X11、X21、......、Xm1)可以串联方式逐列连接，且所有X电极(X11至Xmn)可电性耦合至公共导体(X)2106。T电极(例如T11、T21、......、Tm1)可以串联方式逐列连接，且所有T电极(T11至Tmn)可电性耦合至公共导体(T)2108。当如实施例中所述连接在一起时，例如2102-11、2102-21至2102-m1的一列元件构成线元件或列。在实施例中，各O电极2103至11-2103-mn可通过其中一个导体O11-Omn电性耦合至ASIC芯片中相应的电路元件的发送驱动器。在实施例中，阵列2100可设置于收发器基板上，且通过互连机制电性耦合至ASIC芯片，例如m×n+2个凸块。

在实施例中，各列中的O电极(例如2103-11至2103-m1)可电性耦合至公共导体。于此配置中，各列中的O电极可在发送模式期间通过公共发送驱动器接收相同的电脉冲。类似地，各列中的O电极可在接收模式期间同时将电荷发送至公共放大器。换句话说，各列中的压电元件作为线单元操作。在实施例中，列中的各O电极可连接至专用发送驱动器，其中列中所有元件的发送驱动器的输入信号是相同的，从而在发送操作期间，产生出现在所有压电元件上的基本上相同的发送驱动输出。由于各元件具有自己的发送驱动器，因此此线元件基于个元件进行电性控制。这在驱动大电容线元件方面具有优势，其中各元件具有较小的电容，且对于列上的元件，可最小化时序延迟。在实施例中，在接收模式中，可通过将其连接至LNA以传感来自列中的所有元件的电荷，由如通过2D成像的方式。对于3D成像，在接收模式操作期间，通过将各元件的O电极连接至LNA以传感各元件的电荷。

图22为根据本公开实施例的压电元件2202-11至2202-mn的m×n阵列2200的示意图。如图所示，阵列2200可类似于阵列2100，不同之处在于列中的X电极(例如X12至Xm2)可连接至公共导体(例如2206-1)，且列中的T电极(例如T12至Tm2)可连接至公共导体(例如2208-1)。如此，同一列中的X电极(或T电极)在操作期间可具有相同的电压电位。在实施例中，各O电极可通过其中一个导体O11-Omn电性耦合至ASIC芯片中相应的电路元件的发送驱动器。在实施例中，阵列2200可设置于收发器基板上，且通过互连机制电性耦合至ASIC芯片，例如m×n+2n个凸块。

相较于阵列2100，阵列2200可使用更多的凸块以将T和X电极连接至ASIC芯片。一般而言，当与地或直流偏置源并联及减少串扰时，ASIC芯片与压电阵列间的T和X的连接数量的增加可减少X和T导体中的阻抗。串扰是指从成像元件至另一个成像元件的信号耦合，且可产生干扰并降低影像质量。当在X和T线中流动的电流引起的任何电压降出现在理想情况下不应暴露于此电压的压电元件上时，可能产生寄生电性耦合。在实施例中，当压电元件在电子控制下不发送或接收时，X、T和O电极可局部短路。另外，空闲电极使O电极接地，使X电极连接至阵列中的其它X电极，T电极连接至阵列中的其它T电极。

图23为根据本公开实施例的压电元件2302-11至2302-mn的m×n阵列2300的示意图。如图所示，阵列2300可类似于阵列2100，不同之处在于各压电元件可以是五端子压电元件；亦即，各压电元件可包括一个底电极(O)和四个顶电极(两个X电极和两个T电极)。在实施例中，各压电元件的两个X电极可以串联方式逐列连接且所有2m×n的X电极可电性耦合至公共导体(X)2306。类似地，各压电元件的两个T电极可以串联方式逐列连接，且所有2m×n的T电极可电性耦合至公共导体(T)2308。在实施例中，各O电极可通过其中一个导体O11-Omn电性耦合至ASIC芯片中相应的电路元件的发送驱动器。在实施例中，阵列2300可设置于收发器基板上，且通过互连机制电性耦合至ASIC芯片，例如m×n+2个凸块。

图24为根据本公开实施例的压电元件2402-11至2402-mn的m×n阵列2400的示意图。如图所示，阵列2400可类似于阵列2200，不同之处在于各压电元件可以是五端子压电元件：一个底电极(O)和四个顶电极(两个X电极和两个T电极)。在实施例中，各压电元件的两个X电极可在列方向上电性连接至导体(例如2406-1)，各压电元件的两个T电极可在逐列连接的方向上电性连接至公共导体(例如2408-1)。在实施例中，各O电极可通过其中一个导体O11-Omn电性耦合至ASIC芯片中相应的电路元件的发送驱动器。在实施例中，阵列2400可设置于收发器基板上，且通过互连机制电性耦合至ASIC芯片，例如m×n+2n个凸块。

图25为根据本公开实施例的压电元件2502-11至2502-mn的m×n阵列2500的示意图。如图所示，阵列2500可类似于阵列2100，因为各压电元件可具有一个底电极(O)和两个顶电极(T)，但差别在于沿着一列(例如2502-11至2502-m1)的压电元件的所有两个顶电极(T)可电性连接至公共导体(例如2508-1)。在实施例中，各O电极可通过其中一个导体O11至Omn电性耦合至ASIC芯片中相应的电路元件的发送驱动器。在实施例中，阵列2500可设置于收发器基板上，且通过互连机制电性耦合至ASIC芯片，例如m×n+n个凸块。

图26为根据本公开实施例的压电元件2602-11至2602-mn的m×n阵列2600的示意图。如图所示，阵列2600可具有与阵列2100类似的电性连接；亦即，压电元件中的所有X电极可电性耦合至公共导体2606，且压电元件中的所有T电极可电性耦合至公共导体2608。阵列2600与阵列2100的不同之处在于，一个压电元件(例如2602-11)的顶电极(X，T)可具有与另一个压电元件(例如2602-21)的顶电极(X，T)相同或不同的几何形状。

对于压电阵列2000至2500，各压电阵列中的压电元件可彼此相同或不同。例如，一个压电元件2202-11的两个顶电极的投影区域可具有与另一个压电元件2202-n1的两个顶电极的投影区域相同或不同的形状。

图27为根据本公开实施例的压电元件2702-11至2702-mn的m×n阵列2700的示意图。如图所示，各压电元件可包括两个信号电极(O)和一个公共电极(X)。在实施例中，各信号电极(O)可电性耦合至ASIC芯片的相应的电路元件的发送驱动器。例如，压电元件2702-11可包括两个信号导体O111和O112，其可分别电性耦合至ASIC芯片中的两个电路元件，其中各信号电极可在接收模式期间产生电荷。在实施例中，阵列2700可设置于收发器基板上，且通过互连机制电性耦合至ASIC芯片，例如2m×n+1个凸块。在实施例中，阵列2700中的所有T电极可通过公共导体(T)2708电性耦合至地或直流偏置。

在实施例中，图20至27中的阵列中的信号导体(O)可电性耦合至电路元件，其中电路元件可包括类似于图18A中的开关1816的晶体管开关；亦即，开关可分别在发送和接收模式期间于发送驱动器与放大器间切换，使得O电极可在发送模式期间产生压力波，且在接收模式期间产生电荷。

图28为根据本公开实施例的成像系统2800的例示性实施例。如图所示，成像系统2800可包括压电元件2802-11至2802-mn的阵列，及用于控制/与阵列通信的电路元件。在实施例中，各压电元件2802-11至2802-mn可包括三个电极：第一和第二信号(O)电极和T电极。(为了说明的目的，各压电元件中的第一和第二O电极是指图28中各压电元件的左和右O电极。)在实施例中，阵列2800中的所有T电极可通过导体(T)2808电性耦合至地或直流偏置。在实施例中，列中的压电元件的第一O电极可电性耦合至公共导体(例如O11)，且同一列中的压电元件的第二O电极可电性耦合至另一个公共导体(例如O12)。在实施例中，在接收模式期间，各第一和第二信号O电极可产生可由相应电路处理的电荷。

在实施例中，第一组导体O11、O21、...、On1可分别电性耦合至放大器2810-1至2810-n，其中在第一O电极的列中产生的电荷可通过其中一个O导体发送至相应的放大器。在实施例中，第二组导体O12、O22、......、On2可分别电性耦合至开关2812至1-2812-n。在实施例中，各开关(例如2812-1)可在发送模式/处理期间连接至转接驱动器(例如2816-1)，使得信号脉冲可发送至压电元件中的第二O电极列(例如2801-11至2802-m1)。在实施例中，各开关(例如2812-1)可在接收模式/过程期间连接至信号放大器(例如2814-1)，使得在压电元件(例如2801-11至2802-m1)中的第二O电极列中产生的电荷可发送至放大器。在实施例中，压电元件2802-11至2802-mn可设置于收发器基板中，而开关2812-1至2812-n、发送驱动器2816-1至2816-n以及放大器2810-1至2810-n和2814-1至2814-n可设置于ASIC芯片中，其中收发器基板可通过2n+1个凸块电性耦合至ASIC芯片。

在实施例中，第一电极的列可电性耦合至公共导体(例如，O11)，且第二电极的列可电性耦合至另一个公共导体(例如，O12)。如此，在实施例中，成像系统2800可作为线成像器操作；亦即，各第一组导体O11至On2中的每一个可以在操作期间作为发送单元和/或接收单元操作。如上所述，在接收模式期间，在连接至导体(例如O11)的第一O电极的列中产生的电荷可被发送至放大器(例如2810-1)，此放大器可以是低噪音放大器。接着，放大器可放大电荷信号且将电荷信号转换为输出电压。因此，第一O电极的每列可作为接收线成像器来操作。在实施例中，在接收模式期间，在连接至导体(例如O12)的第二O电极的列中产生的电荷可被发送至信号放大器(例如2814-1)，其可以是通过开关(例如2812-1)的低噪音放大器。着，放大器可放大电荷信号并将电荷信号转换为输出电压。因此，第二O电极的每列可作为接收线成像器来操作。在实施例中，在发送模式期间，电信号脉冲可从发送驱动器(例如2816-1)发送至通过开关(例如2812-1)连接至导体(例如O12)的第二O电极的列，使得此组第二O电极可产生压力波。因此，各列第二O电极可作为发送线单元来操作。

在实施例中，可为晶体管开关的开关2812可在接收模式期间设置到于中性位置(亦即，其不耦合至发送驱动器或放大器)。在此情况下，仅第二组导体O12、O22、......、On2可于在接收模式期间操作。

在实施例中，发送驱动器(例如，2816-1)可通过导体(O12)向一列压电元件(例如，2802-11至2802-m1)发送信号，且同时，放大器(例如2810-1)可从同一列压电元件(例如2802-11至2802-m1)接收电荷信号。在此情况下，列中的个压电元件(例如2802-11)可通过一个导体(例如O12)从发送驱动器(例如2816-1)接收信号，且同时通过另一导体(例如O11)将电荷信号发送至放大器(例如2810-1)；亦即，成像系统2800可执行同时发送和接收模式。发送和接收模式的同时操作于连续模式的多普勒成像中是非常有利的，其中相较于脉冲多普勒成像，其可成像高血流速度。

在实施例中，线单元(其是指电性耦合至公共导体的O电极列)可作为发送单元或接收单元或两者。例如，电信号可顺序地发送至导体O12、O22、......、On2，使得线元件在发送模式期间顺序地产生压力波，且可处理和组合反射的压力波，以在接收模式中产生目标器官的二维影像。在另一个实例中，电驱动信号在发送模式期间同时发送至导体O12、O22、......、On2，且可使用从导体O11、O12至On1产生的电荷同时处理反射的压力波，以同时发送和接收超声波以产生二维影像。导体O12至On2也可用于在操作接收模式下从压电线元件接收电荷。

图29为根据本公开实施例的成像系统2900的例示性实施例。如图所示，成像系统2900包括压电元件阵列2902-11至2902-mn，且各压电元件可包括第一和第二信号(O)电极和T电极。在实施例中，阵列中的所有T电极可电性耦合至一个公共导体(T)2908；第一O电极的各行可电性连接至其中一个导体O1至Om；且第二O导体的各列可通过其中一个导体O12至On2电性连接至开关2912。在实施例中，各开关2912-1至2912-n可在发送驱动器(例如2916-1)和放大器(例如2914-1)之间切换，其可以是低噪音放大器。在实施例中，各导体O1至On可连接至其中一个放大器2910-1至2910-m，且其可以是低噪音放大器。

在实施例中，在发送模式期间，信号可通过导体(例如O12)从发送驱动器(例如2916-1)发送至第二O电极列，使得压电元件列可产生作为线单元的压力波。在发送模式期间，各开关(例如2912-1)可切换至相应的发送驱动器(例如2916-1)。

在实施例中，成像系统2900可以两种不同的方法处理反射的压力波。在第一种方法中，放大器2910-1至2910-n可从第一O电极接收电荷信号；亦即，各放大器可从一行的第一O电极接收信号。此方法允许双平面成像/模式，其中对于二维影像，双平面影像可提供正交透视。另外，此方法可提供多于二维的成像能力。双平面成像对许多应用有所帮助，例如活组织检查。可注意的是，在此此方法中，可同时执行发送和接收模式。在第二种方法中，开关2912可切换至放大器2914，使得个放大器可接收和处理来自第二O电极的相应列的电荷信号。

在实施例中，线单元，其是指电性耦合至O导体的O电极的列(或行)，可作为发送单元或接收单元或两者。在实施例中，即使导体O1至Om配置于与导体O12至On2正交的方向上，其方向可电性编程及可电性调整。例如，放大器2910和2914的增益可电性调整，其中增益控制引线在放大器中实现。在实施例中，各线元件的长度(亦即，各线元件中的压电元件的数量)也可电性调整。在实施例中，这可通过将个压电元件的所有信号电极连接至ASIC芯片中的相应节点来实现，且其中ASIC适当地编程彼此连接的元件的信号电极之间的连接、发送驱动器或放大器。

图30为根据本公开实施例耦合至电路元件3001的压电元件3000的实施例。如图所示，压电元件3000可包括：第一子压电元件3021-1和第二子压电元件3021-2。压电元件3000可包括：底电极(X)3002，其由第一和第二子压电元件共享，且耦合至导体(X)3006。在实施例中，第一子压电元件3021-1可包括信号(O)电极3003，其通过导体3008电性耦合至放大器3010。在实施例中，第二子压电元件3021-2可包括信号(O)电极3004，其透过导体3012电性耦合至开关3014。

在实施例中，电路元件3001可电性耦合至压电元件3000，且包括两个放大器3010和3016，例如低噪音放大器，以及发送驱动器3018。在实施例中，开关3014可具有通过导体3012连接至O电极3004的一端，及可在用于接收模式的放大器3016与用于发送模式的发送驱动器3018之间切换的另一端。在实施例中，即使放大器用于象征性地代表电子器件，放大器3016也可连接至其它电子器件以进一步放大、滤波和数位化接收信号。发送驱动器3018可以是多级驱动器，且可产生具有两个或更多个信令水平的输出。信令可以是单极或双极的。在实施例中，发送驱动器3018可包括在驱动器的电子控制下将输入互连至驱动器的输出的开关，其未在图30中明确示出。

在实施例中，发送驱动器3018的信号可以是脉冲宽度调变(PWM)，其中通过基于个元件控制脉冲宽度，可在发送的超声波信号上产生加权函数。例如，其可执行窗函数，其中发送信号由窗函数加权。在实施例中，加权系数可通过改变发送信号的工作周期来实现，如同PWM信令的期间。此操作可允许发送变迹(apodization)，其中发射的信号的旁瓣被大大衰减，从而允许更高质量的影像。

在实施例中，收发器阵列可设置于收发器基板中且包括压电元件3000的n×n阵列，且n×n阵列的电路元件3001可设置于ASIC芯片中，其中各压电元件3000可电性耦合至电路元件3001的n×n阵列中相应的一个。在此情况下，收发器基板可通过3n2个凸块互连至ASIC芯片。在实施例中，压电元件阵列的各列(或行)可以线单元操作，如结合图28和29所述。例如，同一脉冲可同时施加至一列压电元件，使得压电元件列可同时产生压力波。应注意的是，压电元件的n×n阵列的各压电元件3000可与电路元件的n×n阵列的对应的一个电路元件3001耦合。

在实施例中，子压电元件3021-1可在整个操作期间处于接收模式，而子压电元件3021-2可处于发送或接收模式。在实施例中，发送和接收模式的同时操作可允许连续模式的多普勒成像。

在实施例中，当发送驱动器3018将信号发送至电极3004时，可通过使用脉冲宽度调变(pulse width modulation，PWM)信令，来改变由子压电元件3021-2产生的压力波的功率水平。例如，当从B模式切换至多普勒模式成像时，发送至人体的信号功率可能很长，且若功率水平没有降低，会发生组织损伤，这是很重要的。一般而言，在传统系统中，不同且快速的稳定电源用于B模式和各种多普勒模式成像，以ㄕ使发送驱动电压在两种情况下有所不同，例如在多普勒模式下不产生过多的功率。不同于传统的系统，在实施例中，可通过在发送时使用PWM信号来改变功率水平，而不使用传统快速的稳定电源。在实施例中，期望多普勒与B模式成像之间的快速切换，以将这些模式共同成像在一起。在实施例中，压电元件的接地电极也可彼此分开并分别接地。在实施例中，此独立的接地方式可降低噪音并导致更快的稳定时间。在实施例中，在电子控制下，还可通过减少发送列的高度来减少发送的功率。此可再次促使在多普勒和B模式下，使用相同的电源，且满足各模式下的电力发送需求。此也可实现共同成像。

图31为根据本公开实施例用于控制多个压电元件的电路3100。在实施例中，电路3100可设置于ASIC芯片中，其中压电元件的线(列或行)设置于收发器基板中，ASIC芯片可通过凸块互连至收发器基板。如图所示，电路3100可包括电路元件阵列3140-1至3140-n，其中每个电路元件可与相应的压电元件的O和X电极通信信号。

如图31所示，各电路元件(例如，3140-1)可包括第一开关(例如3102-1)、第二开关(例如3104-1)、第三开关(例如3106-1)及发送驱动器(例如3108-1)。来自发送驱动器(例如3108-1)的输出可通过导体(例如3110-1)发送至压电元件的O电极。在发送模式期间，各电路元件可通过导体3122接收发送驱动器(驱动)信号3124。可导通各第二开关(例如3104-1)，其可以是晶体管开关并由控制单元3150控制，以发送信号3124至发送驱动器(例如3108-1)。(控制单元3150与电路3100中的其它部件之间的电性连接未于图31中示出。)发送驱动器(例如3108-1)可执行逻辑解码、水平偏移、缓冲输入信号以及通过导体(例如3110-1)将转换信号发送至O电极。在实施例中，在发送模式期间，可关闭第一开关(例如3102-1)。

在实施例中，控制单元3150可决定在发送模式期间需导通哪个压电元件。若控制单元3150决定不导通第二压电元件，则可关闭第一开关(例如3102-2)和第二开关(例如3104-2)，而第三开关(例如3106-2)可导通，使得O和X电极具有相同的电位(亦即，压电层上存在净零伏驱动)。在实施例中，第三开关3106可以是可选的。

在实施例中，在接收模式期间，可导通第一开关(例如3102-1)，使得在O电极中产生的电荷可通过导体3110-1和3120发送至放大器3128。接着，放大器3128可接收电荷信号(或等效地，传感信号)3126并放大感测器信号，其中可进一步处理放大的信号以产生影像。在接收模式期间，可关闭第二开关(例如3104-1)和第三开关(例如3106-1)，使得接收信号不被干扰。

应注意的是，电路元件3140-1至3140-n的整个阵列可共享一公共放大器3128，从而简化电路3100的设计。

在实施例中，压电元件的X电极可通过导体3112-1至3112-n电性耦合至地或直流偏置，其中导体3112-1至3112-n可电性耦合至公共导体3152。

在实施例中，电路3100可耦合至图20中的一列压电元件(例如，2002-11至2002-n1)。

在实施例中，与电路3100类似的多个电路可与图20中的阵列中的多列压电元件耦合，导体3152可耦合至公共导体(例如图20中的2007)。在实施例中，电路3100可控制图20-27中的一列压电元件。

图32为根据本公开实施例用于控制多个压电元件的电路3200。在实施例中，电路3200可设置于ASIC芯片中，其中压电元件的线(列或行)设置于收发器基板中，且ASIC芯片可通过凸块互连至收发器基板。如图所示，电路3200可包括电路元件3240-1至3240-n的阵列，其中各电路元件可与相应的压电元件的O、X和T电极通信信号。

如图32中所示，各电路元件(例如，3240-1)可包括第一开关(例如3202-1)、第二开关(例如3204-1)、第三开关(例如3206-1)、第四开关(例如3207-1)以及发送驱动器(例如3208-1)。来自发送驱动器(例如3208-1)的输出可通过导体(例如3210-1)发送至压电元件的O电极。在发送模式期间，各电路元件可通过导体3222接收发送驱动器(或驱动)信号3224。可导通各第二开关(例如3204-1)，其可以是晶体管开关并由控制单元3250控制，以发送信号3224至发送驱动器(例如3208-1)。(控制单元3250与电路3200中的其它组件之间的电性连接未于图32中示出。)发送驱动器(例如3208-1)可对信号进行逻辑解码、进行水平偏移以及缓冲输出信号，并通过导体(例如3210-1)将发送输出信号发送到至O电极。在实施例中，在发送模式期间，可关闭第一开关(例如3202-1)。

在实施例中，控制单元3250可决定在发送模式期间需导通哪个压电元件。若控制单元3250决定不导通第二压电元件，则可关闭第一开关(例如3202-2)和第二开关(例如3204-2)，而第三开关(例如3206-2)和第四开关(例如3207-2)可导通，使得O和X(和T)电极具有相同的电位(亦即，压电层上存在净零伏驱动)。在实施例中，第三和第四开关(例如3206-2和3207-2)可以是任选的。应理解的是，未明确示出三水平信令和执行的发送驱动器。类似地，X和T导体以及例如3206-2、3207-2的开关的连接以简化的方式示出。

在实施例中，在接收模式期间，可导通第一开关(例如3202-1)，使得在O电极中产生的电荷可通过导体3210-1和3220发送至放大器3228。接着，放大器3228可放大电荷(或感测器)信号3226，其中可进一步处理放大的信号以产生影像。在接收模式期间，可关闭第二开关(例如3204-1)、第三开关(例如3206-1)和第四开关(例如3207-1)，使得接收信号不会受到干扰。

应注意的是，电路元件3240-1至3240-n的整个阵列可共享一公共放大器3228，从而简化电路3200的设计。在实施例中，压电元件的X电极可通过导体3212-1至3212-n电性耦合至地或直流偏置，其中导体3212-1至3212-n可电性耦合至公共导体3252。在实施例中，压电元件的T电极可通过导体3213-1至3213-n电性耦合至地或直流偏置，其中导体3213-1至3213-n可电性耦合至公共导体3254。

在实施例中，电路3200可耦合至图21中的一列压电元件(例如，2102-11至2102-n1)。在实施例中，与电路3200类似的多个电路可与图21中的阵列中的多列压电元件耦合，导体3252可耦合至公共导体(例如图21中的2106)。类似地，在实施例中，导体3254可耦合至公共导体(例如，图21中的2108)。在实施例中，电路3200可控制图20-27中的一列压电元件。

在图22-32中，导体用于将电极电性耦合至另一电极。例如，电极2006-11至2006-m1电性耦合至导体2007。在实施例中，图22-32中的导体可以各种方法实现，例如于基板上沉积并图案化金属互连层，而压电元件设置于不同的基板上，例如ASIC，其是与基板连接。

图33和34为根据本公开实施例用于在发送模式期间驱动压电元件的例示性波形3300和3400。一般而言，压电材料易受由介电老化引起的损坏，且可通过使用单极驱动信号来延迟或避免老化。波形3300和3400表示O与X电极之间和/或O与T电极之间的电压电位。如图所示，波形本质上可以是单极性的，且可以是两级步进波形3300(亦即，发送驱动器，例如2812、2912、3018、3108、3208等是单极性发送驱动器)，或多级(例如三级)步进波形3400。实际电压振幅一般可在1.8V至12.6V之间变化。在实施例中，多步进波形3400或具有更多步进的波形可减少压电元件中的热量，且具有在特定成像模式期间使用的优点，例如多普勒或谐波成像。

在实施例中，波形3300和3400中的脉冲频率可根据所需信号的性质而变化，且需包含pMUT下的薄膜所响应的频率。在实施例中，波形也可以是复信号，例如线性或非线性调频啁啾信号，或使用Golay码的其它编码信号。

在实施例中，用于驱动压电元件的电路可进一步设计成使得来自下薄膜的输出发送可以是对称的形状。在实施例中，对于波形3300(或3400)中的每个信号脉冲，脉冲的上升边缘相对于脉冲的中心基本上可与脉冲的下降边缘对称。此对称性可降低发送信号的谐波含量，特别是二次谐波和其它偶次谐波信号。在实施例中，波形3300(或3400)中的信号脉冲可以是脉冲宽度调变(PWM)信号。

图35为根据本公开实施例的发送驱动信号波形。如图所示，来自发送驱动器的信号3500可以是对称的和双极的；亦即，峰值最大电压的振幅(H1)和宽度(W1)与峰值最小电压的振幅(H2)和宽度(W2)相同。而且，上升边缘3502的斜率与下降边缘3504的斜率相同。另外，上升时间W3与下降时间W4相同，其中下降时间W4是指下降的起始点与参考电压之间的时间间隔。再者，上升边缘3506具有与上升边缘3502相同的斜率。

在发送操作期间，发送驱动器，例如图30中的3018，可由电波形驱动，例如图33-34所示。图36示出了根据本公开实施例的成像组件中的各种电路的输出信号。在实施例中，波形3602可以是来自发送驱动器的输出信号，例如3018并发送至压电元件，例如3000。在实施例中，由于压电元件可具有固有带宽，因此它可以其谐振频率输出正弦输出3604。若连接至压电元件的O电极的发送驱动器的输出上升得非常缓慢，则可能无法将电极充电至期望的最终值，因此可能早成低输出信号，如波形3606所示，其中最终振幅小于3602。另一方面，若发送驱动器的输出信号快速地稳定，则发送驱动器的输出信号具有比压电元件的带宽限制更大的带宽，因此额外的能量可在热量中消散。因此，在实施例中，如波形3608所示，压电元件可以一定速率充电，使得其可完全的但缓慢的充电。在实施例中，波形3608，表示作为时间函数的顶部和底电极上的电压电位，在形状上接近传感器的输出，且由于形状差异较小，输入信号带宽和输出信号带宽匹配得更好，热能损失更少。在实施例中，可优化发送驱动器的驱动阻抗以减少能量损失。换句话说，发送驱动器的阻抗，相对于在目标时间内足够的电压稳定所需的散热和时间常数，设计成最佳地驱动压电元件。

在实施例中，成像器120可使用谐波成像技术，其中谐波成像是指在薄膜的基频上发送压力波且在薄膜的第二或更高谐波频率处接收反射的压力波。一般而言，基于第二或更高谐波频率的反射波影像具有比基于基频的反射影像更高的质量。发送波形中的对称性可抑制发送波的第二或更高谐波分量，因此，可减少这些分量与反射波中的第二或更高谐波的干扰，从而提高谐波成像技术的影像质量。在实施例中，为了减少发送波中的第二或更高谐波，波形3300可具有50％的工作周期。

在图20-29中，阵列可包括多个线单元，其中各线单元包括彼此电性耦合的多个压电元件。在实施例中，线单元可用具有相位差(或等效延迟)的多个脉冲来驱动。通过调节相位，合成的压力波可以一定的角度转向，称为波束形成(beamforming)。

图37A为根据本公开实施例沿着传感器的方位轴的空间位置函数的发送压力波的振幅曲线图。若阵列中的压电元件配置成二维，且在Y方向列上的压电元件连接起来并沿X方向有许多列，则X方向称为方位角方向，而Y方向称为仰角方向。如图37A所示，发送压力波包括主瓣和多个旁瓣。主瓣可用于扫描组织目标并具有高压振幅。旁瓣具有较低的振幅但会降低影像的质量，因此期望减少其振幅。

图37B为根据本公开实施例用于变迹过程的各种类型的窗口。在图37B中，x轴表示压电元件相对于现用窗口(active window)中心处的压电元件的位置，y轴表示振幅(或施加至压电元件的加权)。如图所示，对于矩形窗口3720，没有为任何发送线提供加权，亦即都是均匀的振幅(亦即，象征性的1)。另一方面，若实现加权函数，如汉明窗口3722所示，则中心处的线比边缘处的线具有更大的加权。例如，为了将汉明窗口3722应用于图3B中的传感器瓦片210，最左列中的压电元件(在图37B中表示为-N)和最右列中的压电元件(在图37B中表示为N)可具有最低加权，而中间列中的压电元件可具有最高的加权。此过程称为变迹。在实施例中，可以应用各种类型的窗加权，即使所示的汉明窗口3722仅仅是一个实例。在实施例中，可通过各种方式来实现变迹，例如，通过使用数模转换器(digital to analogconverter，DAC)，或通过保持相同的驱动水平但减少一线上的像素数量，为不同的线缩放发送驱动器的输出驱动水平。净效应是通过使用变迹以减少旁瓣水平，其中发送驱动的加权是基于特定线位于活耀的发送孔径内的位置而变化。

在实施例中，脉冲或波形的电压的降低可降低传感器表面处的温度。另外，对于给定的最大可接受的传感器表面温度，在较低电压下操作的传感器可提供更好的探头性能，从而产生更好的影像质量。例如，对于具有192个压电元件以降低功耗的探头，可通过仅使用一部分的探头(亦即，压电元件的子集合)，并使用多路复用器实时且有顺序地扫描其余元件来产生发送压力波。因此，在任何时间点，在传统系统中，只有一部分传感器元件可用于限制温度上升。相较之下，在实施例中，较低的电压探头可同时寻址更多压电元件，可增加影像的帧率和增强的影像质量。接收路径中也消耗大量功率，其中使用LNA以放大接收信号。成像系统一班使用多个接收信道，每个接收器信道具有放大器。在实施例中，通过使用温度数据，可关闭多个接收器信道以节省功率并降低温度。

在实施例中，可通过根据窗函数来改变每个线单元中的压电元件的数量来实现变迹。在实施例中，此种窗近似(window approximation)可通过电性控制一线上的压电元件的数量，或通过所需元件数量来固线连接传感器阵列来实现。

一般而言，探头产生的热量可以是发送脉冲/波形中，脉冲持续时间的函数。一般而言，为使压力波以更好的信噪比(signal to noise ratio，SNR)穿透目标深处，压电元件需要长脉冲列。然而，这也降低了轴向分辨率，且还在压电元件中产生更多热量。因此，在传统系统中，发送的脉冲数很少，有时有一个或两个脉冲。由于较长的脉冲会产生更多的热能，因此在传统系统中是不切实际的。相较之下，在实施例中，脉冲和波形3300和3400可具有明显且低的峰值，其使得能够使用长脉冲列、啁啾或其它编码信令。在实施例中，较长的脉冲列不会降低轴向分辨率，因为在接收器中可执行匹配滤波以压缩波形，来恢复分辨率。此技术有更好的信噪比，且信号可穿透身体更深，并可对身体更深处的目标进行高质量成像。

在实施例中，聚二甲基硅氧烷(Polydimethylsiloxane，PDMS)层，或其它阻抗匹配材料，可在图4-19中的传感器元件上旋转。此层可改善传感器元件和人体之间的阻抗匹配，从而减少传感器元件和人体之间的界面处的压力波的反射或损失。

在图20-29中，可通过在y方向(或x方向)上连接像素来创建一个以上的线单元，其中一个线单元(或等效线元件)是指彼此电性连接的多个压电元件。在实施例中，还可通过沿x方向连接压电元件来创建一个或多个线单元。在实施例中，线单元中的压电元件可以是固线连接。

如结合图18A所述，各压电元件1806可电性耦合至电路1842，亦即，收发器基板1802中的压电元件的数量与ASIC芯片1804中的电路1842的数量相同。在此情况下，每列(或行)中的压电元件的电性连接可以电性方式进行；亦即，用于连接列(或行)中的电极的固线导体(例如，2007)可由电子开关代替。换句话说，线成像器/单元中的压电元件可彼此电性连接。对于一电性控制线成像器，可通过将二维矩阵阵列的各压电元件连接至控制电路的二维阵列的相应控制电路(例如1842)来建构线成像器/单元，其中控制电路在空间上靠近像素。为了形成线元件，可电性导通控制像素的列(或行)的多个驱动器。在实施例中，各线成像器/单元中的驱动器数量可在程序控制下电性修正且电性调整，亦即，具有压电元件的线成像器是可电性配置的。

在实施例中，各像素的较小电容可通过分布式驱动电路有效地驱动，而在驱动器与像素之间没有其它同等元件，可消除驱动大线电容的困难。在实施例中，驱动器优化可让上升边缘及下降边缘对称，让发送输出中有更好的线性，从而实现谐波成像。(对称性以图33和34的结合来描述。)在实施例中，电子控制可具有可编程的孔径尺寸、发送变迹以及水平或垂直转向控制，这些都可改善影像质量。在实施例中，在程序控制下，可对电子控制下的可配置线成像器/单元进行电性修正。例如，若在y方向上需要较少数量的连接元件，则可通过软件控制来调整数量，而不必重新旋转控制电子电路或压电阵列。

在实施例中，各线单元可设计为由多个子单元组成，各子单元可进行单独控制。这些子单元的优点在于可减轻使用单一外部发送驱动器为线单元来驱动大电容性负载的难度。例如，若在一个线单元的位置形成两个线单元，其中包括一列中的整个压电元件，则可使用两个不同的发送驱动器(例如2816)，且每个发送驱动器可控制整个线单元一半的负载。另外，即使使用一个驱动器，由于与线单元两端的电阻连接较低，分别驱动线单元的第一半部和线单元的第二半部可改善驱动情况。

在实施例中，可控制线单元的长度和方向。例如，在图20-29中，线单元可沿x和y方向配置。举例来说，在图30中，沿着列(例如，2003-11至2003-n1)的O电极可电性耦合以形成一个线单元，且其它列中的O电极可电性耦合以形成沿x方向延伸的n个线单元。更具体地，沿x方向延伸的线单元包括n个O电极(2003-12至2003-1n)，......，(2003-n2至2003-nn)。在实施例中，通过控制ASIC芯片中的电路，可沿着正交方向配置线单元。

在图20-30中，各压电元件可包括两个或更多个顶部(X和T)电极。在实施例中，这些顶电极下的压电层可沿相同方向或相反方向极化。当与适当的施加信号电场结合时，多个极化方向可改善传感器发送和接收灵敏度，且产生额外的共振以实现更宽的带宽。

在图20-30中，各阵列可具有设置于压电元件下方的一个或多个薄膜。在实施例中，薄膜可具有多种振动模式。在实施例中，一个薄膜可以基本模式以特定频率振动，而另一个薄膜可以不同的频率振动，其频率是由薄膜设计和具有不同极化方向的电极的相对配置所决定。在实施例中，多个薄膜可由相同的电极组驱动，且每个膜可具有不同的基频。在实施例中，每个薄膜可响应大范围的频率，可增加其带宽。另外，具有不同极化方向的传感器可增加发送和接收灵敏度，同时还能够实现一高带宽传感器。

在图22、24、25中，列中的X(或T)电极可电性耦合至导体。在实施例中，这些导体可电性耦合至一个公共导体。例如，在图22中，导体2008-1至2208-n可电性耦合至一个公共导体线，使得阵列2200中的所有T电极可连接至地或公共直流偏置。

在图20-29中，各阵列可包括以二维阵列配置的压电元件，其中x方向上的元件数量可与y方向上的元件数量相同。然而，对于本领域普通技术人员显而易见的是，x方向上的元件数量可与y方向上的元件数量不同。

在实施例中，耦合至传感器基板(例如1802)的ASIC芯片(例如1804)可包含温度感测器，此温度感测器测量在操作期间面向人体的成像装置120的表面温度。在实施例中，可调节最大可允许温度，且由于温度不超过可允许的上限，此调节可限制成像装置的功能。在实施例中，此温度信息可用于改善影像质量。例如，若温度低于最大允许限制，则可在放大器中消耗额外的功率，以降低其噪音并改善系统信噪比(SNR)以改善质量影像。

在实施例中，成像装置120消耗的功率随同时驱动的线单元数量的增加而增加。需驱动成像装置120中的所有线单元以完成从整个孔径发送压力波。若仅驱动几个线单元来发送压力波，并一次等待并接收反射回波，则需更多时间来完成一个周期来驱动整个孔径的整个线单元，其可降低每秒拍摄影像的速率(帧率)。为了提高此速率，需一次驱动更多的线单元。在实施例中，温度信息可允许成像装置120驱动更多的线以改善帧率。

在图20-30中，各压电元件可具有一个底电极(O)和一个或多个顶电极(X和T)，且具有多于一个的谐振频率。例如，图25中的各压电元件2502可具有一个底电极(O)和两个顶电极，其中第一顶电极和底电极(O)可以响应于第一频率f1，而第二顶电极和底电极(O)可响应于与f1不同的第二频率f2。

在实施例中，在接收模式期间产生的电荷被转移至放大器，例如1811、2810、2814、2910、2914、3010、3016、3128和3228。然后，可通过各种电子部件进一步处理放大的信号。因此，对于本领域普通技术人员来说显而易见的是，各放大器1811、2810、2814、2910、2914、3010、3016、3128和3228共同是指一个或多个处理电荷信号的电子部件/电路；亦即，各放大器象征性地表示用于处理电荷信号的一个或多个电部件/电路。

图38为根据本公开实施例的成像组件3800的示意图。如图所示，成像组件3800可包括：具有压电元件的收发器基板3801(图38中未示出)；电性耦合至收发器基板3801的ASIC芯片3802；电性耦合至ASIC芯片3802的接收多路复用器3820；接收模拟前端(AFE)3830；电性耦合至ASIC芯片3802的发送多路复用器3824；电性耦合至第二多路复用器3824的发送波束形成器3834。在实施例中，ASIC芯片3802可包括多个电路3804，其连接至并配置成驱动收发器基板3801中的多个压电元件。在实施例中，各电路3804可包括接收放大器(或简称放大器)3806，例如，LNA、用于将信号发送至压电元件的发送驱动器3808，以及在放大器3806与发送驱动器3808之间切换的开关3810。放大器可具有可编程增益，且可将其连接至需被传感的压电元件。发送驱动器具有优化其阻抗的装置，且代表连接至要驱动的压电元件。

在实施例中，接收多路复用器3820可包括多个开关3822，且接收器AFE3830可包括多个放大器3832。在实施例中，各开关3822可将电路3804电连接至放大器3832，或与放大器3832断开。在实施例中，发送多路复用器3824可包括多个开关3826，且发送波束形成器3834可包括多个发送驱动器3836、控制各种驱动器的发送驱动器波形之间的相对延迟的未示出的其它电路，以及控制每个发送驱动器的频率和脉冲数的未示出的其它电路。在实施例中，当开关3822断开且当开关3810连接至发送驱动器3808时，各开关3826在发送操作期间导通并连接至电路3804。类似地，在接收操作期间，开关3826在开关3822导通时关闭，而开关3810连接至放大器3806。

在实施例中，开关3810可在发送模式期间切换至发送驱动器3808且在接收模式期间切换至放大器3806。在实施例中，可关闭一部分的开关3822，使得相应的电路3804可被设置为接收模式。类似地，可关闭一部分的开关3826，使得相应的电路3804可被设置为发送模式。由于一部分的开关3822和一部分的开关3826可以同时关闭，因此成像器组件可同时在发送和接收模式下操作。而且，接收多路复用器3820和发送多路复用器3824减少了ASIC接脚的数量。在实施例中，接收多路复用器3820、接收器AFE3830、发送多路复用器3824、发送波束形成器3834可包括在图2中的电路215中。

在实施例中，各压电体可具有两个以上的电极，其中一个电极可处于发送模式以产生压力波，而另一个电极可同时处于接收模式以产生电荷。发送和接收模式的同时操作可允许三维成像。

虽本发明易于进行各种修改和替换形式，其具体示例已在附图中示出并在本文中详细描述。然而，应理解的是，本发明不限于所公开的特定形式，相反地，本发明将涵盖落入所附权利要求范围内的所有修改、等同物和替代物。

权利要求书(按照条约第19条的修改)

1.一种传感器，其特征在于，包括：

压电元件的二维阵列，各压电元件包括至少一个子压电元件及包括：

压电层；

底电极，设置于所述压电层的底侧；及

第一顶电极，设置于所述压电层的顶侧；及

第一导体，所述二维阵列的第一列中的一部分压电元件的所述第一顶电极电性耦合至所述第一导体。

2.根据权利要求1所述的传感器，其特征在于：所述压电元件具有显示宽频率响应的多个振动模式。

3.根据权利要求2所述的传感器，其特征在于：所述二维阵列的列中的所述压电元件的各底电极连接至导体，且所述导体于第一列中还连接在一起。

4.根据权利要求3所述的传感器，其特征在于：所述压电元件是多列的，列中所有压电元件的所述底电极连接至导体，连接至不同列的所述底电极的导体是分开的，且所有列的所有压电元件的所述顶电极连接在一起。

5.根据权利要求1所述的传感器，其特征在于：各所述压电元件包括第一子压电元件及第二子压电元件，且各所述第一子压电元件及所述第二子压电元件包括顶电极及底电极；所述第一子压电元件的所述底电极电性耦合至所述第二子压电元件的所述底电极；导体连接列中所有第一子压电元件的所述顶电极，而另一导体连接同一列中的所述第二子压电元件的所有顶电极；连接底电极的导体连接至阵列中的所有压电元件。

6.根据权利要求1所述的传感器，其特征在于：各所述压电元件包括第一子压电元件及第二子压电元件，且各所述第一子压电元件及所述第二子压电元件包括顶电极及底电极；所述第一子压电元件的所述底电极电性耦合至所述第二子压电元件的所述底电极；所述第一子压电元件的所述顶电极电性耦合至所述第二子压电元件的所述顶电极。

7.根据权利要求6所述的传感器，其特征在于：各所述第一子压电元件及所述第二子压电元件还包括附加顶电极，且所述第一子压电元件的所述附加顶电极电性耦合至所述第二子压电元件的所述附加顶电极。

8.根据权利要求1所述的传感器，其特征在于，还包括：

第二导体，所述二维阵列的第二列中的一部分压电元件上的所述第一顶电极电性耦合至所述第二导体；及

所述第一导体电性耦合至所述第二导体。

9.根据权利要求1所述的传感器，其特征在于：所述二维阵列的各压电元件还包括设置于所述压电层的所述顶表面上的第二顶电极，还包括：

第二导体，所述二维阵列的第一列中的一组压电元件的所述第二顶电极电性耦合至所述第二导体。

10.根据权利要求9所述的传感器，其特征在于：各所述第一顶电极及所述第二顶电极具有环形形状，且所述第二顶电极围绕所述第一顶电极。

11.根据权利要求9所述的传感器，其特征在于，还包括：

第三导体，所述二维阵列的第二列中的一部分压电元件的所述第二顶电极电性耦合至所述第三导体；且

所述第三导体电性耦合至所述第一列的所述第二导体，其中第一列及第二列的所述第一导体也电性耦合。

12.根据权利要求9所述的传感器，其特征在于：所述第一顶电极下方的所述压电层的第一部分沿第一方向极化，且所述第二顶电极下方的所述压电层的第二部分沿与第一方向相反的第二方向极化。

13.根据权利要求1所述的传感器，其特征在于：压电元件的所述二维阵列的各压电元件还包括设置于所述压电层的所述顶表面上的第二顶电极，所述二维阵列的列中的一部分压电元件的所述第一顶电极及所述第二顶电极电性耦合至所述第一导体，且底电极连接至阵列中各压电元件的单独导体。

14.根据权利要求13所述的传感器，其特征在于：与由第二顶电极及底电极组成的子压电元件相比，由第一顶电极及底电极组成的第一子压电元件具有不同的频率特性，使得复合组件具有更宽的带宽。

15.根据权利要求14所述的传感器，其特征在于：列中的所有压电元件具有与所述列的公共导体连接在一起的底电极，所有压电元件的所有顶电极通过使用公共导体连接在一起并连接至直流电压。

16.根据权利要求14所述的传感器，其特征在于：所述列中的所有压电元件具有连接至导体的底电极，且在发送操作期间还连接至发送驱动器；底电极在操作接收模式中连接至接收放大器。

17.根据权利要求15所述的传感器，其特征在于：所述底电极在发送操作期间连接至发送驱动器，且在接收操作期间连接至接收放大器。

18.根据权利要求1所述的传感器，其特征在于：压电元件的所述二维阵列的各压电元件还包括设置于所述压电层的所述顶表面上的第二顶电极、第三顶电极及第四顶电极；所述二维阵列的所述第一列中的所述一组压电元件的所述第二顶电极电性耦合至所述第一导体，还包括：

第二导体，所述二维阵列的第一列中的一部分压电元件的所述第三顶电极及所述第四顶电极电性耦合至所述第二导体。

19.根据权利要求18所述的传感器，其特征在于，还包括：

第三导体，所述二维阵列的第二列中的一部分压电元件的所述第一顶电极及所述第二顶电极电性耦合至所述第三导体；及

第四导体，所述二维阵列的第二列中的一部分压电元件的所述第三顶电极及所述第四顶电极电性耦合至所述第四导体；

其中，所述第一导体电性耦合至所述第三导体，且所述第二导体电性耦合至所述第四导体。

20.根据权利要求1所述的传感器，其特征在于：各所述压电元件包括第一子压电元件及第二子压电元件，且各所述第一子压电元件及所述第二子压电元件包括顶电极及底电极；所述第一子压电元件的所述底电极电性耦合至所述第二子压电元件的所述底电极；一导体连接列中所有第一压电元件的所述顶电极，且另一导体成一排地连接所述第二子压电元件的所有顶电极；连接底电极的导体连接至阵列中的所有压电元件。

21.根据权利要求5所述的传感器，其特征在于：由第一子压电元件组成的各列连接至接收器，而由第二子压电元件组成的另一列在发送或接收模式下交替操作。

22.根据权利要求20所述的传感器，其特征在于：由第一子压电元件组成的各排连接至接收器，而由第二子压电元件组成的另一列在发送或接收模式下交替工作。

23.根据权利要求1所述的传感器，其特征在于，还包括：

专用集成电路(application-specific integrated circuit，ASIC)芯片，包括发送驱动电路的阵列，各所述发送驱动电路电性耦合至压电元件的所述二维阵列的对应压电元件的所述底电极，

其中，所述ASIC芯片中的发送驱动电路的数量与压电元件的所述二维阵列中的所述压电元件的数量相同。

24.根据权利要求23所述的传感器，其特征在于，还包括：

设置有所述压电元件的所述二维阵列的基板，

其中，所述第一导体是沉积于所述基板及ASIC芯片中的至少一个上的金属导体层。

25.根据权利要求23所述的传感器，其特征在于，还包括：

一层，设置于所述ASIC芯片上并配置以吸收由所述压电元件发送的一部分压力波。

26.根据权利要求23所述的传感器，其特征在于：各所述发送驱动电路配置以发送单极信号、多级信号及啁啾信号中的至少一个。

27.根据权利要求23所述的传感器，其特征在于：所述ASIC芯片执行向压电元件发送信号，从压电元件接收信号，放大从压电元件接收的信号，对压电元件进行极化，及与外部电子系统通信的操作中的至少一个。

28.根据权利要求23所述的传感器，其特征在于：所述ASIC芯片通过一个或多个互连凸块与压电元件的所述二维阵列集成在一起。

29.根据权利要求23所述的传感器，其特征在于：所述ASIC芯片包括以电荷传感模式工作的低噪音放大器(low noise amplifier，LNA)。

30.根据权利要求29所述的传感器，其特征在于：所述LNA具有可编程增益。

31.根据权利要求30所述的传感器，其特征在于：所述增益可实时配置，以提供时间增益补偿。

32.根据权利要求23所述的传感器，其特征在于：所述ASIC芯片利用串行外设界面(serial-peripheral-interface，SPI)模式进行通信。

33.根据权利要求31所述的传感器，其特征在于：所述ASIC芯片包括至少一条发送信号线及至少一条接收信号线，且所述至少一条发送信号线及所述至少一条接收信号线在一导线上多路传输，以与外部电子装置通信。

34.根据权利要求31所述的传感器，其特征在于，还包括：

至少一个温度感测器，用于测量成像装置的温度。

35.根据权利要求25所述的传感器，其特征在于：所述ASIC芯片包括低噪声放大器(low-noise-amplifier，LNA)并从至少一个温度感测器接收温度数据，且使用所述温度数据以调整发送及接收操作以降低温度。

36.根据权利要求32所述的传感器，其特征在于：在一帧中发送的多个列有所减少。

37.根据权利要求35所述的传感器，其特征在于：每个信道包含LNA及其它接收电路的多个接收信道通过降低功率来降低温度。

38.根据权利要求26所述的传感器，其特征在于：帧率降低至较低的温度。

39.根据权利要求23所述的传感器，其特征在于：所述发送驱动电路的其中之一是单极的。

40.根据权利要求23所述的传感器，其特征在于：所述发送驱动电路的其中之一配置以产生具有相等的导通和断开时间及对称的上升和下降时间的信号。

41.根据权利要求23所述的传感器，其特征在于：各所述发送驱动器的阻抗是可编程的，并设计成最大化来自传感器的声功率而不会过热。

42.根据权利要求1所述的传感器，其特征在于：所述压电元件的其中一个的形状与所述压电元件的其中另一个的形状不同。

43.根据权利要求1所述的传感器，其特征在于：所述压电元件的其中一个的尺寸不同于所述压电元件的其中另一个的尺寸。

44.根据权利要求1所述的传感器，其特征在于：各所述压电元件是以横向模式振动的压电微机械超声波传感器(Piezoelectric Micromachined Ultrasonic Transducer，pMUT)。

45.根据权利要求1所述的传感器，其特征在于，还包括：

一层，设置于所述压电阵列上，面向待成像目标，且配置以减少所述压电元件及待成像目标之间的阻抗不匹配。

46.根据权利要求45所述的传感器，其特征在于：所述一层由室温硫化(room-temperature-vulcanizing，RTV)材料形成。

47.根据权利要求45所述的传感器，其特征在于：所述一层的厚度是由所述压电元件产生的压力波的四分之波长。

48.根据权利要求1所述的传感器，其特征在于：所述第一导体在操作期间电性耦合至DC偏置电压。

49.根据权利要求1所述的传感器，其特征在于：所述底电极是信号导体并连接至发送电路和接收电路其中之一，且所述顶电极连接至包括接地的DC偏置源。

50.根据权利要求29所述的传感器，其特征在于：各所述发送电路和所述接收电路是集成电路。

51.一种成像装置，其特征在于，包括：

压电元件的二维阵列，压电元件的所述二维阵列的各压电元件包括至少一个子压电元件，且包括：

压电层；

底电极，设置于所述压电层的底侧；及

第一顶电极及第二顶电极，设置于所述压电层的顶侧；及

第一导体，所述二维阵列的第一列中的一部分压电元件的所述第一顶电极电性耦合至所述第一导体；

第一电路，电性耦合至所述第一导体且配置以处理通过所述第一导体接收的信号；

第二导体，所述二维阵列的第一列中的一部分压电元件的所述第二顶电极电性耦合至所述第二导体；

开关，具有第一端子及第二端子，所述第一端子电性耦合至所述第二导体；

第二电路，用于处理信号；

发送驱动器，用于发送一信号至所述第二导体；及所述开关的所述第二端子选择性地耦合至所述第二电路及所述发送驱动器中的一个。

52.根据权利要求51所述的成像装置，其特征在于：各所述第一电路及所述第二电路包括低噪音放大器。

53.一种成像装置，其特征在于，包括：

压电元件的二维阵列，压电元件的所述二维阵列的各压电元件包括至少一个子压电元件，且包括：

压电层；

底电极，设置于所述压电层的底侧；及

第一顶电极及第二顶电极，设置于所述压电层的顶侧；及

第一导体，所述二维阵列的第一排中的一部分压电元件的所述第一顶电极电性耦合至所述第一导体；

第一电路，电性耦合至所述第一导体且配置以处理通过所述第一导体接收的一信号；

第二导体，所述二维阵列的第一列中的一部分压电元件的所述第二顶电极电性耦合至所述第二导体；

开关，具有第一端子及第二端子，所述第一端子电性耦合至所述第二导体；

第二电路，用于处理信号；

发送驱动器，用于发送信号至所述第二导体；及

所述开关的所述第二端子选择性地耦合至所述第二电路及所述发送驱动器其中之一。

54.根据权利要求53所述的成像装置，其特征在于：各所述第一电路及所述第二电路包括低噪音放大器。

55.一种成像装置，其特征在于，包括：

第一基板，包含：

压电元件的二维阵列，压电元件的所述二维阵列的各压电元件包括：

压电层；

底电极，设置于所述压电层的底侧；

第一顶电极及第二顶电极，设置于所述压电层的顶侧；及

第一导体及第二导体，分别电性耦合至所述第一顶电极及所述第二顶电极；及

第二基板，包含：

电路组件的二维阵列，电路元件的所述二维阵列的各电路组件包括：

第一电路，电性耦合至压电元件的所述第一导体且配置以处理通过所述第一导体接收的信号；

开关，具有第一端子及第二端子，所述第一端子电性耦合至一压电元件的所述第二导体；

第二电路，用于处理信号；

发送驱动器，用于发送信号至所述第二导体；及

所述开关的所述第二端子选择性地耦合至所述第二电路及所述发送驱动器其中之一。

56.一种用于控制多个压电元件的电路，其特征在于，包括：

第一导体，用于发送驱动信号至通过其中的一个或多个压电元件；及

第二导体，用于发送传感信号至通过其中的一个或多个压电元件；

多个电路元件的各电路组件包括：

第一开关，具有第一端子，电性耦合至所述第二导体及压电元件的第一电极；

第二开关，具有第一端子及第二端子，所述第二开关的所述第一端子电性耦合至所述第一导体；

发送驱动器，电性耦合至所述第二个开关的所述第二端子，及在通过所述第二开关的所述第二端子接收所述驱动信号时，配置以发送信号至压电元件的第一电极；及

第三开关，具有第一端子及第二端子，所述第三开关的所述第一端子电性耦合至所述第二开关的所述第二端子，所述第三开关的所述第二端子电连接至压电元件的电极。

57.根据权利要求56所述的传感器，其特征在于：在多个压电元件的操作期间，所述第二导体电性耦合至DC偏置电压。

58.如权利要求56所述之方法，其特征在于，还包括：

第三导体，

其中，多个电路元件的各电路元件还包括具有第一端子和第二端子的第四开关，所述第四开关的所述第一端子电性耦合至所述第三导体，所述第四开关的所述第二端子电性耦合至压电元件的第三电极。

59.根据权利要求58所述的传感器，其特征在于：在多个压电元件的操作期间，所述第三导体电性耦合至DC偏置电压。

60.如权利要求56所述之方法，其特征在于，还包括：

第二电路，电性耦合至所述第二导体且配置以处理通过所述第二导体接收的信号；

61.一种用于极化压电元件的方法，所述压电元件电性耦合至专用集成电路(application-specific integrated circuit，ASIC)芯片，并包括底电极、设置于所述底电极上的压电层及设置于所述压电层上的第一顶电极及第二顶电极，所述方法包括：电性连接所述底电极至地；

施加正电压至所述第一顶电极；

施加负电压至所述第二顶电极；及

使所述压电元件经受长时间的温度，以使所述第一顶电极下方的所述压电层的第一部分沿第一方向极化，且所述第二顶电极下方的所述压电层的第二部分沿与第一方向相反的第二方向极化。

62.一种成像装置，其特征在于，包括：

压电元件的二维阵列，各压电元件包括至少一个子压电元件及包括：

压电层；

底电极，设置于所述压电层的底侧；及

第一顶电极，设置于所述压电层的顶侧；及

专用集成电路(application-specific integrated circuit，ASIC)芯片，包括用于驱动压电元件的所述二维阵列的电路的阵列，各所述电路电性耦合至对应的压电元件；

其中，包括所述二维阵列的第一列中的一部分压电元件的成像裝置的第一列或线由导通控制所述二维阵列的第一列中的所述压电元件的所述部分的一部分所述电路同步形成。

63.根据权利要求62所述的成像装置，其特征在于：所述ASIC芯片中的多个所述发送驱动电路与压电元件的所述二维阵列中的多个所述压电元件相同或更少。

64.根据权利要求62所述的成像装置，其特征在于：包括所述二维阵列的第二列中的一部分压电元件的第二线由导通控制所述二维阵列的第二列中的所述压电元件的所述部分的一部分所述电路所形成，所述第一线中的多个压电元件与所述第二线中的多个所述压电元件不同。

65.根据权利要求62所述的成像装置，其特征在于：所述成像器的所述第一列或线耦合至发送驱动器，所述发送驱动器施加电信号至所述第一线，使得所述第一线中的所述压电元件发射压力波。

66.根据权利要求62所述的成像装置，其特征在于：所述成像器的所述第一列或线耦合至接收放大器，所述接收放大器接收来自所述第一线的电信号并处理所述电信号。

67.根据权利要求62所述的成像装置，其特征在于：各所述电路包括接收放大器，还包括：

多路复用器，在接收模式期间电性耦合至所述电路的所述接收放大器，且配置以多路传输来自所述接收放大器的信号。

68.如权利要求67所述之成像装置，其特征在于，还包括：

接收模拟前端(receiver analogue-front-end，AFE)，电性耦合至所述多路复用器。

69.根据权利要求62所述的成像装置，其特征在于：各所述电路包括发送驱动器，还包括：

多路复用器，在发送模式期间耦合至所述电路的所述发送驱动器，且配置以多路传输发送至所述发送驱动器的信号。

70.如权利要求69所述之成像装置，其特征在于，还包括：

发送波束形成器，电性耦合至多路复用器。

71.根据权利要求69所述的成像装置，其特征在于：所述发送驱动器的阻抗是可编程的，并设计成最大化来自传感器的声功率而不会过热。

72.根据权利要求62所述的成像装置，其特征在于：在第一周期期间，所述成像器的所有所述列由发送驱动器驱动，其中所述发送驱动器包括在电子控制下由开关连接的一个或多个集成电路上的多个电路；在第二周期期间，所述成像器的各列连接至接收放大器，其中所述放大器包括在程序控制下由开关连接的多个电路。

73.根据权利要求62所述的成像装置，其特征在于：所述发送驱动器的部分在基于FPGA的发送波束形成器中实现。

74.根据权利要求62所述的成像装置，其特征在于：接收放大器的部分在模拟前端实现，包括时间增益放大器、低通滤波器、模拟数位传感器、数位抽取器及接至FPGA的生成数位输出。

75.根据权利要求1所述的传感器，其特征在于：所述压电元件配置以发送及接收至少一个超声波形，所述超声波形具有包括各所述压电元件的多个振动频率的带宽；从压电元件发送的压力波形通过在所述顶电极和所述底电极上，由施加适当时间段的电压脉冲来实现。

76.根据权利要求2所述的传感器，其特征在于：所述压电元件配置以发送及接收至少一个超声波形，所述超声波形具有包括各所述压电元件的多个振动频率的带宽；从压电元件发送的压力波形通过在所述顶电极和所述底电极上，由施加适当时间段的电压脉冲来实现。

77.根据权利要求76所述的传感器，其特征在于：所述传感器仅有发送功能。

78.根据权利要求76所述的传感器，其特征在于：交流驱动电压的最大正振幅为正5V，最大负电压为负5V，且两个电压均为标称值，公差在5％以内。

79.根据权利要求76所述的传感器，其特征在于：对于附加列，发送驱动振幅随所述附加列而变化。

Claims (79)

1.一种传感器，其特征在于，包括：

压电元件的二维阵列，各压电元件包括至少一个子压电元件及包括：

压电层；

底电极，设置于所述压电层的底侧；及

第一顶电极，设置于所述压电层的顶侧；及

第一导体，所述二维阵列的第一列中的一部分压电元件的所述第一顶电极电性耦合至所述第一导体。

2.根据权利要求1所述的传感器，其特征在于：所述压电元件具有显示宽频率响应的多个振动模式。

3.根据权利要求2所述的传感器，其特征在于：所述二维阵列的列中的所述压电元件的各底电极连接至导体，且所述导体于第一列中还连接在一起。

4.根据权利要求3所述的传感器，其特征在于：所述压电元件是多列的，列中所有压电元件的所述底电极连接至导体，连接至不同列的所述底电极的导体是分开的，且所有列的所有压电元件的所述顶电极连接在一起。

5.根据权利要求1所述的传感器，其特征在于：各所述压电元件包括第一子压电元件及第二子压电元件，且各所述第一子压电元件及所述第二子压电元件包括顶电极及底电极；所述第一子压电元件的所述底电极电性耦合至所述第二子压电元件的所述底电极；导体连接列中所有第一子压电元件的所述顶电极，而另一导体连接同一列中的所述第二子压电元件的所有顶电极；连接底电极的导体连接至阵列中的所有压电元件。

6.根据权利要求1所述的传感器，其特征在于：各所述压电元件包括第一子压电元件及第二子压电元件，且各所述第一子压电元件及所述第二子压电元件包括顶电极及底电极；所述第一子压电元件的所述底电极电性耦合至所述第二子压电元件的所述底电极；所述第一子压电元件的所述顶电极电性耦合至所述第二子压电元件的所述顶电极。

7.根据权利要求6所述的传感器，其特征在于：各所述第一子压电元件及所述第二子压电元件还包括附加顶电极，且所述第一子压电元件的所述附加顶电极电性耦合至所述第二子压电元件的所述附加顶电极。

8.根据权利要求1所述的传感器，其特征在于，还包括：

第二导体，所述二维阵列的第二列中的一部分压电元件上的所述第一顶电极电性耦合至所述第二导体；及

所述第一导体电性耦合至所述第二导体。

9.根据权利要求1所述的传感器，其特征在于：所述二维阵列的各压电元件还包括设置于所述压电层的所述顶表面上的第二顶电极，还包括：

第二导体，所述二维阵列的第一列中的一组压电元件的所述第二顶电极电性耦合至所述第二导体。

10.根据权利要求9所述的传感器，其特征在于：各所述第一顶电极及所述第二顶电极具有环形形状，且所述第二顶电极围绕所述第一顶电极。

11.根据权利要求9所述的传感器，其特征在于，还包括：

第三导体，所述二维阵列的第二列中的一部分压电元件的所述第二顶电极电性耦合至所述第三导体；且

所述第三导体电性耦合至所述第一列的所述第二导体，其中第一列及第二列的所述第一导体也电性耦合。

12.根据权利要求9所述的传感器，其特征在于：所述第一顶电极下方的所述压电层的第一部分沿第一方向极化，且所述第二顶电极下方的所述压电层的第二部分沿与第一方向相反的第二方向极化。

13.根据权利要求1所述的传感器，其特征在于：压电元件的所述二维阵列的各压电元件还包括设置于所述压电层的所述顶表面上的第二顶电极，所述二维阵列的列中的一部分压电元件的所述第一顶电极及所述第二顶电极电性耦合至所述第一导体，且底电极连接至阵列中各压电元件的单独导体。

14.根据权利要求13所述的传感器，其特征在于：与由第二顶电极及底电极组成的子压电元件相比，由第一顶电极及底电极组成的第一子压电元件具有不同的频率特性，使得复合组件具有更宽的带宽。

15.根据权利要求14所述的传感器，其特征在于：列中的所有压电元件具有与所述列的公共导体连接在一起的底电极，所有压电元件的所有顶电极通过使用公共导体连接在一起并连接至直流电压。

16.根据权利要求14所述的传感器，其特征在于：所述列中的所有压电元件具有连接至导体的底电极，且在发送操作期间还连接至发送驱动器；底电极在操作接收模式中连接至接收放大器。

17.根据权利要求15所述的传感器，其特征在于：所述底电极在发送操作期间连接至发送驱动器，且在接收操作期间连接至接收放大器

18.根据权利要求1所述的传感器，其特征在于：压电元件的所述二维阵列的各压电元件还包括设置于所述压电层的所述顶表面上的第二顶电极、第三顶电极及第四顶电极；所述二维阵列的所述第一列中的所述一组压电元件的所述第二顶电极电性耦合至所述第一导体，还包括：

第二导体，所述二维阵列的第一列中的一部分压电元件的所述第三顶电极及所述第四顶电极电性耦合至所述第二导体。

19.根据权利要求18所述的传感器，其特征在于，还包括：

第三导体，所述二维阵列的第二列中的一部分压电元件的所述第一顶电极及所述第二顶电极电性耦合至所述第三导体；及

第四导体，所述二维阵列的第二列中的一部分压电元件的所述第三顶电极及所述第四顶电极电性耦合至所述第四导体；

其中，所述第一导体电性耦合至所述第三导体，且所述第二导体电性耦合至所述第四导体。

20.根据权利要求1所述的传感器，其特征在于：各所述压电元件包括第一子压电元件及第二子压电元件，且各所述第一子压电元件及所述第二子压电元件包括顶电极及底电极；所述第一子压电元件的所述底电极电性耦合至所述第二子压电元件的所述底电极；一导体连接列中所有第一压电元件的所述顶电极，且另一导体成一排地连接所述第二子压电元件的所有顶电极；连接底电极的导体连接至阵列中的所有压电元件。

21.根据权利要求5所述的传感器，其特征在于：由第一子压电元件组成的各列连接至接收器，而由第二子压电元件组成的另一列在发送或接收模式下交替操作。

22.根据权利要求20所述的传感器，其特征在于：由第一子压电元件组成的各排连接至接收器，而由第二子压电元件组成的另一列在发送或接收模式下交替工作。

23.根据权利要求1所述的传感器，其特征在于，还包括：

专用集成电路(application-specific integrated circuit，ASIC)芯片，包括发送驱动电路的阵列，各所述发送驱动电路电性耦合至压电元件的所述二维阵列的对应压电元件的所述底电极，

其中，所述ASIC芯片中的发送驱动电路的数量与压电元件的所述二维阵列中的所述压电元件的数量相同。

24.根据权利要求23所述的传感器，其特征在于，还包括：

设置有所述压电元件的所述二维阵列的基板，

其中，所述第一导体是沉积于所述基板及ASIC芯片中的至少一个上的金属导体层。

25.根据权利要求23所述的传感器，其特征在于，还包括：

一层，设置于所述ASIC芯片上并配置以吸收由所述压电元件发送的一部分压力波。

26.根据权利要求23所述的传感器，其特征在于：各所述发送驱动电路配置以发送单极信号、多级信号及啁啾信号中的至少一个。

27.根据权利要求23所述的传感器，其特征在于：所述ASIC芯片执行向压电元件发送信号，从压电元件接收信号，放大从压电元件接收的信号，对压电元件进行极化，及与外部电子系统通信的操作中的至少一个。

28.根据权利要求23所述的传感器，其特征在于：所述ASIC芯片通过一个或多个互连凸块与压电元件的所述二维阵列集成在一起。

29.根据权利要求23所述的传感器，其特征在于：所述ASIC芯片包括以电荷传感模式工作的低噪音放大器(low noise amplifier，LNA)。

30.根据权利要求29所述的传感器，其特征在于：所述LNA具有可编程增益。

31.根据权利要求30所述的传感器，其特征在于：所述增益可实时配置，以提供时间增益补偿。

32.根据权利要求23所述的传感器，其特征在于：所述ASIC芯片利用串行外设界面(serial-peripheral-interface，SPI)模式进行通信。

33.根据权利要求31所述的传感器，其特征在于：所述ASIC芯片包括至少一条发送信号线及至少一条接收信号线，且所述至少一条发送信号线及所述至少一条接收信号线在一导线上多路传输，以与外部电子装置通信。

34.根据权利要求31所述的传感器，其特征在于，还包括：

至少一个温度感测器，用于测量成像装置的温度。

35.根据权利要求25所述的传感器，其特征在于：所述ASIC芯片包括低噪声放大器(low-noise-amplifier，LNA)并从至少一个温度感测器接收温度数据，且使用所述温度数据以调整发送及接收操作以降低温度。

36.根据权利要求32所述的传感器，其特征在于：在一帧中发送的多个列有所减少。

37.根据权利要求35所述的传感器，其特征在于：每个信道包含LNA及其它接收电路的多个接收信道通过降低功率来降低温度。

38.根据权利要求26所述的传感器，其特征在于：帧率降低至较低的温度。

39.根据权利要求23所述的传感器，其特征在于：所述发送驱动电路的其中之一是单极的。

40.根据权利要求23所述的传感器，其特征在于：所述发送驱动电路的其中之一配置以产生具有相等的导通和断开时间及对称的上升和下降时间的信号。

41.根据权利要求23所述的传感器，其特征在于：各所述发送驱动器的阻抗是可编程的，并设计成最大化来自传感器的声功率而不会过热。

42.根据权利要求1所述的传感器，其特征在于：所述压电元件的其中一个的形状与所述压电元件的其中另一个的形状不同。

43.根据权利要求1所述的传感器，其特征在于：所述压电元件的其中一个的尺寸不同于所述压电元件的其中另一个的尺寸。

44.根据权利要求1所述的传感器，其特征在于：各所述压电元件是以横向模式振动的压电微机械超声波传感器(Piezoelectric Micromachined Ultrasonic Transducer，pMUT)。

45.根据权利要求1所述的传感器，其特征在于，还包括：

一层，设置于所述压电阵列上，面向待成像目标，且配置以减少所述压电元件及待成像目标之间的阻抗不匹配。

46.根据权利要求45所述的传感器，其特征在于：所述一层由室温硫化(room-temperature-vulcanizing，RTV)材料形成。

47.根据权利要求45所述的传感器，其特征在于：所述一层的厚度是由所述压电元件产生的压力波的四分之波长。

48.根据权利要求1所述的传感器，其特征在于：所述第一导体在操作期间电性耦合至DC偏置电压。

49.根据权利要求1所述的传感器，其特征在于：所述底电极是信号导体并连接至发送电路和接收电路其中之一，且所述顶电极连接至包括接地的DC偏置源。

50.根据权利要求29所述的传感器，其特征在于：各所述发送电路和所述接收电路是集成电路。

51.一种成像装置，其特征在于，包括：

压电元件的二维阵列，压电元件的所述二维阵列的各压电元件包括至少一个子压电元件，且包括：

压电层；

底电极，设置于所述压电层的底侧；及

第一顶电极及第二顶电极，设置于所述压电层的顶侧；及

第一导体，所述二维阵列的第一列中的一部分压电元件的所述第一顶电极电性耦合至所述第一导体；

第一电路，电性耦合至所述第一导体且配置以处理通过所述第一导体接收的信号；

第二导体，所述二维阵列的第一列中的一部分压电元件的所述第二顶电极电性耦合至所述第二导体；

开关，具有第一端子及第二端子，所述第一端子电性耦合至所述第二导体；

第二电路，用于处理信号；

发送驱动器，用于发送一信号至所述第二导体；及所述开关的所述第二端子选择性地耦合至所述第二电路及所述发送驱动器中的一个。

52.根据权利要求51所述的成像装置，其特征在于：各所述第一电路及所述第二电路包括低噪音放大器。

53.一种成像装置，其特征在于，包括：

压电元件的二维阵列，压电元件的所述二维阵列的各压电元件包括至少一个子压电元件，且包括：

压电层；

底电极，设置于所述压电层的底侧；及

第一顶电极及第二顶电极，设置于所述压电层的顶侧；及

第一导体，所述二维阵列的第一排中的一部分压电元件的所述第一顶电极电性耦合至所述第一导体；

第一电路，电性耦合至所述第一导体且配置以处理通过所述第一导体接收的一信号；

第二导体，所述二维阵列的第一列中的一部分压电元件的所述第二顶电极电性耦合至所述第二导体；

开关，具有第一端子及第二端子，所述第一端子电性耦合至所述第二导体；

第二电路，用于处理信号；

发送驱动器，用于发送信号至所述第二导体；及

所述开关的所述第二端子选择性地耦合至所述第二电路及所述发送驱动器其中之一。

54.根据权利要求53所述的成像装置，其特征在于：各所述第一电路及所述第二电路包括低噪音放大器。

55.一种成像装置，其特征在于，包括：

第一基板，包含：

压电元件的二维阵列，压电元件的所述二维阵列的各压电元件包括：

压电层；

底电极，设置于所述压电层的底侧；

第一顶电极及第二顶电极，设置于所述压电层的顶侧；及

第一导体及第二导体，分别电性耦合至所述第一顶电极及所述第二顶电极；及

第二基板，包含：

电路组件的二维阵列，电路元件的所述二维阵列的各电路组件包括：

第一电路，电性耦合至压电元件的所述第一导体且配置以处理通过所述第一导体接收的信号；

开关，具有第一端子及第二端子，所述第一端子电性耦合至一压电元件的所述第二导体；

第二电路，用于处理信号；

发送驱动器，用于发送信号至所述第二导体；及

所述开关的所述第二端子选择性地耦合至所述第二电路及所述发送驱动器其中之一。

56.一种用于控制多个压电元件的电路，其特征在于，包括：

第一导体，用于发送驱动信号至通过其中的一个或多个压电元件；及

第二导体，用于发送传感信号至通过其中的一个或多个压电元件；

多个电路元件的各电路组件包括：

第一开关，具有第一端子，电性耦合至所述第二导体及压电元件的第一电极；

第二开关，具有第一端子及第二端子，所述第二开关的所述第一端子电性耦合至所述第一导体；

发送驱动器，电性耦合至所述第二个开关的所述第二端子，及在通过所述第二开关的所述第二端子接收所述驱动信号时，配置以发送信号至压电元件的第一电极；及

第三开关，具有第一端子及第二端子，所述第三开关的所述第一端子电性耦合至所述第二开关的所述第二端子，所述第三开关的所述第二端子电连接至压电元件的电极。

57.根据权利要求56所述的传感器，其特征在于：在多个压电元件的操作期间，所述第二导体电性耦合至DC偏置电压。

58.如权利要求56所述之方法，其特征在于，还包括：

第三导体，

其中，多个电路元件的各电路元件还包括具有第一端子和第二端子的第四开关，所述第四开关的所述第一端子电性耦合至所述第三导体，所述第四开关的所述第二端子电性耦合至压电元件的第三电极。

59.根据权利要求58所述的传感器，其特征在于：在多个压电元件的操作期间，所述第三导体电性耦合至DC偏置电压。

60.如权利要求56所述之方法，其特征在于，还包括：

第二电路，电性耦合至所述第二导体且配置以处理通过所述第二导体接收的信号；

61.一种用于极化压电元件的方法，所述压电元件电性耦合至专用集成电路(application-specific integrated circuit，ASIC)芯片，并包括底电极、设置于所述底电极上的压电层及设置于所述压电层上的第一顶电极及第二顶电极，所述方法包括：电性连接所述底电极至地；

施加正电压至所述第一顶电极；

施加负电压至所述第二顶电极；及

使所述压电元件经受长时间的温度，以使所述第一顶电极下方的所述压电层的第一部分沿第一方向极化，且所述第二顶电极下方的所述压电层的第二部分沿与第一方向相反的第二方向极化。

62.一种成像装置，其特征在于，包括：

压电元件的二维阵列，各压电元件包括至少一个子压电元件及包括：

压电层；

底电极，设置于所述压电层的底侧；及

第一顶电极，设置于所述压电层的顶侧；及

专用集成电路(application-specific integrated circuit，ASIC)芯片，包括用于驱动压电元件的所述二维阵列的电路的阵列，各所述电路电性耦合至对应的压电元件；

其中，包括所述二维阵列的第一列中的一部分压电元件的成像器的第一列或线由导通控制所述二维阵列的第一列中的所述压电元件的所述部分的一部分所述电路同步形成。

63.根据权利要求62所述的成像装置，其特征在于：所述ASIC芯片中的多个所述发送驱动电路与压电元件的所述二维阵列中的多个所述压电元件相同或更少。

64.根据权利要求62所述的成像装置，其特征在于：包括所述二维阵列的第二列中的一部分压电元件的第二线由导通控制所述二维阵列的第二列中的所述压电元件的所述部分的一部分所述电路所形成，所述第一线中的多个压电元件与所述第二线中的多个所述压电元件不同。

65.根据权利要求62所述的成像装置，其特征在于：所述成像器的所述第一列或线耦合至发送驱动器，所述发送驱动器施加电信号至所述第一线，使得所述第一线中的所述压电元件发射压力波。

66.根据权利要求62所述的成像装置，其特征在于：所述成像器的所述第一列或线耦合至接收放大器，所述接收放大器接收来自所述第一线的电信号并处理所述电信号。

67.根据权利要求62所述的成像装置，其特征在于：各所述电路包括接收放大器，还包括：

多路复用器，在接收模式期间电性耦合至所述电路的所述接收放大器，且配置以多路传输来自所述接收放大器的信号。

68.如权利要求67所述之成像装置，其特征在于，还包括：

接收模拟前端(receiver analogue-front-end，AFE)，电性耦合至所述多路复用器。

69.根据权利要求62所述的成像装置，其特征在于：各所述电路包括发送驱动器，还包括：

多路复用器，在发送模式期间耦合至所述电路的所述发送驱动器，且配置以多路传输发送至所述发送驱动器的信号。

70.如权利要求69所述之成像装置，其特征在于，还包括：

发送波束形成器，电性耦合至多路复用器。

71.根据权利要求69所述的成像装置，其特征在于：所述发送驱动器的阻抗是可编程的，并设计成最大化来自传感器的声功率而不会过热。

72.根据权利要求62所述的成像装置，其特征在于：在第一周期期间，所述成像器的所有所述列由发送驱动器驱动，其中所述发送驱动器包括在电子控制下由开关连接的一个或多个集成电路上的多个电路；在第二周期期间，所述成像器的各列连接至接收放大器，其中所述放大器包括在程序控制下由开关连接的多个电路。

73.根据权利要求62所述的成像装置，其特征在于：所述发送驱动器的部分在基于FPGA的发送波束形成器中实现。

74.根据权利要求62所述的成像装置，其特征在于：接收放大器的部分在模拟前端实现，包括时间增益放大器、低通滤波器、模拟数位传感器、数位抽取器及接至FPGA的生成数位输出。

75.根据权利要求1的传感器，其特征在于：所述压电元件配置以发送及接收至少一个超声波形，所述超声波形具有包括各所述压电元件的多个振动频率的带宽；从压电元件发送的压力波形通过在所述顶电极和所述底电极上，由施加适当时间段的电压脉冲来实现。

76.根据权利要求2的传感器，其特征在于：所述压电元件配置以发送及接收至少一个超声波形，所述超声波形具有包括各所述压电元件的多个振动频率的带宽；从压电元件发送的压力波形通过在所述顶电极和所述底电极上，由施加适当时间段的电压脉冲来实现。

77.根据权利要求76的传感器，其特征在于：所述传感器仅有发送功能。

78.根据权利要求76的传感器，其特征在于：交流驱动电压的最大正振幅为正5V，最大负电压为负5V，且两个电压均为标称值，公差在5％以内。

79.根据权利要求76的传感器，其特征在于：对于附加列，发送驱动振幅随所述附加列而变化。