JP2022082709A - 直接相互接続機能をもつ低電圧、低電力ｍｅｍｓトランスデューサ - Google Patents

Abstract

【課題】直接相互接続機能をもつ低電圧、低電力ＭＥＭＳトランスデューサを提供する。
【解決手段】撮像デバイス（１２０）は圧電素子の二次元アレイ（２０００）を含む。各圧電素子（２００２）は：圧電層と；前記圧電層の下側に配置され、送信モードの間は送信信号を受け取り、受信モードの間は電荷を形成するよう構成された下部電極（２００３）と；前記圧電層の上側に配置された第一の上部電極（２００６）と；第一の導体（２００７）とを含み、前記二次元アレイ（２０００）の第一の列内の前記圧電素子の一部の前記第一の上部電極は前記第一の導体（２００７）に電気的に結合されている。
【選択図】図１

Description

関連出願への相互参照
本願は、2016年12月4日に出願され、「A Configurable Ultrasonic Line imager」と題する米国仮出願第62,429,832号、2016年12月4日に出願され、「Low Voltage, Low Power MEMS Transducer with Direct Interconnect」と題する米国仮出願第62,429,833号および2016年12月13日に出願され、「Micromachined Transceiver Array」と題する米国仮出願第62,433,782号の利益を主張する。これらの出願の内容はここに参照によりその全体において組み込まれる。

Ａ．技術分野
本発明は、イメージング・デバイスに関し、より詳細には、構成可能な超音波ライン・イメージャを有するイメージング・デバイスに関する。

Ｂ．発明の背景
人または動物の体の内部組織、骨、血流または器官を画像化し、該画像を表示するための非侵入的イメージング・システムは、信号を身体に送信し、撮像される身体部分から反射信号を受信することを要する。典型的には、イメージング・システムにおいて使用されるトランスデューサはトランシーバと呼ばれ、トランシーバのいくつかは、光音響効果または超音波効果に基づく。一般に、トランシーバは撮像のために使われるが、必ずしも撮像に限定されない。たとえば、トランシーバは、医療撮像、管内の流れ測定、スピーカーおよびマイクロフォン・アレイ、砕石術、治療のための局在化された組織加熱または手術のための高強度集束超音波（HIFU）において使用できる。バルクの圧電（PZT）材料から構築される通常のトランスデューサは典型的には、送信信号を生成するために非常に高電圧、典型的には100V以上のパルスを必要とする。トランスデューサにおける電力消費／散逸は駆動電圧の二乗に比例するので、この高い電圧は高い電力散逸につながる。また、プローブの表面がどれだけ高温になれるかについても限界があり、消費電力はプローブによって生成される熱に比例するので、これは、どのくらいの電力がプローブにおいて消費されることができるかを制限する。通常のシステムでは、発熱は、いくつかのプローブのために冷却装置を必要とし、プローブの製造コストおよび重量を増加させている。一般に、通常のプローブの重量も問題である。なぜなら、これらのプローブを使用する多くの超音波検査技師が筋傷害を受けることが知られているからである。

医療撮像に使用される従来の超音波プローブは、典型的には、PZT材料または他の圧電セラミックおよびポリマー複合体を使用する。プローブは、典型的には、トランスデューサおよび画像を表示ユニットに表示させるための手段をもつ他の若干の電子回路を収容する。トランスデューサ用の従来のバルクPZT素子を製造するためには、単に、厚い圧電材料スラブを大きな長方形のPZT素子に切ればよい。これらの長方形のPZT素子は、製造プロセスが長方形の厚いPZTまたはセラミック材料を精密に切断し、精密な間隔で基板上に取り付けることに関わるため、製造コストが非常に高い。さらに、トランスデューサのインピーダンスは、トランスデューサのための送受信電子回路のインピーダンスよりもはるかに高い。

従来のシステムでは、トランスデューサのための送受信電子回路は、しばしばプローブから遠く離れて位置され、トランスデューサと電子回路との間の小型同軸ケーブルを必要とする。一般に、ケーブルは、遅延およびインピーダンス整合のための正確な長さを有する必要があり、ケーブルを介したトランスデューサの電子回路への効率的な接続のためには、かなりしばしば、追加的なインピーダンス整合ネットワークが必要とされる。

ミクロ機械加工技術の進歩により、容量性ミクロ機械加工超音波トランスデューサ（cMUT）および圧電ミクロ機械加工超音波トランスデューサ（pMUT）のようなセンサーおよびアクチュエータが、基板上に効率的に形成されることができる。バルクの圧電材料を有する従来のトランスデューサと比較して、pMUTは、電子回路とトランスデューサとの間のより簡単でより高性能の相互接続をもち、動作周波数においてより大きな柔軟性を提供し、より高品質の画像を生成する可能性を提供しながら、それほどかさばらず、安価でもある。

これらのトランスデューサの基本概念は1990年代初頭に開示されたが、これらの概念の商業的実装は多くの課題に直面している。たとえば、従来のcMUTセンサーは、高電圧動作の間の電荷蓄積に起因する障害またはパフォーマンスのドリフトを受けやすく、低周波数で十分高い音響圧力を生成することが難しく、本質的に非線形である。従来のpMUTは有望な代替であったが、送信および受信の非効率性に関する問題を有し、依然として比較的高い動作電圧を必要とし、帯域幅が制限されている。よって、向上された効率を有し、より低い電圧で動作し、高い帯域幅を示すことができるpMUTが必要とされている。

実施形態において、撮像デバイスは圧電素子の二次元アレイを含む。各圧電素子は：圧電層と；前記圧電層の下側に配置され、送信モードの間は送信信号を受け取り、受信モードの間は電荷を形成するよう構成された下部電極と；前記圧電層の上側に配置された第一の上部電極と；第一の導体とを含み、前記二次元アレイの第一の列内の前記圧電素子の一部の前記第一の上部電極は前記第一の導体に電気的に結合されている。

実施形態において、撮像デバイスは圧電素子の二次元アレイであって、圧電素子の前記二次元アレイの各圧電素子は少なくとも一つのサブ圧電素子を含み、圧電層；前記圧電層の下側に配置された下部電極；および前記圧電層の上側に配置された第一および第二の上部電極を含む、二次元アレイと；第一の導体であって、前記二次元アレイの第一の列内の圧電素子の一部の前記第一の上部電極は前記第一の導体に電気的に結合されている、第一の導体と；前記第一の導体に電気的に結合され、前記第一の導体を通じて受信された信号を処理するよう構成された第一の電気回路と；第二の導体であって、前記二次元アレイの第二の列内の圧電素子の一部の前記第二の上部電極は前記第二の導体に電気的に結合されている、第二の導体と；第一の端部および第二の端部をもつスイッチであって、前記第一の端部は前記第二の導体に電気的に結合されている、スイッチと；信号を処理するための第二の電気回路と；前記第二の導体に信号を送るための送信ドライバとを含み、前記スイッチの前記第二の端部は、前記第二の電気回路および前記送信ドライバの一方に選択的に結合される。

実施形態において、撮像デバイスは圧電素子の二次元アレイであって、圧電素子の前記二次元アレイの各圧電素子は少なくとも一つのサブ圧電素子を含み、圧電層；前記圧電層の下側に配置された下部電極；および前記圧電層の上側に配置された第一および第二の上部電極を有する、二次元アレイと；第一の導体であって、前記二次元アレイの第一の行内の圧電素子の一部の前記第一の上部電極は前記第一の導体に電気的に結合されている、第一の導体と；前記第一の導体に電気的に結合され、前記第一の導体を通じて受信された信号を処理するよう構成された第一の電気回路と；第二の導体であって、前記二次元アレイの第一の列内の圧電素子の一部の前記第二の上部電極は前記第二の導体に電気的に結合されている、第二の導体と；第一の端部および第二の端部をもつスイッチであって、前記第一の端部は前記第二の導体に電気的に結合されている、スイッチと；信号を処理するための第二の電気回路と；前記第二の導体に信号を送るための送信ドライバとを含み、前記スイッチの前記第二の端部は、前記第二の電気回路および前記送信ドライバの一方に選択的に結合される。

実施形態において、撮像デバイスはトランシー基板および特定用途向け集積回路（ASIC）チップを含む。前記トランシーバ基板は：圧電素子の二次元アレイを含み、圧電素子の前記二次元アレイの各圧電素子は：圧電層と；前記圧電層の下側に配置された下部電極と；前記圧電層の上側に配置された第一および第二の上部電極と；それぞれ前記第一および第二の上部電極に電気的に結合された第一および第二の導体とを有する。前記ASICチップは：回路素子の二次元アレイを有し、回路素子の前記二次元アレイの各回路素子は：圧電素子の前記第一の導体に電気的に結合され、前記第一の導体を通じて受信された信号を処理するよう構成された第一の電気回路と；第一の端部および第二の端部をもつスイッチであって、前記第一の端部は圧電素子の前記第二の導体に電気的に結合されている、スイッチと；信号を処理するための第二の電気回路と；前記第二の導体に信号を送るための送信ドライバとを含み、前記スイッチの前記第二の端部は、前記第二の電気回路および前記送信ドライバの一方に選択的に結合される。

実施形態において、複数の圧電素子を制御するための電気回路が：送信モードの間に、前記複数の圧電素子のうちの一つまたは複数に駆動信号を伝送するための第一の導体と；受信モードの間に、前記複数の圧電素子のうちの一つまたは複数からセンサー信号を伝送するための第二の導体とを含む。前記複数の回路素子の各回路素子は：前記第二の導体および圧電素子の第一の電極に電気的に結合された第一の端部をもつ第一のスイッチと；第一の端部および第二の端部をもつ第二のスイッチであって、前記第二のスイッチの前記第一の端部は前記第一の導体に電気的に結合されている、第二のスイッチと；前記第二のスイッチの前記第二の端部に電気的に結合され、前記第二のスイッチの前記第二の端部を通じて信号を受信するときに圧電素子の第一の電極に信号を送信するよう構成された送信ドライバと；第一および第二の端部をもつ第三のスイッチであって、前記第三のスイッチの前記第一の端部は前記第二のスイッチの前記第二の端部に電気的に結合され、前記第三のスイッチの前記第二の端部は圧電素子の電極に電気的に結合される。

実施形態において、特定用途向け集積回路（ASIC）チップに電気的に結合されている圧電素子をポーリングする方法であって、前記圧電素子は、下部電極と、前記下部電極上に配置された圧電層と、前記圧電層上に配置された第一および第二の上部電極とを含む、方法が：前記下部電極を接地に電気的に接続する段階と；前記第一の上部電極に正電圧を印加する段階と；前記第二の上部電極に負電圧を印加する段階と；前記圧電素子を長時間にわたってある温度にさらし、それにより前記第一の上部電極の下にある前記圧電層の第一の部分が第一の向きにポーリングされ、前記第二の上部電極の下にある前記圧電層の第二の部分が前記第一の向きとは逆の第二の向きにポーリングされる、段階とを含む。

実施形態において、撮像デバイスは：圧電素子の二次元アレイを含み、各圧電素子は、少なくとも一つのサブ圧電素子を含み、圧電層と；前記圧電層の下側に配置された下部電極と；前記圧電層の上側に配置された第一の上部電極とを含み、当該撮像デバイスはさらに、圧電素子の前記二次元アレイを駆動するための回路のアレイを有する特定用途向け集積回路（ASIC）チップを含み、前記回路のそれぞれは対応する圧電素子に電気的に結合されており、前記二次元アレイの第一の列内の圧電素子の一部を含む第一のライン・イメージャが、前記二次元アレイの前記第一の列内の圧電素子の前記一部を制御する前記回路の部分を同時にオンにすることによって形成される。

本発明の実施形態を参照する。実施形態の例が添付の図面に示されることがある。これらの図は、限定ではなく、例示的であることが意図されている。本発明は一般にこれらの実施形態の文脈で説明されるが、本発明の範囲をこれらの特定の実施形態に限定することは意図されていないことを理解しておくべきである。

本開示の実施形態による撮像システムの概略図を示す。

本開示の実施形態による超音波イメージャの概略図を示す。

本開示の実施形態による例示的なトランシーバ・アレイの側面図を示す。

本開示の実施形態によるトランシーバ・タイルの上面図を示す。

本開示の実施形態による例示的な圧電素子を製作するためのステップを示す。 本開示の実施形態による例示的な圧電素子を製作するためのステップを示す。 本開示の実施形態による例示的な圧電素子を製作するためのステップを示す。 本開示の実施形態による例示的な圧電素子を製作するためのステップを示す。 本開示の実施形態による例示的な圧電素子を製作するためのステップを示す。

本開示の実施形態による圧電素子の概略図を示す。

本開示の実施形態による圧電素子の概略図を示す。

図１０Ａにおける圧電素子の記号的表現を示す。

本開示の実施形態による例示的な圧電素子の概略的な断面図を示す。

本開示の実施形態による圧電素子の概略図を示す。

本開示の実施形態による圧電素子の概略図を示す。

本開示の実施形態による圧電素子の概略図を示す。

本開示の実施形態による図１０Ｆの圧電素子の底面図を示す。

本開示の実施形態による、図１０Ｆの圧電素子の断面図を示す。

本開示の実施形態による圧電素子の概略図を示す。

本開示の実施形態による例示的な圧電素子を製作するためのステップを示す。 本開示の実施形態による例示的な圧電素子を製作するためのステップを示す。 本開示の実施形態による例示的な圧電素子を製作するためのステップを示す。 本開示の実施形態による例示的な圧電素子を製作するためのステップを示す。 本開示の実施形態による例示的な圧電素子を製作するためのステップを示す。

本開示の実施形態による、ポーリング・プロセスの前、途中、および後の圧電材料の双極子配向を示す。

本開示の実施形態による、圧電層をポーリングするための例示的プロセスのフローチャートを示す。

本開示の実施形態による、撮像組立体の概略図を示す。

本開示の実施形態による、撮像組立体の概略図を示す。

本開示の実施形態による、トランシーバ基板およびASICチップの上面図を示す。

本開示の実施形態による、撮像組立体の側面図を示す。

本開示の実施形態による、トランシーバ基板およびASICチップの上面図を示す。

本開示の実施形態による、撮像組立体の側面図を示す。

本開示の実施形態による、トランシーバ基板およびASICチップの上面図を示す。

本開示の実施形態による、トランシーバ基板およびASICチップの上面図を示す。

本開示の実施形態による、トランシーバ基板およびASICチップの上面図を示す。

本開示の実施形態による、トランシーバ基板およびASICチップの上面図を示す。

本開示の実施形態による、トランシーバ基板およびASICチップの上面図を示す。

本開示の実施形態による、二次元および三次元撮像を実行することができる圧電素子のアレイの概略図を示す。

本開示の実施形態による圧電素子のアレイの概略図を示す。

本開示の実施形態による圧電素子のアレイの概略図を示す。

本開示の実施形態による圧電素子のアレイの概略図を示す。

本開示の実施形態による圧電素子のアレイの概略図を示す。

本開示の実施形態による圧電素子のアレイの概略図を示す。

本開示の実施形態による圧電素子のアレイの概略図を示す。

本開示の実施形態による圧電素子のアレイの概略図を示す。

本開示の実施形態による撮像システムの概略図を示す。

本開示の実施形態による撮像システムの概略図を示す。

本開示の実施形態による、回路素子に結合された圧電素子の実施形態を示す。

本開示の実施形態による、複数の圧電素子を制御するための回路を示す。

本開示の実施形態による、複数の圧電素子を制御するための回路を示す。

本開示の実施形態による送信駆動信号波形を示す。

本開示の実施形態による送信駆動信号波形を示す。

本開示の実施形態による送信駆動信号波形を示す。

本開示の実施形態による撮像組立体内のさまざまな回路の入力／出力信号を示す。

本開示の実施形態による、角度の関数としての送信圧力波の振幅のプロットを示す。

本開示の実施形態による、アポダイゼーション・プロセスのための窓を示す。

本開示の実施形態による撮像組立体の概略図を示す。

以下の記述では、説明の目的上、開示の理解を提供するために、具体的な詳細が記載される。しかしながら、本開示がこれらの詳細なしに実施可能であることは、当業者には明白であろう。さらに、当業者は、以下に記述される本開示の実施形態が、プロセス、装置、システム、デバイスまたは有体なコンピュータ可読媒体上の方法などの多様な仕方で実装されうることを認識するであろう。

当業者は：（１）ある種の製造ステップが任意的に実行されてもよいこと；（２）ステップは本稿に記載される特定の順序に限定されなくてもよいこと；（３）ある種のステップは、同時に行なわれることも含め、異なる順序で実行されてもよいことを認識する。

図に示される要素／コンポーネントは、本開示の例示的な実施形態を示しており、本開示を埋没させることを避けることが意図されている。明細書において、「一つの実施形態」、「好ましい実施形態」、「ある実施形態」または「実施形態」への言及は、その実施形態に関連して記載される特定の特徴、構造、特性または機能が、本開示の少なくとも一つの実施形態に含まれ、複数の実施形態に含まれていてもよいことを意味する。明細書の随所において「一実施形態では」、「ある実施形態では」、または「実施形態では」という句が現われることは、必ずしもすべて同じ実施形態（単数または複数）を指しているわけではない。「含む」「含んでいる」「有する」「有している」という用語はオープン・タームであると理解されるものとし、それに伴うリストは例であり、リストされた項目に限定されることは意図されていない。本明細書において使用されるいかなる見出しも、単に整理の目的のためであり、明細書または請求項の範囲を限定するためには使われない。さらに、明細書のさまざまな箇所におけるある種の用語の使用は、例示のためのものであり、限定として解釈されるべきではない。

実施形態において、pMUTトランスデューサおよびトランスデューサ組立体は、人間／動物の身体の内部器官の画像を生成するために、ならびに超音波ビームを使って治療のために組織を加熱するもしくはマイクロ手術のために高出力超音波ビームを合焦させる他の治療用途のために使用されうる。実施形態において、圧電素子は、断層撮影用途のために使用されてもよい。

実施形態において、pMUTの製造コストは、現代の半導体およびウエーハ処理技術を適用することによって低減されうる。実施形態において、薄膜圧電層は、半導体ウエーハ上にスピンまたはスパッタリングされて、後にパターニングされて、それぞれ二つ以上の電極を有する圧電センサーを形成してもよい。実施形態において、各圧電素子は、中心周波数として知られるある周波数、ならびに第二のおよび／または追加的な周波数で信号を放出または受信する能力を有するように設計されてもよい。以下、圧電素子、pMUT、トランシーバおよびピクセルという用語は交換可能に使用される。

図１は、本開示の実施形態によるイメージング・システム１００の概略図を示す。図のように、システム１００は、送信モード／プロセスにおいて、心臓などの内部器官１１２に向かって圧力波１２２を生成し送信するイメージャ１２０と；通信チャネル１３０を通じてイメージャに信号を送信し、受信する装置１０２とを含んでいてもよい。実施形態において、内部器官１１２は、圧力波１２２の一部をイメージャ１２０に向かって反射してもよく、イメージャ１２０は、受信モード／プロセスにおいて、反射された圧力波を捕捉し、電気信号を生成しうる。イメージャ１２０は、電気信号を装置１０２に通信してもよく、装置１０２は、該電気信号を使って、ディスプレイ／スクリーン１０４上に器官または目標の画像を表示してもよい。

実施形態において、イメージャ１２０は、Aスキャンとしても知られる一次元撮像、Bスキャンとしても知られる二次元撮像、Cスキャンとも呼ばれる三次元撮像、およびドップラー撮像を実行するために使用されうる。また、イメージャは、プログラム制御下でさまざまな撮像モードに切り替えられることができる。

実施形態において、イメージャ１２０は、動物の内部器官の画像を得るために使用されてもよい。イメージャ１２０はまた、ドップラー・モード撮像におけるように、動脈および静脈における血流の方向および速度を決定し、また、組織の硬さを測定するために使用されてもよい。実施形態において、圧力波１２２は、人間／動物の身体を通過し、内部器官、組織、または動脈および静脈によって反射されることのできる音響波、超音波または光音響波でありうる。

実施形態において、イメージャ１２０は携帯型装置であってもよく、無線で（802.11プロトコルのようなプロトコルを使って）またはケーブル（USB2、USB 3、USB 3.1およびUSB-Cのような）を介して、通信チャネル１３０を通じて装置１０２と信号を通信してもよい。実施形態において、デバイス１０２は、携帯電話またはiPad(登録商標)などのモバイル装置、またはユーザーに対して画像を表示することができる静止コンピューティング装置であってもよい。

実施形態において、イメージャは、超音波波形を同時に送受信するように構成されてもよい。ある種の圧電素子が撮像されている目標臓器に向かって圧力波を送るように構成されてもよく、その間に他の圧電素子が目標臓器から反射された圧力波を受信し、受信波に応答して電荷を発生してもよい。

図２は、本開示の実施形態によるイメージャ１２０の概略図を示す。実施形態において、イメージャ１２０は、超音波イメージャであってもよい。図２に描かれるように、イメージャ１２０は：圧力波を送受信するためのトランシーバ・タイル（単数または複数）２１０と；圧力波の伝搬方向を制御するおよび／または圧力波を集束させるレンズとして動作し、トランシーバ・タイルと人体１１０との間のインピーダンス・インターフェースとしても機能するコーティング層２１２と；トランシーバ・タイル２１０を制御するための、バンプによってトランスデューサ・タイル２１０に結合されたASICチップ（または単にASIC）のような制御ユニット２０２と；イメージャ１２０のコンポーネントを制御するためのフィールドプログラマブルゲートアレイ（FPGA）２１４と；信号を処理する／整えるためのアナログフロントエンド（AFE: Analogue Front End）のような回路（単数または複数）２１５と；トランスデューサ・タイルによって生成され、回路２１５に向かって伝搬する波を吸収するための音響吸収層２０３と；一つまたは複数のポート２１６を通じて装置１０２のような外部装置とデータを通信するための通信ユニット２０８と；データを記憶するためのメモリ２１８と；イメージャのコンポーネントに電力を提供するためのバッテリー２０６と；任意的に、目標器官の画像を表示するためのディスプレイ２１７とを含んでいてもよい。

実施形態において、装置１０２がディスプレイ／スクリーンを有していてもよい。そのような場合、イメージャ１２０にはディスプレイは含まれなくてもよい。実施形態において、イメージャ１２０は、ポート２３０のうちの一つを通して装置１０２から電力を受け取ってもよい。そのような場合、イメージャ１２０は、バッテリー２０６を含まなくてもよい。イメージャ１２０のコンポーネントのうちの一つまたは複数は、一つの一体型の電気素子に組み合わされてもよいことを注意しておく。同様に、イメージャ１２０の各コンポーネントは、一つまたは複数の電気素子において実装されてもよい。

実施形態において、ユーザーは、身体１１０がコーティング層２１２と直接接触する前に、人体１１０の皮膚上にゲルを塗布してもよい。これにより、コーティング層２１２と人体１１０との間の界面におけるインピーダンス整合が改善されうる、すなわち界面において、界面での圧力波１２２の損失が低減され、イメージャ１２０に向かう反射波の損失も低減される。実施形態において、トランシーバ・タイル２１０は、基板上にマウントされてもよく、音響吸収体層に取り付けられてもよい。この層は、反対方向に放射される任意の超音波信号を吸収する。この吸収がなければ該反対方向に放射される超音波信号は反射され、画像の品質に干渉することがありうる。

以下で論じるように、コーティング層２１２は、単に、トランスデューサから身体へのおよびその逆の音響信号の伝送を最大にするためだけの平坦な整合層であってもよい。実施形態において、コーティング層２１２の厚さは、トランスデューサ・タイル２０２によって生成される圧力波の4分の1波長であってもよい。列の長さの方向に沿う仰角方向におけるビーム・フォーカスは、制御ユニット２０２において電子的に実装することができるので、この場合必須ではない。それでも、場合によってはフォーカスのあるレンズが設計されてもよい。イメージャ１２０は、反射信号を使って器官１１２の画像を生成し、結果が、器官１１２の画像と一緒にまたは該画像なしに示されるグラフ、プロット、および統計のような多様なフォーマットでスクリーン上に表示されてもよい。

実施形態において、ASICなどの制御ユニット２０２は、トランシーバ・タイルと一緒に一つのユニットとして組み立てられてもよい。他の実施形態では、制御ユニット２０２は、イメージャ１２０の外部に位置されてもよく、ケーブルを介してトランシーバ・タイル２１０に電気的に結合されてもよい。実施形態において、イメージャ１２０は、コンポーネント２０２～２１５を囲むハウジングと、それらのコンポーネントによって生成される熱エネルギーを放散するための熱放散機構とを含んでいてもよい。

図３Ａは、本開示の実施形態による、三つのトランシーバ・タイル２１０を有する例示的なトランシーバ・アレイの概略図を示している。タイルは、平面上または曲面上にあってもよい。図３Ｂは、本開示の実施形態による、一つまたは複数の圧電素子３０２を含むトランシーバ・タイル２１０の上面図を示している。図示されるように、トランシーバ・タイル２１０は、トランシーバ基板３０４と、トランシーバ基板３０４上に配置された一つまたは複数の圧電素子３０２とを含んでいてもよい。

バルク圧電素子を使う従来のシステムとは異なり、実施形態では、pMUTアレイ３０２は、ウエーハ上に形成されてもよく、ウエーハはダイシングされて、複数のトランシーバ・タイル２１０を形成してもよい。このプロセスは、トランシーバ・タイル２１０を大量に低コストで製造できるので、製造コストを低減することができる。実施形態において、ウエーハの直径は、6～12インチの範囲であってもよく、多くのpMUTアレイがバッチ製造されうる。さらに、図１８および図１９に関連して論じられる実施形態では、pMUTアレイ３０２を制御するための集積回路は、ASICチップ内に形成されてもよく、その結果、pMUTアレイ３０２は、好ましくは25μm～100μm以内に近接して整合（matching）集積回路に接続されうる。たとえば、トランシーバ・タイル２１０は、1024個のpMUT素子３０２を有し、該1024個のpMUT素子３０２を駆動するための適切な数の回路を有する整合（matching）ASICチップに接続されてもよい。

実施形態において、各圧電素子３０２は、正方形、長方形および円などの任意の好適な形状を有していてもよい。実施形態において、二つ以上の圧電素子が接続されて、より大きなピクセル要素を形成してもよい。図３Ｂに示されるように、イメージャを構築する際、直交方向に配置された圧電素子３０２の二次元アレイを有することが望ましい。実施形態において、ライン要素を作成するために、N個の圧電素子３０２の列が、電気的に並列に接続されてもよい。すると、このライン要素は、各素子のほぼN倍の長さの連続的な圧電素子によって達成されるものと同様の超音波信号の送信および受信を提供することができる。このライン要素は、交換可能に、列〔コラム〕（column）またはライン（line）またはライン要素（line element）と呼ばれることがある。タイルは、円形または他の形状のような他の形状に配列されてもよいことが理解される。実施形態において、一つまたは複数の温度センサー３２０がトランスデューサ・タイル２１０内に設置されて、タイル２１０の温度を測定してもよい。イメージャ１２０は、イメージャ１２０のさまざまな位置における温度を測定するための一つまたは複数の温度センサーを含みうることを注意しておく。

従来の設計のライン要素を模倣するために、所与の幅の圧電素子の形状は、非常に高さが大きい必要がある。たとえば、従来の設計のライン要素は、幅280μmおよび高さ8000μmであってもよく、厚さは100μmであってもよい。しかしながら、トランシーバ・タイル２１０上では、複数の同一の圧電素子３０２を使ってライン要素を設計することが有利であり、各素子はその特徴的な中心周波数を有してもよい。実施形態において、複数の圧電素子３０２が一緒に接続されるとき、複合構造（すなわちライン要素）は、すべての要素ピクセルの中心周波数からなる中心周波数をもつ一つのライン要素として作用しうる。現代の半導体プロセスでは、これらの中心周波数は互いによく一致し、ライン要素の中心周波数からの非常に小さな偏差をもつ。また、いくらか異なる中心周波数のいくつかのピクセルを混合して、一つの中心周波数のみを使うラインと比較して広い帯域幅のラインを作り出すことも可能である。

実施形態において、圧電素子３０２は、その中心周波数での刺激にさらされると該中心周波数で振動し、共振器のように振る舞う懸架された膜が付随している。これらの共振器には、Q因子として知られる選択性がある。実施形態において、超音波イメージャについては、Qは、通例は、低く（1に近いまたはその前後）設計されてもよく、実際の使用においてはピクセルの設計およびピクセルに適用される負荷の組み合わせによって達成されてもよい。実施形態において、負荷は、圧電素子の上面にRTVまたは他の材料の層を適用することによって提供されてもよく、負荷は、圧力波を放出し、受信するトランスデューサ表面と撮像される人体部分との間のより密接なインピーダンス整合を容易にしうる。実施形態において、低Qおよびよく一致した中心周波数は、ライン要素が本質的には、実質的に一つの中心周波数をもつライン撮像要素のように作用することを許容しうる。実施形態において、負荷はまた、トランスデューサの下にある整合層をも含んでいてもよく、ここで、放出された波形は、音響吸収体によって吸収される。

実施形態において、たとえば、各圧電素子３０２は、中心どうしで互いに250μm離間されていてもよい。さらに単純化するために、それらは正方形の形状だとする。ここで、言ってみれば従来のライン要素を模倣するために、列の圧電素子３０２が互いに接続されてもよい。たとえば、列内の24個の圧電素子３０２が、約6mmの高さのライン要素を形成してもよく、各素子は0.25mmの幅である。実施形態において、この接続は、金属相互接続層を使ってウエーハ・レベルで達成されてもよい。

トランシーバ・タイル２１０は、基板から懸架される一つまたは複数の膜を含んでいてもよく、圧電素子３０２は膜上に配置されてもよいことを注意しておく。実施形態において、図４～図８に関連して下記で説明するように、膜は、圧電素子３０２のそれぞれの下に配置されてもよい。実施形態において、一つの膜３０９上に複数の圧電素子が配置されてもよい。実施形態において、圧電素子３０２のうちの一つの下に二つ以上の膜が配置されてもよい。膜上の圧電素子の配置に関するさらなる情報は、その全体が参照により本明細書に組み込まれる、2017年11月21日に出願された「圧電トランスデューサを有するイメージング・デバイス」と題する同時係属の米国特許出願第15/820,319号に見出されうる。

従来のバルク圧電素子では、上部電極と下部電極の間の電圧ポテンシャルは100V～200Vの範囲である。従来のpMUTでは、上部電極と下部電極の間の電圧ポテンシャルは約30Vである。実施形態では、この電圧をさらに低減するために、圧電素子３０２は、スケールダウンされた薄い圧電層を含んでもよく、圧電層は、2μm以下のオーダーの厚さを有していてもよい。図４～図８は、本開示の実施形態による例示的な圧電素子を製造するためのステップを示す。図４は、基板４０２上に配置された膜４０６の上面図を示し、図５は、本開示の実施形態による、線4-4に沿って取られた膜および基板の断面図を示す。（実施形態において、基板４０２は、図３Ｂのトランシーバ基板３０４に対応してもよい。）図示されるように、実施形態において、膜層４０４が基板４０２上に堆積されてもよく、空洞４０８が基板４０２の一部を除去するように形成されてもよく、それによって、基板４０２に対して垂直方向に振動しうる膜〔メンブレン〕４０６を形成してもよい。実施形態において、空洞４０８は、エッチングなどの通常のウエーハ処理技術によって形成されてもよい。実施形態において、基板４０２は、膜層４０４と同じ材料から形成されてもよい。代替的な実施形態において、基板４０２は、膜層４０４とは異なる材料から形成されてもよい。空洞４０８は、圧電素子の上部導体（図８の８１２）のような他のコンポーネントが形成された後に形成されてもよいことを注意しておく。

実施形態において、膜４０６は、円形の投影エリアをもつ。しかしながら、膜４０６が他の好適な幾何学的形状を有しうることは、当業者には明白なはずである。

図６は、本開示の実施形態による、膜層４０４上に配置され、膜４０６の上方に配置された下部電極６０２の上面図を示す。図７は、本開示の実施形態による、下部電極６０２上に配置された圧電層７０６の上面図を示す。実施形態において、圧電層７０６は、下部電極６０２と同様の投影エリアを有していてもよく、その結果、圧電層７０６は、下部電極６０２の全部分を覆ってもよい。

図８は、本開示の実施形態による圧電素子の上面図を示している。図示されるように、上部電極８０８が圧電層７０６上に配置され、膜４０６上方に配置されてもよい。実施形態において、導体８１２が上部電極８０８上に配置されて、上部電極８０８に電気的に結合されてもよく、一方、導体８１０および８１１は、一つまたは複数のビア８１４を通じて下部電極６０２に到達してもよい。実施形態において、上部電極８０８、圧電層７０６および下部電極６０２は、二端子の圧電素子を形成してもよく、膜４０６は、上部電極と下部電極の間に電圧が印加されると振動しうる。実施形態において、受信モード／プロセスの間に膜が圧力波によって変形されるとき、上部電極および下部電極において電荷が形成されてもよい。

図９は、本開示の実施形態による圧電素子９００の概略図を示している。図示されるように、圧電層９１０は、第一の電極（X）９０６と第二の電極（O）９０４との間に配置されてもよい。実施形態において、第一の電極（X）９０６は、導体（X）９０８を介して接地またはDCバイアスに接続されてもよく、第二の電極（O）９０４は、信号導体（O）９０２を通じて電気回路（図９には示さず）に接続されてもよい。実施形態において、図８の圧電素子８００は、圧電素子９００の例示的な実装であり、圧電素子９００は、膜層（図５の４０４など）上に配置されてもよい。

従来の圧電素子では、圧電層は厚く、約100μmに近づき、医療撮像を可能にするのに十分な強さの超音波圧力波を生成するためには、典型的には、圧電層にかかる＋100ないし－100VのAC電圧が必要とされる。このAC駆動信号の周波数は、典型的には、圧電構造の共振周波数付近であり、医療撮像用途では典型的には1MHzを超える。従来のシステムでは、圧電素子を駆動する際に散逸される電力は、C*V²に比例する。ここで、Cは圧電素子のキャパシタンスであり、Vは圧電層にかかる最大電圧である。典型的には、圧力波を送信するとき、複数の圧電ラインが、いくぶん異なる位相遅延をもって一緒に駆動され、圧力波をフォーカスするか、または圧力波の伝搬方向をステアリングする。複数の圧電ラインの同時駆動は、圧電素子の表面の温度を上昇させる。一般に、撮像される対象を傷つけないように、ある閾値温度を超えないことが非常に望ましい。これは、駆動できるラインの数および駆動できる時間期間を制限する。

実施形態では、圧電層９１０は、従来のバルク圧電素子と比較してずっと薄く、約1～2μmの厚さである。実施形態において、厚さのこの大幅な減少は、圧電素子９００のためのより低い電圧駆動信号を使うことを可能にする。ここで、同様の電場強度を維持するため、電圧は、ほぼ圧電層９１０の厚さを減じる量だけ、下げられる。たとえば、実施形態において、二つの電極９０４および９０６にかかる電圧ポテンシャルは、ピークツーピークで約1.8V～12.6Vの範囲でありうる。圧電素子９００のキャパシタンスは、同様の圧電材料については、圧電層９１０の厚さの減少によって増大しうる。たとえば、駆動電圧が10倍減少し、圧電層９１０の厚さも10倍減少する場合、キャパシタンスは10倍増加し、電力散逸は10倍減少する。この電力散逸の低減はまた、圧電素子における発熱および温度上昇を減らす。よって、実施形態では、従来の圧電素子と比較して、より低い駆動電圧およびより薄い圧電層を使用して、pMUT表面の温度を下げることができる。あるいはまた、実施形態において、所与の温度に対して、従来の圧電素子と比較して、より多くのpMUT素子が同時に駆動されて、より大きな目標エリアを照射してもよい。これは、特に、一つの画像を形成するために目標の全部分を走査するために複数の放出が必要とされる場合、目標のより高速な走査を許容しうる。実施形態において、目標エリアは、異なるステアリング角度を使って複数の放出で走査されてもよく、得られた画像データが組み合わされて、より高品質の画像が得られてもよい。

従来のバルク圧電素子と比較して、実施形態では、より多くの圧電素子を同時に駆動する能力は、放出毎にトランスデューサ開口のより多くの被覆を許容し、開口全体をカバーするのに必要とされる放出数を最小限にし、よってフレームレートを増加させうる。フレームレートは、1分当たりに目標が何回撮像されるかを測る。特に、組織動きが関わるときは、動いている組織が画像をぼかす可能性があるため、高フレーム・レートで撮像することが望ましい。実施形態において、より高いフレームレートで動作するイメージャ１２０は、従来のバルク圧電素子と比較して、高品質の画像を生成することができうる。

実施形態において、画像のいくつかのフレームを、結果として得られる、より低ノイズの一つのフレームに複合することによって、画質を改善することができる。実施形態において、この平均化技術は、低電圧かつ低電力のpMUTを従来のバルク圧電素子と比べて高いフレームレートで使うことにより、pMUT温度の所与の上昇について、画質を高めるために実施可能でありうる。実施形態において、画像の複合を許容するために、超音波撮像の開口合成法を使ってもよい。画像のさまざまなフレームはまた、目標をよりよく見るために、異なるステアリング角度を用いてまたは直交するステアリング方向からであってもよい。

図１０Ａは、本開示の実施形態による圧電素子１０００の概略図を示している。図１０Ｂは、図１０Ａにおける圧電素子１０００の記号的表現を示している。図示されるように、圧電素子１０００は圧電素子９００と同様だが、圧電素子１０００が二つより多くの電極を有するという違いがある。より具体的には、圧電素子１０００は、上部電極（O）１００、第一の下部電極（X）１００６、第二の下部電極（T）１０１２、上部電極と下部電極との間に配置された圧電層１０１０、および下部電極および上部電極１００４、１００６および１０１２にそれぞれ電気的に結合された三つの導体１００２、１００８および１０１４を含んでいてもよい。（以下、上、下という用語は、単に圧電層の二つの向かい合う側を指すものであり、必ずしも上部電極が下部電極の上方に配置されているのではない。）

純粋に例示の目的で図１０Ａにはユニモルフ圧電素子が示されているが、実施形態では、複数の圧電サブ層および電極から構成される多層圧電素子が利用されることができる。実施形態において、圧電層１０１０は、PZT、PZT-N、PMN-Pt、AlN、Sc-AlN、ZnO、PVDF、およびLiNiO₃のうちの少なくとも一つを含んでいてもよい。

図１０Ｃは、本開示の実施形態による圧電素子１０００の概略的な断面図を示している。図示されるように、圧電素子１０００は、基板１０３０によって支持される膜層１０３４上に配置されてもよい。実施形態において、膜を画定するために、空洞１０３２が基板１０３０内に形成されてもよい。実施形態において、膜層１０３４は、基板１０３０上にSiO₂を堆積することによって形成されてもよい。

実施形態において、圧電素子１０００は、圧電層１０１０と、信号導体（O）１００４に電気的に接続される第一の電極（O）１００２とを含んでいてもよい。実施形態において、信号導体（O）１００４は、膜層１０３４上にTiO₂および金属層を堆積することによって形成されてもよい。実施形態において、圧電層１０１０は、スパッタリング技術によってまたはソル・ゲル・プロセスによって形成されてもよい。

実施形態において、第二の電極（X）１００６が、圧電層１０１０の上に成長せられ、第二の導体１００８に電気的に接続されてもよい。第三の電極（T）１０１２も、圧電層１０１０の上に成長させられ、第二の導体１０１２に隣接して配置されるが、第二の導体（X）１００８から電気的には絶縁されてもよい。実施形態において、第二の電極（X）１００６および第三の電極（T）１０１２は、圧電層１０１０上に一つの金属層を堆積させ、該金属層をパターニングすることによって形成されてもよい。実施形態において、電極１００２、１００６および１０１２の投影エリアは、正方形、長方形、円形、楕円形などの任意の好適な形状を有していてもよい。

圧電素子１０００と同様に、第一の電極（O）１００２は、金属、ビアおよび層間誘電体を用いて導体（O）１００４に電気的に接続されてもよい。実施形態において、第一の電極（O）１００２は、圧電層１０１０と直接接触していてもよい。第三の導体（T）１０１４は、第一の電極（O）１００２に対して圧電層１０１０の反対側に堆積または成長させられてもよい。

図１０Ｄは、本開示の実施形態による圧電素子１０３０の概略図を示している。図示されるように、圧電素子１０３０は、二つのサブ圧電素子（または単にサブ素子）１０３１－１および１０３１－２を含んでいてもよい。実施形態では、各サブ素子は、三端子デバイスであってもよく、すなわち、一つの上部電極１０３２－１（または１０３２－２）、二つの下部電極１０３４－１（または１０３４－２）、および１０３６－１（または１０３６－２）ならびに一つの圧電層１０３５－１（または１０３５－２）を有していてもよい。実施形態において、上部電極１０３２－１は、共通導体（O）１０３１によって上部電極１０３２－２に電気的に接続されてもよく、第一の下部電極（X）１０３４－１は、共通導体（X）１０３８によって第一の下部電極（X）１０３４－２に電気的に接続されてもよく、第二の下部電極（T）１０３６－１は、共通導体（T）１０４０によって第二の下部電極（T）１０３６－２に電気的に接続されてもよい。実施形態において、圧電素子１０３０は、一つの膜上に配置されてもよく、または各サブ素子は、別個の膜上に配置されてもよい。導体（O）１０３２－１が、図１２～図１６に示される圧電素子と同様の仕方で、金属、ビア、層間誘電体（ILD: interlayer dielectrics）などを使って、電極（O）１０３１に電気的に接続されてもよいことは、当業者には明白であるはずである。

実施形態において、導体（X）１０３８および導体（T）１０４０は、イメージャのアクティブな動作の間は、みな接地（またはDCバイアスに接続）されてもよい。実施形態において、電極（O）１０３２－１および１０３２－２は、共通の送信ドライバ回路および共通の電気信号、典型的にはトランスデューサの中心周波数のまわりの信号波形によって駆動されてもよい。たとえば、中心周波数が2MHzである場合、2MHzの正弦波波形または方形波形が圧電素子１０３０に印加される。この波形は、圧電素子１０３０を2MHzで共振させ、トランスデューサの表面から、１２２のような圧力波を送出させうる。圧力波は、撮像される目標器官から反射されてもよい。実施形態において、反射された圧力波は、今や信号受信器に接続された圧電素子１０３０に当たってもよい。圧力波は、圧電素子１０３０において、圧電層１０３５－１および１０３５－２によって電荷に変換されてもよい。実施形態において、この電荷は、増幅器、フィルタによって処理され、最終的にはA/D変換器（図１０Ｄには示さず）によってデジタル化され、それにデジタル・デシメータが続き、データは最終的にはFPGAまたはグラフィカル処理ユニット（GPU）にインターフェースされる。次いで、複数の圧電素子からのこれらの処理された信号が画像に再構成されてもよい。送信ドライバを駆動する信号波形は、周波数変動信号、位相変動信号、または他の複雑な符号化された信号、たとえばチャープまたはゴレイ（Golay）符号であってもよい。

図１０Ｅは、本開示の実施形態による圧電素子１０５０の概略図を示している。図示されるように、圧電素子１０５０は、二つのサブ素子１０５１－１および１０５１－２を含んでいてもよい。実施形態において、各サブ素子は二端子デバイスであってもよく、すなわち、一つの上部電極１０５２－１（または１０５２－２）、一つの下部電極１０５４－１（または１０５４－２）、および一つの圧電層１０５６－１（または１０５６－２）を有していてもよい。実施形態において、上部電極（O）１０５２－１は、共通導体（O）１０５１によって上部電極（O）１０５２－２に電気的に接続されてもよく、下部電極（X）１０５４－１は、共通導体（X）１０５８によって下部電極（X）１０５４－２に電気的に接続されてもよい。実施形態において、圧電素子１０５０は、一つの膜上に配置されてもよく、あるいは各サブ素子が別個の膜上に配置されてもよい。

図１０Ｆは、本開示の実施形態による圧電素子１０７０の概略図を示している。図１０Ｇは、本開示の実施形態による圧電素子１０７０の底面図を示している。図示されるように、圧電素子１０７０は、上部電極（O）１０７４、第一の下部電極（X）１０８０、第二の下部電極（T）１０７６、上部電極と下部電極との間に配置された圧電層１０７５、および下部電極および上部電極１０７４、１０７６および１０８０にそれぞれ電気的に結合された三つの導体１０７２、１０７８および１０８２を含んでいてもよい。（図１０Ｇでは、導体は示されていない。）実施形態において、第一および第二の下部電極のそれぞれは環状形状を有し、第二の下部電極（X）１０７６が第一の下部電極（T）１０８０を取り囲む。

図１０Ｈは、本開示の実施形態による圧電素子１０８５の概略図を示している。図示されるように、圧電素子１０８５は、横モード動作（transverse mode of operation）を利用してもよく、基板１０９１、一端で基板に固定された膜１０９０、導体１０８９に電気的に結合された下部電極（O）１０９２、圧電層１０８８、および導体１０８７に電気的に結合された上部電極１０８６を含んでいてもよい。実施形態において、膜１０９０は、矢印１０９３によって示されるように、横モードで振動するように、一端で基板１０９１に固定されてもよく、すなわち、圧電素子は、横モードで動作してもよい。

圧電素子１０８５は、任意の好適な数の上部電極を有しうることを注意しておく。また、二つ以上の圧電素子が膜１０９０上に設置されてもよいことを注意しておく。さらに、基板１０９１および膜１０９０は、一つのモノリシック体から形成されてもよく、膜は、基板をエッチングすることによって形成されてもよいことを注意しておく。

図１１は、本開示の実施形態による圧電素子１１００の概略図を示している。図示されるように、電極（O）１１０４は、圧電層１１１０の上面上に配置され、電気回路に接続されうる導体（O）１１０２に電気的に接続されてもよい。導体（T1）１１０８、導体（T2）１１１４および導体（X）１１１８は、それぞれ下部電極（T1）１１０６、電極（T2）１１１２および電極（X）１１１６に接続されてもよい。電極（T1）１１０６、電極（X）１１１６および電極（T2）１１１２は、圧電層１１１０の下面に配置されてもよい。実施形態において、圧電素子１１００は、一つの膜または三つの別個の膜上に配置されてもよい。

図１０Ａ～図１１は、それぞれが二端子（OおよびX）または三端子（O、XおよびT）または四端子（O、X、T1およびT2）のいずれかを有する圧電素子（またはサブ素子）を示している。しかしながら、圧電素子（またはサブ素子）が四つより多くの端子を有していてもよいことは、当業者には明白であるはずである。たとえば、圧電素子は、上下（O）電極および三つより多くの下部電極を有してもよい。

図１２～図１６は、本開示の実施形態によって、四つの端子を有する例示的な圧電素子を製造するためのステップを示している。図１２は、基板１２０２上に膜層１２０４を形成し、基板内に空洞１２０８を形成することによって形成されうる膜１２０６の上面図を示している。図１３は、線12-12に沿って取られた図１２の構造の断面図を示している。実施形態において、膜１２０４は、好適なウエーハ処理技術によって堆積されてもよい。

図１４は、膜層１２０４上に形成された層構造の上面図を示し、図１５は、本開示の実施形態による、線14-14に沿って取られた図１４の層構造の断面図を示している。図示されるように、三つの上部電極１２２３、１２２４－１および１２２４－２、圧電層１２２０、および下部電極１２２２が、膜層１２０４上に形成されてもよい。実施形態において、上部電極１２２３、１２２４－１、および１２２４－２、圧電層１２２０、および下部電極１２２２は、蒸着、スパッタリング、パターニングなどの好適なウエーハ処理技術によって堆積されてもよい。

図１６は、本開示の実施形態による圧電素子１６００の上面図を示す。図示されるように、三つの導体１６２０、１６２２－１および１６２２－２が、それぞれ、電極１２２３、１２２４－１および１２２４－２に電気的に結合されてもよい。また、導体（O）１６１０が、一つまたは複数のビア１６１４を通じて下部電極１２２２に電気的に結合されてもよい。実施形態において、電気的接地およびソース面は、ビア１６１４および導体（O）１６１０を通じて下部電極１２２２に到達することができる。実施形態において、導体１６２０、１６２２－１および１６２２－２のそれぞれは、接地またはDCバイアス電圧に接続されてもよい。実施形態において、導体１６２０は、接地または第一のDCバイアス電圧に接続されてもよく、導体１６２２－１および１６２２－２は、接地または第二のDCバイアス電圧に接続されてもよい。

一般に、圧電材料の結晶構造における固有の非対称性のために、電気的極性が発達し、電気双極子を生成する。巨視的な結晶構造では、双極子は、デフォルトでは、図１７Ａで左に示されるように、ランダムに配向していることが見出される。材料が機械的応力にさらされると、各双極子は、そのもとの配向から、双極子に蓄積される全体的な電気的および機械的エネルギーを最小にする方向に回転する。すべての双極子が初期にランダムに配向されている場合（すなわち、正味の分極がゼロ）、それらの回転は、材料の巨視的な正味の分極を有意に変化させない可能性があり、よって、示される圧電効果は無視できるであろう。よって、初期状態の間に、双極子は多少とも同じ方向に配向される必要があり、これはポーリング（poling）〔分極処理〕・プロセスと呼ばれる。双極子が整列する方向はポーリング方向として知られる。図１７は、本開示の実施形態による、ポーリング・プロセスの前、間、および後における圧電材料の双極子配向を示している。

図示されるように、ポーリング・プロセスの前には、個々の双極子モーメントは整列していない。ポーリング・プロセスの間に、双極子モーメントは、同じ方向を向くように整列されうる。ポーリング後は、双極子モーメントはかなり整列したままでありうるが、ランダムな方向のいくつかの要素が存在しうる。実施形態において、ポーリング・プロセスは、圧電材料を高温で一定の電場中に置くことによって実行され、それにより、双極子を強制的に整列させる。

実施形態において、図１０Ａの圧電素子１０００は、電極（X）１００６および電極（T）１０１２上の圧電層の部分が反対方向に分極処理されうるようにポーリングされてもよい。この型のポーリングは、一つのポーリング方向構成を使って得られる圧力出力と比較して、同じ送信電圧について、ブーストされた圧力出力をもたらしうる。また、実施形態において、この型のポーリングは、受信感度を改善することができ、ここで、反射圧力波は、一つのポーリング方向構成と比較して、より大きな電荷出力を生成するよう差動的に（differentially）ブーストされうる。

図１７Ｂは、本開示の実施形態による圧電素子１６００をポーリングするための例示的プロセスのフローチャートを示す。圧電素子１６００をポーリングするために、圧電素子１６００は、高温チャンバ内にマウントされてもよく（ステップ１７２８）、下部電極１２２２は、接地に結合されてもよく（ステップ１７２２）、一方、第一の上部電極１２２４－１（または１２２４－２）は、15Vのような高い正の電圧に結合されてもよく（ステップ１７２４）、第二の上部電極１２２３は、－15Vのような高い負の電圧に結合されてもよい（ステップ１７２６）。次いで、圧電素子１６００は、長時間にわたりチャンバ内で高温にさらされてもよい（ステップ１７２８）。

第一および第二の高電圧の極性に依存して、二つの電極１２２４－１および１２２４－２の下の圧電層１２２０の部分は、電極１２２３の下の圧電層１２２０の部分と同じ向きまたは反対向きに分極されうる。実施形態において、たとえば、ポーリングは、ある種の圧電材料について、高温、典型的には150°Cで、30分間、電極間に高電圧を印加することによって実施されうる。たとえば、厚さ1μmの圧電層については、信号電極からT電極への＋15V、信号電極からX電極への－15Vが印加されてもよい。いったん圧電材料がポーリングされると、XおよびT電極のそれぞれは、接地されてもよく、あるいはゼロでないDCバイアス電圧に結びつけられてもよく、一方、導体（O）１６１０は、送信動作中に送信ドライバによって駆動されるようにASICチップに接続されてもよく、または受信動作中にASICチップ内のLNA（たとえば図１８Ａの１８１１）に接続されてもよい。実施形態において、DCバイアス電圧は、圧電素子１６００の感度を改善しうる。

図１８Ａは、本開示の実施形態による撮像組立体１８００を示している。図示されるように、撮像組立体１８００は、トランシーバ基板１８０２（トランシーバ・タイル２１０と同様であってもよい）およびトランシーバ基板に電気的に結合されたASICチップ１８０４を含んでいてもよい。実施形態において、トランシーバ基板１８０２は、一つまたは複数の圧電素子１８０６を含んでいてもよく、ここで、各圧電素子は、一つまたは複数の膜上に配置されてもよい。実施形態において、二つ以上の圧電素子が一つの膜上に配置されてもよい。実施形態において、圧電層のポーリングは、トランシーバ基板１８０２がASICチップ１８０４に相互接続された後に実行されてもよい。ASIC １８０４は、トランシーバ基板１８０２内の圧電素子１８０６を駆動するための複数の回路を含む好適な基板で置き換えられてもよいことを注意しておく。

実施形態において、ポーリングは、トランシーバ基板がASICチップ１８０４に3D相互接続された後に、トランシーバ・タイル／基板１８０２上で実行されてもよい。従来の圧電素子では、トランスデューサ・タイルが圧電素子を駆動するための回路に結合された後、トランシーバ・タイル上でポーリング処理を実行することは困難である。これは、ポーリングが圧電素子を制御するための回路に高電圧を印加することを必要とし、かかる高電圧が回路を損傷する可能性があるためである。対照的に、実施形態では、ポーリングは、ASICチップ１８０４とすでに一体化されているトランスデューサ基板１８０２上で実行されうる。実施形態において、ASICチップ１８０４は、圧電素子のすべての第一の電極に所望の電圧を印加することを可能にし、高電圧は、すべての第二のまたは追加的な電極に印加されてもよい。

実施形態において、各圧電素子１８０６ａ～１８０６ｎは、二つ以上の電極を有していてもよく、これらの電極は、ASICチップ１８０４内に収容された駆動／受信電子回路に接続されてもよい。実施形態において、各圧電素子（たとえば１８０６ａ）は、導体（O） （たとえば１８１４ａ）に電気的に接続される上部導体と、導体（X,T）（たとえば１８１０ａおよび１８１２ａ）に電気的に接続される二つの下部電極とを含んでいてもよい。実施形態において、導体１８１０ａは、DCバイアス（X）１８３２ａまたは接地に電気的に結合されてもよく、導体（T）１８１２ａは、DCバイアス（T）１８３４ａまたは接地に結合されてもよい。

実施形態において、ASICチップ１８０４は、一つまたは複数の圧電素子１８０６ａ～１８０６ｎにそれぞれ電気的に結合される一つまたは複数の回路１８４２ａ～１８４２ｎと、回路１８４２ａ～１８４２ｎを制御するための一つの制御ユニット１８４０とを含んでいてもよい。実施形態では、各回路（たとえば１８４２ａ）は、送信ドライバ（１８１３ａ）と、受信器増幅器（または単に増幅器）（たとえば１８１１ａ）と、導体（O）（１８１４ａ）に電気的に結合される一つの端子および送信ドライバ１８１３ａおよび増幅器１８１１ａに結合される前記二つの導体の間でトグルするもう一つの端子を有するスイッチ（たとえば１８１６ａ）とを含んでいてもよい。送信（Tx）モード／プロセスの間、スイッチ１８１６ａは、信号が圧電素子１８０６ａの上部電極に伝送されるように、送信ドライバ１８１３ａを圧電素子１８０６ａに接続してもよい。受信（Rx）モード／プロセスの間、信号が圧電素子１８０６ａの上部電極から増幅器１８１１ａに伝送されるように、スイッチ１８１６ａは、増幅器１８１１ａを圧電素子１８０６ａに接続してもよい。

送信ドライバ１８１３ａが、さまざまな電気コンポーネントを含んでもよいことを注意しておく。しかしながら、簡潔のために、送信ドライバ１８１３ａは、一つのドライバによって表わされている。しかし、送信ドライバが多くの機能をもつ、より複雑なドライバを含んでいてもよいことは、当業者には明白であるはずである。図１８Ａには、一つの増幅器１８１１ａのみが示されているが、増幅器１８１１ａには、受信信号を処理するための電気コンポーネントが接続されてもよい。実施形態において、増幅器１８１１ａは、低雑音増幅器（LNA）であってもよい。実施形態において、回路１８４２ｎは、回路１８４２ａと同じまたは同様の構造を有していてもよい。

実施形態において、すべてのDCバイアス（X）１８３２ａ～１８３２ｎは、同一のDCバイアスまたは接地に接続されていてもよく、すなわち、導体（X）１８１０ａ～１８１０ｎのすべては、単一のDCバイアスまたは接地に接続されてもよい。同様に、すべてのDCバイアス（X）１８３４ａ～１８３４ｎは、同じDCバイアスまたは異なるDCバイアスに接続されてもよく、すなわち、導体（T）１８１２ａ～１８１２ｎのすべては、単一のDCバイアスまたは接地に接続されてもよい。

実施形態において、導体（X、TおよびO）１８１０、１８１２および１８１４は、矢印１８８０によって示されるように、相互接続技術、たとえば、銅ピラー相互接続またはバンプ（たとえば図１８Ｂにおける１８８２）を使って、ASICチップ１８０４に接続されてもよい。実施形態において、ASICチップ１８０４内の回路コンポーネントは、相互接続１８３０を使ってASICチップ１８０４の外側と通信してもよい。実施形態において、相互接続１８３０は、ASICチップ１８０４上のパッドからASICチップの外部の別のパッドへのボンディングワイヤを使って実装されてもよい。実施形態において、ワイヤボンディング・パッドに加えて、ASICチップ１８０４上のバンプ・パッドまたは再分配バンプのような他の型の相互接続が使われてもよい。

実施形態において、回路１８４２に含まれるLNA １８１１は、受信アナログフロントエンド（AFE: receive analog front end）の一部など、ASICチップ１８０４の外部に実装されてもよい。実施形態において、LNAは、ASICチップ１８０４内に存在してもよく、別のLNAおよびプログラマブル利得増幅器（PGA: programmable gain amplifier）がAFE内に存在してもよい。各LNA １８１１の利得は、リアルタイムでプログラムされてもよく、LNAが、イメージャに必要な時間利得補償関数（time gain compensation function）（TGC）の一部であることを許容する。

実施形態において、LNA １８１１は、低電圧トランジスタ技術を使って構築されてもよく、よって、従来のトランスデューサが必要とする高い送信電圧にさらされる場合、損傷されることがありうる。よって、従来のシステムでは、高い送信電圧を低電圧受信回路から分離するために、高電圧送受信切り換えスイッチが使用される。そのようなスイッチは、大きく高価であり、高電圧（HV: High Voltage）プロセスを使用し、LNAに送られる信号を劣化させる。対照的に、実施形態では、低電圧が使用されてもよく、よって、従来のシステムの高電圧コンポーネントはもはや必要とされないことがありうる。また、実施形態においては、従来のHVスイッチをなくすことにより、従来のHVスイッチによって引き起こされる性能劣化が回避されうる。

実施形態において、圧電素子１８０６は、スイッチ１８１６によって、受信モードの間、LNA １８１１に接続されてもよい。LNA １８１１は、圧電素子に圧力を与える反射圧力波によって生成された圧電素子１８０６内の電荷を、低ノイズの増幅された電圧信号に変換することができる。受信信号の信号対雑音比は、再構成される画像の品質を決定する重要な要因の一つでありうる。よって、LNA自身における内在的なノイズを低減することが望ましい。実施形態において、ノイズは、入力段においてより大きな電流を使用するなど、LNA １８１１の入力段の相互コンダクタンスを増加させることによって低減されてもよい。電流の増大は、電力散逸および熱の増加を引き起こすことがある。実施形態において、pMUT １８０６は、低電圧で動作させられてもよく、ASICチップ１８０４に近接していてもよく、よって、低電圧pMUT １８０６によって節約された電力は、高電圧で動作する従来のトランスデューサと比較して、受け容れ可能な所与の全温度上昇について、LNA １８１１内のノイズを下げるために利用されてもよい。

図１８Ｂは、本開示の実施形態による撮像組立体１８５０の概略図を示している。実施形態において、トランシーバ基板１８５２およびASICチップ１８５４は、それぞれトランシーバ基板１８０２およびASICチップ１８０４と同様であってもよい。従来のシステムでは、圧電トランスデューサを駆動するための電子回路は、典型的には、圧電トランスデューサから遠く離れて位置され、同軸ケーブルを使って圧電トランスデューサに接続される。一般に、同軸ケーブルは、電子回路に対する追加的なキャパシタンスのような寄生負荷を増大させ、追加的なキャパシタンスは、ノイズの増大および信号電力の損失のような重要な性能パラメータの損失を引き起こす。対照的に、図１８Ｂに示されるように、送信ドライバまたはドライバ（または同等だが、回路）１８６２ａ～１８６２ｎは、Cuピラーまたははんだバンプ１８８２のような低インピーダンスの三次元（3D）相互接続機構（矢印１８８０によって示される）、またはウエーハ接合もしくは同様のアプローチまたはそのような技術の組み合わせを使って、圧電素子（または同等だが、ピクセル）１８５６ａ～１８５６ｎ＋ｉに直接接続されてもよい。実施形態において、トランシーバ基板１８５２をASICチップ１８５４に統合すると、回路１８６２は、圧電素子１８５６から垂直方向に100μm（またはその程度）未満離れて位置されうる。実施形態において、駆動回路１８６２と圧電素子１８５６との間のインピーダンス整合のための任意の従来のデバイスは、必要とされなくてもよく、撮像組立体１８００の設計をさらに単純化し、電力効率を向上させる。回路１８６２のインピーダンスは、圧電素子１８５６の要件に整合するように設計されてもよい。

実施形態において、図１８Ａにおいて、圧電素子１８０６ａ～１８０６ｎのそれぞれは、ASICチップ１８０４内に位置する回路１８４２ａ～１８４２ｎの対応する一つに電気的に接続されてもよい。実施形態において、この構成は、イメージャが三次元画像を生成することを許容しうる。同様に、図１８Ｂにおいて、圧電素子１８５６ａ～１８５６ｍのそれぞれは、X、TおよびOで表わされる三つのリードを有していてもよい。圧電素子のそれぞれからのリードは、相互接続手段１８８２によってASICチップ１８５４内に位置する回路１８６２ａ～１８６２ｍの対応する一つに電気的に接続されてもよい。さらに、実施形態において、１８５６ｎ＋１～１８５６ｎ＋ｉのような圧電素子のラインが、一つの共通の回路１８６２ｎに電気的に結合されてもよい。実施形態において、送信ドライバ回路１８６２ｎは、一つの送信ドライバで実装されてもよい。代替実施形態では、送信ドライバ回路１８６２ｎは、さまざまな撮像モードを容易にするために、マルチレベル・ドライバで実装されてもよい。

ASICチップ１８５４が、回路１８６２ｎと同様な任意の好適な数の回路を有しうることは、当業者には明白であるはずである。実施形態において、制御ユニット１８９２は、二次元ピクセル・アレイにおいて水平または垂直に圧電素子を構成し、それらの長さを構成し、それらを送信または受信またはポーリング・モードまたはアイドル・モードにする機能を有していてもよい。実施形態において、制御ユニット１８９２は、トランシーバ基板１８５２が三次元集積技術１８８２によってASICチップ１８５４と組み合わされた後に、ポーリング・プロセスを実行してもよい。実施形態において、送信ドライバ回路１８４３は、図３４に示されるように、マルチレベル・ドライブで実装されてもよく、ここで、送信ドライバ出力は、二つより多くの出力レベルを有しうる。図３４は、出力レベルが0Vまたは6Vまたは12Vでありうる実施形態を示している。これらの電圧は異なることができ、たとえば、－5V、0Vおよび＋5Vであってもよいことが理解される。送信ドライバはまた、図３３に示されるような駆動信号をもつ二レベルのドライバであってもよい。

実施形態において、リード線１８８２ａ～１８８２ｎは、圧電素子１８５６の電極（O）にパルスを印加するために使用される信号導体であってもよい。同様に、圧電素子１８５６ａ～１８５６ｎ＋ｉと信号を通信するためにリード線１８８４ａ～１８８４ｎ、１８８６ａ～１８８６ｎ、および１８８８ａ～１８８８ｎを使ってもよい。信号／データを撮像組立体１８００と通信するために、他の好適な数のリード線が使用されてもよいことを注意しておく。

実施形態において、リード線（X）１８８６およびリード線（T）１８８８のそれぞれは、接地またはDCバイアス端子に接続されてもよい。実施形態において、デジタル制御リード１８９４は、デジタル制御バスであってもよく、撮像組立体１８５０内のさまざまな機能を制御しアドレス指定するために必要とされる一つまたは複数のリードを含んでいてもよい。これらのリードはたとえば、シリアル周辺インターフェース（SPI: Serial Peripheral Interface）または他のプロトコルのような通信プロトコルを使ってASICチップ１８５４のプログラム可能性を許容してもよい。

実施形態において、圧電素子１８０６（または１８５６）および制御電子回路／回路１８４２（または１８６２）は、同じ半導体ウエーハ上に形成されてもよい。代替実施形態では、トランシーバ基板１８０２（または１８５２）およびASICチップ１８０４（または１８５４）は、バンプ１８８２を使う金属相互接続技術のような3D相互接続技術によって別々に製造され、互いと組み合わされてもよい。実施形態において、相互接続技術は、低歩留まりの増倍効果をなくし、それにより製造コストを低下させ、諸コンポーネントの歩留まりを独立して最大化することができる。

実施形態において、リード線１８６２ａ～１８６２ｎは、圧電素子１８０６の電極（O）にパルスを印加するために使用される信号導体であってもよい。同様に、圧電素子１８０６ａ～１８０６ｎと信号を通信するためにリード線１８６４ａ～１８６４ｎ、１８６６ａ～１８６６ｎおよび１８６８ａ～１８６８ｎが使用されてもよい。信号／データを撮像組立体１８００と通信するために、他の好適な数のリード線が使用されてもよいことを注意しておく。

上記で論じたように、LNA １８１１は、電荷感知モードで動作してもよく、それぞれ利得補償を提供するためにリアルタイムで構成されうるプログラマブル利得を有していてもよい。実施形態において、図３Ｂとの関連で論じたように、一つまたは複数の温度センサーがイメージャ１２０内に設置されてもよい。実施形態において、ASICは、温度センサーから温度データを受信し、温度データを使用して、撮像フレームレートまたはLNA １８１１の信号対雑音比を調整することができる。

図１９Ａ－１は、トランシーバ基板１９０２およびASICチップ１９０６の上面図を示し、図１９Ａ－２は、本開示の実施形態による撮像組立体１９０１の側面図を示している。図示されるように、撮像組立体１９０１は、バンプなどの好適な相互接続機構によってASICチップ１９０６に相互接続されるトランシーバ基板１９０２を含んでもよい。以下では、バンプが相互接続機構として示されるが、バンプの代わりに他の好適な相互接続機構が使用されてもよい。

実施形態において、各圧電素子１９０４は二端子の圧電素子であってもよく、ここで圧電素子は、二つの電極OおよびXによって記号的に表わされている。実施形態において、回路素子１９０８は、対応する圧電素子１９０４を駆動するための電気コンポーネントを含んでいてもよく、ここで、回路素子１９０８は、送信ドライバによって記号的に表わされている。実施形態において、撮像素子１９１０は、圧電素子１９０４および回路素子１９０８を含んでいてもよく、圧電素子１９０４は、二つのバンプによって回路素子１９０８に電気的に接続されてもよい。

図１９Ｂ－１は、トランシーバ基板１９１１およびASICチップ１９１３の上面図を示し、図１９Ｂ－２は、本開示の実施形態による撮像組立体１９１５の側面図を示している。図示されるように、撮像組立体１９１５は、撮像組立体１９０１と同様であってもよいが、二つのサブ圧電素子が三つのバンプによって二つのサブ回路素子に電気的に結合されるという違いがある。より具体的には、圧電素子１９１２は、二つのサブ圧電素子を含み、各サブ圧電素子は二端子圧電素子であってもよく、二つのサブ圧電素子のX電極は互いに電気的に結合されてもよい。実施形態では、サブ圧電素子の各O電極は、対応するサブ回路素子１９１４の送信ドライバに電気的に結合されてもよく、二つのサブ圧電素子のX電極は、回路素子１９１４の共通電気端子に電気的に結合されてもよい。よって、各撮像要素１９１７において、圧電素子１９１２は、三つのバンプによって回路素子１９１４に相互接続されてもよい。

図１９Ｃは、本開示の実施形態によるトランシーバ基板１９２０およびASICチップ１９２４の上面図を示している。図示されるように、トランシーバ基板１９２０はトランシーバ基板１９０２と同様であってもよいが、三つのサブ圧電素子が四つのバンプによって三つのサブ回路素子に電気的に結合されるという違いがある。より具体的には、圧電素子１９２２は、三つのサブ圧電素子を含み、各サブ圧電素子は二端子圧電素子であってもよく、三つのサブ圧電素子のX電極は互いに電気的に結合されてもよい。実施形態において、サブ圧電素子の各O電極は、対応するサブ回路素子の送信ドライバに電気的に結合されてもよく、三つのサブ圧電素子のX電極は、回路素子１９２６の共通の電気端子に電気的に結合されてもよい。このように、圧電素子１９２２は、四つのバンプによって回路素子１９２６に相互接続されてもよい。

圧電素子は、二つより多くの端子を有してもよいことを注意しておく。図１９Ｄは、本開示の実施形態によるトランシーバ基板１９３０およびASICチップ１９３４の上面図を示している。図示されるように、トランシーバ基板１９３０はトランシーバ基板１９０２と同様であってもよいが、各圧電素子１９３２が三つのバンプによって回路素子１９３６に電気的に結合され得るという違いがある。実施形態において、O電極は、バンプによって回路素子１９３６の送信ドライバに結合されてもよく、XおよびT電極は、二つのバンプによって回路素子１９３６に結合されてもよい。

図１９Ｅは、本開示の実施形態によるトランシーバ基板１９４０およびASICチップ１９４４の上面図を示している。図示されるように、圧電素子１９４２は、二つのサブ圧電素子を含んでいてもよく、各サブ圧電素子は、三端子圧電素子であってもよく、二つのサブ圧電素子のX電極は互いに電気的に結合されてもよい。実施形態において、サブ圧電素子の各O電極は、バンプによって対応するサブ回路素子の送信ドライバに電気的に結合されてもよく、二つのサブ圧電素子のX電極は、バンプによって回路素子１９４６に電気的に結合されてもよく、サブ圧電素子の各T電極は、バンプによって回路素子１９４６に電気的に結合されてもよい。このように、圧電素子１９４２は、五つのバンプによって回路素子１９４６に相互接続されてもよい。

図１９Ｆは、本開示の実施形態によるトランシーバ基板１９５０およびASICチップ１９５４の上面図を示している。図示されるように、圧電素子１９５２は、二つのサブ圧電素子を含んでいてもよく、各サブ圧電素子は、三端子圧電素子であってもよく、二つのサブ圧電素子のX電極は、互いに電気的に結合されてもよく、二つのサブ圧電素子のT電極は、互いに電気的に結合されてもよい。実施形態において、サブ圧電素子の各O電極は、バンプによって対応するサブ回路素子の送信ドライバに電気的に結合されてもよく、二つのサブ圧電素子のX電極は、バンプによって回路素子１９５６に電気的に結合されてもよい。また、二つのサブ圧電素子のT電極は、バンプによって回路素子１９５６に電気的に結合されてもよい。このように、圧電素子１９５２は、四つのバンプによって回路素子１９５６に相互接続されてもよい。

図１９Ｇは、本開示の実施形態によるトランシーバ基板１９６０およびASICチップ１９６４の上面図を示している。図示されるように、圧電素子１９６２は、二つのサブ圧電素子を含んでいてもよく、各サブ圧電素子は、三端子圧電素子であってもよく、二つのサブ圧電素子のO電極は、互いに電気的に結合されてもよく、二つのサブ圧電素子のX電極は、互いに電気的に結合されてもよく、そして二つのサブ圧電素子のT電極は、互いに電気的に結合されてもよい。このように、圧電素子１９６２は、三つのバンプによって回路素子１９６６に相互接続されてもよい。

図２０は、本開示の実施形態による圧電素子２００２－１１～２００２－ｍｎのm×nアレイ２０００の概略図を示している。図示されるように、各圧電素子は、二端子圧電素子（図９における圧電素子９００のような）であってもよく、導体（O）（たとえば２００４－１１）に電気的に結合された電極（O）（たとえば２００３－１１）と、共通導体（X）２００７を介して接地またはDCバイアス電圧に電気的に接続された電極（X）とを有していてもよい。実施形態において、各信号導体（O）は、回路素子（たとえば１９０８）によって独立して管理されてもよい。実施形態において、各導体（O）（たとえば、２００４－ｍｎ）は、回路素子の送信ドライバに電気的に結合されてもよく、圧電素子アレイのすべてのX電極（２００６－１１～２００６－ｍｎ）は、共通導体（X）２００７に接続されてもよい。実施形態において、アレイ２０００は、図１９Ａ～１９Ｇに関連して論じたように、トランシーバ基板上に配置され、m×n＋1個のバンプのような相互接続機構によってASICチップに電気的に結合されてもよい。より具体的には、m×n個の導体（O）２００４－２００４－ｍｎは、m×n個のバンプによってASICチップのm×n個の送信ドライバに結合されてもよく、共通導体（X）２００７は、一つのバンプによってASICチップに結合されてもよい。実施形態において、本明細書に記載されるそような例示的な構成は、3D撮像を実行するために使用され、ここで、少なくとも一つのサブ圧電素子を含む各圧電素子は、アレイにおいて固有の情報を提供することができる。実施形態において、各圧電素子は、一つまたは複数の膜を有し、膜の複数のモードおよび周波数で振動しうる。実施形態において、各圧電素子２００２は、図３３および図３４の電圧プロファイル３３００および３４００を有するパルスによって駆動されてもよい。

実施形態において、各列のO電極（たとえば、２００３－１１～２００３－ｍ１）は、共通導体に電気的に結合されてもよい。たとえば、ASICチップ内の諸回路素子は、各列のO電極が互いに電気的に結合されるように、電子的に制御されてもよい。そのような構成では、各列のO電極は、送信モードの間、共通の送信ドライバを通じて、または同一の電気的駆動信号をもつ複数のドライバにより、同じ電気的パルスを受信することができる。同様に、各列のO電極は、受信モードの間、前記電荷を共通の増幅器に同時に送信することができる。別の言い方をすると、各列の圧電素子は、ライン・ユニット（または同等だが、ライン要素）として動作させられてもよい。

図２１は、本開示の実施形態による圧電素子２１０２－１１～２０１２－ｍｎのn×nアレイ２１００の概略図を示している。図示されるように、各圧電素子は、三端子圧電素子であってもよく、電極O、XおよびTを含んでいてもよい。実施形態において、X電極（たとえば、X11、X21、…、Xm1）は、列ごとに直列式に接続されてもよく、X電極のすべて（X11～Xmn）は、共通導体（X）２１０６に電気的に結合されてもよい。T電極（たとえば、T11、T21、…、Tm1）は、列ごとに直列式に接続されてもよく、T電極のすべて（T11～Tmn）は、共通導体（T）２１０８に電気的に結合されてもよい。２１０２－１１、２１０２－２１～２１０２－ｍ１などの要素の列は、実施形態に記載されるように一緒に接続されると、ライン要素または列を構成する。実施形態において、O電極２１０３－１１～２１０３－ｍｎのそれぞれは、導体O11～Omnの一つを介して、ASICチップ内の対応する回路素子の送信ドライバに電気的に結合されてもよい。実施形態において、アレイ２１００は、トランシーバ基板上に配置され、m×n＋2個のバンプのような相互接続機構によってASICチップに電気的に結合されてもよい。

実施形態において、各列のO電極（たとえば、２１０３－１１～２１０３－ｍ１）は、共通導体に電気的に結合されてもよい。そのような構成では、各列のO電極は、送信モードの間、共通の送信ドライバを通じて同じ電気パルスを受け取ることができる。同様に、各列のO電極は、受信モードの間、電荷を共通の増幅器に同時に送信することができる。別の言い方をすると、各列の圧電素子はライン・ユニットとして動作する。実施形態において、列内のO電極のそれぞれが専用の送信ドライバに接続されてもよく、ここで、列内のすべての素子についての送信ドライバの入力信号は同一であり、よって、送信動作中にすべての圧電素子上に現われるべき実質的に同一の送信駆動出力を生成しうる。そのようなライン要素は、各素子がそれ自身の送信ドライバを有するので、素子ごとに電子的に制御される。これは、大きな容量性ライン要素を駆動する際の利点をもつ。各素子はより小さなキャパシタンスを有し、列上の素子についてのタイミングの遅延を最小限にできる。実施形態において、受信モードでは、列内のすべての素子からの電荷は、それをLNAに接続することによって感知されることができる。これは2D撮像によって行なわれるのと同様である。3D撮像については、受信モード動作中に各素子のO電極をLNAに接続することにより、各素子についての電荷が感知される。

図２２は、本開示の実施形態による圧電素子２２０２－１１～２２０２－ｍｎのm×nアレイ２２００の概略図を示している。図示されるように、アレイ２２００は、アレイ２１００と同様であってもよいが、列内のX電極（たとえばX12～Xm2）が共通導体（たとえば、２２０６－１）に接続されてもよく、列内のT電極（たとえばT12～Tm2）が共通導体（たとえば、２２０８－１）に接続されてもよいという違いがある。よって、同じ列内のX電極（またはT電極）は、動作中に同じ電圧ポテンシャルを有しうる。実施形態において、O電極のそれぞれは、導体O11～Omnのうちの一つを介してASICチップ内の対応する回路素子の送信ドライバに電気的に結合されてもよい。実施形態において、アレイ２２００は、トランシーバ基板上に配置され、m×n＋2n個のバンプのような相互接続機構によってASICチップに電気的に結合されてもよい。

アレイ２１００と比較して、アレイ２２００は、T電極およびX電極をASICチップに接続するためのより多くのバンプを使用することができる。一般に、ASICチップと圧電アレイとの間のTおよびXのための接続数の増加は、接地またはDCバイアス源に並列に接続されるときのXおよびT導体のインピーダンスを低減し、クロストークを低減しうる。クロストークとは、撮像素子から他の素子への信号の結合を指し、干渉を生じ、画質を低下させることがある。XおよびTラインに流れる電流に起因する何らかの電圧降下が、理想的にはその電圧にさらされるべきでない圧電素子のまわりに現われるとき、スプリアス電気結合が生じうる。実施形態において、圧電素子が電子制御のもとで送信も受信もしていないとき、X、TおよびO電極は、局所的に短絡されてもよい。あるいはまた、アイドル電極が、O電極を接地させ、X電極はアレイ内の他のX電極に接続され、T電極はアレイ内の他のT電極に接続されたままにする。

図２３は、本開示の実施形態による圧電素子２３０２－１１～２３０２－ｍｎのm×nアレイ２３００の概略図を示している。図示されるように、アレイ２３００は、アレイ２１００と同様であってもよく、各圧電素子が五端子圧電素子であってもよい、すなわち、各圧電素子は、一つの下部電極（O）および四つの上部電極（二つのX電極および二つのT電極）を含んでいてもよいという違いがある。実施形態において、各圧電素子の二つのX電極は、列ごとに直列式に接続されてもよく、2m×n個のX電極のすべては、共通導体（X）２３０６に電気的に結合されてもよい。同様に、各圧電素子の二つのT電極は、列ごとに直列式に接続されてもよく、2m×n個のT電極のすべては、共通導体（T）２３０８に電気的に結合されてもよい。実施形態において、O電極のそれぞれは、導体O11～Omnのうちの一つを介してASICチップ内の対応する回路素子の送信ドライバに電気的に結合されてもよい。実施形態において、アレイ２３００は、トランシーバ基板上に配置され、m×n＋2個のバンプのような相互接続機構によってASICチップに電気的に結合されてもよい。

図２４は、本開示の実施形態による圧電素子２４０２－１１～２４０２－ｍｎのm×nアレイ２４００の概略図を示している。図示されるように、アレイ２４００は、アレイ２２００と同様であってもよいが、各圧電素子が五端子圧電素子：一つの下部電極（O）および四つの上部電極（二つのX電極および二つのT電極）であってもよいという違いがある。実施形態において、各圧電素子の二つのX電極は、導体（たとえば、２４０６－１）に列ごとの方向に電気的に接続されてもよく、各圧電素子の二つのT電極は、共通導体（たとえば、２４０８－１）に列ごとの方向に電気的に接続されてもよい。実施形態において、O電極のそれぞれは、導体O11～Omnのうちの一つを介してASICチップ内の対応する回路素子の送信ドライバに電気的に結合されてもよい。実施形態において、アレイ２４００は、トランシーバ基板上に配置され、m×n＋2n個のバンプのような相互接続機構によってASICチップに電気的に結合されてもよい。

図２５は、本開示の実施形態による圧電素子２５０２－１１～２５０２－ｍｎのm×nアレイ２５００の概略図を示している。図示されるように、アレイ２５００は、各圧電素子が一つの下部電極（O）および二つの上部電極（T）を有していてもよいという点ではアレイ２１００と同様であってもよいが、列に沿った圧電素子（たとえば、２５０２－１１～２５０２－ｍ１）の二つの上部電極（T）のすべてが共通の導体（たとえば、２５０８－１）に電気的に接続されてもよいという違いがある。実施形態において、O電極のそれぞれは、導体O11～Omnのうちの一つを介してASICチップ内の対応する回路素子の送信ドライバに電気的に結合されてもよい。実施形態において、アレイ２５００は、トランシーバ基板上に配置され、m×n＋n個のバンプのような相互接続機構によってASICチップに電気的に結合されてもよい。

図２６は、本開示の実施形態による圧電素子２６０２－１１～２６０２－ｍｎのm×nアレイ２６００の概略図を示している。図示されるように、アレイ２６００は、アレイ２１００と同様の電気的接続を有していてもよく、すなわち、圧電素子内のX電極のすべては、共通導体２６０６に電気的に結合されてもよく、圧電素子内のT電極のすべては、共通導体２６０８に電気的に結合されてもよい。アレイ２６００は、ある圧電素子（たとえば、２６０２－１１）の上部電極（X、T）が、別の圧電素子（たとえば、２６０２－２１）の上部電極（X、T）と同じまたは異なる幾何学形状を有していてもよいという点で、アレイ２１００とは異なっていてもよい。

圧電アレイ２０００～２５００について、各圧電アレイの圧電素子は、互いに同じであってもよく、または異なるものであってもよい。たとえば、一つの圧電素子２２０２－１１の二つの上部電極の投影エリアは、別の圧電素子２２０２－ｎ１の二つの上部電極の投影エリアと同じまたは異なる形状を有しうる。

図２７は、本開示の実施形態による圧電素子２７０２－１１～２７０２－ｍｎのm×nアレイ２７００の概略図を示している。図示されるように、各圧電素子は、二つの信号電極（O）および一つの共通電極（X）を含んでいてもよい。実施形態では、各信号電極（O）は、ASICチップの対応する回路素子の送信ドライバに電気的に結合されてもよい。たとえば、圧電素子２７０２－１１は、ASICチップ内の二つの回路素子にそれぞれ電気的に結合されうる二つの信号導体O111およびO112を含んでいてもよく、各信号電極は、受信モードの間、電荷を発生してもよい。実施形態において、アレイ２７００は、トランシーバ基板上に配置され、2m×n＋1個のバンプなどの相互接続機構によってASICチップに電気的に結合されてもよい。実施形態において、アレイ２７００内のすべてのT電極は、共通導体（T）２７０８を介して接地またはDCバイアス電圧に電気的に結合されてもよい。

実施形態において、図２０～図２７のアレイ内の信号導体（O）は、回路素子に電気的に結合されてもよく、ここで、該回路素子は、図１８Ａのスイッチ１８１６と同様のトランジスタ・スイッチを含んでいてもよく、すなわち、該スイッチは、O電極が送信モードの間は圧力波を発生し、受信モードの間は電荷を発生させうるよう、それぞれ送信モードおよび受信モードの間に、送信ドライバと増幅器との間でトグルしてもよい。

図２８は、本開示の実施形態による撮像システム２８００の例示的実施形態を示している。図示されるように、撮像システム２８００は、圧電素子２８０２－１１～２８０２－ｍｎのアレイおよび該アレイを制御する／該アレイと通信するための回路素子を含んでいてもよい。実施形態において、圧電素子２８０２－１１～２８０２－ｍｎのそれぞれは、三つの電極：第一および第二の信号（O）電極およびT電極を含んでいてもよい。（例示のために、各圧電素子における第一および第二のO電極は、図２８における各圧電素子の左および右のO電極を指す。）実施形態において、アレイ２８００内のT電極のすべては、導体（T）２８０８を介して接地またはDCバイアス電圧に電気的に結合されてもよい。実施形態において、列内の圧電素子の第一のO電極は、共通導体（たとえば、O11）に電気的に結合されてもよく、同じ列内の圧電素子の第二のO電極は、別の共通導体（たとえば、O12）に電気的に結合されてもよい。実施形態において、受信モードの間、第一および第二の信号O電極のそれぞれは、対応する回路によって処理されうる電荷を発生しうる。

実施形態において、第一の組の導体O11、O21、…、On1はそれぞれ増幅器２８１０－１～２８１０－ｎに電気的に結合されてもよく、ここで、第一のO電極の列に現われた電荷は、O導体のうちの一つを介して対応する増幅器に伝達されてもよい。実施形態において、第二の組の導体O12、O22、…、On2は、それぞれスイッチ２８１２－１～２８１２－ｎに電気的に結合されてもよい。実施形態において、各スイッチ（たとえば、２８１２－１）は、信号パルスが圧電素子（たとえば、２８０１－１１～２８０２－ｍ１）内の第二のO電極の列に伝送され得るように、送信モード／プロセスの間、送信ドライバ（たとえば、２８１６－１）に接続されてもよい。実施形態において、各スイッチ（たとえば、２８１２－１）は、受信モード／プロセスの間、信号増幅器（たとえば、２８１４－１）に接続されてもよく、それにより、圧電素子（たとえば、２８０１－１１～２８０２－ｍ１）内の第二のO電極の列に現われた電荷は増幅器に伝送されうる。実施形態において、圧電素子２８０２－１１～２８０２－ｍｎは、トランシーバ基板内に配置されてもよく、一方、スイッチ２８１２－１～２８１２－ｎ、送信ドライバ２８１６－１～２８１６－ｎ、および増幅器２８１０－１～２８１０－ｎおよび２８１４－１～２８１４－ｎはASICチップ内に配置されてもよく、トランシーバ基板は、2n＋1個のバンプによってASICチップに電気的に結合されてもよい。

実施形態において、第一の電極の列は、共通導体（たとえばO11）に電気的に結合されてもよく、第二の電極の列は、別の共通導体（たとえばO12）に電気的に結合されてもよい。このように、実施形態では、撮像システム２８００は、ライン・イメージャとして動作してもよく、すなわち、第一の組の導体O11～On2のそれぞれは、動作中に送信ユニットおよび／または受信ユニットとして動作してもよい。上記で論じたように、受信モードの間、導体（たとえばO11）に接続された第一のO電極の列に現われた電荷は、低雑音増幅器であってもよい増幅器（たとえば、２８１０－１）に送信されてもよい。次いで、増幅器は、該電荷信号を増幅し、電荷信号を出力電圧に変換してもよい。このように、第一のO電極の各列が、受信ライン・イメージャとして動作することができる。実施形態において、受信モードの間、導体（たとえばO12）に接続された第二のO電極の列に現われた電荷は、スイッチ（たとえば、２８１２－１）を介して、低雑音増幅器であってもよい信号増幅器（たとえば、２８１４－１）に送信されてもよい。次いで、増幅器は、該電荷信号を増幅し、電荷信号を出力電圧に変換することができる。このように、第二のO電極の各列は、受信ライン・イメージャとして動作することができる。実施形態において、送信モードの間、電気信号パルスは、送信ドライバ（たとえば、２８１６－１）から、スイッチ（たとえば、２８１２－１）を介して導体（たとえば、O12）に接続された第二のO電極の列に送信されてもよく、その結果、第二のO電極の集合が圧力波を生成しうる。このように、第二のO電極の各列は、送信ライン・ユニットとして動作してもよい。

実施形態において、トランジスタ・スイッチであってもよいスイッチ２８１２は、受信モードの間、中立位置に設定されてもよい（すなわち、それらのスイッチは送信ドライバまたは増幅器のいずれにも結合されない）。そのような場合、受信モードの間、第二の組の導体O12、O22、…、On2のみが動作しうる。

実施形態において、送信ドライバ（たとえば、２８１６－１）は、導体（O12）を介して圧電素子（たとえば、２８０２－１１～２８０２－ｍ１）の列に信号を送ってもよく、同時に、増幅器（たとえば、２８１０－１）は、圧電素子（たとえば、２８０２－１１～２８０２－ｍ１）の同じ列から電荷信号を受信してもよい。そのような場合、列内の各圧電素子（たとえば、２８０２－１１）は、一つの導体（たとえばO12）を通じて送信ドライバ（たとえば、２８１６－１）から信号を受信し、同時に別の導体（たとえばO11）を介して増幅器（たとえば、２８１０－１）に電荷信号を送信してもよく、すなわち、撮像システム２８００は、同時の送信および受信モードを実行してもよい。送信および受信モードのこの同時動作は、パルス・ドップラー撮像と比較して、高い血流速度がイメージングされうる連続モード・ドップラー撮像において非常に有利でありうる。

実施形態において、共通導体に電気的に結合されたO電極の列のことをいうライン・ユニットは、送信ユニットまたは受信ユニット、またはその両方として動作することができる。たとえば、送信モードの間は、電気信号が導体O12、O22、…、On2に順次送信されて、諸ライン素子が順次、圧力波を生成し、受信モードの間は、反射された圧力波が処理されて、組み合わせて、目標器官の二次元画像を生成することができる。別の例では、送信モードの間、電気駆動信号が導体O12、O22、…、On2に同時に送信されてもよく、同時に、導体O11、O12～On1から生成された電荷を使って反射された圧力波が処理されてもよく、超音波の送信および受信を同時に行なって二次元画像を形成してもよい。導体O12～On2も、受信動作モードにおいて、圧電ライン素子から電荷を受け取るために使用されてもよい。

図２９は、本開示の実施形態による撮像システム２９００の例示的実施形態を示している。図示されるように、撮像システム２９００は、圧電素子２９０２－１１～２９０２－ｍｎのアレイを含み、各圧電素子は、第一および第二の信号（O）電極およびT電極を含んでいてもよい。実施形態において、アレイ内のT電極のすべては、一つの共通導体（T）２９０８に電気的に結合されてもよく、第一のO電極の各行は、導体O1～Omのうちの一つに電気的に接続されてもよく、第二のO導体の各列は、導体O12～On2のうちの一つを介してスイッチ２９１２に電気的に接続されてもよい。実施形態において、スイッチ２９１２－１～２９１２－ｎのそれぞれは、送信ドライバ（たとえば、２９１６－１）と低雑音増幅器であってもよい増幅器（たとえば、２９１４－１）との間でトグルしてもよい。実施形態において、導体O1～Onのそれぞれは、低雑音増幅器であってもよい増幅器２９１０－１～２９１０－ｍのうちの一つに接続されてもよい。

実施形態において、送信モードの間、圧電素子の列がライン・ユニットとして圧力波を生成することができるよう、信号は、送信ドライバ（たとえば、２９１６－１）から導体（たとえばO12）を介して第二のO電極の列に送信されてもよい。送信モードの間、各スイッチ（たとえば、２９１２－１）は、対応する送信ドライバ（たとえば、２９１６－１）にトグルされてもよい。

実施形態において、撮像システム２９００は、二つの異なる方法で、反射圧力波を処理してもよい。第一の方法では、増幅器２９１０－１～２９１０－ｎは、第一のO電極から電荷信号を受信してもよく、すなわち、各増幅器は、第一のO電極の行から信号を受信してもよい。この方法は、二平面撮像／モードを許容し、ここで、二次元画像について、二平面画像は直交する視点を提供しうる。また、この方法は、二次元撮像機能より多くを提供しうる。二平面撮像は、生検のような多くの応用に役立ちうる。この方法では、送信モードおよび受信モードは同時に実行されてもよいことを注意しておく。第二の方法では、各増幅器が第二のO電極の対応する列から電荷信号を受け取り、処理できるよう、スイッチ２９１２は増幅器２９１４にトグルされてもよい。

実施形態において、O導体に電気的に結合されたO電極の列（または行）のことをいうライン・ユニットは、送信ユニットまたは受信ユニット、またはその両方として動作してもよい。実施形態において、導体O1～Omは、導体O12～On2に対して直交方向に配列されるが、これらの方向は電子的にプログラムされ、電子的に調整可能である。たとえば、増幅器２９１０および２９１４の利得は、増幅器内に利得制御リードが実装される場合、電子的に調整可能でありうる。実施形態において、各ライン要素の長さ（すなわち、各ライン要素内の圧電素子の数）も電子的に調整されてもよい。実施形態において、これは、各圧電素子のすべての信号電極をASICチップの対応するノードに接続することによって達成することができる。ここで、ASICが、互いに接続されるべき素子の信号電極、送信ドライバまたは増幅器の間の接続を適宜プログラムする。

図３０は、本開示の実施形態による、回路素子３００１に結合された圧電素子３０００の一実施形態を示している。図示されるように、圧電素子３０００は、第一のサブ圧電素子３０２１－１および第二のサブ圧電素子３０２１－２を含んでいてもよい。圧電素子３０００は、第一および第二のサブ圧電素子によって共有され、導体（X）３００６に結合される下部電極（X）３００２を含んでいてもよい。実施形態では、第一のサブ圧電素子３０２１－１は、導体３００８を介して増幅器３０１０に電気的に結合される信号（O）電極３００３を含んでいてもよい。実施形態において、第二のサブ圧電素子３０２１－２は、導体３０１２を介してスイッチ３０１４に電気的に結合される信号（O）電極３００４を含んでいてもよい。

実施形態において、回路素子３００１は、圧電素子３０００に電気的に結合されてもよく、低雑音増幅器などの二つの増幅器３０１０および３０１６と、送信ドライバ３０１８とを含んでいてもよい。実施形態において、スイッチ３０１４は、導体３０１２を通じてO電極３００４に接続される一端と、受信モードのための増幅器３０１６と送信モードのための送信ドライバ３０１８との間でトグルしうる他端とを有することができる。実施形態において、増幅器３０１６は、受信信号をさらに増幅し、フィルタリングし、デジタル化するための他の電子回路に接続されてもよいが、該増幅器が該電子回路を象徴的に表わすために使われている。送信ドライバ３０１８は、多段ドライブであってもよく、信号伝達の二つ以上のレベルをもつ出力を生成してもよい。信号伝達は単極性または双極性であることができる。実施形態において、送信ドライバ３０１８は、ドライバの電子制御のもとで、入力をドライバの出力に相互接続するスイッチを含んでいてもよく、これは、図３０には明示的に示されていない。

実施形態において、送信ドライバ３０１８の信号は、パルス幅変調（PWM）されてもよく、ここで、要素毎にパルス幅を制御することにより、送信される超音波信号について重み付け関数が作成されてもよい。これは、たとえば、送信信号が窓関数によって重み付けされる窓掛け機能を実行してもよい。実施形態において、重み付け係数は、PWM信号伝達の間に行なわれるように、送信信号のデューティーサイクルを変化させることによって達成されてもよい。この種の動作は、放射される信号のサイドローブが大幅に減衰され、より高品質の画像を許容する送信アポダイゼーションを許容しうる。

実施形態において、トランシーバ・アレイは、トランシーバ基板内に配置されてもよく、圧電素子３０００のn×nアレイを含んでいてもよく、回路素子３００１のn×nアレイが、ASICチップ内に配置されてもよく、各圧電素子３０００は、回路素子３００１のn×nアレイのうちの対応するものに電気的に結合されてもよい。そのような場合、トランシーバ基板は、3n²個のバンプによってASICチップに相互接続されてもよい。実施形態において、圧電素子アレイの各列（または行）は、図２８および図２９に関連して論じたように、ライン・ユニットとして動作することができる。たとえば、圧電素子の列が同時に圧力波を生成しうるよう、同じパルスが圧電素子の列に同時に印加されてもよい。圧電素子のn×nアレイの各圧電素子３０００が、回路素子のn×nアレイの対応する一つの回路素子３００１と結合されてもよいことを注意しておく。

実施形態において、サブ圧電素子３０２１－１は、動作期間全体の間、受信モードであってもよく、一方、サブ圧電素子３０２１－２は、送信モードまたは受信モードのいずれかでありうる。実施形態において、送信および受信モードの同時動作は、連続モード・ドップラー撮像を許容しうる。

実施形態において、送信ドライバ３０１８が信号を電極３００４に送信するとき、サブ圧電素子３０２１－２によって生成される圧力波の電力レベルは、パルス幅変調（PWM）信号伝達を使うことによって変更されてもよい。これは、たとえば、Bモードからドップラー・モード撮像に切り換えるときに重要である。人体に送信される信号パワーは長いことがあり、パワー・レベルが下げられなければ、組織損傷が起こりうるのである。典型的には、従来のシステムでは、Bモードおよびさまざまなドップラー・モード撮像のために異なる高速整定電源が使用され、たとえばドップラー・モードにおいて過剰なパワーを生成しないよう、それら二つの場合において送信駆動電圧が異なることを許容する。かかる従来のシステムとは異なり、実施形態では、パワー・レベルは、従来の高速整定電源を使用することなく、送信についてPWM信号を使うことによって変更することができる。実施形態では、ドップラー・モードとBモードの撮像の間の迅速な切り換えが、これらのモードを一緒に共撮像することが望まれる。実施形態において、圧電素子の接地電極は、互いに分離されて、別々に接地に接続されてもよい。実施形態において、この独立した接地は、ノイズを低減し、より速い整定時間をもたらしうる。実施形態において、送信されるパワーは、電子制御のもとで送信列の高さを減少させることによって低減されてもよい。これも、ドップラー・モードとBモードの両方のために同じ電源を使うことを容易にし、各モードにおけるパワー送信（power transmission）要件を満たすことができる。
これは、共撮像（co imaging）も許容する。

図３１は、本開示の実施形態による、複数の圧電素子を制御するための回路３１００を示している。実施形態において、回路３１００はASICチップ内に配置されてもよく、ここで、トランシーバ基板内に配置される圧電素子のライン（列または行）およびASICチップは、バンプによってトランシーバ基板に相互接続されてもよい。図示されるように、回路３１００は、回路素子３１４０－１～３１４０－ｎのアレイを含んでいてもよく、ここで、各回路素子は、対応する圧電素子のO電極およびX電極と、信号を通信してもよい。

図３１に示されるように、各回路素子（たとえば、３１４０－１）は、第一のスイッチ（たとえば、３１０２－１）、第二のスイッチ（たとえば、３１０４－１）、第三のスイッチ（たとえば、３１０６－１）、および送信ドライバ（たとえば、３１０８－１）を含んでいてもよい。送信ドライバ（たとえば、３１０８－１）からの出力は、導体（たとえば、３１１０－１）を介して圧電素子のO電極に送られてもよい。送信モードの間、各回路素子は、導体３１２２を通じて送信ドライバ（駆動）信号３１２４を受信してもよい。制御ユニット３１５０によって制御されてもよいトランジスタ・スイッチであってもよい各第二のスイッチ（たとえば、３１０４－１）は、信号３１２４を送信ドライバ（たとえば、３１０８－１）に送信するためにオンにされてもよい。（制御ユニット３１５０と回路３１００内の他のコンポーネントとの間の電気接続は、図３１には示されていない。）送信ドライバ（たとえば、３１０８－１）は、論理デコード、レベル・シフトを実行し、入力信号をバッファリングし、導体（たとえば、３１１０－１）を介してO電極に送信信号を送ってもよい。実施形態において、送信モードの間、第一のスイッチ（たとえば、３１０２－１）はオフにされてもよい。

実施形態において、制御ユニット３１５０は、送信モード中にどの圧電素子がオンにされる必要があるかを決定してもよい。制御ユニット３１５０が第二の圧電素子をオンにしないことを決定する場合、第一のスイッチ（たとえば、３１０２－２）および第二のスイッチ（たとえば、３１０４－２）がオフにされてもよく、一方、第三のスイッチ（たとえば、３１０６－２）は、O電極およびX電極が同じ電位をもつよう（すなわち、圧電層に正味ゼロ・ボルトの駆動がかかるよう）オンにされてもよい。実施形態において、第三のスイッチ３１０６は、任意的であってもよい。

実施形態において、受信モードの間、第一のスイッチ（たとえば、３１０２－１）は、O電極に現われた電荷が導体３１１０－１および３１２０を通じて増幅器３１２８に伝送されうるよう、オンにされてもよい。次いで、増幅器３１２８は、電荷信号（または同等だが、センサー信号）３１２６を受信し、センサー信号を増幅してもよい。増幅された信号は、画像を生成するためにさらに処理されてもよい。受信モードの間、第二のスイッチ（たとえば、３１０４－１）および第三のスイッチ（たとえば、３１０６－１）は、受信信号が干渉されないようにオフにされてもよい。回路素子３１４０－１～３１４０－ｎのアレイ全体は、共通の増幅器３１２８を共有してもよく、回路３１００の設計を単純化することを注意しておく。実施形態において、圧電素子のX電極は、導体３１１２－１～３１１２－ｎを介して接地またはDCバイアス電圧に電気的に結合されてもよく、ここで、導体３１１２－１～３１１２－ｎは、共通の導体３１５２に電気的に結合されてもよい。

実施形態において、回路３１００は、図２０の圧電素子（たとえば、２００２－１１～２００２－ｎ１）の列に結合されてもよい。実施形態において、回路３１００と同様である複数の回路が、図２０のアレイ内の圧電素子の複数の列に結合されてもよく、導体３１５２は、共通の導体（たとえば図２０における２００７）に結合されてもよい。実施形態において、回路３１００は、図２０～図２７の圧電素子の列を制御してもよい。

図３２は、本開示の実施形態による、複数の圧電素子を制御するための回路３２００を示している。実施形態において、回路３２００は、ASICチップ内に配置されてもよく、ここで、トランシーバ基板内に配置される圧電素子のライン（列または行）およびASICチップは、バンプによってトランシーバ基板に相互接続されてもよい。図示されるように、回路３２００は、回路素子３２４０－１～３２４０－ｎのアレイを含んでいてもよく、ここで、各回路素子は、対応する圧電素子のO、XおよびT電極と、信号を通信してもよい。

図３２に示されるように、各回路素子（たとえば、３２４０－１）は、第一のスイッチ（たとえば、３２０２－１）、第二のスイッチ（たとえば、３２０４－１）、第三のスイッチ（たとえば、３２０６－１）、第四のスイッチ（たとえば、３２０７－１）、および送信ドライバ（たとえば、３２０８－１）を含んでいてもよい。送信ドライバ（たとえば、３２０８－１）からの出力は、導体（たとえば、３２１０－１）を介して圧電素子のO電極に送られてもよい。送信モードの間、各回路素子は、導体３２２２を通じて送信ドライバ（または駆動）信号３２２４を受信してもよい。制御ユニット３２５０によって制御されうる、トランジスタ・スイッチであってもよい各第二のスイッチ（たとえば、３２０４－１）は、信号３２２４を送信ドライバ（たとえば、３２０８－１）に送信するためにオンにされてもよい。（制御ユニット３２５０と回路３２００内の他のコンポーネントとの間の電気接続は、図３２には示されていない。）送信ドライバ（たとえば、３２０８－１）は、信号を論理的にデコードし、信号をレベル・シフトし、出力信号をバッファリングし、送信出力信号を導体（たとえば、３２１０－１）を介してO電極に送ってもよい。実施形態において、送信モードの間、第一のスイッチ（たとえば、３２０２－１）はオフにされてもよい。

実施形態において、制御ユニット３２５０は、送信モードの間、どの圧電素子がオンにされる必要があるかを決定してもよい。制御ユニット３２５０が第二の圧電素子をオンにしないことを決定する場合、第一のスイッチ（たとえば、３２０２－２）および第二のスイッチ（たとえば、３２０４－２）がオフにされてもよく、一方、第三のスイッチ（たとえば、３２０６－２）および第四のスイッチ（たとえば、３２０７－２）が、O電極およびX（およびT）電極が同じ電位をもつよう（すなわち、圧電層に正味ゼロ・ボルト駆動がかかるよう）オンにされてもよい。実施形態において、第三および第四のスイッチ（たとえば、３２０６－２および３２０７－２）は任意的であってもよい。三レベルの信号伝達およびそれを実行する送信ドライバが明示的に示されていないことは理解される。同様に、X T導体および３２０６－２、３２０７－２のようなスイッチへの接続は、簡略化した仕方で示されている。

実施形態において、受信モードの間、第一のスイッチ（たとえば、３２０２－１）は、O電極に現われた電荷が導体３２１０－１および３２２０を介して増幅器３２２８に伝送されうるよう、オンにされてもよい。次いで、増幅器３２２８は、電荷（またはセンサー）信号３２２６を増幅してもよく、増幅された信号は、画像を生成するためにさらに処理されてもよい。受信モードの間、第二のスイッチ（たとえば、３２０４－１）、第三のスイッチ（たとえば、３２０６－１）、および第四のスイッチ（たとえば、３２０７－１）は、受信信号が干渉されないようにオフにされてもよい。

回路素子３２４０－１～３２４０－ｎのアレイ全体は、共通の増幅器３２２８を共有してもよく、回路３２００の設計を単純化することを注意しておく。実施形態において、圧電素子のX電極は、導体３２１２－１～３２１２－ｎを介して接地またはDCバイアス電圧に電気的に結合されてもよく、ここで、導体３２１２－１～３２１２－ｎは、共通の導体３２５２に電気的に結合されてもよい。実施形態において、圧電素子のT電極は、導体３２１３－１～３２１３－ｎを介して接地またはDCバイアス電圧に電気的に結合されてもよく、ここで、導体３２１３－１～３２１３－ｎは、共通の導体３２５４に電気的に結合されてもよい。

実施形態において、回路３２００は、図２１の圧電素子（たとえば、２１０２－１１～２１０２－ｎ１）の列に結合されてもよい。実施形態において、回路３２００と同様の複数の回路が、図２１のアレイ内の圧電素子の複数の列に結合されてもよく、導体３２５２は、共通の導体（たとえば図２０の２１０６）に結合されてもよい。同様に、実施形態において、導体３２５４は、共通の導体（たとえば図２１の２１０８）に結合されてもよい。実施形態において、回路３２００は、図２０～図２７の圧電素子の列を制御してもよい。

図２２～図３２では、導体は、電極を別の電極に電気的に結合するために使用される。たとえば、電極２００６－１１～２００６－ｍ１は、導体２００７に電気的に結合される。実施形態において、図２２～図３２の導体は、多様な方法で実装されうる。たとえば、金属相互接続層が、圧電素子が配置される基板上またはASICのような、該基板に接続されている異なる基板上に堆積され、パターニングされる。

図３３および図３４は、本開示の実施形態による、送信モードの間に圧電素子を駆動するための例示的な波形３３００および３４００を示している。一般に、圧電材料は、誘電体エージングによって引き起こされる損傷に対して脆弱であることがあり、エージングは、単極性駆動信号を使うことによって遅らされるまたは回避されうる。波形３３００および３４００は、O電極とX電極の間および／またはO電極とT電極の間の電圧ポテンシャルを表わす。図示されるように、これらの波形は、単極性の性質であってもよく、二レベルのステップ波形３３００（すなわち、２８１２、２９１２、３０１８、３１０８、３２０８などの送信ドライバは、単極性送信ドライバである）またはマルチレベル（三レベルなど）ステップ波形３４００でありうる。実際の電圧振幅は、典型的には、1.8Vから12.6Vまで変わりうる。実施形態において、マルチステップ波形３４００またはより多くのステップをもつ波形は、圧電素子内の加熱を低減することができ、ドップラーまたは高調波撮像などのある種の撮像モードの間に使用するための利点を有する。

実施形態において、波形３３００および３４００におけるパルスの周波数は、必要とされる信号の性質に応じて変わってもよく、pMUTの基礎となる膜が応答する周波数を含む必要がある。実施形態において、波形はまた、線形または非線形な周波数変調されたチャープ信号などの複雑な信号、またはゴレイ符号を使う他の符号化された信号であってもよい。

実施形態において、圧電素子を駆動するための回路は、基礎になっている膜からの送信出力の形状が対称でありうるようにさらに設計されてもよい。実施形態において、波形３３００（または３４００）内の各信号パルスについて、パルスの立ち上がりエッジは、パルスの中心に関して、パルスの立ち下がりエッジと実質的に対称でありうる。この対称性は、送信信号、特に第二高調波および他の偶数次高調波信号の高調波内容を低下させる。実施形態において、波形３３００（または３４００）内の信号パルスは、パルス幅変調（PWM）信号であってもよい。

図３５は、本開示の実施形態による送信駆動信号波形を示している。図示されるように、送信ドライバからの信号３５００は、対称で双極性であってもよく、すなわち、ピーク最大電圧の大きさ（H1）および幅（W1）は、ピーク最小電圧の大きさ（H2）および幅（W2）と同じである。また、立ち上りエッジ３５０２の傾きは、立下りエッジ３５０４の傾きと同じである。さらに、立ち上がり時間W3は、立ち下がり時間W4と同じであり、ここで、立ち下がり時間W4は、立ち下がり開始点と基準電圧との間の時間間隔をいう。さらに、立ち上がりエッジ３５０６は、立ち上がりエッジ３５０２と同じ傾きをもつ。

送信動作中、送信ドライバ、たとえば図３０の３０１８は、図３３～図３４に示されるような電気波形によって駆動されてもよい。図３６は、本開示の実施形態による撮像組立体内のさまざまな回路の出力信号を示している。実施形態において、波形３６０２は、送信ドライバ、たとえば３０１８からの出力信号であってもよく、圧電素子、たとえば３０００に送信されてもよい。実施形態において、圧電素子は固有の帯域幅を有していてもよいので、その共振周波数で正弦波出力３６０４を出力してもよい。圧電素子のO電極に接続された送信ドライバの出力が非常にゆっくりと上昇する場合、電極を所望される最終的な値まで帯電させることができないことがあり、よって、波形３６０６に示されるように、低い出力信号を生じることがある。ここで、最終的な振幅は３６０２よりも小さい。他方、送信ドライバの出力信号が非常に迅速に落ち着く場合は、送信ドライバの出力信号は、圧電素子の帯域幅限界よりも大きな帯域幅を有し、よって、余分なエネルギーが熱で散逸されうる。よって、実施形態では、波形３６０８に示されるように、圧電素子は、完全に帯電するが、それほど迅速にではないような速度で帯電されうる。実施形態において、時間の関数として上部電極および下部電極の間の電圧ポテンシャルを表わす波形３６０８は、形状がトランスデューサの出力により近く、形状の差がより小さいため、入力信号帯域幅と出力信号帯域幅はよりよく一致し、熱でのエネルギーの損失が少なくなる。実施形態では、送信ドライバの駆動インピーダンスは、エネルギー損失を低減するように最適化される。別の言い方をすると、送信ドライバのインピーダンスは、熱散逸および目標時間内の十分な電圧整定のために必要とされる時定数に関して最適に、圧電素子を駆動するよう設計される。

実施形態において、イメージャ１２０は、高調波撮像技術を使ってもよく、ここで、高調波撮像とは、膜の基本周波数で圧力波を送信し、膜の第二またはより高次の高調波周波数で反射圧力波を受信することをいう。一般に、第二またはより高次の高調波周波数での反射波に基づく画像は、基本周波数での反射波に基づく画像よりも高い品質を有する。送信波形の対称性は、送信波の第二またはより高次の高調波成分を抑制でき、よって、これらの成分の、反射波における第二またはより高次の高調波との干渉を低減でき、高調波撮像技術の画質を高める。実施形態において、送信波における第二またはより高次の高調波を低減するために、波形３３００は、50%のデューティーサイクルを有していてもよい。

図２０～図２９において、アレイは、複数のライン・ユニットを含んでいてもよく、各ライン・ユニットは、互いに電気的に結合された複数の圧電素子を含む。実施形態において、ライン・ユニットは、位相差（または同等だが、遅延）を有する複数のパルスで駆動されてもよい。位相を調整することにより、結果として得られる圧力波はある角度にステアリングされうる。これはビームフォーミングと称される。

図３７Ａは、本開示の実施形態による、トランスデューサの方位角軸に沿った空間位置の関数として、送信圧力波の振幅のプロットを示している。アレイ内の圧電素子が二次元に配列され、Y方向の列上の圧電素子どうしが接続され、X方向に沿って多数の列を有する場合、X方向は方位角（azimuth）方向として知られ、Y方向は仰角（elevation）方向として知られる。図３７Ａに示されるように、送信圧力波は、メインローブおよび複数のサイドローブを含む。メインローブは、組織目標をスキャンし、高い圧力振幅をもつために使用されうる。サイドローブは、より低い振幅をもつが、画像の品質を低下させてしまう。よって、それらの振幅を減少させることが望ましい。

図３７Ｂは、本開示の実施形態によるアポダイゼーション・プロセスのためのさまざまな型の窓を示している。図３７Ｂにおいて、x軸は、アクティブ窓の中心における圧電素子に対する圧電素子の位置を表わし、y軸は、振幅（または圧電素子に加えられる重み）を表わす。図示されるように、長方形窓３７２０については、送信線のいずれにも重み付けは与えられない、すなわち、それらはすべて一様な振幅（すなわち、記号的に1）である。他方、ハミング窓３７２２によって示されるような重み付け関数が実装される場合、中央の諸線は、端の線よりも大きな重み付けを得る。たとえば、図３Ｂのトランスデューサ・タイル２１０にハミング窓３７２２を適用するために、左端の列の圧電素子（図３７Ｂにおいて－Nと記される）および右端の列の圧電素子（図３７Ｂにおいて、Nと表記される）は、最も低い重みを有していてもよく、一方、中央の列の圧電素子は、最も高い重みを有していてもよい。このプロセスはアポダイゼーションとして知られている。実施形態において、図示されるハミング窓３７２２は単に一例であることが意図されているだけであるところ、さまざまな型の窓の重み付けが適用されうる。実施形態において、アポダイゼーションは、デジタル‐アナログ変換器（DAC）を用いることによって、または同じ駆動レベルを保持するがライン上のピクセル数を減らすことによって、異なるラインについて異なるように送信ドライバ出力駆動レベルをスケーリングするなどの、多様な手段によって実装されうる。正味の効果は、アポダイゼーションの使用によってサイドローブ・レベルが低減できるということであり、ここで、送信ドライブの重み付けは、活性化された送信開口内において特定のラインがどこに位置されているかに基づいて変わる。

実施形態において、パルスまたは波形の電圧の低下は、トランスデューサ表面の温度を低下させることができる。あるいはまた、所与の最大許容トランスデューサ表面温度について、より低い電圧で動作するトランスデューサのほうが、よりよいプローブ性能をもたらし、よりよい品質の画像をもたらしうる。たとえば、192個の圧電素子をもつプローブについて、電力消費を低減するために、プローブの一部（すなわち、圧電素子の部分集合）のみを使って送信圧力波が生成されてもよく、残りの素子はマルチプレクサを使って時間的に順次走査される。よって、従来のシステムでは、温度上昇を制限するために、任意の時点において、トランスデューサ素子の一部のみが使用されうる。対照的に、実施形態では、より低電圧のプローブは、より多くの圧電素子を同時にアドレス指定することを可能にし、これにより、画像のフレームレートを増加させ、画像品質を高めることができる。受信信号がLNAを使って増幅される受信経路でもかなりの電力が消費される。イメージング・システムは典型的には多数の受信チャネルを使い、受信チャネル毎に増幅器を備える。実施形態では、温度データを使用して、電力を節約し、温度を低下させるために、いくつかの受信チャネルをオフにすることができる。

実施形態において、アポダイゼーションは、窓関数に従って各ライン・ユニット内の圧電素子の数を変化させることによって達成されうる。実施形態において、そのような窓近似は、ライン上の圧電素子の数を電子的に制御することによって、またはトランスデューサ・アレイを、必要な数の素子をもって結線することによって達成されてもよい。

一般に、プローブによって発生する熱は、送信パルス／波形のパルス持続時間の関数でありうる。一般に、よりよい信号対雑音比（SNR）で圧力波を目標内に深く浸透させるために、圧電素子は長いパルス列を必要とすることがある。しかしながら、これはまた、軸方向分解能を低下させ、圧電素子においてより多くの熱を発生させる。よって、従来のシステムでは、発せられるパルスの数は少なく、時には１または２である。より長いパルスは、より多くの熱エネルギーを生成しうるので、従来のシステムにおける使用は非実用的である。対照的に、実施形態では、パルスおよび波形３３００および３４００は、かなり低いピーク値をもつことができ、これは、長いパルス列、チャープまたは他の符号化信号伝達の使用を可能にしうる。実施形態において、より長いパルス列は、軸方向（axial）分解能を低下させない。受信器において、波形を圧縮して分解能を回復するために、整合フィルタリングが実行されるからである。この技術は、よりよい信号対雑音比を可能にし、信号をより深く体内に浸透させ、体内のより深い目標の高品質な撮像を許容する。

実施形態において、ポリジメチルシロキサン（PDMS）または他のインピーダンス整合材料の層が、図４～図１９のトランスデューサ素子の上にスピンされてもよい。この層は、トランスデューサ素子と人体との間のインピーダンス整合を改善し、それにより、トランスデューサ素子と人体との間の界面における圧力波の反射または損失が低減されうる。

図２０～図２９において、y方向（またはx方向）においてピクセルを接続することによって複数のライン・ユニットが生成されてもよく、ここで、一つのライン・ユニット（または等価だが、ライン要素）は、互いに電気的に接続されている複数の圧電素子を指す。実施形態において、一つまたは複数のライン・ユニットは、x方向に沿って圧電素子を接続することによっても生成されることもできる。実施形態において、ライン・ユニット内の圧電素子は、固定結線されてもよい。

図１８Ａとの関連で論じたように、各圧電素子１８０６は、回路１８４２に電気的に結合されてもよく、すなわち、トランシーバ基板１８０２内の圧電素子の数は、ASICチップ１８０４内の回路１８４２の数と同じである。そのような場合、各列（または行）内の圧電素子の電気的接続は、電子的に行なわれてもよく、すなわち、列（または行）内の電極を接続するための固定結線導体（たとえば２００７）は、電子的なスイッチによって置き換えられる。別の言い方をすると、ライン・イメージャ／ユニット内の圧電素子は、互いに電子的に接続されてもよい。電子制御されたライン・イメージャの場合、ライン・イメージャ／ユニットは、二次元マトリクス・アレイの各圧電素子を、制御回路の二次元アレイのうちの対応する制御回路（たとえば１８４２）に接続することによって構築されてもよく、ここで、制御回路は、ピクセルに空間的に近接して位置される。ライン要素を作成するために、ピクセルの列（または行）を制御する多数のドライバが、電子的にオンにされてもよい。実施形態において、各ライン・イメージャ／ユニット内のドライバの数は、プログラム制御のもとで電気的に修正されることができ、電子的に調整可能である、すなわち、圧電素子を有するライン・イメージャは、電気的に構成可能である。

実施形態において、各ピクセルのより小さいキャパシタンスは、ドライバとピクセルの間の他の等化（equalizing）要素なしに、分散駆動回路によって効率的に駆動でき、非常に大きなライン・キャパシタンスを駆動することの困難をなくす。実施形態において、ドライバ最適化は、立ち上がりエッジおよび立ち下がりエッジにおける対称性を許容し、送信出力におけるよりよい線形性を許容し、高調波撮像を可能にする。（対称性は、図３３および図３４との関連で述べた。）実施形態において、電子制御は、プログラム可能な開口サイズ、送信アポダイゼーション、および水平または垂直ステアリング制御を許容してもよく、これらはみな、画質を改善しうる。実施形態において、電子制御のもとで構成可能なライン・イメージャ／ユニットは、プログラム制御のもとで電気的に修正されてもよい。たとえば、y方向において、より少数の接続された素子が望まれる場合、その数は、ソフトウェア制御によって調整されてもよく、制御電子回路または圧電アレイを再スピンする（re-spin）必要がない。

実施形態において、各ライン・ユニットはいくつかのサブユニットから構成され、各サブユニットに対して別個の制御があるよう設計されてもよい。これらのサブユニットの利点は、単一の外部送信ドライバを使ってライン・ユニットのための大きな容量性負荷を駆動することの困難を軽減しうることである。たとえば、列内の圧電素子全体を含む一つのライン・ユニットの代わりに二つのライン・ユニットが作成される場合、二つの異なる送信ドライバ（たとえば２８１６）が用いられてもよく、各送信ドライバは、フル・ライン・ユニットの負荷の半分を制御しうる。また、一つのドライバが使用される場合であっても、ライン・ユニットの前半部分とライン・ユニットの後半部分を別々に駆動することにより、ライン・ユニットの両端への、より低い抵抗の接続のため、駆動状態が改善されうる。

実施形態において、ライン・ユニットの長さおよび配向の両方が制御されてもよい。たとえば、図２０～図２９において、ライン・ユニットは、xおよびy方向の両方に配置されてもよい。例として、図３０において、列に沿ったO電極（たとえば、２００３－１１～２００３－ｎ１）が一つのライン・ユニットを形成するよう電気的に結合されてもよく、他の列のO電極は電気的に結合されて、x方向に沿って延びるn個のライン・ユニットを形成してもよい。より具体的には、x方向に沿って延在する諸ライン・ユニットは、n個のO電極（２００３－１２～２００３－１ｎ），…，（２００３－ｎ２～２００３－ｎｎ）を含む。実施形態において、直交方向に沿った諸ライン・ユニットの配置は、ASICチップ内の電気回路を制御することによって可能でありうる。

図２０～図３０において、各圧電素子は、二つ以上の上部（XおよびT）電極を含んでいてもよい。実施形態において、これらの上部電極の下にある圧電層は、同じ方向または反対方向にポーリングされてもよい。多重ポーリング方向は、適切な印加された信号電場と組み合わされるとき、トランスデューサの送信および受信感度における改善を生じ、また、より広い帯域幅を可能にする追加的な共振を生じうる。

図２０～図３０において、各アレイは、圧電素子の下に配置された一つまたは複数の膜を有していてもよい。実施形態において、膜は、複数の振動モードを有してもよい。実施形態において、一つの膜はある周波数での基本モードで振動してもよく、別の膜は、異なるポーリング方向とともに膜設計および電極の相対配置によって決定される異なる周波数で振動してもよい。実施形態において、複数の膜は、同じ電極集合によって駆動されてもよく、それぞれの膜は、異なる基本周波数を有していてもよい。実施形態において、それぞれの膜は、広い範囲の周波数に応答してもよく、その帯域幅を増加させる。また、異なるポーリング方向を有するそのようなトランスデューサは、高帯域幅トランスデューサを可能にする一方で、送信および受信感度を増加させる助けとなりうる。

図２２、図２４、図２５において、列内のX（またはT）電極は、導体に電気的に結合されてもよい。実施形態において、これらの導体は、一つの共通導体に電気的に結合されてもよい。たとえば、図２２において、導体２００８－１～２２０８－ｎは一つの共通導体ラインに電気的に結合されてもよく、それにより、アレイ２２００内のすべてのT電極が接地または共通のDCバイアス電圧に接続されうる。

図２０～図２９では、各アレイは、二次元アレイに配置された圧電素子を含んでいてもよく、x方向の素子数はy方向の素子数と同じであってもよい。しかしながら、x方向の素子数がy方向の素子数と異なっていてもよいことは、当業者には明白であるはずである。

実施形態において、トランスデューサ基板（１８０２など）に結合されたASICチップ（１８０４など）は、動作中に人体に対向する撮像装置１２０の表面温度を測定する温度センサーを含んでいてもよい。実施形態において、最高許容温度が調節されてもよく、この調節は、温度が許容可能な上限を超えて上昇するべきでないため、撮像デバイスの機能性を制限することある。実施形態において、この温度情報は、画質を改善するために使われてもよい。たとえば、温度が最大許容限界を下回る場合、改善された品質の画像のためにノイズを低減し、システム信号対雑音比を改善するよう、増幅器においてさらなる電力が消費されてもよい。

実施形態において、撮像装置１２０によって消費される電力は、同時に駆動されるライン・ユニットの数が増加するにつれて増加する。撮像装置１２０内のすべてのライン・ユニットは、開口全体からの圧力波の送信を完了するよう駆動される必要があることがある。一度に圧力波を送信し、待機し、反射エコーを受信するために数個のライン・ユニットしか駆動されない場合、開口全体に対して諸ライン・ユニット全体を駆動する１サイクルを完了するのにより多くの時間がかかり、１秒あたりに画像が撮影される速度（フレームレート）が低下する。この速度を改善するためには、一度により多くのライン・ユニットが駆動される必要がある。実施形態において、温度の情報は、撮像装置１２０がフレームレートを改善するためにより多くのラインを駆動することを許容しうる。

図２０～図３０において、各圧電素子は、一つの下部電極（O）および一つまたは複数の上部電極（XおよびT）を有し、二つ以上の共振周波数を有していてもよい。たとえば、図２５の各圧電素子２５０２は、一つの下部電極（O）および二つの上部電極を有していてもよく、第一の上部電極および下部電極（O）が第一の周波数f1に応答してもよく、第二の上部電極および下部電極（O）がf1とは異なっていてもよい第二の周波数f2に応答してもよい。

実施形態において、受信モード中に発生する電荷は、１８１１、２８１０、２８１４、２９１０、２９１４、３０１０、３０１６、３１２８および３２２８などの増幅器に転送される。次いで、増幅された信号は、さまざまな電気コンポーネントによってさらに処理されうる。よって、増幅器１８１１、２８１０、２８１４、２９１０、２９１４、３０１０、３０１６、３１２８、および３２２８のそれぞれが、電荷信号を処理する一つまたは複数の電気コンポーネント／回路を指すこと、すなわち、各増幅器が、電荷信号を処理するための一つまたは複数の電気コンポーネント／回路を象徴的に表わしていることは、当業者には明白であるはずである。

図３８は、本開示の実施形態による撮像組立体３８００の概略図を示している。図示されるように、撮像組立体３８００は、圧電素子（図３８には示さず）を有するトランシーバ基板３８０１；トランシーバ基板３８０１に電気的に結合されたASICチップ３８０２；ASICチップ３８０２に電気的に結合された受信器マルチプレクサ３８２０；受信器アナログフロントエンド（AFE）３８３０；ASICチップ３８０２に電気的に結合された送信器マルチプレクサ３８２４；および第二のマルチプレクサ３８２４に電気的に結合された送信ビームフォーマー３８３４を含んでいてもよい。実施形態において、ASICチップ３８０２は、トランシーバ基板３８０１内の複数の圧電素子に接続され、それを駆動するように構成された複数の回路３８０４を含んでいてもよい。実施形態では、各回路３８０４は、LNAのような受信器増幅器（または単に増幅器）３８０６と、圧電素子に信号を送信するための送信ドライバ３８０８と、増幅器３８０６と送信ドライバ３８０８との間でトグルするスイッチ３８１０とを含んでもよい。それらの増幅器は、プログラム可能な利得と、感知される必要がある圧電素子にそれらを接続する手段とを有していてもよい。送信ドライバは、それらのインピーダンスを最適化する手段と、駆動される圧電素子に接続されるための手段とを有する。

実施形態において、受信器マルチプレクサ３８２０は、複数のスイッチ３８２２を含んでいてもよく、受信器AFE ３８３０は、複数の増幅器３８３２を含んでいてもよい。実施形態において、スイッチ３８２２のそれぞれは、回路３８０４を増幅器３８３２に／から電気的に接続／切断することができる。実施形態において、送信器マルチプレクサ３８２４は、複数のスイッチ３８２６を含んでいてもよく、送信ビームフォーマー３８３４は、複数の送信ドライバ３８３６と、さまざまなドライバの送信ドライバ波形間の相対的遅延を制御するための図示されていない他の回路と、各送信ドライバについての周波数およびパルス数を制御するための図示されていない他の回路とを含んでもよい。実施形態では、スイッチ３８２６のそれぞれは、送信動作中にオンになり、回路３８０４に接続され、一方、スイッチ３８２２はオフになり、一方、スイッチ３８１０が送信ドライバ３８０８に接続される。同様に、受信動作中、スイッチ３８２６は、スイッチ３８２２がオンの間にオフになり、一方、スイッチ３８１０は増幅器３８０６に接続される。

実施形態において、スイッチ３８１０は、送信モードの間は送信ドライバ３８０８にトグルされ、受信モードの間は増幅器３８０６にトグルされてもよい。実施形態において、スイッチ３８２２の一部は、対応する回路３８０４が受信モードに設定されうるよう、閉じられてもよい。同様に、スイッチ３８２６の一部は、対応する回路３８０４が送信モードに設定されうるよう、閉じられてもよい。スイッチ３８２２の一部とスイッチ３８２６の一部とが同時に閉じられることができるので、イメージャ組立体は、送信モードと受信モードの両方で同時に動作させることができる。また、受信器マルチプレクサ３８２０および送信器マルチプレクサ３８２４は、ASICピンの数を減少させる。実施形態において、受信器マルチプレクサ３８２０、受信器AFE ３８３０、送信器マルチプレクサ３８２４、および送信機ビームフォーマー３８３４は、図２の回路２１５に含まれてもよい。

実施形態において、各圧電体は二つより多くの電極を有していてもよく、一方の電極は、圧力波を発生させるために送信モードにあってもよく、同時に他方の電極は受信モードにあって電荷を生じさせてもよい。送信および受信モードのこの同時動作は、三次元撮像を許容しうる。

本発明はさまざまな変形および代替形態が可能であるが、その具体的な例を図面に示し、本明細書で詳細に記載してきた。しかしながら、本発明が開示された特定の形に限定されるものではなく、逆に、本発明は、添付の請求項の範囲内にはいるあらゆる修正、均等物および代替物をカバーするものであることを理解しておくべきである。

いくつかの態様を記載しておく。
〔態様１〕
トランスデューサであって：
圧電素子の二次元アレイであって、各圧電素子は少なくとも一つのサブ圧電素子を含み：
圧電層；
前記圧電層の下側に配置された下部電極；および
前記圧電層の上側に配置された第一の上部電極を有する、圧電素子の二次元アレイと；
第一の導体とを有しており、前記二次元アレイの第一の列内の圧電素子の一部の前記第一の上部電極は前記第一の導体に電気的に結合されている、
トランスデューサ。
〔態様２〕
前記圧電素子が、幅が広い周波数応答を示す複数の振動モードをもつ、態様１記載のトランスデューサ。
〔態様３〕
前記二次元アレイの列内の前記圧電素子のそれぞれの下部電極が導体に接続され、それらの導体がさらに第一の列において一緒に接続される、態様２記載のトランスデューサ。
〔態様４〕
前記圧電素子が複数の列になっており、列内のすべての圧電素子の下部電極は導体に接続され、異なる列についての下部電極に接続される導体は別個であり、すべての列のすべての圧電素子の上部電極は一緒に接続される、態様３記載のトランスデューサ。
〔態様５〕
各圧電素子は第一および第二のサブ圧電素子を含み、前記第一および第二のサブ圧電素子のそれぞれは上部電極および下部電極を含み、前記第一のサブ圧電素子の下部電極は前記第二のサブ圧電素子の下部電極に電気的に結合されており、列内のすべての第一のサブ圧電素子の上部電極を導体が接続しており、同じ列内の前記第二のサブ圧電素子のすべての上部電極を別の導体が接続しており、下部電極を接続する導体は前記アレイ内のすべての圧電素子に接続されている、態様１記載のトランスデューサ。
〔態様６〕
各圧電素子は第一および第二のサブ圧電素子を含み、前記第一および第二のサブ圧電素子のそれぞれは上部電極および下部電極を含み、前記第一のサブ圧電素子の下部電極は前記第二のサブ圧電素子の下部電極に電気的に結合されており、前記第一のサブ圧電素子の上部電極は前記第二のサブ圧電素子の上部電極に電気的に結合されている、態様１記載のトランスデューサ。
〔態様７〕
前記第一および第二のサブ圧電素子のそれぞれがさらに追加的な上部電極を含み、前記第一のサブ圧電素子の追加的な上部電極が、前記第二のサブ圧電素子の追加的な上部電極に電気的に結合されている、態様６記載のトランスデューサ。
〔態様８〕
第二の導体をさらに有しており、前記二次元アレイの第二の列内の圧電素子の部分の前記第一の上部電極は前記第二の導体に電気的に結合されており、
前記第一の導体は前記第二の導体に電気的に結合されている、
態様１記載のトランスデューサ。
〔態様９〕
前記二次元アレイの各圧電素子が、前記圧電層の上面に配置された第二の上部電極をさらに有しており、当該トランスデューサが：
第二の導体をさらに有しており、前記二次元アレイの第一の列内の圧電素子の集合の前記第二の上部電極は前記第二の導体に電気的に結合されている、
態様１記載のトランスデューサ。
〔態様１０〕
前記第一および第二の上部電極のそれぞれが環状形状をもち、前記第二の上部電極が前記第一の上部電極を囲んでいる、態様９記載のトランスデューサ。
〔態様１１〕
第三の導体をさらに有しており、前記二次元アレイの第二の列内の圧電素子の部分の前記第二の上部電極は前記第三の導体に電気的に結合されており、
前記第三の導体は前記第一の列の前記第二の導体に電気的に結合されている、第一の列および第二の列の第一の導体も電気的に結合されている、
態様９記載のトランスデューサ。
〔態様１２〕
前記第一の上部電極の下の前記圧電層の第一の部分が第一の向きにポーリングされており、前記第二の上部電極の下の前記圧電層の第二の部分が前記第一の向きとは逆の第二の向きにポーリングされている、態様９記載のトランスデューサ。
〔態様１３〕
圧電素子の前記二次元アレイの各圧電素子が、前記圧電層の上面に配置された第二の上部電極をさらに有しており、前記二次元アレイの列内の圧電素子の部分の前記第一および第二の上部電極は前記第一の導体に電気的に結合されており、下部電極は、前記アレイ内の各圧電素子のための別個の導体に接続されている、態様１記載のトランスデューサ。
〔態様１４〕
前記第一の上部電極と下部電極からなる第一のサブ圧電素子は、第二の上部電極と下部電極からなるサブ圧電素子と比べて異なる周波数特性をもち、複合素子についての、より広い帯域幅を許容する、態様１３記載のトランスデューサ。
〔態様１５〕
列内のすべての圧電素子が、その列についての共通の導体と一緒に接続され、すべての圧電素子のすべての上部電極が、共通の導体を使って一緒に結びつけられて、DC電圧に接続される、態様１４記載のトランスデューサ。
〔態様１６〕
前記列内のすべての圧電素子の下部電極は、送信動作の間は、さらに送信ドライバに接続されている導体に接続されており、下部電極は、受信動作モードでは受信増幅器に接続される、態様１４記載のトランスデューサ。
〔態様１７〕
前記下部電極は、送信動作の間は送信ドライバに、受信動作の間は受信増幅器に接続される、態様１５記載のトランスデューサ。
〔態様１８〕
圧電素子の前記二次元アレイの各圧電素子はさらに、前記圧電層の上面に配置された第二、第三および第四の上部電極を有し、前記二次元アレイの前記第一の列内の圧電素子の前記集合の前記第二の上部電極は前記第一の導体に電気的に結合され、当該トランスデューサはさらに：
第二の導体を有し、前記二次元アレイの第一の列内の圧電素子の部分の前記第三および第四の上部電極は前記第二の導体に電気的に結合される、
態様１記載のトランスデューサ。
〔態様１９〕
第三の導体であって、前記二次元アレイの第二の列内の圧電素子の部分の前記第一および第二の上部電極は前記第三の導体に電気的に結合される、第三の導体と；
第四の導体であって、前記二次元アレイの第二の列内の圧電素子の部分の前記第三および第四の上部電極は前記第四の導体に電気的に結合される、第四の導体とをさらに有しており、
前記第一の導体は前記第三の導体に電気的に結合され、前記第二の導体は前記第四の導体に電気的に結合されている、
態様１８記載のトランスデューサ。
〔態様２０〕
各圧電素子は第一および第二のサブ圧電素子を含み、前記第一および第二のサブ圧電素子のそれぞれは上部電極および下部電極を含み、前記第一のサブ圧電素子の下部電極は前記第二のサブ圧電素子の下部電極に電気的に結合され、列内のすべての第一の圧電素子の上部電極を導体が接続し、行内の前記第二のサブ圧電素子のすべての上部電極を別の導体が接続し、下部電極を接続している導体は、前記アレイ内のすべての圧電素子に接続されている、態様１記載のトランスデューサ。
〔態様２１〕
第一のサブ圧電素子からなる各列が受信器に接続され、第二のサブ圧電素子からなる別の列が、送信モードまたは受信モードにおいて交互に動作させられる、態様５記載のトランスデューサ。
〔態様２２〕
第一のサブ圧電素子からなる各行が受信器に接続され、第二のサブ圧電素子からなる別の列が、送信モードまたは受信モードにおいて交互に動作させられる、態様２０記載のトランスデューサ。
〔態様２３〕
送信ドライバ回路のアレイを有する特定用途向け集積回路（ASIC）チップをさらに有しており、各送信ドライバ回路は、圧電素子の前記二次元アレイの対応する圧電素子の下部電極に電気的に結合されており、
前記ASICチップにおける送信ドライバ回路の数は圧電素子の前記二次元アレイにおける前記圧電素子の数と同じである、
態様１記載のトランスデューサ。
〔態様２４〕
前記圧電素子の前記二次元アレイが配置される基板をさらに有しており、
前記第一の導体は前記基板およびASICチップの少なくとも一方に堆積された金属導体層である、
態様２３記載のトランスデューサ。
〔態様２５〕
前記圧電素子によって送信される圧力波の一部を吸収するよう構成された、前記ASICチップ上に配置された層をさらに有する、
態様２３記載のトランスデューサ。
〔態様２６〕
各送信ドライバ回路が、単極性信号、マルチレベル信号およびチャープ信号のうちの少なくとも一つを送信するよう構成されている、態様２３記載のトランスデューサ。
〔態様２７〕
前記ASICチップが、圧電素子に信号を送信すること、圧電素子から信号を受信すること、圧電素子から受信された信号を増幅すること、圧電素子をポーリングすることおよび外部の電子システムと通信することのうちの少なくとも一つを実行する、態様２３記載のトランスデューサ。
〔態様２８〕
前記ASICチップが、一つまたは複数の相互接続バンプによって圧電素子の前記二次元アレイと統合されている、態様２３記載のトランスデューサ。
〔態様２９〕
前記ASICチップが、電荷感知モードで動作する低雑音増幅器（LNA）を含む、態様２３記載のトランスデューサ。
〔態様３０〕
前記LNAがプログラム可能な利得をもつ、態様２９記載のトランスデューサ。
〔態様３１〕
前記利得が、時間利得補償を提供するようリアルタイムで構成設定可能である、態様３０記載のトランスデューサ。
〔態様３２〕
前記ASICチップが通信のためにシリアル周辺インターフェース（SPI）モードを利用する、態様２３記載のトランスデューサ。
〔態様３３〕
前記ASICチップが少なくとも一つの送信信号線および少なくとも一つの受信信号線を含み、前記少なくとも一つの送信信号線および前記少なくとも一つの受信信号線が外部の電子装置との通信のための一本のワイヤ上で多重化される、態様３１記載のトランスデューサ。
〔態様３４〕
前記撮像デバイスの温度を測定するための少なくとも一つの温度センサーをさらに有する、
態様３１記載のトランスデューサ。
〔態様３５〕
前記ASICが低雑音増幅器（LNA）を含み、前記少なくとも一つの温度センサーから温度データを受信し、該温度データを使って、温度を下げるよう送信および受信動作を調整する、態様２５記載のトランスデューサ。
〔態様３６〕
一フレームにおいて送信される列の数が減らされる、態様３２記載のトランスデューサ。
〔態様３７〕
LNAおよびチャネル毎の他の受信回路からなる受信チャネルの数が、温度を下げるために電源を切ることによって減らされる、態様３５記載のトランスデューサ。
〔態様３８〕
温度を下げるためにフレームレートが減らされる、態様２６記載のトランスデューサ。
〔態様３９〕
前記送信ドライバ回路の一つが単極性である、態様２３記載のトランスデューサ。
〔態様４０〕
前記送信ドライバ回路の一つが、等しいオンおよびオフ時間と、対称的な立ち上がりおよび立ち下がり時間とをもつ信号を生成するよう構成されている、態様２３記載のトランスデューサ。
〔態様４１〕
前記送信ドライバの一つがプログラム可能であり、過剰な加熱なしにトランスデューサからの音響パワーを最大化するよう設計される、態様２３記載のトランスデューサ。
〔態様４２〕
前記圧電素子のうちの一つの圧電素子の形状が、前記圧電素子のうちの別の圧電素子の形状と異なる、態様１記載のトランスデューサ。
〔態様４３〕
前記圧電素子のうちの一つの圧電素子のサイズが、前記圧電素子のうちの別の圧電素子のサイズと異なる、態様１記載のトランスデューサ。
〔態様４４〕
前記圧電素子のそれぞれが、横モードで振動するpMUTである、態様１記載のトランスデューサ。
〔態様４５〕
撮像される対象に面する前記圧電アレイ上に配置され、前記圧電素子と撮像される物体との間のインピーダンス不整合を軽減するよう構成された層をさらに有する、
態様１記載のトランスデューサ。
〔態様４６〕
前記層が室温加硫（RTV）材料でできている、態様４５記載のトランスデューサ。
〔態様４７〕
前記層の厚さが前記圧電素子によって生成される圧力波の波長の四分の一である、態様４５記載のトランスデューサ。
〔態様４８〕
前記第一の導体が、動作中、DCバイアス電圧に電気的に結合される、態様１記載のトランスデューサ。
〔態様４９〕
前記下部電極が信号導体であり、送信回路および受信回路の一方に接続され、前記上部電極が接地を含むDCバイアス源に接続される、態様１記載のトランスデューサ。
〔態様５０〕
前記送信回路および受信回路のそれぞれが集積回路である、態様２９記載のトランスデューサ。
〔態様５１〕
撮像デバイスであって：
圧電素子の二次元アレイであって、圧電素子の前記二次元アレイの各圧電素子は少なくとも一つのサブ圧電素子を含み、
圧電層；
前記圧電層の下側に配置された下部電極；および
前記圧電層の上側に配置された第一および第二の上部電極を有する、二次元アレイと；
第一の導体であって、前記二次元アレイの第一の列内の圧電素子の一部の前記第一の上部電極は前記第一の導体に電気的に結合されている、第一の導体と；
前記第一の導体に電気的に結合され、前記第一の導体を通じて受信された信号を処理するよう構成された第一の電気回路と；
第二の導体であって、前記二次元アレイの第一の列内の圧電素子の一部の前記第二の上部電極は前記第二の導体に電気的に結合されている、第二の導体と；
第一の端部および第二の端部をもつスイッチであって、前記第一の端部は前記第二の導体に電気的に結合されている、スイッチと；
信号を処理するための第二の電気回路と；
前記第二の導体に信号を送るための送信ドライバとを有しており、前記スイッチの前記第二の端部は、前記第二の電気回路および前記送信ドライバの一方に選択的に結合される、
撮像デバイス。
〔態様５２〕
前記第一および第二の電気回路が低雑音増幅器を含む、態様５１記載の撮像デバイス。
〔態様５３〕
撮像デバイスであって：
圧電素子の二次元アレイであって、圧電素子の前記二次元アレイの各圧電素子は少なくとも一つのサブ圧電素子を含み、圧電層；前記圧電層の下側に配置された下部電極；および前記圧電層の上側に配置された第一および第二の上部電極を有する、二次元アレイと；
第一の導体であって、前記二次元アレイの第一の行内の圧電素子の一部の前記第一の上部電極は前記第一の導体に電気的に結合されている、第一の導体と；
前記第一の導体に電気的に結合され、前記第一の導体を通じて受信された信号を処理するよう構成された第一の電気回路と；
第二の導体であって、前記二次元アレイの第一の列内の圧電素子の一部の前記第二の上部電極は前記第二の導体に電気的に結合されている、第二の導体と；
第一の端部および第二の端部をもつスイッチであって、前記第一の端部は前記第二の導体に電気的に結合されている、スイッチと；
信号を処理するための第二の電気回路と；
前記第二の導体に信号を送るための送信ドライバとを有しており、前記スイッチの前記第二の端部は、前記第二の電気回路および前記送信ドライバの一方に選択的に結合される、
撮像デバイス。
〔態様５４〕
前記第一および第二の電気回路が低雑音増幅器を含む、態様５３記載の撮像デバイス。
〔態様５５〕
第一の基板および第二の基板を有する撮像デバイスであって、
前記第一の基板は：
圧電素子の二次元アレイを有し、圧電素子の前記二次元アレイの各圧電素子は：
圧電層と；
前記圧電層の下側に配置された下部電極と；
前記圧電層の上側に配置された第一および第二の上部電極と；
それぞれ前記第一および第二の上部電極に電気的に結合された第一および第二の導体とを有しており；
前記第二の基板は：
回路素子の二次元アレイを有し、回路素子の前記二次元アレイの各回路素子は：
圧電素子の前記第一の導体に電気的に結合され、前記第一の導体を通じて受領される信号を処理するよう構成された第一の電気回路と；
第一の端部および第二の端部をもつスイッチであって、前記第一の端部は圧電素子の前記第二の導体に電気的に結合されている、スイッチと；
信号を処理するための第二の電気回路と；
前記第二の導体に信号を送るための送信ドライバとを有しており、前記スイッチの前記第二の端部は、前記第二の電気回路および前記送信ドライバの一方に選択的に結合される、
撮像デバイス。
〔態様５６〕
複数の圧電素子を制御するための回路であって：
複数の圧電素子のうちの一つまたは複数に駆動信号を伝送するための第一の導体と；
前記複数の圧電素子のうちの一つまたは複数からセンサー信号を伝送するための第二の導体とを有しており、
前記複数の回路素子の各回路素子は：
前記第二の導体および圧電素子の第一の電極に電気的に結合された第一の端部をもつ第一のスイッチと；
第一の端部および第二の端部をもつ第二のスイッチであって、前記第二のスイッチの前記第一の端部は前記第一の導体に電気的に結合されている、第二のスイッチと；
前記第二のスイッチの前記第二の端部に電気的に結合され、前記第二のスイッチの前記第二の端部を通じて前記駆動信号を受信すると圧電素子の第一の電極に信号を送信するよう構成された送信ドライバと；
第一および第二の端部をもつ第三のスイッチであって、前記第三のスイッチの前記第一の端部は前記第二のスイッチの前記第二の端部に電気的に結合され、前記第三のスイッチの前記第二の端部は圧電素子の電極に電気的に結合される、
回路。
〔態様５７〕
前記第二の導体が、前記複数の圧電素子の動作中、DCバイアス電圧に電気的に結合される、態様５６記載の回路。
〔態様５８〕
第三の導体をさらに有しており、
前記複数の回路素子の各回路素子がさらに、第一の端部および第二の端部をもつ第四のスイッチを有しており、前記第四のスイッチの前記第一の端部は前記第三の導体に電気的に結合され、前記第四のスイッチの前記第二の端部は圧電素子の第三の電極に電気的に結合される、
態様５６記載の回路。
〔態様５９〕
前記第三の導体が、前記複数の圧電素子の動作中、DCバイアス電圧に電気的に結合される、態様５８記載の回路。
〔態様６０〕
前記第二の導体に電気的に結合され、前記第二の導体を通じて受領される信号を処理するよう構成された電気回路をさらに有する、
態様５６記載の回路。
〔態様６１〕
特定用途向け集積回路（ASIC）チップに電気的に結合されている圧電素子をポーリングする方法であって、前記圧電素子は、下部電極と、前記下部電極上に配置された圧電層と、前記圧電層上に配置された第一および第二の上部電極とを含み、当該方法は：
前記下部電極を接地に電気的に接続する段階と；
前記第一の上部電極に正電圧を印加する段階と；
前記第二の上部電極に負電圧を印加する段階と；
前記圧電素子を長時間にわたってある温度にさらし、それにより前記第一の上部電極の下にある前記圧電層の第一の部分が第一の向きにポーリングされ、前記第二の上部電極の下にある前記圧電層の第二の部分が前記第一の向きとは逆の第二の向きにポーリングされる、段階とを含む、
方法。
〔態様６２〕
撮像デバイスであって：
圧電素子の二次元アレイであって、各圧電素子は、少なくとも一つのサブ圧電素子を含み、
圧電層；
前記圧電層の下側に配置された下部電極；および
前記圧電層の上側に配置された第一の上部電極を有する、二次元アレイと；
圧電素子の前記二次元アレイを駆動するための回路のアレイを有する特定用途向け集積回路（ASIC）チップとを有しており、前記回路のそれぞれは対応する圧電素子に電気的に結合されており、
前記二次元アレイの第一の列内の圧電素子の一部を含む当該撮像デバイスの第一の列またはラインが、前記二次元アレイの前記第一の列内の圧電素子の前記一部を制御する前記回路の部分を同時にオンにすることによって形成される、
撮像デバイス。
〔態様６３〕
前記ASICチップにおける前記送信ドライバ回路の数が、圧電素子の前記二次元アレイにおける圧電素子の数以下である、態様６２記載の撮像デバイス。
〔態様６４〕
前記二次元アレイの第二の列内の圧電素子の一部を含む第二のラインが、前記二次元アレイの前記第二の列内の圧電素子の前記一部を制御する前記回路の部分をオンにすることによって形成され、前記第一のラインにおける圧電素子の数は前記第二のラインにおける圧電素子の数とは異なる、態様６２記載の撮像デバイス。
〔態様６５〕
当該イメージャの前記第一の列またはラインが、前記第一のラインにおける圧電素子が圧力波を発するよう前記第一のラインに電気信号を加える送信ドライバに結合される、態様６２記載の撮像デバイス。
〔態様６６〕
当該イメージャの前記第一の列またはラインが、前記第一のラインから電気信号を受領して該電気信号を処理する受信増幅器に結合される、態様６２記載の撮像デバイス。
〔態様６７〕
前記回路のそれぞれが受信増幅器を含み、
受信モードの間、前記回路の前記受信増幅器に電気的に結合され、前記受信増幅器からの信号を多重化するよう構成されたマルチプレクサをさらに有する、
態様６２記載の撮像デバイス。
〔態様６８〕
前記マルチプレクサに電気的に結合された受信器アナログフロントエンド（AFE）をさらに有する、
態様６７記載の撮像デバイス。
〔態様６９〕
前記回路のそれぞれが送信ドライバを含み、
送信モードの間、前記回路の前記送信ドライバに結合され、前記送信ドライバに送られるべき信号を多重化するよう構成されたマルチプレクサをさらに有する、
態様６２記載の撮像デバイス。
〔態様７０〕
前記マルチプレクサに電気的に結合された送信ビームフォーマーをさらに有する、
態様６９記載の撮像デバイス。
〔態様７１〕
前記送信ドライバのインピーダンスがプログラム可能であり、過剰な加熱なしにトランスデューサからの音響パワーを最大化するよう設計される、態様６９記載の撮像デバイス。
〔態様７２〕
第一の期間の間、当該イメージャのすべての列が送信ドライバによって駆動され、前記送信ドライバは、電子制御のもとにあるスイッチによって接続される一つまたは複数の集積回路上のいくつかの回路からなり、当該イメージャの各列は受信増幅器に接続され、前記増幅器はプログラム制御のもとにあるスイッチによって接続されるいくつかの回路からなる、態様６２記載の撮像デバイス。
〔態様７３〕
前記送信ドライバの諸部分がFPGAベースの送信ビームフォーマーにおいて実装される、態様６２記載の撮像デバイス。
〔態様７４〕
受信増幅器の諸部分が、時間利得増幅器、低域通過フィルタ、アナログ‐デジタル変換器、デジタル・デシメータおよびFPGAにインターフェースされる結果的なデジタル出力を含むアナログフロントエンドにおいて実装される、態様６２記載の撮像デバイス。
〔態様７５〕
前記圧電素子が、各圧電素子の振動の複数の周波数を含む帯域幅をもつ少なくとも一つの超音波波形を送信および受信するよう構成され、圧電素子からの圧力波の送信は、前記上部電極と下部電極の間での適切な時間期間の電圧パルスの印加によって達成される、態様１記載のトランスデューサ。
〔態様７６〕
前記圧電素子が、各圧電素子の振動の複数の周波数を含む帯域幅をもつ少なくとも一つの超音波波形を送信および受信するよう構成され、圧電素子からの圧力波の送信は、前記上部電極と下部電極の間での適切な時間期間の電圧パルスの印加によって達成される、態様２記載のトランスデューサ。
〔態様７７〕
当該トランスデューサが送信のみの機能をもつ、態様７６記載のトランスデューサ。
〔態様７８〕
AC駆動電圧の最大正振幅が正の5Vであり、最大負電圧が－5Vであり、両電圧は5%以内の公差をもつ公称値である、態様７６記載のトランスデューサ。
〔態様７９〕
追加的な列を備え、送信ドライバの振幅が該追加的な列については変わる、態様７６記載のトランスデューサ。

Claims (13)

1. 撮像デバイスであって：
   圧電素子の二次元アレイであって、各圧電素子は、少なくとも一つのサブ圧電素子を含み、
   圧電層；
   前記圧電層の下側に配置された下部電極；および
   前記圧電層の上側に配置された第一の上部電極を有する、二次元アレイと；
   圧電素子の前記二次元アレイを駆動するための回路のアレイを有する特定用途向け集積回路（ASIC）チップとを有しており、前記回路のそれぞれは対応する圧電素子に電気的に結合されており、
   前記二次元アレイの第一の列内の圧電素子の一部を含む当該撮像デバイスの第一の列またはラインが、前記二次元アレイの前記第一の列内の圧電素子の前記一部を制御する前記回路の部分を同時にオンにすることによって形成される、
   撮像デバイス。
2. 前記ASICチップにおける前記送信ドライバ回路の数が、圧電素子の前記二次元アレイにおける圧電素子の数以下である、請求項１記載の撮像デバイス。
3. 前記二次元アレイの第二の列内の圧電素子の一部を含む第二のラインが、前記二次元アレイの前記第二の列内の圧電素子の前記一部を制御する前記回路の部分をオンにすることによって形成され、前記第一のラインにおける圧電素子の数は前記第二のラインにおける圧電素子の数とは異なる、請求項１記載の撮像デバイス。
4. 当該イメージャの前記第一の列またはラインが、前記第一のラインにおける圧電素子が圧力波を発するよう前記第一のラインに電気信号を加える送信ドライバに結合される、請求項１記載の撮像デバイス。
5. 当該イメージャの前記第一の列またはラインが、前記第一のラインから電気信号を受領して該電気信号を処理する受信増幅器に結合される、請求項１記載の撮像デバイス。
6. 前記回路のそれぞれが受信増幅器を含み、
   受信モードの間、前記回路の前記受信増幅器に電気的に結合され、前記受信増幅器からの信号を多重化するよう構成されたマルチプレクサをさらに有する、
   請求項１記載の撮像デバイス。
7. 前記マルチプレクサに電気的に結合された受信器アナログフロントエンド（AFE）をさらに有する、
   請求項６記載の撮像デバイス。
8. 前記回路のそれぞれが送信ドライバを含み、
   送信モードの間、前記回路の前記送信ドライバに結合され、前記送信ドライバに送られるべき信号を多重化するよう構成されたマルチプレクサをさらに有する、
   請求項１記載の撮像デバイス。
9. 前記マルチプレクサに電気的に結合された送信ビームフォーマーをさらに有する、
   請求項８記載の撮像デバイス。
10. 前記送信ドライバのインピーダンスがプログラム可能であり、過剰な加熱なしにトランスデューサからの音響パワーを最大化するよう設計される、請求項８記載の撮像デバイス。
11. 第一の期間の間、当該イメージャのすべての列が送信ドライバによって駆動され、前記送信ドライバは、電子制御のもとにあるスイッチによって接続される一つまたは複数の集積回路上のいくつかの回路からなり、当該イメージャの各列は受信増幅器に接続され、前記増幅器はプログラム制御のもとにあるスイッチによって接続されるいくつかの回路からなる、請求項１記載の撮像デバイス。
12. 前記送信ドライバの諸部分がFPGAベースの送信ビームフォーマーにおいて実装される、請求項１記載の撮像デバイス。
13. 受信増幅器の諸部分が、時間利得増幅器、低域通過フィルタ、アナログ‐デジタル変換器、デジタル・デシメータおよびFPGAにインターフェースされる結果的なデジタル出力を含むアナログフロントエンドにおいて実装される、請求項１記載の撮像デバイス。

Images