CN110518016B - 间距可扩充立体nand存储器 - Google Patents

间距可扩充立体nand存储器 Download PDF

Info

Publication number
CN110518016B
CN110518016B CN201910382554.5A CN201910382554A CN110518016B CN 110518016 B CN110518016 B CN 110518016B CN 201910382554 A CN201910382554 A CN 201910382554A CN 110518016 B CN110518016 B CN 110518016B
Authority
CN
China
Prior art keywords
lines
channel
levels
word
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910382554.5A
Other languages
English (en)
Other versions
CN110518016A (zh
Inventor
龙翔澜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN110518016A publication Critical patent/CN110518016A/zh
Application granted granted Critical
Publication of CN110518016B publication Critical patent/CN110518016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种间距可扩充立体NAND存储器，该存储器包含与多个通道线阶层交错的多个字线阶层。多个水平的数据储存阶层设置于多个字线阶层与多个通道线阶层之间，数据储存阶层包含各自的多个数据储存区域阵列，位于多个字线阶层与多个通道线阶层中相邻阶层的多条字线和多条通道线的多个交叉点上。位于交叉点外部的各自的孔洞阵列设置于通道线阶层与字线阶层中。通道线与字线具有多个侧边，是通过底切刻蚀周界来定义，伴随着介于每个阶层中的通道线与字线之间的气隙或空隙。每一层中的字线、位线与数据储存节点是垂直自对准。

Description

间距可扩充立体NAND存储器
技术领域
本发明是有关于立体(3D)存储器结构，且特别有关于立体存储器。
背景技术
正在发展的集成电路存储器技术使单一集成电路上能储存愈来愈多数据。一种增加数据储存量的方式涉及立体存储器结构。具有许多存储单元平面的立体结构可以是复杂的。它们通常涉及制造技术，如可限制立体结构的密度的深沟槽与孔洞的形成。在一些垂直立体存储器结构中，例如即便沟槽与孔洞的制造技术提升，x-y方向的扩充仍有所限制，因为需要垂直通道或导体的侧壁上的电荷捕捉结构或其他存储单元结构。这些问题随着平面数量增加而增多，更加局限了一些立体结构的扩充性(scalability)。
有需要提供适用于快闪存储器与其他类型的存储器的立体存储器结构，其为可扩充的、提供高的密度且易于制造。
发明内容
此处描述一种可扩充的立体存储器结构。
描述一种存储器包含在字线方向延伸的多个字线阶层，其与在通道线方向延伸的多个通道线阶层交错。多个数据储存阶层，例如介电电荷捕捉数据储存阶层，设置于多个字线阶层与多个通道线阶层之间。数据储存阶层包含各自的多个数据储存区域阵列与交叉点外部的各自的孔洞阵列，数据储存区域阵列自对准(self-aligned)于相邻阶层的多条字线与多条通道线的交叉点上。此外，多个通道线阶层中的多条通道线相对于其他通道线自对准；且多个字线阶层中的多条字线相对于其他字线自对准。
尤其，字线是自对准的意义为：堆叠中字线的对准并非发生为制造过程中需要与其他阶层的字线光刻对准(lithographic alignment)的单独步骤。在此处描述的工艺中，字线的位置是通过用以定义字线的孔洞进行横向选择性刻蚀(lateral selectiveetching)的周界加以定义。此外，通道线是自对准的意义为：堆叠中通道线的对准并非发生为制造过程中需要与其他阶层的通道线光刻对准的单独步骤。在此处描述的工艺中，通道线的位置是通过用以定义通道线的孔洞进行横向选择性刻蚀的周界加以定义。
此外，数据储存区域是自对准的意义为：数据储存区域于交叉点的定位并非发生为制造过程中需要与字线和通道线光刻对准的单独步骤。在此处描述的工艺中，数据储存区域的位置是通过自对准的字线及通道线的交叉点加以定义。可选的，可通过这些相同孔洞进行额外的横向底切刻蚀以形成数据储存材料的岛(islands)，这些岛也是自对准，具有通过用以定义字线和通道线的孔洞进行横向选择性刻蚀的周界定义出的侧边。
描述一种有多个字线阶层的结构，字线阶层包含多条具有多个空隙以形成字线之间的接缝的字线。此外，描述一种有多个通道线阶层的结构，通道线阶层包含多条具有多个空隙以形成通道线之间的接缝的通道线。
描述一种结构，在此结构中，多个字线阶层中的多条字线具有多个介于交叉点之间的区域，介于交叉点之间的区域窄于交叉点内的区域。亦描述一种结构，在此结构中，多个通道线阶层中的多条通道线具有多个介于交叉点之间的区域，介于交叉点之间的区域窄于交叉点内的区域。在此处描述的数个实施例中，字线的侧边与通道线的侧边是底切刻蚀周界(undercut etch perimeters)(通过垂直孔洞进行横向选择性刻蚀而得)，这些侧边通过从孔洞阵列中的孔洞进行底切制成而相互间隔。
此外，描述一种用于制造此处描述的存储单元结构的工艺。在一实施例中，工艺包含：形成材料阶层堆叠，此堆叠包含通过电荷捕捉阶层分开的字线材料阶层与通道线材料阶层；在堆叠中刻蚀出多个通道线椭圆孔洞，这些通道线椭圆孔洞在通道线方向具有长轴；横向选择性刻蚀暴露于这些通道线椭圆孔洞中的通道线材料阶层，以在多个通道线材料阶层中形成通道线；不需要实质移除堆叠的至少部分其他阶层中的材料；在堆叠中刻蚀出多个字线椭圆孔洞，这些字线椭圆孔洞在字线方向具有长轴；横向选择性刻蚀暴露于这些字线椭圆孔洞中的字线材料阶层，以在多个字线材料阶层中形成字线，不需要实质移除堆叠的至少部分其他阶层中的材料；其中孔洞阵列包含通过结合通道线椭圆孔洞与字线椭圆孔洞形成的多个孔洞。
整体观之，所述的存储单元结构是在X-Y维度上可扩充的，此制造过程用以实现尺寸愈来愈小的特点。此外，此工艺仅涉及二个用于大量存储单元阶层的光刻步骤。
本发明的其他方向与优点可参照下列附图、实施方式与申请保护范围而加以了解。
附图说明
图1绘示此处描述的立体存储器阵列的局部简化立体透视图。
图2绘示图1的阵列的一剖面的简化示意图。
图3A、3B与图4-10通过绘示在制造此处描述的立体存储器阵列期间形成的次组件以描述制造方法。
图11绘示此处描述的立体存储器阵列结构于字线方向(X轴)上的截面图。
图12绘示此处描述的立体存储器阵列结构于通道线方向(Y轴)上的截面图。
图13绘示可用于制造此处描述的结构的制造方法的简化流程图。
图14绘示包含根据此处描述的数个实施例的立体堆叠水平薄膜、交叉点阵列的集成电路的简化方块图。
【附图标记说明】
101、102、103、104、105、106、562、564、566、666、766、1545、WLl、WL2、WL3：字线
111、112、113、114、115、116：通道线
121、122、123：电荷储存区域
130、132：阶梯式接触
131：译码器
133：位线译码器/感测放大器
302：字线材料底部阶层
304、306、308、310、314、316、318、320、324、326、328、330、334、336、338、340：介电层
312、332：通道线材料阶层
322、342、352：字线材料阶层
350：绝缘材料阶层
360、370、380、390：数据储存阶层
402、404、406、408、410、412、414、416、418、424、426、428、430、522、524、526、532、538、544、546、548、550、570：孔洞
502、567：卵形
510、512、514、516、712：通道线
511、513、515、517、519、547：填充材料
518：区域
565、576、578、580、582：空隙
595：孔洞阵列
1401、1402、1403、1404、1405、1406、1407、1408、1409：步骤
1501：集成电路
1505：数据总线
1510：控制逻辑
1520：方块
1530：总线
1540、1570：译码器
1560：存储器阵列
1565：全域线
1575：第一数据线
1580：感测放大器与写入缓冲电路
1585：第二数据线
1591：输入/输出电路
MC1、MC2、MC3、MC4：存储单元
ND1、ND2、ND3、ND4：NAND串列
具体实施方式
以下参照附图1-14详细说明本发明的数个实施例。
图1绘示根据此处描述的技术的立体存储器结构的透视图，为了描述本发明而简化图示。结构包含水平存储器阶层堆叠。堆叠包含多个字线阶层，在此示例中多个字线阶层包含第一字线阶层(字线101、102、103)与第二字线阶层(字线104、105、106)。字线阶层中的字线于字线方向(在此图中平行于X轴)上延伸。如同以下更详细讨论的，数个实施例中，可有多个空隙形成字线之间的多个接缝(气隙)。
图1中的水平存储器阶层堆叠亦包含多个通道线阶层，在此示例中多个通道线阶层包含第一通道线阶层(通道线111、112、113)与第二通道线阶层(通道线114、115、116)。通道线阶层中的通道线于通道线方向(在此图中平行于Y轴)上延伸。如同以下更详细讨论的，数个实施例中，可有多个空隙形成通道线之间的多个接缝(气隙)。
堆叠包含介于字线阶层与通道线阶层之间的电荷捕捉阶层。在此示例中，在对应的字线与通道线交叉点中的存储单元区域是示意性绘示，包含在字线101与相邻通道线111交叉点中的第一电荷捕捉阶层中的存储单元电荷储存区域121、在字线104与相邻通道线111交叉点中的第二电荷捕捉阶层中的存储单元电荷储存区域122、以及在字线104与相邻通道线114交叉点中的第三电荷捕捉阶层中的存储单元电荷储存区域123。
如图所示，每一字线阶层中的多条字线中的字线具有波浪式(wavy)侧边，此波浪式侧边是通过如以下描述的横向刻蚀工艺的周界而形成。波浪式侧边是对齐的，如此一来字线具有介于交叉点之间的区域，此区域窄于字线中位于交叉点上的区域。
此外，如图所示，每一通道线阶层中的多条通道线中的通道线具有波浪式侧边，此波浪式侧边是通过如以下描述的横向刻蚀工艺的周界而形成。波浪式侧边是对齐的，如此一来通道线具有介于交叉点之间的区域，此区域窄于通道线中位于交叉点上的区域。
在此处描述的实施例中，电荷捕捉阶层用于储存数据。电荷捕捉阶层可例如是多个层介电电荷捕捉结构，或多个层浮门(floating gate)电荷捕捉结构。类似图1的电荷捕捉存储器可为快闪存储器(flash memory)。
还可利用其他存储器技术，例如使用数据储存材料取代电荷捕捉层。例如，数据储存阶层可包含可程序化电阻(programmable resistance)技术，例如相变化存储器(phasechange memory)、金属氧化物存储器(metal oxide memory)等等。
在描述的实施例中，立体结构包含多个NAND串列于每个NAND存储器阶层中。示例仅绘示三个存储单元于每个串列中。典型的NAND结构的NAND串列包含串列选择栅极(string select gates)与接地选择栅极(ground select gates)(未绘示)。
字线阶层是耦接至阶梯式接触130或其他接触结构以和周边电路互连，包含用于字线、串列选择线与接地选择线的译码器131。同样地，通道线阶层是耦接至阶梯式接触132或其他接触结构以和周边电路互连，包含位线译码器/感测放大器133。
图2是图1的立体结构的一剖面的示意图。此示意图相当于包含通道线111和114的剖面。从而，第一阶层中的水平NAND串列包含字线101、102、103与通道线111交叉点上的存储单元，以及电荷储存区域121。第二阶层中的水平NAND串列包含字线104、105、106与通道线111交叉点上的存储单元。从而，可由此示例得知第一阶层与第二阶层中的存储单元共用一共同的通道线111。
第三阶层中的水平NAND串列包含字线104、105、106与通道线114交叉点上的存储单元。从而，可由此示例得知第二阶层与第三阶层中的存储单元共用共同的字线104、105、106。在其他实施例中，立体存储器结构包含字线104、105、106上方的另一字线阶层，在此情况中，第二平面与第三平面中的存储单元不共用相同字线。
一种制造如此处描述的立体存储器结构的工艺可参图3A、3B与图4-11加以理解。图3A绘示材料阶层堆叠形成的组件。示例中的材料阶层由下往上包含(在一些实施例中包含集成电路基板(未绘示))字线材料底部阶层302、设置于字线材料底部阶层302上的数据储存阶层360、通道线材料阶层312、设置于通道线材料阶层312上的数据储存阶层370、字线材料阶层322、设置于字线材料阶层322上的数据储存阶层380、设置于数据储存阶层380上的通道线材料阶层332、设置于通道线材料阶层332上的数据储存阶层390及设置于数据储存阶层390上的字线材料阶层342。
在适用于形成NAND快闪阵列的实施例中，阶层302、322、342中的字线材料可包含厚度约10纳米(nm)的钨(tungsten)或其他导电材料。厚度可根据结构的不同材料或不同导电性(conductance)规格而变动。采用的字线材料应选择兼容于采用的横向刻蚀法与后续步骤的材料，且是适合作为采用的存储器技术的字线材料。
此外，阶层312、332中的通道线材料可包含半导体，例如厚度约10纳米(nm)的硅(silicon)或多晶硅(polysilicon)。厚度可根据结构的不同材料或不同导电性规格而变动。通道线材料的半导体可为掺杂的(doped)或未掺杂的(undoped)以适用于通道线材料。可采用其他半导体。
数据储存阶层可包含多个介电层。在示例中，数据储存阶层360包含介电层304、306、308、310。数据储存阶层370包含介电层314、316、318、320。数据储存阶层380包含介电层324、326、328、330。数据储存阶层390包含介电层334、336、338、340。在代表性的数据储存结构中，介电层310、314、330、334可包含隧穿(tunneling)层，例如厚度约6纳米的氮氧化硅(silicon oxynitride)层或多层隧穿层。介电层308、316、328、336可包含电荷储存层，例如厚度约5.5纳米的氮化硅(silicon nitride)。介电层306、318、326、338可包含阻挡层，例如厚度约5.5纳米的氧化硅(silicon oxide)。此外，介电层304、320、324、340可包含厚度约3纳米的氧化铝(aluminum oxide)阻挡层。在此示例结构中，数据储存阶层具有大约20纳米的一厚度。在其他实施例中，还可采用其他数据储存结构。
图3B绘示制造过程的下一阶段之后的次组件。此下一阶段涉及刻蚀出结构的通道线椭圆孔洞阵列，通道线椭圆孔洞阵列具有在通道线方向(Y轴)上对齐的长轴。孔洞是椭圆的，或类似椭圆的，在此意义上，孔洞截面具有含长轴与短轴的拉长形状(oblong shapes)(包含长方形)，类似于那些用于此处描述的工艺中的椭圆形状孔洞。在图式中，孔洞是绘示为配置于图3A示例的堆叠中。孔洞阵列包含具有在通道线方向对齐的长轴的孔洞402、404、406、具有在通道线方向对齐的长轴的孔洞408、410、412、以及具有在通道线方向对齐的长轴的孔洞414、416、418。椭圆孔洞的形状使沿长轴(Y轴)的孔洞长度大于沿着短轴(X方向)的孔洞宽度，椭圆孔洞的形状使得孔洞如此处描述的样子分开，且压缩布局(1ayouts)。此孔洞刻蚀可使用具有光刻掩模以用孔洞形状定义出位置的反应式离子刻蚀(reactiveionetching)来实行。在此示例中，孔洞延伸通过堆叠至底层的基板。
图4绘示一可选的实施例，在此实施例中阶层堆叠提供分离的字线阶层而非存储单元共用字线阶层。从而，图4的结构类似于图3A的结构增加额外的字线材料阶层352与绝缘材料阶层350。图4中，与图3A相同的符号代表相同元件。阶层352可包含钨或如上述的其他适合的字线材料。阶层350可包含氧化硅或兼容于下列制造过程的其他材料。增加阶层352不会改变制造顺序。
此外，在示例中，阶层的数量提供以适于制造四个存储单元阶层。用于特定实施例中的存储单元阶层的数量可为更多。
图5绘示字线材料阶层322、通道线材料阶层312与数据储存阶层370中的孔洞阵列配置。在将要制造的组件中，这些阶层是排列为一层在另一层之上，且图中绘示的孔洞是相同孔洞。从而，图6绘示的孔洞具有与图5相同的符号。然而，在此示例中，如图5所示具有五排孔洞而非三排。因此，标出额外的椭圆孔洞424、430、428、426。
在图中，纹线代表将要形成通道线与字线的位置以及数据储存区域所在的交叉点。
图6绘示在横向底切刻蚀暴露于通道线椭圆孔洞中的通道线材料后的相同阶层312、370、322。横向刻蚀不会影响数据储存阶层370或字线材料阶层322。横向刻蚀大致以相同速度发生于通道线方向与其正交方向。在此图中绘示于数据储存阶层370上的卵形(例如502)代表通过通道线孔洞进行的通道线材料中的横向底切刻蚀周界。如同所见，在通道线方向通道线孔洞之间的间距小于在正交方向通道线孔洞之间的间距，横向底切刻蚀周界在通道线方向相交，且刻蚀使多条自对准通道线510、512、514、516形成于堆叠中的通道线材料阶层之中，多条通道线中的通道线之间有空隙。通道线材料的横向底切刻蚀周界形成为通道线的边缘。通道线是自对准的，在此意义上，堆叠中通道线的对准并非发生为制造过程中需要与其他阶层的通道线光刻对准的单独步骤。在此处描述的工艺中，通道线的位置是通过用以定义通道线的孔洞进行横向选择性刻蚀的周界加以定义。
选择性横向底切刻蚀可实行于使用氢氧化钾(potassium hydroxide)或氢氧化钠(sodium hydroxide)化学性刻蚀的多晶硅通道线阶层。
图7绘示额外的制造步骤后三个阶层(312、370、322)的结构。尤其是了产生图8的结构，通道线孔洞被第一次填充，例如使用有机平坦化材料(organic planarizationmaterial)。
然后，制造过程包含刻蚀出结构的具有在字线方向对齐的长轴的字线椭圆孔洞阵列。在此示例中，此字线方向是正交于通道线方向。字线椭圆孔洞包含具有在字线方向对齐的长轴的孔洞526、532、538、544、550。此外，其他字线椭圆孔洞是如绘示般对齐，包含具有在字线方向对齐的长轴的孔洞524、548，及具有在字线方向对齐的长轴的孔洞522、546。可使用光刻工艺刻蚀出字线孔洞，光刻工艺包含光刻胶(photoresist)、硅基底抗反射涂布(silicon based antireflection coating)与填充孔洞的有机平坦层。使用通过光刻工艺形成的掩模，反应式离子刻蚀可用于形成字线椭圆孔洞阵列。
图中亦绘示在字线椭圆孔洞的刻蚀、填充字线材料阶层322与数据储存阶层370中的通道线椭圆孔洞、以及填充通道线材料阶层312中的通道线之间的空隙(例如以填充材料511、513、515、517、519)后剩余的填充材料。
图8绘示额外的制造步骤后三个阶层(312、370、322)的结构，额外的制造步骤包含在暴露于字线椭圆孔洞中的字线材料阶层进行横向底切刻蚀。横向刻蚀不会影响数据储存阶层370、通道线阶层中的填充材料(511、513、515、517、519、547)或通道线。横向刻蚀大致以相同速度发生于字线方向与其正交方向。在此图中绘示于数据储存阶层370上的卵形(例如567)代表字线材料中的横向底切刻蚀周界。如同所见，在字线方向字线孔洞之间的间距小于在正交方向字线孔洞之间的间距，横向底切刻蚀周界在字线方向相交，且刻蚀使多条字线562、564形成。多条字线中的字线之间亦留有空隙(例如565)。如图所示，字线材料的横向底切刻蚀周界形成为字线的边缘。
字线是自对准的，在此意义上，堆叠中字线的对准并非发生为制造过程中需要与其他阶层的字线光刻对准的单独步骤。在此处描述的工艺中，字线的位置是通过用以定义字线的孔洞进行横向选择性刻蚀的周界加以定义。
字线材料(例如钨)的选择性横向底切刻蚀可使用氢氧化铵(ammoniumhydroxide)或过氧化氢(hydrogen peroxide)化学刻蚀加以实行。
图9绘示额外的制造步骤后的三个阶层(312、370、322)，额外的制造步骤涉及移除有机平坦层。此移除可使用氧(oxygen)或氮(nitrogen)等离子体加以实行，保留通道线阶层中的多条通道线510、512、514、516与字线阶层中的多条字线562、564。刻蚀通道线椭圆孔洞与字线椭圆孔洞而产生的孔洞(例如孔洞570)仍在数据储存阶层中。如同所见，数据储存材料留在通道线与字线的交叉点上。为了介电存储器材料而对数据储存材料进一步刻蚀是不必要的。在使用导电存储器材料的情况下，可运用额外的选择性横向底切刻蚀，使数据储存阶层分隔为自对准于交叉点的数据储存材料的岛。
图10绘示图9的结构经额外的制造步骤后，此额外的制造步骤包含使用原子层沉积(atomic layer deposition)或其他沉积技术于数据储存阶层中的孔洞的侧壁与通道线及字线的边缘上沉积厚度大约几
Figure GDA0003226350530000101
的氮化硅(silicon nitride)或其他介电质的薄膜。
此外，图10中，为了绘示通道线与字线交叉点中的数据储存区域(例如区域518)而将纹线从数据储存阶层370移除。在此示例中，数据储存区域是介电数据储存区域，且不需要物理性分开。从而，这些数据储存区域对应建立于通道线阶层与字线阶层之间的电场区，且因而在对这些类型的结构进行写入和擦除操作期间发生电荷隧穿。如图所示，堆叠中介于多个字线阶层与多个通道线阶层之间的数据储存阶层包含各自的数据储存区域阵列(如518)及在交叉点外部的各自的孔洞阵列(例如595)，数据储存区域阵列位于相邻的多个字线阶层与多个通道线阶层中的字线与通道线的交叉点上。
图11绘示以上述方法制造的结构的四个存储器平面，在字线方向(X轴)上的截面图，其旁边为简化的电路示意图。图中标出通道线512与字线566作为参照，以对应图11中的相同元件。此外，包含字线666的字线阶层设置于包含通道线512的通道线阶层下方。包含通道线712的通道线阶层设置于包含字线566的字线阶层上方。包含字线766的字线阶层设置于包含通道线712的通道线阶层上方。数据储存阶层设置于字线阶层与通道线阶层之间。在此示例中，数据储存阶层是介电电荷捕捉结构。第一数据储存阶层包含与字线阶层中的字线接触的阻挡介电质，在此示例中，包含氧化铝(aluminum oxide)层304与氧化硅(siliconoxide)层306。第一数据储存阶层包含电荷捕捉层308与接触叠加的通道线阶层中的通道线的隧穿层310。第二数据储存阶层具有类似的结构，包含氧化铝层320、氧化硅层318、电荷捕捉层316与隧穿层314。第三数据储存阶层包含氧化铝层324、氧化硅层326、电荷捕捉层328与隧穿层330。图中最后的数据储存阶层包含氧化铝层340、氧化硅层338、电荷捕捉层336与隧穿层334，隧穿层334接触包含通道线712的相邻通道线阶层。
如图所示，空隙(例如576、578)有时称作气隙(air gaps)，形成于通道线阶层中的通道线之间。空隙可由于制作期间的横向底切刻蚀与移除填充材料而形成，且包含工艺中获得的绝缘气体(insulating gas)。结果，空隙作为通道线之间的良绝缘体。在一些实施例中，介电质可通由孔洞而填充或部分填充空隙。
如图所示，图12的结构包含耦接至字线WL1的第一存储单元阶层中的三个NAND存储单元(例如MC1)，字线WL1对应字线666。耦接至字线WL1的存储单元亦具有第一通道线阶层中的通道线(例如512)中的通道。图示包含三个存储单元(例如MC2)，这三个存储单元具有第一通道线阶层中的通道线(例如512)中的通道。从而，在此示例中，第一存储单元平面与第二存储单元平面共用一共同的通道线阶层。第二阶层中的三个存储单元耦接至字线WL2，字线WL2对应字线566。
同样地，第二通道线阶层中另一行的三个存储单元(例如MC3)耦接至字线WL2与通道线(例如712)。第四存储单元阶层中的第四行存储单元(例如MC4)耦接至字线WL3与第二通道线阶层中的通道线(例如712)，且与第三存储单元阶层共用通道线。
在其他制造过程包含形成如图4所示的堆叠的实施例中，第二存储单元阶层与第三存储单元阶层中的存储单元具有独立字线。
图12绘示四个存储单元阶层在通道线方向的剖面，图12的剖面正交于图11所示的相同结构的剖面。相同的元件设为相同元件符号且不再重复叙述。在此图中，第二字线阶层中的字线(例如566)是绘示为其中具有空隙580、582。空隙可由于制作期间的横向底切刻蚀与移除填充材料而形成。结果，空隙作为通道线之间的良绝缘体。
在此剖面中，存储单元是配置为与共同的通道线(例如通道线材料阶层312形成的通道线)串联，例如在一NAND串列中。示意图绘示NAND串列NDl至ND4于四个存储单元阶层中的每一阶层。在一典型的实施例中，NAND串列可能具有，例如32个或64个存储单元，且还可实现为具有虚拟单元(dummy cells)、串列选择栅极(string select gates)与接地选择栅极(ground select gates)以帮助NAND元件运作。
在一代表性的实施例中，图11与图12所示的具有四个存储器平面的结构可为大约130纳米的高度，每一个存储器平面的厚度增为约30纳米。
在其他实施例中，介于通道线之间的空隙(例如576、578)与介于字线之间的空隙(例如580、582)可以绝缘材料填充，例如二氧化硅(silicon dioxide)，空隙也可作为通道线与字线之间的绝缘体。
图13绘示如此处描述的制造过程的简化流程图。根据图13的工艺，方法包含在集成电路或其他合适的基板上形成多个字线材料阶层、多个电荷储存阶层与多个通道线材料阶层的一堆叠(图3A、图4)，对应于将要制造的存储单元阶层(步骤1401)。接着，工艺包含刻蚀(图5)出在通道线方向具有长轴的第一椭圆孔洞阵列(步骤1402)。在形成第一椭圆孔洞阵列后，工艺包含横向刻蚀通道线材料阶层(图6)以形成通过多个阶层中的空隙分开的通道线(步骤1403)。在横向刻蚀通道线材料后，孔洞填充平坦化材料(步骤1404)。然后刻蚀出第二椭圆孔洞阵列(图7)，其在字线方向具有长轴(步骤1405)。为了形成字线阶层中的字线，通过第二椭圆孔洞阵列来实行第二横向底切刻蚀工艺(图8)(步骤1406)。在形成字线阶层中的字线后，移除填充材料(图9)，留下字线、通道线与数据储存阶层(步骤1407)。在移除填充材料后，为了一些需要隔离数据储存区域的数据储存材料类型，可通过剩余孔洞来针对数据储存阶层实行另一横向选择性刻蚀，以形成数据储存阶层中的自对准数据储存岛(self-aligned data storage islands)(步骤1408)。此横向选择性刻蚀可为了数据储存阶层中的不同材料而分步骤进行。接着，通过沉积介电质例如氮化硅(silicon nitride)使电荷储存阶层可在被孔洞暴露出的侧壁上排成一排(图10)(步骤1409)。在一些情况下，于步骤1409中沉积的介电质或之后沉积的另一介电质可填充或部分填充数据储存阶层、字线阶层与通道线阶层中的空隙。为了完成集成电路，接着实行后段(back-end-of-line)工艺。
通过这个包含水平的NAND存储阶层堆叠的工艺可形成一存储器，堆叠包含多个字线阶层、在通道线方向延伸的多个通道线阶层以及介于字线阶层与通道线阶层之间的数据储存阶层，多个字线阶层中的字线阶层各自包含在字线方向延伸的多条字线，字线之间具有空隙；多个通道线阶层中的通道线阶层各自包含在通道线方向延伸的多条通道线，通道线之间具有空隙；数据储存阶层包含位于对应的字线与通道线的交叉点上的存储单元区域。以此方式形成的存储器可具有孔洞阵列延伸通过设置于交叉点外部的堆叠。在以此方法形成的存储器中，堆叠中每个水平的存储器平面包含具有数据储存区域的存储单元，数据储存区域位于多个字线阶层与多个通道线阶层中相邻阶层的字线和通道线的交叉点上。
因此，描述一种用于包含堆叠的存储单元的立体存储器的制造过程，在此立体存储器中，数据储存结构形成于水平的字线与通道线上，而非形成于垂直的侧壁上。工艺仅涉及两个光刻步骤以形成存储器结构，包含以掩模定义第一椭圆孔洞阵列与第二椭圆孔洞阵列。可选地，横向底切刻蚀是用于形成字线与位线，以排除额外光刻步骤的需求。结构包含空隙，空隙在字线方向与通道线方向形成用于隔离的接缝使结构得以有良好的平面扩充(in-plane scaling)。
图14绘示集成电路1501的简化芯片方块图，集成电路1501包含立体堆叠的水平薄膜交叉点阵列，集成电路1501具有接触结构例如阶梯式接触，用于连接至装置上的周边电路。
在NAND阵列实施例中，SSL/GSL/行与阶层(或平面)译码器1540是通过接触结构耦接至配置于存储器阵列1560中的多条SSL/GSL线与字线1545。全域位线列/阶层译码器1570是耦接至多条全域线1565，多条全域线1565依序耦接至沿着存储器阵列1560中的列配置的NAND串列，用以自存储器阵列1560读取数据或使数据写入存储器阵列1560。总线1530将总线从控制逻辑1510供应至译码器1570与译码器1540。感测放大器与写入缓冲电路(programbuffer circuits)1580是耦接至列译码器1570，在此示例中是通过第一数据线1575。列译码器1570可包含电路，此电路用于选择性地施加写入与抑制电压(program and inhibitvoltages)至存储器中的位线以回应写入缓冲中的数据值(data value)。
从感测放大器/写入缓冲电路感测到的数据是通过第二数据线1585供应至输入/输出电路1591。
输入/输出电路159l将数据驱动至集成电路1501外部的目标。输入/输出数据与控制信号通过数据总线1505移动于输入/输出电路1591、控制逻辑1510与集成电路1501或集成电路1501内部或外部的其他数据来源上的输入/输出端口之间。集成电路1501内部或外部的其他数据来源，例如通用处理器或特殊应用电路，或被存储器阵列1560所支持的提供是统整合芯片(system-on-a-chip)功能的模组组合。
在图14绘示的示例中，控制逻辑1510使用偏压安排状态机(bias arrangementstate machine)来控制通过方块1520的电压供应器或供应源所产生或提供的供给电压，例如读取、擦除、验证和写入偏压。控制逻辑1510操作地(operatively)耦接至存储器阵列1560与周边电路。
描述一种存储器装置，包含：第一导体层，第一导体层包含多条第一导线；第二导体层，堆叠于第一导体层上，第二导体层包含多条第二导线，第二导线正交于第一导线；以及多个存储器元件连接于第一导线与第二导线交叉点之间。
在数个实施例中，每一条第一导线包含至少二个反曲点(inflection points)于第一导线的侧壁上。在数个实施例中，每一条第一导线包含至少二个凸部(protrusionportions)沿着平行于第二导线的延伸方向的方向延伸。
在数个实施例中，每一个第二导线包含至少二个反曲点(inflection points)于第二导线的侧壁上。在数个实施例中，每一条第二导线包含至少二个凸部沿着平行于第一导线的延伸方向的方向延伸。
在数个实施例中，存储器元件彼此连接。
在数个实施例中，每一个存储器元件是通过自对准定位于四个通孔的中央区。在数个实施例中，每一个通孔包含中间孔区域与四个位置分开的边缘孔区域围绕中间孔区域。
在数个实施例中，第一导体层是硅(Silicon)。在数个实施例中，第二导体层是钨(Tungsten)。
在数个实施例中，每一个存储器元件包含隧穿层、电荷捕捉层与阻挡层。
此处描述一种流程图，其绘示用于存储器装置的制造过程。可预期的是，许多步骤可结合或以不同顺序进行。例如，在一些制造顺序中，刻蚀出通道线孔洞阵列以形成通道线可在刻蚀出字线孔洞阵列以形成字线的后进行。在一些情况下，如同读者可预期的，重新排列步骤将可达成相同结果，除非还有某些其他改变。在其他情况下，如同读者可预期的，重新排列步骤将可达成相同结果，除非满足某些状态。此外，可预期的是，此处的流程图仅绘示与理解本发明有关的步骤，且应理解的是，可于所示这些步骤之前、之后或之间进行数个额外的步骤用以实现其他功能。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何该技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求范围所界定的为准。

Claims (11)

1.一种存储器，包含：
在一字线方向延伸的多个字线阶层，与在一通道线方向延伸的多个通道线阶层交错；及
多个数据储存阶层，介于该多个字线阶层与该多个通道线阶层之间，这些数据储存阶层包含：
各自的多个数据储存区域阵列，位于该多个字线阶层与该多个通道线阶层中相邻阶层的多条字线和多条通道线的多个交叉点上；及
各自的多个孔洞阵列，位于这些交叉点外部；
其中，该多个字线阶层中的多个字线阶层各自包含多条字线，该多条字线中的多条字线具有多个介于这些交叉点之间的区域，这些介于这些交叉点之间的区域窄于多个这些交叉点内的区域。
2.根据权利要求1所述的存储器，其中该多个字线阶层中的多个字线阶层各自包含在该字线方向延伸的多条字线，具有多个空隙形成该多条字线之间的多个接缝。
3.根据权利要求1所述的存储器，其中该多个通道线阶层中的多个通道线阶层各自包含在该通道线方向延伸的多条通道线，具有多个空隙形成该多条字线之间的多个接缝。
4.根据权利要求1所述的存储器，其中该多个通道线阶层中的多个通道线阶层各自包含多条通道线，该多条通道线中的多条通道线具有多个介于这些交叉点之间的区域，这些介于这些交叉点之间的区域窄于多个这些交叉点内的区域。
5.根据权利要求1所述的存储器，其中这些数据储存阶层包含多个电荷捕捉层。
6.根据权利要求1所述的存储器，其中该多个字线阶层中的多个字线阶层各自包含多条字线，该多条字线中的多条字线的多个侧边为底切刻蚀周界，这些字线的这些侧边在该通道线方向以这些孔洞阵列中多个相邻孔洞的多个侧壁相互间隔。
7.根据权利要求1所述的存储器，其中该多个通道线阶层中的多个通道线阶层各自包含多条通道线，该多条通道线中的多条通道线的多个侧边为底切刻蚀周界，这些通道线的这些侧边在该字线方向以这些孔洞阵列中多个相邻孔洞的多个侧壁相互间隔。
8.根据权利要求1所述的存储器，包含在通过这些孔洞阵列而暴露的这些数据储存区域阵列中的多个数据储存区域的多个侧边上的一介电衬垫。
9.根据权利要求1所述的存储器，其中这些通道线、这些字线及这些数据储存区域阵列中的多个数据储存区域是自对准(self-aligned)。
10.一种存储器，包含：
一水平NAND存储器平面堆叠，包含：
多个字线阶层，该多个字线阶层中的多个字线阶层各自包含在一字线方向延伸的多条字线及多个空隙，这些空隙形成这些字线之间的多个接缝；
在一通道线方向延伸的多个通道线阶层，该多个通道线阶层中的多个通道线阶层各自包含在该通道线方向延伸的多条通道线及多个空隙，这些空隙形成这些通道线之间的多个接缝；及
多个电荷捕捉阶层，介于该多个字线阶层与该多个通道线阶层之间，这些电荷捕捉阶层包含位于多条对应的字线与多条对应的通道线的多个交叉点上的多个存储单元区域；以及
一孔洞阵列，延伸通过该水平NAND存储器平面堆叠的多个水平NAND存储器平面，该孔洞阵列设置于这些交叉点的外部；
其中该水平NAND存储器平面堆叠中的每一个水平NAND存储器平面包含多个存储单元，这些存储单元具有多个数据储存区域，这些数据储存区域位于该多个字线阶层与该多个通道线阶层中相邻阶层的多条字线和多条通道线的多个交叉点上；
其中该多条字线中的多条字线具有多个介于这些交叉点之间的区域，这些介于这些交叉点之间的区域窄于多个这些交叉点内的区域。
11.根据权利要求10所述的存储器，其中该多条通道线中的多条通道线具有多个介于这些交叉点之间的区域，这些介于这些交叉点之间的区域窄于多个这些交叉点内的区域。
CN201910382554.5A 2018-05-22 2019-05-08 间距可扩充立体nand存储器 Active CN110518016B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862674636P 2018-05-22 2018-05-22
US62/674,636 2018-05-22
US16/204,284 2018-11-29
US16/204,284 US10840254B2 (en) 2018-05-22 2018-11-29 Pitch scalable 3D NAND

Publications (2)

Publication Number Publication Date
CN110518016A CN110518016A (zh) 2019-11-29
CN110518016B true CN110518016B (zh) 2021-10-15

Family

ID=68614034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910382554.5A Active CN110518016B (zh) 2018-05-22 2019-05-08 间距可扩充立体nand存储器

Country Status (3)

Country Link
US (1) US10840254B2 (zh)
CN (1) CN110518016B (zh)
TW (1) TWI696274B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11599299B2 (en) * 2019-11-19 2023-03-07 Invensas Llc 3D memory circuit
KR20230168020A (ko) * 2022-06-03 2023-12-12 삼성전자주식회사 반도체 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124466A1 (en) * 2002-12-31 2004-07-01 Walker Andrew J. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
US20100276743A1 (en) * 2007-12-27 2010-11-04 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7052941B2 (en) 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
US20050158950A1 (en) * 2002-12-19 2005-07-21 Matrix Semiconductor, Inc. Non-volatile memory cell comprising a dielectric layer and a phase change material in series
US7505321B2 (en) * 2002-12-31 2009-03-17 Sandisk 3D Llc Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same
US7221588B2 (en) * 2003-12-05 2007-05-22 Sandisk 3D Llc Memory array incorporating memory cells arranged in NAND strings
US6906940B1 (en) 2004-02-12 2005-06-14 Macronix International Co., Ltd. Plane decoding method and device for three dimensional memories
KR100528486B1 (ko) 2004-04-12 2005-11-15 삼성전자주식회사 불휘발성 메모리 소자 및 그 형성 방법
US7378702B2 (en) 2004-06-21 2008-05-27 Sang-Yun Lee Vertical memory device structures
US7315474B2 (en) 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7420242B2 (en) 2005-08-31 2008-09-02 Macronix International Co., Ltd. Stacked bit line dual word line nonvolatile memory
JP4822841B2 (ja) 2005-12-28 2011-11-24 株式会社東芝 半導体記憶装置及びその製造方法
JP5016832B2 (ja) 2006-03-27 2012-09-05 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
EP2013900A1 (en) 2006-04-26 2009-01-14 Koninklijke Philips Electronics N.V. Non-volatile memory device
JP2008078404A (ja) 2006-09-21 2008-04-03 Toshiba Corp 半導体メモリ及びその製造方法
JP4945248B2 (ja) 2007-01-05 2012-06-06 株式会社東芝 メモリシステム、半導体記憶装置及びその駆動方法
JP5091491B2 (ja) 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
KR20090037690A (ko) 2007-10-12 2009-04-16 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법 및 그 제조 방법
KR20090079694A (ko) 2008-01-18 2009-07-22 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2009238874A (ja) 2008-03-26 2009-10-15 Toshiba Corp 半導体メモリ及びその製造方法
JP2009295694A (ja) 2008-06-03 2009-12-17 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
FR2933802B1 (fr) 2008-07-10 2010-10-15 Commissariat Energie Atomique Structure et procede de realisation d'un dispositif microelectronique de memoire 3d de type flash nand.
KR101498676B1 (ko) 2008-09-30 2015-03-09 삼성전자주식회사 3차원 반도체 장치
US8058179B1 (en) 2008-12-23 2011-11-15 Novellus Systems, Inc. Atomic layer removal process with higher etch amount
JP2010192718A (ja) * 2009-02-19 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
TWI433302B (zh) 2009-03-03 2014-04-01 Macronix Int Co Ltd 積體電路自對準三度空間記憶陣列及其製作方法
US8829646B2 (en) 2009-04-27 2014-09-09 Macronix International Co., Ltd. Integrated circuit 3D memory array and manufacturing method
KR101036155B1 (ko) 2009-07-09 2011-05-23 서울대학교산학협력단 스타 구조를 갖는 낸드 플래시 메모리 어레이 및 그 제조방법
KR101585616B1 (ko) * 2009-12-16 2016-01-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8501629B2 (en) 2009-12-23 2013-08-06 Applied Materials, Inc. Smooth SiConi etch for silicon-containing films
US8482051B2 (en) 2010-01-11 2013-07-09 Hynix Semiconductor Inc. 3D nonvolatile memory device including a plurality of channel contacts coupled to a plurality of channel layers and a plurality of section lines coupled to the plurality of channel contacts and method for fabricating the same
US8890233B2 (en) 2010-07-06 2014-11-18 Macronix International Co., Ltd. 3D memory array with improved SSL and BL contact layout
US8659944B2 (en) 2010-09-01 2014-02-25 Macronix International Co., Ltd. Memory architecture of 3D array with diode in memory string
JP5651415B2 (ja) 2010-09-21 2015-01-14 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR101787041B1 (ko) 2010-11-17 2017-10-18 삼성전자주식회사 식각방지막이 구비된 반도체 소자 및 그 제조방법
US8503213B2 (en) 2011-01-19 2013-08-06 Macronix International Co., Ltd. Memory architecture of 3D array with alternating memory string orientation and string select structures
US8363476B2 (en) 2011-01-19 2013-01-29 Macronix International Co., Ltd. Memory device, manufacturing method and operating method of the same
US8486791B2 (en) 2011-01-19 2013-07-16 Macronix International Co., Ltd. Mufti-layer single crystal 3D stackable memory
TWI453897B (zh) 2011-03-03 2014-09-21 Macronix Int Co Ltd 記憶裝置、其製造方法與操作方法
JP5674579B2 (ja) 2011-07-15 2015-02-25 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2013026289A (ja) 2011-07-15 2013-02-04 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR20130045047A (ko) 2011-10-25 2013-05-03 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
US9082656B2 (en) 2011-11-11 2015-07-14 Macronix International Co., Ltd. NAND flash with non-trapping switch transistors
KR20130072076A (ko) 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US8951862B2 (en) 2012-01-10 2015-02-10 Macronix International Co., Ltd. Damascene word line
US8501609B2 (en) 2012-02-02 2013-08-06 Tower Semiconductor Ltd. Method for generating a three-dimensional NAND memory with mono-crystalline channels using sacrificial material
JP5624567B2 (ja) 2012-02-03 2014-11-12 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR101325492B1 (ko) 2012-02-24 2013-11-07 서울대학교산학협력단 3차원 스타구조를 갖는 낸드 플래시 메모리 어레이 및 그 동작방법
JP2013239622A (ja) 2012-05-16 2013-11-28 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8987098B2 (en) 2012-06-19 2015-03-24 Macronix International Co., Ltd. Damascene word line
KR101910500B1 (ko) 2012-07-04 2018-10-22 에스케이하이닉스 주식회사 수직채널트랜지스터를 구비한 반도체장치 및 그 제조 방법
US9196315B2 (en) 2012-11-19 2015-11-24 Macronix International Co., Ltd. Three dimensional gate structures with horizontal extensions
US8759899B1 (en) 2013-01-11 2014-06-24 Macronix International Co., Ltd. Integration of 3D stacked IC device with peripheral circuits
US9379126B2 (en) 2013-03-14 2016-06-28 Macronix International Co., Ltd. Damascene conductor for a 3D device
JP2015015287A (ja) 2013-07-03 2015-01-22 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US9041077B2 (en) 2013-09-03 2015-05-26 Macronix International Co., Ltd. Semiconductor device and manufacturing method of the same
US9099538B2 (en) 2013-09-17 2015-08-04 Macronix International Co., Ltd. Conductor with a plurality of vertical extensions for a 3D device
US9202750B2 (en) 2013-10-31 2015-12-01 Macronix International Co., Ltd. Stacked 3D memory with isolation layer between memory blocks and access conductors coupled to decoding elements in memory blocks
WO2015081413A1 (en) 2013-12-05 2015-06-11 Conversant Intellectual Property Management Inc. A three dimensional non-volatile memory with charge storage node isolation
CN203760476U (zh) 2014-02-26 2014-08-06 唐棕 半导体器件
US9397110B2 (en) 2014-05-21 2016-07-19 Macronix International Co., Ltd. 3D independent double gate flash memory
US9520485B2 (en) * 2014-05-21 2016-12-13 Macronix International Co., Ltd. 3D independent double gate flash memory on bounded conductor layer
US9589979B2 (en) 2014-11-19 2017-03-07 Macronix International Co., Ltd. Vertical and 3D memory devices and methods of manufacturing the same
KR20160087145A (ko) 2015-01-13 2016-07-21 에스케이하이닉스 주식회사 반도체 장치
US9666595B2 (en) 2015-03-12 2017-05-30 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
US20160315097A1 (en) * 2015-03-26 2016-10-27 NEO Semiconductor, Inc. Three-dimensional double density nand flash memory
US9559049B1 (en) * 2015-08-17 2017-01-31 Macronix International Co., Ltd. Memory device and method of manufacturing the same
US10950786B2 (en) * 2018-05-17 2021-03-16 Macronix International Co., Ltd. Layer cost scalable 3D phase change cross-point memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040124466A1 (en) * 2002-12-31 2004-07-01 Walker Andrew J. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
US20100276743A1 (en) * 2007-12-27 2010-11-04 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing same

Also Published As

Publication number Publication date
TWI696274B (zh) 2020-06-11
US20190363098A1 (en) 2019-11-28
US10840254B2 (en) 2020-11-17
CN110518016A (zh) 2019-11-29
TW202005064A (zh) 2020-01-16

Similar Documents

Publication Publication Date Title
US20220328518A1 (en) Methods for forming multilayer horizontal nor-type thin-film memory strings
US11844217B2 (en) Methods for forming multi-layer vertical nor-type memory string arrays
US9024374B2 (en) 3D memory array with improved SSL and BL contact layout
TWI527160B (zh) 低成本可微縮之三維記憶體與其製造方法
KR101873080B1 (ko) 고-밀도 비-휘발성 메모리 내의 에어 갭 격리를 제조하는 방법
US8780602B2 (en) Integrated circuit self aligned 3D memory array and manufacturing method
US8154128B2 (en) 3D integrated circuit layer interconnect
TWI462116B (zh) 具有改良串列選擇線和位元線接觸佈局的三維記憶陣列
US11672112B2 (en) Semiconductor memory device with protruding separating portions
US8574992B2 (en) Contact architecture for 3D memory array
US11424260B2 (en) Array of pillars located in a uniform pattern
US20110227141A1 (en) Non-volatile memory devices having vertical channel structures and related fabrication methods
KR20130131285A (ko) 3차원 메모리 및 이를 형성하는 방법들
KR101995910B1 (ko) 3차원 플래시 메모리
US20150048434A1 (en) Structure and Method of Manufacturing a Stacked Memory Array for Junction-Free Cell Transistors
CN109037226B (zh) 3d存储器件及其制造方法
CN110518016B (zh) 间距可扩充立体nand存储器
US20220223607A1 (en) Semiconductor memory device
US11737274B2 (en) Curved channel 3D memory device
US20210296255A1 (en) Memory device and method of manufacturing memory device
US11903189B2 (en) Three-dimensional memory and fabricating method thereof
TWI763361B (zh) 記憶體裝置及製造方法及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant