CN110265381B - 半导体封装结构及其线路基板 - Google Patents

半导体封装结构及其线路基板 Download PDF

Info

Publication number
CN110265381B
CN110265381B CN201810438033.2A CN201810438033A CN110265381B CN 110265381 B CN110265381 B CN 110265381B CN 201810438033 A CN201810438033 A CN 201810438033A CN 110265381 B CN110265381 B CN 110265381B
Authority
CN
China
Prior art keywords
wide portion
circuit
narrow
notch
narrow portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810438033.2A
Other languages
English (en)
Other versions
CN110265381A (zh
Inventor
谢庆堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of CN110265381A publication Critical patent/CN110265381A/zh
Application granted granted Critical
Publication of CN110265381B publication Critical patent/CN110265381B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16014—Structure relative to the bonding area, e.g. bond pad the bump connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种半导体封装结构及其线路基板，其中，该半导体封装结构包括线路基板及芯片；该线路基板包括至少一个线路，各个线路的接合区域包括上宽部及下宽部，使得该接合区域形成上缺口及下缺口，该上缺口及该下缺口分别朝向相邻线路的该上宽部及该下宽部，该上宽部及该下宽部用以避免上述线路及该芯片凸块之间发生偏移错位而导接不良，此外，在线路蚀刻过程中，相互交错对应的上述宽部及上述缺口使上述线路之间具有足够的蚀刻空间，以避免线路蚀刻不完全的情形发生。

Description

半导体封装结构及其线路基板
技术领域
本发明涉及一种半导体封装结构及其线路基板，特别是涉及一种可避免芯片与线路基板之间发生导接不良的半导体封装结构。
背景技术
为了满足消费电子产品的效能需求，以及半导体封装结构日益朝向超精细间距(super fine pitch)发展的需要，现有技术可借由缩小线路宽度及线路间距提高线路数目以达到超精细间距，然而，当以现有习知中的热压合技术来接合线路基板的线路及芯片的凸块时，常常会产生线路及凸块之间容易脱落或偏移错位而致使导接不良的问题。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本发明的目的在于，克服现有的半导体封装结构的线路基板存在的缺陷，而提供一种新型结构的线路基板，所要解决的技术问题是使其避免在连接芯片(覆晶接合)时，发生芯片脱落或偏移错位，以及避免线路蚀刻不完全的情形发生，从而更加适于实用。本发明的另一目的在于，提供一种半导体封装结构，所要解决的技术问题是使其避免线路及芯片凸块之间发生偏移错位而致使接触不良，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下的技术方案来实现的。依据本发明提出的一种线路基板，其包括：载板，所述载板具有表面；至少一个第一线路，形成于所述表面，各个第一线路具有依序连接的第一上宽部、第一窄部、第一下宽部、内延伸部及第一线路段；所述第一上宽部、所述第一窄部、所述第一下宽部及所述内延伸部位于第一接合区域用以接合芯片；以及至少一个第二线路，形成于所述表面，所述第一线路及所述第二线路沿横轴方向间隔排列，各个第二线路具有依序连接的外延伸部、第二上宽部、第二窄部、第二下宽部及第二线路段；所述外延伸部、所述第二上宽部、所述第二窄部及所述第二下宽部位于第二接合区域用以接合所述芯片；其中，在所述横轴方向，所述第一上宽部及所述第一下宽部的宽度大于所述第一窄部及所述内延伸部的宽度，使各个第一线路于所述第一接合区域形成第一上缺口及第一下缺口；所述第一上缺口朝向所述第二上宽部，所述第一下缺口朝向所述第二下宽部，且所述第二上宽部及所述第二下宽部的宽度大于所述外延伸部及所述第二窄部的宽度，使各个第二线路于所述第二接合区域形成第二上缺口及第二下缺口，所述第二上缺口朝向所述第一上宽部，所述第二下缺口朝向所述第一下宽部。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的线路基板，其中，所述的各个第一接合区域与各个第二接合区域沿所述横轴方向间隔排列且平齐。
前述的线路基板，其中，所述第一窄部与所述第二上宽部之间具有第一间距，所述第二窄部与所述第一下宽部之间具有第二间距，所述第一间距与所述第二间距相同。
前述的线路基板，其中，所述第一间距及所述第二间距不大于20μm。
前述的线路基板，其中，所述第一上宽部及所述第一下宽部的宽度相同，所述第一窄部及所述内延伸部的宽度相同。
前述的线路基板，其中，所述第一上宽部的边缘比所述第一窄部的边缘凸出0.5-3.5μm。
前述的线路基板，其中，所述第一上宽部的宽度不小于所述第一上宽部的厚度。
前述的线路基板，其中，所述第一窄部的宽度小于所述第一窄部的厚度。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体封装结构，包括：芯片，所述芯片具有至少一个第一凸块及至少一个第二凸块；以及线路基板，所述线路基板具有载板、至少一个第一线路及至少一个第二线路，所述载板具有表面，所述第一线路及所述第二线路形成于所述表面并沿横轴方向间隔排列；各个第一线路具有依序连接的第一上宽部、第一窄部、第一下宽部、内延伸部及第一线路段，所述第一上宽部、所述第一窄部、所述第一下宽部及所述内延伸部位于第一接合区域并接合各个第一凸块；各个第二线路具有依序连接的外延伸部、第二上宽部、第二窄部、第二下宽部及第二线路段，所述外延伸部、所述第二上宽部、所述第二窄部及所述第二下宽部位于第二接合区域并接合各个第二凸块，其中，在所述横轴方向，所述第一上宽部及所述第一下宽部的宽度大于所述第一窄部及所述内延伸部的宽度，使所述第一线路于所述第一接合区域形成第一上缺口及第一下缺口，所述第一上缺口朝向所述第二上宽部，所述第一下缺口朝向所述第二下宽部，且所述第二上宽部及所述第二下宽部的宽度大于所述外延伸部及所述第二窄部的宽度，使所述第二线路于所述第二接合区域形成第二上缺口及第二下缺口，所述第二上缺口朝向所述第一上宽部，所述第二下缺口朝向所述第一下宽部。
本发明的目的及解决其技术问题还可以采用以下的技术措施来进一步实现。
前述的半导体封装结构，其中，各个第一接合区域与各个第二接合区域沿着所述横轴方向间隔排列且平齐。
前述的半导体封装结构，其中，所述的所述第一窄部与所述第二上宽部之间具有第一间距，所述第二窄部与所述第一下宽部之间具有第二间距，所述第一间距与所述第二间距相同。
前述的半导体封装结构，其中，所述第一间距及所述第二间距不大于20μm。
前述的半导体封装结构，其中，所述第一上宽部及所述第一下宽部的宽度相同，所述第一窄部及所述内延伸部的宽度相同。
前述的半导体封装结构，其中，所述第一上宽部的边缘比所述第一窄部的边缘凸出0.5-3.5μm。
前述的半导体封装结构，其中，所述第一上宽部的宽度不小于所述第一上宽部的厚度。
前述的半导体封装结构，其中，所述第一窄部的宽度小于所述第一窄部的厚度。
前述的半导体封装结构，其中，所述第一凸块、所述第一上宽部及所述第一下宽部的宽度相同。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明半导体封装结构及其线路基板可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点：当上述线路与该芯片的上述凸块接合时，该第一上宽部、该第一下宽部、该第二上宽部及该第二下宽部可以避免上述线路及上述凸块之间发生脱落或偏移错位而致使的导接不良问题，且为了使上述线路之间具有足够的蚀刻空间，在该第一接合区域及该第二接合区域中设有相互交错对应的宽部及缺口，用以避免在线路图案化过程中发生的蚀刻不完全的情形。
综上所述，本发明新颖的半导体封装结构及其线路基板，避免了该线路及该芯片凸块之间发生偏移错位而致使接触不良。本发明具有上述诸多优点及实用价值，其不论在产品结构或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的半导体封装结构及其线路基板具有增进的突出多项功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例,并配合附图，详细说明如下。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的线路基板的俯视图；
图2是根据本发明实施例的一种线路基板的局部线路的俯视图；
图3是根据本发明实施例的一种半导体封装结构的侧视图；
其中，上述图中的附图标记如下：
100、线路基板；110、第一线路；111、第一上宽部；112、第一窄部；
113、第一下宽部；114、内延伸部；115、第一线路段；116、第一上缺口；
117、第一下缺口；120、第二线路；121、外延伸部；122、第二上宽部；
123、第二窄部；124、第二下宽部；125、第二线路段；126、第二上缺口；
127、第二下缺口；130、载板；131、表面；132、保护层；200、芯片；
210、第一凸块；220、第二凸块；300、封装胶体；
A、半导体封装结构；B1、第一接合区域；B2、第二接合区域；P1、第一间距；
P2、第二间距。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
根据本发明实施例，提供了一种半导体封装结构的实施例，如图1及图3所示，本实施例的一种半导体封装结构A包含线路基板100及芯片200，该线路基板100具有至少一个第一线路110、至少一个第二线路120及载板130，该载板130具有表面131，其中，沿着横轴方向，上述第一线路110及上述第二线路120间隔排列在该表面131，该芯片200具有至少一个第一凸块210及至少一个第二凸块220，上述第一凸块210及上述第二凸块220沿着该横轴方向间隔排列且分别与上述第一线路110及上述第二线路120接合，在本实施例中，该半导体封装结构A另包含封装胶体300，该封装胶体300填充于该线路基板100及该芯片200之间，较佳地，该封装胶体300为底部填充胶(underfill)。
如图2所示，在一个可选的实施方式中，各个第一线路110具有依序连接的第一上宽部111、第一窄部112、第一下宽部113、内延伸部114及第一线路段115，且各个第一线路110的一端具有第一接合区域B1，该第一上宽部111、该第一窄部112、该第一下宽部113及该内延伸部114位于该第一接合区域B1用以接合该芯片200的各个第一凸块210。
如图2所示，在一个可选的实施方式中，各该第二线路120具有依序连接的外延伸部121、第二上宽部122、第二窄部123、第二下宽部124及第二线路段125，与各个第一线路110相同，各个第二线路120的一端具有第二接合区域B2，且各个第一接合区域B1与各个第二接合区域B2沿着该横轴方向间隔排列，该外延伸部121、该第二上宽部122、该第二窄部123及该第二下宽部124位于该第二接合区域B2用以接合该芯片200的各个第二凸块220，较佳地，各个第一接合区域B1与各个第二接合区域B2可以平齐。
如图1和图3所示，在一个可选的实施方式中，该载板130另具有保护层132，该保护层132形成于该表面131并覆盖上述第一线路段115及上述第二线路段125，但该保护层132不覆盖上述第一接合区域B1及上述第二接合区域B2，使得位于各个第一接合区域B1及各个第二接合区域B2的上述第一线路110及上述第二线路120显露于该载板130，用以接合该芯片200。
如图2所示，在一个可选的实施方式中，在该横轴方向，该第一上宽部111及该第一下宽部113的宽度可以相同，该第一窄部112、该内延伸部114及该第一线路段115的宽度可以相同，且该第一上宽部111及该第一下宽部113的宽度大于该第一窄部112、该内延伸部114及该第一线路段115的宽度，使得各个第一线路110于该第一接合区域B1形成第一上缺口116及第一下缺口117，即，该第一上宽部111及该第一下宽部113的边缘比该第一窄部112及该内延伸部114的边缘凸出，其中，该第一上缺口116朝向该第二上宽部122，该第一下缺口117朝向该第二下宽部124；较佳地，该第一上宽部111及该第一下宽部113的边缘沿着该横轴方向凸出于该第一窄部112及该内延伸部114的边缘0.5-3.5μm，该第一上宽部111及该第一下宽部113用以承接各该第一凸块210，从而避免在连接芯片(覆晶接合)时各个第一凸块210及各个第一线路110之间发生脱落或偏移错位的情形。
在一个可选的实施方式中，该第一上宽部111及该第一下宽部113至少有一侧凸出于该第一窄部112及该内延伸部114；较佳地，该第一窄部112及该内延伸部114的宽度介于5-8μm之间，请参阅图2，在本实施例中，该第一上宽部111及该第一下宽部113两侧边缘皆凸出于该第一窄部112及该内延伸部114，但本发明不以此为限制，该第一窄部112及该内延伸部114的宽度可以为7μm，该第一上宽部111及该第一下宽部113的宽度可以为9μm，因此该第一上宽部111及该第一下宽部113两侧分别可以比该第一窄部112及该内延伸部114边缘凸出1μm。
如图2所示，在一个可选的实施方式中，该第二上宽部122及该第二下宽部124的宽度可以相同，该外延伸部121、该第二窄部123及该第二线路段125的宽度可以相同，且该第二上宽部122及该第二下宽部124的宽度大于该外延伸部121、该第二窄部123及该第二线路段125的宽度，使得各个第二线路120于该第二接合区域B2形成第二上缺口126及第二下缺口127，即，该第二上宽部122及该第二下宽部124的边缘凸出于该外延伸部121及该第二窄部123的边缘，其中，该第二上缺口126朝向该第一上宽部111，该第二下缺口127朝向该第一下宽部113；较佳地，该第二上宽部122及该第二下宽部124的边缘沿着该横轴方向比该外延伸部121及该第二窄部123的边缘凸出0.5-3.5μm，该第二上宽部122及该第二下宽部124用以承接各个第二凸块220，从而避免在覆晶接合时各个第二凸块220及各个第二线路120之间发生脱落或偏移错位的情形。
在一个可选的实施方式中，该第二上宽部122及该第二下宽部124至少有一侧凸出于该外延伸部121及该第二窄部123；较佳地，该外延伸部121及该第二窄部123的宽度介于5-8μm之间，请参阅第2图，在本实施例中，该第二上宽部122及该第二下宽部124两侧边缘皆凸出于该外延伸部121及该第二窄部123，但本发明不以此为限制，该外延伸部121及该第二窄部123的宽度可以为7μm，该第二上宽部122及该第二下宽部124的宽度可以为9μm，因此该第二上宽部122及该第二下宽部124两侧分别比该外延伸部121及该第二窄部123边缘凸出1μm。
如图3所示，在一个可选的实施方式中，在该横轴方向，该第一凸块210、该第一上宽部111及该第一下宽部113的宽度可以相同，且该第二凸块220、该第二上宽部122及该第二下宽部124的宽度可以相同，因此，此种方式可以避免该芯片200在接合过程中晃动而造成的该线路基板100的第一线路110及第二线路120受损。
如图2所示，在一个可选的实施方式中，该第一窄部112与该第二上宽部122之间具有第一间距P1，该第一间距P1为该第一窄部112中心与该第二上宽部122中心的最短距离，而该第二窄部123与该第一下宽部113之间具有第二间距P2，该第二间距P2为该第二窄部123中心与该第一下宽部113中心的最短距离，其中，该第一间距P1与该第二间距P2可以相同；较佳地，该第一间距P1及该第二间距P2不大于20μm，在本实施例中，该第一间距P1及该第二间距P2可以为14μm。
如图3所示，较佳地，该第一窄部112及该内延伸部114的宽度小于其厚度，其中，该第一窄部112及该内延伸部114的厚度为其顶面至该载板130的该表面131的最短距离，由于该第一窄部112及该内延伸部114的截面呈细长状，因此，当各个第一线路110与各个第一凸块210接合时，该第一窄部114及该内延伸部114会有轻微扭曲以避免各个第一线路110受接合力矩影响而脱离该载板130。相同地，该外延伸部121及该第二窄部123的宽度小于其厚度，使该外延伸部121及该第二窄部123的截面呈细长状，可在接合过程中产生轻微扭曲，以避免该第二线路120受接合力矩影响而脱离该载板130。
如图3所示，较佳地，该第一上宽部111及该第一下宽部113的宽度不小于其厚度，其中，该第一上宽部111及该第一下宽部113的厚度为其顶面至该载板130的该表面131的最短距离，该第一上宽部111及该第一下宽部113可以防止该第一窄部112及该内延伸部114在接合过程中过度扭曲而导致的该第一线路110断裂，相同地，该第二上宽部122及该第二下宽部124的宽度不小于其厚度。
在一个可选的实施方式中，上述第一线路110及上述第二线路120的厚度可以为8μm，该第一上宽部111、该第一下宽部113、该第二上宽部122及该第二下宽部124的宽度可以为9μm，而该第一窄部112、该内延伸部114、该外延伸部121及该第二窄部123的宽度可以为7μm。
当该芯片200覆晶接合于该线路基板100时，在一个可选的实施方式中，该第一上宽部111及该第一下宽部113能够降低上述第一线路110及上述第一凸块210之间发生偏移错位而致使导接不良的情形，且该第二上宽部122及该第二下宽部124能够降低上述第二线路120及上述第二凸块220之间发生偏移错位而致使导接不良的情形，除此之外，本发明亦可避免各个第一凸块210与各个第二凸块220因附着力不足而导致的该芯片200脱离该线路基板100的情形发生。
此外，线路图案化制作过程是以图案化光刻胶为屏蔽蚀刻金属层，用以形成上述第一线路110及上述第二线路120，由于上述第一线路110及上述第二线路120的各个宽部及各个缺口相互交错对应，因此，保证了上述第一线路110及上述第二线路120之间具有足够的蚀刻空间，从而可以避免线路蚀刻不完全的情形发生。
本实施例的保护范围当视后附的申请专利范围所界定者为准，任何熟知此项技艺者，在不脱离本实施例的精神和范围内所作的任何变化与修改，均属于本实施例的保护范围。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种线路基板，其特征在于，包括：
载板，所述载板具有表面；
至少一个第一线路，形成于所述表面，各个第一线路具有依序连接的第一上宽部、第一窄部、第一下宽部、内延伸部及第一线路段，所述第一上宽部、所述第一窄部、所述第一下宽部及所述内延伸部位于第一接合区域用以接合芯片；以及
至少一个第二线路，形成于所述表面，所述第一线路及所述第二线路沿横轴方向间隔排列，各个第二线路具有依序连接的外延伸部、第二上宽部、第二窄部、第二下宽部及第二线路段，所述外延伸部、所述第二上宽部、所述第二窄部及所述第二下宽部位于第二接合区域用以接合所述芯片；
其中，在所述横轴方向，所述第一上宽部及所述第一下宽部的宽度大于所述第一窄部及所述内延伸部的宽度，使各个第一线路于所述第一接合区域形成第一上缺口及第一下缺口，所述第一上缺口朝向所述第二上宽部，所述第一下缺口朝向所述第二下宽部，且所述第二上宽部及所述第二下宽部的宽度大于所述外延伸部及所述第二窄部的宽度，使各个第二线路于所述第二接合区域形成第二上缺口及第二下缺口，所述第二上缺口朝向所述第一上宽部，所述第二下缺口朝向所述第一下宽部；
其中，所述第一上宽部的宽度不小于所述第一上宽部的厚度，且所述第一窄部的宽度小于所述第一窄部的厚度。
2.根据权利要求1所述的线路基板，其特征在于，各个第一接合区域与各个第二接合区域沿所述横轴方向间隔排列且平齐。
3.根据权利要求1所述的线路基板，其特征在于，所述第一窄部与所述第二上宽部之间具有第一间距，所述第二窄部与所述第一下宽部之间具有第二间距，所述第一间距与所述第二间距相同。
4.根据权利要求3所述的线路基板，其特征在于，所述第一间距及所述第二间距不大于20μm。
5.根据权利要求1所述的线路基板，其特征在于，所述第一上宽部及所述第一下宽部的宽度相同，所述第一窄部及所述内延伸部的宽度相同。
6.根据权利要求1所述的线路基板，其特征在于，所述第一上宽部的边缘比所述第一窄部的边缘凸出0.5-3.5μm。
7.一种半导体封装结构，其特征在于，包括：
芯片，所述芯片具有至少一个第一凸块及至少一个第二凸块；以及
线路基板，所述线路基板具有载板、至少一个第一线路及至少一个第二线路，所述载板具有表面，所述第一线路及所述第二线路形成于所述表面并沿横轴方向间隔排列，各个第一线路具有依序连接的第一上宽部、第一窄部、第一下宽部、内延伸部及第一线路段，所述第一上宽部、所述第一窄部、所述第一下宽部及所述内延伸部位于第一接合区域并接合各个第一凸块，各个第二线路具有依序连接的外延伸部、第二上宽部、第二窄部、第二下宽部及第二线路段，所述外延伸部、所述第二上宽部、所述第二窄部及所述第二下宽部位于第二接合区域并接合各个第二凸块，其中，在所述横轴方向，所述第一上宽部及所述第一下宽部的宽度大于所述第一窄部及所述内延伸部的宽度，使所述第一线路于所述第一接合区域形成第一上缺口及第一下缺口，所述第一上缺口朝向所述第二上宽部，所述第一下缺口朝向所述第二下宽部，且所述第二上宽部及所述第二下宽部的宽度大于所述外延伸部及所述第二窄部的宽度，使所述第二线路于所述第二接合区域形成第二上缺口及第二下缺口，所述第二上缺口朝向所述第一上宽部，所述第二下缺口朝向所述第一下宽部，其中，所述第一上宽部的宽度不小于所述第一上宽部的厚度，且所述第一窄部的宽度小于所述第一窄部的厚度。
8.根据权利要求7所述的半导体封装结构，其特征在于，各个第一接合区域与各个第二接合区域沿着所述横轴方向间隔排列且平齐。
9.根据权利要求7所述的半导体封装结构，其特征在于，所述第一窄部与所述第二上宽部之间具有第一间距，所述第二窄部与所述第一下宽部之间具有第二间距，所述第一间距与所述第二间距相同。
10.根据权利要求9所述的半导体封装结构，其特征在于，所述第一间距及所述第二间距不大于20μm。
11.根据权利要求7所述的半导体封装结构，其特征在于，所述第一上宽部及所述第一下宽部的宽度相同，所述第一窄部及所述内延伸部的宽度相同。
12.根据权利要求7所述的半导体封装结构，其特征在于，所述第一上宽部的边缘比所述第一窄部的边缘凸出0.5-3.5μm。
13.根据权利要求7所述的半导体封装结构，其特征在于，所述第一凸块、所述第一上宽部及所述第一下宽部的宽度相同。
CN201810438033.2A 2018-03-12 2018-05-09 半导体封装结构及其线路基板 Active CN110265381B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107108194 2018-03-12
TW107108194A TWI657545B (zh) 2018-03-12 2018-03-12 半導體封裝結構及其線路基板

Publications (2)

Publication Number Publication Date
CN110265381A CN110265381A (zh) 2019-09-20
CN110265381B true CN110265381B (zh) 2020-12-18

Family

ID=66996011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810438033.2A Active CN110265381B (zh) 2018-03-12 2018-05-09 半导体封装结构及其线路基板

Country Status (5)

Country Link
US (1) US10504828B2 (zh)
JP (1) JP6615938B2 (zh)
KR (1) KR20190107547A (zh)
CN (1) CN110265381B (zh)
TW (1) TWI657545B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316906B (zh) * 2017-06-22 2020-03-27 京东方科技集团股份有限公司 Ltps基板及其制作方法、薄膜晶体管、阵列基板和显示装置
FR3071354A1 (fr) * 2017-09-18 2019-03-22 Stmicroelectronics (Grenoble 2) Sas Dispositif electronique comprenant un substrat de support et un capot d'encapsulation d'un composant electronique
TWI711347B (zh) 2019-12-31 2020-11-21 頎邦科技股份有限公司 覆晶接合結構及其線路基板
CN113260145B (zh) * 2021-04-16 2022-08-12 珠海杰赛科技有限公司 Pcb电镀金导线结构、印制电路板及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1249536A (zh) * 1998-08-07 2000-04-05 株式会社日立制作所 半导体器件
CN1890788A (zh) * 2003-12-02 2007-01-03 株式会社半导体能源研究所 电子装置和半导体装置以及用于制造这些装置的方法
CN104781930A (zh) * 2012-09-05 2015-07-15 奥斯兰姆奥普托半导体有限责任公司 用于光学器件的壳体、组件、用于制造壳体的方法以及用于制造组件的方法
CN106233460A (zh) * 2014-03-10 2016-12-14 德卡技术股份有限公司 包括加厚的再分布层的半导体器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050151273A1 (en) 2003-12-30 2005-07-14 Arnold Richard W. Semiconductor chip package
US7615476B2 (en) * 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
JP2007053121A (ja) * 2005-08-12 2007-03-01 Sharp Corp 半導体装置、積層型半導体装置、及び配線基板
JP2007220960A (ja) * 2006-02-17 2007-08-30 Fujikura Ltd プリント配線板及びその接続構造
JP2008160026A (ja) 2006-12-26 2008-07-10 Toshiba Corp プリント配線板、プリント配線板の電極形成方法およびハードディスク装置
US20090108443A1 (en) * 2007-10-30 2009-04-30 Monolithic Power Systems, Inc. Flip-Chip Interconnect Structure
JP2010283050A (ja) 2009-06-03 2010-12-16 Panasonic Corp 半導体素子の実装構造体
JP2011124484A (ja) 2009-12-14 2011-06-23 Stanley Electric Co Ltd 半導体素子の実装方法
US9576919B2 (en) * 2011-12-30 2017-02-21 Deca Technologies Inc. Semiconductor device and method comprising redistribution layers
JP2012028437A (ja) * 2010-07-21 2012-02-09 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
US20120098120A1 (en) * 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Centripetal layout for low stress chip package
JP2012119361A (ja) * 2010-11-29 2012-06-21 Kyocer Slc Technologies Corp 配線基板
JP2012174847A (ja) 2011-02-21 2012-09-10 Murata Mfg Co Ltd 電子部品およびモジュール
JP2012227546A (ja) 2012-07-17 2012-11-15 Sharp Corp 半導体チップおよび半導体装置
US9111817B2 (en) * 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
JP6695102B2 (ja) 2015-05-26 2020-05-20 株式会社ディスコ 加工システム
TW201735277A (zh) * 2016-03-24 2017-10-01 頎邦科技股份有限公司 微間距封裝結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1249536A (zh) * 1998-08-07 2000-04-05 株式会社日立制作所 半导体器件
CN1890788A (zh) * 2003-12-02 2007-01-03 株式会社半导体能源研究所 电子装置和半导体装置以及用于制造这些装置的方法
CN104781930A (zh) * 2012-09-05 2015-07-15 奥斯兰姆奥普托半导体有限责任公司 用于光学器件的壳体、组件、用于制造壳体的方法以及用于制造组件的方法
CN106233460A (zh) * 2014-03-10 2016-12-14 德卡技术股份有限公司 包括加厚的再分布层的半导体器件及其制造方法

Also Published As

Publication number Publication date
TW201939682A (zh) 2019-10-01
KR20190107547A (ko) 2019-09-20
CN110265381A (zh) 2019-09-20
JP6615938B2 (ja) 2019-12-04
JP2019161198A (ja) 2019-09-19
TWI657545B (zh) 2019-04-21
US20190279926A1 (en) 2019-09-12
US10504828B2 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
CN110265381B (zh) 半导体封装结构及其线路基板
CN102208409B (zh) 集成电路结构
CN104037143B (zh) 具有与接触焊盘相重叠的嵌入式金属迹线的衬底的封装件
US10319655B2 (en) POP structures with dams encircling air gaps and methods for forming the same
US8598715B2 (en) Bump-on-trace structures in packaging
US10734345B2 (en) Packaging through pre-formed metal pins
KR20200012712A (ko) 변조기와 크랙 억제 구조를 가진 리드프레임 기판 및 이를 이용한 플립 칩 조립체
JP2011222738A (ja) 半導体装置の製造方法
US7598608B2 (en) Mounting substrate
CN108962855B (zh) 半导体结构、半导体元件及其形成方法
US7656046B2 (en) Semiconductor device
CN105575919A (zh) 电子封装件及其制法
US20120170162A1 (en) Semiconductor package and fabrication method thereof
CN105762127B (zh) 封装基板、半导体封装件及其制法
JP4185665B2 (ja) ウェーハレベルパッケージ
KR100713930B1 (ko) 칩 스택 패키지
KR101332865B1 (ko) 팬-인 타입 반도체 장치
TWI429351B (zh) 小基板記憶卡封裝構造
KR20090044496A (ko) 스택 패키지
JP2008091692A (ja) 半導体回路モジュールの製造方法
CN220272473U (zh) 晶圆级封装结构
TWI756145B (zh) 用於半導體封裝的金屬凸塊結構
TWI690253B (zh) 具有應力調節件之互連基板、其覆晶組體及其製作方法
KR100826977B1 (ko) 웨이퍼 레벨 칩 스케일 패키지
TW202416815A (zh) 顯示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant