TWI756145B - 用於半導體封裝的金屬凸塊結構 - Google Patents

用於半導體封裝的金屬凸塊結構 Download PDF

Info

Publication number
TWI756145B
TWI756145B TW110122986A TW110122986A TWI756145B TW I756145 B TWI756145 B TW I756145B TW 110122986 A TW110122986 A TW 110122986A TW 110122986 A TW110122986 A TW 110122986A TW I756145 B TWI756145 B TW I756145B
Authority
TW
Taiwan
Prior art keywords
main
metal bump
bump structure
connecting body
semiconductor
Prior art date
Application number
TW110122986A
Other languages
English (en)
Other versions
TW202301575A (zh
Inventor
蘇庭鋒
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to TW110122986A priority Critical patent/TWI756145B/zh
Application granted granted Critical
Publication of TWI756145B publication Critical patent/TWI756145B/zh
Publication of TW202301575A publication Critical patent/TW202301575A/zh

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

一種用於半導體封裝的金屬凸塊結構，並包含一主連接體，及一次連接體。該主連接體包括一反向該半導體件的主連接面。該次連接體間隔地圍繞該主連接體而與該主連接體界定出一間隙，並包括一與該主連接面彼此不相連的次連接面。

Description

用於半導體封裝的金屬凸塊結構
本發明是有關於一種金屬凸塊結構，特別是指一種用於半導體封裝的金屬凸塊結構。
在半導體封裝密度越來越高的趨勢下，使得封裝接點愈來愈多，現有的打線接合(wire bonding)封裝方式已無法符合高密度封裝的需求，因此，覆晶 (flip chip)封裝方式已被廣泛使用。
覆晶封裝技術除了可降低半導體晶片與電路板間的電子訊號傳輸距離，還可以達到低訊號干擾、電性佳、最低連接電路損耗和有效率散熱等優點，且在微細線距製程和高頻IC設計上，當I/O密度大幅提高，明顯表現出覆晶技術的優點，目前應用範圍包括微處理器、高速晶片組及無線高頻通訊產品。
參閱圖1，覆晶封裝的接點主要是藉由在半導體晶片10設置例如銅凸塊的金屬凸塊11，再與電路板12上的錫球13電連接所形成。然而，金屬凸塊11與錫球13的連接介面會產生介面金屬化合物(intermetallic compound，IMC)14，該介面金屬化合物(IMC)14的材料屬於脆性材料，因此，在半導體晶片10與電路板12電連接完成而要進行後續落下可靠度測試時，接點會承受撞擊瞬間的衝擊力，使得接點當中的該介面金屬化合物14會產生裂縫，此裂縫會直接由外側往該接點的中心C(如圖1箭頭方向)成長，而容易讓該接點被破壞，使得半導體晶片10與電路板12無法有效電連接而造成產品失效。
因此，本發明的目的，即在提供一種用於半導體封裝的金屬凸塊結構。
於是，本發明用於半導體封裝的金屬凸塊結構，適用於設置在一半導體件上，並包含一主連接體，及一次連接體。該主連接體包括一反向該半導體件的主連接面。該次連接體間隔地圍繞該主連接體而與該主連接體界定出一間隙，並包括一與該主連接面彼此不相連的次連接面。
本發明的功效在於，讓該金屬凸塊結構具有兩個相間隔的該主連接體與該次連接體，使其所屬的該主連接面與該次連接面彼此不相連，從而讓該金屬凸塊結構與電路板錫的球電連接時，改變介面金屬化合物(IMC)的成長路徑，以在後續進行落下可靠度測試時，改變裂縫的成長路徑，使此裂縫不要向介面金屬化合物(IMC)的中心成長，進而提高產品可靠度。
在本發明被詳細描述的前，應當注意在以下的說明內容中，類似的元件是以相同的編號來表示。
參閱圖2與圖3，本發明用於半導體封裝的金屬凸塊結構2的第一實施例，該金屬凸塊結構2一端適用於設置在一例如晶片的半導體件3上，而另一端則適用於與一電路板4上的一錫球5進行電連接。
具體地說，該第一實施例的金屬凸塊結構2包含一由一主體部211與一連接部212所構成的主連接體21，及一設置在該主連接體21上的次連接體22。
詳細地說，該主連接體21的該主體部211與該半導體件3連接且具有一反向該半導體件3的基面210，該連接部212由該基面210往遠離該半導體件3方向延伸，並令部分的該基面210露出，且該連接部212具有一反向該半導體件3的主連接面213，在本實施例中，露出的該基面210是圍繞著該連接部212。
該次連接體22由露出的該基面210往遠離該半導體件3方向延伸，以間隔地圍繞該主連接體21的該連接部212而與該連接部212界定出一間隙D，並包括一與該連接部212的該主連接面213彼此不相連的次連接面221，以使該基面210位在該主連接面213與該次連接面221之間。
配合參閱圖3，當使用具有該第一實施例的該金屬凸塊結構2的該半導體件3來與該電路板4上的該錫球5進行電連接時，而構成了一接點，透過該主連接面213及該次連接面221接合在該錫球5上，使部分的該錫球5填滿該間隙D，透過此結構之設計，該主連接面213及該次連接面221在與該錫球5接觸的接面所產生的介面金屬化合物(IMC)24，在進行後續落下可靠度測試時，其裂縫能由外側而沿如圖3所示的裂縫成長路徑P1往中心C成長，加強了接點的接合強度，從而降低落下可靠度測試時該接點被破壞失效的風險。
參閱圖4，本發明用於半導體封裝的金屬凸塊結構2的第二實施例，其結構大致與該第一實施例相同，不同之處在於，該第二實施例的該主連接體21及該次連接體22之間還具有多個接合體23，用以將該次連接體22固定接合在該主連接體21上。
具體地說，在本實施例中，是先將該等接合體23設置在圍繞該連接部212而露出的該基面210上且不與該連接部212接觸，再將該次連接體22設置在該等接合體23上，使該次連接體22與該主連接體21的該連接部212彼此間隔出該間隙D。
要特別說明的是，由於該第二實施例是在露出的該基面210上間隔設置該等接合體23，因此，在該次連接體22設置在該等接合體23後，該主體部211、該等接合體23，及該次連接體22三者共同界定出多個與該間隙D連通的穿槽230。
配合參閱圖5與圖6，在該第二實施例中，該連接部212的該主連接面213及該次連接體22的該次連接面221彼此等高(如圖4所示)或不等高(如圖5與圖6所示)，其細部結構並沒有特別限制，能視應用情況來改變。
此外，要說明的是，在該第二實施例是將該等接合體23設置在該基面210上，但其設置位置沒有特別限制，舉例來說，也可以視情況將該等接合體23設置在例如該主體部211(見圖2)的外周面，再將該次連接體22設置在該等接合體23上，使該次連接體22是間隔環繞該主體部211。
參閱圖7，當使用具有該第二實施例的該金屬凸塊結構2的該半導體件3來與該電路板4上的該錫球5進行電連接時，而構成了該接點，透過該主連接面213及該次連接面221接合在該錫球5上，使部分的該錫球5除了填滿該間隙D也能填滿該等穿槽230，該第二實施例的結構設計，在進行後續落下可靠度測試時，其裂縫能由外側而沿如圖7所示的兩種裂縫成長路徑P2、P3往中心C成長，增加了裂縫的成長時間，增強了產品的可靠度。
適用於本實施例中的該金屬凸塊結構2一般是由金屬銅所構成，也就是說，構成該主連接體21、該次連接體22，及該等接合體23的材質彼此相同。但要說明的是，在本發明用於半導體封裝的金屬凸塊結構2中的該主連接體21、該次連接體22，及該等接合體23的材質也可彼此不同，舉例來說，讓與該錫球5電性連接的該主連接體21仍維持銅材質，而該次連接體22則為其他金屬材質或與該主連接體21相同材質，而該等接合體23的材質甚至能與該錫球5的材質相同，此時，該金屬凸塊結構2在與該錫球5接合時，該錫球5能與該等接合體23融合為一體，而包覆該次連接體22。
綜上所述，讓該金屬凸塊結構2具有兩個相間隔的該主連接體21與該次連接體22，使其所屬的該主連接面213與該次連接面221彼此不相連，從而讓該金屬凸塊結構2與該電路板4的該錫球5電連接時，改變介面金屬化合物(IMC)24的成長路徑，以在後續進行落下可靠度測試時，改變並延長裂縫的成長路徑，進而提高產品可靠度，故確實能達成本發明的目的。
惟以上所述者，僅為本發明的實施例而已，當不能以此限定本發明實施的範圍，凡是依本發明申請專利範圍及專利說明書內容所作的簡單的等效變化與修飾，皆仍屬本發明專利涵蓋的範圍內。
10:半導體晶片 11:金屬凸塊 12:電路板 13:錫球 14:介面金屬化合物 2:金屬凸塊結構 21:主連接體 210:基面 211:主體部 212:連接部 213:主連接面 22:次連接體 221:次連接面 23:接合體 230:穿槽 24:介面金屬化合物 3:半導體件 4:電路板 5:錫球 C:中心 D:間隙 P1:裂縫成長路徑 P2:裂縫成長路徑 P3:裂縫成長路徑
本發明的其他的特徵及功效，將於參照圖式的實施方式中清楚地呈現，其中： 圖1是一示意圖，說明現有用於半導體封裝的金屬凸塊與錫球連接的態樣； 圖2是一示意圖，說明本發明用於半導體封裝的金屬凸塊結構的一第一實施例； 圖3是一局部剖視示意圖，輔助圖2說明該第一實施例應用於與一錫球電連接的示意圖； 圖4是一示意圖，說明本發明用於半導體封裝的金屬凸塊結構的一第二實施例； 圖5是一示意圖，輔助圖4說明本發明該第二實施例的另一態樣； 圖6是一示意圖，輔助圖4說明本發明該第二實施例的又一態樣；及 圖7是一局部剖視示意圖，輔助圖4說明該第二實施例應用於與該錫球電連接的示意圖。
2:金屬凸塊結構
21:主連接體
22:次連接體
3:半導體件
4:電路板
5:錫球
C:中心
P2:裂縫成長路徑
P3:裂縫成長路徑

Claims (9)

  1. 一種用於半導體封裝的金屬凸塊結構，適用於設置在一半導體件上，該用於半導體封裝的金屬凸塊結構包含：一主連接體，包括一反向該半導體件的主連接面；一次連接體，間隔地圍繞該主連接體而與該主連接體界定出一間隙，並包括一與該主連接面彼此不相連的次連接面；及多個接合體，位在該主連接體與該次連接體之間，用以將該次連接體固定接合在該主連接體上。
  2. 如請求項1所述用於半導體封裝的金屬凸塊結構，其中，該主連接體包括一主體部，及一具有該主連接面的連接部，該主體部與該半導體件連接且具有一反向該半導體件的基面，該連接部由該基面往遠離該半導體件方向延伸，且令部分的該基面露出，該等接合體設置在主體部露出的該基面上，該次連接體設置在該等接合體上，而與該主連接體的連接部彼此間隔出該間隙。
  3. 如請求項2所述用於半導體封裝的金屬凸塊結構，其中，該主體部、該等接合體，及該次連接體共同界定出多個與該間隙連通的穿槽。
  4. 如請求項1所述用於半導體封裝的金屬凸塊結構，其中，該主連接體包括一主體部，及一具有該主連接面的連接部，該主體部與該半導體件連接且具有一反向該半導體件的基面，該連接部由該基面往遠離該半導體件方向延伸，且令部分的該基面露出，該次連接體由露出的該基面往遠 離該半導體件方向延伸，而與該主連接體的連接部彼此間隔出該間隙。
  5. 如請求項2或4所述用於半導體封裝的金屬凸塊結構，其中，露出的該基面圍繞著該連接部。
  6. 如請求項1所述用於半導體封裝的金屬凸塊結構，其中，該主連接面與該次連接面等高或不等高。
  7. 如請求項1所述用於半導體封裝的金屬凸塊結構，其中，構成該主連接體、該次連接體，及該等接合體材質彼此相同。
  8. 如請求項1所述用於半導體封裝的金屬凸塊結構，其中，構成該主連接體、該次連接體，及該等接合體材質彼此不相同。
  9. 如請求項1所述用於半導體封裝的金屬凸塊結構，其中，該金屬凸塊結構之反向設置在該半導體件的一端，適用於與一錫球電連接，該接合體的材質與該錫球相同。
TW110122986A 2021-06-23 2021-06-23 用於半導體封裝的金屬凸塊結構 TWI756145B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110122986A TWI756145B (zh) 2021-06-23 2021-06-23 用於半導體封裝的金屬凸塊結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110122986A TWI756145B (zh) 2021-06-23 2021-06-23 用於半導體封裝的金屬凸塊結構

Publications (2)

Publication Number Publication Date
TWI756145B true TWI756145B (zh) 2022-02-21
TW202301575A TW202301575A (zh) 2023-01-01

Family

ID=81329298

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110122986A TWI756145B (zh) 2021-06-23 2021-06-23 用於半導體封裝的金屬凸塊結構

Country Status (1)

Country Link
TW (1) TWI756145B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI845940B (zh) * 2022-05-13 2024-06-21 矽品精密工業股份有限公司 電子封裝件及其電子結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080029888A1 (en) * 1999-11-01 2008-02-07 International Business Machines Corporation Solder Interconnect Joints For A Semiconductor Package
US9553053B2 (en) * 2012-07-25 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure for yield improvement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080029888A1 (en) * 1999-11-01 2008-02-07 International Business Machines Corporation Solder Interconnect Joints For A Semiconductor Package
US9553053B2 (en) * 2012-07-25 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure for yield improvement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI845940B (zh) * 2022-05-13 2024-06-21 矽品精密工業股份有限公司 電子封裝件及其電子結構

Also Published As

Publication number Publication date
TW202301575A (zh) 2023-01-01

Similar Documents

Publication Publication Date Title
US9613922B2 (en) Semiconductor device and manufacturing method thereof
US7791211B2 (en) Flip chip package structure and carrier thereof
JP4988843B2 (ja) 半導体フリップチップパッケージ用の基板およびプロセス
US8525333B2 (en) Electronic device and manufacturing method therefor
JP2015523743A (ja) Ｂｖａインタポーザ
US8592968B2 (en) Semiconductor device, semiconductor package, interposer, semiconductor device manufacturing method and interposer manufacturing method
JP2011142185A (ja) 半導体装置
TWI453839B (zh) 半導體裝置及其製造方法
TWI756145B (zh) 用於半導體封裝的金屬凸塊結構
US20150155258A1 (en) Method of fabricating a semiconductor structure having conductive bumps with a plurality of metal layers
CN104425414A (zh) 半导体装置及其制法
TWI483359B (zh) 線路載板及應用此線路載板之半導體封裝結構
JP2004128290A (ja) 半導体装置
US20050263883A1 (en) Asymmetric bump structure
TWI378546B (en) Substrate and package for micro bga
TWI495052B (zh) 基板結構與使用該基板結構之半導體封裝件
TWI496250B (zh) 封裝基板及其製法
US11569155B2 (en) Substrate bonding pad having a multi-surface trace interface
TWI823329B (zh) 玻璃覆晶封裝方法及其晶片
CN101527292B (zh) 芯片封装结构
WO2017190347A1 (zh) 具有焊球的封装结构及封装结构的制造方法
CN207052601U (zh) 一种晶圆表面凸点结构
US9972604B1 (en) Joint structure for metal pillars
CN112992875A (zh) 半导体封装装置及其制造方法
CN114765139A (zh) 半导体结构及其制造方法