CN104781930A - 用于光学器件的壳体、组件、用于制造壳体的方法以及用于制造组件的方法 - Google Patents

用于光学器件的壳体、组件、用于制造壳体的方法以及用于制造组件的方法 Download PDF

Info

Publication number
CN104781930A
CN104781930A CN201380057788.3A CN201380057788A CN104781930A CN 104781930 A CN104781930 A CN 104781930A CN 201380057788 A CN201380057788 A CN 201380057788A CN 104781930 A CN104781930 A CN 104781930A
Authority
CN
China
Prior art keywords
lead frame
housing
optics
groove
housing region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380057788.3A
Other languages
English (en)
Other versions
CN104781930B (zh
Inventor
T.格布尔
M.克内尔
K.米勒
T.施瓦茨
F.辛格
M.齐茨尔施佩格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN104781930A publication Critical patent/CN104781930A/zh
Application granted granted Critical
Publication of CN104781930B publication Critical patent/CN104781930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/30—Organic light-emitting transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Led Device Packages (AREA)

Abstract

在不同实施例中，提供了一种用于光学器件（14）的壳体（10）。该壳体（10）具有导线框架片段（12）和成型材料（18）。导线框架片段（12）由导电材料构成，并且具有第一侧以及背向第一侧的第二侧。在第一侧处，导线框架片段（12）具有至少一个用于容纳光学器件（14）的第一容纳区域和/或至少一个用于电接触光学器件（14）的接触区域（34）。导线框架片段（12）具有至少一个沟槽（20），所述沟槽（20）在导线框架片段（12）中在第一侧上被构造在容纳区域旁和/或接触区域（34）旁。导线框架片段（12）被嵌入到成型材料（18）中。成型材料（18）具有至少一个容纳凹槽（19），在该容纳凹槽（19）中露出第一容纳区域和/或接触区域（34）和沟槽（20）。

Description

用于光学器件的壳体、组件、用于制造壳体的方法以及用于制造组件的方法
技术领域
本发明涉及一种用于光学器件的壳体，该壳体具有导线框架片段和成型材料。导线框架片段由导电材料形成。导线框架片段具有第一侧以及背向第一侧的第二侧。在第一侧处，导线框架片段具有至少一个用于容纳光学器件的第一容纳区域和/或至少一个用于电接触光学器件的接触区域。导线框架片段被嵌入在成型材料中。该成型材料具有至少一个容纳凹槽，在该容纳凹槽中露出第一容纳区域和/或接触区域。另外，本发明涉及一种组件、一种用于制造用于光学器件的壳体的方法以及一种用于制造组件的方法。
本专利申请要求德国专利申请DE 10 2012 215 705.0的优先权，其公开内容特此通过引用被并入。
背景技术
用于光学器件、例如用于有源和/或电子光学器件的已知壳体、例如QFN（quad flat no leads，方形扁平无导线）壳体例如具有导线框架片段作为基本材料。QFN壳体亦被称为QFN封装和/或微导线框架（Micro Lead Frame, MLF）并且在电子学中作为集成电路（IC）的芯片壳体构造方式是已知的。
名称“QFN”在本说明书中包括不同大小的IC壳体，这些IC壳体全部都可以作为表面安装部件焊接在电路板上。
在本说明书中，名称“QFN”也被用于代表下列名称：MLPQ （Micro Leadframe Package Quad，微导线框架封装方形版）、MLPM （Micro Leadframe Package Micro，微导线框架封装微型版）、MLPD （Micro Leadframe Package Dual，微导线框架封装双边版）、DRMLF （Dual Row Micro Leadframe Package，双行微导线框架封装）、DFN （Dual Flat No-lead Package，双边扁平无导线封装）、TDFN （Thin Dual Flat No-lead Package，薄型双边扁平无导线封装）、UTDFN （Ultra Thin Dual Flat No-lead Package，超薄型双边扁平无导线封装）、XDFN （extreme thin Dual Flat No-lead Package，极薄型扁平无导线封装）、QFN-TEP （Quad Flat No-lead package with Top Exposed Pad，顶部露出焊垫型方形扁平无导线封装）、TQFN （Thin Quad Flat No-lead Package，薄型方形扁平无导线封装）、VQFN （Very Thin Quad Flat No Leads Package，非常薄型方形扁平无导线封装）。作为重要特征以及与类似方形扁平封装（QFP）不同，电接线端子（管脚）不是在侧面伸出塑料封套的尺寸，而是以未镀锡的铜接线端子的形式平坦地集成到壳体的下侧中。由此，可以减少电路板上所需的空间并且实现更高的封装密度。
导线框架片段从导线框架中分离出来。导线框架例如具有导电材料或者由其构成。导电材料例如具有金属，例如铜（例如CuW或CuMo）、铜合金、黄铜、镍和/或铁（例如Fe-Ni）和/或由其构成。
导线框架片段例如用于机械固定和/或电接触光学器件、例如有源或无源光学器件。为此，导线框架片段例如具有用于容纳光学器件的容纳区域和/或用于电接触光学器件的接触区域。光学器件例如可以是有源光学器件、比如芯片、例如半导体芯片和/或发射电磁辐射的器件，或者无源光学器件、例如透镜、反射镜、光圈等等。
在制造壳体时，导线框架例如以模塑方法、例如注塑方法或注射成型方法被嵌入到成型材料中。成型材料可以被构造成塑料封套。由成型材料制成的形成物以及嵌入在其中的导线框架亦可称为壳体复合体。“导线框架或导线框架片段被嵌入到成型材料中”例如是指，导线框架或导线框架片段至少部分地被成型材料包围。导线框架的部分可以不含成型材料，例如：在导线框架的下侧处的用于接触壳体、尤其是壳体的导线框架片段的电接线端子、和/或在导线框架的上侧处的露出容纳区域和/或接触区域的容纳凹槽。在容纳凹槽中可以布置光学器件。另外，布置在容纳凹槽中的光学器件可以被嵌入到浇注材料中。壳体的电接触部被构造在导线框架片段的与容纳凹槽相对的侧，使得完成的壳体可以被放置到电路板上。通过壳体与电路板之间的由此产生的物体接触，于是也可以建立到导线框架片段和/或布置在其上的光学器件的电接触。
在嵌入导线框架时，例如由于导线框架与相应成型模具之间的毛细效应，例如容纳区域和/或接触区域可能渗透到按规定应当保持不含成型材料的区域中。 成型材料的该不期望的渗透亦称“溢流（Flash）”或“EMC溢流”（EMC = Electronic Mold Compound，电子模塑复合体）。不期望的所渗透的成型材料必须然后完全或至少部分地被除去。
在已知组件的情况下，例如在两个布置在壳体中的光学器件之间留出一定距离，使得用于将光学器件与相应导线框架片段相连接的连接器在制造过程期间可以渗透到由该距离形成的自由空间中，而不发生光学器件的相互影响和/或对其定位或取向的影响。例如如果光学器件具有电子器件，则通过过剩的连接器可能产生电子器件之间的不期望的导电连接和/或短路。在焊剂作为连接器的情况下，焊剂从光学器件与导线框架片段之间的区域露出亦被已知为术语“焊剂挤出（Solder-Squeeze-Out）”。
另外，在制造过程中可能发生的是，光学器件尽管首先被精确地放置到为此设置的容纳区域和相应连接器上，但是该光学器件在连接器液化时和/或在连接器硬化时在与导线框架片段平行的平面中相对于相应导线框架片段和/或相对于彼此旋转。例如，这可能在将焊膏用作连接器的情况下发生。
发明内容
在不同实施例中，提供了一种用于光学器件的壳体和/或一种组件，其可以简单和/或精确地制造和/或在其中可以简单和/或精确地布置一个、两个或更多个光学器件。
在不同实施例中，提供了一种用于制造用于光学器件的壳体的方法和/或一种用于制造组件的方法，其可以以简单方式使得能够精确地制造该壳体或该组件和/或在该壳体中或该组件中精确地布置一个、两个或更多个光学器件。
在不同实施方式中，提供了一种用于光学器件的壳体。该壳体具有导线框架片段和成型材料。导线框架片段由导电材料构成，并且具有第一侧以及背向第一侧的第二侧。在导线框架片段的第一侧处，导线框架片段具有至少一个用于容纳光学器件的第一容纳区域和/或至少一个用于接触光学器件的接触区域。在导线框架片段的第一侧上，在导线框架片段中在容纳区域旁和/或在接触区域旁构造至少一个沟槽。导线框架片段被嵌入在成型材料中，并且具有至少一个容纳凹槽。第一容纳区域和/或接触区域和沟槽布置在容纳凹槽中。
接下来，沟槽亦被称为细沟槽并且也可以被构造为细沟槽。
沟槽例如可以有助于在嵌入导线框架片段期间成型材料不渗透到接触区域或容纳区域中。在该上下文中，沟槽例如可以充当对抗成型材料的屏障。在沟槽中例如可能存在例如在制造过程期间流入到沟槽中的成型材料。例如，沟槽可以充当成型材料的贮存池和/或阻断棱。可以放弃接下来用于从容纳区域和/或接触区域中除去成型材料的过程。
另外，沟槽可以用于在制造过程期间容纳过剩的连接器，所述连接器例如布置在电子器件与容纳区域之间以便将电子器件固定在容纳区域中，并且所述连接器在液体状态下被挤压得超出容纳区域。在沟槽中例如可存在例如在制造过程期间流入到沟槽中的连接器。换言之，沟槽可以充当用于过剩连接器的贮存池。在细沟槽中容纳过剩连接器例如可以使得能够与没有细沟槽相比将两个或更多个光学器件布置得彼此更接近。
另外，沟槽可以例如有助于在导线框架片段上精确地对准光学器件中的一个、两个或更多个。例如，细沟槽可以充当用于容纳和/或接触光学器件的调整标记。
沟槽例如可以被构造在成型材料与第一容纳区域之间和/或在成型材料与接触区域之间和/或在两个容纳区域之间。
壳体例如被构造成QFN壳体。这例如是指，壳体不具有通向外部的、例如必须在侧面从壳体中伸出并且在将壳体布置到电路板上时必须向下弯曲的导线。更确切地，QFN壳体在其下侧具有电接线端子，所述电接线端子例如由导线框架片段形成，并且通过所述电接线端子，在将QFN壳体放置到电路板上时进行QFN壳体的机械耦合以及电耦合，并且借助于导线框架片段还进行布置在其中的器件与电路板的电耦合和/或热耦合。另外，壳体到电路板的物体接触以及与之关联的壳体到电路板的热耦合可以有助于在温度变化负载情况下的非常好的表现，因为电路板片段的材料可以特别良好地与电路板和/或热沉的热膨胀系数相匹配。电路板例如可以是FR1、FR2、FR3、FR4、FR5、CEM1、CEM2、CEM3、CEM4或者CEM5电路板、例如通孔接触型FR－4电路板。
光学器件例如可以是有源光学器件（比如芯片、例如半导体芯片）和/或发射电磁辐射的器件或者无源光学器件（例如透镜、反射镜、光圈等等）。
在不同实施方式中，沟槽（例如细沟槽）具有如下深度：该深度小于导线框架片段的一半厚度或者小于导线框架片段的厚度的三分之一。细沟槽例如可以具有比导线框架片段的厚度更小的宽度。因此，细沟槽不是凹槽和/或可借助于对具有导线框架片段的导线框架进行全蚀刻或者半蚀刻来形成的结构，而是更扁平的凹槽或结构。这样的全蚀刻或半蚀刻是为了制造各个导线框架片段的结构以及由此从导线框架毛坯中制造导线框架所已知的。
在不同实施方式中，沟槽至少部分地围绕第一容纳区域和/或接触区域布置。例如，沟槽在导线框架片段的第一侧上限定第一容纳区域和/或接触区域。换言之，容纳区域或接触区域可以由环绕的沟槽来定义。这可以有助于在制造过程期间有效地容纳过剩的连接器和/或对要布置在相应容纳区域中的光学器件精确地关于导线框架片段和/或容纳区域和/或另一光学器件进行对准。
在不同实施方式中，在导线框架片段上设置有至少一个第二容纳区域，并且沟槽将第一容纳区域与第二容纳区域隔开。这例如可以有助于以简单方式将应当布置在第一和第二容纳区域上的两个光学器件布置得彼此接近和/或精确地彼此对准和/或与导线框架片段对准。
在不同实施方式中，沟槽至少部分地被填充填料。该填料例如被构造为使得其不被液体状态或黏稠状态下的所使用的连接器润湿。这例如可以有助于精确地对准光学器件。一般而言，润湿是液体在与固体表面接触时的行为。润湿性是一种所属特性。根据其是哪种液体、表面由哪种材料构成以及其特性如何、例如关于粗糙度而言，液体更强或更弱地润湿表面。润湿性依赖于所参与的表面张力的比例，所述表面张力例如通过杨氏方程与接触角相关，并且因此使其成为润湿性的度量。在此，接触角越大，则润湿性就越小。具体而言，尤其是连接器与容纳区域、填料和/或光学器件之间的表面张力起作用。
在不同实施方式中，提供了一种组件。该组件具有壳体、例如前述壳体。另外，该壳体具有至少一个第一光学器件，所述第一光学器件布置在该壳体的第一容纳区域中和/或在该壳体的接触区域中被电接触。光学器件例如是有源光学器件（例如芯片、例如半导体芯片）和/或发射电磁辐射的器件（例如LED或OLED）、或者无源光学器件（例如透镜、反射镜或光圈）。借助于细沟槽，光学器件可以简单地特别精确地在壳体上和/或壳体中被布置和/或定位和/或接触。另外，可以借助于细沟槽将两个或更多个光学器件布置得彼此特别接近以及由此彼此非常紧凑。
在不同实施方式中，第一光学器件至少部分地与细沟槽重叠。换言之，在导线框架片段的俯视图中，光学器件例如可以覆盖沟槽的一部分。如果沟槽包围第一容纳区域，则光学器件可以与容纳区域相比覆盖更大的面积，其中该光学器件例如可以在一侧、两侧、三侧或所有侧与容纳区域重叠。这可以有助于将光学器件精确地布置或对准在导线框架片段和容纳区域上。例如，细沟槽的外边缘可以与光学器件的下侧相比环绕更大的面积。在俯视图中，因此仅能辨认沟槽的外边缘以及沟槽的一部分。如果沟槽被填充填料，则连接器不能侵入到沟槽中或者渗透到其填料上，因为连接器不润湿填料。由于连接器与光学器件的下侧、填料、容纳区域和空气之间的表面张力，于是进行光学器件在容纳区域之上的自动居中和/或对准。换言之，因此可以借助于沟槽进行光学器件的精确和/或自动的定位和取向。另外，沟槽在嵌入导线框架片段时可以防止：液体成型材料渗透到容纳区域和/或接触区域中，由此光学器件的布置和/或接触可以简单和/或精确地实现。
在不同实施方式中，提供了一种用于制造用于光学器件的壳体的方法。在该方法中，首先提供导线框架片段，该导线框架片段由导电材料构成，并且具有第一侧以及背向第一侧的第二侧。在第一侧处，导线框架片段具有用于容纳光学器件的第一容纳区域和/或用于接触光学器件的接触区域。在导线框架片段中，在第一侧上在容纳区域旁和/或在接触区域盘构造沟槽。导线框架片段被嵌入到成型材料中，使得第一容纳区域和/或接触区域和沟槽在容纳凹槽中露出。
在不同实施方式中，沟槽被构造为使得细沟槽的深度小于导线框架片段的一半厚度或者小于导线框架片段的厚度的三分之一。可替代地或附加地，沟槽例如被构造为使得沟槽的宽度小于导线框架片段的厚度。
在不同实施方式中，沟槽被构造为至少部分地围绕第一容纳区域和/或接触区域。例如，通过沟槽在导线框架的第一侧上限定和/或定义第一容纳区域和/或接触区域。
在不同实施方式中，导线框架片段在第一侧上具有至少一个用于容纳另外的光学器件的第二容纳区域，并且第一容纳区域借助于沟槽与第二容纳区域隔开。
在不同实施方式中，沟槽至少部分地被填充填料、例如被填充前述填料。
在不同实施方式中，提供了一种用于制造组件的方法。在该方法中，首先例如根据前述方法提供用于光学器件的壳体。在第一容纳区域中施加熔化连接器。将至少一个光学器件、例如前述光学器件在连接器上布置在第一容纳区域中，和/或使光学器件的电接线端子在接触区域中与连接器相接触。将连接器熔化和/或硬化，由此将光学器件固定在第一容纳区域中和/或将光学器件的电接线端子与接触区域电接触。光学器件的电接线端子例如可以具有导线、例如接合导线。
在不同实施方式中，将沟槽构造为围绕第一容纳区域并填充填料，并且光学器件与沟槽重叠。在熔化连接器时，光学器件自动地相对于容纳区域对准。
在不同实施方式中，将沟槽构造为围绕第二容纳区域并填充填料。在第二容纳区域上布置连接器。将另一光学器件在连接器上布置在第二容纳区域中，并且该另一光学器件与沟槽重叠。在连接器上在第一和第二容纳区域中的两个光学器件自动地相对于相应容纳区域对准并且通过导线框架片段相对于彼此对准。
附图说明
本发明的实施例在图中予以示出并且在下面予以进一步阐述。
图1示出了组件的一个实施例的元件的俯视图；
图2示出了根据图1的组件的截面图；
图3示出了组件的一个实施例的元件的俯视图；
图4示出了根据图3的组件的截面图；
图5示出了组件的一个实施例的截面图；
图6示出了组件的一个实施例的元件的俯视图；
图7示出了根据图6的组件的截面图；
图8示出了组件的一个实施例的元件的俯视图；
图9示出了根据图8的组件的截面图；
图10示出了组件的一个实施例的元件在制造过程期间的截面图；
图11示出了根据图10的组件在制造过程期间的截面图；
图12示出了根据图10和11的组件在制造过程期间的截面图；
图13示出了组件的一个实施例的截面图；
图14示出了组件的一个实施例的截面图；
图15示出了用于制造组件的方法的一个实施例的流程图。
具体实施方式
在下面的详尽描述中，参考附图，所述附图构成本说明书的一部分并且在附图中为了说明示出了可表达本发明的具体实施例。在此方面，诸如“上方”、“下方”、“前方”、“后方”、“在前”、“在后”等等的方向术语参考所描述的图的取向来使用。由于实施例的部件可以定位在多个不同的取向上，因此方向术语用于说明而绝不是限制性的。能够理解，可以使用其它实施例并执行结构或逻辑改变，而不偏离本发明的保护范围。能够理解，如未专门另行说明，在此描述的各个实施例的特征可以彼此组合。因此，下面的详尽描述不应在限制性意义上来理解，并且本发明的保护范围由所附权利要求书来定义。
在本说明书的范围内，术语“连接”、“相连”以及“耦合”被用于描述直接以及间接连接、直接或间接相连、以及直接或间接耦合。在图中只要适宜，就给相同或相似的元件配备相同附图标记。
光学器件例如可以是有源光学器件（例如芯片、例如半导体芯片）和/或发射电磁辐射的器件或者无源光学器件（例如透镜、反射镜或光圈等等）。
在不同的实施例中，发射电磁辐射的器件可以是发射电磁辐射的半导体器件和/或被构造成发射电磁辐射的二极管、发射电磁辐射的有机二极管、发射电磁辐射的晶体管、或者发射电磁辐射的有机晶体管。该辐射例如可以是可见范围中的光、紫外光和/或红外光。在该上下文中，发射电磁辐射的器件例如可以被构造成发光二极管（light emitting diode, LED）、有机发光二极管（organic light emitting diode, OLED）或者发光晶体管、或者有机发光晶体管。在不同实施例中，发光器件可以是集成电路的一部分。此外，可以设置多个发光器件、例如将其安放在共同的壳体中。
在不同实施例中，连接器可以是一种用于材料决定地连接两个物体、例如将光学器件与载体、例如导线框架片段连接的材料。该连接器例如可以是如下材料，其在室温下为硬的并且为了连接物体首先被液化并且然后被再次硬化。在此，连接器可以在液化以前就已经或者在液体状态下才与两个物体接触。连接器例如可以在对流炉或者回流炉中被液化。可替代于此地，连接器例如可以是一种在室温下为液体或者至少黏稠的材料，例如粘接剂、粘接膏或者焊膏、例如铜膏。粘接剂、粘接膏或焊膏例如可以在炉、例如回流炉或蒸气炉中被硬化。连接器例如可以具有塑料（例如合成树脂）和/或金属（例如焊剂）。焊剂例如可以具有合金。焊剂例如可以是铅、锡、锌、铜、银、铝、硅和/或玻璃和/或有机或无机添加剂。
图1和图2示出了常规组件的元件。图1示出了常规组件8的元件的俯视图，并且图2示出了图1中所示常规组件8的截面图。常规组件8具有两个光学器件14和壳体10，光学器件14布置在壳体10中。在图1和图2中示出了壳体10的仅仅一部分。壳体10尤其是具有导线框架片段12。导线框架片片段12在导线框架片段12的第一侧针对光学器件14中的每个具有各一个容纳区域。在导线框架片段上，两个光学器件14借助于连接器16被固定在容纳区域中。
两个光学器件14以第一距离A1被相互布置为，使得连接器16在制造过程期间在液体状态或黏稠状态下至少部分地伸出到光学器件14之下，而两个容纳区域中的连接器16不相互地影响和/或接触，和/或影响和/或接触相邻光学器件14。第一距离A1例如可以为要遵循的最小距离和/或例如在0.1mm和10mm之间。最小距离例如可以有助于避免两个光学器件14的不期望的电耦合和/或两个光学器件14之间的短路。
图3和图4示出了常规组件8的元件，这些元件例如可以基本上对应于常规组件8的前述元件。图3示出了常规组件8的元件的俯视图，并且图4示出了根据图3的组件8的截面图。两个光学组件14例如可以在导线框架片段12上被布置为使得其朝向彼此的侧边围成第一角度α。即使当两个光学器件在其被固定在导线框架片段12的容纳区域处以前已经被精确地彼此并行地布置，这两个光学器件14仍然例如可以围成第一角度α，因为例如在连接器16液化时和/或在连接器16硬化以前或以后，可能发生光学器件14相对于彼此和/或相对于导线框架片段12的转动。
图5示出了组件8的一个实施例的截面图，其中导线框架片段12、光学器件14和/或连接器16例如可以基本上根据常规组件8的前述元件来构造。例如，导线框架片段12具有一个、两个或更多个、例如三个用于容纳相应光学器件14的容纳区域。在容纳区域上借助于连接器16布置和/或固定光学器件14。另外，导线框架片段12可以具有一个、两个或更多个用来电接触光学器件14的接触区域（参见图14）。连接器16例如可以具有薄膜焊接层。
另外，组件8例如可以具有成型材料18，在成型材料18中可以嵌入导线框架片段12。导线框架片段12可以嵌入到成型材料18中例如可以是指，导线框架片段12至少部分地被成型材料18包围，但是导线框架片段12可以在单个区域中不含成型材料18。例如，导线框架片段12可以在图5中在其下侧在较大区域上不含成型材料18。导线框架片段12和/或光学器件14例如可以在下侧上例如与未示出的电路板例如电接触和/或热接触。另外，导线框架片段12可以在其在图5中示出的上侧具有容纳凹槽19，该容纳凹槽19可以不含成型材料18并且在该容纳凹槽19中露出容纳区域以及必要时露出接触区域。
除了容纳区域以外和/或必要时除了接触区域以外，在容纳区域19中可以构造一个、两个或更多个沟槽20、例如两个或更多个细沟槽20。例如，可以在容纳区域与成型材料18之间和/或在各个容纳区域之间构造沟槽20、例如细沟槽20。细沟槽20例如可以被构造为完全或部分地围绕容纳区域或接触区域。细沟槽20例如可以具有在下面参考图7予以进一步阐述的深度和宽度。
容纳区域例如可以至少部分被填充连接器16，连接器16例如在制造过程中在连接器16液化时从容纳区域和相应电子元件14之间流出并且被相应细沟槽20容纳。由此，光学器件14例如可以与没有细沟槽20相比被布置得彼此更接近、例如比在图1和图2中所示的常规组件8的情况下更接近。细沟槽20因此例如可以用于容纳液体连接器16。
可替代地或附加地，构造在容纳区域与成型材料18之间和/或接触区域与成型材料18之间的细沟槽可以用于在嵌入导线框架片段之间容纳液态成型材料18，使得容纳区域或接触区域保持不含成型材料18。因此，细沟槽20可以用作针对液体成型材料18的屏障和/或用作液体成型材料18的贮存池。这可以有助于能够简单和/或精确地将光学器件14布置在容纳区域中和/或简单和/或精确地在接触区域中电接触光学器件14。
图6示出了组件8的一个实施例的元件，这些元件例如可以基本上对应于组件8的前述元件。例如，组件8的元件可以是组件8的前述元件的组合。例如，导线框架片段12和光学元件14可以根据图1至4来构造，并且细沟槽20可以根据图5中所示的实施例来构造。例如，细沟槽20可以围绕两个光学器件14延伸。例如，细沟槽20可以被构造为使得其在导线框架片段12的第一侧上将两个容纳区域彼此分开。光学器件14例如可以与容纳区域重叠，因此在图6中，容纳区域的例如与细沟槽20的内边缘相对应的外边缘仅仅以虚线示出。图6中所示的细沟槽20可以被表示成环绕的细沟槽20或者多个在容纳区域旁边和/或在容纳区域之间构造的细沟槽20。
两个光学器件14可以以第二距离A2相互布置，该第二距离A2例如小于第一距离A1。第二距离A2例如可以为仅仅几微米或甚至为零。在制造组件8时以及尤其是在将光学器件14固定在导线框架片段12上时，过剩的连接器16可能流出到细沟槽20中。
图7示出了根据图6的组件8的截面图。图7中所示的细沟槽20例如可以根据前述的和/或后述的细沟槽20来构造。细沟槽20例如可以具有深度T，该深度T例如可以小于导线框架片段12的一半厚度D2。导线框架片段12例如可以具有350μm的厚度D1。深度T例如可以对应于第一厚度D1的三分之一或者小于第一厚度D1。细沟槽20的宽度例如可以等于细沟槽20的深度T或者对应于细沟槽20的深度T的大约1.5、2或3倍。
图8和图9示出了组件8的一个实施例的元件，这些元件例如可以基本上对应于组件8的前述元件。图8示出了组件8的元件的俯视图，并且图9示出了根据图8的组件8的截面图。
在细沟槽20中例如可以布置填料22。填料22例如可以被构造为使得其不被连接器16润湿。这导致：液体连接器16在制造过程期间不流到细沟槽20或填料22中和/或不流到细沟槽20或填料22上，而是保留在容纳区域和/或接触区域中。如果容纳区域精确地由细沟槽20来定义，则可以由于连接器16与光学器件14、导线框架片段12和/或周围空气之间的表面张力而发生光学器件14相对于导线框架片段12和/或相应容纳区域和/或相对于彼此的自动对准和/或精确定位和/或精确取向。换言之，连接器16上的光学器件14在相应容纳区域上被自动地对准或居中。这使得能够首先相对不精确地、例如比在图3和4中所示常规组件8的情况下更不精确地将光学器件14布置在仍为固体的连接器16上，但是在连接器16硬化以后，光学器件14相对精确地、例如比在图3和4中所示常规组件8的情况下更精确地固定在导线框架片段12处。这例如可以在将焊膏用作连接器16的情况下和/或在膏体焊接的情况下是有利的。
图10、图11和图12示出了组件8的一个实施例的示意性状态，其中组件8可以在用于制造组件8的制造方法期间为相继的。不同状态尤其是示出了光学器件14可以如何被布置在导线框架片段12上。组件8例如可以基本对应于前述组件8。
图10示出了组件8的如下状态：在该状态下，导线框架片段12的细沟槽20被填充填料22。作为填料22使用不被连接器16润湿的材料。在容纳区域中布置连接器16。例如，作为连接器16可以使用焊膏，该焊膏例如可以以印刷方法或者分配方法被施加到导线框架片段12上。
图11示出了根据图10的组件8的如下状态：在该状态下，光学器件14被布置在导线框架片段12和连接器16上。两个光学器件14彼此具有第三距离A3。连接器16例如可以与细沟槽20和/或填料22的一部分重叠。
图12示出了根据图10和11的组件8的如下状态：在该状态下，连接器由于其材料特性而从填料22拉回。这一方面导致：两个光学器件14在相反方向24上朝彼此移动，由此两个光学器件14具有比第三距离A3更小的第四距离A4。此外进行了光学器件14与导线框架片段12以及尤其是容纳区域的相对对准，并且光学器件14通过导线框架片段12还进行了相对于彼此的相对对准。第三距离A3与第四距离A4之差例如可以为10μm和30μm之间、例如15μm和25μm之间、例如大约为20μm。
图13示出了组件8的一个实施例，该实施例例如可以基本上对应于组件8的前述实施例。细沟槽20例如可以被填充填料22。光学器件14例如可以被布置为彼此特别接近和/或被精确地彼此对准和/或与壳体10对准。另外，另外的光学器件14还可以布置在壳体10中和/或被另外的细沟槽20包围。作为连接器16例如可以使用焊膏，该焊膏例如可以以印刷方法或分配方法被施加和/或紧接着在回流炉中被硬化。
图14示出了组件8的一个实施例，该实施例例如可以基本上对应于组件8的前述实施例。组件8例如具有导线框架片段12，该导线框架片段12具有容纳片段和接触片段。容纳片段在导线框架片段12的第一侧上具有容纳区域，在该容纳区域中通过连接器16固定光学器件14。接触片段具有接触区域34，该接触区域34例如可以根据前述接触区域来构造。光学器件14例如可以借助于接合导线32与接触区域34电接触。例如，容纳区域和/或接触区域34可以被细沟槽20包围。例如，在容纳区域与成型材料18之间和/或在接触区域34与成型材料18之间构造各一个细沟槽20。
例如，在成型材料18同与其相邻的细沟槽20之间形成导线框架片段12的被成型材料18覆盖（溢流）的表面区域30。另外，成型材料18可以稍微处于与成型材料18相邻的细沟槽20中。例如，成型材料18可能在嵌入期间由于毛细力而渗透到表面区域30和相应细沟槽20中。但是由于细沟槽20，容纳区域和/或接触区域34保持不含成型材料18，因为细沟槽20中断了毛细效应并且充当用于液体成型材料18的贮存池。换言之，细沟槽20构成成型材料18的阻断棱（Flash-Stop（溢流阻断））。
图15示出了用于制造组件8的一个实施例的流程图。用于制造组件8的方法也包括用于制造用于组件8的壳体10的方法。
在步骤S2中，提供导线框架。导线框架例如可以具有多个导线框架片段12，这些导线框架片段12通过导线框架彼此连接和/或共同构成导线框架。导线框架和/或导线框架片段12例如可以借助于一种或两种蚀刻方法由导线框架毛坯构成。
在步骤S4中，可以构造细沟槽、例如导线框架片片段12中的细沟槽20中的一个或多个。细沟槽20例如可以与导线框架片段12在同一蚀刻过程中被构造。换言之，步骤S2和S4可以同时处理。可替代于此地，细沟槽20也可以在自己的蚀刻过程中被构造或者借助于压印、锯开和/或铣磨来构造。为了构造细沟槽20之一，例如可以使用蚀刻阻断掩模和/或光刻漆，其在细沟槽20的区域中具有宽度例如在5μm和200μm之间、例如10μm至50μm之间的缝隙。
在步骤S6中，可以将细沟槽20填充填料22。填料22例如可以具有不被或仅仅可忽略地被连接器16润湿的特性。作为填料22，例如可以与成型材料18使用相同的材料。
在步骤S8中，导线框架可以嵌入到成型材料18中。如果作为填料22使用成型材料18，则步骤S6和S8可以同时执行。例如，在嵌入导线框架时，可以给细沟槽20填充成型材料18。所嵌入的导线框架形成壳体复合体，该壳体复合体对每个导线框架片段12具有一个壳体10。
在步骤S10中，可以将光学器件14布置在导线框架、尤其是导线框架片段12上。光学器件14例如可以借助于连接器16固定在导线框架片段12处。连接器16例如可以借助于溅射、分配、印刷和/或蒸镀被施加到导线框架片段12上。例如，光学器件14可以借助于薄层焊接方法布置在导线框架片段12上。
在步骤S12中，可以将组件8和/或壳体10分离。组件8或壳体可以通过锯开或切割壳体复合体来分离。
步骤S10可以在步骤S12之前或之后执行。如果步骤S10在步骤S12之后执行，则步骤S2至S12可以被称为用于制造壳体10的方法。
本发明不限于所说明的实施例。例如，细沟槽可以构造在所有具有成型材料18的区域旁边，使得原则上成型材料18可以流入到细沟槽20中而不能流动超出细沟槽20。另外，可以分别通过细沟槽20将不同地构造的容纳区域和/或不同地多的容纳区域彼此隔开或者与成型材料18隔开。另外，在所有实施例中，可以借助于细沟槽20将接触区域彼此隔开、与容纳区域或者与成型材料18隔开。另外，所示实施例可以彼此组合。另外，所示实施例可以具有仅仅一个光学器件14并且相应地具有仅仅一个容纳区域和/或多于三个、例如四个、五个或更多个容纳区域以及相应的光学器件14。另外，所示实施例在图5至13中也可以具有一个、两个或更多个根据图14的接触区域34。

Claims (15)

1.用于光学器件（14）的壳体（10），具有：
－导线框架片段（12），所述导线框架片段（12）由导电材料构成，所述导线框架片段（12）具有第一侧以及背向第一侧的第二侧，并且所述导线框架片段（12）在第一侧处具有至少一个用于容纳光学器件（14）的第一容纳区域和/或至少一个用于电接触光学器件（14）的接触区域（34），
－至少一个沟槽（20），所述沟槽（20）在导线框架片段（12）中在第一侧上被构造在容纳区域旁和/或接触区域（34）旁，以及
－成型材料（18），导线框架片段（12）被嵌入到成型材料（18）中并且所述成型材料（18）具有至少一个容纳凹槽（18），在所述容纳凹槽（18）中布置第一容纳区域和/或接触区域（34）和沟槽（20）。
2.根据权利要求1所述的壳体（10），其中沟槽（20）具有深度（T），所述深度（T）小于导线框架片段（12）的一半厚度（D2）或者小于导线框架片段（12）的厚度（D1）的三分之一，和/或其中沟槽（20）具有比导线框架片段（12）的厚度（D1）小的宽度（B）。
3.根据前述权利要求之一所述的壳体（10），其中沟槽（20）被构造为至少部分地围绕第一容纳区域和/或接触区域（34）。
4.根据前述权利要求之一所述的壳体（10），其中导线框架片段（12）具有至少一个第二容纳区域，并且其中沟槽（20）将第一容纳区域与第二容纳区域隔开。
5.根据前述权利要求之一所述的壳体（10），其中沟槽（20）至少部分地被填充填料（22）。
6.组件（8），其具有根据前述权利要求之一所述的壳体（10）和至少一个第一光学器件（14），所述第一光学器件（14）布置在壳体（10）的第一容纳区域中和/或在壳体（10）的接触区域（34）中被电接触。
7.根据权利要求6所述的组件（8），其中第一光学器件（14）至少部分地与沟槽（20）重叠。
8.用于制造用于光学器件（14）的壳体（10）的方法，其中
－提供导线框架片段（12），所述导线框架片段（12）由导电材料构成，所述导线框架片段（12）具有第一侧以及背向第一侧的第二侧，并且所述导线框架片段（12）在第一侧处具有用于容纳光学器件（14）的第一容纳区域和/或用于电接触光学器件（14）的接触区域（34），
－在导线框架片段（12）中在第一侧上在第一容纳区域旁和/或在接触区域（34）旁构造沟槽（20），以及
－将所述导线框架片段嵌入到成型材料（14）中，使得第一容纳区域和/或接触区域（34）和沟槽（20）布置在成型材料（14）的容纳凹槽（19）中。
9.根据权利要求8所述的方法，其中沟槽（20）被构造为使得沟槽（20）的深度（T）小于导线框架片段（12）的一半厚度（D2）或者小于导线框架片段（12）的厚度（D1）的三分之一，和/或其中沟槽（20）被构造为使得沟槽（20）的宽度（B）小于导线框架片段（12）的厚度（D1）。
10.根据权利要求8或9所述的方法，其中沟槽（20）被构造为至少部分地围绕第一容纳区域和/或接触区域（34）。
11.根据权利要求8至10之一所述的方法，其中导线框架片段（12）在第一侧上具有至少一个用于容纳第二光学器件（14）的第二容纳区域，并且其中第一容纳区域借助于细沟槽（20）与第二容纳区域隔开。
12.根据权利要求8至11之一所述的方法，其中沟槽（20）至少部分地被填充填料（22）。
13.用于制造组件（8）的方法，其中
－根据权利要求8至12之一来提供用于光学器件（14）的壳体（10），
－在第一容纳区域和/或接触区域（34）中分别施加连接器（16），
－将至少一个光学器件（14）在连接器（16）上布置在第一容纳区域中，和/或使光学器件（14）的电接线端子在接触区域（34）中与连接器（16）相接触，
－将连接器（16）熔化和/或硬化，由此将光学器件（14）固定在第一容纳区域中和/或将光学器件（14）的电接线端子与接触区域（34）电接触。
14.根据权利要求13所述的方法，其中沟槽（20）被构造为围绕第一容纳区域并且被填充填料（22），并且其中光学器件（14）与沟槽（20）重叠，并且其中在连接器（16）熔化时光学器件（14）自动地相对于容纳区域被对准。
15.根据权利要求14所述的方法，其中
－沟槽（20）被构造为围绕第二容纳区域并且被填充填料（22），
－在第二容纳区域上布置连接器（16），
－另外的光学器件（14）在连接器（16）上被布置在第二容纳区域中并且与沟槽（20）重叠，以及
－两个光学器件（14）在连接器（16）上在第一和第二容纳区域中自动地相对于所述容纳区域和相对于彼此被对准。
CN201380057788.3A 2012-09-05 2013-08-28 用于光学器件的壳体、组件、用于制造壳体的方法以及用于制造组件的方法 Active CN104781930B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012215705.0A DE102012215705B4 (de) 2012-09-05 2012-09-05 Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
DE102012215705.0 2012-09-05
PCT/EP2013/067813 WO2014037263A1 (de) 2012-09-05 2013-08-28 Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe

Publications (2)

Publication Number Publication Date
CN104781930A true CN104781930A (zh) 2015-07-15
CN104781930B CN104781930B (zh) 2018-10-16

Family

ID=49054537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380057788.3A Active CN104781930B (zh) 2012-09-05 2013-08-28 用于光学器件的壳体、组件、用于制造壳体的方法以及用于制造组件的方法

Country Status (4)

Country Link
US (2) US20150228873A1 (zh)
CN (1) CN104781930B (zh)
DE (1) DE102012215705B4 (zh)
WO (1) WO2014037263A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847803A (zh) * 2017-03-28 2017-06-13 山东晶泰星光电科技有限公司 一种集成ic的表面贴装式rgb‑led封装模组
CN106847800A (zh) * 2017-03-28 2017-06-13 山东晶泰星光电科技有限公司 Qfn表面贴装式rgb‑led封装模组及其制造方法
CN110265381A (zh) * 2018-03-12 2019-09-20 颀邦科技股份有限公司 半导体封装结构及其线路基板
WO2023035101A1 (zh) * 2021-09-07 2023-03-16 华为技术有限公司 芯片封装结构和用于制备芯片封装结构的方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219025B1 (en) 2014-08-15 2015-12-22 Infineon Technologies Ag Molded flip-clip semiconductor package
JP2016100385A (ja) * 2014-11-19 2016-05-30 パイオニア株式会社 光半導体デバイスおよび光半導体デバイスの製造方法
JP6481349B2 (ja) * 2014-12-02 2019-03-13 日亜化学工業株式会社 パッケージの製造方法及び発光装置の製造方法
JP6213582B2 (ja) * 2016-01-22 2017-10-18 日亜化学工業株式会社 発光装置
US10765009B2 (en) * 2016-12-21 2020-09-01 Lumileds Llc Method for addressing misalignment of LEDs on a printed circuit board
DE102017104144B9 (de) 2017-02-28 2022-03-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von Leuchtdioden
DE102017104859A1 (de) 2017-03-08 2018-09-13 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung von mindestens einem Halbleiterbauelement
KR102261288B1 (ko) * 2017-03-14 2021-06-04 현대자동차 주식회사 자동차 외장용 발광다이오드 패키지
JP6771412B2 (ja) 2017-03-16 2020-10-21 三菱電機株式会社 半導体装置
KR102473399B1 (ko) 2017-06-26 2022-12-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
DE102018118697B4 (de) 2017-08-03 2023-08-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit Begrenzungselement
JP7024269B2 (ja) * 2017-09-12 2022-02-24 富士電機株式会社 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法
US11961875B2 (en) 2017-12-20 2024-04-16 Lumileds Llc Monolithic segmented LED array architecture with islanded epitaxial growth
US20190198720A1 (en) 2017-12-22 2019-06-27 Lumileds Llc Particle systems and patterning for monolithic led arrays
KR102471690B1 (ko) * 2017-12-27 2022-11-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
US11271033B2 (en) 2018-09-27 2022-03-08 Lumileds Llc Micro light emitting devices
US10811460B2 (en) 2018-09-27 2020-10-20 Lumileds Holding B.V. Micrometer scale light emitting diode displays on patterned templates and substrates
US10964845B2 (en) 2018-09-27 2021-03-30 Lumileds Llc Micro light emitting devices
US10923628B2 (en) 2018-09-27 2021-02-16 Lumileds Llc Micrometer scale light emitting diode displays on patterned templates and substrates
JP2019087763A (ja) * 2019-03-01 2019-06-06 パイオニア株式会社 光半導体デバイスおよび光半導体デバイスの製造方法
US11674795B2 (en) 2019-12-18 2023-06-13 Lumileds Llc Miniature pattern projector using microLEDs and micro-optics
US11404473B2 (en) 2019-12-23 2022-08-02 Lumileds Llc III-nitride multi-wavelength LED arrays
US11923398B2 (en) 2019-12-23 2024-03-05 Lumileds Llc III-nitride multi-wavelength LED arrays
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
DE102020117207A1 (de) * 2020-06-30 2021-12-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelementegehäuse und verfahren
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US11631786B2 (en) 2020-11-12 2023-04-18 Lumileds Llc III-nitride multi-wavelength LED arrays with etch stop layer
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
DE102021108604A1 (de) 2021-04-07 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit strukturiertem leiterrahmen und gehäusekörper sowie verfahren zur herstellung des bauelements
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area
US20230307586A1 (en) * 2022-03-25 2023-09-28 Creeled, Inc. Mounting arrangements for semiconductor packages and related methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577816A (zh) * 2003-06-27 2005-02-09 半导体元件工业有限责任公司 形成包封器件和结构的方法
CN101222013A (zh) * 2003-01-30 2008-07-16 奥斯兰姆奥普托半导体有限责任公司 用于发射和/或接收辐射的半导体元器件的外壳基体
KR20090100968A (ko) * 2008-03-21 2009-09-24 주식회사 루멘스 발광다이오드 리드프레임과 그 리드프레임을 이용한발광다이오드 패키지 및 그 제조방법
CN102201525A (zh) * 2010-03-25 2011-09-28 Lg伊诺特有限公司 发光器件封装及具有该发光器件封装的照明系统
CN102272925A (zh) * 2008-12-30 2011-12-07 奥斯兰姆奥普托半导体有限责任公司 用于制造照明用具的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS604246A (ja) * 1983-06-23 1985-01-10 Toshiba Corp リ−ドフレ−ム
JP3028791B2 (ja) 1997-08-06 2000-04-04 日本電気株式会社 チップ部品の実装方法
DE19945131A1 (de) * 1999-09-21 2001-04-12 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Beschichtungs-Mittel
JP3895570B2 (ja) 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
DE20306928U1 (de) * 2003-01-30 2004-06-03 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung aussendendes und/oder empfangendes Halbleiter-Bauelement und Gehäuse-Grundkörper für ein derartiges Bauelement
JP5192811B2 (ja) * 2004-09-10 2013-05-08 ソウル セミコンダクター カンパニー リミテッド 多重モールド樹脂を有する発光ダイオードパッケージ
TWM273082U (en) * 2005-04-01 2005-08-11 Lingsen Precision Ind Ltd Structure for preventing glue from spilling used in carrier board for packaging integrated circuit
US20110192445A1 (en) 2008-03-13 2011-08-11 Florian Solzbacher High precision, high speed solar cell arrangement to a concentrator lens array and methods of making the same
JP5585013B2 (ja) 2009-07-14 2014-09-10 日亜化学工業株式会社 発光装置
JP5720496B2 (ja) * 2011-08-24 2015-05-20 豊田合成株式会社 発光装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101222013A (zh) * 2003-01-30 2008-07-16 奥斯兰姆奥普托半导体有限责任公司 用于发射和/或接收辐射的半导体元器件的外壳基体
CN1577816A (zh) * 2003-06-27 2005-02-09 半导体元件工业有限责任公司 形成包封器件和结构的方法
KR20090100968A (ko) * 2008-03-21 2009-09-24 주식회사 루멘스 발광다이오드 리드프레임과 그 리드프레임을 이용한발광다이오드 패키지 및 그 제조방법
CN102272925A (zh) * 2008-12-30 2011-12-07 奥斯兰姆奥普托半导体有限责任公司 用于制造照明用具的方法
CN102201525A (zh) * 2010-03-25 2011-09-28 Lg伊诺特有限公司 发光器件封装及具有该发光器件封装的照明系统

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847803A (zh) * 2017-03-28 2017-06-13 山东晶泰星光电科技有限公司 一种集成ic的表面贴装式rgb‑led封装模组
CN106847800A (zh) * 2017-03-28 2017-06-13 山东晶泰星光电科技有限公司 Qfn表面贴装式rgb‑led封装模组及其制造方法
WO2018176656A1 (zh) * 2017-03-28 2018-10-04 山东晶泰星光电科技有限公司 Qfn表面贴装式rgb-led封装模组及其制造方法
CN106847803B (zh) * 2017-03-28 2023-09-15 山东捷润弘光电科技有限公司 一种集成ic的表面贴装式rgb-led封装模组
CN110265381A (zh) * 2018-03-12 2019-09-20 颀邦科技股份有限公司 半导体封装结构及其线路基板
CN110265381B (zh) * 2018-03-12 2020-12-18 颀邦科技股份有限公司 半导体封装结构及其线路基板
WO2023035101A1 (zh) * 2021-09-07 2023-03-16 华为技术有限公司 芯片封装结构和用于制备芯片封装结构的方法

Also Published As

Publication number Publication date
DE102012215705A1 (de) 2014-03-06
CN104781930B (zh) 2018-10-16
US20170222092A1 (en) 2017-08-03
WO2014037263A1 (de) 2014-03-13
DE102012215705B4 (de) 2021-09-23
US20150228873A1 (en) 2015-08-13

Similar Documents

Publication Publication Date Title
CN104781930A (zh) 用于光学器件的壳体、组件、用于制造壳体的方法以及用于制造组件的方法
TWI382561B (zh) 附有反射透鏡之功率發光二極體封裝及其製造方法
TWI497746B (zh) 發光二極體封裝及其製造方法
US20170288108A1 (en) Light-emitting diode device
US7772036B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US8198108B2 (en) Semiconductor device and method for manufacturing the same
CN105552039B (zh) 具有改进电可接入性的封装结构的电子装置和制造方法
JP6204577B2 (ja) オプトエレクトロニクス部品およびその製造方法
TWI699012B (zh) 發光晶片封裝結構及封裝方法
JP2010524260A (ja) 光カプラ・パッケージ
US20130099275A1 (en) Led package and method of making the same
US9537019B2 (en) Semiconductor device
US10165639B2 (en) Integrated LED device
KR20150056082A (ko) 광원 제조 방법
US9615493B2 (en) Light emitting device, and method for manufacturing circuit board
US9142528B2 (en) Semiconductor device with an interlocking structure
JP2015510277A (ja) 基板上で成形されたカプセル化くぼみを有する半導体レーザチップパッケージ及びこれを形成するための方法
TWI509834B (zh) 發光二極體封裝結構及其製造方法
US7589402B2 (en) Semiconductor module and manufacturing method thereof
JP2013077729A (ja) Ｌｅｄパッケージ及びその製造方法
KR20150021250A (ko) 반도체 패키지, 반도체 패키지 제조 방법 및 적층형 반도체 패키지
TWI653724B (zh) 具有晶片座的導線架結構
JPH1168254A (ja) 光モジュール及び光モジュールの製造方法
KR200276091Y1 (ko) 가요성 회로기판을 이용한 볼 그리드 어레이 반도체 패키지 제조용 몰딩 금형
US9673136B2 (en) Housing arrangement, method of producing a housing and method of producing an electronic assembly

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant