CN220272473U - 晶圆级封装结构 - Google Patents

Abstract

本申请的实施例公开了一种晶圆级封装结构，该晶圆级封装结构包括：重布线层；晶圆，晶圆包括朝向重布线层的有源面，有源面具有多个线路区和一无效区，多个线路区通过无效区彼此间隔开，多个线路区之间没有用于电性连接的线路；包封结构，包覆晶圆并且覆盖重布线层；多个抓取结构，设置于重布线层与包封结构的接合处。上述技术方案，通过在包封结构与重布线层的接合处形成抓取结构，至少可以避免在包封结构与重布线层的接合处发生分层问题。在一些实施例中，抓取结构还具有散热功能，帮助提升散热效能。

Description

晶圆级封装结构

技术领域

本申请涉及半导体技术领域，更具体地，涉及一种晶圆级封装结构。

背景技术

参考图1所示，重布线层(RDL，ReDistribution Layer)20的介电层24(例如PI，聚酰亚胺)与模塑料(Molding compound)30接合时，会因CTE(coefficient of thermalexpansion，热膨胀系数)失配而翘曲，此时应力会集中在介电层24与模塑料30的接合面45处。如果介电层24与模塑料30间接合面45的两端距离越大，因DNP(Distance from naturalpoint，中性点距离)效应，应力会随着与中心的距离变远而变大，使得在边缘附近的接合面45造成分层(delamination)的机率最大。DNP效应为自然现象，只能靠结构方式解决。对于大尺寸的面板级(Panel)产品，例如M-Series产品尺寸为600mm×600mm，虽然最远的两端距离达850mm，但完成的成品会经过单片化(Singulation)而切断应力累积的路径。现行方法虽然可改善翘曲、提高模塑料30与介电层24之间的接合质量，但面板级产品的翘曲目前只可改善至+/-2000μm以内，很难再降低。目前，可容许的模塑料30与介电层24间的接合面45处的剪切应力上限为约30～50MPa，暂时无法再提高，仍需要对整片面板级产品进行可靠度测试。

此外，对于如云端运算中心、超级计算机、电动车电源管理芯片等的高效能运用的产品，会做晶圆模制(Wafer Molding)，晶圆内各个芯片间彼此以重布线层串接，并且以整片晶圆出货，终端产品内有整片完整的模制后的晶圆，此时无法借由单片化来切断应力累积的路径。若边缘处承受剪切应力超过该上限则仍会发生分层问题。

实用新型内容

针对以上问题，本申请提出一种晶圆级封装结构，至少可以避免发生分层问题，提升产品可靠度。

本申请的技术方案是这样实现的：

根据本申请的一个方面，提供了一种晶圆级封装结构，其包括：重布线层；晶圆，晶圆包括朝向重布线层的有源面，有源面具有多个线路区和一无效区，多个线路区通过无效区彼此间隔开，多个线路区之间没有用于电性连接的线路；包封结构，包覆晶圆并且覆盖重布线层；多个抓取结构，设置于重布线层与包封结构的接合处。

在一些实施例中，抓取结构包括与重布线层连接的第一端以及远离重布线层的第二端，其中，第一端的截面积小于第二端的截面积。

在一些实施例中，重布线层包括第一区，其中，抓取结构为金属并且与第一区实体连接。

在一些实施例中，多个抓取结构间隔设置，第一端的宽度小于相邻两个抓取结构的间距。

在一些实施例中，多个抓取结构间隔设置，第一端的宽度大于相邻两个抓取结构的间距。

在一些实施例中，晶圆包括第一芯片和第二芯片，其中，第一芯片与第二芯片之间是连续的、一体成形的。

在一些实施例中，抓取结构包括第一端、第二端和第三端，其中，第一端和第三端与重布线层接触。

在一些实施例中，抓取结构的侧面从第一端至第二端倾斜延伸。

在一些实施例中，晶圆级封装结构还包括通孔，通孔设置在抓取结构上，通孔由包封结构暴露。

在一些实施例中，在垂直于有源面的方向上，晶圆的投影范围与多个抓取结构不重叠。

上述技术方案的有益效果包括：通过在包封结构与重布线层的接合处形成抓取结构，至少可以避免在包封结构与重布线层的接合处发生分层问题。在一些实施例中，抓取结构还具有散热功能，帮助提升散热效能。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有重布线层与模塑料见接合面处的截面示意图。

图2是根据本申请的实施例的晶圆级封装结构中的晶圆的示意图。

图3是根据本申请实施例的晶圆级封装结构的一部分的截面示意图。

图4A和图4B是根据本申请的不同实施例的抓取结构的截面示意图。

图5A和图5B是根据本申请的另外不同实施例的抓取结构的截面示意图。

图6A至图6D是形成图5A所示的抓取结构多个阶段处的截面示意图。

图7是根据本申请的另一实施例的晶圆级封装结构的截面示意图。

图8A是根据本申请的另一实施例的晶圆级封装结构的截面示意图。

图8B是图8A中的抓取结构和通孔的局部放大示意图。

图9A至图9F是形成图8A所示的晶圆级封装结构的多个阶段处的截面示意图。

图10A是根据本申请的另一实施例的晶圆级封装结构的截面示意图。

图10B是示出了单个抓取结构的截面示意图。

图10C是图10A的多个抓取结构处的俯视示意图。

图11A至图11C示出了形成图10A中所示的抓取结构的多个阶段处的截面示意图。

图12A至图12C分别是根据本申请的另外不同实施例的晶圆级封装结构的截面示意图。

图13A至图13B提供了形成图12A所示的晶圆级封装结构的多个阶段处的截面示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本申请保护的范围。

下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本实用新型。当然这些仅仅是实例并不旨在限定本实用新型。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且，本实用新型在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。

另外，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

根据本申请的实施例，提供了一种晶圆级封装结构。图2是根据本申请的实施例的晶圆级封装结构中的晶圆的示意图。参考图2所示，晶圆100包括一有源面120，有源面120具有多个线路区121和一无效区123。多个线路区121通过无效区123彼此间隔开。晶圆100包括多个芯片140，图2中示例性示出多个芯片140包括第一芯片141和第二芯片142。多个芯片140之间是连续的、一体成形的，例如，第一芯片141与第二芯片142之间是连续的、一体成形的。每个线路区121可以对应于晶圆100中的多个芯片140各自的有源面。晶圆100中的多个线路区121之间没有用于电性连接的线路。

图3是根据本申请实施例的晶圆级封装结构1000的一部分的截面示意图。参考图3所示，晶圆级封装结构1000包括重布线层200，以及连接于重布线层200的晶圆100。图3中只示出了晶圆100中的一个第一芯片141。图3中示出的第一芯片141可以例如对应于图2中位于晶圆100的最外围的第一芯片141。

晶圆100的有源面120朝向重布线层200。晶圆100与重布线层200之间填充有底部填充物310，底部填充物310还可以围绕晶圆100的下部。晶圆级封装结构1000还包括包封结构300，包封结构300包覆晶圆100和底部填充物310，并且覆盖重布线层200。在一些实施例中，包封结构300可以是模塑料。

根据本申请的实施例，多个抓取结构500a设置于重布线层200与包封结构300的接合面215处。多个抓取结构500a可以邻近于接合面215的端部215e(即最外边缘处)。在垂直于有源面120的方向上，晶圆100的投影范围与多个抓取结构500a不重叠。在图3中，在从接合面215的端部215e朝向晶圆100的方向上，抓取结构500a的数量为多个。

重布线层200包括介电层202。在本实施例中，每个抓取结构500a是突出于介电层202的表面的柱体，并且每个抓取结构500a由包封结构300包覆。通过设置多个抓取结构500a，可以增加与包封结构300间的接触面积。根据以下计算应力σ公式：

其中，P表示压力，A表示接触面积。在受到的压力P固定的情况下，接触面积A增加，应力σ会降低。因此，通过设置抓取结构500a来增加接触面积，可以降低应力，因此可以增加包封结构300与重布线层200间的接合力与接合强度，解决了接合面215e的端部215e附近翘曲过大易造成包封结构300与重布线层200间分层的问题。

继续参考图3所示，重布线层200可以包括相邻的第一区210以及第二区220。第一区210可以邻近重布线层200的边缘。重布线层200具有设置在介电层202中的线路204。第一区210中的线路204可以是未赋予电性功能的线路。第二区220中的线路204可以是功能线路，例如是电性连接至晶圆100的线路。多个抓取结构500a可以是设置在第一区210上方。在一些实施例中，多个抓取结构500a可以与第一区210中的线路204实体连接，如例如以下参考图5A和图5B所描述的。

晶圆级封装结构1000还可以包括位于重布线层200下方的另一重布线层280。重布线层200、280之间可以通过导电柱282电性连接。重布线层200、280之间可以设置有电子元件290。电子元件290可以例如是桥接芯片，或者也可以是其他适用类型的元件。重布线层200、280之间由包封结构300填充。包封结构300与重布线层280的接合面处也可以设置有多个抓取结构500a’。同样的，通过设置多个抓取结构500a’，可以避免在包封结构300与重布线层280的接合处发生分层问题。

图4A和图4B是根据本申请的不同实施例的抓取结构的截面示意图。参考图4A所示，重布线层200包括多个介电层202和位于多个介电层202中的204线路。在本实施例中，抓取结构500b包括与重布线层200的介电层202连接的第一端501b以及远离介电层202的第二端502b。第一端501b的截面积小于第二端502b的截面积，即第一端501b的宽度小于第二端502b的宽度，使得抓取结构500b在远离重布线层200的方向上截面积逐渐增加，抓取结构500b的侧面从第一端501b至第二端502b倾斜延伸。在一些实施例中，抓取结构500b为介电材料。抓取结构500b可以是与介电层202相同或不同的介电材料。在一些实施例中，形成抓取结构500b的形成过程包括：在重布线层200上覆盖介电材料层，然后蚀刻介电材料层，而形成如图4A所示的抓取结构500b。

多个抓取结构500b彼此间隔设置。两个相邻的抓取结构500b间具有间距S1。间距S1为相邻抓取结构500b的截面积较大的第二端502b之间的距离。在一些实施例中，第一端501b的宽度小于间距S1。在本实施例中，第一端501b的宽度小于相邻两个抓取结构500b的间距S1，并且抓取结构500b具有上宽下窄的铆钉构造，这可以有利于增加包封结构300与抓取结构500b的接触面积，可更有效地避免发生分层问题。

在图4B所示的实施例中，抓取结构500c包括与重布线层200的介电层202连接的第一端501c以及远离介电层202的第二端502c。第一端501c的截面积小于第二端502c的截面积，抓取结构500c的侧面从第一端501c至第二端502c倾斜延伸。抓取结构500c在远离重布线层200的方向上宽度逐渐增加。在一些实施例中，抓取结构500c是与介电层202相同或不同的介电材料。多个抓取结构500c之间具有间距S2，第一端501c的宽度可以大于间距S2。在本实施例中，包封结构300在抓取结构500c之间的部分具有上窄下宽的铆钉构造，这可以方便利用抓取结构500c卡住包封结构300，可更有效地避免发生分层问题。

图5A和图5B是根据本申请的另外不同实施例的抓取结构的截面示意图。参考图5A所示，重布线层200包括如参考图2描述的第一区210，第一区210中的线路204是未赋予电性功能的线路。在本实施例中，抓取结构500d与第一区210中的线路204实体连接。抓取结构500d的材料可以是金属材料。抓取结构500d包括与线路204实体连接的下部520d，及连接在下部520d之上的上部510d。在下部520d与上部510d的接合处，上部510d的宽度大于下部520d的宽度，使得抓取结构500d的侧面具有阶梯状。上部510d的顶面的中央部分可以是平坦的，并且在其边缘处具有圆角。下部520d可以穿过重布线层200的最上介电层202，而连接于最上介电层202中的线路204。抓取结构500d的材料可以与线路204的材料相同或不同。在本实施例中，由于抓取结构500d是自重布线层200内的线路204延伸出来，所以可以增加抓取结构500d与重布线层200之间的固定能力。此外，通过配置抓取结构500d的上部510d的宽度大于下部520d的宽度，使得抓取结构500d的上部510d能够帮助卡住包封结构300，因此可更有效地避免发生分层问题。

参考图5B所示，图5B中的抓取结构500e与图5A中的抓取结构500d的结构类似。抓取结构500e包括宽度较大的上部510e和宽度较小的下部520e。图5B所示实施例的不同之处在于，重布线层200具有暴露线路204的一部分的凹部208，凹部208用于容置抓取结构500e的下部520e。包封结构300延伸至凹部208内，并填充凹部208中的剩余空间。其中，凹部208的宽度随着凹部208的深度加深而增加。也就是说，在从介电层202的表面远离包封层300的方向上，凹部208的宽度逐渐增加。图5B所示的实施例除了具有以上参考图5A所描述的益处之外，还通过在重布线层200中形成凹部208(与阻焊层(solder mask)限定的图案类似)，可以进一步增加包封结构300与重布线层200之间的接触面积，并且凹部208可以进一步卡住包封结构300，因此可更有利于避免发生分层问题。

图6A至图6D是形成图5A所示的抓取结构500d的多个阶段处的截面示意图。参考图6A所示，在重布线层200上方覆盖掩模层610。参考图6B所示，对掩模层610进行曝光、显影并搭配蚀刻等制程，在要形成抓取结构500d的位置穿过掩模层610与覆盖部分线路204的介电层202，形成开口620，开口620暴露重布线层200中的线路204。然后例如通过电镀制程，在开口620中填入金属材料(例如铜)而形成抓取结构500d，参考图6C所示。抓取结构500d的下部520d形成在开口620(见图6B)中，下部520d穿过掩模层610和介电层202连接至线路204。上部510d形成在开口620(见图6B)外部的掩模层610上方。然后去除掩模层610，参考图6D所示，形成抓取结构500d。

图7是根据本申请的另一实施例的晶圆级封装结构2000的截面示意图。参考图7所示，晶圆级封装结构2000包括重布线层200、晶圆100和包封结构300。晶圆100的有源面120朝向重布线层200。包封结构300包覆晶圆100并且覆盖重布线层200。多个抓取结构500d设置于重布线层200与包封结构300的接合处，并邻近于重布线层200的最外边缘。在图7中，采用了以上参考图5A描述的抓取结构500d，但是也可以采用图5B所示的抓取结构500e等。

晶圆级封装结构2000还可以包括设置在抓取结构500d上的通孔710。通孔710的顶面可以与包封结构300的表面共面。通孔710由包封结构300暴露。通孔710具有连接抓取结构500d的第一端711以及远离抓取结构500d的第二端712，第二端712的截面积大于第一端711的截面积。在从第一端711到第二端712的方向上，通孔710的截面积逐渐增加。在一些实施例中，通孔710的材料包括金属和散热材料中的至少一种。在一些实施例中，形成通孔710包括：使用激光钻孔制程在包封结构300中形成暴露抓取结构500d的开口，然后在开口中填入金属材料和/或散热材料，执行研磨制程直到暴露晶圆100，而形成通孔710。在本实施例中，抓取结构500d除了具有卡住包封结构300的能力之外，还可以用作散热部件帮助散热，热量可借由抓取结构500d和通孔710散发到外界，提升了散热效能。

图8A是根据本申请的另一实施例的晶圆级封装结构3000的截面示意图。图8A所示的实施例可以在多个方面与图7所示的实施例类似，不同之处在于图8A中的抓取结构500d上设置有结构不同的通孔720，通孔720的详细结构特征以下参考图8B进行详细描述。

图8B是图8A中的抓取结构500d和通孔720的局部放大示意图。参考图8A和图8B所示，通孔720具有与抓取结构500d连接的下部720b，以及位于下部720b上方的上部720t。在从抓取结构500d的顶面远离重布线层200的方向上，下部720b的截面积逐渐增加，并且上部720t的截面积逐渐增加。在上部720t与下部720b相接处，上部720t的截面积大于下部720b的截面积，使得通孔720的侧面720s形成为具有折角形轮廓。在本实施例中，通孔720除了具有上述的散热能力之外，还能够借由侧面720s的折角形轮廓而增加与包封结构300接合的能力。

图9A至图9F是形成图8A所示的晶圆级封装结构3000的多个阶段处的截面示意图。参考图9A所示，在载板910上形成重布线层200。重布线层200具有第一区210和第二区220，第一区210邻近重布线层200的最外边缘。第一区210中的线路204可以是未赋予电性功能的线路。在形成重布线层200之后，可以采用以上参考图6A至图6D所描述的过程形成连接于第一区210的抓取结构500d。然后，将晶圆100的有源面120朝向重布线层200，并接合至重布线层200的第二区220。

参考图9B所示，执行模制制程，在重布线层200上形成包覆晶圆100和抓取结构500d的包封结构300。参考图9C所示，执行第一钻孔制程，例如可以采用激光钻孔制程或其他可应用的制程，形成截面积较小的、较窄的开口920’。开口920’穿过包封结构300并暴露对应的抓取结构500d。

参考图9D所示，执行第二钻孔制程，例如可以采用激光钻孔制程或其他可应用的制程，将图9C中的开口920’的上部加宽。图9C中的开口920’的未被加宽的下部形成图9D中的开口920，图9C中的开口920’的上部被加宽后形成图9D中的截面积较大的、较宽的开口930。

参考图9E所示，在开口920、930(见图9D)中填入材料720’。材料720’可以包括金属材料和/或散热材料。在一些实施例中，可以采用电镀制程先形成金属材料，然后在金属材料上填入散热材料。

然后，执行研磨制程，去除包封结构300和晶圆100上方的材料720’。剩余的材料720’形成图9F所示的位于抓取结构500d上的通孔720。然后将载板910脱离(Debond)，可以得到图8A所示的晶圆级封装结构3000。

图10A是根据本申请的另一实施例的晶圆级封装结构4000的截面示意图。参考图10A所示，抓取结构500f设置于重布线层200与包封结构300的接合处。在本实施例中，抓取结构500f为打线。

图10B是示出了单个抓取结构500f的截面示意图。参考图10B所示，每个抓取结构500f包括第一端501f、第二端502f和第三端503f，其中，第一端501f和第三端503f与重布线层200中的对应线路204实体接触。第二端502f位于第一端501f与第三端503f之间，并且被包覆在包封结构300内。应理解，为了示图清楚，图10B中示出了一个单个抓取结构500f，但是在图10B的视图中可以存在多个抓取结构500f。

图10C是图10A的多个抓取结构500f的俯视示意图。结合图10A和图10C所示，多个抓取结构500f分组为多个第一组抓取结构500f-1和多个第二组抓取结构500f-2。第一组抓取结构500f-1和第二组抓取结构500f-2可以分别包括多个抓取结构500f。第一组抓取结构500f-1中的多个抓取结构500f各自的第一端501f和第三端503f可以连接至对应线路204的相同位置，第二组抓取结构500f-2中的多个抓取结构500f各自的第一端501f和第三端503f可以连接至对应线路204的相同位置。第一组抓取结构500f-1与第二组抓取结构500f-2间隔开。在第一组抓取结构500f-1的延伸方向上，第一组抓取结构500f-1与第二组抓取结构500f-2交错，即不对准。第一组抓取结构500f-1与第二组抓取结构500f-2也可以采用其他适用的布局，本申请对此不进行限定。

由于单条打线能够帮助抓取包封结构300的接触面积有限，本申请通过将多个抓取结构500f设置为一组，使得打线数量增多，能够抓取包封结构300的接触面积就增加了，使得包封结构300与抓取结构500f之间的接合力增强，并且打线是连接在重布线层200中的线路204(例如焊盘)上，可以更有利于减少包封结构300与重布线层200的分层风险。

图11A至图11C示出了形成图10A中所示的抓取结构500f的多个阶段处的截面示意图。参考图11A所示，提供重布线层200。参考图11B所示，在重布线层200中形成开口1101，开口1101穿过重布线层200的最上介电层202并暴露重布线层200中的线路204。在一些实施例中，可以借由掩模并执行曝光、显影制程，而在重布线层200中形成开口1101。参考图11C所示，在相邻的开口1101中形成与线路204连接的打线，即抓取结构500f。

图12A至图12C分别是根据本申请的另外不同实施例的晶圆级封装结构的截面示意图。首先参考图12A所示，图12A所示的晶圆级封装结构5000在许多方面与图7类似或相同。图12A所示实施例的不同之处在于，重布线层200通过电连接件1202接合在基板1210上。底部填充物1218填充在重布线层200与基板1210之间，并包覆重布线层200的最外边缘。晶圆级封装结构5000还可以包括散热件1230，散热件1230通过粘合层1236附接至基板1210。散热件1230通过覆盖于包封结构300上的导热层1240连接至抓取结构500d上的通孔710、及晶圆100。

图12B所示的晶圆级封装结构6000在许多方面与图12A类似或相同。图12B与图12A所示实施例的不同之处在于，图12B所示的晶圆级封装结构6000采用上以上参考图8A描述的通孔720。

在图12A和图12B所示的实施例中，抓取结构500d除了具有卡住包封结构300的能力之外，还可以用作散热部件帮助散热，将热量借由抓取结构500d、通孔710(图12A)或720(图12B)、导热层1240传递至散热件1230以散发到外界，可以提升散热效能。

参考图12C，图12C所示的晶圆级封装结构7000在许多方面与图12A类似或相同。与图12A所示实施例的不同之处在于，图12C所示的晶圆级封装结构7000的抓取结构500f为打线，如以上参考图10A、图10B所描述的。

图13A至图13B提供了形成图12A所示的晶圆级封装结构5000的多个阶段处的截面示意图。参考图13A所示，形成重布线层200、位于重布线层200上的抓取结构500d和晶圆100、以及位于抓取结构500d上的通孔720。形成图13A所示的结构的过程可以与以上参考图9A至图9F描述的类似，此处不再重复描述。

然后参考图13B所示，在重布线层200的相反于晶圆100的表面处形成电连接件1202。电连接件1202例如包括金属凸块和焊球。然后可以沿着线L1-L1执行切割制程。

再参考图12A所示，通过电连接件1202将图13B得到的结构接合在基板1210上。然后在重布线层200与基板1210间填入底部填充物1218，在包封结构300上覆盖导热层1240，并且透过粘合层1236将散热件1230附接至基板1210上，可以得到如图12A所示的晶圆级封装结构5000。

综上所述，本申请的上述多个实施例，通过在包封结构300与重布线层200的接合处形成抓取结构500a、500b、500c、500d、500e、500f中的任一种，至少可以避免在包封结构300与重布线层200的接合处发生分层问题。对于大尺寸的晶圆级封装结构，根据试验结果，通过采用本申请提供的抓取结构500a、500b、500c、500d、500e、500f，未发现产品有分层情况发生。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种晶圆级封装结构，其特征在于，包括：

重布线层；

晶圆，所述晶圆包括朝向所述重布线层的有源面，所述有源面具有多个线路区和一无效区，多个所述线路区通过所述无效区彼此间隔开，多个所述线路区之间没有用于电性连接的线路；

包封结构，包覆所述晶圆并且覆盖所述重布线层；

多个抓取结构，设置于所述重布线层与所述包封结构的接合处。

2.根据权利要求1所述的晶圆级封装结构，其特征在于，

所述抓取结构包括与所述重布线层连接的第一端以及远离所述重布线层的第二端，其中，所述第一端的截面积小于所述第二端的截面积。

3.根据权利要求2所述的晶圆级封装结构，其特征在于，

所述重布线层包括第一区，其中，所述抓取结构为金属并且与所述第一区实体连接。

4.根据权利要求2所述的晶圆级封装结构，其特征在于，

多个所述抓取结构间隔设置，所述第一端的宽度小于相邻两个所述抓取结构的间距。

5.根据权利要求2所述的晶圆级封装结构，其特征在于，

多个所述抓取结构间隔设置，所述第一端的宽度大于相邻两个所述抓取结构的间距。

6.根据权利要求1所述的晶圆级封装结构，其特征在于，

所述晶圆包括第一芯片和第二芯片，其中，所述第一芯片与所述第二芯片之间是连续的、一体成形的。

7.根据权利要求1所述的晶圆级封装结构，其特征在于，

所述抓取结构包括第一端、第二端和第三端，其中，所述第一端和所述第三端与所述重布线层接触。

8.根据权利要求2所述的晶圆级封装结构，其特征在于，

所述抓取结构的侧面从所述第一端至所述第二端倾斜延伸。

9.根据权利要求1所述的晶圆级封装结构，其特征在于，还包括：

通孔，设置在所述抓取结构上，所述通孔由所述包封结构暴露。

10.根据权利要求1所述的晶圆级封装结构，其特征在于，

在垂直于所述有源面的方向上，所述晶圆的投影范围与多个所述抓取结构不重叠。