CN110085275B - 读取非易失性存储器的方法和存储设备 - Google Patents

读取非易失性存储器的方法和存储设备 Download PDF

Info

Publication number
CN110085275B
CN110085275B CN201910211592.4A CN201910211592A CN110085275B CN 110085275 B CN110085275 B CN 110085275B CN 201910211592 A CN201910211592 A CN 201910211592A CN 110085275 B CN110085275 B CN 110085275B
Authority
CN
China
Prior art keywords
read
data
voltage
xor operation
voltages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910211592.4A
Other languages
English (en)
Other versions
CN110085275A (zh
Inventor
金广勋
孔骏镇
薛昶圭
孙弘乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Priority to CN201910211592.4A priority Critical patent/CN110085275B/zh
Publication of CN110085275A publication Critical patent/CN110085275A/zh
Application granted granted Critical
Publication of CN110085275B publication Critical patent/CN110085275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

提供了一种存储系统及其读取方法，所述存储系统包括：比特计数器和回归分析器。比特计数器被配置为基于使用多个不同的读取电压从所选择的存储单元中读取的数据来生成多个计数值，所述多个计数值中的每一个指示具有多个不同的读取电压中的一对读取电压之间的阈值电压的、存储设备的存储单元的数目。回归分析器被配置为使用回归分析而基于所述多个计数值来为所选择的存储单元确定读取电压。

Description

读取非易失性存储器的方法和存储设备
本申请是申请日为2013年10月25日、申请号为201310511873.4、发明名称为“使用回归分析的半导体存储系统及其读取方法”的发明专利申请的分案申请。
对相关申请的交叉引用
本申请根据U.S.C§119要求于2012年10月25日向韩国知识产权局提交的韩国专利申请No.10-2012-0119106的优先权，其全部内容通过引用合并于此。
技术领域
在此描述的发明概念涉及半导体存储设备，更具体地，涉及能够高速决定读取电平的存储系统及其读取方法。
背景技术
半导体存储设备可以是易失性的或非易失性的。易失性半导体存储设备可以高速执行读取和写入操作，而存储在其中的内容在断电时可能丢失。非易失性半导体存储设备即使在断电时也可以保留在其中存储的内容。非易失性半导体存储设备可以用来存储无论是否加电都必须被保留的内容。
闪速存储设备可以是典型的非易失性半导体存储设备。闪速存储设备可以被广泛用作诸如计算机、蜂窝电话机、PDA、数码相机、摄像机、语音记录器、MP3播放器、手持PC、游戏机、传真机、扫描仪、打印机等的信息装置的语音和图像数据存储介质。
随着对大容量存储设备的需求的增加，多电平单元(MLC)或每单元存储多比特数据的多比特存储设备变得越来越常见。然而，MLC存储设备中的存储单元必须在有限的电压窗口中具有与四个或更多个可区分的数据状态相对应的阈值电压。为了提高数据完整性，用于区分数据状态的读取电压的电平必须被调整为具有最佳值。
发明内容
本发明概念的至少一个示例实施例提供了一种非易失性存储设备的读取方法，包括：分别使用不同的读取电压来对所选择的存储单元执行读取操作；基于使用所述不同的读取电压读取的数据来对每个阈值电压带中的存储单元的数目进行计数；基于计数结果来决定与所选择的存储单元的阈值电压相对应的概率密度函数的坐标值；基于所述坐标值来获得所述概率密度函数的系数；以及将概率密度函数的斜率是“0”处的坐标点的阈值电压决定为所选择的存储单元的读取电压。
本发明概念的另一个示例实施例提供了一种存储系统，包括：非易失性存储设备，被配置为响应于包括读取电平信息的读取命令从所选择的存储单元中读取数据；以及存储器控制器，被配置为基于所读取的数据来获得关于所选择的存储单元的阈值电压的概率密度函数，以及通过对从所述概率密度函数导出的函数的分析来决定所选择的存储单元的读取电压。
至少一个其他示例实施例提供一种存储系统，包括：比特计数器，被配置为基于使用多个不同的读取电压从所选择的存储单元中读取的数据来生成多个计数值，所述多个计数值中的每一个指示具有所述多个不同的读取电压中的一对读取电压之间的阈值电压的、存储设备的存储单元的数目；以及回归分析器，被配置为使用回归分析基于所述多个计数值来为所选择的存储单元确定读取电压。
根据至少一些示例实施例，所述比特计数器可以被配置为通过对多个逻辑结果数据的每一个中具有第一逻辑值的比特的数目进行计数来生成所述多个计数值，所述多个逻辑结果数据的每一个是使用所述多个不同的读取电压从所选择的存储单元中读取的数据之间的逻辑运算的结果。
所述回归分析器可以进一步被配置为基于所述多个计数值来获得概率密度函数，以及基于所述概率密度函数来确定所述读取电压。
所述回归分析器可以进一步被配置为基于所述概率密度函数的最小值来确定所述读取电压。
所述回归分析器可以进一步被配置为：基于所述多个计数值来确定与所选择的存储单元的所述多个不同的读取电压相对应的概率密度函数的坐标值；基于所述坐标值来获得所述概率密度函数的系数；以及将所述概率密度函数的斜率是“0”处的坐标点的阈值电压确定为所述读取电压。
一对相邻的读取电压的平均值可以是所述坐标值中的第一坐标值的第一分量，以及与所述一对相邻的读取电压相对应的计数值可以是所述第一坐标值的第二分量。
根据至少一些示例实施例，所述存储系统可以进一步包括：包括所述回归分析器的存储器控制器。所述存储器控制器可以进一步包括所述比特计数器。
根据至少一些示例实施例，所述存储系统可以进一步包括包含所述比特计数器的非易失性存储器。
根据至少一些示例实施例，所述存储系统可以进一步包括包含所述比特计数器的非易失性存储器。
至少一个其他示例实施例提供一种固态驱动器，包括：存储系统；以及主机，所述主机可操作地耦接到所述存储系统。所述存储系统包括：比特计数器，被配置为基于使用多个不同的读取电压从所选择的存储单元中读取的数据来生成多个计数值，所述多个计数值中的每一个指示具有所述多个不同的读取电压中的一对读取电压之间的阈值电压的、存储设备的存储单元的数目；以及回归分析器，被配置为使用回归分析基于所述多个计数值来为所选择的存储单元确定读取电压。
至少一个其他示例实施例提供一种计算系统，包括：存储系统；以及处理器，所述处理器可操作地耦接到所述存储系统。所述存储系统包括：比特计数器，被配置为基于使用多个不同的读取电压从所选择的存储单元中读取的数据来生成多个计数值，所述多个计数值中的每一个指示具有所述多个不同的读取电压中的一对读取电压之间的阈值电压的、存储设备的存储单元的数目；以及回归分析器，被配置为使用回归分析基于所述多个计数值来为所选择的存储单元确定读取电压。
本发明概念的另一个示例实施例提供了一种读取非易失性存储器的方法，所述非易失性存储设备包括具有三维结构的多个存储单元，该方法包括：使用多个读取电压来读取所选择的存储单元；在多个读取数据单元的两个读取数据单元之间执行XOR运算，所述多个读取数据单元中的每个对应于所述多个读取电压；以及基于XOR运算的结果来确定所选择的存储单元的最佳读取电压。
本发明概念的另一个示例实施例提供了一种读取具有三维结构的非易失性存储设备的方法，该方法包括：使用第一读取电压、大于第一读取电压的第二读取电压、大于第二读取电压的第三读取电压和大于第三读取电压的第四读取电压来读取所选择的存储单元；执行通过第一读取电压读取的第一数据与通过第二读取电压读取的第二数据之间的XOR运算、第二数据与通过第三读取电压读取的第三数据之间的XOR运算和第三数据与通过第四读取电压读取的第四数据之间的XOR运算中的每个XOR运算；基于XOR运算的结果，对所选择的存储单元的阈值电压建模分布谷函数；以及基于分布谷函数的斜率是“0”处的阈值电压的搜索操作，确定所选择的存储单元的最佳读取电压。
本发明概念的另一个示例实施例提供了一种存储设备，包括：非易失性存储设备，包含具有三维结构的多个存储单元，所述非易失性存储设备被配置为使用多个读取电压来从所选择的存储单元读取数据，并且还被配置为执行通过所述多个读取电压读取的数据之间的XOR运算；以及存储器控制器，被配置为基于所述XOR运算的结果找到所选择的存储单元的阈值电压的分布谷函数，并且通过分析分布谷函数来决定所选择的存储单元的最佳读取电压，其中，所述多个读取电压包括至少四个不同的电压电平。
利用本发明概念的示例实施例，能够决定用来读出存储单元中的数据的最佳读取电压而不增加读取频率。
附图说明
从下面结合附图的详细描述，上述和其他目的和特征将变得显而易见，在各个附图中除非另外指定，否则相同的参考数字指代相同的部分：
图1是示意性图示根据本发明概念的示例实施例的存储系统的框图；
图2是示意性图示根据本发明概念的示例实施例的非易失性存储设备的框图；
图3是图示多电平单元的示例阈值电压分布的图；
图4是图示3比特多电平单元的示例阈值电压分布的图；
图5A示出了用于检测与分布谷相对应的概率密度函数曲线的示例坐标点；
图5B示出了用于获得概率密度函数曲线的坐标点的示例读取方法；
图6A示出了在分布谷处的曲线上的示例坐标点；
图6B示出了用于获得曲线上的坐标值的示例读取方法；
图7是图示根据本发明概念的示例实施例的存储系统的示例操作的图；
图8是图示从非易失性存储设备提供的示例数据的图；
图9是示意性图示根据本发明概念的示例实施例的读取电平决定方法的流程图；
图10是示意性图示根据本发明概念的另一示例实施例的存储系统的读取方法的图；
图11是示意性图示图10的XOR运算的示例结果的图；
图12是示意性图示根据本发明概念的另一示例实施例的存储系统的框图；
图13是示意性图示图12的非易失性存储设备的示例实施例的框图；
图14是示意性图示根据本发明概念的又一示例实施例的图12的存储系统的读取方法的图；
图15是示意性图示根据本发明概念的又一示例实施例的存储系统的框图；
图16是图示根据本发明概念的又一示例实施例的读取方法的流程图；
图17是根据本发明概念的示例实施例的非易失性存储设备的透视图；
图18是图示根据本发明概念的示例实施例的包括固态驱动器的用户设备的框图；
图19是图示根据本发明概念的又一示例实施例的存储系统的框图；
图20是图示根据本发明概念的另一示例实施例的数据存储设备的框图；以及
图21是图示根据本发明概念的示例实施例的包括闪速存储设备的计算系统的框图。
具体实施方式
将参考附图详细描述示例实施例。然而，本发明概念可以具体化在各种不同的形式中，并且不应认为现有仅仅所图示的示例实施例。相反，作为示例提供这些示例实施例，使得本公开将是全面和完整的，并且将向本领域技术人员全面传递本发明概念的概念。因此，没有关于本发明概念的示例实施例中的一些描述已知的过程、元件和技术。除非另外指出，否则在全部附图以及描述中相似的参考数字表示相似的元件，因而将不重复描述。在附图中，为了清楚，可以放大层和区域的大小和相对大小。
应理解，尽管在此可能使用词语“第一”、“第二”“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些词语限制。这些词语仅用来将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分进行区分。因而，下面讨论的第一元件、组件、区域、层或部分可以被术语化为第二元件、组件、区域、层或部分，而不背离本发明概念的教导。
空间相关的词语，诸如“下面”、“以下”、“下”、“之下”、“之上”、“上”等，在此可以用来便于描述，以描述一个元件或特征与图中图示的另一个(或多个)元件或特征的关系。应理解，除了图中描述的朝向外，空间相关的词语旨在还涵盖使用或操作中设备的不同朝向。例如，如果图中的设备被翻转，则被描述为在其他元件或特征“下面”或“以下”或“之下”的元件将被定向为在所述其他元件或特征“之上”。因而，示范性词语“以下”和“之下”可以涵盖之上和以下两个朝向。设备可以另外定向(旋转90度或在其他朝向)，并且应相应解释在此解释的空间相关的描述。此外，还应理解，当将层称为在两个层“之间“时，其可以是在两个层之间的唯一一层，或也可以存在一个或多个插入层。
在此使用的术语仅用于描述特定示例实施例的目的，而不意欲限制本发明概念。如在此使用的，单数形式“一个”、“一”和“该”意欲也包括复数形式，除非上下文明确指示并非如此。进一步应理解，当在本说明书中使用时，术语“包括”和/或“包含”指定所阐述的特征、整数、步骤、操作、元件和/或组件的存在，但是不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件和/或组件和/或其组。如在此所使用的，术语“和/或”包括一个或多个相关列出项的任何和全部组合。而且，词语“示范性”意欲是指示例或图示。
应理解，当将元件或层称为“在……上”、“连接到”、“耦接到”或“相邻于”另一个元件或层时，其可以直接在其上、连接到、耦接到、或相邻于其他元件或层，或可以插入元件或层。相反，当将元件称为“直接在……上”、“直接连接到”、“直接耦接到”或“紧邻于”另一个元件或层时，不存在插入元件或层。
除非另有定义，否则这里所使用的所有术语(包括科学和技术术语)具有与本发明所属领域的一名普通技术人员所通常理解的相同的含义。还应当明白，诸如在通用字典中定义的那些术语应当被解释为具有与相关技术和本公开的上下文的其含义一致的含义，而不应当以理想化或过于形式化的意义来对其进行解释，除非这里明确地如此定义。
下面将使用利用闪速存储器的存储系统作为描述本发明概念的方面和功能的示例。然而，本发明概念不限于此。
在本说明书中，回归分析可以意指用于使用最小样本来恢复概率密度函数(PDF)形式的技术。在本说明书中，回归分析可以用于预测特定阈值电压带处的存储单元的分布。也就是说，可以使用回归分析来估计用于区分不同数据状态的分布谷形式。
图1是示意性图示根据本发明概念的示例实施例的存储系统的框图。
参考图1，存储系统100可以包括存储器控制器110和非易失性存储设备120。存储器控制器110可以参照来自非易失性存储设备120的读取结果以根据回归分析来估计概率密度函数的确切分布谷(distribution valley)形式。存储器控制器110可以基于所估计的分布谷形式来决定最佳读取电压。
存储器控制器110可以响应于主机的请求而控制非易失性存储设备120。存储器控制器110可以响应于主机的请求向非易失性存储设备120提供写入命令或写入数据。响应于主机的读取请求，存储器控制器110可以控制非易失性存储设备120读出和输出被请求读取的数据。
存储器控制器110可以通过仅执行多个读取操作来获得与存储单元的分布谷相对应的概率密度函数。例如，存储器控制器110可以通过四个或五个读取操作来获得关于存储单元的阈值电压的概率密度函数。存储器控制器110可以通过执行多个读取操作来获取与分布谷相对应的概率密度函数的坐标点。存储器控制器110可以基于所获取的坐标点来对与分布谷相对应的概率密度函数建模。存储器控制器110可以获得所建模的概率密度函数的最小值，并且可以将与所获得的最小值相对应的阈值电压决定为最佳读取电压。
存储器控制器110可以包括比特计数器112，其获得与分布谷相对应的概率密度函数的坐标点。比特计数器112可以基于使用读取电压Rn读取的数据Dn来决定概率密度函数的坐标点。在正交坐标系中表示的概率密度函数的坐标点可以包括第一坐标值和第二坐标值。存储器控制器110可以将读取电压Ri和R(i+1)的平均值x决定为第一坐标值，并且可以将读取电压Ri和R(i+1)之间的存储单元的数目y表示为第二坐标值。如果执行读取操作四次，则比特计数器112可以获得关于概率密度函数的三个坐标点的值。
在通过二次函数对与分布谷相对应的概率密度函数建模的情况下，可以使用三个坐标点来作为足以对联立方程求解的代入值。如果通过三次函数对与分布谷相对应的概率密度函数建模，则可能需要四个坐标点来对联立方程求解以获得概率密度函数的系数。因而，可以根据决定概率密度函数形式的分布谷的预期形式来调整读取操作的数目。
存储器控制器110可以包括回归分析器114。回归分析器114可以使用多个坐标值来获得分布谷的概率密度函数。回归分析器114可以获得概率密度函数的最小值。回归分析器114可以将与概率密度函数的最小值相对应的电压电平决定为最佳读取电平。
回归分析器114可以基于三个或四个坐标值对联立方程求解，以获得与存储单元的分布谷相对应的概率密度函数。如果完成使用联立方程对线形概率密度函数的建模，则回归分析器114可以获得概率密度函数的最小值。如果概率密度函数是二次函数，则概率密度函数的斜率，即其概率密度函数的导数值是“0”的阈值电压，可以是与概率密度函数的最小值相对应的电压电平。回归分析器114可以将该点决定为读取电平。如果概率密度函数是三次函数，则回归分析器114可以将与导数的概率密度函数的最小值相对应的阈值电压的电平决定为读取电平。
非易失性存储设备120可以包括一个或多个存储设备。非易失性存储设备120可以响应于存储器控制器110的命令而使用读取电压Rn来读取所选择的存储单元。非易失性存储设备120可以响应于存储器控制器110的命令、使用不同的读取电压Ri和R(i+1)来读出所选择的存储单元。非易失性存储设备120可以沿同一列对使用不同的读取电压Ri和R(i+1)读出的数据执行XOR运算。非易失性存储设备120可以向存储器控制器110输出XOR运算的结果。在XOR运算时，逻辑“1”的数目可以对应于每一个具有读取电压Ri和R(i+1)之间的阈值电压的存储单元的数目。
利用本发明概念的示例实施例，可以提供非易失性存储设备120的存储单元上的最佳读取电压。存储器控制器110可以通过使用回归分析经由减少的和/或最少的访问操作来决定最佳读取电平。因而，可以降低和/或最小化决定读取电压所花费的时间，从而改进存储系统的性能。
图2是示意性图示根据本发明概率的示例实施例的非易失性存储设备的框图。参考图2，非易失性存储设备120可以包括单元阵列121、行译码器122、页缓冲器电路123、输入/输出缓冲器电路124、控制逻辑125和电压生成器126。
单元阵列121可以经由字线WL0～WLn-1以及选择线SSL和GSL与行译码器122耦接。单元阵列121可以经由位线BL0～BLm-1与页缓冲器电路123耦接。单元阵列121可以包括多个NAND单元串NCS0～NCSm-1。NAND单元串NCS0～NCSm-1可以构成存储块BLK1。可以沿垂直或水平方向形成每个NAND串的通道。
在编程操作中，可以通过控制字线WL0～WLn-1以及选择线SSL和GSL以页单元(例如2KB)或小于页单元的单元(例如512B)来选择存储单元。在读取操作中，可以以页单元或小于页单元的单元来选择存储单元。由于各种因素，用于读取的存储单元的阈值电压分布可以与用于编程的不同。因而，可以考虑阈值电压中的变化来调整读取电压的电平，以提高数据完整性。
行译码器122可以响应于地址ADD来选择单元阵列121的存储块中的一个。行译码器122可以在所选择的存储块中选择字线中的一个。行译码器122可以将从电压生成器126提供的读取电压Ri传送到所选择的字线。在编程操作中，行译码器122可以将编程电压/验证电压传送到所选择的字线并且将通过电压传送到未选择的字线。在读取操作中，行译码器122可以将选择读取电压传送到所选择的字线并且将非选择读取电压传送到未选择的字线。
页缓冲器电路123可以在编程操作中被操作为写入驱动器，并且在读取操作中被操作为读出放大器。在编程操作中，页缓冲器电路123可以向单元阵列110的位线提供与要编程的数据相对应的位线电压。在读取操作中，页缓冲器电路123可以经由位线来读出存储在所选择的存储单元中的数据。页缓冲器电路123可以锁存所读出的数据以通过输入/输出缓冲器电路124向外部设备输出所读出的数据。
在编程操作中，输入/输出缓冲器电路124可以向页缓冲器电路123传送输入的写入数据。在读取操作中，输入/输出缓冲器电路124可以向外部设备传送从页缓冲器电路123提供的读取数据。输入/输出缓冲器电路124可以分别向控制逻辑125和行译码器122传送输入的地址和命令。
控制逻辑125可以响应于经由输入/输出缓冲器电路124从外部设备传送的命令CMDi而控制页缓冲器电路123和行译码器122。控制逻辑125可以响应于来自存储器控制器110的读取命令而控制页缓冲器电路123和电压生成器126，以读出所选择的存储单元。例如，控制逻辑125可以控制页缓冲器电路123和电压生成器126，以使用由存储器控制器110指定的读取电压R来读出所选择的存储单元。
在控制逻辑125的控制下，电压生成器126可以生成要提供给字线的字线电压和要提供给其中形成存储单元的体(例如井区域)的电压。要提供给字线的字线电压可以包括编程电压、通过电压、选择和非选择读取电压等。在读取/编程操作中，电压生成器126可以生成要提供给选择线SSL和GSL的选择线电压。而且，电压生成器126可以在控制逻辑125的控制下生成要提供给行译码器122的特定读取电压Ri。
非易失性存储设备120可以使用由存储器控制器110指定的特定读取电压Ri来读出、锁存和输出所选择的存储单元。非易失性存储设备120可以使用在存储器控制器110处执行的回归分析来支持读取电压调整操作。
图3是图示多电平单元的示例阈值电压分布的图。参考图3，图示了2比特多电平单元的示例阈值电压分布。在此，应注意图的垂直轴不是对数尺度(log scale)。
可以将2比特多电平单元的阈值电压分布分类为四个状态。例如，每个存储单元可以具有与擦除状态E0以及编程状态P1、P2和P3中的一个相对应的阈值电压。2比特多电平单元的阈值电压分布可能由于时间的流逝和各种因素而改变。该改变可能使得存储单元的阈值电压状态重叠。在该情况下，相对难以准确地区分阈值电压状态。因而，可以调整读取电压的电平。决定具有最小比特错误率(BER)的读取电压可以是数据完整性的因素。
如图3中图示的，可以生成分别指示擦除状态E0和编程状态P1之间的重叠部分、编程状态P1和编程状态P2之间的重叠部分、以及编程状态P2和编程状态P3之间的重叠部分的分布谷130、140和150。与分布谷130、140和150相对应的曲线可以分别具有最小点。如果将与最小点相对应的阈值电压决定为读取电压，则可以在读取操作提供最佳的数据完整性。可以使用如下方法来检测分布谷130、140和150的最小点，其中：使用不同的读取电压(例如相邻读取电压之间的差是相等的)来读取存储单元，并且使用读取结果来搜索具有最少分布数目的电压带。然而，该检测方法可能伴随过多数目的读取操作。另一方面，利用根据示例实施例的回归分析，如果检测到三个或四个坐标点，则可以将与分布谷相对应的概率密度函数建模为线性函数。因而，可以通过四个或五个读取操作来决定与分布谷130、140和150中的一个相对应的最佳读取电平。
在用于定位最小点的概率密度函数的建模方法中，可以以与分布谷140和150不同的方式来逼近分布谷130。分布谷130的函数形式可以近似于三次函数。然而，与分布谷140和150中的每个相对应的函数形式可以近似于二次函数。与分布谷相对应的函数形式之间的差异可能是由于状态之间的距离和用于编程操作的偏置而导致的。建模函数的程度可以不限于该公开。可以建模各种程度的函数，以具有用于定位分布谷的最小的函数。
在2比特多电平单元的情况下，可以对与三个分布谷130、140和150相对应的概率密度函数建模。可以将与对应于建模的分布谷130、140和150的概率密度函数的最小值相对应的阈值电压决定为读取电压。
图4是图示3比特多电平单元的阈值电压的图。参考图4，图示了3比特多电平单元的示例阈值电压分布。
可以将3比特多电平单元的阈值电压分布分类为八个状态。例如，每个3比特多电平单元可以具有与擦除状态E0以及七个编程状态P1、P2、P3、P4、P5、P6和P7中的一个相对应的阈值电压。3比特多电平单元的阈值电压分布可能由于时间的流逝和各种因素而改变。该改变可能使得存储单元的阈值电压状态重叠。在该情况下，相对难以准确地区分阈值电压状态。
在擦除和编程状态E0、P1、P2、P3、P4、P5、P6和P7中可以存在指示重叠部分的分布谷160和170。分布谷160可以指示具有擦除状态E0和编程状态P1之间的阈值电压的存储单元的阈值电压分布的形状。另一方面，分布谷170可以指示与编程状态P1、P2、P3、P4、P5、P6和P7相对应的存储单元的阈值电压分布的形状。
可以以与分布谷170不同的方式进行对分布谷160的建模。分布谷160的函数形式可以近似于三次函数。然而，与分布谷170相对应的函数形式可以近似于二次函数。用来对分布谷160和170中的每个建模的函数的程度可以不限于该示例，并且可以进行各种改变。
图5A和5B是图示通过二次函数来建模的分布谷形式的图。图5A示出了用于检测与分布谷140相对应的概率密度函数曲线的坐标点。图5B示出了用于获得概率密度函数曲线的坐标点的读取方法。
参考图5A，可以通过抛物线C1对与对应于分布谷140的概率密度函数相对应的曲线进行建模。在与抛物线C1相对应的二次函数的情况下，抛物线C1可以具有基于最小点的左右对称。最小点可以对应于其概率密度函数的斜率是“0”的坐标点。也就是说，可以通过计算与抛物线C1相对应的概率密度函数来获得抛物线C1的最小点。可以通过对二次函数的联立方程求解以通过坐标点CP1、CP2和CP3的坐标值的代入来获得系数，而获得与抛物线C1相对应的二次概率密度函数。
在此，为了获得坐标点CP1、CP2和CP3的坐标值，可以使用读取电压Rn(n是大于0的整数)来读出存储单元。基于读出的数据，可以将与特定阈值电压xj相对应的存储单元的数目yj(j是自然数)决定为坐标值。可以通过其中代入所决定的坐标值的联立方程来获得二次函数的系数。如图5A中图示的，坐标点可以分别对应于CP1(x1，y1)、CP2(x2，y2)和CP3(x3，y3)。必须提供至少三个坐标点CP1、CP2和CP3来获得二次联立方程的系数。这可能意味着需要至少四个读取操作。在此，如果坐标点CP1、CP2和CP3是抛物线C1上的任何点，则坐标点CP1、CP2和CP3的位置可以不相关。
假定与分布谷相对应的抛物线是二次函数(y＝a0+a1x+a2x2)。下面的等式1示出了用于获得二次函数的系数a0、a1和a2的示例联立方程。
[等式1]
在等式1中，可以将ε1、ε2和ε3分别认为是与坐标点相对应的DC偏移或误差。然而，它们可以是要通过用于搜索最小值的函数的导数而被删除的项。
下面的等式2示出了与等式1的程度无关地总结的示例矢量多项式表示。
[等式2]
y＝Xa+ε
下面的等式3示出了等式2的更一般求解的示例。
[等式3]
a＝X-1y
可以通过使用坐标点CP1、CP2和CP3的坐标值对等式1求解来获得与等式3相对应的二次函数的系数a0、a1和a2。之后，下面的等式4示出了使得通过对具有数a0、a1和a2的二次函数求导而获得的值是“0”的示例根xopt。
[等式4]
描述了其中通过二次函数对与分布谷140相对应的概率密度函数建模的示例。在该情况下，可以通过在二次函数中代入三个坐标值来获得概率密度函数。描述了能够决定将与所获得的二次函数的最小值相对应的阈值电压决定为改进的或最佳读取电压的回归分析。
可以获得具有建模所需要的数据的概率密度函数曲线的三个坐标值，以应用回归分析。将参考图5B更全面地描述获得坐标点CP1(x1，y1)、CP2(x2，y2)、CP3(x3，y3)的方法。
图5B是图示获得坐标点的坐标值的示例方法的图。参考图5B，可以计算三个坐标值，以获得与分布谷140相对应的二次函数。这可能意味着需要至少四个读取操作。在读取操作提供的读取电压Ri(1≤i≤3)可以彼此不同。
可以执行使用读取电压R0和R1的读取操作，以获得坐标点CP1(x1，y1)。可以使用读取电压R0从所选择的存储单元中读取数据，并且读取的数据可以是二进制逻辑值。例如，可以将从具有比读取电压R0低的阈值电压的存储单元中读取的数据锁存为逻辑“1”。另一方面，可以将从具有比读取电压R0高的阈值电压的存储单元中读取的数据锁存为逻辑“0”。在将读取电压施加到所选择的字线时，可以将所选择的存储单元中具有比读取电压R0高且比读取电压R1低的阈值电压的存储单元读出为断单元，并且在将读取电压R1施加到所选择的字线时可以将其读出为通单元。如果按照列单元对于通过读取电压R0读取的数据D0和通过读取电压R1读取的数据D1执行XOR运算，则可以获得与电压带ΔV1相对应的存储单元的数目。
比特计数器112(参考图1)可以对以上述方式的具有属于电压带ΔV1的阈值电压的存储单元的数目进行计数。这时，可以利用读取电压R0和R1的中间值来映射坐标点CP1的坐标值x1。也就是说，可以利用(R0+R1)/2来映射坐标值x1。可以利用具有属于电压带ΔV1的阈值电压的存储单元的数目来映射坐标点CP1的坐标值y1。
可以需要使用读取电压R1和R2的读取操作来获得坐标点CP2(x2，y2)。如果对于通过读取电压R1读取的数据D1和通过读取电压R2读取的数据D2执行XOR运算，则可以获得具有属于电压带ΔV2的阈值电压的存储单元的数目。可以利用坐标值y2来映射与电压带ΔV2相对应的存储单元的数目。可以利用读取电压R1和R2的中间值来映射坐标点CP2的坐标值x2。也就是说，可以将坐标值x2设置为(R1+R2)/2。
可以需要使用读取电压R2和R3的读取操作来获得坐标点CP3(x3，y3)。如果对于通过读取电压R2读取的数据D2和通过读取电压R3读取的数据D3执行XOR运算，则可以获得具有属于电压带ΔV3的阈值电压的存储单元的数目。可以利用坐标值y3来映射与电压带ΔV3相对应的存储单元的数目。可以利用读取电压R2和R3的中间值来映射坐标点CP3的坐标值x3。也就是说，可以将坐标值x3设置为(R2+R3)/2。
这里，可以将与读取电压R0和读取电压R1之间的区间相对应的电压带ΔV1、与读取电压R1和读取电压R2之间的区间相对应的电压带ΔV2和与读取电压R2和读取电压R3之间的区间相对应的电压带ΔV3设置为具有相同或基本相同的值或不同的值。如果电压带ΔV1、ΔV2和ΔV3具有相同或基本相同的值，则可以提供从读取电压R0以恒定的电压区间依序增加的读取电压。因而，易于生成读取电压。如果使用读取电压R0来生成读取电压R1、R2和R3，则可以将增量ΔV1、ΔV2和ΔV3设置为具有相同或基本相同的值。
描述了通过二次函数获得三个坐标值以对与分布谷140相对应的概率密度函数建模的过程。如果获得三个坐标值，则可以构造联立多项式表示。因而，通过在联立多项式表示中代入坐标值，可以获得概率密度函数的系数。可以将与关于概率密度函数的最小值相对应的阈值电压决定为最佳读取电压。
图6A和图6B是图示通过三次函数建模的示例分布谷的图。图6A示出了在分布谷130处的曲线C2上的坐标点。图6B示出了用于获得曲线C2上的坐标值的示例读取方法。
参考图6A，可以通过诸如曲线C2的三次函数对存储单元到阈值电压的概率密度函数的分布谷进行建模。可以将与曲线C2相对应的函数图示为其中存在拐点的三次函数。可以将包括在擦除状态E0中的存储单元分布在宽电压范围中。根据诸如增量步进脉冲编程(ISPP)方式的编程方式，可以将包括在编程状态P1中的存储单元管理为具有较窄的电压范围。可以通过三次曲线对擦除状态E0和编程状态E1之间的分布谷130建模。
可以通过对三次联立方程求解来获得与分布谷相对应的曲线C2的最小点。可能需要至少四个坐标点CP1、CP2、CP3和CP4的坐标值来获得与对应于分布谷的曲线C2相对应的三次函数的系数。尽管四个坐标点CP1、CP2、CP3和CP4是不同的坐标点，但是获得双二次联立方程的求解没有问题。
如图6A中图示的，坐标点可以分别对应于CP1(x1，y1)、CP2(x2，y2)、CP3(x3，y3)、CP4(x4，y4)。下面的等式5可以示出用于获得三次函数(y＝a0+a1x+a2x2+a3x3)的系数的联立方程。
[等式5]
在等式5中，可以将ε1、ε2、ε3和ε4分别认为是与坐标点相对应的DC偏移或误差。然而，它们可以是要通过用于搜索最小值的函数的导数而被删除的项。
可以通过在等式5中代入坐标值来获得与分布谷130相对应的曲线C2的三次函数的系数a0、a1、a2和a3。之后，下面的等式6可以示出使得通过对具有系数a0、a1、a2和a3的三次函数求导而获得的值是“0”的根xopt。
[等式6]
这里，如果系数a3是正数，则使得三次函数的导数值是“1”的解可以包括两个实根。两个实根中与最小点相对应的值可能是需要的值。因而，在等式6中，两个实根的相对大的值可以是最佳读取电压xopt。如果a3是负数，则两个实根的相对小的值可以是最佳读取电压xopt。在该情况下，下面的等式7示出了示例最佳读取电压xopt。
[等式7]
图6B是图示获得图6A的曲线C2的坐标点的示例方法的图。
参考图6B，可能需要四个坐标点来通过三次函数对曲线C2进行回归分析。也就是说，可以先前执行对存储单元的至少五个读取操作，以通过三次函数进行回归分析。在读取操作提供的读取电压Ri(1≤i≤4)可以彼此不同。
可以执行使用读取电压R0和R1的读取操作，以获得坐标点CP1(x1，y1)。可以使用读取电压R0从所选择的存储单元中读取数据D0，并且可以使用读取电压R1从所选择的存储单元中读取数据D1。如果对于数据D0和数据D1执行XOR运算来对逻辑“1”的数目计数，则可以获得在读取电压R0和R1之间(例如在电压带ΔV1中)的存储单元的数目。这时，可以利用读取电压R0和R1的中间值来映射坐标点CP1的坐标值x1。也就是说，可以利用(R0+R1)/2来映射坐标值x1。可以利用具有属于电压带ΔV1的阈值电压的存储单元的数目来映射坐标点CP1的坐标值y1。
可以执行使用读取电压R1和R2的读取操作来获得坐标点CP2(x2，y2)。如果对于通过读取电压R1读取的数据D1和通过读取电压R2读取的数据D2执行XOR运算，则可以获得与电压带ΔV2相对应的存储单元的数目。可以利用与电压带ΔV2相对应的存储单元的数目来映射坐标点CP2的坐标值y2。可以利用读取电压R1和R2的中间值来映射坐标点CP2的坐标值x2。也就是说，可以利用(R1+R2)/2来映射坐标值x2。
可以执行使用读取电压R2和R3的读取操作来获得坐标点CP3(x3，y3)。如果对于通过读取电压R2读取的数据D2和通过读取电压R3读取的数据D3执行XOR运算，则可以获得与电压带ΔV3相对应的存储单元的数目。可以利用与电压带ΔV3相对应的存储单元的数目来映射坐标值y3。可以利用读取电压R2和R3的中间值来映射坐标点CP3的坐标值x3。也就是说，可以利用(R2+R3)/2来映射坐标值x3。
可以执行使用读取电压R3和R4的读取操作来获得坐标点CP4(x4，y4)。如果对于通过读取电压R3读取的数据D3和通过读取电压R4读取的数据D4执行XOR运算，则可以获得与电压带ΔV4相对应的存储单元的数目。可以利用与电压带ΔV4相对应的存储单元的数目来映射坐标值y4。可以利用读取电压R3和R4的中间值来映射坐标点CP4的坐标值x4。也就是说，可以利用(R3+R4)/2来映射坐标值x4。
这里，可以将与读取电压R0和读取电压R1之间的区间相对应的电压带ΔV1、与读取电压R1和读取电压R2之间的区间相对应的电压带ΔV2、与读取电压R2和读取电压R3之间的区间相对应的电压带ΔV3和与读取电压R3和读取电压R4之间的区间相对应的电压带ΔV4设置为具有相同的值或不同的值。如果电压带ΔV1、ΔV2、ΔV3和ΔV4具有相同或基本相同的值，则可以提供从读取电压R0以恒定的电压区间依序增加的读取电压。因而，易于生成读取电压。如果使用读取电压R0生成读取电压R1、R2、R3和R4，则可以将增量ΔV1、ΔV2、ΔV3和ΔV4设置为具有相同的值。
描述了其中通过与三次函数相对应的曲线C2对与分布谷相对应的概率密度函数建模的方法，并且可以获得坐标值CP1、CP2、CP3和CP4来应用回归分析。如果获得了四个坐标值，则可以通过应用回归分析来将与三次函数的最小值相对应的阈值电压决定为最佳读取电压。
图7是图示本发明概念的示例实施例的存储系统的操作的图。参考图7，存储器控制器110和非易失性存储设备120可以交换与用于获得坐标值的读取电压相对应的读取命令和与读取命令相对应的数据。
存储器控制器110可以向非易失性存储设备120提供用于获得与分布谷相对应的概率密度函数的坐标点的读取命令。这时，为了应用回归分析，存储器控制器110可以提供命令，使得使用读取电压R0来读取所选择的存储单元。非易失性存储设备120可以使用读取电压R0来读出所选择的存储单元。非易失性存储设备120可以向存储器控制器110输出使用读取电压R0读出的数据D0。
存储器控制器110可以提供命令，使得使用读取电压R1来读取所选择的存储单元。非易失性存储设备120可以使用读取电压R1来读出所选择的存储单元。非易失性存储设备120可以向存储器控制器110输出使用读取电压R1读出的数据D1。
可以向存储器控制器110提供以上述相同或基本相同的方式使用读取电压R0至Rn-1从所选择的存储单元中读出的读取数据D0至Dn-1。如果完成读取操作，则存储器控制器110可以获得与分布谷相对应的概率密度函数，以计算概率密度函数的最小值。在块S10，可以将与最小值相对应的阈值电压决定为用于区分两个状态的读取电压。
图8是图示从非易失性存储设备提供的示例数据的图。参考图8，可以图示了使用读取电压R0至R3从非易失性存储设备的所选择的存储单元中读出的数据D0至D3。
非易失性存储设备120可以响应于存储器控制器110的命令而输出使用读取电压R0读取的数据D0。非易失性存储设备120可以响应于存储器控制器110的命令而输出使用读取电压R1读取的数据D1。非易失性存储设备120可以响应于存储器控制器110的命令而输出使用读取电压R2读取的数据D2。非易失性存储设备120可以响应于存储器控制器110的命令而输出使用读取电压R3读取的数据D3。
如果输出了使用不同电平的读取电压读取的数据D0、D1、D2和D3，则存储器控制器110的比特计数器112可以执行XOR运算。可以按照列单元来执行对数据D0、D1、D2和D3的XOR运算。比特计数器112可以对在对数据D0和D1的XOR运算的结果中包括的逻辑“1”的数目进行计数。这时，可以将计数值决定为坐标值y1，并且将读取电压R0和R1的中间值(或平均值)决定为坐标值x1。
可以以上述方式通过对数据D1和D2的XOR运算来获得坐标值x2和y2。类似地，可以通过对数据D2和D3的XOR运算来获得坐标值x3和y3。如果决定了三个坐标点的坐标值，可以获得用于应用通过二次函数建模的分布谷函数的回归分析的信息。
图9是示意性图示根据本发明概念的示例实施例的读取电平决定方法的流程图。下面，将参考图1和图9更全面地描述根据分布谷的建模的概率密度函数来决定最佳读取电压的方法。
在操作S110中，存储器控制器110可以向非易失性存储设备提供包括读取电压R0至Rn-1的电平信息的读取命令。非易失性存储设备120可以使用读取电压R0至Rn-1从所选择的存储单元中读取数据，以向存储器控制器110输出读取数据D0至Dn-1。
在操作S120中，存储器控制器110可以基于输入的数据D0至Dn-1计算坐标值。例如，存储器控制器110可以对具有读取电压之间的阈值电压的存储单元的数目进行计数。存储器控制器110可以基于计数结果来决定至少三个坐标点的坐标值。
在操作S130中，存储器控制器110的回归分析器114可以基于坐标值而获得与分布谷相对应的概率密度函数。也就是说，回归分析器114可以基于坐标值而获得概率密度函数的系数。回归分析器114可以使用二次联立方程或三次联立方程来获得概率密度函数。
在操作S140中，回归分析器114可以根据概率密度函数而获得与最小值相对应的阈值电压电平。例如，在通过二次函数对概率密度函数建模的情况下，可以决定最佳读取电压Vopt，以获得与最小值相对应的阈值电压电平。在通过三次函数对概率密度函数建模的情况下，使得概率密度函数的导数值为“0”的根可以最多包括两个实根。也就是说，两个实根中的一个可以对应于最大值，并且其另一个可以对应于最小值。
在操作S150中，存储器控制器110可以选择使得与分布谷相对应的概率密度函数的导数值为“0”的阈值电压中的一个作为最佳读取电压。如果通过二次函数对概率密度函数进行建模，则使得概率密度函数的导数值为“0”的根可能包括仅仅一个根。如果通过三次函数对概率密度函数进行建模，则使得概率密度函数的导数值为“0”的根可能最多包括两个实根。擦除状态E0和编程状态P1之间的分布谷形式可以与三次函数的最小值周围的曲线(如果a3>0)类似或基本类似。因而，可以合理地从两个实根中选择与最小值相对应的一个作为最佳读取电压。换句话说，可以将两个实根中具有相对大的值的一个选择为最佳读取电压Vopt。
示意性地描述了用于调整非易失性存储设备120的读取电压的回归分析。可能需要所建模的概率密度函数的坐标值来执行回归分析。如果通过二次函数对概率密度函数进行建模，则可能需要至少三个坐标值。因而，可能需要使用不同电平的读取电压的至少四个读取操作来获得三个坐标值。如果通过三次函数对概率密度函数进行建模，则可能需要至少四个坐标值。因而，可能需要使用不同电平的读取电压的至少五个读取操作来获得四个坐标值。
利用上述的回归分析，可以通过减少的和/或最少的读取操作来对分布谷的概率密度函数进行建模。可以将与所建模的概率密度函数的最小值相对应的阈值电压决定为读取电压。由于读取电压调整方式伴随着最少的读取操作，所以改进性能。此外，由于将概率分布函数建模为近似于分布谷，所以可以更精确地检测最小值。因而，因为使用通过回归分析而调整的读取电压，所以可以预期更高的数据完整性。
图10是示意性地图示根据本发明概念的另一个示例实施例的存储系统的读取方法的图。参考图10，非易失性存储设备120(参考图1)可以响应于存储器控制器110(参考图1)的读取命令输出对读出的数据的XOR运算的结果。
为了应用回归分析，存储器控制器110可以向非易失性存储设备120提供包括读取电平信息的读取命令。存储器控制器110可以在读取命令步骤中将多个读取电压信息传送到非易失性存储设备120，而不需要与读取电压相对应的数据。也就是说，存储器控制器110可以在读取命令步骤中指定多个读取电压R1至Rn。
非易失性存储设备120可以响应于存储器控制器110的读取命令而依序读出所选择的存储单元。非易失性存储设备120可以利用施加到所选择的存储单元的字线的读取电压R0来读出所选择的存储单元。可以将使用读取电压R0读出的数据D0存储在页缓冲器电路123(参考图2)的锁存器处。可以将使用读取电压R1读出的数据D1存储在页缓冲器电路123的锁存器处。非易失性存储设备120可以对使用不同的读取电压读出的数据D0和D1执行XOR运算。非易失性存储设备120可以向存储器控制器110输出XOR运算的结果。
非易失性存储设备120可以使用读取电压R0至Rn依序读出所选择的存储单元，以锁存所读出的数据。可以与XOR运算和结果输出操作重叠地执行读出和锁存操作。如果使用多个读取电压读出的数据被依序存储在其大小对应于两个页的锁存器处，则可以按照列单元来执行对所存储的数据的XOR运算。可以通过输入/输出缓冲器电路124将XOR运算的结果输出到外部设备。也就是说，可以输出对与读取电压R1和R2相对应的数据D0和D1的XOR运算的结果。然后，可以输出对与读取电压R2和R3相对应的数据D2和D3的XOR运算的结果。如果指定了四个读取电平，则可以按照读取单元(例如页)将XOR运算的结果输出到存储器控制器110三次。
存储器控制器110可以接收对数据D0至Dn的XOR运算的结果。存储器控制器110可以基于每个XOR运算的结果对分布在读取电压之间的存储单元的数目进行计数。也就是说，存储器控制器110的比特计数器112可以对包括在XOR运算的结果中的逻辑“1”的数目进行计数。如果计数操作结束，则可以决定每个坐标点的坐标值。存储器控制器110可以基于所决定的坐标值来获得与分布谷形式相对应的概率密度函数。存储器控制器110的回归分析器114可以获得概率密度函数的最小值，并且可以将与最小值相对应的阈值电压电平决定为新读取电压。可以在块S20中执行该过程。
这里，在其中提供读取命令的操作中，可以提供指示在用于第一读取操作的读取电压R0和之后要提供的读取电压之间的差的信息。也就是说，可以进一步提供在用于第一读取操作的读取电压R0和要依序提供的读取电压之间的偏移信息。非易失性存储设备120可以基于偏移信息而依序生成读取电压，并且使用读取电压来读出所选择的存储单元。
在输出对连续读取的数据的XOR运算的结果的情况下，可以降低存储器控制器110的负担。而且，与输出读取数据的情况相比，可以降低非易失性存储设备120的数据输出操作的数目。
图11是示意性地图示图10的XOR运算的示例结果的图。参考图11，非易失性存储设备120可以对根据存储器控制器120的命令使用两个读取电平读出的数据执行XOR运算，并且可以输出XOR运算的结果。
非易失性存储设备120可以基于从存储器控制器110提供的读取电压来读出所选择的存储单元。非易失性存储设备120可以将使用读取电压R0读取的数据D0存储在第一锁存单元处。然后，非易失性存储设备120可以将使用读取电压R1读取的数据D1存储在第二锁存单元处。这里，第一和第二锁存单元可以由页缓存器电路123中的锁存器形成。假设使用读取电平按照页单元来读取数据。如果按照列单元执行对存储在第一和第二锁存单元处的数据D0和D1的XOR运算，则XOR运算的结果可以具有页大小。如果将XOR运算的结果传送到存储器控制器110，则比特计数器112可以对包括在XOR运算的输入结果中的逻辑“1”的数目进行计数。可以利用坐标值y1来映射指示包括在XOR运算的输入结果中的逻辑“1”的数目的计数值。可以利用读取电压R0和R1的平均值来映射坐标值x1。
非易失性存储设备120处理使用读取电压R1读取的数据D1和使用读取电压R2读取的数据D2，以向存储器控制器110输出处理后的结果。比特计数器112可以对逻辑“1”的数目计数，并且可以利用坐标值y2来映射计数值。可以利用读取电压R1和R2的平均值来映射坐标值x2。非易失性存储设备120处理使用读取电压R2读取的数据D2和使用读取电压R3读取的数据D3，以向存储器控制器110输出处理后的结果。存储器控制器110可以决定坐标值y3。
利用上面的描述，可以减少存储器控制器110和非易失性存储设备120之间的事务的数目。因而，与在没有XOR运算的情况下将数据传送到存储器控制器110的情况相比，可以改进性能。
图12是示意性地图示根据本发明概念的另一个示例实施例的存储系统的框图。参考图12，存储系统200可以包括存储器控制器210和非易失性存储设备220。存储器控制器210可以基于从非易失性存储设备220提供的读取结果来进行回归分析，以决定最佳读取电压。
如果需要读取电平的调整，则存储器控制器210可以向非易失性存储设备220提供包括读取电压Rn-1和Rn的信息的读取命令。例如，存储器控制器210可以提供用于使用不同电平的读取电压Rn-1和Rn来读出所选择的存储单元的读取命令。非易失性存储设备220可以对响应于读取命令而使用读取电压Rn-1和Rn读出的数据Dn-1和Dn执行XOR运算。非易失性存储设备220可以对包括在XOR运算的结果中的逻辑“1”的数目进行计数。该计数操作可以由包括在非易失性存储设备220中的比特计数器227来执行。非易失性存储设备220可以将计数值输出为与读取电压Rn-1和Rn的平均值相对应的坐标值yn。
存储器控制器210可以根据需要而请求从非易失性存储设备220提供的坐标值。例如，如果需要至少三个不同的坐标值，则可以将用于对包括在不同的阈值电压带中的存储单元的数目进行计数的命令提供三次。存储器控制器210可以基于根据相应命令输出的坐标值来获得与分布谷相对应的概率密度函数。可以由回归分析器214来执行其中使用根据概率密度函数获得的最小值决定最佳读取电压的操作。
利用上面的描述，存储器控制器210可以直接从非易失性存储设备220获取坐标值yn。因而，可以降低存储器控制器210的负担。存储器控制器210可以使用回归分析通过对非易失性存储设备220的减少和/或最少的访问来决定最佳读取电压。因而，可以降低和/或最小化调整读取电压的电平所花费的时间。
图13是示意性地图示图12的示例非易失性存储设备的框图。参考图13，非易失性存储设备220可以包括单元阵列221、行译码器222、页缓冲器电路223、输入/输出缓冲器电路224、控制逻辑225、电压生成器226和比特计数器227。除了增加了比特计数器227之外，图13的非易失性存储设备220可以与图2的基本相同。因而，省略了对组件221至226的描述。
存储器控制器210可以控制非易失性存储设备220，使得使用两个读取电压来读取所选择的存储单元两次，并且输出坐标值。如果从存储器控制器210接收到命令，则非易失性存储设备220可以使用至少两个读取电压Ri-1和Ri从所选择的存储单元中读取数据。可以将读取数据依序存储在页缓冲器电路223处。比特计数器227可以对存储在页缓冲器电路223处的两页数据执行XOR运算。比特计数器227可以对包括在XOR运算的结果中的逻辑“1”的数目进行计数。可以通过输入/输出缓冲器电路224将比特计数器227的计数结果yi输出到存储器控制器210。
在示例实施例中，比特计数器227可以包括用于存储两页数据的锁存单元(或寄存器)和用于执行XOR运算的逻辑门串。例如，比特计数器227可以将使用不同的读取电压读取的两页数据存储在锁存单元处。比特计数器227可以包括用于对同一列中的比特执行XOR运算的逻辑门串。此外，比特计数器227可以包括计数器电路(未示出)，用于对包括在从逻辑门串输出的数据的页中的逻辑“1”的数目进行计数。计数器电路的输出可以对应于相应读取电平的坐标值yi。
图14是示意性地图示根据本发明概念的另一示例实施例的图12的存储系统的读取方法的图。参考图14，响应于存储器控制器210的读取命令(参考图12)，非易失性存储设备220(参考图12)可以提供多个坐标值yi(1≤i≤n)。
当存储器控制器210向非易失性存储设备220提供用于调整读取电平的读取命令时，其可以指定所有的读取电压R0至Rn。在图14中，(R0，Rn)可以意指从读取电压R0至读取电压Rn的所有读取电压。
响应于存储器控制器210的读取命令，非易失性存储设备220可以依序读出所选择的存储单元。非易失性存储设备220可以利用施加到所选择的存储单元的字线的读取电压R0来读出所选择的存储单元。可以将使用读取电压R0读出的数据D0存储在页缓冲器电路223(参考图12)中的锁存器处。非易失性存储设备220可以利用施加到所选择的存储单元的字线的读取电压R1来读出所选择的存储单元。可以将使用读取电压R1读出的数据D1存储在页缓冲器电路223中的锁存器处。非易失性存储设备220可以使用读取电压R0至Rn对所选择的存储单元依序执行读取操作。可以将所读出的数据存储在页缓冲器电路223处，以依序被传送到比特计数器227。
比特计数器227可以对使用不同的读取电压读出的数据D0和D1执行XOR运算。比特计数器227可以对包括在对数据D0和D1的XOR运算的结果中的逻辑“1”的数目进行计数。比特计数器227可以将包括在对数据D0和D1的XOR运算的结果中的逻辑“1”的数目存储为坐标值y1。
比特计数器227可以执行对数据D0和D1的XOR运算和对XOR运算的结果的计数操作，以获得和存储坐标值y2。可以对于从存储器控制器210请求的所有读取电压R0至Rn依序执行比特计数器227的操作。如果通过二次函数对所选择的存储单元的概率密度函数进行建模，则可以存储三个坐标值y1至y3。如果通过三次函数对所选择的存储单元的概率密度函数进行建模，则可以存储四个坐标值y1至y4。可以将所存储的坐标值y1至yn输出到存储器控制器210。
存储器控制器210可以通过基于坐标值y1至yn进行回归分析来计算概率密度函数的系数。存储器控制器210可以计算概率密度函数的最小值，并且可以将与最小值相对应的阈值电压决定为读取电压。可以在块S30中执行该过程。
图15是示意性地图示根据本发明概念的又一示例实施例的存储系统的框图。参考图15，存储系统300可以包括存储器控制器310和非易失性存储设备320。
存储器控制器310可以向非易失性存储设备320提供用于回归分析的读取命令。来自存储器控制器310的读取命令可以包括读取电压信息(R0、ΔV、#)。这里，“R0”可以指示第一读取电平。“ΔV”可以指示读取电压之间的区间，以及“#”可以指示第一读取电压R0依序增加区间ΔV的频率。也就是说，“#”可以对应于读取频率。
响应于用于存储器控制器310的回归分析的读取命令，非易失性存储设备320可以输出坐标值y1至yn。存储器控制器310可以基于坐标值y1至yn来计算与分布谷相对应的概率密度函数。也就是说，回归分析器314可以使用坐标值y1至yn来获得概率密度函数的系数。回归分析器314可以计算概率密度函数的最小值，并且可以将与最小值相对应的阈值电压电平决定为最佳读取电压。
非易失性存储设备320可以响应于读取命令而使用第一读取电压R0来读出所选择的存储单元。非易失性存储设备320可以使用从第一读取电压R0依序增加电压区间ΔV的读取电压来对所选择的存储单元依序执行读取操作。在提供第一读取电压R0之后，可以将读取电压提供读取频率#次。
可以将使用读取电压读出的数据提供给比特计数器327。比特计数器327可以对使用不同电平的读取电压Rn-1和Rn读出的数据Dn-1和Dn执行XOR运算。比特计数器327可以对包括在XOR运算的结果中的逻辑“1”的数目进行计数。比特计数器327可以将计数值输出为坐标值yn。可以对于所指定的所有读取电压来计算坐标值，并且可以收集所计算的坐标值y1至yn并且将其输出到存储器控制器310。
存储器控制器310可以根据需要来请求从非易失性存储设备320提供的坐标值。例如，如果需要至少三个坐标值，则存储器控制器310可以使读取频率#具有值3。如果需要至少四个坐标值，则存储器控制器310可以使读取频率#具有值4。这可以降低电压区间ΔV并增加读取频率#，以提高精确度。
如果使用非易失性存储设备320，则存储器控制器310可以减少和/或最小化调整读取电平所需要的事务的数目。在示例实施例中，可以使用读取命令和数据输出操作来获取回归分析所需要的坐标值信息。
图16是图示根据本发明概念的又一示例实施例的读取方法的流程图。参考图16，如果在非易失性存储设备320的读取操作中产生读取失败，则可以执行根据本发明概念的示例实施例的读取电压调整操作。
在操作S310中，存储器控制器310可以响应于主机请求从非存储设备320读取数据。非易失性存储设备320可以使用未调整的读取电压从所选择的存储单元中读取数据。
在操作S320中，存储器控制器310可以对读取数据执行错误检测操作。错误检测操作可以是其中基于读取数据中的纠错码来确定是否存在错误或者检测错误比特的数目的操作。
在操作S330中，存储器控制器310可以确定是否存在错误。如果不存在错误，则该方法可以结束。如果存在错误，则方法进行到操作S340。
在操作S340中，存储器控制器310可以确定所检测的错误是否是可校正的。例如，存储器控制器310可以确定所检测到的错误比特的数目是否超过纠错引擎的校正容量。如果所检测的错误是可校正的，则方法进行到操作S350。如果所检测的错误是不可校正的，则方法进行到操作S360。
在操作S350中，存储器控制器310可以校正所检测的错误。例如，存储器控制器310的纠错引擎可以计算特征群(syndrome)，并且可以基于特征群来计算错误比特的位置。之后，可以通过校正与所计算的位置相对应的错误比特来执行纠错操作。
在操作S360中，存储器控制器310可以对从其读取了不可校正的数据的存储单元执行读取电压调整操作。如上所述，可以通过四个或五个读取操作来获得存储单元的概率密度函数，以调整读取电压的电平。可以应用回归分析，以检测概率密度函数的最小值。如果调整了读取电压，则方法进行到操作S310，其中使用调整后的读取电压来读取所选择的存储单元。
描述了使用回归分析的非易失性存储设备的读取方法。如果在读取操作中产生了不可校正的错误，则可以通过本发明概念的读取电压调整操作来最佳地调整读取电压。可能需要四个或五个读取操作来检测与分布谷相对应的概率密度函数的最小点。因而，当调整读取电压时可以降低和/或最小化存储系统的负担。
图17是根据本发明概念的示例实施例的非易失性存储设备的透视图。参考图17，单元阵列121/221可以包括多个存储块，每一个存储块被形成为具有三维栈结构，其中沿与衬底垂直的方向(z方向)形成单元串。
可以在衬底411上提供沿x轴延伸的多个掺杂区412a、412b、412c和412d。在第一和第二掺杂区412a和412b之间的衬底411上的区域，可以沿z方向依序提供沿y方向延伸的多个绝缘材料418。例如，可以将多个绝缘材料418形成为沿z方向间隔开。
在第一和第二掺杂区412a和412b之间的衬底411上，可以提供多个柱413，其沿y方向被依序布置并沿z方向穿过绝缘材料418。在示例实施例中，可以分别通过绝缘材料418将柱413连接到衬底411。这里，可以将柱413分别形成在第二和第三掺杂区412b和412c之间以及第三和第四掺杂区412c和412d之间的衬底上。
每个柱413的内层413b可以由绝缘材料形成。例如，每个柱413的内层413b可以包括诸如硅氧化物的绝缘材料。在第一和第二掺杂区412a和412b之间的区域中，可以沿衬底411、绝缘材料418和柱413的暴露表面提供绝缘层415。在示例实施例中，可以去除朝向最后的绝缘材料418的z方向在暴露表面提供的绝缘层415。
在第一和第二掺杂区412a和412b之间的区域中，可以将第一导电材料414a至414i提供在绝缘层415的暴露表面上。例如，可以将沿y方向延伸的导电材料414a提供在衬底411和与衬底411相邻的绝缘材料418之间。更具体地，可以将沿x方向延伸的导电材料414a提供在衬底411和与衬底411相邻的绝缘材料418的下表面的绝缘层415之间。可以将与第一和第二掺杂区412a和412b上形成的结构相同的结构提供在第二和第三掺杂区412b和412c之间。可以将与第一和第二掺杂区412a和412b上形成的结构相同的结构提供在第三和第四掺杂区412c和412d之间。
可以将漏极416分别提供在柱413上。在示例实施例中，漏极416可以是以第二类型掺杂的硅材料。可以将沿x方向延伸的第二导电材料417a至417c提供在漏极416上。可以沿y方向依序布置第二导电材料417a至417c。可以将第二导电材料417a至417c分别连接到相应区域的漏极416。在示例实施例中，漏极416和沿x方向延伸的导电材料417c可以通过接触插塞相连接。
这里，第一导电材料414a至414i可以形成字线或选择线SSL和GSL。可以将用作字线的导电材料414b至414h中属于同一层的导电材料互连。当选择所有第一导电材料414a至414i时，可以选择存储块BLKi。另一方面，通过选择第一导电材料414a至414i中的一部分，可以选择本发明概念的子块。第一导电材料414a至414i的数目可以不限于本公开。第一导电材料414a至414i的数目可以根据工艺或控制技术进行各种改变。
图18是图示根据本发明概念的示例实施例的包括固态驱动器的用户设备的框图。参考图18，用户设备1000可以包括主机1100和SSD 1200。SSD1200可以包括SSD控制器1210、缓冲器存储器1220和非易失性存储设备1230。
SSD控制器1210可以提供主机1100和SSD 1200之间的物理互连。SSD控制器1210可以提供与和主机1100的总线格式相对应的SSD 1200的接口。SSD控制器1210可以包括回归分析器1215。可以使用回归分析器1215通过减少的和/或最少的读取操作来检测存储单元的分布谷的更确切位置。因而，当读取操作失败时可以通过对存储单元的减少的和/或最少的读取操作来找到最佳读取电平。
主机1100的总线格式可以包括USB(通用串行总线)、SCSI(小计算机系统接口)、PCI express、ATA、PATA(并行ATA)、SATA(串行ATA)、SAS(串行连接SCSI)等。
缓冲器存储器1220可以临时存储从主机1100提供的写入数据或从非易失性存储设备1230中读取出的数据。在存在于非易失性存储设备1230中的数据应主机1100的读取请求而被缓冲的情况下，缓冲存储器1220可以支持将缓冲的数据直接提供给主机1100的缓存功能。典型地，主机1100的总线格式(例如SATA或SAS)的数据传送速度可以比SSD 1200的存储通道的数据传送速度更高。也就是说，在主机1100的接口速度显著较快的情况下，可以通过提供具有大存储容量的缓冲器存储器1220来降低和/或最小化由于速度差异而造成的性能降低。
缓冲器存储器1200可以由同步DRAM形成以向用作辅助大容量存储设备的SSD1200提供足够的缓冲。然而，缓冲器存储器1220不限于本示例。
可以将非易失性存储设备1230提供为SSD 1200的存储介质。例如，非易失性存储设备1230可以由具有大容量存储容量的垂直NAND闪速存储设备形成。非易失性存储设备1230可以由多个存储设备形成。在该情况下，可以通过通道单元将存储设备与SSD控制器1210相连接。非易失性存储设备1230不限于NAND闪速存储设备。例如，SSD 1200的存储介质可以由PRAM、MRAM、ReRAM、FRAM、NOR闪速存储器等形成。此外，可以将本发明概念应用于一起使用不同类型的存储设备的存储系统。可以将非易失性存储设备1230配置为与图1所述的相同或基本相同。
在SSD 1200中，非易失性存储设备1230可以与图2或图13的非易失性存储设备相同或基本相同地操作。也就是说，非易失性存储设备1230可以根据SSD控制器1210的命令来输出读出的数据、对读出的数据的XOR运算的结果、包括在XOR运算的结果中的逻辑“1”的数目中的至少一个。
图19是图示根据本发明概念的又一示例实施例的存储系统的框图。参考图19，存储系统2000可以包括存储器控制器2100和非易失性存储器2200。
非易失性存储器2200可以被配置为与图2或图13中描述的相同或基本相同，因而省略对其的描述。
可以将存储器控制器2100配置为控制非易失性存储器2100。SRAM 2110可以被用作CPU 2120的工作存储器。主机接口2130可以包括与存储系统2000连接的主机的数据交换协议。可以将ECC块2140配置为检测和校正在从非易失性存储器2100读取的数据中包括的错误。存储器接口2150可以与根据本发明概念的示例实施例的非易失性存储设备2200接口。CPU 2120可以执行用于存储器控制器2100的数据交换的总体控制操作。尽管图19中未示出，但是存储系统2000可以进一步包括ROM，其存储用于与主机接口的代码数据。
存储器控制器2100可以经由诸如USB、MMC、PCI-E、SAS、SATA、PATA、SCSI、ESDI、IDE等的接口协议中的一个与外部设备(例如主机)通信。存储器控制器2100可以使用回归分析来决定所选择的存储单元上的读取电压。可以通过固件或专用功能块来执行回归分析。
在示例实施例中，存储系统2000可以被用作计算机、便携式计算机、超移动PC(UMPC)、工作站、上网本、PDA、web本、无线电话机、移动电话机、智能电话机、数码相机、数字音频记录器/播放器、数字图片/视频记录器/播放器、能够在无线环境发送和接收信息的设备、或构成家庭网络的各种用户设备中的一个。
图20是图示根据本发明概念的另一示例实施例的数据存储设备的框图。参考图20，数据存储设备3000可以包括闪速存储器3100和存储器控制器3200。存储器控制器3200可以响应于从数据存储设备300的外部输入的控制信号而控制闪速存储器3100。
在数据存储设备3000中，可以将闪速存储器3100配置为与图2或图13的非易失性存储设备相同或基本相同。也就是说，闪速存储器3100可以使用不同的读取电压从所选择的存储单元中读取数据，以将其输出到存储器控制器3200。替选地，闪速存储器3100可以对从所选择的存储单元中读取的数据执行XOR运算，以将XOR运算的结果输出到存储器控制器3200。还替选地，闪速存储器3100可以向存储器控制器3100提供包括在对从所选择的存储单元中读取的数据的XOR运算的结果中的逻辑“1”的数目。
存储器控制器3200可以基于来自闪速存储器3100的数据而执行回归分析，以决定所选择的存储单元的最佳读取电平。回归分析可以使得能够通过减少的和/或最少的读取操作来决定更高可靠性的读取电平。
数据存储设备3000可以是存储卡设备、SSD设备、多媒体卡设备、SD卡、存储棒设备、HDD设备、混合驱动设备或USB闪速设备。例如，数据存储设备3000可以是满足诸如数码相机、个人计算机等用户设备的标准的卡。
图21是图示根据本发明概念的示例实施例的包括闪速存储设备的计算系统的框图。计算系统4000可以包括存储系统4100、CPU 4200、RAM 4300、用户接口4400以及诸如与系统总线4600电连接的基带芯片集的调制解调器4500。存储系统4100可以被配置为与图1、图12、图15、图18、图19或图20中图示的相同或基本相同。
如果计算系统4000是移动设备，则其可以进一步包括对计算系统4000供电的电池(未示出)。尽管图21中未示出，但是计算系统4000可以进一步包括应用芯片集、相机图像处理器(CIS)、移动DRAM等。存储系统4100可以是使用非易失性存储器来存储数据的固态驱动器/盘(SSD)。存储系统4100可以通过根据本发明概念的示例实施例的回归分析来决定最佳读取电平。因而，可以提高数据完整性。
可以通过从诸如以下的各种类型的封装中选择的一个来封装半导体设备和/或控制器：如PoP(Package on Package，层叠封装)、球栅阵列(Ball grid array，BGA)、芯片尺寸封装(Chip scale package，CSP)、塑料带引线芯片载体(Plastic Leaded ChipCarrier，PLCC)、塑料双列直插封装(Plastic Dual In Line Package，PDIP)、叠片内裸片封装(Die in Waffle Pack)、晶片内裸片形式(Die in Wafer Form)、板上芯片(Chip OnBoard，COB)、陶瓷双列直插封装(Ceramic Dual In-Line Package，CERDIP)、塑料标准四边扁平封装(Metric Quad Flat Pack，MQFP)、薄型四边扁平封装(Thin Quad Flatpack，TQFP)、小外型IC(Small Outline IC，SOIC)、缩小型小外型封装(Shrink Small OutlinePackage，SSOP)、薄型小外型封装(Thin Small Outline，TSOP)、系统级封装(System InPackage，SIP)、多芯片封装(Multi Chip Package，MCP)、晶片级结构封装(Wafer-levelFabricated Package，WFP)、晶片级处理堆叠封装(Wafer-Level Processed StackPackage，WSP)，等等、
尽管已参考示例实施例描述本发明概念，但是对本领域技术人员显而易见的是，在不背离本发明的精神和范围的情况下可以进行各种修改和改变。因而，应理解上述示例实施例不是限制，而是说明。

Claims (20)

1.一种读取非易失性存储设备的方法，所述非易失性存储设备包括具有三维结构的多个存储单元，该方法包括：
使用多个读取电压来读取所选择的存储单元；
在多个读取数据单元的两个读取数据单元之间执行XOR运算，所述多个读取数据单元中的每个对应于所述多个读取电压；
基于XOR运算的结果中的第一逻辑值的数目，来确定所选择的存储单元的阈值电压的概率密度函数；以及
基于概率密度函数来确定所选择的存储单元的最佳读取电压。
2.根据权利要求1所述的方法，其中，所述执行XOR运算包括：
对与多个读取电压中的第一读取电压相关联的第一数据单元的数据比特和多个读取电压中的第二读取电压相关联的第二数据单元的数据比特执行XOR运算，以对具有多个读取电压中的第一读取电压与多个读取电压中的第二读取电压之间的阈值电压的存储单元的数目进行计数，
其中，第一数据单元和第二数据单元的数据比特与所选择的存储单元的同一列对应。
3.根据权利要求2所述的方法，其中，所述多个读取电压中的第一读取电压和第二读取电压的平均值被决定为坐标值的第一分量，且存储单元的数目被决定为坐标值的第二分量。
4.根据权利要求3所述的方法，其中，所述确定概率密度函数包括：
基于XOR运算的结果而获得多个坐标值；以及使用多个坐标值来确定所选择的存储单元的阈值电压的概率密度函数。
5.根据权利要求4所述的方法，其中，
所述概率密度函数与所选择的存储单元的状态之间的分布谷对应；并且
所述概率密度函数被建模为阈值电压的二次函数或三次函数。
6.根据权利要求5所述的方法，其中，所述二次函数的导出基于多个读取电压中的至少四个读取电压的读取结果。
7.根据权利要求5所述的方法，其中，所述三次函数的导出基于多个读取电压中的至少五个读取电压的读取结果。
8.根据权利要求1所述的方法，其中，在非易失性存储设备中执行所述XOR运算。
9.一种读取具有三维结构的非易失性存储设备的方法，该方法包括：
使用第一读取电压、大于第一读取电压的第二读取电压、大于第二读取电压的第三读取电压和大于第三读取电压的第四读取电压来读取所选择的存储单元；
执行通过第一读取电压读取的第一数据与通过第二读取电压读取的第二数据之间的XOR运算、第二数据与通过第三读取电压读取的第三数据之间的XOR运算和第三数据与通过第四读取电压读取的第四数据之间的XOR运算中的每个XOR运算；
基于XOR运算的结果，对所选择的存储单元的阈值电压建模分布谷函数；以及
基于分布谷函数的斜率是“0”处的阈值电压的搜索操作，确定所选择的存储单元的最佳读取电压。
10.根据权利要求9所述的方法，其中，所述非易失性存储设备执行XOR运算并输出XOR运算的每个结果。
11.根据权利要求9所述的方法，其中，所述非易失性存储设备执行XOR运算并输出在XOR运算的每个结果中包括的逻辑“1”的数目。
12.根据权利要求9所述的方法，其中，建模分布谷函数包括：
通过代入XOR运算的结果以对关于分布谷函数的联立方程求解而产生分布谷函数。
13.根据权利要求9所述的方法，还包括：
使用大于第四读取电压的第五读取电压来读取所选择的存储单元；以及
执行第四数据与通过第五读取电压读取的第五数据之间的XOR运算，
其中，通过使用第一数据到第四数据来对与二次函数对应的分布谷函数建模，并且
其中，通过使用第一数据到第五数据来对与三次函数对应的分布谷函数建模。
14.一种存储设备，包括：
非易失性存储设备，包含具有三维结构的多个存储单元，所述非易失性存储设备被配置为使用多个读取电压来从所选择的存储单元读取数据，并且还被配置为执行通过所述多个读取电压读取的数据之间的XOR运算；以及
存储器控制器，被配置为基于所述XOR运算的结果找到所选择的存储单元的阈值电压的分布谷函数，并且通过分析分布谷函数来决定所选择的存储单元的最佳读取电压，
其中，所述多个读取电压包括至少四个不同的电压电平。
15.根据权利要求14所述的存储设备，其中，至少五个不同的读取电压被施加到所选择的存储单元，以估计与所选择的存储单元的擦除状态和编程状态之间的分布对应的分布谷函数。
16.根据权利要求14所述的存储设备，其中，所述非易失性存储设备被配置为对通过所述多个读取电压读取的同一列数据中的比特执行XOR运算。
17.根据权利要求14所述的存储设备，其中，所述非易失性存储设备包括：
比特计数器，被配置为基于从所选择的存储单元中读取的数据来产生多个计数值，所述多个计数值中的每一个指示具有所述四个不同的读取电压中的相邻一对读取电压之间的阈值电压的、存储设备的存储单元的数目。
18.根据权利要求17所述的存储设备，其中，所述比特计数器还被配置为对在与所述四个不同的读取电压中的相邻一对读取电压对应的读取数据之间的XOR运算的结果中包括的逻辑“1”的数目进行计数。
19.根据权利要求14所述的存储设备，其中，所述存储器控制器包括：
回归分析器，被配置为通过执行分布谷函数的分析来决定所选择的存储单元的最佳读取电压。
20.根据权利要求19所述的存储设备，其中，所述回归分析器还被配置为基于所述分布谷函数的最小值来确定最佳读取电压。
CN201910211592.4A 2012-10-25 2013-10-25 读取非易失性存储器的方法和存储设备 Active CN110085275B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910211592.4A CN110085275B (zh) 2012-10-25 2013-10-25 读取非易失性存储器的方法和存储设备

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2012-0119106 2012-10-25
KR1020120119106A KR102038408B1 (ko) 2012-10-25 2012-10-25 회귀 분석법을 사용하는 메모리 시스템 및 그것의 읽기 방법
CN201310511873.4A CN103778962B (zh) 2012-10-25 2013-10-25 使用回归分析的半导体存储系统及其读取方法
CN201910211592.4A CN110085275B (zh) 2012-10-25 2013-10-25 读取非易失性存储器的方法和存储设备

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310511873.4A Division CN103778962B (zh) 2012-10-25 2013-10-25 使用回归分析的半导体存储系统及其读取方法

Publications (2)

Publication Number Publication Date
CN110085275A CN110085275A (zh) 2019-08-02
CN110085275B true CN110085275B (zh) 2023-07-25

Family

ID=50547061

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310511873.4A Active CN103778962B (zh) 2012-10-25 2013-10-25 使用回归分析的半导体存储系统及其读取方法
CN201910211592.4A Active CN110085275B (zh) 2012-10-25 2013-10-25 读取非易失性存储器的方法和存储设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310511873.4A Active CN103778962B (zh) 2012-10-25 2013-10-25 使用回归分析的半导体存储系统及其读取方法

Country Status (4)

Country Link
US (2) US9111626B2 (zh)
JP (1) JP6345407B2 (zh)
KR (1) KR102038408B1 (zh)
CN (2) CN103778962B (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102038408B1 (ko) * 2012-10-25 2019-10-30 삼성전자주식회사 회귀 분석법을 사용하는 메모리 시스템 및 그것의 읽기 방법
KR101503822B1 (ko) * 2013-10-14 2015-03-18 주식회사 디에이아이오 비휘발성 메모리 장치
KR102174030B1 (ko) * 2014-05-13 2020-11-05 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 읽기 방법
KR20160005264A (ko) * 2014-07-04 2016-01-14 삼성전자주식회사 저장 장치 및 그것의 읽기 방법들
US9741431B2 (en) * 2014-11-10 2017-08-22 Sk Hynix Memory Solutions Inc. Optimal read threshold estimation
US9905302B2 (en) 2014-11-20 2018-02-27 Western Digital Technologies, Inc. Read level grouping algorithms for increased flash performance
US9720754B2 (en) 2014-11-20 2017-08-01 Western Digital Technologies, Inc. Read level grouping for increased flash performance
US9576671B2 (en) 2014-11-20 2017-02-21 Western Digital Technologies, Inc. Calibrating optimal read levels
KR102397016B1 (ko) 2014-11-24 2022-05-13 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법
KR102396422B1 (ko) * 2015-02-11 2022-05-11 삼성전자주식회사 불휘발성 메모리 및 불휘발성 메모리를 포함하는 스토리지 장치
US9785383B2 (en) 2015-03-09 2017-10-10 Toshiba Memory Corporation Memory system and method of controlling nonvolatile memory
US10180876B2 (en) * 2015-08-04 2019-01-15 Toshiba Memory Corporation Memory controller and semiconductor memory device
KR102459077B1 (ko) 2016-01-12 2022-10-27 삼성전자주식회사 비선형 필터링 방식을 사용하는 메모리 시스템 및 그것의 읽기 방법
KR102585221B1 (ko) 2016-04-21 2023-10-05 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
KR102589259B1 (ko) 2016-06-20 2023-10-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9679661B1 (en) 2016-06-28 2017-06-13 Sandisk Technologies Llc Non-volatile storage system with self-test for read performance enhancement feature setup
US9672940B1 (en) 2016-08-18 2017-06-06 Sandisk Technologies Llc Non-volatile memory with fast read process
JP6674361B2 (ja) * 2016-09-29 2020-04-01 キオクシア株式会社 メモリシステム
KR102643916B1 (ko) 2016-10-18 2024-03-08 삼성전자주식회사 스토리지 장치, 메모리 시스템, 및 그것의 읽기 전압 결정 방법
KR102302187B1 (ko) 2017-03-13 2021-09-14 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법 및 비휘발성 메모리 장치
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
US10140040B1 (en) 2017-05-25 2018-11-27 Micron Technology, Inc. Memory device with dynamic program-verify voltage calibration
KR102353405B1 (ko) 2017-09-19 2022-01-19 삼성전자주식회사 특성 데이터 전처리 시스템, 장치, 방법 및 이를 이용한 메모리 제어 시스템
US10366763B2 (en) * 2017-10-31 2019-07-30 Micron Technology, Inc. Block read count voltage adjustment
KR102427638B1 (ko) 2018-01-10 2022-08-01 삼성전자주식회사 비휘발성 메모리 장치 및 이의 읽기 방법
KR102506507B1 (ko) * 2018-01-19 2023-03-07 삼성전자주식회사 통신 시스템에서 신호를 송/수신하는 장치 및 방법
CN110120234B (zh) * 2018-02-07 2022-04-15 北京忆芯科技有限公司 固态存储设备及其最优读出阈值电压的搜索方法
KR102617350B1 (ko) 2018-03-14 2023-12-26 삼성전자주식회사 메모리 컨트롤러, 그것의 동작 방법 및 그것을 포함하는 저장 장치
CN110400593B (zh) * 2018-04-24 2021-08-03 群联电子股份有限公司 存储器管理方法、存储器储存装置及存储器控制电路单元
US10566063B2 (en) 2018-05-16 2020-02-18 Micron Technology, Inc. Memory system with dynamic calibration using a trim management mechanism
US10664194B2 (en) 2018-05-16 2020-05-26 Micron Technology, Inc. Memory system with dynamic calibration using a variable adjustment mechanism
US10990466B2 (en) 2018-06-20 2021-04-27 Micron Technology, Inc. Memory sub-system with dynamic calibration using component-based function(s)
CN110797069B (zh) * 2018-08-01 2021-10-22 群联电子股份有限公司 电压调整方法、存储器控制电路单元以及存储器存储装置
JP2020047339A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 メモリシステム
KR102535110B1 (ko) 2018-10-01 2023-05-23 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR102599123B1 (ko) * 2018-11-14 2023-11-06 삼성전자주식회사 인공 신경망 모델에 기초하여 읽기 레벨들을 추론하는 스토리지 장치 및 인공 신경망 모델의 학습 방법
US11158369B2 (en) * 2018-12-26 2021-10-26 Western Digital Technologies, Inc. On-chip non-volatile memory (NVM) search
US11163483B2 (en) 2018-12-31 2021-11-02 SK Hynix Inc. Robust detection techniques for updating read voltages of memory devices
US11327551B2 (en) 2019-02-14 2022-05-10 Micron Technology, Inc. Methods and apparatus for characterizing memory devices
US11256778B2 (en) * 2019-02-14 2022-02-22 Micron Technology, Inc. Methods and apparatus for checking the results of characterized memory searches
TWI690929B (zh) * 2019-04-11 2020-04-11 點序科技股份有限公司 記憶體裝置及其讀取參考電壓的調整方法
KR102713215B1 (ko) * 2019-08-26 2024-10-07 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
KR20210083466A (ko) 2019-12-26 2021-07-07 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
JP7087013B2 (ja) * 2020-03-06 2022-06-20 キオクシア株式会社 メモリシステムおよび不揮発性メモリの制御方法
US11265021B2 (en) * 2020-03-10 2022-03-01 SK Hynix Inc. Apparatus and method for error recovery in memory system
US11049582B1 (en) 2020-05-07 2021-06-29 Micron Technology, Inc. Detection of an incorrectly located read voltage
US11177013B1 (en) * 2020-05-07 2021-11-16 Micron Technology, Inc. Determine signal and noise characteristics centered at an optimized read voltage
US11238953B2 (en) 2020-05-07 2022-02-01 Micron Technology, Inc. Determine bit error count based on signal and noise characteristics centered at an optimized read voltage
US11024401B1 (en) 2020-05-07 2021-06-01 Micron Technology, Inc. Compute an optimized read voltage
KR20220029233A (ko) 2020-09-01 2022-03-08 삼성전자주식회사 페이지 버퍼 회로 및 이를 포함하는 메모리 장치
KR20220139685A (ko) 2021-04-08 2022-10-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR102558145B1 (ko) * 2021-05-20 2023-07-25 한국전자통신연구원 플래시 메모리를 이용한 가우시안 오류 데이터 생성 방법 및 이를 이용한 장치
KR102460717B1 (ko) 2021-08-17 2022-10-31 삼성전자주식회사 최적 독출 레벨을 산출하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 컨트롤러의 동작방법
KR102491652B1 (ko) 2021-09-17 2023-01-27 삼성전자주식회사 산포 타입을 결정하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
EP4152332A1 (en) * 2021-09-17 2023-03-22 Samsung Electronics Co., Ltd. Storage controller determining distribution type, method of operating the same, and method of operating storage device including the same
KR102491655B1 (ko) 2021-10-01 2023-01-27 삼성전자주식회사 에러 카운트를 결정하는 스토리지 컨트롤러, 그것의 동작하는 방법, 및 그것을 포함하는 스토리지 장치의 동작하는 방법
EP4160603A1 (en) * 2021-10-01 2023-04-05 Samsung Electronics Co., Ltd. Storage controller determining error count, method of operating the same, and method of operating storage device including the same
KR20230053924A (ko) 2021-10-15 2023-04-24 삼성전자주식회사 회귀 분석법을 활용한 비휘발성 메모리 장치의 독출 전압 검색 방법 및 이를 이용한 비휘발성 메모리 장치의 데이터 독출 방법
US11853590B2 (en) * 2021-12-02 2023-12-26 SK Hynix Inc. Read threshold estimation system using calculations based on polynomial regression

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101536108A (zh) * 2006-11-06 2009-09-16 马维尔国际贸易有限公司 用于存储单元的自适应读写系统和方法
TW201108232A (en) * 2009-08-18 2011-03-01 Skymedi Corp Method and system of finding a read voltage for a flash memory

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19845441C2 (de) * 1998-10-02 2003-01-16 Ficht Gmbh & Co Kg Verfahren zum elektronischen Trimmen einer Einspritzvorrichtung
JP2003298877A (ja) * 2002-03-29 2003-10-17 Fujitsu General Ltd 非線形処理回路
JP4660243B2 (ja) * 2005-03-28 2011-03-30 株式会社東芝 半導体記憶装置
US7649793B1 (en) * 2006-05-04 2010-01-19 Marvell International Ltd. Channel estimation for multi-level memories using pilot signals
US8725929B1 (en) * 2006-11-06 2014-05-13 Marvell World Trade Ltd. Adaptive read and write systems and methods for memory cells
WO2008111058A2 (en) * 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
JP2008251138A (ja) 2007-03-30 2008-10-16 Toshiba Corp 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード
KR100888842B1 (ko) * 2007-06-28 2009-03-17 삼성전자주식회사 읽기 전압을 최적화할 수 있는 플래시 메모리 장치 및그것의 독출 전압 설정 방법
KR20090048108A (ko) 2007-11-09 2009-05-13 주식회사 하이닉스반도체 불휘발성 메모리 장치와 그 독출방법
KR100953047B1 (ko) * 2007-12-28 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
KR20090117172A (ko) 2008-05-08 2009-11-12 삼성전자주식회사 메모리 장치 및 메모리 데이터 읽기 방법
KR101391362B1 (ko) * 2008-07-23 2014-05-07 삼성전자주식회사 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
KR101516577B1 (ko) 2008-11-10 2015-05-06 삼성전자주식회사 비휘발성 반도체 메모리 장치, 그를 포함하는 메모리 카드와 메모리 시스템 및 그의 리드 전압 추정 방법
US8184480B2 (en) 2008-12-11 2012-05-22 Samsung Electronics Co., Ltd. Multi-level nonvolatile memory device with reduced number of read voltages based on a cell address and method for operating the same
US8120953B2 (en) 2008-12-11 2012-02-21 Samsung Electronics Co., Ltd. Reading method of nonvolatile semiconductor memory device
KR101578511B1 (ko) 2009-05-20 2015-12-18 삼성전자주식회사 리드 전압 설정 방법
KR101586046B1 (ko) * 2009-05-26 2016-01-18 삼성전자주식회사 저장 장치 및 그것의 읽기 방법
JP5361603B2 (ja) * 2009-08-13 2013-12-04 株式会社東芝 コントローラ
KR101618311B1 (ko) 2010-02-08 2016-05-04 삼성전자주식회사 플래시 메모리 장치 및 그것의 읽기 방법
KR20110128436A (ko) 2010-05-24 2011-11-30 삼성전자주식회사 비휘발성 메모리 장치의 리드 레벨 추정 방법 및 이를 수행하는 메모리 컨트롤러, 및 기록매체
US8467249B2 (en) 2010-07-06 2013-06-18 Densbits Technologies Ltd. Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system
US8508995B2 (en) 2010-09-15 2013-08-13 Densbits Technologies Ltd. System and method for adjusting read voltage thresholds in memories
JP2012133832A (ja) * 2010-12-20 2012-07-12 Samsung Yokohama Research Institute Co Ltd 不揮発性半導体記憶装置、及び読み出し電圧検出方法
KR101919902B1 (ko) * 2011-10-18 2018-11-20 삼성전자 주식회사 메모리 장치의 데이터 독출 방법
KR101858560B1 (ko) * 2011-11-24 2018-05-18 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법과 상기 불휘발성 메모리 장치를 포함하는 메모리 시스템의 동작 방법
KR20140013401A (ko) * 2012-07-23 2014-02-05 삼성전자주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
KR101939234B1 (ko) * 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
KR102038408B1 (ko) * 2012-10-25 2019-10-30 삼성전자주식회사 회귀 분석법을 사용하는 메모리 시스템 및 그것의 읽기 방법
US9147490B2 (en) * 2013-03-15 2015-09-29 Sandisk Technologies Inc. System and method of determining reading voltages of a data storage device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101536108A (zh) * 2006-11-06 2009-09-16 马维尔国际贸易有限公司 用于存储单元的自适应读写系统和方法
TW201108232A (en) * 2009-08-18 2011-03-01 Skymedi Corp Method and system of finding a read voltage for a flash memory

Also Published As

Publication number Publication date
KR102038408B1 (ko) 2019-10-30
US20150332778A1 (en) 2015-11-19
KR20140052691A (ko) 2014-05-07
US9552887B2 (en) 2017-01-24
JP2014086128A (ja) 2014-05-12
US9111626B2 (en) 2015-08-18
CN103778962A (zh) 2014-05-07
CN103778962B (zh) 2019-04-16
JP6345407B2 (ja) 2018-06-20
CN110085275A (zh) 2019-08-02
US20140119124A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
CN110085275B (zh) 读取非易失性存储器的方法和存储设备
KR102302187B1 (ko) 비휘발성 메모리 장치의 동작 방법 및 비휘발성 메모리 장치
US8804422B2 (en) Nonvolatile memory device and related method of operation
CN107093465B (zh) 包括电压搜索单元的数据存储器装置
US9324420B2 (en) Method of estimating deterioration state of memory device and related method of wear leveling
CN107305791B (zh) 存储装置和存储系统
TWI483255B (zh) 具改善讀取可靠度之包含多位元記憶胞的快閃記憶體裝置
KR101934892B1 (ko) 메모리 장치의 열화 상태 판정 방법 및 이를 이용한 메모리 시스템
US9190160B2 (en) Memory device having variable read voltage and related methods of operation
CN106257594B (zh) 读取干扰收回策略
KR20140113190A (ko) 비휘발성 메모리 장치의 llr 최적화 방법 및 비휘발성 메모리 장치의 에러 정정 방법
KR102245822B1 (ko) 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 프로그램 방법
US8631306B2 (en) Method and memory system using a priori probability information to read stored data
CN111538610A (zh) 具有改进型扫描的存储器装置错误检测
US9965005B2 (en) Memory diagnosis system
KR20150072517A (ko) 불휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
KR20160052277A (ko) 반도체 장치 및 이의 동작 방법
KR20220056919A (ko) 비휘발성 메모리 장치, 그것을 제어하는 제어기, 그것을 갖는 저장 장치, 및 그것의 리드 방법
KR20140104829A (ko) 멀티 레벨 셀 비휘발성 메모리 시스템
TWI844591B (zh) 減少基於校驗子的準循環解碼器的延遲
US20220310168A1 (en) Operating method of storage controller using count value of direct memory access, storage device including storage controller, and operating method of storage device
US20240069790A1 (en) Memory controller, a storage device, and an operating method of the storage device
KR20240048306A (ko) G-ldpc 인코더, g-ldpc 인코딩 방법 및 스토리지 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant