CN1097312C - 引线框架及其制造方法,和使用此引线框架的半导体器件 - Google Patents

引线框架及其制造方法,和使用此引线框架的半导体器件 Download PDF

Info

Publication number
CN1097312C
CN1097312C CN95106029A CN95106029A CN1097312C CN 1097312 C CN1097312 C CN 1097312C CN 95106029 A CN95106029 A CN 95106029A CN 95106029 A CN95106029 A CN 95106029A CN 1097312 C CN1097312 C CN 1097312C
Authority
CN
China
Prior art keywords
lead
wire
lead frame
resin
blanking element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95106029A
Other languages
English (en)
Other versions
CN1121261A (zh
Inventor
田中直敬
矢口昭弘
北野诚
永田达也
熊泽铁雄
中村笃
铃木博通
津金昌义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1121261A publication Critical patent/CN1121261A/zh
Application granted granted Critical
Publication of CN1097312C publication Critical patent/CN1097312C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种供塑封半导体器件用的引线框架，包括其上安装半导体芯片的托片、芯片衬垫支撑引线、与半导体芯片电连接的内引线、以整体结构方式与内引线一起形成的外引线，以及支撑芯片衬垫支撑引线和外引线的框架。在引线框架中，只在外引线之间配置堵封件。或者，在框架与其相邻的引线之间形成虚设外引线，以便通过堵封件将虚设引线连到外引线。在组装半导体器件后，将该框架切除。

Description

引线框架及其制造方法， 和使用此引线框架的半导体器件
本发明涉及一种制造引线框架的工艺和使用此引线框架构成半导体器件的工艺，特别是，涉及当用堵封件代替堵封条时有效地解决因引线框架翘曲造成的问题的技术。
通常，引线框架包括一种用与引线框架相同的材料制成的堵封条，它们成整体结构。此堵封条阻止浇注模塑过程中的包封树脂流到外部引线侧。由于堵封条整体地形成在引线框架中，为实现堵封条的切断工艺，就需要用金属模具实施切断。
近年来，因随半导体器件容积增大趋势，每一半导体器件封装的管脚数变得更多，这就要求一种引线间距为0.3mm到0.5mm的较细间距结构的引线框架。这产生了一种工艺问题，即难以利用金属模具实现堵封条的切断工艺。即使实施此工艺，也会显著地增加产品成本。针对此问题，为了省去使用金属模具的切断工艺，已提出了各种制造堵封条的方法，其中用绝缘带和树脂作为堵封件而不以整体结构形成堵封条。例如，可参看JP-A-58-28841、JP-A-2-122660、JP-A-3-10955及JP-A-4-91464。
根据上述这些方法，堵封条可容易地形成在多脚引线框架中，并在模压工艺之后例如用有机溶剂的简单工艺就能除去。另外，由于此堵封条是由绝缘材料制成的，在一些情况下也可省去除去堵封条的工艺步骤。
因此，本发明的目的是提供一种能够显著地把因堵封条(包括密封件)造成的引线框架的翘曲减到最小的细间距结构引线框架和使用此引线框架的半导体器件。
本发明的另一个目的是提供一种能够准确地完成外引线模压工艺的细间距结构引线框架和使用此引线框架的半导体器件。
依据JP-A-58-28841，堵封条由一种绝缘带制成；而所用各种树脂则依照JP-A-2-122660、JP-A-310955以及JP-A-4-91464。利用绝缘带或树脂在引线框架上制造堵封条要求一种高温加压的模制工艺。由于绝缘带和树脂的线膨胀系数往往大于引线框架材料(具体说有Fe-42Ni)的系数，当粘结剂或树脂在该带表面硬化时，由于其间线膨胀系数的不同，会造成整个引线框架有害翘曲。
图2示出一种根据JP-A-58-28841的常规引线框架结构实例，包括在引线框架的外框架和与其邻接的外引线26间的堵封件3。当堵封件3硬化收缩时，外框架1就随堵封件3被拉向与其相连的外引线26。由于外框架1有较高的刚性，堵封件3的收缩不可能通过外框架的内部变形被吸收，以致引起整个引线框架翘曲。
图3示出另一种根据JP-A-4-91464的常规引线框架结构例，包括在芯片衬垫支撑引线5和与其相邻的外引线26间的堵封件3。由于具有两个支点的支撑引线5刚性高，所以，通过和图2情况相同的机制会使引线框架翘曲。引线的翘曲有害地引发晶片焊接层的脱落、金属丝焊接步骤后的引线变形，以及半导体制造过程中输送引线框架时的停滞。
根据本发明，提供了一种供塑封半导体器件用的引线框架、使用此引线框架的半导体装置，以及所述引线框架的制造方法。本发明的引线框架能够明显地抑制因形成带有堵封件的堵封条而导致的引线框架翘曲。
为实现本发明的目的，当用绝缘堵封件模制堵封条时，借助堵封件将只有弱刚性的外引线互相联系起来，也就是说，引线框架的外框架与有较大刚性的各芯片衬垫(pad)支撑引线不与堵封件耦联。或者，在外框架或支撑引线与电传导用的电信号引线之间，安排至少包括一根不要求导电的外引线(即，不包括内引线)的虚设的引线，使此虚设引线经由堵封件与电信号引线相连。该虚设引线在树脂模制工艺后被切除。
简言之，按照本发明，引线框架构形如下所述。本申请文件中，“堵封”一词指的是一种在半导体制造工艺中的用树脂填充金属模具腔的树脂模制过程中用于防止树脂流入引线之间的间隔中的部件。而“托片”指的是将在引线框架表面上形成安装半导体芯片的部分，“内引线”一词是指在树脂内的引线部分(除托片外)，以及“外引线”一词表示树脂外的引线部分。
为实现本发明的目的，本发明的供塑封半导体器件用的引线框架包括一种供塑封半导体器件用的引线框架，其特征是，所述的引线框架包括：一个其上安装半导体芯片的矩形托片；与所述托片连接的芯片衬垫支撑引线；多根包括内引线和外引线的引线组，所述引线与半导体芯片电学连接，并面对着矩形托片的各侧边设置；一个用于支撑芯片衬垫支撑引线和外引线、且在组装半导体器件后被切除的框架；以及由绝缘材料制作的、且仅仅配置在所述内引线和外引线之间的边界上用于防止密封树脂流出的堵封件。(1)一种供塑封半导体器件用的引线框架包括安装半导体芯片的托片、被连到托片的芯片衬垫支撑引线、多根与半导体芯片电连接的内引线、与内引线一起形成整体结构的外引线、用于支撑芯片衬垫支撑引线和各外引线并在半导体器件组装后被切除的框架，以及由绝缘材料制作、只配置在外引线之间用于防止密封树脂流出的堵封件。(2)一种供塑封半导体器件用的引线框架，包括安装半导体芯片的托片、被连到托片上的芯片衬垫支撑引线、多根与半导体芯片电连接的内引线、与内引线一起形成整体结构的外引线、用于支撑芯片衬垫支撑引线和各外引线并在半导体器件组装后又被切除的框架，以及由绝缘材料制作的设配在内引线和外引线之间边界处用于防止密封树脂流出的堵封件，该堵封件在某一个位置与芯片衬垫支撑引线或框架相连接。(3)一种供塑封半导体器件用的引线框架，包括安装半导体芯片的托片、被连到托片的芯片衬垫支撑引线、多根与半导体芯片电连接的内引线、与内引线一起形成整体结构的外引线、用于支撑芯片衬垫支撑引线和各外引线并在半导体器件组装后又被切除的框架，以及由绝缘材料制作的、配置在内引线和外引线之间的边界处用以防止密封树脂流出的堵封件，该堵封件在对角位置互相拉牵着与芯片衬垫支撑引线或该框架相连。(4)一种供塑封半导体器件用的引线框架，包括安装半导体芯片的托片、被连到托片的芯片衬垫支撑引线、多根与半导体芯片电连接的内引线、与内引线一起形成整体结构的外引线、用于支撑芯片衬垫支撑引线和各外引线，且在半导体器件组装后又被切除的框架，以及由绝缘材料制作的、配置在内引线和外引线之间的边界处用以防止密封树脂流出的堵封件，该堵封件至少除一个位置外都与芯片衬垫支撑引线和框架相连。(5)一种供塑封半导体器件用的引线框架，包括安装半导体芯片的托片、被连到托片的芯片衬垫支撑引线、多根与半导体芯片电连接的内引线、与内引线一起形成整体结构的外引线、用于支撑芯片衬垫支撑引线和各外引线的且在半导体器件组装后又被切除的框架，配置在用于向半导体芯片和芯片衬垫支撑引线或框架进行电传送的电信号引线之间的虚设引线、至少只包括外引线的不与半导体芯片电连接的虚设引线，以及由绝缘材料制作且以连续的方式配置在电信号引线和虚设引线间、用以防止密封树脂流出的堵封件。(6)在(5)中的引线框架中，虚设的引线位于相对应于用金属模具夹持的夹具外侧缘的内侧端。(7)在(1)中的引线框架中，将绝缘带固定在堵封形成部分，然后在高温下夹紧，从而形成堵封条。(8)在(1)中的引线框架中，用分配器把树脂施加到堵封形成部分，然后在高温下夹紧，从而形成堵封条。(9)在(1)至(8)中的任一种引线框架中，外引线在配置堵封件的部分有较大的宽度。(10)在(1)至(9)中的任一种引线框架中，以小于0.5mm的引线间距来安排各引线。
本发明的半导体器件安装在依照本发明的引线框架上。
本发明的制造引线框架的方法包括形成线条状树脂区域的步骤，此树脂区域横跨引线组，而且与所述芯片衬垫支撑引线隔开。
而且，本发明的半导体器件有下列任一种结构。(11)通过将半导体芯片安装在根据(1)至(10)中之一的引线框架上、使半导体芯片电连接到引线框架上，并用树脂把半导体芯片和引线包括起来而制成半导体器件。(12)半导体器件采用一种供塑料封装的半导体器件用的引线框架，该半导体器件包括一安装半导体芯片的托片、与托片相连的芯片衬垫支撑引线、多根与半导体芯片电连接的内引线、与内引线一起形成整体结构的外引线、用于支撑芯片衬垫支撑引线和各外引线的且在半导体器件组装后又被切除的框架，以及由绝缘材料制作的用以防止密封树脂流出的堵封件，其中该堵封件位于外引线的周围，但至少不位于将经受切除工序的芯片衬垫支撑引线周围的一个位置上。(13)在(12)中的半导体器件内，经过丝焊工艺的内引线外缘平整度至多为100μm。(14)使用(8)的引线框架的半导体器件内，在半导体器件组装后除去堵封件。(15)半导体器件采用一种供塑料封装半导体器件用的引线框架，该半导体器件包括一安装半导体芯片的托片、与托片相连的芯片衬垫支撑引线、多根与半导体芯片电连接的内引线、与内引线一起形成整体结构的外引线、用于支撑芯片衬垫支撑引线和各外引线的且在半导体器件组装后又被切除的框架，以及由绝缘材料制作的用以防止密封树脂外溢的堵封件，其中经过丝焊工艺的内引线外缘的平整度最大为100μm。
根据上述方法，在外引线之间设置的绝缘堵封件起着与引线一起成整体结构制造的常规堵封条的作用。另外，就引线框架而言，因树脂的堵封并不伸延到它的外框架上，所以可防止外部区域变形，因而由于堵封件的作用，可以明显地把引线框架的翘曲减到最小程度，从而解决了有关产生弯曲的问题。
此外，在于提供一种引线框架及使用该引线框架的半导体器件，其中可用与现有技术相同的模具适当地进行外引线模制工艺。
这就是说，本发明的另一个目的是通过使用一种外引线弯曲工艺而达到的，其中，如此弯曲的引线的一部分的宽度较窄，且有减至最小的厚度。
根据本发明，提供了一种供塑封半导体器件用的引线框架，该框架一般包括一个其上用于安装半导体芯片的矩形平面托片、通过芯片衬垫支撑引线从四个方向支撑托片的外框、分别与托片四边对应、由边缘附近位置伸出的横向排列的几组内引线、与内引线连接在一起并延伸出去与外框连接的几组外引线，以及将横排的外引线互相连接的由树脂制作的堵封件。当模制此堵封件时，只有外引线通过此堵封件彼此耦联，即，刚性高的外框或芯片衬垫支撑引线不与其连接。因此，树脂硬化时，堵封件的应变被刚性低的外引线缓解，从而遏制了整个引线框架的变形。而且，当弯曲外引线时，为使成形工序便于进行，把其弯曲部分的宽度和厚度减到最小尺寸。下面，将对本发明的细节作出描述。
此外，象第1引线框架那样，本发明的第2引线框架是一种供塑封半导体器件用的引线框架，该引线框架包括例如一个托片、多根芯片衬垫支撑引线、一个外框、各内引线，以及各外引线等元件。在外引线和内引线之间的边界附近，设有只用于各组外引线互相连接的绝缘堵封件，从而以此堵封件填满各相邻外引线之间的间隙。此外，还安排一种附加的堵封件，该附加的堵封件从上述堵封件伸出、使两个相邻的外引线组与在其间的一根芯片衬垫支撑引线相连接。还有，在配置堵封件的区域内的每根外引线的一部分上都设有一个减小引线宽度的窄部。在1到3位置设置附加堵封件。
另外，象第1引线框架一样，本发明的第3引线框架包括诸如一个托片、芯片衬垫支撑引线、一个外框、内引线，以及外引线等。每根芯片衬垫支撑引线的两相邻侧还设有从外框向内延伸的虚设引线。在内引线和外引线之间的边界附近，设置一个将两根虚设引线与由此虚设引线封闭的一组外引线相连接的绝缘堵封件，以此绝缘堵封件填充相邻虚设引线间与各外引线间的间隙。还有，在每根外引线的一部分的设置了堵封件的区域上都设有一个减小了引线宽度的窄部。
另外，本发明的第1-第3引线框架配置各有改变。在每根外引线的设置了堵封件的那部分区域上，在窄部的前后配置一个与在该部分附近一样具有较大的引线宽度的宽部是有益的。相反，也可以不用窄部，而在该部分附近配置一个具有相同引线宽度而引线条厚度较小的薄部。在此情况下，通过在外引线的上表面形成一个凹坑，就能适当地配置此薄部。
关于这一点，就第1到第3引线框架及其改变情况来说，外框是一个在用金属丝将半导体芯片连接到内引线和用树脂模制此半导体芯片及内引线后要被切除的构件，而引线宽度较小的窄部则是外框切除之后影响弯曲工艺的部位。
为了实现上述目的，在于提供一种半导体器件，将依照本发明的半导体器件安装在依照本发明的无论那一种引线框架上，而其中内引线用金属丝连接到半导体器件，再用密封树脂包封。另外，该外框被切除，外引线在窄部处(或薄弱部)加以弯曲。
根据供塑封半导体器件用的引线框架，将半导体器件安装在托片上，待用金属丝连接到内引线，而后用一金属模具盖住托片、半导体器件，以及内引线的部分。以液态树脂灌注入该模腔，以便包封此部分。为防止树脂在此工艺过程中通过两相邻内引线间的间隙从模腔内流出，在外引线侧，在内外引线的边界上设有堵封件。通过金属丝引到半导体器件的引线包括配置在密封树脂内的内引线和设置在树脂外的外引线。
就根据本发明的每一种引线框架而言，为外引线配置的绝缘堵封件起一种与用相同的材料和引线框架共同形成一种整体结构的常规堵封条的作用相似。还有，由于堵封件不会扩展到刚性较高的外框处，当其硬化时，加于堵封件的应变为刚性低的引线所缓解，结果抑制了整个引线框架的变形。由于此堵封件能使引线框架的翘曲显著缩小，就可以解决，例如金属丝连接部分的脱落和断连等问题。
根据本引线框架，包封工艺后，将外框切除，再在包封树脂模块附近将外引线弯曲。在本发明的引线框架中，就配置外引线的区域来说，将外引线弯曲的部位制成一种引线宽度较小的窄部或制成减小引线刚性的薄部。因此，和常规引线框架一样，可容易地在同一位置，使其配置堵封件的外引线弯曲，从而可将外引线模制成外形与常规外引线相同。
这就是说，根据本发明的引线框架，就有关配置堵封件的区域而言，把外引线弯曲部位制作成一种减小了引线宽度的窄部或成为一种使引线刚性减至最小的薄部。因此，在与常规引线框架相关的相同位置处，可容易地使此外引线弯曲，从而可将外引线模制成与常规产品同样的形状。
根据本发明，当用包括绝缘带或树脂的堵封件形成堵封条时，就能够显著减小出现在整个引线框架上的翘曲发生。另外，通过仅在外引线之间形成此种堵封件，因能防止三维翘曲，所以，在内引线的外端部只出现二维变形。因此，由引线的外形和堵封件的特性可以很容易地预计到内引线的外端部变形量。由此有效地防止了不满意的弯曲。还有，用绝缘带制造此种堵封条时，这要求依照如图3所示的现有技术的发明的框架外形来形成带子。但是，该工艺不必依照本发明的工艺，因而降低了产品成本。依照本发明，在预定的位置使外引线弯曲。按照本发明，还可以达到细小间距为0.2mm到0.5mm的细距结构。
参见下面的描述和附图，本发明的这些目的和其他目的及优点将变得更明显，其中：
图1A是作为本发明的第1实施例的引线框架平面图；
图1B和1C是表示图1A的引线框架剖面部分的示意图；
图2是利用常规堵封件的引线框架平面图；
图3是利用常规堵封件的引线框架平面图；
图4是作为本发明的第2实施例的引线框架平面图；
图5是作为本发明的第3实施例的引线框架平面图；
图6是作为本发明的第4实施例的引线框架平面图；
图7A是作为本发明的第5实施例的引线框架平面图；
图7B是用以说明图7A的引线框架剖面的部分放大图；
图8是作为根据本发明的第8实施例的半导体器件剖面图；
图9是作为根据本发明的第9实施例的半导体器件的顶面图；
图10是作为常规例的半导体器件顶面图；
图11是作为根据本发明的第10实施例的半导体器件的顶面图；
图12是为说明根据本发明用树脂形成堵封件的位置；
图13是根据本发明的第6实施例的引线框架平面图的局部放大图；
图14是外引线基部的弯曲部分的放大透视图；
图15是根据本发明的第7实施例的引线框架平面图的局部放大图；
图16是表示作为本发明的第8实施例的半导体器件的局部平面图；
图17是表示外引线模制例的平面图。
图1A表示根据本发明的引线框架的第1实施例的平面图。
本引线框架包括一托片4，作为其上安装半导体芯片的部分、芯片衬垫支撑引线5、各内引线2a，以及连续地与内引线连接的外引线2b、堵封件3制作在内引线2a与外引线2b的边界上，其中使堵封条以整体结构配置，从而通过堵封件3使外引线2b互相连接。
堵封件3相对于引线框架的外框1或支撑引线5，不是以连续的方式形成的。亦即，配置该堵封件3只是使外引线2b互相连接，且与引线框架的外框1或支撑引线5隔开。但是，不必将全部连接的部分隔开，即，只把根据产品判定需要的部门隔开。
在模制步骤中，树脂流入图1A的部分(毛口)中。可是，当支撑引线5被切去时或将引线弯曲时，该树脂可方便地从此除去。由于仅在外引线2b之间形成的堵封件3的硬化相收缩为内引线2b之间的内部变形所缓解，与常规结构比较，可使引线框架的翘曲明显地减至极小。
用于本发明的堵封件可选自包括绝缘环氧树脂、BT树脂、苯酚树脂、聚酰亚胺树脂、同分异构(isomeran)树脂、硅酮树脂、任何用多种上述树脂产生的热固树脂或任何热塑树脂，诸如芳香族的聚酰胺醚(aromatic polyetheramide)、聚醚酮醚(plyetheretherketone)、聚砜、芳香族聚酰亚胺脂(aromatic plyesterimid)、聚脂，以及(环)聚酰亚胺的组。采用绝缘带时，可以用上述材料使绝缘膜固定，以便在高温下紧固绝缘膜。
当形成堵封件3时，通过挤压或蚀刻，将引线框架材料形成预定图形，以便借助于分配器只使树脂施加于常规配置堵封条部分的外引线2b之间的间隙内。然后，在用夹具加压下，加热树脂，并使之成形。如沿图1A的线AA′作出的截面可见，使堵封部分成形，包围着外引线2b。图1B和1C分别表示树脂只加到一个表面和两面的情况。将树脂施加到表面，例如通过浇灌的方法或冲压的方法。在此操作中，当将高粘度的树脂施加于引线框架的背面时，可以防止树脂流到它的正面上，因此可获得完满的产品。在本发明的图1A中，堵封件3有四处是间断的。然而，本发明的有益效果只在一个堵封件3的间断部分可能达到。
对此，可将堵封件配置在如图12所示的位置。就是，把引线框架26插在金属模具的上块22和其下块23之间，使树脂25注入由金属模具构成的腔室24中。放在上块22中心的一部分与下块23接触，造成一个相当宽的树脂堵封区21。
图4是根据本发明的引线框架第2实施例的平面图。
在导电的引线(内引线2a和外引线2b)与引线框架的外框1之间，缺少内引线，即不能提供电传导。制造出在树脂模制工艺后要加以切除的虚设外引线7(以下称之为虚引线)，是为用堵封件3填充虚设外引线7和相邻的内引线2a及外引线2b的边界部分，以便按上述方法，通过堵封件3把各元件互相耦联起来。
可分别制造与引线框架的外框1或其端头的任一个相连的虚设外引线7。此虚设外引线7缓解在堵封件3收缩相下的堵封件3的收缩力，把引线框架的翘曲减至最小程度。
此外，在第1实施例中，当不设置虚引线7而进行树脂模制工艺时，就需要用金属模具夹住角部的电信号引线。与此相反，根据第2实施例，由于角部的虚引线7可用作卡紧表面，就能防止因卡紧电信号引线而产生的缺陷与变形。
为防止模制工艺中从金属模具泄漏出树脂，图1A和图4的部分6，即引线框架的外框1和虚引线7之间的间隙要处在相对于用金属模具夹住的外边缘以内的位置。
图5是表示根据本发明的引线框架第3实施例的平面图。在此引线框架的外框内，如示意图所示，形成其外端开口的切缝6，以便形成L形虚引线7，可使引线在其中点弯曲成直角。切缝6的形状不限于此，只要能将虚引线7形成弯曲结构即可。在这些虚引线7、内引线2a及外引线2b之间的边界部位都填充以堵封件3，按上述模制方法，就使这些元件互相联起来。
和第1与第2实施例一样，本实施例要求把切缝6设在相对于用夹具卡紧的夹具12的外边缘以内的位置。但是，由于虚引线7a为L形，与第1与第2实施例相比较，可明显地使引线框架的外框1的夹紧区域减小尺寸。因此，这就能防止因夹紧而使引线框架变形和翘曲。
图6是表示根据本发明的引线框架第4实施例的平面图。第1到第3实施例的各引线都在两个方向上设置。就是说在此情况下，只把堵封件3配置在各外引线2b之间，而不与引线框架的外框1相接触。
图7是表示根据本发明的引线框架第5实施例的平面图。只扩大其中配置了堵封件3的部位的外引线2b的宽度，用以形成较宽的引线部分2c，从而有利于进行施加堵封件3的工艺。
图14是作为根据本发明的第6实施例的引线框架平面放大图。
为了能把利用引线框架的半导体器件，在用密封树脂模制加工后，安装在实用的印制电路板上，采取按预定外形，使外形线弯曲的压制成形工艺。图17就示出一种外引线压制成形工艺的例子。通过夹具15顶住外引线2b的根部(封装侧面14a的附近)下表面2b5，再通过折弯夹具16推压外引线2b的上表面，使外引线2b在侧面14a附近，于弯曲位置2b2向下弯曲。结果，使外引线弯曲成如图17的标号2b′所示的样子。
外引线2b的弯曲点2b2离封装侧面14a为0.1mm到0.3mm，而且位于配置了堵封件3的部分。当外引线的弯曲点2b2位于配置堵封件的部分时，外引线的根部就因有堵封件存在，而具有较高刚性。因此，会使外引线在堵封件的外缘部分的位置3a处，弯曲成如2b″所示的样子，产生了使外引线不能按原要求弯曲位置2b2弯曲的问题。亦即，当用引线模具模制以整体结构方式形成常规堵封件的引线框架的外引线时，会发生在模制工艺后外引线在外形上不同于常规引线框架的问题，因而外引线的平整度不可能得到保持，使模具和此种引线接触时，镀膜会从引线上剥离，而且会损坏模具。
就外引线2b部分，配置堵封件3的区域来说，形成一个具有较狭宽度的引线部分2b1，如图13的放大图所示。对此，用虚线标出安排封堵件3的区域。采取减小宽度部分2b1，把半导体芯片安装在引线框架上，在模制工艺中，弯曲用密封树脂加工过的外引线的地方，实际上在弯曲位置2b2。即，该位置对应于图17的位置2b2，表明外引线2b在预定位置被弯曲。
另外，幸亏外引线2b部分的堵封件3配置区具有较窄宽度的引线部分2b1的构造，才使弯曲处的外引线刚性较低。所以，在弯曲外引线的加工中，可以在与常规的引线框架相同的位置使外引线2b弯曲，而这种常规的引线框架，其中四个堵封条是以整体结构方式全部彼此耦联的。就是说，在弯曲工艺后，此引线的形状和常规产品相同。因此，也能利用现有技术中采用的模具；此外，还可以避免模制工艺过程发生的问题。
除此以外，图14表示出在外引线根部的弯曲部分的另一个实例的放大透视图。在此弯曲部位，减薄板厚，用以降低刚性。外引线2b的区域中包括设置了堵封件3部分的弯曲位置2b2，制造出有一减小了引线厚度的薄部2b3。幸亏有如图14所示的薄部2b3构造，使外引线2b的弯曲位置2b2处刚性降低。因此，使外引线2b成形时，可将外引线2b和以整体结构方式模制堵封条的常规引线框架同样的位置折弯。通过在外引线2b的一面或两面设置凹坑，压出薄部2b3。把凹坑配置在表面，当弯曲外引线2b时有利于张应力作用在表面上，所以减小厚度。
图15是表示根据本发明的引线框架第7实施例，其中对配置堵封件的引线部分予以放大的示意图。
该堵封件3被安排在包括外引线2b和内引线2a间的边界2ab的部分内。图15中，配置了堵封件3的区域的虚线示出。在配置堵封件3的引线部分，除外引线2b的部分2b1外，形成引线宽度较大的宽部2c。此宽部2c中的减小宽度部2b1在树脂模制工艺后的外引线2b弯曲工艺中与引线弯曲位置2b2相符合。幸亏除与外引线2b弯曲位置相配合的部分外，在配置堵封件3的部分制造出引线宽度较大的宽部2c构造，因此能够方便地进行加堵封件3的工艺。
图16和8表示根据本发明的第8实施例。图16表示使引线框架进行引线弯曲工艺前，局部除去密封树脂的引线框架状态。图8是表示模制工艺后，此外引线的外形剖面图。
下面说明制造图16和8所示半导体器件的工艺。先用管芯焊料将半导体芯片9安装在图1和4至7所示的引线框架托片4上，然后，用细金属丝10，使芯片9的各预定区和内引线2a分别进行电互连。此外，把此引线框架装入金属模具内，再向金属模供给密封树脂11，于是完成树脂模制工艺。
此后，同时切除芯片衬垫支撑引线5及其周围残留的树脂毛刺，再根据确定的长度，切断形成外引线2b，于是获得了半导体器件。根据用本发明的引线框架如此制成的半导体器件，由于明显地使引线框架的翘曲减小至最低程度，使经受丝焊工艺的内引线外端部的平整度仍能在金属丝可靠性所要求的100μm或以下。
图9表示如此生产的半导体器件的顶面图。在四周的外引线2b上，密封树脂11的外边缘部分，仍留有堵封件3。由于所形成的该堵封件3与芯片衬垫支撑引线5隔离开，切断工艺后就使支撑引线5的周围失去了堵封件3。然而，如第1实施例所说的那样，不需要使所形成的堵封件与全部芯片衬垫支撑引线隔开。所以，根据本发明，所获得的半导体器件的芯片衬垫支撑引线中的至少一根的周围，应使堵封件3空缺。
当用根据本发明的引线框架制造半导体器件时，在以整体结构方式配置常规堵封件的区域内，形成树脂堵封之类构件。因此，连续保留堵封件3的部分也出现在经过了切断工艺的芯片衬垫支撑引线5及其附近的外引线2b之间，如图10所示。
另外，该堵封部分由绝缘有机物制作。因此，虽然形态上不会出问题，但此堵封部分可用有机溶剂之类很容易除去。
图11表示除去堵封部分的半导体器件顶面图。由于也是在树脂模制工艺中形成堵封件3的部分，如图8所示，当用有机溶剂之类除去此堵封部分时，就会在除去堵封部分出现缝隙13。在利用根据本发明引线框架的半导体器件的情况下，缝隙13仅出现在外引线2b的周围。而利用已有发明的半导体器件的情况下，图10的堵封件3会全被除去。因此，就能知道，凹坑就以连续的方式出现在经过切断工艺的芯片衬垫支撑引线5及其附近的外引线2b之间。
虽然参考特定说明性的实施例已描述本发明，但不应限于这些实施例，而由所附的权利要求书限定。应知道，本领域的技术人员都能对各实施例作出改变或修改，而不会脱离本发明的构思范围。

Claims (36)

1.一种供塑封半导体器件用的引线框架，其特征是，所述的引线框架包括：
一个其上安装半导体芯片的矩形托片；
与所述托片连接的芯片衬垫支撑引线；
多根包括内引线和外引线的引线组，所述引线与半导体芯片电学连接，并面对着矩形托片的各侧边设置；
一个用于支撑芯片衬垫支撑引线和外引线、且在组装半导体器件后被切除的框架；以及
由绝缘材料制作的、且仅仅配置在所述内引线和外引线之间的边界上用于防止密封树脂流出的堵封件。
2.如权利要求1所述的引线框架，其特征是，所述堵封件与芯片衬垫支撑引线中的一根相连接。
3.如权利要求1所述的引线框架，其特征是，所述堵封件在对角拉牵位置与芯片衬垫支撑引线或框架互相连接。
4.如权利要求1所述的引线框架，其特征是，所述芯片衬垫支撑引线中至少有一根不与所述堵封件相连接。
5.如权利要求1所述的引线框架，其特征是还包括：
配置在用于电传导到半导体芯片的电信号引线和芯片衬垫支撑引线或框架之间的虚设引线，所述虚设引线至少只包括外引线的不与半导体芯片电连接；以及
所述堵封件以连续的方式配置在电信号引线的虚设引线之间。
6.如权利要求1所述的引线框架，其特征是，所述的虚设引线在相对于用金属模具夹住的夹具外边缘的内侧。
7.如权利要求1所述的引线框架，其特征是，将绝缘带固定到堵封形成部分，然后在高温下紧固，从而形成堵封条。
8.如权利要求1所述的引线框架，其特征是，通过分配器将树脂施加到堵封形成部分，然后在高温下紧固，从而形成堵封条。
9.如权利要求1至8中任一项所述的引线框架，其特征是，所述的外引线在配置堵封件的部分具有较大的宽度。
10.如权利要求1至8中任一项的引线框架，其特征是，所述的引线以最大为0.5mm的引线间距进行安排。
11.如权利要求1到8中任一项所述的引线框架，其特征是，在每一根外引线中设置所述堵封件的那部分区域上配置一个具有减小了引线宽度的窄部。
12.如权利要求1到8中任一项所述的引线框架，其特征是，在一个区域内的每根外引线配置了所述堵封件的一部分的窄部的前后配置一个宽部，所述宽部的引线宽度大于其附近引线的宽度。
13.如权利要求1到8中任一项所述的引线框架，其特征是，在外引线上配置一个薄部而不用窄部，所述薄部具有一种基本上等于其附近引线的引线宽度。
14.如权利要求12所述的引线框架，其特征是，在外引线上配置一个薄部而不用窄部，所述薄部有一种基本上等于其附近引线的引线宽度和已减薄的引线厚度。
15.如权利要求1到8中任一项所述的引线框架，其特征是，通过在外引线的上表面形成一个凹陷来配置所述薄部。
16.如权利要求11所述的引线框架，其特征是，所述具有一种减小了引线宽度的窄部位于在除去框架后折弯引线的位置上。
17.如权利要求13的引线框架，其特征是，所述薄部位于除去框架后折弯引线的位置上。
18.如权利要求14的引线框架，其特征是，所述薄部位于除去框架后折弯引线的位置上。
19.如权利要求15的引线框架，其特征是，所述薄部位于除去框架后折弯引线的位置上。
20.如权利要求1所述的引线框架，其特征是，所述引线框架包括：
至少2根所述芯片衬垫支撑引线；
所述芯片衬垫支撑引线具有一个仅与引线框架的外框架连接的端头，从而以整体结构方式构造引线框架，以及
形成一线条状的树脂区域，此树脂区域横跨各组引线，且与芯片衬垫支撑引线隔开。
21.如权利要求20所述的引线框架，其特征是，所述树脂区域是通过至少在引线组的两侧面之一粘贴带状物来制造的。
22.如权利要求20所述的引线框架，其特征是，所述树脂区域是通过在引线组的上表面和其间的间隙上滴落或施加液态树脂混合物来制造的，此树脂区域横跨各组引线，且被加热使其硬化。
23.如权利要求1所述的引线框架，其特征是，所述引线框架包括：
所述芯片衬垫支撑引线与所述托片四角连接；
所述芯片衬垫支撑引线具有一个仅与引线框架的外框架连接的端头，从而以整体结构方式构成此引线框架，以及
形成与所述托片的四边的每一边相关的线条状树脂区域，此树脂区域横跨相关的引线组、且与芯片衬垫支撑引线隔开。
24.如权利要求3所述的引线框架，其特征是，此树脂区域是通过至少在引线组两侧面之一粘贴带状物质来制造的。
25.如权利要求23所述的引线框架，其特征是，此树脂区域是通过在引线组的上表面和其间的间隙上滴落或施加液态树脂混合物来制造的，此树脂区域横跨引线组、且被加热使其硬化。
26.如权利要求1所述的引线框架，其特征是，所述堵封件位于外引线周围，但至少不位于经过切除工序的芯片衬垫支撑引线周围的一个位置上。
27.如权利要求26所述的引线框架，其特征是，经过丝焊工艺的内引线外边缘的平整度最大为100μm。
28.如权利要求26所述的引线框架，其特征是，在组装半导体器件后，除去所述堵封件。
29.如权利要求26所述的引线框架，其特征是，所述每一根引线中设置所述堵封件的那部分区域上配置一个具有减小了引线宽度的窄部，且在用密封树脂包封由金属丝连接的半导体芯片和内引线的情况下在所述窄部使外引线弯折。
30.一种使用如权利要求1所述的引线框架的半导体器件。
31.一种制造引线框架的方法，该引线框架包括：在其上安装一半导体芯片的矩形托片，与所述托片连接的芯片衬垫支撑引线，包括内引线和外引线的引线组，所述引线与半导体芯片电学连接，并面对着矩形托片的各侧边设置；一个用于支撑芯片衬垫支撑引线和外引线、且在组装半导体器件后被切除的框架，以及用于防止密封树脂流出、由绝缘材料制作的、且仅仅配置在所述内引线和外引线之间的边界上的堵封件，其特征是，
本方法包括形成线条状树脂区域的步骤，此树脂区域横跨引线组而且与所述芯片衬垫支撑引线隔开。
32.如权利要求31所述的制造引线框架的方法，其特征是，该树脂区域是通过在引线组两侧面中至少一个侧面上粘贴带状物质制造的。
33.如权利要求31所述的制造引线框架的方法，其特征是，该树脂区域是通过在引线组的上表面和其间的间隙上滴落或施加液态树脂混合物而制造的，此树脂横跨引线组并被加热使其硬化。
34.如权利要求32所述的制造引线框架的方法，其特征在于，当所述引线框架被金属模具夹住时，夹具的外边缘位于虚设引线的表面上，而且沿着此虚设引线设置。
35.如权利要求32所述的制造引线框架的方法，其特征在于，将绝缘带粘贴在堵封形成区域上，再在高温下夹紧，从而形成堵封条。
36.如权利要求32所述的制造引线框架的方法，其特征在于，通过分配器将树脂施加到堵封形成区域、再在高温下夹紧，从而形成堵封条。
CN95106029A 1994-05-16 1995-05-15 引线框架及其制造方法,和使用此引线框架的半导体器件 Expired - Fee Related CN1097312C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP100444/94 1994-05-16
JP10044494 1994-05-16

Publications (2)

Publication Number Publication Date
CN1121261A CN1121261A (zh) 1996-04-24
CN1097312C true CN1097312C (zh) 2002-12-25

Family

ID=14274105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95106029A Expired - Fee Related CN1097312C (zh) 1994-05-16 1995-05-15 引线框架及其制造方法,和使用此引线框架的半导体器件

Country Status (7)

Country Link
US (2) US5637914A (zh)
EP (1) EP0683518B1 (zh)
KR (1) KR100225333B1 (zh)
CN (1) CN1097312C (zh)
DE (1) DE69534483T2 (zh)
MY (1) MY114386A (zh)
TW (1) TW293167B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2928120B2 (ja) * 1995-01-18 1999-08-03 日本電気株式会社 樹脂封止型半導体装置用リードフレームおよび樹脂封止型半導体装置の製造方法
JPH0951067A (ja) * 1995-08-08 1997-02-18 Sony Corp リードフレーム
JPH09129686A (ja) * 1995-11-06 1997-05-16 Toshiba Microelectron Corp テープキャリヤ及びその実装構造
KR100214480B1 (ko) * 1996-05-17 1999-08-02 구본준 반도체 패키지용 리드 프레임
US5939775A (en) * 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
US5929512A (en) * 1997-03-18 1999-07-27 Jacobs; Richard L. Urethane encapsulated integrated circuits and compositions therefor
JPH10303352A (ja) * 1997-04-22 1998-11-13 Toshiba Corp 半導体装置および半導体装置の製造方法
US6305921B1 (en) * 1999-07-12 2001-10-23 Accu-Mold Corp. Saw tooth mold
JP2001156212A (ja) 1999-09-16 2001-06-08 Nec Corp 樹脂封止型半導体装置及びその製造方法
JP2002343816A (ja) * 2001-05-18 2002-11-29 Lintec Corp 樹脂タイバー形成用テープ、樹脂タイバー、樹脂タイバー付リードフレーム、樹脂封止型半導体装置およびその製造方法
JP4054188B2 (ja) * 2001-11-30 2008-02-27 富士通株式会社 半導体装置
CN101447438B (zh) * 2001-12-14 2010-12-01 瑞萨电子株式会社 半导体器件的制造方法
JP3812447B2 (ja) * 2002-01-28 2006-08-23 富士電機デバイステクノロジー株式会社 樹脂封止形半導体装置
JP2005086014A (ja) * 2003-09-09 2005-03-31 Oki Electric Ind Co Ltd 半導体装置、及び半導体装置の製造方法
JP4595835B2 (ja) * 2006-03-07 2010-12-08 株式会社日立製作所 鉛フリーはんだを用いたリード付き電子部品
US8148825B2 (en) * 2007-06-05 2012-04-03 Stats Chippac Ltd. Integrated circuit package system with leadfinger
US8648458B2 (en) * 2009-12-18 2014-02-11 Nxp B.V. Leadframe circuit and method therefor
JP5549612B2 (ja) * 2011-01-31 2014-07-16 三菱電機株式会社 半導体装置の製造方法
US9082759B2 (en) * 2012-11-27 2015-07-14 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
US20140208689A1 (en) 2013-01-25 2014-07-31 Renee Joyal Hypodermic syringe assist apparatus and method
JP6335923B2 (ja) * 2013-01-25 2018-05-30 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 照明アセンブリ、及び照明アセンブリを製造する方法
CN108735701B (zh) 2017-04-13 2021-12-24 恩智浦美国有限公司 具有用于包封期间的毛刺缓解的虚设引线的引线框架
JP7182374B2 (ja) * 2017-05-15 2022-12-02 新光電気工業株式会社 リードフレーム及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206560A (ja) * 1990-11-30 1992-07-28 New Japan Radio Co Ltd 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57192058A (en) * 1981-05-22 1982-11-26 Hitachi Ltd Semiconductor device
JPS5828841A (ja) * 1981-08-14 1983-02-19 Toshiba Corp 樹脂封止型半導体装置の製造方法
US4899207A (en) * 1986-08-27 1990-02-06 Digital Equipment Corporation Outer lead tape automated bonding
JPH01187842A (ja) * 1988-01-21 1989-07-27 Toshiba Corp 半導体装置の製造方法
JPH02122660A (ja) * 1988-11-01 1990-05-10 Nec Corp プラスチックパッケージ
JPH02220468A (ja) * 1989-02-21 1990-09-03 Oki Electric Ind Co Ltd 半導体装置用リードフレーム
JP2685582B2 (ja) * 1989-05-26 1997-12-03 株式会社日立製作所 リードフレーム及びこれを用いた半導体装置
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US5258331A (en) * 1989-10-20 1993-11-02 Texas Instruments Incorporated Method of manufacturing resin-encapsulated semiconductor device package using photoresist or pre-peg lead frame dam bars
JPH03136267A (ja) * 1989-10-20 1991-06-11 Texas Instr Japan Ltd 半導体装置及びその製造方法
JPH0491464A (ja) * 1990-08-01 1992-03-24 Ibiden Co Ltd リードフレーム
JPH04133459A (ja) * 1990-09-26 1992-05-07 Nec Corp リードフレーム
JPH04255260A (ja) * 1991-02-07 1992-09-10 Fujitsu Ltd リードフレーム及び半導体装置の製造方法
JP2959874B2 (ja) * 1991-07-02 1999-10-06 大日本印刷株式会社 リードフレームの製造方法
JPH05218283A (ja) * 1992-02-03 1993-08-27 Nec Corp 半導体装置
US5352633A (en) * 1992-06-02 1994-10-04 Texas Instruments Incorporated Semiconductor lead frame lead stabilization
JP3246769B2 (ja) * 1992-07-15 2002-01-15 株式会社日立製作所 半導体装置及びその製造方法
JPH0799768B2 (ja) * 1992-08-24 1995-10-25 徹也 北城 リードフレームへのピン保持部の形成方法、および形成装置
US5281851A (en) * 1992-10-02 1994-01-25 Hewlett-Packard Company Integrated circuit packaging with reinforced leads
US5336564A (en) * 1993-12-06 1994-08-09 Grumman Aerospace Corporation Miniature keeper bar
US5422313A (en) * 1994-05-03 1995-06-06 Texas Instruments Incorporated Integrated circuit device and manufacturing method using photoresist lead covering

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206560A (ja) * 1990-11-30 1992-07-28 New Japan Radio Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
DE69534483T2 (de) 2006-07-06
CN1121261A (zh) 1996-04-24
EP0683518A3 (en) 1998-09-09
EP0683518A2 (en) 1995-11-22
TW293167B (zh) 1996-12-11
US5637914A (en) 1997-06-10
US5837567A (en) 1998-11-17
KR100225333B1 (ko) 1999-10-15
DE69534483D1 (de) 2006-02-09
EP0683518B1 (en) 2005-09-28
MY114386A (en) 2002-10-31

Similar Documents

Publication Publication Date Title
CN1097312C (zh) 引线框架及其制造方法,和使用此引线框架的半导体器件
CN1132236C (zh) 半导体器件及其制造方法
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
CN1307714C (zh) 树脂密封型半导体器件及用于生产这种半导体器件的生产工艺
JP2007165425A (ja) 半導体装置
JP2010118554A (ja) 半導体装置およびその製造方法
CN1419286A (zh) 引线架、树脂密封模型及使用它们的半导体
KR100417182B1 (ko) 수지몰드방법, 몰드성형용금형 및 배선기재
CN108878300A (zh) 在模制期间具有背面保护层以防止模具溢料失效的封装件
JP2004273882A (ja) モールド金型及びそれを用いた半導体装置の製造方法
TWI244706B (en) Method of resin sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin sealing the semiconductor device
JP3129660B2 (ja) Ｓｏｎパッケージの樹脂封止方法及び樹脂封止装置
JP2005161695A (ja) 樹脂封止装置及び樹脂封止方法
US9911628B2 (en) Semiconductor device leadframe
JP4010860B2 (ja) 混成集積回路装置およびその製造方法
JP2009188147A (ja) 回路装置の製造方法
CN1143371C (zh) 模制塑料型半导体器件及其制造工艺
CN110164843A (zh) 引线框、带有树脂的引线框、带有树脂的引线框的制造方法以及半导体装置的制造方法
TW448547B (en) Substrate piece of the flexible substrate based package
JP3660444B2 (ja) 樹脂パッケージ型半導体装置、およびその製造方法
CN1189690A (zh) 树脂密封型半导体器件
KR100418512B1 (ko) 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법
JP4002235B2 (ja) 樹脂封止型半導体装置
KR100491221B1 (ko) 반도체 패키지 제조용 수지성형 금형
JP2003045905A (ja) 樹脂封止方法及び樹脂封止装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee