CN109659306A - 竖直存储器装置和制造竖直存储器装置的方法 - Google Patents

竖直存储器装置和制造竖直存储器装置的方法 Download PDF

Info

Publication number
CN109659306A
CN109659306A CN201811183812.9A CN201811183812A CN109659306A CN 109659306 A CN109659306 A CN 109659306A CN 201811183812 A CN201811183812 A CN 201811183812A CN 109659306 A CN109659306 A CN 109659306A
Authority
CN
China
Prior art keywords
bit line
channel
vertical
pseudo
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811183812.9A
Other languages
English (en)
Inventor
朴安洙
金成勋
郭判硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109659306A publication Critical patent/CN109659306A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本公开提供了竖直存储器装置和制造竖直存储器装置的方法，所述装置包括：单元阵列，其包括在第二方向上彼此间隔开的多个单元区，每个单元区包括规则排列的多个竖直沟道；在第二方向上延伸的位线，所述位线在与第二方向交叉的第一方向上彼此间隔开；以及位线接触部分，它们分别将竖直沟道与位线电连接，其中，每个单元区包括被构造为在第二方向上电隔离单元区的子隔离区，子隔离区在第一方向上延伸，在每个单元区中，竖直沟道根据在第二方向上与子隔离区相距的距离分为多类，并且位线接触部分被构造为将每条位线电连接至具有不同类型的至少两个竖直沟道。

Description

竖直存储器装置和制造竖直存储器装置的方法
相关申请的交叉引用
于2017年10月11日在韩国知识产权局提交的标题为“竖直存储器装置和制造竖直存储器装置的方法”的韩国专利申请No.10-2017-0129762以引用方式全文并入本文中。
技术领域
实施例涉及竖直存储器装置和制造竖直存储器装置的方法。
背景技术
半导体存储器装置用于存储数据，并且分为易失性存储器装置或非易失性存储器装置。作为非易失性存储器装置的示例的闪速存储器装置可用于移动电话、数码相机、个人数字助理(PDA)、便携式计算机、台式计算机和其它装置。近来，竖直存储器装置已发展为增大存储容量和实现非易失性存储器装置的小型化。竖直存储器装置包括竖直堆叠在衬底上的多个存储器单元或多个存储器单元阵列。
发明内容
通过提供一种竖直存储器装置可实现实施例，所述竖直存储器装置包括：单元阵列，其包括在第二方向上彼此间隔开的多个单元区，所述多个单元区中的每个单元区包括规则排列的多个竖直沟道；多条位线，其在第二方向上延伸，所述位线在与第二方向交叉的第一方向上彼此间隔开；以及多个位线接触部分，其分别将所述多个竖直沟道与所述多条位线电连接，其中，所述多个单元区的每个单元区包括被构造为在第二方向上电隔离单元区的子隔离区，子隔离区在第一方向上延伸，其中，在单元区中的每一个中，所述多个竖直沟道根据在第二方向上与子隔离区相距的距离分为多个类型，并且其中，所述多个位线接触部分被构造为将所述多条位线中的每条位线电连接至具有不同类型的至少两个竖直沟道。
通过提供一种竖直存储器装置可实现实施例，所述竖直存储器装置包括：单元阵列，其包括在第二方向上彼此间隔开的多个单元区，所述多个单元区中的每个单元区包括规则排列的多个竖直沟道和至少一个伪沟道；多条位线，其在第二方向上与单元阵列交叉，所述位线在与第二方向交叉的第一方向上彼此间隔开；以及多个位线接触部分，其被构造为分别将所述多个竖直沟道电连接至所述多条位线，其中，所述多个竖直沟道根据在第二方向上与至少一个子隔离区相距的距离分为多个类型，所述至少一个子隔离区在第二方向上隔离单元区中的每一个，并且其中，所述多个位线接触部分被构造为在单元区中的每一个中将所述多条位线中的每条位线电连接至具有不同类型的至少两个竖直沟道。
通过提供一种制造竖直存储器装置的方法可实现实施例，所述竖直存储器装置包括：单元阵列，其包括在第一方向上彼此间隔开的多个单元区，所述多个单元区中的每个单元区包括规则排列的多个竖直沟道；多条位线，其在与第一方向交叉的第二方向上延伸，所述多条位线在第一方向上彼此间隔开；以及多个位线接触部分，其被构造为将所述多个竖直沟道与所述多条位线分别电连接，所述方法包括以下步骤：设计竖直存储器装置的布局；验证布局中的所述多条位线的负载是否均衡；一旦验证位线的负载均衡，就制造用于竖直存储器装置的掩模；以及利用所述掩模制造竖直存储器装置，其中，所述多个竖直沟道根据在第二方向上与至少一个子隔离区相距的距离分为多个类型，所述至少一个子隔离区在第二方向上隔离单元区中的每一个，并且其中，所述多个位线接触部分被构造为在单元区中的每一个中将所述多条位线中的每条位线电连接至具有不同类型的至少两个竖直沟道。
附图说明
通过参照附图详细描述示例性实施例，本领域技术人员将清楚所述特征，在附图中：
图1示出了根据示例性实施例的存储器系统的框图。
图2示出了根据示例性实施例的图1的存储器系统中的竖直存储器装置的框图。
图3示出了图2中的存储器单元阵列的框图。
图4示出了图3的存储器块之一的电路图。
图5示出了根据示例性实施例的竖直存储器装置的平面图。
图6示出了沿着图5的竖直存储器装置的线IA-IB截取的剖视图。
图7示出了沿着图5的竖直存储器装置的线IIA-IIB截取的剖视图。
图8示出了用于解释第一单元区中的竖直沟道的类型的图，所述竖直沟道根据沿着第二方向与第一子隔离区相距的距离分类。
图9示出了根据示例性实施例的另一竖直存储器装置的平面图。
图10示出了根据示例性实施例的另一竖直存储器装置的平面图。
图11示出了根据示例性实施例的另一竖直存储器装置的平面图。
图12示出了根据示例性实施例的竖直存储器装置的平面图。
图13示出了根据示例性实施例的另一竖直存储器装置的平面图。
图14示出了根据示例性实施例的另一竖直存储器装置的平面图。
图15示出了根据示例性实施例的制造竖直存储器装置的方法的流程图。
图16示出了验证根据示例性实施例的竖直存储器装置的布局的方法的流程图。
图17示出了根据示例性实施例的固态盘或固态驱动器(SSD)的框图。
具体实施方式
图1是示出根据示例性实施例的存储器系统的框图。
参照图1，存储器系统(或者，非易失性存储器系统)1可包括存储器控制器3和至少一个竖直存储器装置5。
存储器系统1可包括基于数据存储介质的闪速存储器，诸如存储卡、通用串行总线(USB)存储器和固态驱动器(SSD)。
竖直存储器装置5可在存储器控制器3的控制下执行擦除操作、编程操作或写操作。竖直存储器装置5可从用于执行这些操作的存储器控制器3通过输入/输出线接收命令CMD、地址ADDR和数据DATA。另外，竖直存储器装置5可从存储器控制器3通过控制线接收控制信号CTRL。另外，竖直存储器装置5可从存储器控制器3通过电力线接收电力PWR。
图2示出了根据示例性实施例的图1的存储器系统中的竖直存储器装置的框图。
参照图2，竖直存储器装置5可包括存储器单元阵列10、地址解码器20、页缓冲器电路30、数据输入输出电路40、控制电路50和电压产生电路60。
存储器单元阵列10可通过串选择线SSL、多条字线WL和地选择线GSL耦接至地址解码器20。另外，存储器单元阵列10可通过多条位线BL耦接至页缓冲器电路30。存储器单元阵列10可包括耦接至所述多条字线WL和所述多条位线BL的多个非易失性存储器单元。所述多个非易失性存储器单元可布置在存储器单元阵列10中。
在实施中，存储器单元阵列10可为按照三维结构(或竖直结构)形成在衬底上的三维存储器单元阵列。在这种情况下，存储器单元阵列10可包括竖直地取向以使得至少一个存储器单元位于另一存储器单元上方的竖直单元串。
图3示出了图2中的存储器单元阵列的框图。
参照图3，存储器单元阵列10可包括在第一方向至第三方向D1、D2和D3上延伸的多个存储器块BLK1至BLKz。在实施中，可通过图2中的地址解码器20选择存储器块BLK1至BLKz。例如，地址解码器20可选择存储器块BLK1至BLKz当中对应于块地址的存储器块BLK。
图4示出了图3的存储器块之一的电路图。
图4的存储器块BLKi可按照三维结构(或竖直结构)形成在衬底上。例如，包括在存储器块BLKi中的多个存储器单元串可在垂直于衬底的方向上形成。
参照图4，存储器块BLKi可包括耦接在位线BL1、BL2和BL3与共源极线CSL之间的存储器单元串NS11至NS33。存储器单元串NS11至NS33中的每一个可包括串选择晶体管SST、多个存储器单元MC1至MC8和地选择晶体管GST。在实施中，如图4所示，存储器单元串NS11至NS33中的每一个可包括八个存储器单元MC1至MC8。在实施中，存储器单元串NS11至NS33中的每一个可包括任何合适数量的存储器单元。
串选择晶体管SST可连接至对应的串选择线SSL1至SSL3。所述多个存储器单元MC1至MC8可分别连接至对应的字线WL1至WL8。地选择晶体管GST可连接至对应的地选择线GSL1至GSL3。串选择晶体管SST可连接至对应的位线BL1、BL2和BL3，并且地选择晶体管GST可连接至共源极线CSL。
具有相同高度的字线(例如，WL1)可共同连接，并且地选择线GSL1至GSL3和串选择线SSL1至SSL3可隔离。在实施中，如图4所示，存储器块BLKi可耦接至八条字线WL1至WL8和三条位线BL1至BL3。在实施中，存储器单元阵列10可耦接至任何合适数量的字线和位线。
返回参照图2，控制电路50可从存储器控制器3接收命令(信号)CMD和地址(信号)ADDR，并且可基于命令信号CMD和地址信号ADDR控制非易失性存储器装置5的擦除循环、编程循环和读操作。编程循环可包括编程操作和编程验证操作。擦除循环可包括擦除操作和擦除验证操作。
例如，控制电路50可基于命令信号CMD产生用于控制电压产生电路60的控制信号CTL，并且基于地址信号ADDR产生行地址R_ADDR和列地址C_ADDR。控制电路50可将行地址R_ADDR提供至地址解码器20，并将列地址C_ADDR提供至数据输入输出电路40。
地址解码器20可通过串选择线SSL、所述多条字线WL和地选择线GSL耦接至存储器单元阵列10。在编程操作或读操作中，地址解码器20可基于行地址R_ADDR，确定所述多条字线WL之一为选择的字线并确定所述多条字线WL中的除了选择的字线之外的其余字线WL为未选择的字线。
电压产生电路60可基于来自控制电路50的控制信号CTL利用来自存储器控制器3或电源电压VPP的电力PWR产生用于竖直存储器装置5的操作的字线电压VWL。可通过地址解码器20将字线电压VWL施加至所述多条字线WL。
例如，在擦除操作中，电压产生电路60可将擦除电压施加至存储器块的阱，并且可将地电压施加至存储器块的全部字线。在擦除验证操作中，电压产生电路60可将擦除验证电压施加至存储器块的全部字线，或者基于字线将擦除验证电压按次序施加至各字线。
例如，在编程操作中，电压产生电路60可将编程电压施加至选择的字线，并且可将编程通过电压施加至未选择的字线。另外，在编程验证操作中，电压产生电路60可将编程验证电压施加至第一字线，并且可将验证通过电压施加至未选择的字线。
另外，在读操作中，电压产生电路60可将读电压施加至选择的字线，并且可将读通过电压施加至未选择的字线。
页缓冲器电路30可通过所述多条位线BL耦接至存储器单元阵列10。页缓冲器电路30可包括多个页缓冲器。在实施中，一个页缓冲器可连接至一条位线。在实施中，一个页缓冲器可连接至两条或更多条位线。
页缓冲器电路30可暂时存储在编程操作中将在选择的页中编程的数据，或者在读操作中从选择的页中读出的数据。页缓冲器电路30可响应于来自控制电路50的控制信号PCTL而操作。
数据输入输出电路40可通过数据线DL耦接至页缓冲器电路30。在编程操作中，数据输入输出电路40可从存储器控制器3接收编程数据DATA并且基于从控制电路50接收到的列地址C_ADDR将编程数据DATA提供至页缓冲器电路30。在读操作中，数据输入输出电路40可基于从控制电路50接收到的列地址C_ADDR将存储在页缓冲器电路30中的读数据DATA提供至存储器控制器3。
另外，页缓冲器电路30和数据输入输出电路40可从存储器单元阵列10的第一区域读数据，并且可将读数据写至存储器单元阵列10的第二区域。例如，页缓冲器电路30和数据输入输出电路40可执行回拷贝(copy-back)操作。
图5示出了根据示例性实施例的竖直存储器装置的平面图。
图6示出了沿着图5的竖直存储器装置的线IA-IB截取的剖视图。
图7示出沿着图5的竖直存储器装置的线IIA-IIB截取的剖视图。
参照图5至图7，竖直存储器装置10a可包括半导体衬底100上的栅极堆叠件160、穿过栅极堆叠件160的竖直沟道150和电连接至竖直沟道150的位线BL1至BL4。在实施中，竖直存储器装置10a可包括沿着竖直沟道150延伸的存储器层135。在实施中，存储器层135可包括介于各氧化物层之间的氮化物层。在实施中，存储器层135可包括(例如，硫族化合物或者过渡金属氧化物的)可变电阻层。竖直沟道150也可被称作沟道孔。
位线BL1至BL4可沿着平行于半导体衬底100的第二方向D2延伸，并且可在与第二方向D2交叉并且平行于半导体衬底100的第一方向D1上彼此间隔开。竖直沟道150可沿着垂直于半导体衬底100(例如，垂直于半导体衬底100的表面)的第三方向D3延伸。
栅极堆叠件160可包括在第一方向D1上延伸的多个单元串167，这里，单元串167可包括沿着竖直沟道150竖直地堆叠并且通过绝缘层125彼此间隔开的多个栅极161至166。栅极161至166可包括：至少一个第一栅极161，其设为邻近于半导体衬底100以用作地选择线GSL；至少一个第六栅极166，其设为邻近于位线BL1至BL4以用作串选择线SSL；以及第二栅极162至第五栅极165，其设置在地选择线GSL与串选择线SSL之间以用作字线WL。将描述其中栅极161至166设置在六个不同水平的示例，以提供对实施例的理解。在实施中，栅极的层数可大于六。
竖直存储器装置10a还可包括在第二方向D2上将栅极堆叠件160彼此分离的字线切割区131a、131b和131c。字线切割区131a、131b和131c可被称作隔离区。字线切割区131a、131b和131c可为在第一方向D1上延伸的沟槽形状的结构，并且可用绝缘层141填充。
共源极126可设在位于绝缘层141下方的半导体衬底100的一部分中，以用作共源极线(CSL)。共源极126可具有与半导体衬底100的导电类型(例如，p型)不同的导电类型(例如，n型)。漏极128可设置在竖直沟道150的顶部上或顶部中，并且可与共源极126具有相同导电类型(例如，n型)。
竖直沟道150可具有电连接至半导体衬底100的对应的底端和电连接至位线BL1-BL4的对应的顶端。
竖直存储器装置10a可包括在第二方向D2上彼此间隔开的第一单元区LC和第二单元区RC。第一单元区LC和第二单元区RC可通过(例如，它们之间的)字线切割区131b彼此间隔开。第一单元区LC可被称作‘左单元区’，并且第二单元区RC可被称作‘右单元区’。字线切割区131b可被称作隔离区。
在实施中，竖直存储器装置10a还可包括具有与竖直沟道150的结构基本相同的结构的至少一个伪沟道170。例如，左单元区LC和右单元区RC中的每一个可分别包括至少一个伪沟道170。竖直存储器装置10a可被构造为包括重复地布置的多个单元阵列，并且它们中的每一个具有九个沟道(例如，电连接至位线BL1至BL4的八个竖直沟道150和一个伪沟道170)。
在左单元区LC和右单元区RC中的每一个中，第六栅极166可被划分为至少两个部分。例如，第六栅极166可被划分为第一串选择线SSL1和第二串选择线SSL2，它们通过平行于第一方向D1延伸并且具有沟槽形状的选择线切割区133a和133b在第二方向D2上彼此隔离。选择线切割区133a和133b可被称作子隔离区。
选择线切割区133a和133b可由绝缘层填充。可将多个伪沟道170排列在选择线切割区133a和133b上，以沿着第一方向D1统一地形成一列。在实施中，选择线切割区133a和133b可设为当在第二方向D2上测量时具有小于字线切割区131a、131b和131c的宽度或空间的宽度或空间。
竖直沟道150和伪沟道170可规则地排列在左单元区LC和右单元区RC中的每一个中。作为示例，竖直沟道150和伪沟道170可设为沿着第一方向D1形成z字形排列，并且这种z字形排列可在第二方向D2上重复。
与将竖直沟道按照一条线排列的情况相比，竖直沟道150的z字形排列(例如，非直线排列)可允许竖直存储器装置10a具有增大的密度。此外，这可导致连接至串选择线SSL1和SSL2的竖直沟道150的数量增大，并且最终导致竖直存储器装置10a的页大小或深度的增大。结果，可增大在读操作或写操作中可被同时处理的数据大小，结果，提高了竖直存储器装置10a的性能和/或操作速度。
作为示例，在第一方向D1上最邻近(例如，最靠近/直接靠近)的一对竖直沟道150(例如，如图5所示)可彼此间隔开位线BL1至BL4的间距(下文中，称为位线间距)的约两倍的距离。相似地，在第一方向D1上最邻近的一对竖直沟道150和伪沟道170可彼此间隔开位线间距的距离的约两倍的距离。在第二方向D2上彼此邻近的竖直沟道150和伪沟道170可排列成一条线，并且可彼此等距离地间隔开(例如，间隔开两倍位线间距或者与之不同的距离)。
在实施中，如图5所示，设置在右单元区RC和左单元区LC上的竖直沟道150和伪沟道170可排列为相对于(例如，关于)第二隔离区131b成镜像或者轴对称。
设置在左单元区LC上的竖直沟道150可布置为相对于第一子隔离区133a成轴对称。设置在右单元区RC上的竖直沟道150可布置为相对于第二子隔离区133b成轴对称。
在平行于第二方向D2的虚拟线上，设置在左单元区LC上的位线接触部分180可布置为以位线间距的距离的约两倍的距离为单位相对于第一子隔离区133a成点对称。设置在右单元区RC上和在虚拟线上的位线接触部分180可布置为以位线间距的距离的约两倍的距离为单位相对于第二子隔离区133b成点对称。设置在左单元区LC和右单元区RC中的位线接触部分可布置为相对于第二隔离区131b成点对称。
位线BL1至BL4中邻近的一对(例如，第一位线BL1和第二位线BL2)可设置于在第二方向D2上排列的一行竖直沟道150上。相似地，位线BL1至BL4中邻近的另一对(例如，第三位线BL3和第四位线BL4)可设置于在第二方向D2上排列的另一行竖直沟道150上。
位线接触部分180可设置在竖直沟道150上。位线接触部分180可通过漏极128将竖直沟道150电连接至位线BL1至BL4。位线接触部分180可不设置在伪沟道170上。
图8是用于解释第一单元区中的竖直沟道的类型的图，所述竖直沟道根据沿着第二方向与第一子隔离区相距的距离分类。
参照图8，在第一单元区LC中，根据沿着第二方向D2从第一子隔离区133a至第一字线切割区131a的距离，假设具有第一距离d1的竖直沟道151分为具有第一类型，具有第二距离d2的竖直沟道152分为具有第二类型，具有第三距离d3的竖直沟道153分为具有第三类型，并且具有第四距离d4的竖直沟道154分为具有第四类型。第二距离d2大于第一距离d1，第三距离d3大于第二距离d2，并且第四距离d4大于第三距离d3。
再参照图5至图7，位线接触部分180可排列为使得具有不同类型的至少两个竖直沟道连接至位线BL1至BL4中的每一个。
参照图6，在左单元区LC中，位线接触部分1814可将第一位线BL1连接至具有第四类型的竖直沟道，位线接触部分1822可将第二位线BL2连接至具有第二类型的竖直沟道，位线接触部分1812可将第一位线BL1连接至具有第二类型的竖直沟道，并且位线接触部分1824可将第二位线BL2连接至具有第四类型的竖直沟道。
参照图7，在左单元区LC中，位线接触部分1833可将第三位线BL3连接至具有第三类型的竖直沟道，位线接触部分1841可将第四位线BL4连接至具有第一类型的竖直沟道，位线接触部分1831可将第三位线BL3连接至具有第一类型的竖直沟道，并且位线接触部分1844可将第四位线BL4连接至具有第三类型的竖直沟道。
因此，如图5至图7所示，通过位线接触部分180，第一位线BL1可连接至具有第二类型的竖直沟道和具有第四类型的竖直沟道，第二位线BL2可连接至具有第二类型的竖直沟道和具有第四类型的竖直沟道，第三位线BL3可连接至具有第一类型的竖直沟道和具有第三类型的竖直沟道，并且第四位线BL4可连接至具有第一类型的竖直沟道和具有第三类型的竖直沟道。
因此，第一位线BL1和第二位线BL2中的每一条可连接至具有第二类型的竖直沟道和具有第四类型的竖直沟道，并且将第一位线BL1和第二位线BL2连接至对应的竖直沟道的位线接触部分可具有基本相同的寄生电容。因此，第一位线BL1和第二位线BL2中的每一条可具有相同的位线负载。另外，第三位线BL3和第四位线BL4中的每一个可连接至具有第一类型的竖直沟道和具有第三类型的竖直沟道，并且将第三位线BL3和第四位线BL4连接至对应的竖直沟道的位线接触部分可具有基本相同的寄生电容。因此，第三位线BL3和第四位线BL4中的每一条可具有相同的位线负载。
图9示出了根据示例性实施例的另一竖直存储器装置的平面图。
图9的竖直存储器装置10b与图5的竖直存储器装置10a的不同之处在于，位线BL1至BL4中的每一条连接至具有不同沟道的竖直沟道。因此，可省略相似的描述。
参照图8和图9，在左单元区LC中，位线接触部分1814可将第一位线BL1连接至具有第四类型的竖直沟道，位线接触部分1822可将第二位线BL2连接至具有第二类型的竖直沟道，位线接触部分1833可将第三位线BL3连接至具有第三类型的竖直沟道，并且位线接触部分1841可将第四位线BL4连接至具有第一类型的竖直沟道。
另外，在右单元区RC中，位线接触部分1812可将第一位线BL1连接至具有第二类型的竖直沟道，位线接触部分1824可将第二位线BL2连接至具有第四类型的竖直沟道，位线接触部分1831可将第三位线BL3连接至具有第一类型的竖直沟道，并且位线接触部分1843可将第四位线BL4连接至具有第三类型的竖直沟道。
设置在左单元区LC上的竖直沟道150可布置为相对于第一子隔离区133a成轴对称。设置在左单元区LC上的位线接触部分1814、1822、1833和1841可布置为相对于第一子隔离区133a成点对称。
设置在右单元区RC上的竖直沟道150可布置为相对于第二子隔离区133b成轴对称。设置在右单元区RC上的位线接触部分1812、1824、1831和1843可布置为相对于第二子隔离区133b成轴对称。
设置在左单元区LC上和在平行于第二方向D2的虚拟线上的位线接触部分1814、1822、1833和1841和设置在右单元区RC上和在虚拟线上的位线接触部分1812、1824、1831和1843可布置为以位线间距的距离的约两倍的距离为单位相对于第二隔离区131b成点对称。
因此，第一位线BL1和第二位线BL2中的每一条可连接至具有第二类型的竖直沟道和具有第四类型的竖直沟道，并且将第一位线BL1和第二位线BL2连接至对应的竖直沟道的位线接触部分可具有基本相同的寄生电容。因此，第一位线BL1和第二位线BL2中的每一条可具有相同的位线负载。
另外，第三位线BL3和第四位线BL4中的每一条可连接至具有第一类型的竖直沟道和具有第三类型的竖直沟道，并且将第三位线BL3和第四位线BL4连接至对应的竖直沟道的位线接触部分可具有基本相同的寄生电容。因此，第三位线BL3和第四位线BL4中的每一条可具有相同的位线负载。
图10示出了根据示例性实施例的另一竖直存储器装置的平面图。
图10的竖直存储器装置10c与图5的竖直存储器装置10a的不同之处在于，位线BL1至BL4中的每一条连接至具有不同沟道的竖直沟道，并且设置在第二单元区RC上的沟道具有与图5中的第二单元区RC中的沟道的排列方式不同的排列方式。可省略相似的描述。
参照图8和图10，在左单元区LC中，位线接触部分1814可将第一位线BL1连接至具有第四类型的竖直沟道，并且位线接触部分1812可将第一位线BL1连接至具有第二类型的竖直沟道。位线接触部分1822可将第二位线BL2连接至具有第二类型的竖直沟道，并且位线接触部分1824可将第二位线BL2连接至具有第四类型的竖直沟道。位线接触部分1833可将第三位线BL3连接至具有第三类型的竖直沟道，并且位线接触部分1831可将第三位线BL3连接至具有第一类型的竖直沟道。位线接触部分1841可将第四位线BL4连接至具有第一类型的竖直沟道，并且位线接触部分1843可将第四位线BL4连接至具有第三类型的竖直沟道。
另外，在右单元区RC中，位线接触部分1813可将第一位线BL1连接至具有第三类型的竖直沟道，并且位线接触部分1811可将第一位线BL1连接至具有第一类型的竖直沟道。位线接触部分1821可将第二位线BL2连接至具有第一类型的竖直沟道，并且位线接触部分1823可将第二位线BL2连接至具有第三类型的竖直沟道。位线接触部分1834可将第三位线BL3连接至具有第四类型的竖直沟道，并且位线接触部分1832可将第三位线BL3连接至具有第二类型的竖直沟道。位线接触部分1842可将第四位线BL4连接至具有第二类型的竖直沟道，并且位线接触部分1844可将第四位线BL4连接至具有第四类型的竖直沟道。
设置在左单元区LC上的竖直沟道150可排列为相对于第一子隔离区133a具有镜像(或成轴对称)。设置在左单元区LC上并且沿着第二方向D2排成一行的位线接触部分1814、1833、1822和1841和位线接触部分1824、1843、1812和1831可排列为相对于第一子隔离区133a成点对称。
设置在右单元区RC上的竖直沟道150可排列为相对于第二子隔离区133b具有镜像。设置在右单元区RC上并且沿着第二方向D2排成一行的位线接触部分1834、1813、1842和1821和位线接触部分1844、1823、1832和1811可布置为相对于第二子隔离区133b成点对称。
设置在左单元区LC和右单元区RC上和平行于第二方向D2的虚拟线上的竖直沟道150和伪沟道170可布置为相对于第二隔离区131b成点对称。另外，设置在左单元区LC上和虚拟线上的位线接触部分和设置在右单元区RC上和虚拟线上的位线接触部分可布置为以位线间距的距离的约两倍的距离为单位相对于第二隔离区131b成点对称。
因此，当考虑左单元区LC和右单元区RC时，第一位线BL1至第四位线BL4中的每一个可通过对应的位线接触部分连接至具有第一类型至第四类型的竖直沟道。因此，位线接触部分可具有基本相同的耦合电容，并且第一位线BL1至第四位线BL4中的每一条可具有相同的位线负载。
图11示出了根据示例性实施例的另一竖直存储器装置的平面图。
图11的竖直存储器装置10d与图10的竖直存储器装置10c的不同在于，伪接触部分171和173设置在伪沟道170上。因此，可省略相似的描述。
参照图11，在竖直存储器装置10d的左单元区LC中，至少一个伪接触部分171可形成在伪沟道170上，并且在右单元区RC中，至少一个伪接触部分173可形成在伪沟道170上。伪接触部分171和173可不连接至位线BL1至BL4，并且可将耦合电容提供至邻近的位线接触部分。因此，连接至第一位线BL1至第四位线BL4中的每一条的位线接触部分可具有基本相同的耦合电容，并且第一位线BL1至第四位线BL4中的每一条可具有相同的位线负载。
参照图11描述的伪接触部分171和173可设置在图5的竖直存储器装置10a和图9的竖直存储器装置10b中。
图5、图9、图10和图11的竖直存储器装置10a、10b、10c和10d中的每一个可对应于图1的竖直存储器装置5中的存储器单元阵列(或者单元阵列)10。
图12示出了根据示例性实施例的竖直存储器装置的平面图。
图12的竖直存储器装置15a与图5的竖直存储器装置10a的不同之处在于，左单元区LC可在第二方向D2上通过第一子隔离区134a和第二子隔离区134b隔离，并且右单元区RC可在第二方向D2上通过第三子隔离区135a和第四子隔离区135b隔离。
第一子隔离区134a可将串选择线SSL3与串选择线SSL2隔离，第二子隔离区134b可将串选择线SSL2与串选择线SSL1隔离。第三子隔离区135a可将串选择线SSL3与串选择线SSL2隔离，第四子隔离区135b可将串选择线SSL2与串选择线SSL1隔离。
设置在左单元区LC上的竖直沟道150可布置为相对于第一子隔离区134a和第二子隔离区134b成轴对称。设置在右单元区RC上的竖直沟道150可布置为相对于第三子隔离区135a和第四子隔离区135b成轴对称。
设置在左单元区LC上和右单元区RC上的竖直沟道150和伪沟道170可布置为沿着第二方向D2相对于第二隔离区131b成点对称。
左单元区LC中的位线接触部分180a和右单元区RC中的位线接触部分180b可布置为沿着第二方向D2相对于第二隔离区131b成点对称。因此，位线接触部分180a和180b可将位线BL1至BL4中的每一条电连接至具有不同类型的至少两个竖直沟道。因此，位线接触部分180a和180b可具有基本相同的耦合电容，并且第一位线BL1至第四位线BL4中的每一条可具有相同的位线负载。
图13示出了根据示例性实施例的另一竖直存储器装置的平面图。
图13的竖直存储器装置15b与图12的竖直存储器装置15a的不同之处在于，设置在右单元区RC上的沟道150和170和位线接触部分180c可具有与图12中的右单元区RC中的沟道150和170和位线接触部分180b的排列方式不同的排列方式。
参照图13，设置在左单元区LC上和右单元区RC上的竖直沟道150和伪沟道170可布置为相对于第二隔离区131b成轴对称。
左单元区LC中的位线接触部分180a和右单元区RC中的位线接触部分180c可布置为沿着第二方向D2相对于第二隔离区131b成点对称。因此，位线接触部分180a和180c可将位线BL1至BL4中的每一条电连接至具有不同类型的至少两个竖直沟道。因此，位线接触部分180a和180c可具有基本相同的耦合电容，并且第一位线BL1至第四位线BL4中的每一条可具有相同的位线负载。
图14示出了根据示例性实施例的另一竖直存储器装置的平面图。
图14的竖直存储器装置15c与图13的竖直存储器装置15b的不同之处在于，竖直存储器装置15c还可包括伪接触部分174和175和伪接触部分176和177。伪接触部分174和175可形成在设置在第一子隔离区134a和第二子隔离区134b上的伪沟道170上，并且伪接触部分176和177可形成在第三子隔离区135a和第四子隔离区135b上。
伪接触部分174、175、176和177可不连接至位线BL1至BL4。
因此，位线接触部分180a和180c可将位线BL1至BL4中的每一条电连接至具有不同类型的至少两个竖直沟道。因此，位线接触部分180a和180c可具有基本相同的耦合电容，并且第一位线BL1至第四位线BL4中的每一条可具有相同的位线负载。
图12、图13和图14的竖直存储器装置15a、15b和15c中的每一个可对应于图1的竖直存储器装置5中的存储器单元阵列(或者单元阵列)10。
图15示出了根据示例性实施例的制造竖直存储器装置的方法的流程图。
参照图5至图14，在制造竖直存储器装置的方法中，可设计竖直存储器装置的布局(S100)。参照图5至图14描述的竖直存储器装置可包括：多个单元区，每个单元区包括在第一方向上间隔开并且规则地排列的多个竖直沟道；多条位线，在与第一方向交叉的第二方向上延伸，并且在第一方向上间隔开；以及多个位线接触部分，其将竖直沟道电连接至位线。
布局可为允许用于竖直存储器装置的设计的电路转印至晶圆上并且可包括多个图案的物理结构。图案可对应于与竖直存储器装置、互连部分等的操作直接关联的电路。
可通过利用例如验证工具验证布局中的位线的负载是否均衡(S200)。验证工具可接收布局数据，并且基于接收到的布局数据验证位线的负载是否被均衡。例如，验证工具可包括软件，其包括在处理器上可执行的多个指令，并且可被存储在非暂时性计算机可读存储介质中。
在实施中，可通过检查连接至各条位线的各种多个沟道孔是否均匀地分布来验证位线的负载是否均衡。在竖直存储器装置中，形成在沟道孔中的存储器单元的特性可根据各个沟道孔与同其邻近的隔离区(例如，字线切割区)之间的距离而变化。因此，位线之间的负载失配可导致竖直存储器装置的操作速度和性能的降低。
在实施中，可验证布局中的位线的负载是否均衡。如果验证结果指示位线的负载均衡，则可基于验证的布局形成竖直存储器装置。否则，可通过改变位线与沟道孔之间的路由均衡位线的负载。
可基于通过的布局制造掩模(S310)。可在操作S200与操作S310之间执行光学邻近校正(OPC)操作或者后仿真操作。OPC操作可为改变布局中的图案以校正由于光学邻近效应(OPE)导致的错误的操作。可通过在用于掩模的衬底上通过利用布局的图案或者其校正后的图案执行曝光工艺制造掩模。在曝光工艺之后，可通过进一步执行诸如显影工艺、蚀刻工艺、清洁工艺和烘培工艺的一系列工艺来制造掩模。
可利用掩模通过在半导体衬底(例如，晶圆)上执行各种半导体工艺来形成竖直存储器装置(S320)。例如，可在通过利用光刻工艺执行图案化工艺时使用掩模。目标图案可通过图案化工艺形成在半导体衬底或材料层上。
例如，半导体工艺可包括沉积工艺、蚀刻工艺、离子工艺、清洁工艺等。沉积工艺可包括用于形成材料层的各种工艺，例如，化学气相(CVD)工艺、溅射工艺和/或旋涂工艺。离子工艺可包括离子植入工艺、扩散工艺、退火工艺等。此外，半导体工艺可包括将半导体装置安装在印刷电路板(PCB)上并且用模制构件对其进行模制的封装工艺和测试半导体装置或封装件的测试工艺。
图16示出了根据示例性实施例的验证竖直存储器装置的布局的方法的流程图。
参照图16，图16的布局验证方法可对应于图15的操作S200的一个实施例。
参照图5至图16，竖直存储器装置的布局中的竖直沟道150可根据在第二方向D2上与子隔离区133a和133b相距的距离分为多个类型。子隔离区133a和133b可在与第二方向D2交叉的第一方向D1上隔离单元区LC和RC。如参照图8的描述，竖直沟道150可根据与子隔离区133a和133b中的每一个相距的距离而具有第一类型至第四类型之一。布局中的竖直沟道可分为多个类型(S210)。
位线接触部分180可排列为使得位线BL1至BL4中的每一条连接至具有不同类型的至少两个竖直沟道。竖直沟道150、伪沟道170和位线接触部分180的排列方式可实施为图5和图9至图14之一。
竖直沟道150可通过具有所述排列方式的位线接触部分180连接至位线BL1至BL4，并且验证位线BL1至BL4的负载是否均衡(S250)。因此，可通过将位线BL1至BL4中的每一条通过位线接触部分连接至具有不同类型的至少两个竖直沟道以使得位线接触部分具有基本相同的耦合电容来使得位线BL1至BL4的负载均衡。
参照图16描述的布局验证方法可按照可在各种计算机上执行并且可记录于非暂时性计算机可读介质中的编程指令的形式实施。非暂时性计算机可读介质可独立地包括编程指令、数据文件、数据结构等，或者可包括其组合。记录在介质中的编程指令可针对实施例特别设计和构造，或者也可对于计算机软件领域技术人员而言是已知的和可得到的。
非暂时性计算机可读介质可包括特别被构造为存储和执行编程指令的硬件装置，诸如磁介质、光记录介质(例如，CD-ROM和DVD)、磁光介质(例如，光磁软盘)、只读存储器(ROM)、随机存取存储器(RAM)和闪速存储器。计算机程序的示例不仅包括编译程序创建的机器语言代码，还包括能够由计算机通过利用解释程序等执行的高级语言代码。
图17示出了根据示例性实施例的固态盘或固态驱动器(SSD)的框图。
参照图17，SSD 1000可包括多个竖直存储器装置1100和SSD控制器1200。
在实施中，可为竖直存储器装置1100可选地供应外部高电压(或者第二电源电压)VPP。竖直存储器装置1100中的每一个可包括图1的竖直存储器装置5。
因此，竖直存储器装置1100中的每一个可包括：多个单元区，各个单元区包括在第一方向上间隔开并且规则地排列的多个竖直沟道；多条位线，在与第一方向交叉的第二方向上延伸，并且在第一方向上间隔开；以及多个位线接触部分，其将竖直沟道电连接至位线。可通过将位线中的每一条通过位线接触部分连接至具有不同类型的至少两个竖直沟道使位线的负载均衡。
SSD控制器1200可通过多个沟道CH1至CHi连接至竖直存储器装置1100。例如，SSD控制器1200可包括一个或多个处理器1210、缓冲器存储器1220、ECC块1230、主机接口1250和非易失性存储器(NVM)接口1260。
缓冲器存储器1220可存储用于驱动SSD控制器1200的数据。缓冲器存储器1220可包括各自存储数据或命令的多条存储器线。ECC块1230可在写操作中计算将被编程的数据的错误校正码值，并且可在读操作中利用错误校正码值校正读数据的错误。在数据恢复操作中，ECC块1230可校正从非易失性存储器装置1100恢复的数据的错误。
在一些实施例中，竖直存储器装置和/或存储器系统可按照各种形式封装。
示例性实施例可被包括竖直存储器装置的各种电子装置采用。
在本领域中，按照常规做法，根据功能块、单元和/或模块，在附图中描述并示出实施例。本领域技术人员应该理解，通过可利用基于半导体的制造技术或者其它制造技术形成的诸如逻辑电路、分立的组件、微处理器、硬连线电路、存储器元件、布线连接等的电子(或光学)电路在物理上实现这些块、单元和/或模块。在通过微处理器或类似元件实现块、单元和/或模块的情况下，可利用软件(例如，微代码)来执行本文讨论的各种功能对它们进行编程并且可通过固件和/或软件可选地驱动它们。可替换地，各个块、单元和/或模块可通过专用硬件来实现，或者实现为用于执行一些功能的专用硬件与用于执行其它功能的处理器(例如，一个或多个编程的微处理器和关联电路)的组合。另外，在不脱离本文的范围的情况下，实施例的各个块、单元和/或模块可在物理上分为两个或更多个相互配合的和分立的块、单元和/或模块。此外，在不脱离本文的范围的情况下，实施例的块、单元和/或模块可在物理上组合为更多个复杂的块、单元和/或模块。
作为总结和回顾，在其中形成了具有多孔结构的沟道孔的竖直存储器装置中，形成在沟道孔中的存储器单元的特性可根据各个沟道孔与同其邻近的隔离区之间的距离而变化。
实施例可提供一种能够使连接至竖直沟道的位线的电特性均衡的竖直存储器装置。
实施例可提供一种制造能够使连接至竖直沟道的位线的电特性均衡的竖直存储器装置的方法。
当通过位线接触部分根据从子隔离区至位线的距离连接不同类型的竖直沟道时，位线的负载可通过在第一单元区和第二单元区中的每一个中将位线中的每一条连接至具有不同类型的至少两个竖直沟道来进行均衡。
本文已公开了示例实施例，虽然采用了特定术语，但是仅按照一般和描述性含义而非针对限制的目的使用和解释它们。在一些情况下，如本领域普通技术人员应该清楚的，除非另有说明，否则随着本申请的提交，结合特定实施例描述的特征、特性和/或元件可单独使用或者与结合其它实施例描述的特征、特性和/或元件联合使用。因此，本领域技术人员应该理解，在不脱离所附权利要求阐述的本发明的精神和范围的情况下，可作出各种形式和细节上的改变。

Claims (20)

1.一种竖直存储器装置，包括：
单元阵列，其包括在第二方向上彼此间隔开的多个单元区，所述多个单元区中的每个单元区包括规则排列的多个竖直沟道；
多条位线，其在所述第二方向上延伸，所述位线在与所述第二方向交叉的第一方向上彼此间隔开；以及
多个位线接触部分，其分别将所述多个竖直沟道与所述多条位线电连接，
其中，所述多个单元区中的每个单元区包括被构造为在所述第二方向上电隔离该单元区的子隔离区，所述子隔离区在所述第一方向上延伸，
其中，在所述单元区中的每一个中，所述多个竖直沟道根据在所述第二方向上与所述子隔离区相距的距离分为多个类型，并且
其中，所述多个位线接触部分被构造为将所述多条位线中的每条位线电连接至具有不同类型的至少两个竖直沟道。
2.根据权利要求1所述的竖直存储器装置，其中：
所述竖直沟道布置为沿着所述第一方向形成z字形排列，并且所述z字形排列在所述第二方向上重复。
3.根据权利要求2所述的竖直存储器装置，其中：
所述多个单元区中的每个单元区还包括至少一个伪沟道，并且所述多个竖直沟道和所述至少一个伪沟道布置为形成所述z字形排列。
4.根据权利要求3所述的竖直存储器装置，其中，所述至少一个伪沟道设置在所述多个单元区中的每个单元区的所述子隔离区中。
5.根据权利要求3所述的竖直存储器装置，其中，所述至少一个伪沟道具有与所述多个竖直沟道中的每个竖直沟道的构造相同的构造。
6.根据权利要求1所述的竖直存储器装置，其中：
所述单元阵列还包括至少一个隔离区，所述至少一个隔离区在所述第一方向上延伸，并且被构造为在所述第二方向上将所述多个单元区中的每个单元区电隔离，
所述多个单元区包括：
第一单元区，其被第一隔离区和第二隔离区隔离；以及
第二单元区，其被所述第二隔离区和第三隔离区隔离，
所述第一单元区包括被构造为在所述第二方向上隔离所述第一单元区的第一子隔离区，并且
所述第二单元区包括被构造为在所述第二方向上隔离所述第二单元区的第二子隔离区。
7.根据权利要求6所述的竖直存储器装置，其中：
所述多个竖直沟道中的第一竖直沟道设置在所述第一单元区上，并且布置为相对于所述第一子隔离区成轴对称；
所述多个竖直沟道中的第二竖直沟道设置在所述第二单元区上，并且布置为相对于所述第二子隔离区成轴对称；
所述第一竖直沟道和所述第二竖直沟道布置为相对于所述第二隔离区成轴对称，并且
至少一个第一伪沟道设置在所述第一单元区上，并且至少一个第二伪沟道设置在所述第二单元区上，并且所述至少一个第一伪沟道和所述至少一个第二伪沟道布置为相对于所述第二隔离区成轴对称。
8.根据权利要求7所述的竖直存储器装置，其中：
所述至少一个第一伪沟道设置在所述第一子隔离区上；
所述至少一个第二伪沟道设置在所述第二子隔离区上；
所述多个位线接触部分中的第一位线接触部分设置在所述第一单元区上和平行于所述第二方向的虚拟线上，并且布置为相对于所述第一子隔离区成点对称；
所述多个位线接触部分中的第二位线接触部分设置在所述第二单元区上和所述虚拟线上，并且布置为相对于所述第二子隔离区成点对称；并且
所述第一位线接触部分和所述第二位线接触部分布置为相对于所述第二隔离区成点对称。
9.根据权利要求8所述的竖直存储器装置，其中：
所述第一单元区还包括形成在所述至少一个第一伪沟道上的第一伪接触部分；并且
所述第二单元区还包括形成在所述至少一个第二伪沟道上的第二伪接触部分。
10.根据权利要求7所述的竖直存储器装置，其中：
所述至少一个第一伪沟道设置在所述第一子隔离区上；
所述至少一个第二伪沟道设置在所述第二子隔离区上；
所述多个位线接触部分中的第一位线接触部分设置在所述第一单元区上和平行于所述第二方向的虚拟线上，并且布置为相对于所述第一子隔离区成点对称；
所述多个位线接触部分中的第二位线接触部分设置在所述第二单元区上，并且布置为相对于所述第二子隔离区成轴对称；并且
所述虚拟线上的第一位线接触部分和第二位线接触部分布置为相对于所述第二隔离区成点对称。
11.根据权利要求10所述的竖直存储器装置，其中：
所述第一单元区还包括形成在所述至少一个第一伪沟道上的第一伪接触部分；并且
所述第二单元区还包括形成在所述至少一个第二伪沟道上的第二伪接触部分。
12.根据权利要求6所述的竖直存储器装置，其中：
所述多个竖直沟道中的第一竖直沟道设置在所述第一单元区上并且布置为相对于所述第一子隔离区成轴对称；
所述多个竖直沟道中的第二竖直沟道设置在所述第二单元区上并且布置为相对于所述第二子隔离区成轴对称；
所述第一竖直沟道和所述第二竖直沟道位于平行于所述第二方向的虚拟线上，并且布置为相对于所述第二隔离区成轴对称，并且
至少一个第一伪沟道设置在所述第一单元区上，并且至少一个第二伪沟道设置在所述第二单元区上，并且所述至少一个第一伪沟道和所述至少一个第二伪沟道布置为相对于所述第二隔离区和所述虚拟线成点对称。
13.根据权利要求12所述的竖直存储器装置，其中：
所述至少一个第一伪沟道设置在所述第一子隔离区上；
所述至少一个第二伪沟道设置在所述第二子隔离区上；
所述多个位线接触部分中的第一位线接触部分设置在所述第一单元区上和所述虚拟线上，并且布置为相对于所述第一子隔离区成点对称；
所述多个位线接触部分中的第二位线接触部分设置在所述第二单元区上和所述虚拟线上，并且布置为相对于所述第二子隔离区成点对称；并且
所述第一位线接触部分和所述第二位线接触部分布置为相对于所述第二隔离区成点对称。
14.根据权利要求13所述的竖直存储器装置，其中：
所述第一单元区还包括形成在所述至少一个第一伪沟道上的第一伪接触部分；并且
所述第二单元区还包括形成在所述至少一个第二伪沟道上的第二伪接触部分。
15.一种竖直存储器装置，包括：
单元阵列，其包括在第二方向上彼此间隔开的多个单元区，所述多个单元区中的每个单元区包括规则排列的多个竖直沟道和至少一个伪沟道；
多条位线，其在所述第二方向上与所述单元阵列交叉，所述位线在与所述第二方向交叉的第一方向上彼此间隔开；以及
多个位线接触部分，其被构造为分别将所述多个竖直沟道电连接至所述多条位线，
其中，所述多个竖直沟道根据在所述第二方向上与至少一个子隔离区相距的距离分为多个类型，所述至少一个子隔离区在所述第二方向上隔离所述单元区中的每一个，并且
其中，所述多个位线接触部分被构造为在所述单元区中的每一个中将所述多条位线中的每条位线电连接至具有不同类型的至少两个竖直沟道。
16.根据权利要求15所述的竖直存储器装置，其中，所述单元阵列还包括被构造为将所述单元区彼此隔离并且在所述第一方向上延伸的多个隔离区。
17.根据权利要求15所述的竖直存储器装置，其中：
设置在所述单元区中的每一个中的所述多个竖直沟道中的竖直沟道布置为沿着所述第一方向形成z字形排列，并且所述z字形排列在所述第二方向上重复，并且
所述多个竖直沟道和所述至少一个伪沟道布置为形成所述z字形排列。
18.一种制造竖直存储器装置的方法，所述竖直存储器装置包括：单元阵列，其包括在第一方向上彼此间隔开的多个单元区，所述多个单元区中的每个单元区包括规则排列的多个竖直沟道；多条位线，其在与所述第一方向交叉的第二方向上延伸，所述多条位线在所述第一方向上彼此间隔开；以及多个位线接触部分，其被构造为将所述多个竖直沟道与所述多条位线分别电连接，所述方法包括步骤：
设计所述竖直存储器装置的布局；
验证所述布局中的所述多条位线的负载是否均衡；
一旦验证所述位线的负载均衡，就制造用于所述竖直存储器装置的掩模；以及
利用所述掩模制造所述竖直存储器装置，
其中，所述多个竖直沟道根据在所述第二方向上与至少一个子隔离区相距的距离分为多个类型，所述至少一个子隔离区在所述第二方向上隔离所述单元区中的每一个，并且
其中，所述多个位线接触部分被构造为在所述单元区中的每一个中将所述多条位线中的每条位线电连接至具有不同类型的至少两个竖直沟道。
19.根据权利要求18所述的方法，其中，验证所述布局中的所述多条位线的负载是否均衡的步骤包括：
将所述多个竖直沟道分为所述多个类型；
排列所述多个位线接触部分以使得所述多条位线中的每条位线连接至具有不同类型的至少两个竖直沟道；以及
将所述多个竖直沟道分别连接至具有所述排列的所述多条位线，以验证所述多条位线的负载是否均衡。
20.根据权利要求18所述的方法，其中，所述子隔离区包括选择线切割区。
CN201811183812.9A 2017-10-11 2018-10-11 竖直存储器装置和制造竖直存储器装置的方法 Pending CN109659306A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170129762A KR102440227B1 (ko) 2017-10-11 2017-10-11 수직형 메모리 장치 및 수직형 메모리 장치의 제조 방법
KR10-2017-0129762 2017-10-11

Publications (1)

Publication Number Publication Date
CN109659306A true CN109659306A (zh) 2019-04-19

Family

ID=65817019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811183812.9A Pending CN109659306A (zh) 2017-10-11 2018-10-11 竖直存储器装置和制造竖直存储器装置的方法

Country Status (5)

Country Link
US (1) US10373972B2 (zh)
JP (1) JP7296706B2 (zh)
KR (1) KR102440227B1 (zh)
CN (1) CN109659306A (zh)
DE (1) DE102018108985B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112825320A (zh) * 2019-11-21 2021-05-21 爱思开海力士有限公司 半导体存储器装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446573B2 (en) * 2017-11-21 2019-10-15 Macronix International Co., Ltd. Semiconductor structure and method for forming the same
WO2020218809A1 (ko) 2019-04-22 2020-10-29 삼성전자 주식회사 3차원 플래시 메모리 및 그 동작 방법
KR102210326B1 (ko) * 2019-05-14 2021-02-01 삼성전자주식회사 U자 형태의 BICs 구조가 적용된 3차원 플래시 메모리 및 그 동작 방법
US20210241080A1 (en) * 2020-02-05 2021-08-05 Macronix International Co., Ltd. Artificial intelligence accelerator and operation thereof
KR20210144096A (ko) * 2020-05-21 2021-11-30 삼성전자주식회사 수직형 메모리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081393A (ko) * 2014-01-03 2015-07-14 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
CN106169476A (zh) * 2015-05-20 2016-11-30 三星电子株式会社 包括辅助位线的半导体装置
US9691907B1 (en) * 2016-07-06 2017-06-27 United Microelectronics Corp. Non-volatile memory device and manufacturing method thereof
CN107204341A (zh) * 2016-02-22 2017-09-26 三星电子株式会社 制造垂直存储器装置的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US7867831B2 (en) 2008-05-28 2011-01-11 Hynix Semiconductor Inc. Manufacturing method of flash memory device comprising gate columns penetrating through a cell stack
KR100985882B1 (ko) 2008-05-28 2010-10-08 주식회사 하이닉스반도체 플래시 메모리 소자 및 제조 방법
US8644046B2 (en) 2009-02-10 2014-02-04 Samsung Electronics Co., Ltd. Non-volatile memory devices including vertical NAND channels and methods of forming the same
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US9559216B2 (en) * 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
KR20130045050A (ko) 2011-10-25 2013-05-03 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자
US9129861B2 (en) 2012-10-05 2015-09-08 Samsung Electronics Co., Ltd. Memory device
US9219074B2 (en) 2014-01-17 2015-12-22 Macronix International Co., Ltd. Three-dimensional semiconductor device
US9219073B2 (en) 2014-01-17 2015-12-22 Macronix International Co., Ltd. Parallelogram cell design for high speed vertical channel 3D NAND memory
KR102108879B1 (ko) * 2013-03-14 2020-05-11 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법
KR102130558B1 (ko) * 2013-09-02 2020-07-07 삼성전자주식회사 반도체 장치
CN104659207B (zh) * 2013-11-19 2019-04-26 三星电子株式会社 存储装置
KR20160006866A (ko) * 2014-07-09 2016-01-20 삼성전자주식회사 반도체 장치 및 그 제조방법
US20160285630A1 (en) 2015-03-23 2016-09-29 Qualcomm Incorporated Private service identifiers in neighborhood aware networks
KR102421767B1 (ko) 2015-08-07 2022-07-18 삼성전자주식회사 반도체 소자
KR102634947B1 (ko) * 2016-08-18 2024-02-07 삼성전자주식회사 수직형 메모리 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150081393A (ko) * 2014-01-03 2015-07-14 삼성전자주식회사 수직 구조의 비휘발성 메모리 소자
CN106169476A (zh) * 2015-05-20 2016-11-30 三星电子株式会社 包括辅助位线的半导体装置
CN107204341A (zh) * 2016-02-22 2017-09-26 三星电子株式会社 制造垂直存储器装置的方法
US9691907B1 (en) * 2016-07-06 2017-06-27 United Microelectronics Corp. Non-volatile memory device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112825320A (zh) * 2019-11-21 2021-05-21 爱思开海力士有限公司 半导体存储器装置

Also Published As

Publication number Publication date
DE102018108985B4 (de) 2021-03-04
KR20190040592A (ko) 2019-04-19
KR102440227B1 (ko) 2022-09-05
US10373972B2 (en) 2019-08-06
JP7296706B2 (ja) 2023-06-23
US20190109149A1 (en) 2019-04-11
DE102018108985A1 (de) 2019-04-11
JP2019075559A (ja) 2019-05-16

Similar Documents

Publication Publication Date Title
CN109659306A (zh) 竖直存储器装置和制造竖直存储器装置的方法
CN109427397B (zh) 基于子块位置操作存储器装置的方法和相关存储器系统
US9361991B1 (en) Efficient scanning of nonvolatile memory blocks
US8966330B1 (en) Bad block reconfiguration in nonvolatile memory
CN105849811B (zh) 用于电荷俘获存储器的写入方法和系统
CN108417238A (zh) 检测存储器阵列中的错位并调整读取和验证定时参数
US9804785B2 (en) Nonvolatile memory adaptive to host boot up routine
CN109961819A (zh) 非易失性存储器装置及其操作方法以及包括其的存储装置
CN106157999A (zh) 包括虚设存储单元的半导体存储器件及其操作方法
CN104934433A (zh) 半导体器件
CN105074923A (zh) 三维存储器的互连
CN109791793A (zh) 均衡存储器单元的不同块的擦除深度
KR20150134494A (ko) 반도체 장치 및 이의 프로그램 방법
CN103632720A (zh) 非易失性存储装置和数据处理方法
CN109961820A (zh) 非易失性存储器装置和在其中编程的方法
KR102347181B1 (ko) 메모리 장치 및 그것을 포함하는 메모리 시스템
CN105122215A (zh) 三维存储器的适应性操作
KR102273185B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 구동 방법
KR102635683B1 (ko) 비휘발성 메모리 장치
CN110047548A (zh) 非易失性存储器装置及在其中执行擦除操作的方法
CN109841254A (zh) 非易失性存储设备及其编程方法
CN110473879A (zh) 竖直存储器件
CN114664354A (zh) 执行擦除操作以保持数据可靠性的存储器件
CN110390984A (zh) 存储器系统和存储器系统的操作方法
KR20170103469A (ko) 수직형 메모리 셀들을 포함하는 집적 회로의 레이아웃을 검증하기 위한 방법 및 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination