CN109217877B - 串行器和包括该串行器的存储装置 - Google Patents

串行器和包括该串行器的存储装置 Download PDF

Info

Publication number
CN109217877B
CN109217877B CN201810594948.2A CN201810594948A CN109217877B CN 109217877 B CN109217877 B CN 109217877B CN 201810594948 A CN201810594948 A CN 201810594948A CN 109217877 B CN109217877 B CN 109217877B
Authority
CN
China
Prior art keywords
data
output
storage
coupled
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810594948.2A
Other languages
English (en)
Other versions
CN109217877A (zh
Inventor
金在亨
A·阿克巴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN109217877A publication Critical patent/CN109217877A/zh
Application granted granted Critical
Publication of CN109217877B publication Critical patent/CN109217877B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/103—Read-write modes for single port memories, i.e. having either a random port or a serial port using serially addressed read-write data registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Mathematical Physics (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

串行器和包括该串行器的存储装置。一种数据输出装置包括：多个存储装置，所述多个存储装置并联联接以存储输入数据，并且具有预定深度的存储区；以及选择器，该选择器选择所述多个存储装置当中的任一个存储装置的输出。

Description

串行器和包括该串行器的存储装置
技术领域
示例性实施方式涉及用于存储装置的串行器。
背景技术
诸如计算机、移动电话和存储装置这样的电子装置可以包括其中集成有各种元件或电路的集成电路(IC)。集成电路中的每一个可以与一个或更多个外部电路或装置联接，并且包括用于通过接口与外部电路或装置连接的组件。例如，诸如存储装置这样的外围装置可以与存储控制器联接，由此组成存储系统。
通常，可以在存储系统中的存储装置和存储控制器之间发送/接收诸如数据、地址和命令这样的各种信号。因此，可在存储装置上执行诸如编程、读和擦除操作这样的各种操作。
存储装置可以包括：串行器，该串行器读取存储在存储单元阵列中的并行数据，将所读取的数据转换成串行数据，并且输出串行数据；以及解串器，该解串器执行对于串行器的逆操作。
发明内容
各种实施方式涉及串行器和包括该串行器的存储装置。
另外，各种实施方式涉及一种将从存储单元阵列输出的并行数据转换成串行数据并且输出该串行数据的串行器。
在一个实施方式中，一种数据输出装置可以包括：多个存储装置，所述多个存储装置并联联接以存储输入数据，并且具有预定深度的存储区；以及选择器，该选择器选择所述多个存储装置当中的任一个存储装置的输出。
在一个实施方式中，一种存储装置可以包括：多个存储体，所述多个存储体用于存储数据；第一串行器，该第一串行器从与一个存储体联接的第一数据线接收具有第一大小的第一并行数据，并且选择性地输出各自具有与所述第一大小的1/2对应的第二大小的第一串行数据和第二串行数据；第二串行器，该第二串行器从与另一个存储体联接的第二数据线接收具有所述第一大小的第二并行数据，并且选择性地输出各自具有所述第二大小的第三串行数据和第四串行数据；以及锁存电路，该锁存电路锁存所述第一串行器的输出和所述第二串行器的输出，并且输出具有所述第一大小的串行输出数据。所述第一串行器包括两个或更多个先进先出(FIFO)电路，所述两个或更多个FIFO电路各自包括：多个存储装置，所述多个存储装置并联联接以存储输入数据，并且具有预定深度的存储区；以及选择器，该选择器选择所述多个存储装置当中的任一个存储装置的输出。
附图说明
图1A和图1B是例示数据处理系统的框图。
图2是例示存储控制器的框图。
图3是例示存储系统的层级结构的框图。
图4是例示存储器晶片的框图。
图5是例示存储块的示意性电路图。
图6是例示存储装置的数据输出装置的框图。
图7是例示根据实施方式的存储装置的数据输出装置的示意性框图。
图8是例示根据实施方式的串行器的示意性框图。
图9是例示根据实施方式的单元先进先出(FIFO)电路的框图。
图10是例示根据实施方式的存储装置的示意性框图。
图11是例示根据实施方式的串行器装置的输入定时的定时图。
图12是例示根据本实施方式的串行器装置的输出定时的定时图。
图13是例示根据本实施方式的存储装置的数据输入定时的定时图。
图14是例示根据实施方式的双端口静态随机存取存储器(SRAM)单元的电路图。
图15是例示根据实施方式的存储装置的示意性电路图。
图16是例示根据实施方式的选择电路的示意性电路图。
具体实施方式
以下，将参照附图更详细地描述各种实施方式。然而，本发明可以按照不同的方式来实施并且不应该被理解为限于本文中阐述的实施方式。相反，提供这些实施方式，使得本公开将是彻底和完整的，并且将把本发明的范围充分传达给本领域的技术人员。在整个本公开中，在本发明的各个附图和实施方式中，相似的参考标号表示相似的部分。
图1A和图1B例示了数据处理系统。
参照图1A，数据处理系统10可以包括主机20和外围装置30。外围装置30可以从主机20接收命令CMD(或请求)，并且根据接收到的命令与主机20交换数据DATA。例如，主机20可以包括计算机、服务器、智能电话等，外围装置30可以包括移动或存储产品。
参照图1B，图1A中例示的外围装置30可以由存储系统35来实现。也就是说，数据处理系统10可以包括主机20和存储系统35。主机20可以包括诸如移动电话、MP3播放器和膝上型计算机这样的便携式电子装置或者诸如台式计算机、游戏机、TV和投影仪这样的膝上型计算机或电子装置。
可以响应于来自主机20的命令而访问存储系统35。换句话说，存储系统35可以被用作主机20的主存储装置或辅助存储装置。
存储系统35可以包括存储控制器100和存储装置200。存储控制器100可以响应于来自主机20的请求而执行对存储装置200的访问操作。例如，存储控制器100可以响应于来自主机20的写命令而将来自主机20的写数据存储在存储装置200中。又如，存储控制器100可以响应于来自主机20的读命令而读取存储在存储装置200中的数据，并且将所读取的数据传送到主机20。在各种实施方式中，存储装置200可以包括诸如动态随机存取存储器(DRAM)和静态RAM(SRAM)这样的易失性存储装置。在其它实施方式中，存储装置200可以包括诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、铁电RAM(FRAM)、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)和闪存存储器这样的非易失性存储装置。
图2例示了存储控制器的示例。例如，图2例示了图1B中例示的存储控制器100的配置。
参照图2，存储控制器100可以包括主机接口(I/F)电路110、处理器120、纠错码(ECC)电路130、电力管理单元(PMU)140、存储接口(I/F)电路150和存储器160。
主机I/F电路110可以处理从主机20接收的命令和数据。主机I/F电路110可以被配置成使存储控制器100能够通过各种接口协议当中的一种或更多种与主机20通信。
ECC电路130可以检测并纠正从存储装置(例如，图1B中例示的存储装置200)读取的数据中包含的错误。PMU 140可以向包括在存储控制器100中的组件提供电力，并且管理提供给组件的电力。
存储I/F电路150可以执行存储控制器100和存储装置200之间的接口连接。具体地，存储I/F电路150可以根据处理器120的控制来处理存储控制器100和存储装置200之间的命令和数据。例如，存储I/F电路150可以响应于来自主机20的写命令而将来自主机20的写数据传送到存储装置200，使得数据被存储在存储装置200中。又如，存储I/F电路150可以响应于来自主机20的读命令而接收从存储装置200读取的数据，并且将所读取的数据传送到主机20。
存储器160可以用作存储系统35和存储控制器100的工作存储器，并且存储与存储系统35和存储控制器100的操作相关的数据。例如，存储器160可以存储执行主机20和存储装置200之间的数据写操作和/或数据读操作所需的程序数据，并且存储写数据和/或读数据。存储器160可以用诸如SRAM或DRAM这样的易失性存储器来实现。
处理器120能够控制存储系统35的总体操作。例如，处理器20可以响应于来自主机20的写请求或读请求而控制对存储装置200的写操作和/或读操作。
图3例示了存储装置的层级结构。例如，图3例示了能够用作图1B中例示的存储装置200的诸如NAND型闪存存储器这样的非易失性存储装置的配置。
参照图3，存储装置200可以包括多个NAND芯片210-1和220-1、220-1和220-2、...、以及290-1和290-2。多个NAND芯片210-1和220-1、220-1和220-2、...、以及290-1和290-2可以通过多个通道CH1、CH2、...、CHk联接到存储控制器，例如，图1B中例示的存储控制器100。NAND芯片210-1和210-2可以通过通道CH1联接到存储控制器100，NAND芯片220-1和220-2可以通过通道CH2联接到存储控制器100，并且NAND芯片290-1和290-2可以通过通道CHk连接到存储控制器100。
NAND芯片210-1可以包括多个存储器晶片，例如，两个存储器晶片310和320。存储器晶片310可以包括多个存储平面311至314。存储平面中的每一个可以包括多个存储块(未例示)，并且每个存储块可以包括多个存储页(未例示)。
例如，存储器晶片310可以包括两个存储平面。每个存储平面可以包括1024个块，并且每个块可以包括512个页。
图4例示了存储器晶片，并且图5例示了存储块。例如，图4例示了图3中例示的存储器晶片310的配置。
参照图4，存储器晶片310可以包括含多个存储块411至419的存储单元阵列410、电压生成电路430、行解码器440、页缓冲器组450、列选择电路460、输入/输出电路470、通过/失败检查电路480和控制电路420。电压生成电路430、行解码器440、页缓冲器组450、列选择电路460、输入/输出电路470和通过/失败检查电路480可被配置为对选自存储块411至419的页中包括的存储单元进行的编程操作、读操作和测试操作，并且控制电路420可以控制电路元件430至480。
在NAND闪存存储装置的情况下，操作电路可以包括用作电压供应电路的电压生成电路430、行解码器440、页缓冲器组450、列选择电路460、输入/输出电路470和通过/失败检查电路480。存储单元阵列410可以包括多个存储块411至419。
图4例示了存储器晶片310包括与单个平面对应的组件。然而，存储器晶片310可以包括与多个平面中的每一个对应的组件。例如，当存储器晶片310包括两个平面时，存储器晶片310可以包括两个电压生成电路、两个行解码器、两个页缓冲器组、两个列选择电路、两个输入/输出电路和两个通过/失败检查电路。
参照图5，存储块可以包括联接在位线BL1至BLk和公共源线CSL之间的多个串ST1至STk。也就是说，串ST1到STk可以与对应的位线BL1至BLk联接，并且与公共源线CSL共同联接。串ST1可以包括具有与公共源线CSL联接的源极的源极选择晶体管SST、多个存储单元C10至C1n以及具有与位线BL1联接的漏极的漏极选择晶体管DST。存储单元C10至C1n可以串联联接在源极选择晶体管SST和漏极选择晶体管DST之间。源极选择晶体管SST的栅极可以与源极选择线SSL联接，存储单元C10到C1n的栅极可以分别与字线WL0到WLn联接，并且漏极选择晶体管DST的栅极可以与漏极选择线DSL联接。
在NAND闪存存储装置中，包括在存储块中的存储单元可以按物理页或逻辑页划分。例如，与一条字线WL0联接的存储单元C10至Ck0可以构成一个物理页PAGE0。与一条字线WL0联接的偶数存储单元Ce10至Cek0可以构成一个偶数物理页，奇数存储单元Co10至Cok0可以构成一个奇数物理页。此页可以被设置成程序或读操作的基本单元。在本实施方式中，将以与一条字线联接的存储单元构成一个物理页的情况为例进行描述。
返回参照图4和图5，控制电路420可以响应于通过输入/输出电路470从外部输入的命令信号CMD而输出用于执行编程操作、读操作或测试操作的内部命令信号CMDi，并且根据操作的类型来输出用于控制页缓冲器组450中包括的页缓冲器PB1至PBk的PB控制信号PB_SIGNALS。此外，控制电路420可以响应于通过输入/输出电路470从外部输入的地址信号ADD而输出行地址信号RADD和列地址信号CADD。
用作电压供应电路的电压生成电路430和行解码器440可以响应于来自控制电路420的内部命令信号CMDi而将用于存储单元的操作电压供应到所选择的存储单元块。电压生成电路430可以响应于来自控制电路420的内部命令信号CMDi而将存储单元的编程、读和测试操作所需的操作电压(例如，Vpgm、Vread和Vpass)输出到全局线。对于编程操作，电压生成电路430可以将编程电压Vpgm和通过电压Vpass输出到全局线，使得编程电压Vpgm被施加到所选择的页的存储单元并且通过电压Vpass被施加到未选择的存储单元。对于读操作，电压生成电路430可以将读电压Vread和通过电压Vpass输出到全局线，使得读电压Vread被施加到所选择的页的存储单元并且通过电压Vpass被施加到未选择的存储单元。在与数据存储相关的测试操作期间，电压生成电路430可以如在编程操作中一样输出编程电压Vpgm和通过电压Vpass。在与数据读取相关的测试操作期间，电压生成电路430可以如在读操作中一样输出读电压Vread和通过电压Vpass。
行解码器440可以响应于来自控制电路420的行地址信号RADD而将全局线与局部线DSL、WL0至WLn和SSL联接，使得从电压生成电路430输出到全局线的操作电压可以被传送到从存储单元阵列410中选择的存储块411至419的局部线DSL、WL0至WLn和SSL。因此，编程电压Vpgm或读电压Vread可以通过全局字线从电压生成电路430施加到与所选择的单元(例如，C01)联接的局部字线(例如，WL0)。另一方面，通过电压Vpass可以通过全局字线从电压生成电路430施加到与未选择的单元C11至Cn1联接的局部字线(例如，WL1至WLn)。在擦除操作期间，擦除电压Vera可以被施加到块中的全部存储单元。因此，可以通过编程电压Vpgm将数据存储在所选择的单元C01中，或者可以通过读电压Vread读取存储在所选择的单元C01中的数据。
页缓冲器组450可以包括通过位线BL1至BLk与存储单元阵列410联接的多个页缓冲器PB1至PBk。响应于来自控制电路420的PB控制信号PB_SIGNALS，页缓冲器组450中的页缓冲器PB1至PBk可以根据输入数据对位线BL1至BLk进行选择性预充电，以便将数据存储在存储单元C10至Ck0中，或者感测位线BL1至BLk的电压，以便从存储单元C10至Ck0读取数据。
例如，当编程数据(例如，数据“0”)被输入页缓冲器PB1以将程序数据存储在存储单元C01中时，页缓冲器PB1可以在编程操作期间将程序许可电压(例如，地电压)施加到其中将存储编程数据的存储单元C01的位线BL1。结果，存储单元C01的阈值电压可以按在编程操作期间施加到字线WL0的编程电压Vpgm和施加到位线BL1的编程许可电压而上升。此外，当擦除数据(例如，数据“1”)被输入页缓冲器PB1以便将擦除数据存储在存储单元C01中时，页缓冲器PB1可以在编程操作期间将程序禁止电压(例如，供应电压)施加到其中将存储擦除数据的存储单元C01的位线BL1。结果，虽然在编程操作期间编程电压Vpgm被施加到字线WL0，但是存储单元C01的阈值电压的上升可能因施加到位线BL1的编程禁止电压而被阻止。因为存储单元具有不同的阈值电压，所以不同的数据可被存储在存储单元中。
在读操作期间，页缓冲器组450可以对所选择的所有位线(例如，BL1至BLk)进行预充电。当读电压Vread被从电压生成电路430和行解码器440施加到所选择的字线WL0时，其中存储有程序数据的存储单元的位线可以保持预充电状态，并且其中存储有擦除数据的存储单元的位线可以被放电。页缓冲器组450可以感测位线BL1至BLk的电压变化，并且锁存与感测结果对应的存储单元的数据。
列选择电路460可以响应于从控制电路420输出的列地址信号CADD而选择包括在页缓冲器组450中的页缓冲器PB1至PBk。也就是说，列选择电路460可以响应于列地址信号CADD而将数据依次传送到页缓冲器PB1至PBk，以便将数据存储在存储单元中。此外，列选择电路460可以响应于列地址信号CADD而依次选择页缓冲器PB1至PBk，使得能够通过读操作将锁存在页缓冲器PB1至PBk中的存储单元的数据输出到外部。
输入/输出电路470可以根据控制电路420的控制将数据传送到列选择电路460，以便将数据输入页缓冲器组450，该数据是在编程操作期间从外部输入以便被存储在存储单元中的。当列选择电路460根据上述方法将数据从输入/输出电路470传送到页缓冲器组450的页缓冲器PB1至PBk时，页缓冲器PB1至PBk可以将数据存储在其锁存电路中。此外，在读操作期间，输入/输出电路470可以将数据输出到外部，该数据是通过列选择电路460从页缓冲器组450的页缓冲器PB1至PBk传送的。
通过/失败检查电路480可以响应于在编程操作之后执行的编程验证操作期间从相应的页缓冲器PB1至PBk输出的比较结果信号PF[1]至PF[k]而输出通过/失败信号PF_SIGNAL。具体地，在编程验证操作期间，通过/失败检查电路480可将存储单元的阈值电压与目标电压进行比较，并且将结果值锁存在页缓冲器PB1至PBk的内部锁存电路中。锁存的比较结果信号PF[1]至PF[k]可以被输出到通过/失败检查电路480。通过/失败检查电路480可以响应于比较结果信号PF[1]至PF[k]而将通过/失败信号PF_SIGNAL输出到控制电路420，通过/失败信号PF_SIGNAL指示是否已经完成了编程操作。控制电路420可以响应于通过/失败信号PF_SIGNAL而确定其中存储有编程数据的存储单元当中是否存在阈值电压低于目标电压的存储单元。根据确定结果，控制电路420可以决定是否再次执行编程操作。
上述存储装置可以包括：串行器，该串行器读取存储在存储单元阵列410中的并行数据，将所读取的数据转换成串行数据，并且输出串行数据；以及解串器，该解串器执行对于串行器的逆操作。串行器可以被包括在存储装置的数据输出路径中，并且解串器可以被包括在存储装置的数据输入路径中。
图6例示了存储装置的数据输出装置600。
参照图6，数据输出装置600可以包括存储单元阵列610、感测电路620、输出控制电路630、串行器640和输出驱动器650。例如，数据输出设备600可以用作用于诸如动态随机存取存储器(DRAM)这样的易失性存储器的数据输出装置或用于诸如闪存存储器这样的非易失性存储器的数据输出装置。
存储单元阵列610可以包括作为用于存储数据的组件的多个存储单元。当数据输出装置600是DRAM时，存储单元阵列610可以包括彼此交叉的多条字线和位线以及多个存储体。
感测电路620可以感测特定位线的电压，以便读取存储在存储单元阵列610的特定区域中的数据。输出控制电路630可以输出作为感测电路620感测到的数据的读数据。输出控制电路630可以通过特定数据线输出具有预定大小的读数据。例如，输出控制电路630可以通过全局数据线输出16位并行数据。
串行器640可以从输出控制电路630接收并行数据，将接收到的并行数据转换成串行数据，并且输出串行数据。例如，串行器640可以将16位并行数据转换成高8位串行数据和低8位串行数据，并且输出串行数据。
输出驱动器650可以从串行器640接收串行数据，并且驱动数据焊盘DQ来输出接收到的串行数据。例如，输出驱动器650可以依次排列从串行器640接收的高8位串行数据和低8位串行数据，并且将排列后的16位串行数据输出到数据焊盘DQ。
图7例示了根据实施方式的存储装置的数据输出装置700。
参照图7，数据输出装置700可以读取存储在多个存储体(例如，四个存储体)中的数据，并且输出所读取的数据。为了进行该操作，数据输出装置700可以包括存储体710、感测电路720、输出控制电路730、串行器750、锁存电路760和输出驱动器770。然而，数据输出装置700不限于这种配置。数据输出装置700还可以包括联接在输出控制电路730和串行器750之间的全局数据中继器740。
具体地，数据输出装置700可以包括高速缓冲器711、感测放大器721、输出控制电路731、中继器741和串行器751，该高速缓冲器711、感测放大器721、输出控制电路731、中继器741和串行器751是用于读取存储在作为第一存储体的存储体0中的数据并且输出所读取的数据的组件。数据输出装置700可以包括高速缓存缓冲器712、感测放大器722、输出控制电路732、中继器742和串行器752，该高速缓存缓冲器712、感测放大器722、输出控制电路732、中继器742和串行器752是用于读取存储在作为第二存储体的存储体1中的数据并且输出所读取的数据的组件。数据输出装置700可以包括高速缓存缓冲器713、感测放大器723、输出控制电路733、中继器743和串行器753，该高速缓存缓冲器713、感测放大器723、输出控制电路733、中继器743和串行器753是用于读取存储在作为第三存储体的存储体2中的数据并且输出所读取的数据的组件。数据输出装置700可以包括高速缓存缓冲器714、感测放大器724、输出控制电路734、中继器744和串行器754，该高速缓存缓冲器714、感测放大器724、输出控制电路734、中继器744和串行器754是用于读取存储在作为第四存储体的存储体3中的数据并且输出所读取的数据的组件。然而，数据输出装置700不限于上述配置。
感测放大器721可以感测特定位线的电压，以便读取存储在存储体0的高速缓存缓冲器711中的数据。输出控制电路731可以输出作为感测放大器721感测到的数据的读数据。输出控制电路731可以控制读数据，以通过特定数据线输出具有预定大小的数据。例如，输出控制电路731可以通过全局数据线输出16位并行数据GDL_OUT_B0<15:0>。中继器741可以在特定数据线上转发从输出控制电路731输出的读数据，并且将所读取的数据提供到串行器751。串行器751可以通过中继器741从输出控制电路731接收并行数据，将接收到的并行数据转换成串行数据，并且输出串行数据。例如，串行器751可以接收具有第一大小(例如，16位)的并行数据，将接收到的并行数据转换成各自具有与第一大小的1/2对应的第二大小(例如，8位)的高位串行数据和低位串行数据，并且选择性地输出高位串行数据和低位串行数据。也就是说，串行器751可以将8N大小的数据转换成4N大小的数据，并且输出4N大小的数据。
感测放大器722可以感测特定位线的电压，以便读取存储在存储体1的高速缓存缓冲器712中的数据。输出控制电路732可以输出作为感测放大器722感测到的数据的读数据。输出控制电路732可以控制读数据，以通过特定数据线输出具有预定大小的数据。例如，输出控制电路732可以通过全局数据线输出16位并行数据GDL_OUT_B1<15:0>。中继器742可以在特定数据线上转发从输出控制电路732输出的读数据，并且将所读取的数据提供到串行器752。串行器752可以通过中继器742从输出控制电路732接收并行数据，将接收到的并行数据转换成串行数据，并且输出串行数据。例如，串行器752可以接收具有第一大小(例如，16位)的并行数据，将接收到的并行数据转换成各自具有与第一大小的1/2对应的第二大小(8位)的高位串行数据和低位串行数据，并且选择性地输出高位串行数据和低位串行数据。也就是说，串行器752可以将8N大小的数据转换成4N大小的数据，并且输出4N大小的数据。
感测放大器723可以感测特定位线的电压，以便读取存储在存储体2的高速缓存缓冲器713中的数据。输出控制电路733可以输出作为感测放大器723感测到的数据的读数据。输出控制电路733可以控制读数据，以通过特定数据线输出具有预定大小的数据。例如，输出控制电路733可以通过全局数据线输出16位并行数据GDL_OUT_B2<15:0>。中继器743可以在特定数据线上转发从输出控制电路733输出的读数据，并且将所读取的数据提供到串行器753。串行器753可以通过中继器743从输出控制电路733接收并行数据，将接收到的并行数据转换成串行数据，并且输出串行数据。例如，串行器753可以接收具有第一大小(例如，16位)的并行数据，将接收到的并行数据转换成各自具有与第一大小的1/2对应的第二大小(8位)的高位串行数据和低位串行数据，并且选择性地输出高位串行数据和低位串行数据。也就是说，串行器753可以将8N大小的数据转换成4N大小的数据，并且输出4N大小的数据。
感测放大器724可以感测特定位线的电压，以便读取存储在存储体3的高速缓存缓冲器714中的数据。输出控制电路734可以输出作为感测放大器724感测到的数据的读数据。输出控制电路734可以控制读数据，以通过特定数据线输出具有预定大小的数据。例如，输出控制电路734可以通过全局数据线输出16位并行数据GDL_OUT_B3<15:0>。中继器744可以在特定数据线上转发从输出控制电路734输出的读数据，并且将所读取的数据提供到串行器754。串行器754可以通过中继器744从输出控制电路734接收并行数据，将接收到的并行数据转换成串行数据，并且输出串行数据。例如，串行器754可以接收具有第一大小(例如，16位)的并行数据，将接收到的并行数据转换成各自具有与第一大小的1/2对应的第二大小(8位)的高位串行数据和低位串行数据，并且选择性地输出高位串行数据和低位串行数据。也就是说，串行器754可以将8N大小的数据转换成4N大小的数据，并且输出4N大小的数据。
锁存电路760可以包括第一锁存电路761和第二锁存电路762。第一锁存电路761可以锁存第一串行器751的输出和第三串行器753的输出，并且输出第一大小的第一串行输出数据。例如，第一锁存电路761可以接收并锁存从第一串行器751选择性输出的数据DOUT_B0<7:0>和DOUT_B0<15:8>，接收并锁存从第三串行器753选择性输出的数据DOUT_B2<7:0>和DOUT_B2<15:8>，并且输出第一大小的第一串行输出数据DOUT_B02<15:0>。
第二锁存电路762可以锁存第二串行器752的输出和第四串行器754的输出，并且输出第一大小的第二串行输出数据。例如，第二锁存电路762可以接收并锁存从第二串行器752选择性输出的数据DOUT_B1<7:0>和DOUT_B1<15:8>，接收并锁存从第四串行器754选择性输出的数据DOUT_B3<7:0>和DOUT_B3<15:8>，并且输出第一大小的第二串行输出数据DOUT_B13<15:0>。
在从第一锁存电路761输出的第一串行输出数据DOUT_B02<15:0>当中，低位数据<7:0>和高位数据<15:8>可以分别通过输出驱动器770的第一驱动器771和第二驱动器772输出到输出端子。第一驱动器771可以在第一时间点将低位数据<7:0>同步并且驱动输出端子(例如，数据焊盘DQ)以输出同步数据，并且第二驱动器772可以在第二时间点将高位数据<15:8>同步并且驱动输出端子(例如，数据焊盘DQ)以输出同步数据。例如，第一驱动器771在预定时钟(例如，RE时钟)的上升沿将低位数据<7:0>同步，并且第二驱动器772可以在预定时钟的下降沿将高位数据<15:8>同步。也就是说，第一驱动器771可以接收包括在第一串行输出数据DOUT_B02<15:0>中的第二大小的低位数据<7:0>，并且在预定时钟的第一沿将低位数据<7:0>作为输出数据DOUT_R_B02<7:0>输出。类似地，第二驱动器772可以接收包括在第一串行输出数据DOUT_B02<15:0>中的第二大小的高位数据<15:8>，并且在预定时钟的第二沿将高位数据<15:8>作为输出数据DOUT_F_B02<15:8>输出。
在从第二锁存电路762输出的第二串行输出数据DOUT_B13<15:0>当中，低位数据<7:0>和高位数据<15:8>可以分别通过输出驱动器770的第三驱动器773和第四驱动器774输出到输出端子。第三驱动器773可以在第一时间点将低位数据<7:0>同步并且驱动输出端子(例如，数据焊盘DQ)以输出同步数据，并且第四驱动器774可以在第二时间点将高位数据<15:8>同步并且驱动输出端子(例如，数据焊盘DQ)以输出同步数据。例如，第三驱动器773可以在预定时钟(例如，RE时钟)的上升沿将低位数据<7:0>同步，并且第四驱动器774可以在预定时钟的下降沿将高位数据<15:8>同步。也就是说，第三驱动器773可以接收包括在第二串行输出数据DOUT_B13<15:0>中的第二大小的低位数据<7:0>，并且在预定时钟的第一沿将低位数据<7:0>作为输出数据DOUT_R_B13<7:0>输出。类似地，第四驱动器774可以接收包括在第二串行输出数据DOUT_B13<15:0>中的第二大小的高位数据<15:8>，并且在预定时钟的第二沿将高位数据<15:8>作为输出数据DOUT_F_B13<15:8>输出。
图8例示了根据实施方式的串行器装置800。
参照图8，串行器装置800可以包括多个串行器810至840以及锁存电路850和860。例如，串行器810至840可以分别对应于图7中例示的串行器751至754，并且锁存电路850和860可以分别对应于图7中例示的锁存电路761和762。
第一串行器810可以包括第一FIFO电路812和第二FIFO电路814。第一FIFO电路812可以接收包括在第一大小(例如，16位)的第一并行数据DL_B0<0:15>中的第二大小(例如，8位)的低位数据DL_B0_LB<0:7>，根据FIFO方法来存储接收到的数据，然后将所存储的数据作为第一串行数据DL_B0_LB<0:7>输出。第二FIFO电路814可以接收包括在第一大小(例如，16位)的第一并行数据DL_B0<0:15>中的第二大小(例如，8位)的高位数据DL_B0_HB<8:15>，根据FIFO方法来存储接收到的数据，并且将所存储的数据作为第二串行数据DL_B0_HB<8:15>输出。
第三串行器830可以包括第一FIFO电路832和第二FIFO电路834。第一FIFO电路832可以接收包括在第一大小(例如，16位)的第一并行数据DL_B2<0:15>中的第二大小(例如，8位)的低位数据DL_B2_LB<0:7>，根据FIFO方法来存储接收到的数据，然后将所存储的数据作为第一串行数据DL_B2_LB<0:7>输出。第二FIFO电路834可以接收包括在第一大小(例如，16位)的第一并行数据DL_B2<0:15>中的第二大小(例如，8位)的高位数据DL_B2_HB<8:15>，根据FIFO方法来存储接收到的数据，并且将所存储的数据作为第二串行数据DL_B2_HB<8:15>输出。
第一锁存电路850可以锁存第一串行器810的输出和第三串行器830的输出，并且输出第一大小的第一串行输出数据DL_B02_LB_HB<0:15>。
第二串行器820可以包括第一FIFO电路822和第二FIFO电路824。第一FIFO电路822可以接收包括在第一大小(例如，16位)的第一并行数据DL_B1<0:15>中的第二大小(例如，8位)的低位数据DL_B1_LB<0:7>，根据FIFO方法来存储接收到的数据，然后将所存储的数据作为第一串行数据DL_B1_LB<0:7>输出。第二FIFO电路824可以接收包括在第一大小(例如，16位)的第一并行数据DL_B1<0:15>中的第二大小(例如，8位)的高位数据DL_B1_HB<8:15>，根据FIFO方法来存储接收到的数据，然后将所存储的数据作为第二串行数据DL_B1_HB<8:15>输出。
第四串行器840可以包括第一FIFO电路842和第二FIFO电路844。第一FIFO电路842可以接收包括在第一大小(例如，16位)的第一并行数据DL_B3<0:15>中的第二大小(例如，8位)的低位数据DL_B3_LB<0:7>，根据FIFO方法来存储接收到的数据，然后将所存储的数据作为第一串行数据DL_B3_LB<0:7>输出。第二FIFO电路844可以接收包括在第一大小(例如，16位)的第一并行数据DL_B3<0:15>中的第二大小(例如，8位)的高位数据DL_B3_HB<8:15>，根据FIFO方法来存储接收到的数据，然后将所存储的数据作为第二串行数据DL_B3_HB<8:15>输出。
第二锁存电路860可以锁存第二串行器820的输出和第四串行器840的输出，并且输出第一大小的第二串行输出数据DL_B13_LB_HB<0:15>。
图9例示了根据实施方式的单元FIFO电路900。例如，单元FIFO电路900可以对应于被包括在图8中例示的串行器装置800中所包括的串行器810至840中的FIFO电路812、814、822、824、832、834、842和844中的任一个。
参照图9，单元FIFO电路900可以包括多个存储装置911至914和用作选择器的复用器(MUX)920。多个存储装置911至914可以并联连接以存储输入数据，并且具有预定深度的存储区。在各种实施方式中，多个存储装置911至914可以具有深度为16的存储区，并且存储装置911至914中的每一个可以具有深度为4的存储区。
存储装置911可以接收1位数据，并且输出输出数据QOUTB_INT<0>。存储装置912可以接收1位数据，并且输出输出数据QOUTB_INT<1>。存储装置913可以接收1位数据，并且输出输出数据QOUTB_INT<2>。存储装置914可以接收1位数据，并且输出输出数据QOUTB_INT<3>。
复用器920可以选择多个存储装置911至914当中的任一个存储装置的输出。在各种实施方式中，复用器920可以与多个存储装置911至914联接，以便接收存储装置911至914的输出，响应于体选择信号BANK_SELECT而选择存储装置911至914的输出中的任一个，并且将所选择的输出作为数据POUT_B<0:3>输出。
图10例示了根据实施方式的存储装置1000。例如，存储装置1000可以对应于图9中例示的多个存储装置911至914中的任一个。
参照图10，存储装置1000可以包括多个双端口静态随机存取存储器(SRAM)1010和输出电路1020。在各种实施方式中，多个双端口SRAM 1010可以包括四个双端口SRAM 1011至1014。多个双端口SRAM 1010可以接收输入数据PIN<3:0>，存储接收到的数据，并且将所存储的数据作为输出数据POUT<3:0>输出。
输出电路1020可以控制来自多个双端口SRAM 1010的输出数据POUT<3:0>，使得输出数据POUT<3:0>的输出在预充电之后得以保持。为了进行该操作，输出电路1020可以包括作为用于预充电操作的组件的晶体管和作为用于保持输出数据的输出的组件的保持器，该保持器包括以锁存器类型彼此联接的两个反相器。
图11例示了根据本实施方式的串行器装置的输入定时。例如，图11中例示的定时可以指示输入到包括在图7中例示的数据输出装置700中的串行器750的数据的定时。
参照图11，GDL_OUT_B0<0:15>表示图7的串行器751的输入数据，GDL_OUT_B1<0:15>表示图7的串行器752的输入数据，GDL_OUT_B2<0:15>表示图7的串行器753的输入数据并且GDL_OUT_B3<0:15>表示图7的串行器754的输入数据。
可以通过控制信号PINB_B0<0>、PINB_B1<0>、PINB_B2<0>和PINB_B3<0>来控制数据的输入定时。响应于控制信号PINB_B0<0>，数据GDL_OUT_B0<0:15>可以被输入到串行器751。响应于控制信号PINB_B1<0>，数据GDL_OUT_B1<0:15>可以被输入到串行器752。响应于控制信号PINB_B2<0>，数据GDL_OUT_B2<0:15>可以被输入到串行器753。响应于控制信号PINB_B3<0>，数据GDL_OUT_B3<0:15>可以被输入到串行器754。可以通过图7中例示的输出控制电路730来生成控制信号PINB_B0<0>、PINB_B1<0>、PINB_B2<0>和PINB_B3<0>。
可以从存储体0输出包括在数据GDL_OUT_B0<0:15>中的数据D0和D1。可以从存储体1输出包括在数据GDL_OUT_B1<0:15>中的数据D2和D3。可以从存储体2输出包括在数据GDL_OUT_B2<0:15>中的数据D4和D5。可以从存储体3输出包括在数据GDL_OUT_B3<0:15>中的数据D6和D7。可以从存储体0输出包括在数据GDL_OUT_B0<0:15>中的数据D8和D9。可以从存储体1输出包括在数据GDL_OUT_B1<0:15>中的数据D10和D11。可以从存储体2输出包括在数据GDL_OUT_B2<0:15>中的数据D12和D13。可以从存储体3输出包括在数据GDL_OUT_B3<0:15>中的数据D14和D15。
图12例示了根据本实施方式的串行器装置的输出定时。例如，当图7中例示的串行器750或图8中例示的串行器装置800包括图9中例示的单元FIFO电路900和图10中例示的存储装置1000时，图12中例示的定时可以指示从图7中例示的锁存电路760或图8中例示的锁存电路850和860输出的数据的定时。
参照图12，预充电控制信号PRECHARGE_POUT_B0<0>、PRECHARGE_POUT_B1<0>、PRECHARGE_POUT_B2<0>和PRECHARGE_POUT_B3<0>可以被提供到图10中例示的输出电路1020。预充电控制信号是用于控制来自图10中例示的多个双端口SRAM 1010的输出数据以使得输出数据在预充电之后被输出的信号。响应于预充电控制信号PRECHARGE_POUT_B0<0>，来自双端口SRAM 1010的输出数据POUT_B0<0>可以在预充电之后被输出。响应于预充电控制信号PRECHARGE_POUT_B1<0>，来自双端口SRAM 1010的输出数据POUT_B1<0>可以在预充电之后被输出。响应于预充电控制信号PRECHARGE_POUT_B2<0>，来自双端口SRAM 1010的输出数据POUT_B2<0>可以在预充电之后被输出。响应于预充电控制信号PRECHARGE_POUT_B3<0>，来自双端口SRAM 1010的输出数据POUT_B3<0>可以在预充电之后被输出。
可以从图9中例示的存储装置911至914输出输出数据POUT_B0<0>、POUT_B1<0>、POUT_B2<0>和POUT_B3<0>。可以分别响应于控制信号POUT_SEL_B0<0>、POUT_SEL_B1<0>、POUT_SEL_B2<0>和POUT_SEL_B3<0>而输出输出数据POUT_B0<0>、POUT_B1<0>、POUT_B2<0>和POUT_B3<0>。控制信号POUT_SEL_B0<0>、POUT_SEL_B1<0>、POUT_SEL_B2<0>和POUT_SEL_B3<0>可以对应于图9中例示的体选择信号BANK_SELECT。
GDL_OUT_B02<0:15>和GDL_OUT_B13<0:15>表示从图7中例示的锁存电路760或图8中例示的锁存电路850和860输出的数据。当输出数据POUT_B0<0>、POUT_B1<0>、POUT_B2<0>和POUT_B3<0>以及控制信号POUT_SEL_B0<0>、POUT_SEL_B1<0>、POUT_SEL_B2<0>和POUT_SEL_B3<0>都处于逻辑高电平时，可以输出输出数据。
可以从存储体0输出包括在数据GDL_OUT_B02<0:15>中的数据D0和D1。可以从存储体1输出包括在数据GDL_OUT_B13<0:15>中的数据D2和D3。可以从存储体2输出包括在数据GDL_OUT_B02<0:15>中的数据D4和D5。可以从存储体3输出包括在数据GDL_OUT_B13<0:15>中的数据D6和D7。可以从存储体0输出包括在数据GDL_OUT_B02<0:15>中的数据D8和D9。可以从存储体1输出包括在数据GDL_OUT_B13<0:15>中的数据D10和D11。可以如上所述通过数据焊盘DQ的输出端子输出此输出数据。
图13例示了根据本实施方式的存储装置的数据输入定时。例如，图13中例示的定时可以包括要写入到存储装置的特定存储区(例如，存储体)的数据被输入并处理的定时。
参照图13，通过数据焊盘DQ输入的数据D0至D15可以被分成两组奇数数据和偶数数据，然后进行排列。也就是说，输入数据D0至D15可以被分成特定时钟的上升沿处的数据D0、D2、D4、D6、...、D14和特定时钟的下降沿处的数据D1、D3、D5、D7、...、D15，然后进行排列。
然后，2N大小的数据可以被解串成4N大小的数据。因此，可以生成数据DL_EVEN_LB<7:0>、DL_EVEN_HB<15:8>、DL_ODD_LB<7:0>和DL_ODD_HB<15:8>。
然后，4N大小的数据可以被解串成8N大小的数据。因此，可以生成数据GDL_IN_B0<0:15>、GDL_IN_B1<0:15>、GDL_IN_B2<0:15>和GDL_IN_B3<0:15>。
图14例示了根据实施方式的双端口静态随机存取存储器(SRAM)单元1400。例如，双端口SRAM单元1400可以对应于图10中例示的双端口SRAM 1011、1012、1013和1014中的任一个。
参照图14，双端口SRAM单元1400可以包括晶体管M1至M8。晶体管M1至M4可以构成具有节点N1和N2的存储电路。晶体管M5和M6可以构成与节点N1和N2联接的写端口电路。晶体管M7和M8可以构成与节点N1和N2联接的读端口电路。在各种实施方式中，晶体管M1和M2可以用PMOS晶体管来实现，晶体管M3至M8可以用NMOS晶体管来实现。
存储电路的晶体管M1和M3可以联接在电源电压端子VCC和接地端子VSS之间。晶体管M1可以包括与电源电压端子VCC联接的第一端子(例如，源极)、第二端子(例如，栅极)和第三端子(例如，漏极)。晶体管M3可以包括与晶体管M1的第三端子联接的第一端子(例如，漏极)、与晶体管M1的第二端子联接的第二端子(例如，栅极)和与接地端子VSS联接的第三端子(例如，源极)。晶体管M1的第二端子和晶体管M3的第二端子可以与节点N1联接。晶体管M1的第三端子和晶体管M3的第一端子可以与节点N2联接。
晶体管M2和M4可以联接在电源电压端子VCC和接地端子VSS之间。晶体管M2可以包括与电源电压端子VCC联接的第一端子(例如，源极)、第二端子(例如，栅极)和第三端子(例如，漏极)。晶体管M4可以包括与晶体管M2的第三端子联接的第一端子(例如，漏极)、与晶体管M2的第二端子联接的第二端子(例如，栅极)和与接地端子VSS联接的第三端子(例如，源极)。晶体管M2的第二端子和晶体管M4的第二端子可以与节点N2联接。晶体管M2的第三端子和晶体管M4的第一端子可以与节点N1联接。
晶体管M2的第三端子和晶体管M4的第一端子可以联接到与晶体管M1的第二端子和晶体管M3的第二端子联接的节点N1。晶体管M1的第三端子和晶体管M3的第一端子可以联接到与晶体管M2的第二端子和晶体管M4的第二端子联接的节点N2。
晶体管M1和M3可以形成一个反相器，并且晶体管M2和M4可以形成另一个反相器。也就是说，晶体管M1至M4可以形成包括两个交叉联接的反相器的锁存器。
晶体管M1的第三端子和晶体管M3的第一端子可以联接为形成数据节点N1。晶体管M2的第三端子和晶体管M4的第一端子可以联接为形成数据节点N2。
写端口电路的晶体管M5可以用作节点N1和数据线DLB之间的传输门，并且晶体管M6可以用作节点N2和数据线DL之间的传输门。
晶体管M5可以包括第一端子(例如，源极)、第二端子(例如，栅极)和第三端子(例如，漏极)。晶体管M5的第一端子可以与节点N1联接。晶体管M5的第二端子可以与线WRT_SEL联接。晶体管M5的第三端子可以与数据线DLB联接。晶体管M6可以包括第一端子(例如，源极)、第二端子(例如，栅极)和第三端子(例如，漏极)。晶体管M6的第一端子可以与节点N2联接。晶体管M6的第二端子可以与线WRT_SEL联接。晶体管M6的第三端子可以与数据线DL联接。
在各种实施方式中，数据线对DL和DLB可以对应于写位线，并且线WRT_SEL可以对应于写字线。例如，当存储单元阵列包括具有与SRAM单元1400相同的配置的多个存储单元时，用于写的位线对BLB和BL可以与存储单元阵列的列内的存储单元的晶体管M5和M6的漏极联接，并且用于写的字线WL可以与存储单元阵列的行内的存储单元的晶体管M5和M6的栅极联接。
在SRAM单元1400的写操作期间，待写入SRAM单元1400的数据可以被施加到数据线对DL和DLB。当线WRT_SEL被启用时，晶体管M5和M6可以导通。因此，数据线对DL和DLB的数据可以被传送并写入到存储电路中包含的节点N1和N2。
读端口电路的晶体管M7和M8可以用作数据线QOUT和存储电路的节点N1之间的传输门。
晶体管M7可以包括第一端子(例如，漏极)、第二端子(例如，栅极)和第三端子(例如，源极)。晶体管M7的第二端子可以与节点N1联接。晶体管M7的第三端子可以与接地端子VSS联接。晶体管M8可以包括第一端子(例如，源极)、第二端子(例如，栅极)和第三端子(例如，漏极)。晶体管M8的第一端子可以与晶体管M7的第一端子联接。晶体管M8的第二端子可以与线RD_SEL联接。晶体管M8的第三端子可以与数据线QOUT联接。
在各种实施方式中，数据线QOUT可以用作读位线，并且线RD_SEL可以用作读字线。例如，当存储单元阵列包括具有与SRAM单元1400相同的配置的多个存储单元时，用于读的位线BL可以与存储单元阵列的列内的存储单元的晶体管M8的漏极联接，并且用于读的字线WL可以与存储单元阵列的行内的存储单元的晶体管M8的栅极联接。
在SRAM单元1400的读操作期间，可以用特定电平(例如，逻辑“1”或“高(H)”)对数据线QOUT进行充电。当线RD_SEL被启用时，晶体管M8可以导通。存储在节点N1中的数据可以使晶体管M7导通或截止。例如，当高电平值被存储在节点N1中时，晶体管N7可以导通。因此，导通的晶体管M7和M8可以使数据线QOUT具有晶体管M7的源极端子的基准电压VSS或低电平逻辑值，数据线QOUT用作读位线。也就是说，晶体管M7和M8可以执行下拉操作。
另一方面，当低电平值被存储在节点N1中时，晶体管N7可以截止，并因此作为开路进行操作。因此，用作读位线的数据线QOUT可以保持用于对数据线QOUT进行充电的高电平值。如此，能够感测数据线QOUT的电平值，以检测写入存储电路的节点N1中的数据的逻辑值。
图15例示了根据实施方式的存储装置1500。例如，存储装置1500可以对应于图10中例示的存储装置1000。
参照图15，存储装置1500可以包括双端口SRAM单元芯片DP_SCELL 1510和输出电路1520。双端口SRAM单元芯片DP_SCELL 1510可以包括多个双端口SRAM单元(例如，四个双端口SRAM单元)，并且双端口SRAM单元中的每一个可以具有图14中例示的结构。
双端口SRAM单元芯片DP_SCELL 1510可以包括与数据线对DL和DLB联接的端子、与数据线QOUT联接的端子、被联接以接收写控制信号WRT_SEL的端子以及被联接以接收读控制信号RD_SEL的端子。响应于写控制信号WRT_SEL，双端口SRAM单元芯片DP_SCELL 1510可以将数据PIN<3:0>写入其中的存储节点(例如，图14的节点N1和N2)。响应于读控制信号RD_SEL，双端口SRAM单元芯片DP_SCELL 1510可以读取写入其存储节点(例如，图14的节点N1和N2)中的数据POUT<3:0>，并且输出所读取的数据。
输入/输出电路1520可以包括晶体管M11和M12以及反相器I1和I2。晶体管M11可以包括第一端子至第三端子。晶体管M11的第一端子可以与电源电压端子VCC联接。晶体管M11的第二端子可以被联接以接收信号PCHB。晶体管M11的第三端子可以与数据节点N20联接。在各种实施方式中，信号PCHB可以指示用于使晶体管M11导通的控制信号。根据信号PCHB，可以在双端口SRAM单元芯片DP_SCELL 1510被预充电之后输出数据。信号PCHB可以对应于图10中例示的预充电信号以及图12中例示的预充电信号PRECHARGE_POUT_B0<0>、PRECHARGE_POUT_B1<0>、PRECHARGE_POUT_B2<0>和PRECHARGE_POUT_B3<0>。
反相器I1和I2可以包括彼此互补联接的输入端子和输出端子，并且用作锁存电路。也就是说，反相器I1的输入端子可以与反相器I2的输出端子联接，反相器I1的输出端子可以与反相器I2的输入端子联接，并且反相器I1的输出端子和反相器I2的输入端子可以与数据节点N20联接。
晶体管M12可以包括第一端子至第三端子。晶体管M12的第一端子可以与数据节点N20联接。晶体管M12的第二端子可以被联接以接收信号POR。晶体管M12的第三端子可以与地电压端子VSS联接。晶体管M12可以响应于信号POR而导通或截止。随着晶体管M12截止，施加到数据节点N20的输出数据可以被锁存电路保持。
如此，输出电路1520可以在双端口SRAM单元芯片DP_SCELL 1510被预充电之后输出数据，并且输出电路1520的晶体管M12和反相器I1和I2可以作为保持器进行操作，以保持数据节点N20中的输出数据。
图16例示了根据实施方式的选择电路1600。例如，图16中例示的选择电路1600可以对应于图9中例示的复用器920。
参照图16，选择电路160可以包括门N1至N3、反相器I11和I12以及缓冲器TB。
门N1可以包括被联接以接收信号OUTB_INT<0>的第一输入端子、被联接以接收信号OUTB_INT<1>的第二输入端子以及输出端子。门N1可以对接收到的信号执行特定运算(例如，NAND运算)，并且通过输出端子输出运算结果。门N2可以包括被联接以接收信号OUTB_INT<2>的第一输入端子、被联接以接收信号OUTB_INT<3>的第二输入端子以及输出端子。门N2可以对接收到的信号执行特定运算(例如，NAND运算)，并且通过输出端子输出运算结果。门N3可以包括与门N1的输出端子联接的第一输入端子、与门N2的输出端子联接的第二输入端子以及输出端子。门N3可以对门N1的输出和门N2的输出执行特定运算(例如，OR运算)，并且通过输出端子输出运算结果。
反相器I11可以包括与门N1的输出端子联接的输入端子以及输出端子。反相器I11可以对门N3的输出执行特定运算(例如，反相运算)，并且通过输出端子输出运算结果。反相器I12可以包括与反相器I11的输出端子联接的输入端子以及输出端子。反相器I12可以对反相器I11的输出执行特定运算(例如，反相运算)，并且通过输出端子输出运算结果。反相器I12可以输出信号OUTB_SEL。
缓冲器TB可以包括与反相器I11的输出端子联接的输入端子、被联接以接收控制信号的控制端子以及输出端子。缓冲器TB可以接收反相器I12的输出，并且根据控制信号SEL_BANK来输出接收到的信号。在各种实施方式中，缓冲器TB可以根据体选择控制信号SEL_BANK来选择从对应存储体输出的数据，并且将所选择的数据作为输出数据PLDOUTB输出。
例如，当体选择控制信号SEL_BANK具有用于选择存储体0的值时，缓冲器TB可以输出与从存储体0输出的数据对应的信号OUTB_SEL。当体选择控制信号SEL_BANK具有用于选择存储体1的值时，缓冲器TB可以输出与从存储体1输出的数据对应的信号OUTB_SEL。当体选择控制信号SEL_BANK具有用于选择存储体2的值时，缓冲器TB可以输出与从存储体2输出的数据对应的信号OUTB_SEL。当体选择控制信号SEL_BANK具有用于选择存储体3的值时，缓冲器TB可以输出与从存储体3输出的数据对应的信号OUTB_SEL。
如上所述，本实施方式可以提供具有新结构的串行器和包括该串行器的数据输出装置，该新结构的串行器将从包括在存储装置中的单元阵列输出的并行数据转换成串行数据并且输出串行数据。
虽然已经出于例示性目的描述了各种实施方式，但是将对于本领域技术人员而言显而易见的是，可以在不脱离所附的权利要求限定的本公开的精神和范围的情况下进行各种改变和修改。
相关申请的交叉引用
本申请要求于2017年6月29日提交的标题为“PIPE LATCH ARCHITECTURE FORNAND MEMORY SYSTEM”的美国临时专利申请No.62/526,654的优先权，该美国临时专利申请的全部内容以引用方式并入本文中。

Claims (13)

1.一种数据输出装置，该数据输出装置包括：
多个存储装置，所述多个存储装置并联联接以存储输入数据，并且具有预定深度的存储区；以及
选择器，该选择器选择所述多个存储装置当中的任一个存储装置的输出，
其中，所述多个存储装置包括第一存储装置、第二存储装置、第三存储装置和第四存储装置，并且
其中，所述选择器包括：
第一门，该第一门对所述第一存储装置的输出和所述第二存储装置的输出执行NAND运算，并且输出运算结果；
第二门，该第二门对所述第三存储装置的输出和所述第四存储装置的输出执行NAND运算，并且输出运算结果；
第三门，该第三门对所述第一门的输出和所述第二门的输出执行NOR运算，并且输出运算结果；
第一反相器，该第一反相器将所述第三门的输出反相，并且输出反相后的信号；
第二反相器，该第二反相器将所述第一反相器的输出反相，并且输出反相后的信号；以及
缓冲器，该缓冲器响应于存储体选择信号而输出所述第二反相器的输出。
2. 根据权利要求1所述的数据输出装置，其中，所述多个存储装置中的每一个包括：
多个双端口静态随机存取存储器SRAM单元；以及
输出电路，该输出电路在所述多个双端口SRAM单元被预充电之后输出存储在所述多个双端口SRAM单元中的任一个双端口SRAM单元中的数据。
3.根据权利要求2所述的数据输出装置，其中，所述多个双端口SRAM单元中的每一个包括：
存储电路，该存储电路包括用于存储数据的一个或更多个节点；
写端口电路，该写端口电路将输入到写数据线的写数据写入到所述节点；以及
读端口电路，该读端口电路读取存储在所述节点中的数据并且将所读取的数据输出到数据输出节点。
4.根据权利要求3所述的数据输出装置，其中，所述存储电路包括：
第一晶体管，该第一晶体管联接在电源电压端子和第一存储节点之间；
第二晶体管，该第二晶体管联接在所述电源电压端子和第二存储节点之间；
第三晶体管，该第三晶体管联接在所述第一存储节点和地电压端子之间；以及
第四晶体管，该第四晶体管联接在所述第二存储节点和所述地电压端子之间。
5.根据权利要求4所述的数据输出装置，其中，所述写端口电路包括：
第五晶体管，该第五晶体管联接在第一数据线和所述第一存储节点之间，并且响应于写控制信号而将所述第一数据线的数据传递到所述第一存储节点；以及
第六晶体管，该第六晶体管联接在第二数据线和所述第二存储节点之间，并且响应于所述写控制信号而将所述第二数据线的数据传递到所述第二存储节点。
6.根据权利要求5所述的数据输出装置，其中，所述读端口电路包括第七晶体管和第八晶体管，所述第七晶体管和所述第八晶体管联接在所述地电压端子和输出数据线之间，并且响应于读控制信号而将所述第一存储节点的数据传递到所述输出数据线。
7.根据权利要求3所述的数据输出装置，其中，所述输出电路包括：
锁存电路，该锁存电路锁存输出到所述数据输出节点的所读取的数据；
第一晶体管，该第一晶体管联接在电源电压端子和所述数据输出节点之间，并且在所述多个双端口SRAM单元被预充电之后输出所读取的数据；以及
第二晶体管，该第二晶体管联接在所述数据输出节点和地电压端子之间，并且将所读取的数据的输出保持到所述数据输出节点。
8.根据权利要求7所述的数据输出装置，其中，所述锁存电路包括交叉联接在所述数据输出节点和所述第二晶体管之间的第一反相器和第二反相器。
9.根据权利要求2所述的数据输出装置，其中，所述多个存储装置具有深度为16的存储区，并且
所述多个存储装置中的每一个具有深度为4的存储区。
10.一种存储装置，该存储装置包括：
多个存储体，所述多个存储体用于存储数据；
第一串行器，该第一串行器从与一个存储体联接的第一数据线接收具有第一大小的第一并行数据，并且选择性地输出第一串行数据或第二串行数据，所述第一串行数据和所述第二串行数据各自具有与所述第一大小的1/2对应的第二大小；
第二串行器，该第二串行器从与另一个存储体联接的第二数据线接收具有所述第一大小的第二并行数据，并且选择性地输出第三串行数据或第四串行数据，所述第三串行数据和所述第四串行数据各自具有所述第二大小；以及
锁存电路，该锁存电路锁存所述第一串行器的输出和所述第二串行器的输出，并且输出具有所述第一大小的串行输出数据，
其中，所述第一串行器包括两个或更多个先进先出FIFO电路，所述两个或更多个FIFO电路各自包括：
多个存储装置，所述多个存储装置并联联接以存储输入数据，并且具有预定深度的存储区；以及
选择器，该选择器响应于体选择信号而输出所述多个存储装置当中的任一个存储装置的输出。
11.根据权利要求10所述的存储装置，其中，所述多个存储装置中的每一个包括多个双端口静态随机存取存储器SRAM。
12.根据权利要求11所述的存储装置，其中，所述多个存储装置中的每一个包括与所述多个双端口SRAM联接的输出电路。
13.根据权利要求12所述的存储装置，其中，所述输出电路包括用于预充电操作的晶体管和具有按锁存器类型彼此联接的两个反相器的保持器。
CN201810594948.2A 2017-06-29 2018-06-11 串行器和包括该串行器的存储装置 Active CN109217877B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762526654P 2017-06-29 2017-06-29
US62/526,654 2017-06-29

Publications (2)

Publication Number Publication Date
CN109217877A CN109217877A (zh) 2019-01-15
CN109217877B true CN109217877B (zh) 2022-05-31

Family

ID=64738281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810594948.2A Active CN109217877B (zh) 2017-06-29 2018-06-11 串行器和包括该串行器的存储装置

Country Status (3)

Country Link
US (1) US10607692B2 (zh)
KR (1) KR102604620B1 (zh)
CN (1) CN109217877B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508430B2 (en) * 2021-03-26 2022-11-22 Micron Technology, Inc. Data circuit for a low swing data bus

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1134072A (zh) * 1995-02-20 1996-10-23 索尼公司 数据传送电路
US5699317A (en) * 1992-01-22 1997-12-16 Ramtron International Corporation Enhanced DRAM with all reads from on-chip cache and all writers to memory array
CN1269938A (zh) * 1997-09-12 2000-10-11 鲍尔·埃克斯有限公司 用于数据传输设备的优先权选择装置
CN1988038A (zh) * 2005-12-19 2007-06-27 松下电器产业株式会社 半导体存储装置
CN101923892A (zh) * 2009-06-12 2010-12-22 台湾积体电路制造股份有限公司 稳定sram单元
CN102243893A (zh) * 2010-05-12 2011-11-16 台湾积体电路制造股份有限公司 具有多个保持器的存储器电路
CN102637458A (zh) * 2011-02-11 2012-08-15 台湾积体电路制造股份有限公司 带有多个保持器的存储电路
CN102710252A (zh) * 2012-05-28 2012-10-03 宁波大学 一种高稳态多端口puf电路
CN102934169A (zh) * 2010-10-01 2013-02-13 松下电器产业株式会社 半导体存储装置
CN103220000A (zh) * 2012-01-20 2013-07-24 慧荣科技股份有限公司 串化器及数据串化方法
CN103219043A (zh) * 2006-11-27 2013-07-24 莫塞德技术公司 非易失性存储器串行核心体系结构
CN105845168A (zh) * 2015-02-04 2016-08-10 阿尔特拉公司 用于通过控制预充电持续时间降低存储器电路中的功耗的方法和装置
CN106603442A (zh) * 2016-12-14 2017-04-26 东北大学 一种片上网络的跨时钟域高速数据通信接口电路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970690A (en) * 1989-07-31 1990-11-13 Atari Games Corporation Memory cell arrangement supporting bit-serial arithmetic
JPH0973776A (ja) * 1995-09-07 1997-03-18 Mitsubishi Electric Corp 同期型半導体記憶装置
US5781469A (en) * 1997-01-24 1998-07-14 Atmel Corporation Bitline load and precharge structure for an SRAM memory
US6337826B1 (en) * 1999-03-17 2002-01-08 Kabushiki Kaisha Toshiba Clock synchronization semiconductor memory device sequentially outputting data bit by bit
JP3723477B2 (ja) * 2001-09-06 2005-12-07 松下電器産業株式会社 半導体記憶装置
KR100422947B1 (ko) * 2001-11-22 2004-03-16 주식회사 하이닉스반도체 버스트 리드 데이터의 출력방법 및 출력장치
KR100551028B1 (ko) 2003-10-17 2006-02-13 삼성에스디아이 주식회사 반도체 기억 장치 및 이를 이용한 평판 표시 장치
KR100519877B1 (ko) * 2003-12-19 2005-10-10 삼성전자주식회사 레이트 라이트 기능을 갖는 반도체 메모리 장치 및 그데이터 입출력방법
DE102004014973B3 (de) * 2004-03-26 2005-11-03 Infineon Technologies Ag Parallel-Seriell-Umsetzer
KR100642436B1 (ko) 2004-12-22 2006-11-02 주식회사 하이닉스반도체 향상된 구조를 가지는 멀티-비트 프리페치 타입 반도체메모리 장치의 파이프 래치 회로
JP4600825B2 (ja) * 2005-09-16 2010-12-22 エルピーダメモリ株式会社 半導体記憶装置
US7567471B2 (en) * 2006-12-21 2009-07-28 Intel Corporation High speed fanned out system architecture and input/output circuits for non-volatile memory
KR20090013342A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 멀티 포트 반도체 메모리 장치 및 그에 따른 리프레쉬 방법
US7626854B1 (en) * 2007-08-09 2009-12-01 Nvidia Corporation 2-write 3-read SRAM design using a 12-T storage cell
US7679979B1 (en) * 2008-08-30 2010-03-16 Fronteon Inc High speed SRAM
KR101066686B1 (ko) * 2009-06-29 2011-09-21 주식회사 하이닉스반도체 반도체 메모리 소자 및 이의 독출 방법
KR101096224B1 (ko) * 2010-05-28 2011-12-22 주식회사 하이닉스반도체 비휘발성 메모리장치
JP5833347B2 (ja) * 2011-06-08 2015-12-16 ローム株式会社 データ処理装置
TWI527056B (zh) * 2014-03-28 2016-03-21 Zhi-Cheng Xiao Low power memory
US10024909B2 (en) * 2016-04-11 2018-07-17 Nxp Usa, Inc. Multi-bit data flip-flop with scan initialization

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5699317A (en) * 1992-01-22 1997-12-16 Ramtron International Corporation Enhanced DRAM with all reads from on-chip cache and all writers to memory array
CN1134072A (zh) * 1995-02-20 1996-10-23 索尼公司 数据传送电路
CN1269938A (zh) * 1997-09-12 2000-10-11 鲍尔·埃克斯有限公司 用于数据传输设备的优先权选择装置
CN1988038A (zh) * 2005-12-19 2007-06-27 松下电器产业株式会社 半导体存储装置
CN103219043A (zh) * 2006-11-27 2013-07-24 莫塞德技术公司 非易失性存储器串行核心体系结构
CN101923892A (zh) * 2009-06-12 2010-12-22 台湾积体电路制造股份有限公司 稳定sram单元
CN102243893A (zh) * 2010-05-12 2011-11-16 台湾积体电路制造股份有限公司 具有多个保持器的存储器电路
CN102934169A (zh) * 2010-10-01 2013-02-13 松下电器产业株式会社 半导体存储装置
CN102637458A (zh) * 2011-02-11 2012-08-15 台湾积体电路制造股份有限公司 带有多个保持器的存储电路
CN103220000A (zh) * 2012-01-20 2013-07-24 慧荣科技股份有限公司 串化器及数据串化方法
CN102710252A (zh) * 2012-05-28 2012-10-03 宁波大学 一种高稳态多端口puf电路
CN105845168A (zh) * 2015-02-04 2016-08-10 阿尔特拉公司 用于通过控制预充电持续时间降低存储器电路中的功耗的方法和装置
CN106603442A (zh) * 2016-12-14 2017-04-26 东北大学 一种片上网络的跨时钟域高速数据通信接口电路

Also Published As

Publication number Publication date
US10607692B2 (en) 2020-03-31
US20190006002A1 (en) 2019-01-03
KR20190002360A (ko) 2019-01-08
CN109217877A (zh) 2019-01-15
KR102604620B1 (ko) 2023-11-22

Similar Documents

Publication Publication Date Title
CN109217876B (zh) 串行器和包括该串行器的存储装置
CN108877854B (zh) 存储装置及其操作方法
US11114170B2 (en) Memory system
US10283174B2 (en) Memory system initializing page buffers and operating method thereof
CN108305654B (zh) 半导体器件
CN108962304B (zh) 存储装置及其操作方法
US11373722B2 (en) Memory device
CN109215718B (zh) 能够支持多次读操作的存储装置
KR20160008875A (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN111145812A (zh) 存储器装置及其操作方法
KR20170018120A (ko) 반도체장치 및 반도체시스템
KR20150009105A (ko) 반도체 장치, 반도체 메모리 장치 및 그것의 동작 방법
CN110890125B (zh) 存储器装置及其操作方法
CN109217877B (zh) 串行器和包括该串行器的存储装置
CN112992199B (zh) 具有输入电路的存储器装置和存储器系统
KR20220165109A (ko) Ispp방식의 프로그램 동작을 수행하는 메모리 장치 및 그 동작방법
US20230298637A1 (en) Page buffer circuit and operation method thereof
US20230352093A1 (en) Semiconductor memory device
KR20220151375A (ko) 페이지 버퍼를 포함하는 메모리 장치
CN117116328A (zh) 页缓冲器电路、操作半导体存储器装置的方法和半导体存储器系统
CN115705878A (zh) 存储器装置及集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant