KR101096224B1 - 비휘발성 메모리장치 - Google Patents

비휘발성 메모리장치 Download PDF

Info

Publication number
KR101096224B1
KR101096224B1 KR1020100050293A KR20100050293A KR101096224B1 KR 101096224 B1 KR101096224 B1 KR 101096224B1 KR 1020100050293 A KR1020100050293 A KR 1020100050293A KR 20100050293 A KR20100050293 A KR 20100050293A KR 101096224 B1 KR101096224 B1 KR 101096224B1
Authority
KR
South Korea
Prior art keywords
enable signal
data
bank
odd
response
Prior art date
Application number
KR1020100050293A
Other languages
English (en)
Other versions
KR20110130792A (ko
Inventor
이정환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100050293A priority Critical patent/KR101096224B1/ko
Priority to US12/975,981 priority patent/US8456925B2/en
Publication of KR20110130792A publication Critical patent/KR20110130792A/ko
Application granted granted Critical
Publication of KR101096224B1 publication Critical patent/KR101096224B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1042—Read-write modes for single port memories, i.e. having either a random port or a serial port using interleaving techniques, i.e. read-write of one part of the memory while preparing another part
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits

Landscapes

  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

비휘발성 메모리장치가 개시된다. 비휘발성 메모리장치는, 다수의 입력 패드; 라이트 인에이블 신호에 동기하여 상기 다수의 입력 패드로 입력되는 데이터를 입력받는 버퍼부; 이븐 라이트 인에이블 신호에 응답하여 상기 버퍼부에 의해 버퍼링된 데이터를 저장하는 이븐 래치부; 오드 라이트 인에이블 신호에 응답하여 상기 버퍼부에 의해 버퍼링된 데이터를 저장하는 오드 래치부; 및 뱅크 선택신호에 응답하여 플레인 내의 선택된 뱅크에 상기 이븐 래치부와 상기 오드 래치부에 저장된 데이터를 전달하는 전달부를 포함한다.

Description

비휘발성 메모리장치{NON-VOLATILE MEMORY DEVICE}
본 발명은 비휘발성 메모리장치의 데이터 입/출력과 관련된 것이다.
메모리장치는 전원공급 차단시 데이터의 유지 여부에 따라 휘발성 메모리장치와 비휘발성 메모리장치로 나누어진다. 휘발성 메모리장치는 전원공급 차단시 데이터가 소멸되는 메모리장치로서, 디램 및 에스램이 이에 속한다. 비휘발성 메모리장치는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리장치로서, 플래쉬가 이에 속한다.
도 1은 비휘발성 메모리장치에서 입/출력 패드에 데이터가 입력되는 것을 도시한 도면이다.
도 1을 참조하면, 입/출력 패드(IO x8)에 데이터가 입력되는 구간 동안에는 라이트 인에이블 신호(WE#)가 토글하며, 토글하는 라이트 인에이블 신호(WE#)의 라이징 에지(rising edge)에 동기하여 데이터가 입력되는 것을 확인할 수 있다.
종래의 비휘발성 메모리장치에서 라이트 인에이블 신호(WE#)의 한주기(tWC)는 25ns이며(주파수로 따지면 40Mhz), 비휘발성 메모리장치에는 8개의 입/출력 패드(IO x8)가 구비되는 것이 일반적이다. 따라서 비휘발성 메모리장치로는 40MB/s의 속도로 데이터가 입력된다.
한편, 비휘발성 메모리장치의 입/출력 패드(IO x8)를 통해 데이터가 출력될 때에는 데이터가 리드 인에이블 신호(RE#)에 동기되어 출력된다. 데이터가 동기되는 신호가 라이트 인에이블 신호(WE#)가 아닌 리드 인에이블 신호(RE#)라는 점을 제외하면 기본적으로 입/출력 패드(IO x8)를 통한 데이터의 출력은 데이터의 입력과 동일한 방식으로 이루어진다.
도 2는 종래의 비휘발성 메모리장치에서 데이터가 입력되는 경로를 도시한 도면이다.
도 2를 참조하면, 비휘발셩 메모리장치의 라이트(write) 경로는 버퍼부(210), 래치부(220), 및 디먹스(230, 240, 250)를 포함한다.
8개의 입/출력 패드(200)로 입력된 데이터는 라이트 인에이블 신호(WE#)에 동기하여 동작하는 버퍼부(210)에 의해 버퍼링된다. 입/출력 패드(200)의 개수가 8개이므로 버퍼부(210)의 출력라인도 8개가 된다.
래치부(220)는 라이트 인에이블 신호(WE#)에 동기하여 버퍼부(210)에 의해 버퍼링된 데이터를 래치한다. 래치부(220)의 출력라인(IDIN<0:7>)도 역시 8개가 된다.
디먹스(230)는 뱅크 선택신호(BANK_SEL)에 응답하여 래치부(220)의 출력을 디먹스(240) 또는 디먹스(250)로 출력한다. 디먹스(230)로부터 디먹스(240)까지와 디먹스(230)로부터 디먹스(250)까지는 각각 16개의 라인(GDL_B0<0:15>, GDL_B0<0:15>)이 구비되는데, 래치부(220)의 출력을 16개의 라인 중 어느 라인에 전달할지는 로우/하이 선택신호(L/H SEL)에 의해 결정된다. 뱅크 선택신호(BANK_SEL)와 로우/하이 선택신호(L/H_SEL)의 레벨에 따라 래치부(220)의 출력신호(IDIN<0:7>)가 어디로 전달되는지를 나타낸 표이다.
BANK_SEL L/H_SEL 전달되는 라인
H H GDL_B1<8:15>
H L GDL_B1<0:7>
L H GDL_B0<8:15>
L L GDL_B0<0:7>
디먹스(240)는 디먹스(230)의 출력(GDL_B0<0:15>)을 플레인0의 뱅크0과 플레인1의 뱅크0로 전달한다. 그러면 결국 플레인0과 플레인1 중 활성화된 플레인에 내의 뱅크0에 데이터가 저장된다.
디먹스(250)는 디먹스(230)의 출력(GDL_B1<0:15>)을 플레인0의 뱅크1과 플레인1의 뱅크1에 전달한다. 그러면 결국 플레인0과 플레인1 중 활성화된 플레인 내의 뱅크1에 데이터가 저장된다.
도 3은 종래의 비휘발성 메모리장치에서 데이터가 출력되는 경로를 도시한 도면이다.
도 3을 참조하면, 비휘발성 메모리장치의 리드(read) 경로는 먹스(310, 320)와 출력부(330)를 포함한다.
먹스(310)는 플레인 선택신호(PLANE_SEL)에 응답하여 코어영역에서 출력되는 데이터(GDL_B0_P0<0:15>, GDL_B1_P0<0:15>, GDL_B1_P1<0:15>, GDL_B0_P1<0:15>)를 32개의 라인(GDL_B0<0:15>, GDL_B1<0:15>)으로 전달한다. 플레인 선택신호(PLANE_SEL)에 의해 플레인0이 선택되면 GDL_B0_P0<0:15>는 GDL_B0<0:15>로 전달되고, GDL_B1_P0<0:15>는 GDL_B1<0:15>로 전달된다. 또한 플레인 선택신호(PLANE_SEL)에 의해 플레인1이 선택되면 GDL_B0_P1<0:15>는 GDL_B0<0:15>로 전달되고, GDL_B1_P1<0:15>는 GDL_B1<0:15>로 전달된다.
먹스(320)는 뱅크 선택신호(BANK_SEL)에 응답하여 먹스(310)의 출력신호(GDL_B0<0:15>, GDL_B1<0:15>) 중 하나를 선택하여 자신의 출력단(IDOUT<0:7>)으로 출력한다. 먹스(320)의 출력신호(GDL_B0<0:15>)와 출력신호(GDL_B1<0:15>)는 각각 16개의 라인으로 구성되는데, 16개의 라인 중 어느 라인의 신호를 먹스(320)의 출력신호(IDOUT<0:7>)로 전달할지는 로우/하이 선택신호(L/H_SEL)에 의해 결정된다. 뱅크 선택신호(BANK_SEL)와 로우/하이 선택신호(L/H_SEL)의 레벨에 따라 어느 신호가 먹스(320)의 출력신호(IDOUT<0:7>)가 되는지를 표 2에 나타냈다.
BANK_SEL L/H_SEL 전달되는 라인
H H GDL_B1<8:15>
H L GDL_B1<0:7>
L H GDL_B0<8:15>
L L GDL_B0<0:7>
출력부(330)는 리드 인에이블 신호(RE#)에 동기하여 먹스(320)의 출력신호(IDOUT<0:7>)를 입/출력 패드(340)로 출력한다.
비휘발성 메모리장치에서 하나의 뱅크는 16개의 IO를 구비하지만, 입/출력 패드는 8개를 구비된다. 따라서, 하나의 뱅크에 데이터를 입/출력하기 위해 입/출력 패드를 통해 2싸이클에 걸쳐서 데이터를 입/출력하는 방식을 사용한다. 이러한 방식에 의해 비휘발성 메모리장치에 데이터가 입/출력되는데에는 비교적 많은 시간이 소모된다. 입/출력 패드의 개수를 16개로 늘리면 이러한 문제를 해결할 수 있지만, 입/출력 패드의 개수를 늘리면 칩 내부의 면적도 동시에 크게 늘어나게 된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 입/출력 패드의 개수를 늘리지 않으면서도 고속으로 데이터를 입/출력하는 비휘발성 메모리장치를 제공하고자 하는데 그 목적이 있다.
상기한 문제점을 해결하기 위한 본 발명에 따른 비휘발성 메모리장치는, 다수의 입력 패드; 라이트 인에이블 신호에 동기하여 상기 다수의 입력 패드로 입력되는 데이터를 입력받는 버퍼부; 이븐 라이트 인에이블 신호에 응답하여 상기 버퍼부에 의해 버퍼링된 데이터를 저장하는 이븐 래치부; 오드 라이트 인에이블 신호에 응답하여 상기 버퍼부에 의해 버퍼링된 데이터를 저장하는 오드 래치부; 및 뱅크 선택신호에 응답하여 플레인 내의 선택된 뱅크에 상기 이븐 래치부; 오드 라이트 인에이블 신호에 응답하여 상기 버퍼부에 의해 버퍼링된 데이터를 저장하는 오드 래치부; 및 뱅크 선택신호에 응답하여 플레인 내의 선택된 뱅크에 상기 이븐 래치부와 상기 오드 래치부에 저장된 데이터를 전달하는 전달부를 포함할 수 있다.
또한, 본 발명에 따른 비휘발성 메모리장치는, 데이터가 저장되는 코어영역; 플레인 선택신호와 뱅크 선택신호에 응답하여 상기 코어영역으로부터 선택된 플레인과 선택된 뱅크의 데이터를 출력하는 선택부; 이븐 리드 인에이블 신호에 응답하여 상기 선택부의 출력데이터 중 절반을 전달하고, 오드 리드 인에이블 신호에 응답하여 상기 선택부의 출력데이터 중 나머지 절반을 전달하는 전달부; 및 상기 전달부로부터 전달되는 데이터를 다수의 출력패드로 출력하기 위한 출력부를 포함할 수 있다.
또한, 본 발명에 따른 비휘발성 메모리장치는, 데이터가 저장되는 코어영역; 다수의 입/출력 패드; 라이트 인에이블 신호에 동기하여 상기 다수의 입/출력 패드로 입력되는 데이터를 입력받는 버퍼부; 이븐 라이트 인에이블 신호에 응답하여 상기 버퍼부에 의해 버퍼링된 데이터를 저장하는 이븐 래치부; 오드 라이트 인에이블 신호에 응답하여 상기 버퍼부에 의해 버퍼링된 데이터를 저장하는 오드 래치부; 뱅크 선택신호에 응답하여 상기 코어영역 내부의 플레인 내의 선택된 뱅크에 상기 이븐 래치부와 상기 오드 래치부에 저장된 데이터를 전달하는 입력 전달부; 상기 플레인 선택신호와 상기 뱅크 선택신호에 응답하여 상기 코어영역으로부터 선택된 플레인과 선택된 뱅크의 데이터를 출력하는 선택부; 이븐 리드 인에이블 신호에 응답하여 상기 선택부의 출력데이터 중 절반을 전달하고, 오드 리드 인에이블 신호에 응답하여 상기 선택부의 출력데이터 중 나머지 절반을 전달하는 출력 전달부; 및 상기 전달부로부터 전달되는 데이터를 상기 다수의 입/출력 패드로 출력하기 위한 출력부를 포함할 수 있다.
상기 이븐 라이트 인에이블 신호는 상기 라이트 인에이블 신호의 짝수번째 활성화 구간에 활성화되고, 상기 오드 라이트 인에이블 신호는 상기 라이트 인에이블 신호의 홀수번째 구간에 활성화되는 것을 특징으로 할 수 있다.
상기 이븐 리드 인에이블 신호는 상기 리드 인에이블 신호의 짝수번째 활성화 구간에 활성화되고, 상기 오드 리드 인에이블 신호는 상기 리드 인에이블 신호의 홀수번째 구간에 활성화되는 것을 특징으로 할 수 있다.
상기한 본 발명에 따르면, 데이터의 입력시 이븐 라이트 인에이블 신호와 오드 라이트 인에이블 신호에 의해 이븐 데이터와 오드 데이터가 각각 래치되어 전달된다. 따라서 데이터의 래치 및 전달이 안정적으로 이루어질 수 있으며, 그 결과 종래보다 더 높은 클럭 주파수에서도 안정성을 보장할 수 있다.
또한, 본 발명은 데이터의 고속 출력시에도 안정성을 보장해 줄 수 있다.
도 1은 종래의 비휘발성 메모리장치에서 입/출력 패드에 데이터가 입력되는 것을 도시한 도면.
도 2는 종래의 비휘발성 메모리장치에서 데이터가 입력되는 경로를 도시한 도면.
도 3은 종래의 비휘발성 메모리장치에서 데이터가 출력되는 경로를 도시한 도면.
도 4는 본 발명에 따른 비휘발성 메모리장치에서 데이터가 입력되는 경로(라이트 경로)의 일실시예 구성도.
도 5는 본 발명에 따른 비휘발성 메모리장치에서 데이터가 출력되는 경로(리드 경로)의 일실시예 구성도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 4는 본 발명에 따른 비휘발성 메모리장치에서 데이터가 입력되는 경로(라이트 경로)의 일실시예 구성도이다.
도 4에 도시된 바와 같이, 비휘발성 메모리장치는, 다수의 입력 패드(400); 라이트 인에이블 신호(WE#)에 동기하여 다수의 입력 패드(400)로 입력되는 데이터를 입력받는 버퍼부(410); 이븐 라이트 인에이블 신호(WE_EVEN)에 응답하여 버퍼부(410)에 의해 버퍼링된 데이터를 저장하는 이븐 래치부(420); 오드 라이트 인에이블 신호(WE_ODD)에 응답하여 버퍼부(410)에 의해 버퍼링된 데이터를 저장하는 오드 래치부(430); 및 뱅크 선택신호(BANK_SEL)에 응답하여 플레인 내의 선택된 뱅크에 이븐 래치부(420)와 상기 오드 래치부(430)에 저장된 데이터를 전달하는 전달부(440)를 포함한다.
버퍼부(410)는 라이트 인에이블 신호(WE#)에 동기하여 8개의 입력 패드(400)로 입력되는 데이터를 버퍼링한다. 버퍼부(410) 내에는 8개의 입력버퍼가 구비되며, 버퍼부(410)의 출력라인도 8개가 된다. 본 발명에서는 라이트 인에이블 신호(WE#)의 주파수를 종래기술 대비 2배로 하여도 안정적으로 동작할 수 있다. 즉, 종래의 라이트 인에이블 신호(WE#)가 40Mhz였다면, 본 발명에서는 라이트 인에이블 신호(WE#)가 80Mhz가 되더라도 안정적으로 동작할 수 있다.
이븐 래치부(420)는 이븐 라이트 인에이블 신호(WE_EVEN)에 응답하여 버퍼부(410)에 의해 버퍼링된 데이터를 저장한다. 이븐 라이트 인에이블 신호(WE_EVEN)는 라이트 인에이블 신호(WE#)의 짝수번째 활성화 구간에 활성화되는 신호이며, 도 4의 하단부를 참조하면 이븐 라이트 인에이블 신호(WE_EVEN)와 라이트 인에이블 신호(WE#)와의 관계를 명확히 이해할 수 있다. 이븐 래치부(420)는 이븐 라이트 인에이블 신호(WE_EVEN)에 동기하여 동작하므로, 버퍼부(410)의 출력라인에 실린 데이터 중 짝수번째로 전달되는 데이터들을 저장하게 된다.
오드 래치부(430)는 오드 라이트 인에이블 신호(WE_ODD)에 응답하여 버퍼부(410)에 의해 버퍼링된 데이터를 저장한다. 오드 라이트 인에이블 신호(WE_ODD)는 라이트 인에이블 신호(WE#)의 홀수번째 활성화 구간에 활성화되는 신호이며, 도 4의 하단부를 참조하면 오드 라이트 인에이블 신호(WE_ODD) 및 이븐 라이트 인에이블 신호(WE_EVEN)와 라이트 인에이블 신호(WE#)와의 관계를 명확히 이해할 수 있다. 오드 래치부(430)는 오드 라이트 인에이블 신호(WE ODD)에 동기하여 동작하므로, 버퍼부(410)의 출력라인에 실린 데이터 중 홀수번째로 전달되는 데이터들을 저장하게 된다.
전달부(440)는 뱅크 선택신호(BANK_SEL)에 응답하여 플레인 내의 선택된 뱅크에 이븐 래치부(420)에 저장된 데이터(IDIN<8:15>)와 오드 래치부(430)에 저장된 데이터(IDIN<0:7>)를 전달한다. 이러한 전달부(440)는 디먹스(441, 442, 443)를 포함하여 구성될 수 있다.
디먹스(441)는 뱅크 선택신호(BANK_SEL)에 응답하여 이븐 래치부(420)와 오드 래치부(430)에 저장된 데이터(IDIN<0:15>)를 제1뱅크 데이터(GDL_B0<0:15>) 또는 제2뱅크 데이터(GDL_B1<0:15>)로 출력한다. 뱅크 선택신호(BANK_SEL)에 의해 제1뱅크가 선택되면 IDIN<0:15>=GDL_B0<0:15>가되고 뱅크 선택신호(BANK_SEL)에 의해 제2뱅크가 선택되면 IDIN<0:15>=GDL_B1<0:15>가 된다. 이미 이븐 래치부(420)와 오드 래치부(430)를 통하여 16개의 데이터(IDIN<0:15>)가 래치되어 있으므로, 디먹스(441)는 한번의 동작으로 16개의 데이터(IDIN<0:15>)를 제1뱅크 데이터(GDL_B0<0:15>) 또는 제2뱅크 데이터(GDL_B1<0:15>)로 출력한다.
디먹스(442)는 제1뱅크 데이터(GDL_B0<0:15>)를 제1플레인(PLANE0) 내의 제1뱅크(BANK0)와 제2플레인(PLANE1) 내의 제1뱅크(BANK0)로 전달한다. 제1뱅크 데이터(GDL_B0<0:15>)가 제1플레인(PLANE0)과 제2플레인(PLANE1)으로 모두 전달되기는 하지만, 제1플레인(PLANE0)과 제2플레인(PLANE1) 중 하나의 플레인만 활성화되므로, 제1뱅크 데이터(GDL_B0<0:15>)는 활성화된 플레인의 제1뱅크(BANK0)에 기록된다.
디먹스(443)는 제2뱅크 데이터(GDL_B1<0:15>)를 제1플레인(PLANE0) 내의 제2뱅크(BANK1)와 제2플레인(PLANE1) 내의 제2뱅크(BANK1)로 전달한다. 제2뱅크 데이터(GDL_B1<0:15>)가 제1플레인(PLANE0)과 제2플레인(PLANE1)으로 모두 전달되기는 하지만, 제1플레인(PLANE0)과 제2플레인(PLANE1) 중 하나의 플레인만 활성화되므로, 제2뱅크 데이터(GDL_B1<0:15>)는 활성화된 플레인의 제2뱅크(BANK1)에 기록된다.
상기한 본 발명은 이븐 라이트 인에이블 신호(WE_EVEN)와 오드 라이트 인에이블 신호(WE_ODD)를 이용하여 이븐 데이터(IDIN<8:15>)와 오드 데이터(IDIN<0:7>)를 별도로 래치하고, 내부적으로는 이븐 데이터(IDIN<8:15>)와 오드 데이터(IDIN<0:7>)를 동시에 전달한다. 그러므로, 라이트 인에이블 신호(WE#)의 주파수가 종래기술 대비 2배로 빨라지더라도 안정적인 동작을 보장할 수 있다. 즉, 8개의 입력패드(400)를 이용하더라도, 16개의 입력패드로 데이터가 입력되는 것과 동일한 속도로 데이터를 입력받는 것이 가능해진다.
도 5는 본 발명에 따른 비휘발성 메모리장치에서 데이터가 출력되는 경로(리드 경로)의 일실시예 구성도이다.
도 5에 도시된 바와 같이, 비휘발성 메모리장치는, 데이터가 저장되는 코어영역(550); 플레인 선택신호(PLANE_SEL)와 뱅크 선택신호(BANK_SEL)에 응답하여 코어영역(550)으로부터 선택된 플레인과 선택된 뱅크의 데이터를 출력하는 선택부(510); 이븐 리드 인에이블 신호(RE_EVEN)에 응답하여 선택부(510)의 출력데이터(OUT<0:15) 중 절반(OUT<0:7>)을 전달하고, 오드 리드 인에이블 신호(RE_ODD)에 응답하여 선택부(510)의 출력데이터(OUT<0:15>) 중 나머지 절반(OUT<8:15>)을 전달하는 전달부(520); 및 전달부(520)로부터 전달되는 데이터(IDOUT<0:7>)를 다수의 출력패드(540)로 출력하기 위한 출력부(530)를 포함한다.
선택부(510)는 플레인 선택신호(PLANE_SEL)와 뱅크 선택신호(BANK_SEL)에 응답하여 선택된 플레인과 선택된 뱅크의 데이터를 출력한다. 이러한 선택부(510)는 먹스(511, 512)를 포함하여 구성될 수 있다.
먹스(511)는 플레인 선택신호(PLANE_SEL)에 의해 선택된 플레인의 데이터를 선택해 자신의 출력신호(GDL_B0<0:15>, GDL_B1<0:15>)로 출력한다. 플레인 선택신호(PLANE_SEL)에 의해 제1플레인(PLANE0)이 선택되면 GDL_B0_P0<0:15>=GDL_B0<0:15>, GDL_B1_P0<0:15>=GDL_B1<0:15>가 되고, 플레인 선택신호(PLANE_SEL)에 의해 제2플레인(PLANE1)이 선택되면 GDL_B0_P1<0:15>=GDL_B0<0:15>, GDL_B1_P1<0:15>=GDL_B1<0:15>가 된다.
먹스(512)는 뱅크 선택신호(BANK_SEL)에 응답하여 자신이 출력할 신호를 선택한다. 뱅크 선택신호(BANK_SEL)에 의해 제1뱅크(BANK0)가 선택되면 GDL_B0<0:15>=OUT<0:15>이 되고, 뱅크 선택신호(BANK_SEL)에 의해 제2뱅크(BANK1)가 선택되면 GDL_B1<0:15>=OUT<0:15>이 된다.
전달부(520)는 이븐 리드 인에이블 신호(RE_EVEN)에 응답하여 선택부(510)의 출력데이터(OUT<0:15>) 중 절반(OUT<0:7>)을 출력라인(IDOUT<0:7>)에 전달하고, 오드 리드 인에이블 신호(RE_ODD)에 응답하여 선택부(510)의 출력데이터(OUT) 중 나머지 절반OUT<0:7>)을 출력라인(IDOUT<0:7>)에 전달한다. 이븐 리드 인에이블 신호(RE_EVEN)는 리드 인에이블 신호(RE#)의 짝수번째 활성화구간에 활성화되는 신호이며, 오드 리드 인에이블 신호(RE_ODD)는 리드 인에이블 신호(RE#)의 홀수번째 활성화구간에 활성화되는 신호이다. 도 5를 참조하면, 오드 리드 인에이블 신호(RE_ODD) 및 이븐 리드 인에이블 신호(RE_EVEN) 및 리드 인에이블 신호(RE#)의 관계를 명확히 이해할 수 있다.
출력부(530)는 리드 인에이블 신호(RE#)에 동기하여 전달부(520)로부터 전달되는 데이터(IDOUT<0:7>)를 8개의 출력패드(540)로 출력한다. 출력부(530) 내에는 8개의 출력드라이버가 구비된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야에서 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
400: 입력패드 410: 버퍼부
420: 이븐 래치부 430: 오드 래치부
440: (입력)전달부 510: 선택부
520: (출력)전달부 530: 출력부
540: 출력패드

Claims (7)

  1. 다수의 입력 패드;
    라이트 인에이블 신호에 동기하여 상기 다수의 입력 패드로 입력되는 데이터를 입력받는 버퍼부;
    이븐 라이트 인에이블 신호에 응답하여 상기 버퍼부에 의해 버퍼링된 데이터를 저장하는 이븐 래치부;
    오드 라이트 인에이블 신호에 응답하여 상기 버퍼부에 의해 버퍼링된 데이터를 저장하는 오드 래치부; 및
    뱅크 선택신호에 응답하여 플레인 내의 선택된 뱅크에 상기 이븐 래치부와 상기 오드 래치부에 저장된 데이터를 전달하는 전달부
    를 포함하는 비휘발성 메모리장치.
  2. 제 1항에 있어서,
    상기 이븐 라이트 인에이블 신호는 상기 라이트 인에이블 신호의 짝수번째 활성화 구간에 활성화되고,
    상기 오드 라이트 인에이블 신호는 상기 라이트 인에이블 신호의 홀수번째 활성화 구간에 활성화되는
    비휘발성 메모리장치.
  3. 제 1항에 있어서,
    상기 전달부는,
    뱅크 선택신호에 응답하여 상기 이븐 래치부와 상기 오드 래치부에 저장된 데이터를 제1뱅크 데이터 또는 제2뱅크 데이터로 출력하는 제1디먹스;
    상기 제1뱅크 데이터를 제1플레인 내의 제1뱅크와 제2플레인 내의 제1뱅크로 전달하는 제2디먹스; 및
    상기 제2뱅크 데이터를 제1플레인 내의 제2뱅크와 제2플레인 내의 제2뱅크로 전달하는 제3디먹스를 포함하는
    비휘발성 메모리장치.
  4. 데이터가 저장되는 코어영역;
    플레인 선택신호와 뱅크 선택신호에 응답하여 상기 코어영역으로부터 선택된 플레인과 선택된 뱅크의 데이터를 출력하는 선택부;
    이븐 리드 인에이블 신호에 응답하여 상기 선택부의 출력데이터 중 절반을 전달하고, 오드 리드 인에이블 신호에 응답하여 상기 선택부의 출력데이터 중 나머지 절반을 전달하는 전달부; 및
    상기 전달부로부터 전달되는 데이터를 다수의 출력패드로 출력하기 위한 출력부
    를 포함하는 비휘발성 메모리장치.
  5. 제 4항에 있어서,
    상기 출력부는,
    리드 인에이블 신호에 동기하여 동작하고,
    상기 이븐 리드 인에이블 신호는 상기 리드 인에이블 신호의 짝수번째 활성화 구간에 활성화되고,
    상기 오드 리드 인에이블 신호는 상기 리드 인에이블 신호의 홀수번째 활성화 구간에 활성화되는
    비휘발성 메모리장치.
  6. 삭제
  7. 데이터가 저장되는 코어영역;
    다수의 입/출력 패드;
    라이트 인에이블 신호에 동기하여 상기 다수의 입/출력 패드로 입력되는 데이터를 입력받는 버퍼부;
    이븐 라이트 인에이블 신호에 응답하여 상기 버퍼부에 의해 버퍼링된 데이터를 저장하는 이븐 래치부;
    오드 라이트 인에이블 신호에 응답하여 상기 버퍼부에 의해 버퍼링된 데이터를 저장하는 오드 래치부;
    뱅크 선택신호에 응답하여 상기 코어영역 내부의 플레인 내의 선택된 뱅크에 상기 이븐 래치부와 상기 오드 래치부에 저장된 데이터를 전달하는 입력 전달부;
    상기 플레인 선택신호와 상기 뱅크 선택신호에 응답하여 상기 코어영역으로부터 선택된 플레인과 선택된 뱅크의 데이터를 출력하는 선택부;
    이븐 리드 인에이블 신호에 응답하여 상기 선택부의 출력데이터 중 절반을 전달하고, 오드 리드 인에이블 신호에 응답하여 상기 선택부의 출력데이터 중 나머지 절반을 전달하는 출력 전달부; 및
    상기 전달부로부터 전달되는 데이터를 상기 다수의 입/출력 패드로 출력하기 위한 출력부
    를 포함하는 비휘발성 메모리장치.
KR1020100050293A 2010-05-28 2010-05-28 비휘발성 메모리장치 KR101096224B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100050293A KR101096224B1 (ko) 2010-05-28 2010-05-28 비휘발성 메모리장치
US12/975,981 US8456925B2 (en) 2010-05-28 2010-12-22 Non-volatile memory device and method for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100050293A KR101096224B1 (ko) 2010-05-28 2010-05-28 비휘발성 메모리장치

Publications (2)

Publication Number Publication Date
KR20110130792A KR20110130792A (ko) 2011-12-06
KR101096224B1 true KR101096224B1 (ko) 2011-12-22

Family

ID=45022039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100050293A KR101096224B1 (ko) 2010-05-28 2010-05-28 비휘발성 메모리장치

Country Status (2)

Country Link
US (1) US8456925B2 (ko)
KR (1) KR101096224B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160095423A (ko) 2015-02-03 2016-08-11 한국과학기술연구원 비휘발성 메모리 장치 및 이의 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607692B2 (en) * 2017-06-29 2020-03-31 SK Hynix Inc. Serializer and memory device including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930172A (en) * 1998-06-23 1999-07-27 Advanced Micro Devices, Inc. Page buffer for a multi-level flash memory with a limited number of latches per memory cell
KR100713984B1 (ko) 2005-09-15 2007-05-04 주식회사 하이닉스반도체 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램방법
JP5600235B2 (ja) * 2007-10-11 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置、およびアドレスラッチの高速化方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160095423A (ko) 2015-02-03 2016-08-11 한국과학기술연구원 비휘발성 메모리 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20110130792A (ko) 2011-12-06
US20110292744A1 (en) 2011-12-01
US8456925B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
US10860216B2 (en) Mechanism for enabling full data bus utilization without increasing data granularity
USRE47803E1 (en) Method and system for a serial peripheral interface
KR100851545B1 (ko) 커맨드 및 어드레스 핀을 갖는 낸드 플래시 메모리 및그것을 포함한 플래시 메모리 시스템
US8254201B2 (en) Semiconductor memory device having power-saving effect
KR101529291B1 (ko) 플래시 메모리 장치 및 그것을 포함한 플래시 메모리시스템
US20150302904A1 (en) Accessing memory
KR100402880B1 (ko) 반도체 기억 장치
US11355180B2 (en) Semiconductor devices and semiconductor systems including the same
US8737159B2 (en) Semiconductor memory device and method for driving the same
CN1716446B (zh) 输入/输出线电路和使用该电路的半导体存储器装置
KR101096224B1 (ko) 비휘발성 메모리장치
US8391087B2 (en) Semiconductor device
CN104461967B (zh) 一种支持同步和异步传输模式的并行数据接口
US8687439B2 (en) Semiconductor apparatus and memory system including the same
US10553261B2 (en) Semiconductor memory apparatus with memory banks and semiconductor system including the same
KR100832461B1 (ko) 듀얼 에지 엑세스가 가능한 낸드 플래시 메모리
US9804799B2 (en) Memory storage device and operating method thereof
US7835218B2 (en) Semiconductor integrated circuit including bank selection control block
US7110321B1 (en) Multi-bank integrated circuit memory devices having high-speed memory access timing
US9653148B1 (en) Multi-bank memory device and system
US20200012429A1 (en) Adjustable access energy and access latency memory system and devices
US20140059304A1 (en) Semiconductor memory device
KR101814894B1 (ko) 제어 디바이스 및 그 제어 디바이스를 이용하는 액세스 시스템
JP2009032055A (ja) データ記憶装置
US20110302355A1 (en) Mapping and writting method in memory device with multiple memory chips

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee