CN1083621C - 固定值存储器单元装置及其制造方法 - Google Patents

Abstract

在固定值存储单元装置中，有第一存储单元，该单元有一个垂直的MOS-晶体管，还有第二存储单元，该单元没有垂直的MOS-晶体管，存储单元设置在沿着平行分布的条形绝缘沟槽(16)的相对侧面上。绝缘沟槽(16)的宽度和距离最好是相同的，因此制造存储单元装置所需要的空间是每个存储单元为2F²，此处F为在当时工艺中的最小结构尺寸。

Description

固定值存储器单元装置及其制造方法

许多电子系统需要存储器，数据以数字的形式固定写入存储器中。因此这样的存储器称作固定值存储器，读出存储器，或者只读存储器。

对于大量的数据群，例如特别是音乐数字录音，常用镀铝膜的塑料圆盘，即所谓的光盘CD，作为读出存储器。在镀膜中这种圆盘呈现两种点状的凹槽，它们分别被赋予逻辑值0和1。信息以数字形式被存储在一系列这样的凹槽中。

为了读一个CD盘中的存储数据，圆盘在一个读数机中机械地旋转。点状的凹槽通过一个激光二极管和一个光电管被扫描。典型的扫描速率在此是2×40kHz。在一个塑料圆盘里大约可储存5Gbit信息。

读数机包含一些有机械磨损的运动部件，需要比较大的体积，只允许缓慢的数据读取，并且消耗大量的电能。此外读数机对于震动敏感，因此它在移动的系统上使用受到限制。

基于半导体，特别是基于硅的固定值存储器，经常被用于少量数据的存储。在存储器单元装置的读出中，各个存储单元通过一个字线被选择。MOS晶体管栅极总是和一个字线相连接。每个MOS晶体管的输入端和一个参考线相连接，输出端和一个位线相连。在读数过程中判断电流是否通过晶体管。相应地被赋予逻辑值0和1。

在这些固定值存储器中，0和1的存储技术上是这样来实现的，在存储对应“没有电流通过晶体管”状态逻辑值的存储单元里，不设置MOS晶体管或者没有导线连接到位线上。另一方案是两个逻辑值是通过在沟道区用不同离子注入产生的有不同阈值电压的MOS晶体管得以实现的。

这种众所周知的硅存储器大部分为平面结构。由此每一个存储单元需要一个最小面积，它大约为6-8F²，此处F是现行工艺中最小的可制作的结构尺寸。平面的硅固定值存储器在0.4微米工艺中存储密度因此限制在约0.9位/微米²。

美国专利US PS4 954 854中描述了在一种固定值存储器中使用垂直的MOS晶体管的方法。为此硅基片表面带有孔状沟槽，在它的底部一个源区和其相邻，一个环绕沟槽的漏区在基片表面和其相邻，并且沿着它的侧面设置一个沟道区域。沟槽的表面具有栅介质并且沟槽内由栅电极填满。0和1在这种装置中这样来被区分，即对应于逻辑值之一沟槽不被腐蚀并且不制造晶体管。相邻的存储单元通过在其侧面设置绝缘结构彼此绝缘。

本项发明的目标是，提供一种基于半导体基片的固定值存储单元装置，提高存储密度，并且能以少量的制造步骤和高的成品率进行生产。此外应给出用于这种固定值存储单元装置的制造方法。

依据本发明，该目标通过一种根据权利要求1的固定值存储单元装置和一种根据权利要求3的制造方法得以实现。本发明装置的进一步发展在从属权利要求中给出。

在本发明的固定值存储单元装置中，首先是在半导体单晶硅基片或者在一个SOI基片上的硅层里，安置一个带有存储单元的单元区域。第一个逻辑值分别存储在第一种存储单元中，第二个逻辑值分别存储在第二种存储单元中。第一种存储单元包括一个与半导体基片主面垂直的MOS晶体管。与此相反，第二种存储单元不包括MOS晶体管。

固定值存储单元装置在制造过程中用如下方式程序化，即在用于第一种存储单元预定的地点制造垂直MOS晶体管，而用于第二种存储单元预定的位置被掩膜复盖，因此这里不制造MOS晶体管。

在单元区域中，预备多个平行分布的条型的绝缘沟槽。绝缘沟槽分布在整个单元区域。存储单元分别被设置在绝缘沟槽相对位置的侧壁，且存储单元的表面和有关侧壁相重叠。

在绝缘沟槽的底部和在各相邻绝缘沟槽之间的半导体基片的主面，分别设置条形掺杂区域，这些区域的掺杂与半导体基片的掺杂相反。条形的掺杂区域在整个单元区域上平行于绝缘沟槽分布。第一存储单元的垂直MOS晶体管是这样制造的，一个在绝缘沟槽底部分布的条形掺杂区域和一个在绝缘沟槽和相邻绝缘沟槽之间的、在主面设置的条形掺杂区域，各自形成MOS晶体管的源和漏区。MOS晶体管的栅介质和栅电极设置在一个孔中，它和绝缘沟槽的侧面相邻并且一直延伸到绝缘沟槽中。这个孔为栅介质和栅电极所填满。

字线被设置在主面上，它垂直于绝缘沟槽分布。字线分别和在各字线下方所设置的垂直MOS晶体管的栅电极相连。

在绝缘沟槽的底部和在各个相邻绝缘沟槽之间半导体基片主面所设置的条形掺杂区域作为位线或参考线，用于存储单元的读出。通过字线选择要计值的存储单元。计值是通过判断电流是否流过相应的条形掺杂区域进行的。如果存储单元为第一存储单元，则所属的条形掺杂区域形成一个垂直MOS晶体管的源/漏区，其栅电极和字线相连，在这种情况下有电流流过。然而如果存储单元为第二存储单元，则在这个位置没有孔，没有栅介质并且也没有栅电极。在半导体基片的主面上，字线仅仅经过绝缘体的上方。因此，相关的条形掺杂区域之间没有电流流过。

相邻绝缘沟槽之间的距离最好选择为基本上和绝缘沟槽的宽度相等。在这种情况下，在第一个存储单元里，孔最好总是延伸至绝缘沟槽的半宽处。存储单元平面沿垂直于绝缘沟槽长度方向延伸，从各个绝缘沟槽的中心延伸至相邻绝缘沟槽距离的中心。如果选择绝缘沟槽的宽度相应于当时技术中的最小结构宽度F，字线的宽度和字线间的距离同样被选择为相应的最小结构宽度F，这样存储单元所需要的面积为2F²。如果设定最小结构宽度F＝0.4μm作为基础，则在固定值存储单元装置里达到大约3.1位/微米²的存储密度。

为了制造所发明的固定值存储单元装置，在单元区域的范围内，最好首先在半导体基片的主面产生一个掺杂区域。然后复盖一个腐蚀阻挡层(多晶硅或氮化物)。在此之后，通过使用一个沟槽掩膜腐蚀出沟槽，通过掺杂区域的图形化在主面上形成相邻绝缘沟槽之间的条形掺杂区域。通过离子注入掺杂在沟槽底部形成条形掺杂区域。在此过程中，相邻沟槽间的主面通过沟槽掩膜得以保护。为了使沟槽侧面避免散射离子产生额外的掺杂，最好在离子注入前使沟槽侧面带有侧墙，例如SiO₂。

离子注入在沟槽底部形成条形掺杂区域之后，沟槽被填满绝缘材料，例如SiO₂。

在沟槽填充之后接下来进行存储单元的制造，在此对固定值存储单元装置进行程序设计。为此制作一个感光胶掩膜，它使得半导体基片的主面仅仅在此位置上暴露，在此处应为第一存储单元形成一个孔。用各向异性的干法腐蚀工艺，在绝缘沟侧面腐蚀出孔。在此，在侧面暴露出半导体表面。孔延伸进绝缘沟槽内。平行于绝缘沟槽，孔最好按照字线的宽度来限定。孔伸展至绝缘沟槽底部的条形掺杂区域的表面。在孔中半导体表面上制作栅介质。最后孔中填入栅电极。

在这项发明范围内，在沟槽掩膜下设置一个腐蚀阻挡层，它在沟槽腐蚀前按照沟槽掩膜被图形化。腐蚀阻挡层由这样一种材料形成，即相对于腐蚀阻挡层，绝缘沟槽的绝缘材料可以被选择腐蚀。图形化的阻挡层和感光胶掩膜在腐蚀孔的过程中共同做为腐蚀掩膜。因此，绝缘沟槽的宽度可按照最小结构宽度F设立。在感光胶掩膜里的孔具有相应于最小结构宽度F的线性尺寸。感光胶掩膜相对于绝缘沟槽这样来调整，即孔的中心设置在相对于绝缘沟槽的中心偏离一个绝缘沟槽的半宽。在这种情况下，利用了这样的事实，即调整精度优于最小结构宽度F。在0.4μm的工艺中，最小结构数值为F＝0.4μm，调整精度优于F/3＝0.13μm。

因为腐蚀阻挡层和感光胶掩膜共同做为腐蚀掩膜，腐蚀孔的宽度通过腐蚀阻挡层和感光胶掩膜的重叠而被减少，因此在F工艺中，有可能腐蚀出一个1/2F宽度的孔。

在这项发明范围内，在制造单元区域中绝缘沟槽的同时，在固定值存储单元装置周边区域形成绝缘沟槽，它包括一个用于固定值存储单元装置的控制电路。为此感光胶掩膜是必要的，它在单元区域里形成条形掺杂区域的掺杂过程中覆盖周边区域。此外，如果有腐蚀阻挡层，则在周边区域形成用于驱动固定值存储单元装置的MOS晶体管之前，它必须从周边区域去除。

下面借助实施例和附图进一步说明这项发明。

图1示出一个在单元区域里带有掺杂区域的基片。

图2示出在经过沟槽腐蚀后带有一层沟槽掩膜的基片。

图3示出在沟槽底部形成条形掺杂区域后的基片。

图4示出在沟槽中填充绝缘材料后的基片。

图5示出在为形成第一存储单元而腐蚀孔后的基片。

图6示出在形成一个栅氧化物和产生一个掺杂的多晶硅层后的基片。

图7示出将掺杂的多晶硅层图形化形成字线和用于外围区域MOS晶体管的栅电极，以及产生用于外围区域MOS晶体管的源/漏-区后的基片。

图8示出这项发明的固定值存储单元装置中单元区域的平面图。

在一个例如掺杂浓度为5×10¹⁵cm^-3的P型掺杂单晶硅(见图1)基片1中，通过离子注入和随后的热处理产生一个掺杂浓度为2×10¹⁷cm^-3的P型掺杂阱2。用CVD-TEOS方法，在整个平面上沉积厚为20nm的散射氧化物(Streuoxid)(没有示出)。随后在基片1的主面3上产生一个感光胶掩膜4，它限定一个单元区域5和一个外围区域6的范围。主面3在单元区域5的范围中被暴露，而感光胶掩膜4覆盖着外围区域6的范围。

通过50keV，5×10¹⁵cm^-2的离子注入，产生一个n⁺掺杂的区域7，它具有掺杂浓度为1×10²¹cm^-3，并且扩展在主面3上的单元区域5的范围之内。

感光胶掩膜4被去除，接下来进行热处理步骤以激活掺杂物。n⁺掺杂区域7具有约为200nm的深度。p-掺杂阱2具有2μm的深度。

散射氧化物用湿法化学腐蚀去除，并且通过热氧化在整个平面产生一个厚度例如为60nm的SiO₂层8。在SiO₂层8上形成一个阻挡层9，这个阻挡层是例如用CVD-方法沉积的Si₃N₄或多晶硅。所腐蚀阻挡层9的厚度为例如100nm。

随后，为了形成一个沟槽掩膜10，用TEOS-方法沉积300nm厚的SiO₂层，并且借助光刻方法通过例如用CHF₃、O₂的各向异性干法腐蚀，将该层结构化(见图2)。

接下来通过各向异性的干法腐蚀，根据沟槽掩膜10将腐蚀阻挡层9和SiO₂层8结构化。假如腐蚀阻挡层9由Si₃N₄组成，则它的腐蚀由CHF₃、O₂进行，假如腐蚀阻挡层9由多晶硅组成，则它的腐蚀由HBr、Cl₂进行。SiO₂层8用CHF₃、O₂腐蚀。在使沟槽掩膜10结构化的感光胶掩膜被去除后，进行沟槽腐蚀。沟槽腐蚀是用例如HBr、He、O、NF₃的各向异性干法腐蚀过程完成的。在此产生例如深度为0.6μm的沟槽160。沟槽160在单元区域5的字组中延伸。它们具有例如250μm的长度及例如0.4μm的宽度。相邻的沟槽160在单元区域5中以0.4μm的距离排列。沟槽160基本上是平行分布。在单元区域5字组中产生例如64个平行的沟槽。

同时，在标准逻辑工艺中浅槽隔离需要的沟槽160a在外围区域形成。在外围区域6，沟槽160a具有尺寸为例如0.4μm宽。

通过保形沉积形成厚度为60nm的TEOS-SiO₂层，随后用CHF₃、O₂进行各向异性的干法腐蚀，特别在沟槽160和沟槽掩膜10的垂直侧面产生SiO₂侧墙11(见图3)。

接下来借助于TEOS-方法在整个平面沉积一层厚度为20nm的散射氧化物层12。制作一层感光胶掩膜13，它覆盖外围区域6并使单元区域5暴露。通过离子注入，在沟槽160底部形成n⁺掺杂的条形区域14a。去除感光胶掩膜13，并且掺杂区域通过热处理方法激活。掺杂的条形区域14a中掺杂浓度达到例如10²¹cm^-3。在半导体基片1的主面3上，相邻沟槽160之间，在条形槽腐蚀时，通过n⁺-掺杂区域7的结构化形成掺杂区域14b。

接下来沟槽掩膜10被去除。沟槽掩膜10的去除是用例如HF-蒸汽(Excalibur-系统)或者HF-浸沾的办法。在去除沟槽掩膜10时，同时去除散射氧化物层12和SiO₂侧墙。此时，p-掺杂阱2的表面在沟槽160中被暴露。为了使这些晶体表面的质量更好，通过热氧化产生一个厚度为20nm的SiO₂层。为清楚起见，这一SiO₂层在图中没有示出。

紧接着沟槽160通过沉积厚度例如为800nm的TEOS-SiO₂-层所填充。主面3上的TEOS-SiO₂层通过CHF₃、O₂的腐蚀被去除。该腐蚀在腐蚀阻挡层9处停止。在这个工艺阶段，沟槽160被填充了SiO₂构成的沟槽填充物15。沟槽160和沟槽填充物15共同形成绝缘沟槽16(见图4)。在热处理阶段，例如在900℃的温度和10分钟条件下，沟槽填充物15被增密。由此SiO₂的腐蚀性能被改变。

在单元区域5形成一个感光胶掩膜17。利用感光胶掩膜17作为腐蚀掩膜，在外围区域6的和在单元区域边缘与位线相接触区域的腐蚀阻挡层9被去除。随后进行例如8×10¹²cm^-2的硼离子注入，由此，在外围区域随后将制造的MOS-晶体管的阈值电压便被调整好。最后，去除在外围区域6范围里的SiO₂层8以及感光胶掩膜17。

在整个平面制作一个感光胶掩膜18(见图5)，它包含将被存储在固定值存储单元装置中的信息。感光胶掩膜18在单元区域5中在应该形成第一存储单元的位置有一个开口。与此相反，在单元区域5中在应该形成第二存储单元的位置被感光胶掩膜所覆盖。感光胶掩膜的开口基本上是一个平行于主面3的正方形断面，它的边长等于最小结构宽度例如F＝0.4μm。感光胶掩膜18被这样来调整，即开口19的中心偏离绝缘沟槽16的中心一个结构宽度F的一半。使用这种方法，其调整比工艺中的最小结构宽度更为精确。外围区域6被感光胶掩膜18所覆盖。

通过各向异性的干法腐蚀工艺，相对于腐蚀阻挡层9选择腐蚀沟槽填充物15，这样，孔20即被腐蚀成绝缘沟槽16。如果腐蚀阻挡层由Si₃N₄组成，则腐蚀用C₂F₆、C₃F₈进行。如果腐蚀阻挡层9由多晶硅组成，则腐蚀用HBr、Cl₂、He进行。腐蚀连续进行，直到700nm的SiO₂被去除。因此，孔20一直延伸到设置在各个绝缘沟槽16底部的条形掺杂区域14a的表面。由于图形化的腐蚀阻挡层9和感光胶掩膜共同起腐蚀掩膜作用，孔20在垂直于绝缘沟槽16长度方向的宽度比各个工艺中的最小结构宽度还要小。在孔20的侧壁及底部，半导体表面被暴露。

接下来感光胶掩膜18被去除。通过在HF中浸沾，在各向异性腐蚀工艺中所沉积在孔20壁上的腐蚀产物被去除。为了改善半导体表面，随后生长例如10nm的热氧化物，然后用湿法化学腐蚀把它去掉。

通过热氧化作用，在孔20中暴露的半导体表面上以及外围区域6上形成栅氧化层22。所形成的栅氧化层22的厚度为例如10nm(见图6)。随后产生一个厚度为400nm的掺杂多晶硅层21。掺杂多晶硅层21可通过例如没有掺杂的沉积，再通过离子注入或例如POCl-涂层扩散形成n-掺杂。掺杂的多晶硅层21也可以通过原位掺杂沉积产生。掺杂的多晶硅层21完全填满孔20。

借助于光刻方法，掺杂的多晶硅层21如下结构化，在单元区域5的范围里产生字线21a，并在外围区域6产生栅电极21b(见图7)。在孔20所设置的掺杂多晶硅层21用作垂直晶体管的栅电极，该垂直晶体管由和各个孔20相邻的掺杂条形区域14a、14b，两者之间所设置的p-掺杂阱2以及栅氧化层22构成。这种垂直晶体管的阈值电压通过p-掺杂阱2的掺杂预先决定。

字线21a基本上垂直绝缘沟槽16而分布。它们具有一个最小结构宽度F的宽度并且相距例如为F＝0.4μm。利用沿着绝缘沟槽16侧壁的相邻字线21a的间隔，相邻存储单元互相隔离。在单元区域5的范围内，例如64个字线21a相互平行设置。根据制造条件，将垂直MOS晶体管的栅电极和各个字线21a相连接。

为制造固定值存储单元装置，在外围区域6制作水平MOS-晶体管。为此，通过保形淀积和沿字线21a以及栅电极21b垂直侧面作SiO₂层的各向异性腐蚀，从而产生SiO₂-侧墙23。通过例如能量50keV和剂量5×10¹⁵cm^-2的砷离子注入，在外围区域6形成源/漏-区域24。由于在外围区域6的MOS-晶体管的源/漏-区域24同栅电极21b及字线21a来源于同样的导电类型掺杂，因而这种离子注入可以不用附加的掩膜。

为了在外围区域6制作水平的MOS-晶体管，可以进一步采用MOS技术中熟知的工艺步骤，如LDD-结构、HDD-结构、硅化物-技术以及类似技术。

通过使用附加的掩膜和工艺，也可以在外围区域制造P-MOS晶体管。

最后，一个平面化的中间氧化层例如硼-磷-硅酸盐-玻璃覆盖在整个表面，并在上面打开接触孔。打开和字线21a相接触的孔，和在绝缘沟槽16底部所设置的条形掺杂区域14a相接触的孔，及和在与绝缘沟槽16相邻的主面3上所设置的条形掺杂区域14b相接触的孔。接触孔被例如钨所填满。接着制作金属化的平面，例如通过铝层的淀积和结构化。最后制作一个钝化层。这种标准的工艺不再分别介绍。

在用本发明方法制造的固定值存储单元装置中，存储单元的计值是根据“虚地”原则进行的。每个条形掺杂的区域14a、14b对应存储单元的两行。一对条形掺杂区域14a、14b，它包括相邻的在主面上的条形掺杂区域14a和底部的条形掺杂区域14b，在此对应唯一的一行存储单元。在读取固定值存储单元装置时，根据字线21a的选择，对绝缘沟槽底部的条形掺杂区域14a和在主面3的一个相邻的条形掺杂区域14b之间的电流计值。按照线路布置，在绝缘沟槽底部和主面3的条形掺杂区域14a、14b作为参考线或位线。

图8示出了本发明的固定值存储单元装置的单元区域5的俯视图。在单元区域5中，固定值存储单元装置包括第一存储单元25以及第二存储单元26。第一存储单元25和第二存储单元26的大小在图8中用点-划线标出。第一存储单元25均通过虚线描述。第一个逻辑值均被存储在第一存储单元25中，第二个逻辑值则存储在第二存储单元。

第一逻辑值是这样被写入到第一存储单元25的，即通过孔20的腐蚀及栅氧化物22和栅电极21形成的，在第一存储单元25的范围内产生一个垂直的MOS晶体管。这个MOS晶体管的栅电极和一个字线21a相连。

第二逻辑值是按以下方式被写入到第二存储单元26的，即在第二存储单元26的范围内没有孔被腐蚀，并且因此在进一步的制造中没有垂直的MOS-晶体管产生。在第二存储单元26上分布的字线21a为此在第二存储单元26的范围内不与垂直的栅电极相连。所以，在选择一个第二存储单元26时，没有电流可以流过相应的条形掺杂区域14a、14b

本发明方法的固定值存储单元装置可以利用九个掩膜生产，其中在外围区域6的横向N-MOS晶体管和单元区域5可同时制成。在这个实施例中，存储单元25、26所需的面积等于2F²，此处F为各步光刻工艺的最小可制造的结构尺寸。

Claims (8)

1.固定值存储单元装置，

-在此装置中，在一个半导体基片(1)的主面(3)上设有带有存储单元(25，26)  的单元区域(5)。

-在此装置中，半导体基片(1)至少在单元区域(5)被掺杂为第一种导电类型，

-在此装置中，存储单元包括第一存储单元(25)，在这里第一逻辑值被存储，并且具有至少一个与主面(3)垂直的MOS-晶体管，还包括第二存储单元(26)，在这里第二逻辑值被存储，并且它没有MOS-晶体管，

-在此装置中，在单元区域(5)里设有多个平行分布的条形绝缘沟槽(16)，

-在此装置中，条形掺杂区域(14a，14b)被相应设置在绝缘沟槽(16)的底部和相邻绝缘沟槽(16)之间的主面(3)上，它们被掺杂为和第一种导电类型相反的第二导电类型，它们平行于沟槽(16)分布，

-在此装置中，存储单元相应被设置在绝缘沟槽(16)相对的侧壁上，

-在此装置中，第一存储单元(25)各包括一个孔(20)，它从绝缘沟槽(16)之一的侧壁延伸进绝缘沟槽(16)，在它的表面设有栅介质(22)，并且它由栅电极(21)填充，因此它在与侧面相邻的条形掺杂区域(14a，14b)形成垂直MOS-晶体管的源/漏区域，

-在此装置中，设置字线(21a)，它垂直于绝缘沟槽(16)分布，并且和各个设置在相应字线(21a)下面的垂直MOS-晶体管的栅电极相连。

2.根据权利要求1的固定值存储单元装置，

-在此装置中，相邻绝缘沟槽(16)之间的距离等于绝缘沟槽(16)的宽度，

-在此装置中，孔(20)在第一存储单元(25)中均延伸至绝缘沟槽(16)的一半宽度。

3.用于制造固定值存储单元装置的方法，

-其中，在半导体基片(1)的主面(3)形成单元区域(5)，它包括第一存储单元(25)，在这里第一逻辑值被存储，并且具有至少一个与主面(3)垂直的MOS-晶体管，还包括第二存储单元(26)，在这里第二逻辑值被存储，并且它没有MOS-晶体管，

-其中，半导体基片(1)至少在单元区域(5)的范围内掺杂为第一导电类型，

-其中，制造多个平行分布的条形绝缘沟槽(16)，

-其中，条形掺杂区域(14a，14b)被相应设置在绝缘沟槽(16)的底部和相邻绝缘沟槽(16)之间的主面(3)上，它们被掺杂为和第一种导电类型相反的第二导电类型，

-其中，存储单元相应在绝缘沟槽(16)相对的侧壁上形成，沿着侧面的相邻存储单元互相绝缘，

-其中，为了形成垂直晶体管，开了一些孔(20)，它们各自和绝缘沟槽(16)之一的侧面相邻，并且延伸至绝缘沟槽(16)的底部分布的掺杂区域(14a)，在这些孔的表面设置有栅介质(22)和栅电极(21)。

4.根据权利要求3的方法，

-其中，在半导体基片(1)的主面上，制造一个掺杂第二导电类型的区域(7)，它用以形成绝缘沟槽(16)和条形掺杂区域(14a，14b)，它延伸在整个单元区域(5)上，

-其中，制作一个沟槽掩膜，它限定绝缘沟槽(16)的布局，

-其中，在各向异性的干法腐蚀工艺中，通过使用沟槽掩膜(10)作为腐蚀掩膜，沟槽(160)被腐蚀，通过图形化第二导电类型掺杂的区域(7)，在相邻绝缘沟槽(16)之间的主面(3)上形成条形掺杂区域(14b)

-其中，在沟槽底部所设置的条形掺杂区域(14a)采用离子注入来形成，此处沟槽掩膜(10)作为离子注入掩膜使用，

-其中，在去除沟槽掩膜(10)之后，通过用绝缘材料(15)填充沟槽(160)形成绝缘沟槽(16)。

5.根据权利要求4的方法，

-其中，在用离子注入形成沟槽底部所设置的条形掺杂区域(14a)之前，沟槽的侧面被起掩蔽作用侧墙(11)所覆盖，它在沟槽填充之前被去除。

6.根据权利要求4或5的方法，

-其中，在沟槽掩膜(10)下方制作一个腐蚀阻挡层(9)，相对于它，绝缘沟槽(16)的绝缘材料可被选择腐蚀，

-其中，在沟槽腐蚀之前，依照沟槽掩膜(10)，腐蚀阻挡层被结构化，

-其中，在制成绝缘沟槽(16)之后，产生一个感光胶掩膜(1 8)，它限定第一存储单元(25)的布局，

-其中，在各向异性的干法腐蚀工艺中，垂直MOS-晶体管的孔(20)  被打开，在此工艺中感光胶掩膜(18)和结构化的腐蚀阻挡层(9)共同作为腐蚀掩膜。

7.根据权利要求6的方法，

-其中，绝缘沟槽(16)被SiO₂所填充，

-其中，腐蚀阻挡层(9)至少包括材料Si₃N₄，非晶硅或多晶硅中的一种，

-其中，半导体基片(1)至少在单元区域(5)的范围内由单晶硅组成。

8.根据权利要求4至7之一的方法，

-其中，第二导电类型的掺杂区域(7)的横向范围通过一个感光胶掩膜(4)所限定，它同时还覆盖外围区域(6)，

-其中，在外围区域(6)的沟槽(160a)同样使用沟槽掩膜(10)进行腐蚀，

-其中，为了在沟槽(160)的底部形成条形掺杂区域(14a)而进行离子注入时，外围区域(6)被掩蔽，

-其中，在外围区域(6)的沟槽(160a)被绝缘材料(15)填满。

Images