CN1159865A

CN1159865A - 只读存储器单元的结构及其制造方法

Info

Publication number: CN1159865A
Application number: CN95195345A
Authority: CN
Inventors: W·克劳兹奇尼德; L·列斯彻; F·霍夫曼; W·罗斯纳
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1994-09-28
Filing date: 1995-09-14
Publication date: 1997-09-17
Also published as: DE59501936D1; EP0784866A1; JPH10506237A; KR970706608A; WO1996010266A1; US5973373A; EP0784866B1; DE4434725C1; JP3781125B2

Abstract

一个只读存储器单元结构包括处于一个由半导体材料构成的衬底上的各具有一纵向MOS晶体管的存储单元，其中，不同的逻辑值(0，1)通过不同的栅介质(27，28)的厚度实现。特别的，存储单元结构在一硅衬底上能够以少的处理步骤和高的封装密度生产。存储单元结构和读出驱动电路以集成的方法生产。

Description

只读存储器单元的结构及其制造方法

许多电子系统需要将数据以数字形式持久的写入存储器。这种存储器此外被称为常数存储器、读出存储器或者只读存储器。

塑料盘被镀上铝后，被称作只读存储器，广泛用于存储非常大量的数据。在塑料盘的镀膜上有两种不同的点状凹陷，分别用来表示逻辑值0或1。信息以这种凹陷的结构数字化地存储。这种盘被称作光盘并广泛用于存储数字形式的音乐。

为了读出存储在光盘上的数据，使用了一种读出设备。在这种设备中，盘机械地旋转。通过激光二极管和一个光电元件扫描点状凹陷。在这里典型的扫描速率是2×40KHz。在一张盘上可以存储4GBits的信息。

读出设备有易遭机械磨损的移动元件，要求相当巨大的容量并只允许慢的数据访问。此外读出设备对振动敏感并因此只可在移动系统中有限的范围中使用。

以半导体为基础的用于存储少数数据的只读存储器已经公开。这些作为平面集成的硅电路广泛地被实现，在它上面使用了MOS晶体管。通过一个与字线相连的栅电极选择晶体管。MOS的输入端与参考线相连，输出线与位线相连。在读的过程中，将判断是否有电流流过晶体管。相应的指定逻辑值0和1。在技术上，0和1通过以下方式存储，在一个存储单元中存储了分配给状态“没有电流流过晶体管”的逻辑值，那么在这个存储单元中不生成MOS晶体管或不实现到位线的导电连接。代替的是，作为沟道区中不同的离子注入的结果，MOS晶体管具有不同的工作电压，因此可以实现表示两种逻辑值的MOS晶体管。

基于半导体的这些存储器允许随时访问所存储的信息。读取信息所需要的电功率明显小于具有机械驱动器的读设备。既然不再使用机械驱动器，因此可以避免机械磨损和对振动的敏感性。所以半导体的只读存储器也可用于移动系统中。

所介绍的硅存储器具有一平面结构。因此，每个存储单元需要大概为6至8F2的最小表面积，在相关技术中，F是最小的可生成尺寸。这样，当使用1μm技术时，平面硅存储器被限制在大约为0.14bit/μm²的存储密度。

US-PS4 954 854中公开了在只读存储器中使用纵向晶体管。因此在硅衬底的表面上提供了槽，在底部槽与源区邻接，在衬底的表面槽与漏区邻接并且沿着槽的外侧安排了一个沟道区。在槽的表面提供了栅介质并且使用栅极填充槽。在这种结构中通过下面方法区分0和1，对于其中之一的逻辑值不蚀刻槽和不生成晶体管。

DE 42 14 923 A1公开了一种只读存储器单元结构，它的存储单元包括MOS晶体管。这些MOS管沿槽布置。因此，源区邻接于槽的底，漏区邻接于衬底的表面并且不仅垂直于衬底的表面而且平行于衬底表面的沟道区邻接于槽的外侧和底。在沟道区的表面提供了栅介质。栅极被设计为外侧的覆盖(隔离区)。通过沟道离子注入实现的不同的工作电压区分逻辑值0和1。在沟道离子注入过程中，注入各自槽的表面的离子以直角进入各自槽的表面，由于对面侧面的阴影效果，离子注入将只沿着一个侧面实现。

本发明基于以下问题，在半导体基础上规定了只读存储器单元结构，在这种方法下，提高了存储密度并且具有小数目的生产步骤和较高的产量。进一步讲，应给出生产这样一种存储单元结构的生产方法。

根据本发明通过权利要求1的只读存储器单元结构和权利要求7的生产方法可以解决这个问题。在从属权利要求中将进一步给出本发明的实施形式。

根据本发明的只读存储器结构包括MOS晶体管，在MOS晶体管中，出现在源、漏区间的电流基本上垂直于衬底的表面。为了区分逻辑值0和1，MOS晶体管的栅介质具有不同的厚度。在这种情况下，使用以下事实：如果栅介质的厚度变化为10倍或更多，那么可以清楚的区分MOS晶体管的工作电压，因此如果选择信号为两个工作电压间的电平时，其中一个MOS晶体管导通而具有较厚栅介质的MOS晶体管不导通。

一个由单晶硅构成的衬底或一个SOI衬底非常适合于作为半导体衬底，在它的硅层实现了存储单元结构。对于大范围的应用，象存储信息或数字化存储的音乐的数据介质，例如由单晶硅构成的半导体衬底是优选的。

从应该有小的栅介质厚度的MOS晶体管的沟道区域的表面上选择的移走绝缘层，可以首先获得不同的栅介质厚度。通过选择的氧化过程，例如通过一个LOCOS处理，使用不同的氧化时间可以生成不同厚度的栅介质。

在本发明的范围内，除了存储单元域外，在同一半导体衬底上实现了读出电路。在形成单元域时，读出电路需要的MOS晶体管和存储单元的MOS晶体管在同一时间首先生成。用于读出电路的MOS晶体管这时不仅可以作为在源和漏间具有垂直于衬底表面的电流的纵向的MOS晶体管实现，也可以作为后来的在源和漏间具有平行于衬底表面的电流的MOS晶体管实现。

根据本发明的第一种实现形式，存储单元的纵向的MOS晶体管总是与槽的外侧相邻。在槽的对面外侧覆盖一层绝缘层。位线和参考线作为掺杂区埋在衬底中。字线与MOS晶体管的栅极相连并且穿过相关的位线和参考线。本实施形式可以实现一个最小存储单元面积4F²(F：相关技术中的最小的结构尺寸)。

根据本发明的另一种实施形式，栅极相互绝缘的MOS晶体管被安排在每个槽的对面的侧面。这里栅极作为各自外侧上的外侧覆盖实现。外侧覆盖最好由掺杂的多晶硅的导电材料构成，它延伸到槽外侧的所有长度，因此与槽这个外侧邻接的所有MOS晶体管的栅极互相连接。外侧覆盖构成了这些MOS晶体管的字线，本实施形式可实现一个最小存储单元面积2F²。

如果使用0.35μm技术，那么根据本发明的存储单元结构可以产生大约0.25μm²的存储单元面积。具有100-500Mbit的只读存储器单元结构和大约1cm²的面积的只读存储器单元结构因此在技术上和经济是是可行的。

如果使用约10∶1的数据压缩，如在特定算法和信号处理中公开的一样，那么可以达到直到5GBit的容量。根据本发明的只读存储器单元结构因此可以用于如音乐的数字化存储这样的应用，而直到现在其还在使用光盘。PC软件和游戏要求高的存储密度并且也因此无数据压缩地存储在根据本发明的只读存储器单元结构中。

下文将参考实施例和附图详细介绍本发明。为清楚，在图中没有标注刻度：

图1介绍了一个具有槽的衬底，源、沟道和漏的掺杂区与其相邻并且它的表面覆盖了一层绝缘层；

图2介绍了在生成按照本发明的存储单元结构后的衬底，它具有厚的和薄的栅氧化物的MOS晶体管；

图3介绍了在图2中III-III所标明的部分；

图4介绍了在图2中IV-IV所标明的部分；

图5介绍了图2中所介绍的存储单元结构的单元域的俯视图，其中单独的存储单元具有4F²的所需空间；

图6介绍了一个带有槽的硅衬底，槽与源区和沟道区邻接并覆盖了一层绝缘层；

图7介绍了在生成一层绝缘覆盖后，在一次氧化过程后和沉积多晶硅层后的硅衬底；

图8介绍了在生成由掺杂的多晶硅层构成的导电的外侧覆盖后的硅衬底；

图9介绍了已经移走导电的外侧覆盖后的在图8中IX-IX所标明的部分；

图10介绍了在生成除了用于单元域而用于读出电路的MOS晶体管后的硅衬底；

图11介绍了生成根据本发明的存储单元结构后的硅衬底，其中每个槽对面的导电外侧覆盖通过一层绝缘层相互绝缘，在导电外侧覆盖被绝缘后在槽间已经生成的漏区和已经提供金属化的漏区；

图12介绍了图11中所介绍的存储单元结构的单元域的俯视图，单独的存储单元有所需要的空间2F²。

例如单晶硅是P掺杂的并具有例如5×10¹⁶cm^-3的掺杂物浓度，在由这种单晶硅构成的衬底上，通过各向异性蚀刻，使用槽掩膜，生成了槽12。衬底11包括单元域13的区域和外围14的区域。在外围14中例如可以生成读出电路和/或放大器、D/A转换器和类似的东西。在图1中，双箭头13表示单元13的区域，双箭头14表示外围14的区域。

在单元域13的区域内，槽12平行地通过衬底。它们具有例如1μm的深度。槽12的宽度根据在技术中使用的相应的最小结构尺寸F选择，例如0.35μm。槽12间的距离同样通过最小结构尺寸F选择，例如0.35μm。垂直于图1所示平面的槽的长度例如是250μm。

为了之后建立用于驱动电路的MOS晶体管，在外围14设置槽。此槽12的深度如单元域13，并且其横截面和间距与驱动电路的要求相匹配，特别实现槽的较大间距和较大范围。

接下来，在全部区域内沉积一层绝缘层。例如通过从Si(OC₂H₅)₄(TEOS)热分解SiO₂的CVD方法，生成绝缘层15，绝缘层15的层厚度例如是100nm。绝缘层15有一个基本正形的边缘覆盖。

接着在槽12底部和衬底11的表面的槽12间通过例如磷离子注入实现n+掺杂区16。安排在槽12底部的区16a垂直于所画平面。在单元域13的区域内，槽16a用作参考线。经过衬底11的表面的n⁺16b同样垂直于图1所画平面。在单元域13的区域内，n⁺掺杂区的16b用作位线。

接下来建立(参见图2)绝缘层15，例如使用光刻胶构成掩膜方法。第一个外侧17a总是处于绝缘层15的覆盖下。与此相反，总位于第一个外侧17a对面的第二外侧17b上的介质层14被选择地移走。将从稍后产生一个具有较低工作电压的MOS晶体管的区域移走绝缘层15。在这种情况下，刻蚀到绝缘层15的缝隙有一结构尺寸F的宽度并垂直于图2所画平面，长度同样为一结构尺寸F。然而，随着相关槽12的布置，缝隙移到半个结构尺寸1/2F。这里，调整精度总比最小结构尺寸大。

在外围14，根据驱动电路要求建立绝缘层15。特别的，它将沿着槽12的应生成纵向MOS晶体管的外侧被移走。

例如通过各向异性的刻蚀方法完成建立绝缘层15的过程。

接下来是在干燥的O₂气体中在例如825℃温度时的栅氧化过程，在这一过程中，一个具有7nm厚度的栅介质在暴露的硅表面上形成。

接下来，在全部区域内应用多晶硅层19并通过注入与沉积的方法形成掺杂。沉积的多晶硅层例如有250nm的层厚度。因此，多晶硅层19完全填充了单元域的槽12。

接着，使用掩膜的方法建立多晶硅层19。这种情况下，在单元域13的区域内，建立被平行地安排的带状走向的字线19a。字线19a扩展到槽的部分用于生成安排在槽的第2个外侧上的MOS晶体管的栅极。这些MOS晶体管均包括一个位于各槽12底部的n⁺掺杂区16a，一个与同一个第二外侧17b上衬底表面邻接的n⁺掺杂区16b以及其中作为沟道区安排在两个槽之间的那部分衬底11，作为栅介质的栅极氧化物18或绝缘层15以及所说的栅极。将薄的栅氧化物18作为栅介质的MOS晶体管也将绝缘层15作为栅介质的MOS晶体管有小的工作电压。如果栅氧化层18的厚度为7nm并且绝缘层15的厚度为100nm，并且3.5V的选择信号作用于字线19a，那么只有那些将薄的栅氧化物18作为栅介质的MOS晶体管导通。

为了能完成存储单元结构，一种由例如硼-磷-硅酸盐玻璃构成的中间氧化层以大约800nm的层厚度沉积在全部区域上。在中间氧化层120上开通了到参考线16a(参见图3)、到位线16b(参见图4)以及到字线和外围14中的MOS晶体管的联系孔洞。通过使用钨元素填充联系孔洞，建立了参考线触点121a(图3)、位线触点121b(见图4)以及另外的触点121，例如它用外围14中的MOS晶体管形成。

通过沉积和建立例如由铝构成的金属化平面以及产生和建立一个例如由等离子体氧化物构成的钝化层实现存储单元结构(这些步骤没作详细介绍)。

在这种存储单元结构(参见图5的俯视图)中，单元域13中字线19a互相平行。参考线16a在槽12的底部垂直于字线19a，参考线16a同样是带状形式的并相互平行布置。同样在相邻槽间的与衬底表面邻接的位线16b垂直于字线19a。在图5的俯视图中，位线16a总是出现在相邻参考线16a间。在图5中用虚线标出一个存储单元区域。既然字线19a、位线16b和参考线16a的宽度总为最小结构尺寸F，例如0.35μm并且既然它们间隔同样为最小结构尺寸例如0.35μm，那么每一个存储单元需要4F²＝0.5μm²的面积。这样可以达到2bit/μm²的存储密度。

平行于衬底11表面的单元域13的延伸例如是250×250μm²。在它里面可以存储125kBit的信息。

在另外的一个实施例中，只读存储器单元结构建立在一个n⁺掺杂的单晶硅构成的衬底。衬底21掺杂着例如砷并且有大约100mΩcm的导电性。在衬底21上安置了一个P掺杂层，它具有例如0.3μm的厚度和例如5×10¹⁷cm^-3的硼掺杂度。P掺杂层22既可以通过离子交换实现也可以通过外边生长产生(参见图6)。

在使用光刻的方法生成一蚀刻掩膜后，在P掺杂的层22的表面上使用干蚀刻的处理蚀刻出槽23。槽23一直延伸到n⁺掺杂的衬底21。例如它具有0.4μm的深度。在衬底21上的单元域24中安排了槽23。它们象平行布置的带子通过单元域24。槽23的宽度和它们的间隔总具有最小的结构尺寸F例如0.6μm。垂直于图6中所画平面的槽23的长度例如为250μm。平行于衬底21表面的单元域24的面积例如是250×250μm²。除单元域24外，衬底21还包括外围240，在它上面实现读出电路和类似电路。

例如由SiO₂构成的一个绝缘层25并且具有例如100nm的厚度，它可以在P掺杂层22和槽23的表面的全部区域上生成。例如可以通过一种TEOS方法沉积绝缘层25。

接下来生成光刻胶掩膜26，它覆盖了绝缘层25的区域，在绝缘层25上，应生成在单元域24中具有较高工作电压的MOS晶体管。每一个MOS管占用区域尺寸为1F×1F，其中，F＝最小尺寸例如0.6μm。光刻胶掩膜26的结构在后来随着相关槽24的布置转换到1/2F，因此，光刻胶掩膜26覆盖了槽23侧面27的一部分。这里基于以下事实：调整精度比相应最小的结构尺寸大。

使用光刻胶掩膜26作为蚀刻掩膜，在各向同性的蚀刻处理中，例如使用缓冲的氟氰酸建立绝缘层25。然后移走光刻胶掩膜26。

接下来，对硅选择地使用各向异性的蚀刻。在这期间，从已建立的绝缘层上形成绝缘的侧面覆盖27。在这里，作为各向异性蚀刻，例如活性离子蚀刻是适合的(见图7)。

建立绝缘的侧面覆盖27和建立绝缘层25的处理步骤也可以相反的顺序实现。这里，光刻胶掩膜26在建立侧面覆盖后首先产生。

接下来是栅氧化过程，例如在825℃的O₂气体中。在这一过程中，在暴露的P掺杂层22和槽23的硅表面上生成具有例如7nm厚度的栅氧化层28。然后，在所有区域内沉积了一层多晶硅层29。通过注入或沉积，多晶硅层29形成n掺杂。借助于光刻的方法，建立了覆盖外围25的掩膜210。单元域24不受掩膜210覆盖。在单元域24边缘，掩膜210另外覆盖在字线的连接点上。

在一个对SiO₂选择的各向异性的干蚀刻处理中，在槽23的侧面从掺杂的多晶硅层29建立了导电的侧面覆盖211。导电的侧面覆盖包括掺杂的多晶硅。例如通过活性离子蚀刻实现的各向异性蚀刻一直扩展到栅氧化层28的水平表面暴露为止(见图8)。导电的侧面覆盖211通过有效的生产技术以环形的方式围绕着单个的槽23。

下一步，为了在两点上通过蚀刻的方法中断在每个槽23中环状的导电侧面覆盖211，生成了另外的掩膜211。这样，掩膜212基本上覆盖了单元域24并总只在每个导电侧面覆盖211上留下两点不覆盖。导电侧面覆盖总是优先在槽23长的一侧中断，中断点安排在长的一侧的相对的一端。(见图9，它介绍的是图8中用IX-IX标明的部分)。通过这种方法，形成了基本上为带状的并相互平行安排的字线211a。每一字线211a交替地在单元域不同的边上都具有一呈直角的扩充，通过它，在另外过程中，实现字线的联系。因为对于相邻的字线211a，联系总是在单元域24相对边上实现，这个处理步骤是非关键性的。

在移去掩膜210和212后，建立另一掩膜213，它完全覆盖了单元域24并且定义了在外围240中用于读出电路的MOS晶体管的栅极(参见图10)。在一个各向异性的干蚀刻处理例如活性离子蚀刻中，通过建立多晶硅层29，在外围240中形成了栅极214。通过使用另外的掩膜215和栅极214作离子注入掩膜，通过邻接于栅极214的注入，建立了源和漏区216。

在移走掩膜213、215后，在全部区域上生成一平面的绝缘层217。这例如通过硼-磷-硅酸盐玻璃的分解和允许上述玻璃流动的方法实现。

借助于另外的掩膜(没有介绍)，在单元域24中的槽23间的P掺杂层22的表面上产生了联系孔洞。为了产生联系孔洞218，使用了干蚀刻例如活性离子蚀刻。接着是离子注入例如砷，离子注入能量25keV和5×10¹⁵cm^-3的量。当离子注入时，在相邻槽23间的P掺杂层22的表面建立了n⁺掺杂区219(见图11)。n⁺掺杂区219具有掺杂物浓度例如10²⁰cm^-3，它表示沿槽23侧面布置的MOS晶体管的漏区。MOS晶体管由构成源区的n⁺掺杂的衬底、构成沟道区的P掺杂层22、n⁺掺杂区219、栅氧化层28和/或绝缘的侧面覆盖27以及构成栅极的字线211a构成。将栅氧化层28的一部分作为栅介质的那些MOS晶体管导通的工作电压小于那些将绝缘的侧面覆盖27作为栅介质的MOS晶体管。

在此离子注入步骤中，在外围240中的掺杂区也可以同时产生。

平面层217与安排在一个并且同一个槽23对面侧面的另一条字线211a绝缘。既然槽的宽度与槽的间隔总是最小结构尺寸，那么在打开其宽度同样为最小结构尺寸的联系孔洞218时，由于调整精度，对于字线211a，通过在上区域的蚀刻，可能暴露出来。然而为了达到字线之间可靠的绝缘，通过对Si(OC₂H₅)₄(TEOS)的热分解使用CVD的方法，沉积了一层具有基本正形边缘覆盖的SiO₂层。当联系孔洞正在蚀刻时，绝缘侧面覆盖220(绝缘区)，另外绝缘已暴露的字线211a，在对硅和硼-磷-硅酸盐玻璃选择地各向异性处理过程中，例如使用活性离子蚀刻的方法，在联系孔洞218的侧面形成了上述的绝缘侧面覆盖220。

最后，例如通过喷射涂上一层例如由铝构成的金属层，这层是为了形成位线211，其在蚀刻处理中使用光刻胶掩膜的方法建立。位线221垂直于字线211a。位线221以自我调节的方式通过联系孔洞218连接到MOS晶体管的n⁺掺杂区219。用于形成单元域24中所有MOS晶体管的另一源/漏区的n⁺掺杂的衬底21和一个衬底触点一起提供。这可以在衬底21的背面实现或在单元域24的边缘通过一个联系孔洞实现，这个洞穿过P掺杂区22。

图12介绍了符合本发明的存储单元结构的实施形式的单元域部分的俯视图。两个存储单元邻接于每个槽，每个存储单元包括一个MOS晶体管，它形成于n⁺掺杂区219、作为沟道区的P掺杂层22、作为源/漏区的衬底21、栅介质和字线211a。安排在相邻槽23间的掺杂区219、22总属于两个MOS晶体管。这样，存储单元所要求的面积为2F²，F为最小结构尺寸，例如0.6μm。如果使用最小结构尺寸为0.25μm的技术，通过这种方式可以生产面积为0.125μm的存储单元。

为清楚起见，在图12的俯视图中，只标出了绝缘的侧面覆盖27，而并没有标出栅氧化物层28。

沿着槽的一个侧面相邻的MOS晶体管的n⁺掺杂区219相互绝缘。在所述的实施形式中，这个绝缘通过pn节来实现，pn节总建立在到P掺杂层22的联系孔洞的218的边缘。交替的，n⁺掺杂区219通过绝缘槽相互隔离。在蚀刻首先提到的槽23之前，通过槽蚀刻和填充绝缘材料生成这些绝缘槽。

在单元域24的边缘总含有具有绝缘的侧面覆盖27的槽23，它将安排在边缘上的MOS晶体管的沟道区与外围240绝缘。为了补偿可能的调节公差，这个槽的宽度可以比一个结构尺寸F大。

Claims

1.只读存储器单元结构

-在这种结构中，提供了基于半导体材料的衬底(11)，它包括安排在主表面区域中单元域内的存储单元；

-在这种结构中，每个存储单元均包括一个具有两个源/漏区域(16a，16b)、一沟道区域(11)、一栅介质(18、15)和一栅极(19a)的MOS晶体管，它的源/漏区域(16a)之一和一参考线相连，它的另一源/漏区(16b)和一位线相连，它的栅极(19a)和一字线相连，并且在这种结构中，源/漏区(16a，16b)之间的电流基本垂直于主表面；

-在这种结构中，存储单元首先包括这样一种存储单元，在它里面以下列方式存储第一个逻辑值，即安排栅介质(18)的厚度，以至于当选择信号作用于字线(19a)时，电流流过位线(16b)；

-在这种结构中，存储单元首先包括这样一种存储单元，在它里面以下列方式存储第二个逻辑值，即安排栅介质(18)的厚度，以致于当选择信号作用于字线(19a)时，没有电流流过位线(16b)。

2.根据权利要求1的存储单元结构，

-在这种结构中，衬底(11)至少在主表面区域内应包括单晶硅；

-在这种结构中，在主表面上基本有平行的槽；

-在这种结构中，源/漏区域(16a，16b)和沟道区域(11)总邻接于各自槽(12)的表面，其中沟道区邻接于槽(12)的垂直于主表面的侧面。

-在这种结构中，多个MOS晶体管与各槽相邻。

3.根据权利要求2的存储单元结构，在这种结构中，第二个存储单元中MOS晶体管的栅介质厚度至少是第一个存储单元中MOS晶体管的栅介质厚度的十倍。

4.根据权利要求2或3的存储单元结构，在这种结构中，在每一个槽(12)的第一个侧面上含有一绝缘层(15)，然而在与各槽相邻的MOS晶体管的沟道区邻接于各自槽(12)的位于第一个侧面对面的第二个侧面。

5.根据权利要求2或3的存储单元结构，

-在这种结构中，每个槽(23)有两个相对的第一个侧面和第二个侧面；

-在这种结构中，MOS晶体管不仅沿着第一个侧面而且沿着第二个侧面布置，

-在这种结构中，作为侧面覆盖(隔离区)的MOS晶体管的栅极(211a)由导电材料构成，

-在这种结构中，在第二个存储单元中，在栅极(211a)和槽(23)的各个侧面之间安排了一绝缘的侧面覆盖(27)，

-在这种结构中，沿着槽(23)第一个侧面布置的MOS晶体管的栅极(211a)在电气上与沿同一槽(23)第二个侧面布置的MOS晶体管的栅极绝缘。

6.根据权利要求5的存储单元结构，

-在这种结构中，沿着侧面布置的MOS晶体管的栅极(211a)作为形成一字线并在单元域(24)边缘有一触点的连续的侧面覆盖来实现，

-在这种结构中，到相邻字线(211a)的触点安置在单元域的对面，

-在这种结构中，安排在单元域一面的触点相互偏移地安排。

7.根据权利要求1到6之一的存储单元结构，在这种结构中，衬底另外包括布置在单元域外的读出电路的MOS晶体管。

8.生产只读存储器单元结构的方法，

-在这种方法中，在由半导体材料构成的衬底(11)上，产生一个总带有一个MOS晶体管的存储单元的单元域(13)，

-在这种方法中，在衬底(11)的一主表面上，蚀刻了基本平行的槽(12)，

-在这种方法中，对于衬底(11)上的MOS晶体管来说，生成一个掺杂区(16)，它邻接于槽(12)的表面，其中沟道区总邻接于垂直于主表面的槽(12)的侧面并且其中很多MOS晶体管邻接于各槽。

-在这种方法中，在沟道区的上表面总产生一个栅介质(15，18)和一个栅极(19a)；

-在这种方法中，存储第一个逻辑值的MOS晶体管中的生成的栅介质(18)比存储第二个逻辑值的MOS晶体管的生成的栅介质厚，因此，当读出信号作用于存储第一个逻辑值的MOS晶体管的栅极(19a)时，电流流过MOS晶体管，然而当同一读出信号作用于存储第二个逻辑值的晶体管的栅极(19a)时，没有电流通过MOS晶体管。

9.根据权利要求8的方法，

-在这种方法中，以第一种导电类型掺杂衬底，

-在这种方法中，在蚀刻槽(12)后，在全部区域上应用具有基本正形的边缘覆盖的绝缘层(15)，

-在这种方法中，使用与第一种导电类型相反的第二种导电类型的掺杂的离子的离子注入，在这时，在槽(12)的底部和槽间的主表面生成掺杂区，

-在这种方法中，在使用光刻胶掩膜的情况下，通过蚀刻，至少沿着那些槽的侧面移走绝缘层，这些槽邻接于存储第一个逻辑值的MOS晶体管的沟道区，

-在这种方法中，为了总在槽暴露的侧面产生栅介质，进行栅氧化过程，

-在这种方法中，沉积一层具有基本正形的边缘覆盖的导电层(19)，

-在这种方法中，为建立栅极(19a)，通过生成横向于槽(12)的带状的字线(19a)建立导电层，

-在这种方法中，在槽的底部、槽间的掺杂区和单元域的边缘提供了接触点。

10.根据权利要求9的方法，

-在这种方法中，当在单元域中产生掺杂区(16)的离子注入时，除单元域外，附加建立驱动电路晶体管的源/漏区，

-在这种方法中，在栅氧化过程中，建立驱动电路的MOS管的栅介质，

-在这种方法中，当建立导电层(19)时，由导电层(19)构成驱动电路MOS晶体管的栅极。

11.根据权利要求9或10的方法，

-在这种方法中，衬底的成分包括单晶硅，

-在这种方法中，由SiO₂构成绝缘层，

-在这种方法中，建立由SiO₂构成的栅介质，

-在这种方法中，由掺杂的多晶硅构成导电层(19)。

12.根据权利要求8的方法，

-在这种方法中，根据第一种导电类型掺杂衬底，

-在这种方法中，产生与第一种导电类型相反的第二种导电类型的掺杂槽(22)，它与表面相邻并至少覆盖在单元域(24)的区域上，

-在这种方法中，槽刻的如此深，以致于至少在槽的底部，暴露了由第一种导电类型掺杂的衬底(21)，

-在这种方法中，在全部区域上产生了绝缘层(25)，

-在这种方法中，在使用掩膜情况下，通过蚀刻，沿着槽(23)的那些侧面移走绝缘层(25)，槽与存储第一个逻辑值的MOS晶体管相邻，

-在这种方法中，在移走掩膜后，通过各向异性，对衬底选择蚀刻，由已建立的绝缘层(25)建立绝缘的侧面覆盖(27)；

-在这种方法中，为了在槽(23)暴露的侧面上总生成一栅氧化层，进行栅氧化过程，

-在这种方法中，沉积一具有基本正形的边缘覆盖的导电层，

-在这种方法中，通过到导电层各向异性的选择的蚀刻，建立导电的侧面覆盖(211)，它以环形围着槽(23)的侧面，

-在这种方法中，总通过在至少两个点上的蚀刻，中断环形的导电的侧面覆盖，

-在这种方法中，在全部区域上生成一平面的绝缘层，

-在这种方法中，在平面的绝缘层(27)蚀刻到达掺杂槽(22)的联系孔洞(218)，

-在这种方法中，通过离子蚀刻，生成掺杂的源/漏区(219)，它在联系孔洞(218)的范围内与主表面邻接，

-在这种方法中，给联系孔洞(218)提供了一金属化层(221)，

-在这种方法中，在单元域的边缘，建立了到导电侧面覆盖(211a)的触点。

13.根据权利要求12的方法，在这种方法中，在联系孔洞(218)金属化层(221)前，沉积一具有基本正形的边缘覆盖的绝缘层，它通过各向异性的选择的蚀刻形成的，其中，与主表面邻接的源/漏区(219)的表面至少部分暴露。

14.根据权利要求12或13的方法，在这种方法中，为了在沿槽(23)相邻的源/漏区(219)的绝缘，生成绝缘的槽，它在蚀刻首先提到的槽之前，通过槽蚀刻和填充绝缘材料生成。

15.根据权利要求12至14之一的方法，

-在这种方法中，在单元域(24)之外，在导电层(29)上建立驱动电路MOS晶体管的附加栅极(214)，

-在这种方法中，在沉积平面的绝缘层之前，通过第一种导电类型的离子注入的形式，建立用于驱动电路MOS晶体管的掺杂的源/漏区(216)。

16.根据权利要求12至15之一的方法

-在这种方法中，衬底(21)由单晶硅组成，

-在这种方法中，由SiO₂构成绝缘层(25)和栅氧化物(28)，

-在这种方法中，由掺杂的多晶硅构成导电层(29)，

-在这种方法中，由硼-磷-硅酸盐玻璃构成平面的绝缘层。