JP3781125B2 - 固定記憶装置及びその製造方法 - Google Patents
固定記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP3781125B2 JP3781125B2 JP51125896A JP51125896A JP3781125B2 JP 3781125 B2 JP3781125 B2 JP 3781125B2 JP 51125896 A JP51125896 A JP 51125896A JP 51125896 A JP51125896 A JP 51125896A JP 3781125 B2 JP3781125 B2 JP 3781125B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- substrate
- mos transistor
- doped
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/27—ROM only
- H10B20/40—ROM only having the source region and drain region on different levels, e.g. vertical channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Description
大量のデータ用に読取りメモリとしてアルミニウムで被覆されたプラスチックディスクが多様に実現されている。これらのプラスチックディスクは被覆内に論理値ゼロ及び1に割当てられた2種の点状のくぼみを有している。情報はこれらのくぼみの配置内にディジタルに蓄えられる。この種のディスクはコンパクト・ディスクといわれ、音楽のディジタル記憶のために普及している。
コンパクト・ディスクに記憶されたデータの読取りにはディスクが機械的に回転する読取り装置が使用される。点状のくぼみはレーザ・ダイオード及び光電池を介して走査される。その際典型的な走査速度は2×40kHzである。プラスチックディスクには4Gビットの情報を蓄えることができる。
読取り装置は、機械的に摩耗し易く比較的大容量を必要としかつ緩慢にデータアクセスできるに過ぎない可動部分を有する。更に読取り装置は振動に敏感であり、そのため可動システムでは制約下に使用できるに過ぎない。
比較的小量のデータを記憶するためには半導体ベースの固定記憶装置が公知である。この記憶装置はMOSトランジスタを使用したプレーナ型集積シリコン回路としてしばしば実現されている。トランジスタはワード線と接続されているゲート電極を介して選択される。MOSトランジスタの入力端は参照線と、また出力端はビット線と接続されている。電流がトランジスタを流れるか流れないかは読出しプロセス中に評価される。相応して論理値ゼロ及び1が割当てられる。技術的にゼロ及び1の記憶は、“トランジスタを電流が流れない”状態に割当てられる論理値が記憶されるメモリセルにはMOSトランジスタを形成しないか又はビット線に対する導電接続を形成しないようにして行われる。或はチャネル領域内に種々の注入により種々のカットオフ電圧を有するMOSトランジスタを2つの論理値に対して形成してもよい。
半導体をベースとするこれらのメモリは記憶された情報に対しランダムアクセスを可能とする。情報の読取りに必要な電力は機械的駆動機構を有する読取り装置の場合よりも明らかに少ない。情報の読取りには機械的駆動機構を必要としないので、機械的摩耗を蒙らず振動に対しても敏感でない。従って半導体ベースの固定記憶装置は可動システムにも使用することができる。
上記のシリコンメモリは平坦な構造を有する。従って1メモリセルにつき約6〜8F2の最小所要面積を必要とし、その際Fは各技術分野で最小に形成可能のパターン寸法を意味する。従ってプレーナ型シリコンメモリは1μm技術の場合約0.14ビット/μm2の記憶密度に制限される。
米国特許第4954854号明細書から固定記憶装置に縦型MOSトランジスタを使用することが知られている。そのためシリコン基板の表面にトレンチを設け、その底部でソース領域と接し、またその基板表面でドレイン領域と接し、その側面に沿ってチャネル領域を配設する。トレンチの表面にゲート誘電体を備え、トレンチをゲート電極で満たす。ゼロ及び1はこの装置内では論理値の1つに対してトレンチをエッチングせずまたトランジスタを形成しないようにして識別される。
ドイツ連邦共和国特許出願公開第4214923号明細書から、メモリセルがMOSトランジスタを含んでいる固定記憶装置が公知である。これらのMOSトランジスタはトレンチに沿って配設され、ソース領域がトレンチの底部に接し、ドレイン領域が基板の表面に接し、またチャネル領域がトレンチの側面及び底部に基板の表面に対して垂直にまた基板の表面に対して平行に接するようにされる。チャネル領域の表面にはゲート誘電体が備えられている。ゲート電極は側面被覆(スペーサ)として形成されている。論理値ゼロ及び1はチャネル注入により生じる種々のカットオフ電圧により識別される。チャネル注入の際に注入されるイオンは対向する側面のシャドー効果により1側面だけに沿って目的通りに注入されるような角度で各トレンチの表面にぶつかる。
本発明の課題は、記憶密度を高めると共に、少ない製造工程で高い歩留まりで製造することのできる半導体ベースの固定記憶装置を提供することにある。更にこのような記憶装置の製造方法を提供することにある。
この課題は本発明により、請求項1記載の固定記憶装置並びに請求項7記載の製造方法により解決される。
本発明による固定記憶装置は、ソース−及びドレイン領域間の電流が基板の表面に対してほぼ垂直に流れるMOSトランジスタを含んでいる。2つの論理値ゼロ及び1を識別するためにMOSトランジスタは種々の厚さのゲート誘電体を有している。その際ゲート誘電体の厚さが10倍以上異なる場合、MOSトランジスタのカットオフ電圧は明らかに異なり、両カットオフ電圧間レベルで選択信号を印加すると一方のMOSトランジスタは導通し、厚いゲート誘電体を有するMOSトランジスタは導通しない。
半導体基板としては特に単結晶シリコンから成る基板又はSOI基板が適しており、そのシリコン層内にメモリセル装置が形成される。例えば情報又はディジタルに記憶された音楽用データ媒体のような大量生産の用途には単結晶シリコンから成る半導体基板が有利である。
ゲート誘電体の種々の厚さは、厚みの少ないゲート誘電体を有するようにしたMOSトランジスタのチャネル領域の表面で選択的に除去される絶縁層を施すことにより形成されると有利である。ゲート誘電体の種々の厚さは選択酸化によって、例えばLOCOSプロセスによって種々の酸化時間によって実現してもよい。
メモリセルを有するセルフィールドの外側で同一の半導体基板上に読出し回路を形成することは本発明の枠内にある。この装置の製造の際に読出し回路内に必要なMOSトランジスタをメモリセルのMOSトランジスタと同時に製造すると有利である。その際読出し回路用のMOSトランジスタは、ソース及びドレイン間に基板の表面に対して垂直に電流が流れる縦型MOSトランジスタとして、並びにソースとドレイン間に基板の表面に対して平行に電流が流れる横型MOSトランジスタとして形成可能である。
本発明の第1の実施形態によればメモリセルの縦形MOSトランジスタはそれぞれトレンチの1側面に接している。このトレンチの対向する側面は絶縁層で覆われている。ビット線及び参照線はドープ領域として基板内に埋込まれて延びている。ワード線はMOSトランジスタのゲート電極と接続されており、ビット線及び参照線に対して横方向に延びている。この実施形態は4F2(F=各技術における最小パターン寸法)の最小のメモリセル面積に形成することができる。
本発明の別の実施形態によれば各トレンチの対向する側面にMOSトランジスタが配設されており、そのゲート電極は互いに絶縁されている。その際ゲート電極は側面被覆(スペーサ)としてそれぞれの側面に形成される。導電材料、有利にはドープされたポリシリコンから成る側面被覆はトレンチの側面の全長にわたって延びており、そのためトレンチのこの側面に接している全てのMOSトランジスタのゲート電極は互いに接続されている。側面被覆はこれらのMOSトランジスタ用ワード線を構成している。この実施形態は2F2の最小のメモリセル面積に形成することができる。
0.35μm技術に基づく場合本発明によるメモリセル装置は約0.25μm2のメモリセル面に形成することができる。従って約1cm2の面に100〜500Mビットの固定記憶装置が技術的及び経済的に形成可能である。
更に特殊なアルゴリズム又は信号プロセッサから公知であるような約10:1のデータ圧縮では5Gビットまで達成される。従って本発明による固定記憶装置は例えば従来コンパクト・ディスクが使用されてきた音楽のディジタルメモリの用途に使用することができる。PCソフトウェア並びにゲームは記憶密度が低くても良いので、本発明による固定記憶装置にデータ圧縮せずに記憶することができる。
本発明を実施例及び図面に基づき以下に詳述する。分かり易くするために図は縮尺通りに示されていない。
図1は本発明による固定記憶装置用に、ソース、チャネル及びドレイン用のドープ領域に接し、その表面が絶縁層で覆われているトレンチを有するシリコン基板の断面を示し、
図2は厚いゲート酸化物層と薄いゲート酸化物層を有するMOSトランジスタを備えた本発明のメモリセル装置の製造後の基板を示し、
図3は図2のIII−III線で切断した断面を示し、
図4は図2のIV−IV線で切断した図面を示し、
図5は各メモリセルが4F2の所要面積を有する図2に示されたメモリセル装置のセルフィールドの平面を示し、
図6はソース領域及びチャネル領域に接し、絶縁層で覆われているトレンチを有するシリコン基板を示し、
図7は絶縁側面被覆の形成後、ゲート酸化後及びポリシリコン層析出後のシリコン基板を示し、
図8はドープされたポリシリコン層から成る導電性側面被覆を形成後のシリコン基板を示し、
図9は導電性側面被覆を除去後の図8のIX−IX線で切断した断面を示し、
図10はールドの外側に読出し回路用MOSトランジスタを形成後のシリコン基板を示し、
図11は各トレンチ内の対向する導電性側面被覆を絶縁層により互いに絶縁し、導電性側面被覆を絶縁後トレンチ間にドレイン領域を形成し、これらのドレイン領域に金属化層を備えるようにした本発明によるメモリセル装置を形成後のシリコン基板を示し、
図12は各メモリセルが2F2の所要面積を有する図11に示されているメモリセル装置のセルフィールドの平面を示す。
例えばpドープされ例えば5×1016cm-3のドーパント濃度を有する単結晶シリコンから成る基板に、トレンチマスクの使用下に異方性エッチングによりトレンチ12を形成する(図1参照)。基板11はセルフィールド用領域13及び例えば読出し回路及び/又は増幅器、ディジタル/アナログ変換器及びそれに類するものを作るための周辺用領域14を含んでいる。セルフィールド用領域13は両端矢印13として、周辺用領域14は両端矢印14として図1に記載されている。
セルフィールド領域13内ではトレンチ12は基板の上方に平行に延びている。トレンチは例えば1μmの深さを有する。トレンチ12の幅は使用される技術の最小パターン寸法Fに相応して例えば0.35μmに選択される。トレンチ12の間隔は同様に最小パターン寸法Fに相応して例えば0.35μmに選択される。図1に示された図平面に対して垂直方向のトレンチの長さは例えば250μmである。
周辺領域14内に配設されているトレンチは後に形成するドライバ用MOSトランジスタのために作られる。このトレンチ12の深さはセルフィールド13のそれと同じであるが、しかしこのトレンチの断面積及び間隔はドライバの要件に適合させられる。特にトレンチの間隔及び幅はより大きく形成されると有利である。
引続き全面的に絶縁層15が析出される。絶縁層15は例えばCVD法でSi(OC2H5)4(TEOS=テトラエチルオルトシリケート)の熱分解によりSiO2から形成される。絶縁層15の層厚は例えば100nmである。絶縁層15はほぼ同形のエッジ被覆を有する。
例えば燐のイオン注入により引き続きトレンチ12の底部並びにトレンチ12間の基板11の表面にn+ドープ領域16を形成する。トレンチ12の底部に配設される領域16aは図平面に対して垂直に延びている。セルフィールド領域13のトレンチ16aは参照線として使用される。基板11の表面に延びているn+ドープ領域16bは同様に図1の図平面に対して垂直に延びている。セルフィールド領域13内のn+ドープ領域16bはビット線として使用される。
引続き例えばフォトレジストから成るマスクの使用下に絶縁層15をパターン化する(図2参照)。その際セルフィールド領域内ではそれぞれ第1の側面17aを絶縁層15で覆ったままにする。それに対して第1の側面17aにそれぞれ対向する第2の側面17bでは誘電層15を選択的に除去する。誘電層15は後にカットオフ電圧の低いMOSトランジスタが形成されるべきところでは除去される。その際絶縁層15にエッチングされる開口はパターン寸法Fの幅を有し、また図2の図平面に垂直方向にパターン寸法Fの長さを有する。しかしトレンチ12の配列に関してこれらの開口は半分のパターン寸法1/2Fだけ横方向にずらされる。その際調整精度が常に最小パターン寸法よりも大きいということが利用される。
周辺領域14内では絶縁層はドライバの要件に相応してパターン化される。絶縁層は特に縦型MOSトランジスタが形成されるべきトレンチ12の側面に沿って除去される。
絶縁層15のパターン化は例えば異方性エッチング法により実施される。
例えば825℃での乾燥O2雰囲気中でゲート酸化が行われ、その際露出しているシリコン表面に例えば7nmの厚さのゲート誘電体18が形成される。
引続き全面的にポリシリコン層19を施し、注入又は被覆によりnドープする。このポリシリコン層19は例えば250nmの層厚で析出される。それによりポリシリコン層19はセルフィールド内のトレンチ12を完全に満たす。
引続きマスクの使用下にポリシリコン層19をパターン化する。その際セルフィールド領域13内に並列に配列された条片状に延びるワード線19aが形成される。トレンチ内にまで達するワード線19aの部分はトレンチの第2の側面17bに配設されるMOSトランジスタ用のゲート電極を形成する。これらのMOSトランジスタは各トレンチ12の底部にそれぞれn+ドープ領域16a、基板の表面で同じ第2の側面17bに接するn+ドープ領域16b並びにその間に配設されているチャネル領域としての基板11の部分、ゲート誘電体並びに上述のゲート電極としてのゲート酸化物18又は絶縁層15を含んでいる。ゲート誘電体として薄いゲート酸化物18を有するMOSトランジスタは、ゲート誘電体として絶縁層15を有するMOSトランジスタよりも明らかに低いカットオフ電圧を有する。ゲート酸化物層18の厚さが7nm、絶縁層15の厚さが100nmであり、ワード線19aに3.5Vの選択信号が印加されると、ゲート誘電体として薄いゲート酸化物18を有する同じMOSトランジスタのみが導通する。
メモリセル装置の完成のために全面的に例えばホウ素−燐−ケイ酸−ガラスから成る中間酸化物層120を約800nmの層厚に析出する。中間酸化物層120内には参照線16a(図3参照)、ビット線16b(図4参照)並びにワード線及びMOSトランジスタに対して接触孔を周辺領域14内に開ける。接触孔をタングステンで満たすことにより参照線接触部121a(図3参照)、ビット線接触部121b(図4参照)並びに例えばMOSトランジスタ用にその他の接触部121を周辺領域14内に形成する。
例えばアルミニウムから成る金属化面の析出及びパターン化により及び例えば酸化プラズマから成るパッシベーション層の形成及びパターン化によりメモリセル装置を完成する(この工程については詳細には記載しない)。
このメモリセル装置内のセルフィールド13にワード線19aが互いに並列に延びている(図5の平面図参照)。ワード線19aに対して垂直に参照線16aが同様に条片状にかつ互いに並列に配設されているトレンチ12の底部のワード線19aに対して延びている。隣接するトレンチ12間の基板11の表面に接するビット線16bは同様にワード線19aに対して垂直に延びている。図5の平面内ではそれぞれ隣接する参照線16a間にビット線16bが見られる。ワード線19a、ビット線16b並びに参照線16aの幅はそれぞれ例えば0.35μmの最小パターン寸法であり、またその間隔も同様に例えば0.35μmの最小パターン寸法Fであるので、各メモリセルに対して4F2=0.5μm2の面積が必要となる。従って2ビット/μm2のメモリセル密度が達成される。
セルフィールド13の大きさは基板11の表面に対して平行に例えば250×250μm2である。その中に125kビットの情報を記憶することができる。
もう1つの実施例では固定記憶装置はn+ドープされた単結晶シリコンから成る基板21上に形成される。基板21は例えば砒素をドープされ、約100mΩcmの導電率を有する。この基板21上に例えば0.3μmの厚さと例えば5×1017cm-3のホウ素ドーピングを有するpドープ層22が配設されている。pドープ層22はイオン注入又はエピタキシャル成長により形成される(図6参照)。
フォトリソグラフィによりエッチングマスクを形成後(詳細には記載せず)pドープ層22の表面に乾式エッチングプロセスによりトレンチ23をエッチングする。トレンチ23はn+ドープ基板21内にまで達している。トレンチ23は例えば0.4μmの深さを有する。このトレンチ23はセルフィールド24の基板21内に配設されている。トレンチは並列に配設された条片としてセルフィールド24の上方に延びている。トレンチ23の幅並びにその間隔はそれぞれ例えば0.6μmの最小パターン寸法Fに形成される。図6に示された図平面に対して垂直にトレンチ23は例えば250μmの長さを有する。基板21の表面に対してセルフィールド24は例えば250×250μm2の面積を有する。セルフィールド24の他に基板21は読出し回路及びそれに類するものが形成される周辺領域240を有する。
pドープ層22及びトレンチ23の表面上に全面的に例えばSiO2から成る絶縁層25を例えば100nmの厚さに形成する。絶縁層25は例えばTEOS法で析出される。
引続き絶縁層25の同じ領域を覆い、セルフィールド24内により大きなカットオフ電圧を有するMOSトランジスタを形成するためフォトレジストマスク26を形成する。その際1つのMOSトランジスタにつき1F×1Fの大きさの面が覆われる(F=例えば0.6μmの最小パターン寸法)。トレンチ23の配置に対してフォトレジストマスク26のパターンは1/2Fだけ側方にずらされており、そのためフォトレジストマスク26のパターンはトレンチ23の側面27の一部を覆う。この場合調整精度は最小のパターンの幅に相応するものよりも大きいということが利用される。
エッチングマスクとしてフォトレジストマスク26の使用下に絶縁層25を異方性エッチングプロセスで例えば緩衝されたフッ化水素酸でパターン化する。引続きフォトレジストマスク26を除去する。
引続きパターン化された絶縁層から絶縁側面被覆27(スペーサ)を形成する異方性エッチングをシリコンに対して選択的に実施する。その際異方性エッチングプロセスとしては例えば反応性イオンエッチングが適している(図7参照)。
絶縁側面被覆27を形成し絶縁層25をパターン化するための処理工程は逆の順序で行われてもよい。この場合フォトレジストマスク26は側面被覆27を施してから初めて形成される。
例えば825℃のO2雰囲気でのゲート酸化はpドープ層22並びにトレンチ23の露出シリコン表面上に例えば7nmの厚さのゲート酸化物層28を形成するようにして行われる。引続き全面的にポリシリコン層29を析出する。注入又は被覆によりポリシリコン層29をnドープする。フォトリソグラフィ法により周辺領域240を覆うマスク210を形成する。セルフィールド24はマスク210により覆われない。セルフィールド24の縁でマスク210はワード線用の接続パッドを付加的に覆う。
異方性乾式エッチングプロセスでSiO2に対して選択的にドープされたポリシリコン層29から導電性側面被覆211をトレンチ23の側面に形成する。導電性側面被覆211はドープされたポリシリコンから成る。例えば反応性イオンエッチングにより行われる異方性エッチングはゲート酸化物層28の水平な表面を露出する程度に行われる(図8参照)。導電性側面被覆211は製造技術上個々のトレンチ23を環状に囲む。
次の工程でもう1つのマスク212を、各トレンチ23内に環状の導電性側面被覆211をエッチングにより2個所で中断するために形成する。従ってマスク212はセルフィールド24をほぼ被覆し、各導電性側面被覆211のそれぞれ2個所だけは覆われないままである。導電性側面被覆211はそれぞれトレンチ23の長手側面で中断され、この中断個所は長手側面の反対側の端部に位置する(図8のIX−IX線の切断面を示す図9参照)。こうして主として条片状の並列に配設されたワード線211aが形成される。ワード線211aはそれぞれ交互にセルフィールドの異なる側面上に直交する延長部を有し、これを介してその後の工程でワード線211aの接触化が行われる。隣接するワード線211aの接触化がそれぞれセルフィールド24の対抗する側面で行われるのでこの処理工程は問題とはならない。
マスク210及び212の除去後セルフィールド24を完全に覆い、周辺領域240内に読出し回路のMOSトランジスタ用ゲート電極を画定するもう1つのマスク213を施す(図10参照)。異方性乾式エッチングプロセスで、例えば反応性イオンエッチングで周辺領域240内のポリシリコン層29をパターン化することによりゲート電極214を形成する。注入マスクとしてもう1つのマスク215及びゲート電極214の使用下に注入によりゲート電極214に接してソース−及びドレイン領域216を形成する。
マスク213、215の除去後全面的に平坦化絶縁層217を形成する。これは例えばホウ素−燐−ケイ酸−ガラスの分離及び流動化により行われる。
もう1つのマスク(図示せず)によりセルフィールド24内のトレンチ23間のpドープ層22の表面上に接触孔を開ける。接触孔218を開けるのに乾式エッチング、例えば反応性イオンエッチングを使用する。引続きイオン注入を例えば注入エネルギー25keV及び5×1015cm-3の配量の砒素で行う。この注入の際にn+ドープ領域219が隣接するトレンチ23間のpドープ層22の表面に形成される(図11参照)。例えば1020cm-3のドーパント濃度を有するn+ドープ領域219はトレンチ23の側面に沿って配設されているMOSトランジスタのドレイン領域を表す。MOSトランジスタは、ソース領域を形成するn+ドープ基板21、チャネル領域を形成するpドープ層22、n+ドープ領域219、ゲート酸化物層28ないし絶縁側面被覆27並びにゲート電極を形成するワード線211aから構成される。ゲート酸化物層28の一部をゲート誘電体として有するこれらのMOSトランジスタはカットオフ電圧が低い場合ゲート誘電体として絶縁側面被覆27を有するMOSトランジスタよりも導電性となる。
この注入工程の際に同時にドープ領域も周辺領域240内に形成することができる。
平坦化層217は同一のトレンチ23の対向する側面に配設されるワード線211aを互いに絶縁させる。トレンチの幅及びトレンチの間隔がそれぞれ最小パターン寸法であるので、その幅が同様に最小パターン寸法である接触孔218を開口する際に上方領域のワード線211aが調整精度のためエッチングにより露出されることになる。それでもワード線を互いに確実に絶縁させるためにほぼ同形のエッジ被覆を有するSiO2層がSi(OC2H5)4(TEOS)の熱分解によるCVD法により析出される。異方性エッチングプロセスでシリコンに対して及びホウ素−燐−ケイ酸−ガラスに対して選択的に、例えば反応性イオンエッチングにより接触孔218の側面に接触孔のエッチングの際に露出されたワード線211aを付加的に絶縁させる絶縁側面被覆220(スペーサ)を形成する。
最後に例えばスパッタリングにより例えばアルミニウムから成る金属層を施し、フォトレジストマスクを用いてビット線221を形成するためにエッチングプロセスでパターン化する。ビット線221はワード線211aに対して垂直に延びている。ビット線221は接触孔218を介してMOSトランジスタのn+ドープ領域219と自己整合的に接続されている。セルフィールド24の全てのMOSトランジスタ用にもう1つのソース/ドレイン領域を形成するn+ドープ基板21に基板接触部が設けられる。これは基板21の裏側に又はセルフィールド24のエッジにpドープ層22を横断する接触孔を介して行われる。
図12は本発明によるメモリセル装置のこの実施例のセルフィールドの切断面の平面を示すものである。2つのメモリセルはそれぞれトレンチに接している。各メモリセルはn+ドープ領域219、チャネル領域としてのpドープ層22、ソース/ドレイン領域としての基板21、ゲート誘電体及びワード線211aから形成されるMOSトランジスタを含んでいる。隣接するトレンチ23間に配設されるドープ領域219、22はそれぞれ2つのMOSトランジスタに属する。従ってメモリセルの所要面積は2F2であり、その際Fは最小パターン寸法、例えば0.6μmである。こうして0.25μmの最小パターン寸法Fの技術が使用された場合、0.125μm2の面積を有するメモリセルを形成することができる。
図12の平面内には分かり易くするために絶縁側面被覆27のみを示し、ゲート酸化物層28は示していない。
トレンチの側面に沿って接するMOSトランジスタのn+ドープ領域219は互いに絶縁されている。上記の実施例ではこの絶縁は、それぞれpドープ層22に対して接触孔218の縁に形成されるpn接合により形成される。或はn+ドープ領域219は絶縁トレンチにより互いに絶縁可能である。これらの絶縁トレンチは、トレンチをエッチングし絶縁材料で満たすことにより最初に記載したトレンチ23をエッチングする前に形成される。
縁部に配設されているMOSトランジスタのチャネル領域を周辺領域240に対し絶縁する。絶縁側面被覆27を有するトレンチ23はそれぞれセルフィールド24の縁に設けられ、このトレンチの幅は起こり得る許容誤差を補償するためにパターン寸法Fよりも大きく形成してもよい。
Claims (15)
- セルフィールド(13、24)内の基板(11、21)の表面の領域に配設された複数のメモリセルを含む半導体物質から成る基板(11、21)が設けられており、
前記メモリセルが2つのソース/ドレイン領域(16a、16b、21、219)、チャネル領域(11、22)、ゲート誘電体(18、15、28、27)及びゲート電極(19a、211a)を有するMOSトランジスタをそれぞれ含んでおり、その一方のソース/ドレイン領域(16a、29)は参照線と、また他方のソース/ドレイン領域(16b、29)はビット線と、またそのゲート電極(19a、211a)はワード線と接続されており、ソ−ス/ドレイン領域(16a、16b、21、219)は基板の表面に対して垂直方向に配置されており、
メモリセルが、読出し信号をワード線に印加する際に電流がビット線(16b、211)を介して流れるようにゲート誘電体(18、28)の厚さが調節されている第1の論理値記憶用の第1のメモリセルを含んでおり、
メモリセルが、読出し信号をワード線に印加する際に電流がビット線(16b、211)を介して流れないようにゲート誘電体(15、27)の厚さが調節されている第2の論理値記憶用の第2のメモリセルを含んでいる
ことを特徴とする固定記憶装置。 - 基板(11、21)の少なくとも表面の領域に単結晶シリコンを含んでおり、
互いに平行な複数トレンチ(12、23)が基板の表面内に延びており、
ソース/ドレイン領域(16a、16b、21、219)及びチャネル領域(11、22)がそれぞれ各トレンチ(12、23)の表面に接しており、その際チャネル領域は基板の表面に対して垂直なトレンチ(12、23)の側面に接しており、
各トレンチ(12、23)の側面に各々前記複数のMOSトランジスタが接している
ことを特徴とする請求項1記載の記憶装置。 - 第2のメモリセル内のMOSトランジスタのゲート誘電体(15、27)の厚さが第1のメモリセル内のMOSトランジスタのゲート誘電体(18、28)の少なくとも10倍であることを特徴とする請求項2記載の記憶装置。
- 各トレンチ(12)の第1の側面に絶縁層(15)が備えられており、各MOSトランジスタのチャネル領域が各トレンチ(12)の第1の側面に対向する第2の側面に接していることを特徴とする請求項2又は3記載の記憶装置。
- 各トレンチ(12、23)が互いに向かい合っている第1の側面と第2の側面を有しており、
第1の側面及び第2の側面双方に沿ってMOSトランジスタが配設されており、
MOSトランジスタのゲート電極(211a)が導電性物質から成る側面被覆として形成されており、
ゲート電極(15、211a)とトレンチ(12、23)の各側面との間の第2のメモリセル内に絶縁側面被覆(27)が配設されており、
トレンチ(12、23)の第1の側面に沿って配設されているMOSトランジスタのゲート電極(15、211a)が同じトレンチ(12、23)の第2の側面に沿って配設されているMOSトランジスタのゲート電極と電気的に絶縁されている
ことを特徴とする請求項2又は3記載のメモリセル装置。 - 基板が付加的にセルフィールド(13、24)の外側に配設されている読出し回路のMOSトランジスタを含んでいることを特徴とする請求項1乃至5の1つに記載の記憶装置。
- 半導体物質から成る基板(11)内にそれぞれ1個のMOSトランジスタを有するメモリセルのあるセルフィールド(13)を形成し、
基板(11)の主面内に互いに平行に延びる複数のトレンチ(12)をエッチングし、基板(11)内のMOSトランジスタ用のトレンチ(12)の表面に接するドープされた領域(16)を形成し、その際チャネル領域はそれぞれトレンチ(12)の主面に対して垂直な側面に接しており、各トレンチ(12)に前記複数個のMOSトランジスタが接しており、
チャネル領域の表面上にそれぞれゲート誘電体(15、18)を、そして該誘電体(15、18)上にゲート電極(19a)を形成し、
第1の論理値を記憶するMOSトランジスタのゲート誘電体(18)を第2の論理値を記憶するMOSトランジスタのゲート誘電体(15)よりも薄く形成し、それにより第1の論理値を記憶するMOSトランジスタのゲート電極(19a)に読出し信号を印加する際に電流がMOSトランジスタを流れ、一方第2の論理値を記憶するMOSトランジスタのゲート電極(19a)に同じ読出し信号を印加する際に電流がMOSトランジスタを流れないようにする
ことを特徴とする固定記憶装置の製造方法。 - 基板(11)が第1の導電形にドープされており、
トレンチ(12)のエッチング後基板(11)の表面に、全面的にほぼ同形のエッジ被覆を有する絶縁層(15)を施し、
第1の導電形と反対の第2の導電形にドープするイオン注入を実施し、その際トレンチ(12)の底部及びトレンチ(12)間の基板(11)の表面にドープ領域(16a、16b)を形成し、
フォトレジストマスクの使用下に絶縁層(15)を少なくとも第1の論理値を記憶するMOSトランジスタのチャネル領域に接するトレンチ(12)の同じ側面に沿ってエッチングにより除去し、
トレンチ(12)の露出された側面にそれぞれゲート誘電体(18)を形成するためにゲート酸化を行い、
同形のエッジ被覆を有する導電性層(19)を基板(11)の表面に析出し、
ゲート電極(19a)を形成するためにトレンチ(12)の長手方向に対して直角に延びる条片状のワード線(19a)が形成されるように導電性層をパターン化し、トレンチ(12)の底部及びトレンチ(12)間に存在するドープ領域(16a、16b)への接触部をセルフィールド(13)の縁部に設ける
ことを特徴とする請求項7記載の方法。 - セルフィールド内にドープ領域(16)を形成するための注入の際にドライバのMOSトランジスタ用ソース/ドレイン領域をセルフィールドの外側に付加的に形成し、
ゲート酸化の際にドライバのMOSトランジスタ用ゲート誘電体を形成し、
導電性層(19)のパターン化の際にこの導電性層(19)から読出し用ドライバのMOSトランジスタのゲート電極を形成することを特徴とする請求項8記載の方法。 - 基板が単結晶シリコンから成り、
絶縁層(15)をSiO2から形成し、
ゲート誘電体をSiO2から形成し、
導電性層(19)をドープされたポリシリコンから形成する
ことを特徴とする請求項8又は9記載の方法。 - 基板(11、21)が第1の導電形にドープされており、
第1の導電形と反対の第2の導電形にドープされ、基板(11、21)の表面に接し、少なくともセルフィールド(24)用の領域を覆うウェル(22)を形成し、
トレンチ(23)を、少なくともトレンチの底部で第1の導電形にドープされた基板(11、21)を露出するような深さにエッチングし、
基板(11、21)の表面に、全面的に絶縁層(25)を形成し、
マスクの使用下にエッチングにより絶縁層(25)を、MOSトランジスタに接し第1の論理値を記憶するトレンチ(23)の同じ側面に沿って除去し、
マスクを除去した後基板(11、21)に対して異方性選択エッチングによりパターン化された絶縁層(25)から絶縁側面被覆(27)を形成し、
トレンチ(23)の露出された側面にそれぞれゲート酸化物層を形成するためにゲート酸化を行い、
同形のエッジ被覆を有する導電性層を析出し、
異方性選択エッチングにより導電性層からトレンチ(23)の側面を環状に内張りする導電性側面被覆(211)を形成し、
環状の導電性側面被覆(211)をエッチングによりそれぞれ少なくとも2個所で中断し、
全面的に平坦化絶縁層を形成し、
この平坦化絶縁層(217)内にドープされたウェル(22)の表面上に達する接触孔(218)をエッチングし、
注入により接触孔(218)の領域内で基板(11、21)の表面と接するドープされたソース/ドレイン領域(219)を形成し、
接触孔(218)に金属化部(221)を備え、
セルフィールドの縁部に導電性側面被覆(211a)に対する接触部を形成する
ことを特徴とする請求項7記載の方法。 - 金属化部(221)を形成する前に接触孔(218)内に異方性選択エッチングでエッチングされるほぼ同形のエッジ被覆を有する絶縁層を析出し、その際基板(11)の表面に接するソース/ドレイン領域(219)の表面を少なくとも部分的に露出する
ことを特徴とする請求項11記載の方法。 - トレンチ(23)に沿って隣接するソース/ドレイン領域(219)間を絶縁するためにトレンチのエッチング及び絶縁材料を満たすことにより形成される絶縁トレンチを前記のトレンチ(23)をエッチングする前に形成することを特徴とする請求項11又は12記載の方法。
- セルフィールド(24)の外側に導電性層(29)から付加的にドライバのMOSトランジスタ用にゲート電極(214)を形成し、
平坦化絶縁層(217)を施す前にドライバのMOSトランジスタ用に第1の導電形の注入によりドープされたソース/ドレイン領域(216)を形成することを特徴とする請求項11乃至13の1つに記載の方法。 - 基板(21)が単結晶シリコンから成り、
絶縁層(25)及びゲート酸化物層(28)をSiO2から形成し、
導電性層(29)をドープされたポリシリコンから形成し、
平坦化絶縁層(217)をホウ素−燐−ケイ酸−ガラスから形成する
ことを特徴とする請求項11乃至14の1つに記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4434725A DE4434725C1 (de) | 1994-09-28 | 1994-09-28 | Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung |
DE4434725.1 | 1994-09-28 | ||
PCT/DE1995/001262 WO1996010266A1 (de) | 1994-09-28 | 1995-09-14 | Festwert-speicherzellenanordnung und verfahren zu deren herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10506237A JPH10506237A (ja) | 1998-06-16 |
JP3781125B2 true JP3781125B2 (ja) | 2006-05-31 |
Family
ID=6529456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51125896A Expired - Fee Related JP3781125B2 (ja) | 1994-09-28 | 1995-09-14 | 固定記憶装置及びその製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5973373A (ja) |
EP (1) | EP0784866B1 (ja) |
JP (1) | JP3781125B2 (ja) |
KR (1) | KR970706608A (ja) |
CN (1) | CN1159865A (ja) |
DE (2) | DE4434725C1 (ja) |
WO (1) | WO1996010266A1 (ja) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19549486C2 (de) * | 1995-11-28 | 2001-07-05 | Siemens Ag | Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung |
DE19544327C2 (de) * | 1995-11-28 | 2001-03-29 | Siemens Ag | Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung |
DE19604260C2 (de) | 1996-02-06 | 1998-04-30 | Siemens Ag | Festwert-Speicherzellenvorrichtung und ein Verfahren zu deren Herstellung |
DE19617646C2 (de) * | 1996-05-02 | 1998-07-09 | Siemens Ag | Speicherzellenanordnung und ein Verfahren zu deren Herstellung |
DE19653107C2 (de) * | 1996-12-19 | 1998-10-08 | Siemens Ag | Verfahren zur Herstellung einer Speicherzellenanordnung |
JP3976374B2 (ja) * | 1997-07-11 | 2007-09-19 | 三菱電機株式会社 | トレンチmosゲート構造を有する半導体装置及びその製造方法 |
IL125604A (en) | 1997-07-30 | 2004-03-28 | Saifun Semiconductors Ltd | Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge |
DE19732871C2 (de) * | 1997-07-30 | 1999-05-27 | Siemens Ag | Festwert-Speicherzellenanordnung, Ätzmaske für deren Programmierung und Verfahren zu deren Herstellung |
US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
TW399219B (en) * | 1997-09-26 | 2000-07-21 | Siemens Ag | Pointer-circuit with small space requirement, higher speed and smaller power loss |
US6606122B1 (en) * | 1997-09-29 | 2003-08-12 | California Institute Of Technology | Single chip camera active pixel sensor |
US6633496B2 (en) | 1997-12-12 | 2003-10-14 | Saifun Semiconductors Ltd. | Symmetric architecture for memory cells having widely spread metal bit lines |
US6430077B1 (en) | 1997-12-12 | 2002-08-06 | Saifun Semiconductors Ltd. | Method for regulating read voltage level at the drain of a cell in a symmetric array |
US6633499B1 (en) | 1997-12-12 | 2003-10-14 | Saifun Semiconductors Ltd. | Method for reducing voltage drops in symmetric array architectures |
US6030871A (en) * | 1998-05-05 | 2000-02-29 | Saifun Semiconductors Ltd. | Process for producing two bit ROM cell utilizing angled implant |
US6215148B1 (en) | 1998-05-20 | 2001-04-10 | Saifun Semiconductors Ltd. | NROM cell with improved programming, erasing and cycling |
US6348711B1 (en) | 1998-05-20 | 2002-02-19 | Saifun Semiconductors Ltd. | NROM cell with self-aligned programming and erasure areas |
DE19929211B4 (de) * | 1999-06-25 | 2005-10-06 | Infineon Technologies Ag | Verfahren zur Herstellung eines MOS-Transistors sowie einer DRAM-Zellenanordung |
US6429063B1 (en) | 1999-10-26 | 2002-08-06 | Saifun Semiconductors Ltd. | NROM cell with generally decoupled primary and secondary injection |
US6490204B2 (en) | 2000-05-04 | 2002-12-03 | Saifun Semiconductors Ltd. | Programming and erasing methods for a reference cell of an NROM array |
US6396741B1 (en) | 2000-05-04 | 2002-05-28 | Saifun Semiconductors Ltd. | Programming of nonvolatile memory cells |
US6614692B2 (en) | 2001-01-18 | 2003-09-02 | Saifun Semiconductors Ltd. | EEPROM array and method for operation thereof |
US6584017B2 (en) | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
US6677805B2 (en) * | 2001-04-05 | 2004-01-13 | Saifun Semiconductors Ltd. | Charge pump stage with body effect minimization |
US6636440B2 (en) | 2001-04-25 | 2003-10-21 | Saifun Semiconductors Ltd. | Method for operation of an EEPROM array, including refresh thereof |
US6686604B2 (en) * | 2001-09-21 | 2004-02-03 | Agere Systems Inc. | Multiple operating voltage vertical replacement-gate (VRG) transistor |
US6643181B2 (en) | 2001-10-24 | 2003-11-04 | Saifun Semiconductors Ltd. | Method for erasing a memory cell |
US7098107B2 (en) | 2001-11-19 | 2006-08-29 | Saifun Semiconductor Ltd. | Protective layer in memory device and method therefor |
US6885585B2 (en) * | 2001-12-20 | 2005-04-26 | Saifun Semiconductors Ltd. | NROM NOR array |
US6583007B1 (en) | 2001-12-20 | 2003-06-24 | Saifun Semiconductors Ltd. | Reducing secondary injection effects |
US6917544B2 (en) | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
US6826107B2 (en) | 2002-08-01 | 2004-11-30 | Saifun Semiconductors Ltd. | High voltage insertion in flash memory cards |
US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
US7178004B2 (en) | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
US7638850B2 (en) | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
EP1746645A3 (en) | 2005-07-18 | 2009-01-21 | Saifun Semiconductors Ltd. | Memory array with sub-minimum feature size word line spacing and method of fabrication |
US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
US7808818B2 (en) | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
US8253452B2 (en) | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
US7692961B2 (en) | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
US7760554B2 (en) | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
US7701779B2 (en) | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
US8664050B2 (en) * | 2012-03-20 | 2014-03-04 | International Business Machines Corporation | Structure and method to improve ETSOI MOSFETS with back gate |
US8883624B1 (en) | 2013-09-27 | 2014-11-11 | Cypress Semiconductor Corporation | Integration of a memory transistor into high-K, metal gate CMOS process flow |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60136378A (ja) * | 1983-12-26 | 1985-07-19 | Hitachi Ltd | 半導体装置およびその製造方法 |
JPS6135554A (ja) * | 1984-07-28 | 1986-02-20 | Nippon Telegr & Teleph Corp <Ntt> | 読出し専用メモリ−およびその製造方法 |
US4774556A (en) * | 1985-07-25 | 1988-09-27 | Nippondenso Co., Ltd. | Non-volatile semiconductor memory device |
JPH0715953B2 (ja) * | 1985-08-09 | 1995-02-22 | 株式会社リコー | 書換え可能なメモリ装置とその製造方法 |
JPH0828431B2 (ja) * | 1986-04-22 | 1996-03-21 | 日本電気株式会社 | 半導体記憶装置 |
JPS63102372A (ja) * | 1986-10-20 | 1988-05-07 | Fujitsu Ltd | Eepromの製造方法 |
EP0376568A3 (en) * | 1988-12-27 | 1991-01-09 | Texas Instruments Incorporated | Read-only memory cell and method of forming same |
US4954854A (en) * | 1989-05-22 | 1990-09-04 | International Business Machines Corporation | Cross-point lightly-doped drain-source trench transistor and fabrication process therefor |
JPH03190165A (ja) * | 1989-12-20 | 1991-08-20 | Sony Corp | 読み出し専用メモリ装置及びその製造方法 |
JPH04226071A (ja) * | 1990-05-16 | 1992-08-14 | Ricoh Co Ltd | 半導体メモリ装置 |
JPH0462966A (ja) * | 1990-07-02 | 1992-02-27 | Fujitsu Ltd | Mosfetマスクrom |
US5200802A (en) * | 1991-05-24 | 1993-04-06 | National Semiconductor Corporation | Semiconductor ROM cell programmed using source mask |
JPH04354159A (ja) * | 1991-05-31 | 1992-12-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5641694A (en) * | 1994-12-22 | 1997-06-24 | International Business Machines Corporation | Method of fabricating vertical epitaxial SOI transistor |
US5597753A (en) * | 1994-12-27 | 1997-01-28 | United Microelectronics Corporation | CVD oxide coding method for ultra-high density mask read-only-memory (ROM) |
US5576573A (en) * | 1995-05-31 | 1996-11-19 | United Microelectronics Corporation | Stacked CVD oxide architecture multi-state memory cell for mask read-only memories |
-
1994
- 1994-09-28 DE DE4434725A patent/DE4434725C1/de not_active Expired - Fee Related
-
1995
- 1995-09-14 US US08/817,630 patent/US5973373A/en not_active Expired - Lifetime
- 1995-09-14 CN CN95195345A patent/CN1159865A/zh active Pending
- 1995-09-14 JP JP51125896A patent/JP3781125B2/ja not_active Expired - Fee Related
- 1995-09-14 WO PCT/DE1995/001262 patent/WO1996010266A1/de active IP Right Grant
- 1995-09-14 DE DE59501936T patent/DE59501936D1/de not_active Expired - Fee Related
- 1995-09-14 KR KR1019970701934A patent/KR970706608A/ko active IP Right Grant
- 1995-09-14 EP EP95931136A patent/EP0784866B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE59501936D1 (de) | 1998-05-20 |
EP0784866A1 (de) | 1997-07-23 |
JPH10506237A (ja) | 1998-06-16 |
KR970706608A (ko) | 1997-11-03 |
WO1996010266A1 (de) | 1996-04-04 |
US5973373A (en) | 1999-10-26 |
EP0784866B1 (de) | 1998-04-15 |
CN1159865A (zh) | 1997-09-17 |
DE4434725C1 (de) | 1996-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3781125B2 (ja) | 固定記憶装置及びその製造方法 | |
US6191459B1 (en) | Electrically programmable memory cell array, using charge carrier traps and insulation trenches | |
US5744393A (en) | Method for production of a read-only-memory cell arrangement having vertical MOS transistors | |
US7700983B2 (en) | Transistor, memory cell, memory cell array and method of forming a memory cell array | |
US5920778A (en) | Read-only memory cell arrangement and method for its production | |
US5218218A (en) | Semiconductor device and manufacturing method thereof | |
KR100439836B1 (ko) | 다이나믹이득메모리셀을가진dram셀어레이 | |
JPH05335510A (ja) | 波状素子接点コンデンサおよび波状素子接点コンデンサを形成するための方法 | |
KR100673673B1 (ko) | Dram 셀 장치 및 그 제조 방법 | |
US7241657B2 (en) | Integrated semiconductor storage with at least a storage cell and procedure | |
US5940714A (en) | Method of fabricating a capacitor electrode structure in integrated circuit through self-aligned process | |
KR100294133B1 (ko) | 두께가 다른 비트선과 신호 배선층을 가진 반도체 메모리 장치와그의 제조 방법 | |
JP2001506410A (ja) | メモリセル装置およびその製造方法 | |
US5920099A (en) | Read-only memory cell array and process for manufacturing it | |
JPS61107762A (ja) | 半導体記憶装置の製造方法 | |
US6475866B2 (en) | Method for production of a memory cell arrangement | |
KR100517219B1 (ko) | 동적이득메모리셀을갖는dram셀장치및그의제조방법 | |
KR100566411B1 (ko) | 반도체기억장치및그제조방법 | |
US6117732A (en) | Use of a metal contact structure to increase control gate coupling capacitance for a single polysilicon non-volatile memory cell | |
JP2000501886A (ja) | 固定値メモリセル装置及びその製造方法 | |
JPH07105474B2 (ja) | 半導体メモリ | |
KR100365567B1 (ko) | 판독전용메모리셀어레이및그의제조방법 | |
US5329148A (en) | Semiconductor device and preparing method therefor | |
KR20000057653A (ko) | 메모리 셀 장치의 제조 방법 | |
CN114373757A (zh) | 半导体结构及其制作方法、存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050920 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051107 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |