CN108172594A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN108172594A
CN108172594A CN201711266423.8A CN201711266423A CN108172594A CN 108172594 A CN108172594 A CN 108172594A CN 201711266423 A CN201711266423 A CN 201711266423A CN 108172594 A CN108172594 A CN 108172594A
Authority
CN
China
Prior art keywords
insulating layer
metal layer
display device
layer
connecting line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711266423.8A
Other languages
English (en)
Other versions
CN108172594B (zh
Inventor
李东炫
金得钟
韩信庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN108172594A publication Critical patent/CN108172594A/zh
Application granted granted Critical
Publication of CN108172594B publication Critical patent/CN108172594B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Theoretical Computer Science (AREA)

Abstract

公开了一种显示装置，所述显示装置包括基底、第一绝缘层、电源线和连接线。基底包括与像素区域的至少一侧相邻的外围区域。第一绝缘层包括一个或更多个接触孔。电源线位于外围区域中并向像素提供驱动电压。电源线包括位于基底上的第一金属层和通过接触孔连接到第一金属层的第二金属层。连接线从像素区域延伸到外围区域并与电源线的一部分叠置。电源线包括其中第一金属层和第二金属层通过接触孔电连接的第一区域。连接线不与电源线的第一区域叠置。

Description

显示装置
于2016年12月7日提交的题为“Display Device(显示装置)”的第10-2016-0165803号韩国专利申请通过引用全部包含于此。
技术领域
在此描述的一个或更多个实施例涉及一种显示装置。
背景技术
有机发光显示装置包括发光以形成图像的像素。每个像素具有位于两个电极之间的有机发光层。从一个电极注入的电子和从另一个电极注入的空穴在有机发光层中结合形成激子。当激子改变状态时，从像素发射光。
发明内容
根据一个或更多个实施例，显示装置包括：基底，包括像素区域和外围区域，像素区域包括多个像素，外围区域与像素区域的至少一侧相邻；第一绝缘层，位于基底上并且包括一个或更多个接触孔；电源线，位于外围区域中，用于向像素提供驱动电压，电源线包括位于基底上的第一金属层和通过接触孔连接到第一金属层的第二金属层；以及多条连接线，位于基底上，连接线从像素区域延伸到外围区域并且与电源线的一部分叠置，其中，电源线包括第一区域和不同于第一区域的第二区域，在第一区域中第一金属层和第二金属层通过接触孔电连接，其中，连接线不与电源线的第一区域叠置。
与电源线的第二区域对应的第一绝缘层可以不包括接触孔。第一绝缘层可以包括无机绝缘材料或有机绝缘材料。第一金属层可以位于电源线的第二区域中，第二金属层可以不位于第二区域中。第二绝缘层可以位于第一绝缘层上。第一绝缘层可以是包括无机材料的无机绝缘材料，第二绝缘层可以是包括有机材料的有机绝缘材料。
第二绝缘层可以包括与第一绝缘层的接触孔对应的一个或更多个接触孔。在电源线的第一区域中，第一金属层与第二金属层可以通过第一绝缘层的接触孔和第二绝缘层的接触孔连接。显示装置可以包括位于基底与第一绝缘层之间的栅极绝缘层和层间绝缘层。连接线可以包括位于栅极绝缘层与层间绝缘层之间的第一连接线；以及位于基底与栅极绝缘层之间的第二连接线。第一连接线和第二连接线可以交替地设置。
根据一个或更多个实施例，显示装置包括：基底，包括像素区域和外围区域，像素区域包括多个像素，外围区域与像素区域的至少一侧相邻；电源线，位于外围区域中，用于向像素提供驱动电压，电源线包括第一金属层和位于第一金属层上的第二金属层；多条连接线，位于基底上，从像素区域延伸到外围区域，并且以预定的间隔彼此分隔开；平坦化层，位于连接线与电源线之间并且覆盖连接线的台阶；以及第一绝缘层，位于平坦化层上并且包括一个或更多个接触孔，其中，电源线的第一金属层和第二金属层通过接触孔电连接。
第一绝缘层的接触孔可以与连接线之间的区域对应。第一绝缘层的接触孔可以与连接线之中的若干连接线的上表面对应。平坦化层可以是包括有机材料的有机绝缘材料。第一绝缘层可以包括无机绝缘材料或有机绝缘材料。
显示装置可以包括位于第一绝缘层上的第二绝缘层。第一绝缘层可以是包括无机材料的无机绝缘材料，第二绝缘层可以是包括有机材料的有机绝缘材料。第二绝缘层可以包括与第一绝缘层的接触孔对应的一个或更多个接触孔。电源线的第一金属层和第二金属层可以通过第一绝缘层的接触孔和第二绝缘层的接触孔连接。
附图说明
通过参照附图详细描述示例性实施例，特征对于本领域技术人员将变得明显，在附图中：
图1示出了显示装置的实施例；
图2示出了显示装置的实施例；
图3示出了显示装置中的像素的一部分的实施例；
图4示出了像素的实施例；
图5示出了像素的布局视图的实施例；
图6示出了沿图5中的剖面线I-I'截取的视图；
图7示出了部分P2和第二电源线的实施例；
图8示出了沿图7中的剖面线II-II'截取的视图；
图9至图11示出了图7中的第二电源线的各种实施例；并且
图12至图19示出了显示装置的包括第二电源线的外围区域的各种实施例。
具体实施方式
参照附图描述示例实施例；然而，它们可以以不同的形式实施并且不应被解释为限于在此所阐述的实施例。更确切地说，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达示例性实施方式。实施例(或其部分)可以组合以形成另外的实施例。
在图中，为了说明的清楚起见，可以夸大层和区域的尺寸。将理解的是，当层或元件被称作“在”另一层或基底“上”时，该层或元件可以直接在另一层或基底上，也可以存在中间层。此外，将理解的是，当层被称为“在”另一层“下方”时，该层可以直接在下方，并且也可以存在一个或更多个中间层。另外，还将理解的是，当层被称作“在”两层“之间”时，该层可以是两层之间的唯一层，或者也可以存在一个或更多个中间层。同样的附图标记始终表示同样的元件。
当元件被称为“连接”或“结合”到另一元件时，该元件可以直接连接或结合到另一元件，或者间接地连接或结合到另一元件，且在它们之间置入一个或更多个中间元件。另外，除非有不同的公开，否则当元件被称为“包括”组件时，所述元件可以进一步包括另一组件而不是排除另一组件。
图1示出了显示装置的实施例，所述显示装置包括基底SUB、设置在基底SUB上的像素PXL、设置在基底SUB上并且驱动像素PXL的驱动器以及连接像素PXL和驱动器的布线单元。基底SUB可以由具有大致矩形形状的一个区域形成。在另一实施例中，基底SUB中的区域数可以不同。此外，在另一实施例中，基底SUB可以具有不同的形状。
基底SUB可以具有像素区域PXA和外围区域PPA。像素区域PXA可以是包括用于显示图像的像素PXL的显示区域。外围区域PPA是不具有像素PXL并且不显示图像的区域。用于驱动像素PXL的驱动器以及连接像素PXL和驱动器的一部分线可以在外围区域PPA中。外围区域PPA对应于最终显示装置中的边框。例如，可以根据外围区域PPA的宽度来确定边框的宽度。
像素区域PXA可以具有与基底SUB的形状对应的形状。外围区域PPA可以设置在像素区域PXA的至少一侧处。像素PXL位于基底SUB的像素区域PXA中。每个像素PXL可以被认为是显示用于显示图像的光的最小单位。像素PXL可以包括用于发射白光和/或彩色光的有机发光二极管。彩色光可以是合成色(例如，红色、绿色、蓝色、白色、青色、品红色和黄色)中的一种。
像素PXL可以沿着在第一方向DR1上延伸的行和在第二方向DR2上延伸的列以矩阵形式布置。像素PXL可以在另一个实施例中以不同的形式布置。
驱动器通过布线单元向像素PXL提供信号，以控制像素PXL的驱动。驱动器可以包括通过相应的扫描线向像素PXL提供扫描信号的扫描驱动器SDV、通过相应的发射控制线向像素PXL提供发射控制信号的发射驱动器EDV、通过相应的数据线向像素PXL提供数据信号的数据驱动器DDV以及时序控制器。时序控制器控制扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。
图2示出了包括像素PXL、驱动器和布线单元的显示装置的实施例。驱动器包括扫描驱动器SDV、发射驱动器EDV、数据驱动器DDV和时序控制器TC。示意性地示出了扫描驱动器SDV、发射驱动器EDV、数据驱动器DDV和时序控制器TC的位置，但是在另一实施例中可以处于不同的位置。
参照图2，显示装置的布线单元从驱动器向相应的像素PXL提供信号。布线单元包括扫描线、数据线、发射控制线、电源线PL和初始化电源线。扫描线包括多条扫描线S1至Sn，发射控制线包括多条发射控制线E1至En，并且数据线D1至Dm和电源线PL可连接到每个像素PXL。
像素PXL在像素区域PXA中(例如，参见图1)。像素PXL连接到扫描线S1至Sn、发射控制线E1至En和数据线D1至Dm。当从扫描线S1至Sn供应扫描信号时，像素PXL可以从数据线D1到Dm接收数据信号。接收数据信号的像素PXL控制从第一电源ELVDD经由有机发光二极管流向第二电源ELVSS的电流量。
扫描驱动器SDV基于来自时序控制器TC的第一栅极控制信号GCS1将扫描信号供应到扫描线S1至Sn。例如，扫描驱动器SDV可以将扫描信号顺序地供应到扫描线S1至Sn。当将扫描信号顺序地供应到扫描线S1至Sn时，以水平线为单位依顺序地选择像素PXL。
发射驱动器EDV基于来自时序控制器TC的第二栅极控制信号GCS2将发射控制信号供应到发射控制线E1至En。例如，发射驱动器EDV可以将发射控制信号顺序地供应到发射控制线E1至En。发射控制信号可以具有比扫描信号的宽度大的宽度。例如，供应到第i发射控制线Ei(i是自然数)的发射控制信号可以与供应到第i-1扫描线Si-1的扫描信号和供应到第i扫描线Si的扫描信号重叠至少一部分时间段。
另外，发射控制信号可以设置有栅极截止电压(例如，具有高电平的电压)，使得像素PXL中的晶体管可以截止。扫描信号可以具有栅极导通电压(例如，具有低电平的电压)，使得像素PXL中的晶体管可以导通。
数据驱动器DDV基于数据控制信号DCS将数据信号供应到数据线D1至Dm。将被供应到数据线D1至Dm的数据信号供应到由扫描信号选择的像素PXL。
时序控制器TC将基于时序信号(例如，从外部源提供)产生的栅极控制信号GCS1和GCS2供应到扫描驱动器SDV和发射驱动器EDV并且将数据控制信号DCS供应到数据驱动器DDV。
栅极控制信号GCS1和GCS2中的每个包括启动脉冲和时钟信号。启动脉冲控制第一扫描信号或第一发射控制信号的时序。时钟信号用于使启动脉冲移位。数据控制信号DCS包括源启动脉冲和时钟信号。源启动脉冲控制数据的采样起始时间。时钟信号控制采样操作。
图3示出了图1中的像素PXL的部分P1的俯视平面图的实施例以及像素、布线单元和驱动器之间的连接关系。区域P1对应于像素区域的下端的一部分和外围区域的下端的一部分。
参照图3，示出了用于像素PXL的扫描线S、发射控制线E、数据线D和电源线PL之间的连接关系。参照图1和图3，基底SUB被划分为像素区域PXA和外围区域PPA，多个像素PXL设置在像素区域PXA内。
像素PXL中的每个可以包括在沿第一方向DR1延伸的多个像素行中。每个像素行可以平行于第一方向DR1在第二方向DR2上布置。每个像素PXL可以包括在沿第二方向DR2延伸的多个像素列中。每个像素列可以平行于第二方向DR2在第一方向DR1上布置。因此，像素PXL可以以预定的矩阵形式设置。
像素区域PXA具有直边和曲边，并且在角部处具有曲边。虽然仅示出了像素区域PXA的一个侧部分，但是像素区域PXA的另一侧部分可以基本上以相同的方案形成，使得像素区域PXA的形状是双侧对称的。
驱动器可以在外围区域PPA内。布线单元可以连接像素PXL和驱动器。驱动器包括通过扫描线S与像素PXL连接的扫描驱动器SDV。扫描驱动器SDV与像素区域PXA相邻。
根据本公开的示例性实施例的扫描驱动器SDV包括多个扫描级SST。扫描级SST中的每个连接到扫描线S中的任意一条。扫描线S与扫描级SST的输出端子和像素行中最外侧像素PXL的扫描信号输入端子连接，扫描级SST基于时钟信号被驱动。扫描级SST可以基本上用相同的电路来实现。
扫描驱动器SDV可以具有被弯曲以与像素区域PXA的角部对应的形状。例如，扫描级SST可以沿着像素区域PXA的边界。每个扫描级SST可以对应于像素区域PXA中的像素行中相应的一个像素行。可以将扫描信号供应到每个相应的像素行中的像素PXL。
像素区域PXA中的扫描线S可以平行于第一方向DR1。例如，扫描级SST的输出端子和像素行中最外侧像素PXL的扫描信号输入端子可以在第二方向DR2上具有相同的位置。外围区域PPA中的扫描线S可以与第一方向DR1平行或者可以相对第一方向DR1倾斜。
驱动器可以包括连接到像素PXL的发射驱动器EDV。发射驱动器EDV与扫描驱动器SDV相邻。扫描驱动器SDV可以在发射驱动器EDV与像素区域PXA之间。因此，相较于扫描驱动器SDV，发射驱动器EDV可以位于较外侧。
发射驱动器EDV包括多个发射级EST。发射控制线E可以连接发射级EST的输出端子和像素行中最外侧像素PXL的发射信号输出端子。
发射驱动器EDV可以具有被弯曲以与像素区域PXA的角部对应的形状。例如，连接每个发射级EST的一端的虚线可以包括具有预定曲率的曲线。
每个发射级EST可以对应于像素区域PXA中的像素行中的相应一个像素行，并且可以将发射控制信号供应到相应的像素行中的像素PXL。
像素区域PXA中的发射控制线E可以平行于第一方向DR1。例如，第一扫描级SST的输出端子和像素行中的最外侧像素PXL的扫描信号输出端子可以在第二方向DR2上具有相同的位置。
数据驱动器DDV(例如，参见图1)可以在外围区域PPA中。相应的数据线D可以连接到像素列中的每一个。多条数据线D连接到数据驱动器DDV。在图3中，数据线D仅连接到各个像素列中的最外侧的像素PXL。在一个实施例中，数据线D可以连接到每个像素列中的所有像素PXL，并且同一列中的像素PXL可以共享同一数据线D。
在像素区域PXA中，数据线D可以在第二方向DR2上延伸。数据线D可以与多条连接线CL连接，其中所述多条连接线CL在外围区域PPA中基本上在相对于第二方向DR2倾斜的方向上延伸。
例如，可以与数据线D一体地设置连接线CL。在一个实施例中，连接线CL可以通过接触电极等与数据线D电连接。连接线CL可以延伸以在数据驱动器DDV的方向上被收集，并且可以构成具有在像素方向上从数据驱动器DDV展开的形状的数据线扇出单元。因此，数据线D可以连接到相应的连接线CL并且可以从数据驱动器DDV接收数据信号。
电源线PL可以连接到相应的像素列。每条电源线PL可以包括位于像素区域PXA中的辅助电源线PL1'。在外围区域PPA中，第一电源线PL1连接到辅助电源线PL1'。第一电源线PL1可以具有比辅助电源线PL1'的宽度大的宽度，并且可以沿着像素区域PXA的边界延伸。辅助电源线PL1'可以从第一电源线PL1分支，并且可以分别连接到像素列。辅助电源线PL1'和第一电源线PL1将第一电源ELVDD(例如，参见图2)提供至像素PXL。
例如，辅助电源线PL1'可以仅连接到相应像素列中的最外侧的像素PXL。在一个实施例中，每个辅助电源线PL1'连接到每个像素列中的所有像素PXL。在一个实施例中，同一列中的像素PXL可以共享同一条辅助电源线PL1'。
电源线PL可以包括位于发射驱动器EDV的较外的外围侧处的第二电源线PL2并且可以施加第二电源ELVSS(例如，参见图2)。第二电源线PL2可以具有比第一电源线PL1的宽度大或小的宽度。第二电源线PL2可以与第一电源线PL1分隔开预定的间隔。
第一电源线PL1和第二电源线PL2可以沿着像素区域PXA的边界在外围区域PPA中延伸。第一电源线PL1和第二电源线PL2可以具有弯曲的形状。在另一实施例中，第一电源线PL1和第二电源线PL2可以具有不同的形状(例如，直线形状)。在示例性实施例中，第一电源线PL1和第二电源线PL2可以在显示区域PXA的角处具有以直角弯曲的形状，但是也可以具有具备预定曲率的弯曲形状。此外，第一电源线PL1和第二电源线PL2中的每个可以具有相同的预定宽度或者可以具有不同的宽度。
图4示出了可以代表图3中的像素的像素PXL的实施例。为了说明的目的，图4中的像素PXL连接到第j数据线Dj和第i扫描线Si。
参照图4，像素PXL包括有机发光二极管OLED、第一晶体管T1至第七晶体管T7和存储电容器Cst。有机发光二极管OLED具有经由第六晶体管T6连接到第一晶体管T1的阳极电极和连接到第二电源ELVSS的阴极电极。有机发光二极管OLED基于来自第一晶体管T1的电流量产生具有预定亮度的光。
第七晶体管T7连接在初始化电源Vint与有机发光二极管OLED的阳极电极之间。此外，第七晶体管T7的栅电极连接到第i+1扫描线Si+1。当向第i+1扫描线Si+1供应扫描信号时，第七晶体管T7导通，以将初始化电源Vint的电压供应给有机发光二极管OLED的阳极电极。初始化电源Vint可以被设定为具有比数据信号的电压低的电压。
第六晶体管T6连接在第一晶体管T1与有机发光二极管OLED之间。此外，第六晶体管T6的栅电极连接到第i发射控制线Ei。当向第i发射控制线Ei供应发射控制信号时，第六晶体管T6截止，并且在一种或更多种其它情况下第六晶体管T6导通。
第五晶体管T5连接在第一电源ELVDD与第一晶体管T1之间。第五晶体管T5的栅电极连接到第i发射控制线Ei。当向第i发射控制线Ei供应发射控制信号时，第五晶体管T5截止，并且在一种或更多种其它情况下第五晶体管T5导通。
第一晶体管T1(驱动晶体管)具有经由第五晶体管T5连接到第一电源ELVDD的第一电极、经由第六晶体管T6连接到有机发光二极管OLED的阳极电极的第二电极以及连接到第一节点N1的栅电极。第一晶体管T1基于第一节点N1的电压控制从第一电源ELVDD经由有机发光二极管OLED流向第二电源ELVSS的电流量。
第三晶体管T3连接在第一晶体管T1的第二电极与第一节点N1之间。第三晶体管T3的栅电极连接到第i扫描线Si。当向第i扫描线Si供应扫描信号时，第三晶体管T3可以导通，以电连接第一晶体管T1的第二电极和第一节点N1。因此，当第三晶体管T3导通时，第一晶体管T1被置于二极管连接状态。
第四晶体管T4连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极连接到第i-1扫描线Si-1。当第i-1扫描线Si-1供应扫描信号时，第四晶体管T4导通，以将初始化电源Vint的电压供应给第一节点N1。
第二晶体管T2连接在第j数据线Dj与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极连接到第i扫描线Si。当向第i扫描线Si供应扫描信号时，第二晶体管T2导通，以电连接第j数据线Dj和第一晶体管T1的第一电极。
存储电容器Cst连接在第一电源ELVDD与第一节点N1之间。存储电容器Cst存储数据信号和对应于第一晶体管T1的阈值电压的电压。
图5示出了图4中的像素的布局图的实施例，图6示出了沿图5中的线I-I'截取的剖视图。图5和图6示出了对于像素区域中的第i行和第j列中的一个像素PXL而言，与该像素PXL相连接的三条扫描线Si-1、Si和Si+1、发射控制线Ei、电源线PL和数据线Dj。为了说明的目的，用“第i-1扫描线Si-1”表示第i-1行中的扫描线，用“第i扫描线Si”表示第i行中的扫描线，用“第i+1扫描线Si+1”表示第i+1行中的扫描线，用“发射控制线Ei”表示第i行中的发射控制线，用“数据线Dj”表示第j列中的数据线，并且分别用“电源线PL”和“虚设电源线PL'”表示第j电源线和第j虚设电源线。
参照图4至图6，显示装置包括基底SUB、布线单元和多个像素PXL。基底SUB可以是诸如玻璃和树脂的绝缘材料。基底SUB可以由弯曲或折叠的柔性材料形成，并且可以具有单层或多层结构。
例如，基底SUB可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三醋酸纤维素和醋酸丙酸纤维素中的至少一种。在另一实施例中，基底SUB的材料可以是不同的，例如，玻璃纤维增强塑料(FRP)或其它材料。
布线单元向像素PXL提供信号。图4中的像素PXL的布线单元包括扫描线Si-1、Si和Si+1、数据线Dj、发射控制线Ei、电源线PL、初始化电源线IPL和虚设电源线PL'。扫描线Si-1、Si和Si+1包括在第一方向DR1上延伸并且顺序地布置在第二方向DR2上的第i-1扫描线Si-1、第i扫描线Si和第i+1扫描线Si+1。将扫描信号施加到扫描线Si-1、Si和Si+1，并且将第i-1扫描信号施加到第i-1扫描线Si-1，将第i扫描信号施加到第i扫描线Si，并将第i+1扫描信号施加到第i+1扫描线Si+1。
发射控制线Ei在第一方向DR1上延伸，并且位于第i扫描线Si与第i+1扫描线Si+1之间，以与第i扫描线Si和第i+1扫描线Si+1分隔开。将发射控制信号施加到发射控制线Ei。
数据线Dj在第二方向DR2上延伸，并且顺序地布置在第一方向DR1上。将数据信号施加到数据线Dj。
电源线PL位于第二方向DR2上并与数据线Dj分隔开。将第一电源ELVDD施加到电源线PL。
虚设电源线PL'与电源线PL叠置并且与电源线PL连接，使得通过第十一接触孔CH11施加相同的第一电源ELVDD。
初始化电源线IPL在第一方向DR1上延伸，并且位于第i+1扫描线Si+1与下一行中的像素的第i-1扫描线Si-1之间。将初始化电源Vint施加到初始化电源线IPL。
每个像素PXL包括第一晶体管T1至第七晶体管T7、存储电容器Cst和有机发光二极管OLED。第一晶体管T1包括第一栅电极GE1、第一有源图案ACT1、第一源电极SE1、第一漏电极DE1和第一接触线CNL1。第一栅电极GE1与第三晶体管T3的第三漏电极DE3和第四晶体管T4的第四漏电极DE4连接。第一接触线CNL1连接第一栅电极GE1以及第三漏电极DE3和第四漏电极DE4。第一接触线CNL1具有通过第一接触孔CH1与第一栅电极GE1连接的一端以及通过第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4的另一端。
在一个示例性实施例中，第一有源图案ACT1以及第一源电极SE1和第一漏电极DE1可以由未掺杂或掺杂有杂质的半导体层形成。第一源电极SE1和第一漏电极DE1可以由掺杂有杂质的半导体层形成。第一有源图案ACT1可以由未掺杂有杂质的半导体层形成。
第一有源图案ACT1可以具有例如在预定方向上延伸的杆状形状并且可以具有在延伸的纵向方向上若干次弯曲的形状。当在平面上观察时，第一有源图案ACT1与第一栅电极GE1叠置。延长第一有源图案ACT1以增大第一晶体管T1的沟道区的长度。这可以增大第一晶体管T1的栅极电压的驱动范围。因此，可以精细地控制从有机发光二极管OLED发射的光的灰度级。
第一源电极SE1连接到第一有源图案ACT1的一端，并且与第二晶体管T2的第二漏电极DE2和第五晶体管T5的第五漏电极DE5连接。第一漏电极DE1连接到第一有源图案ACT1的另一端，并且与第三晶体管T3的第三源电极SE3和第六晶体管T6的第六源电极SE6连接。
第二晶体管T2包括第二栅电极GE2、第二有源图案ACT2、第二源电极SE2和第二漏电极DE2。第二栅电极GE2连接到第i扫描线Si。第二栅电极GE2被设置为第i扫描线Si的一部分，或者被设置为从第i扫描线Si突出的形状。在示例性实施例中，第二有源图案ACT2以及第二源电极SE2和第二漏电极DE2可以由未掺杂或掺杂有杂质的半导体层形成。
第二源电极SE2和第二漏电极DE2可以由掺杂有杂质的半导体层形成。第二有源图案ACT2可以由未掺杂有杂质的半导体层形成。第二有源图案ACT2对应于与第二栅电极GE2叠置的部分。第二源电极SE2具有连接到第二有源图案ACT2的一端以及通过第六接触孔CH6连接到数据线Dj的另一端。第二漏电极DE2具有连接到第二有源图案ACT2的一端以及连接到第一晶体管T1的第一源电极SE1和第五晶体管T5的第五漏电极DE5的另一端。
第三晶体管T3可以具有用于防止漏电流的双栅结构。例如，第三晶体管T3可以包括3a晶体管T3a和3b晶体管T3b。3a晶体管T3a可以包括3a栅电极GE3a、3a有源图案ACT3a、3a源电极SE3a和3a漏电极DE3a，3b晶体管T3b可以包括3b栅电极GE3b、3b有源图案ACT3b、3b源电极SE3b和3b漏电极DE3b。3a栅电极GE3a和3b栅电极GE3b可以被称作第三栅电极GE3。3a有源图案ACT3a和3b有源图案ACT3b可以被称作第三有源图案ACT3。3a源电极SE3a和3b源电极SE3b可以被称作第三源电极SE3。3a漏电极DE3a和3b漏电极DE3b可被称作第三漏电极DE3。
第三栅电极GE3连接到第i扫描线Si，并且设置为第i扫描线Si的一部分或者具有从第i扫描线Si突出的形状。在一个示例性实施例中，第三有源图案ACT3以及第三源电极SE3和第三漏电极DE3可以由未掺杂或掺杂有杂质的半导体层形成。第三源电极SE3和第三漏电极DE3可以由掺杂有杂质的半导体层形成。第三有源图案ACT3可以由未掺杂有杂质的半导体层形成。
第三有源图案ACT3对应于与第三栅电极GE3叠置的部分。第三源电极SE3具有连接到第三有源图案ACT3的一端以及与第一晶体管T1的第一漏电极DE1和第六晶体管T6的第六源电极SE6连接的另一端。第三漏电极DE3具有连接到第三有源图案ACT3的一端以及连接到第四晶体管T4的第四漏电极DE4的另一端。第三漏电极DE3还通过第一接触线CNL1、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第四晶体管T4具有用于防止漏电流的双栅结构。第四晶体管T4可以包括例如4a晶体管T4a和4b晶体管T4b。4a晶体管T4a可以包括4a栅电极GE4a、4a有源图案ACT4a、4a源电极SE4a和4a漏电极DE4a，4b晶体管T4b可以包括4b栅电极GE4b、4b有源图案ACT4b、4b源电极SE4b和4b漏电极DE4b。4a栅电极GE4a和4b栅电极GE4b可以被称作第四栅电极GE4。4a有源图案ACT4a和4b有源图案ACT4b可以被称作第四有源图案ACT4。4a源电极SE4a和4b源电极SE4b可以被称作第四源电极SE4。4a漏电极DE4a和4b漏电极DE4b可以被称作第四漏电极DE4。
第四栅电极GE4连接到第i-1扫描线Si-1，并且可以被设置为第i-1扫描线Si-1的一部分或者具有从第i-1扫描线Si-1突出的形状。第四有源图案ACT4、第四源电极SE4和第四漏电极DE4可以由掺杂或未掺杂有杂质的半导体层形成。第四源电极SE4和第四漏电极DE4可以由掺杂有杂质的半导体层形成。第四有源图案ACT4可以由未掺杂有杂质的半导体层形成。第四有源图案ACT4对应于与第四栅电极GE4叠置的部分。第四源电极SE4具有连接到第四有源图案ACT4的一端以及连接到初始化电源线IPL和前一行中的像素的第七晶体管T7的第七漏电极DE7的另一端。
辅助连接线AUX连接在第四源电极SE4与初始化电源线IPL之间，例如，辅助连接线AUX具有通过第九接触孔CH9连接到第四源电极SE4的一端以及通过前一行中的第八接触孔CH8连接到前一行中的初始化电源线IPL的另一端。第四漏电极DE4具有连接到第四有源图案ACT4的一端以及连接到第三晶体管T3的第三漏电极DE3的另一端。第四漏电极DE4还通过第一接触线CNL1、第二接触孔CH2和第一接触孔CH1连接到第一晶体管T1的第一栅电极GE1。
第五晶体管T5包括第五栅电极GE5、第五有源图案ACT5、第五源电极SE5和第五漏电极DE5。第五栅电极GE5连接到发射控制线Ei，并且被设置为发射控制线Ei的一部分或者具有从发射控制线Ei突出的形状。第五有源图案ACT5、第五源电极SE5和第五漏电极DE5可以由未掺杂或掺杂有杂质的半导体层形成。第五源电极SE5和第五漏电极DE5可以由掺杂有杂质的半导体层形成。
第五有源图案ACT5可以由未掺杂有杂质的半导体层形成。第五有源图案ACT5对应于与第五栅电极GE5叠置的部分。
第五源电极SE5具有连接到第五有源图案ACT5的一端以及通过第五接触孔CH5连接到电源线PL的另一端。第五漏电极DE5具有连接到第五有源图案ACT5的一端以及连接到第一晶体管T1的第一源电极SE1和第二晶体管T2的第二漏电极DE2的另一端。
第六晶体管T6包括第六栅电极GE6、第六有源图案ACT6、第六源电极SE6和第六漏电极DE6。第六栅电极GE6连接到发射控制线Ei，并且被设置为发射控制线Ei的一部分或者具有从发射控制线Ei突出的形状。第六有源图案ACT6、第六源电极SE6和第六漏电极DE6可以由未掺杂或掺杂有杂质的半导体层形成。第六源电极SE6和第六漏电极DE6可以由掺杂有杂质的半导体层形成。第六有源图案ACT6可以由未掺杂有杂质的半导体层形成。第六有源图案ACT6对应于与第六栅电极GE6叠置的部分。
第六源电极SE6具有连接到第六有源图案ACT6的一端以及连接到第一晶体管T1的第一漏电极DE1和第三晶体管T3的第三漏电极DE3的另一端。第六漏电极DE6具有连接到第六有源图案ACT的一端以及连接到第七晶体管T7的第七源电极SE7的另一端。
第七晶体管T7包括第七栅电极GE7、第七有源图案ACT7、第七源电极SE7和第七漏电极DE7。第七栅电极GE7连接到第i+1扫描线Si+1。第七栅电极GE7被设置为第i+1扫描线Si+1的一部分，或者被设置为从第i+1扫描线Si+1突出的形状。第七有源图案ACT7、第七源电极SE7和第七漏电极DE7可以由未掺杂或掺杂有杂质的半导体层形成。第七源电极SE7和第七漏电极DE7可以由掺杂有杂质的半导体层形成。第七有源图案ACT7可以由未掺杂有杂质的半导体层形成。第七有源图案ACT7对应于与第七栅电极GE7叠置的部分。
第七源电极SE7具有连接到第七有源图案ACT7的一端和连接到第六晶体管T6的第六漏电极DE6的另一端。第七漏电极DE7具有连接到第七有源图案ACT7的一端和连接到初始化电源线IPL的另一端。第七漏电极DE7还连接到下一行中像素的第四晶体管T4的第四源电极SE4。第七漏电极DE7与初始化电源线IPL通过辅助连接线AUX、第八接触孔CH8和第九接触孔CH9连接。
存储电容器Cst包括下电极LE和上电极UE。下电极LE可以由第一晶体管T1的第一栅电极GE1形成。当在平面上观察时，上电极UE与第一栅电极GE1叠置并且覆盖下电极LE。可以通过增大上电极UE与下电极LE的叠置面积来增大存储电容器Cst的电容。上电极UE可以在第一方向DR1上延伸。在一个示例性实施例中，可以将与第一电源ELVDD(例如，参见图2)的电压具有相同电平的电压施加到上电极UE。上电极UE在形成有第一接触孔CH1的区域中具有开口OPN，第一栅电极GE1与第一接触线CNL1通过第一接触孔CH1接触。
有机发光二极管OLED包括位于第一电极AD与第二电极CD之间的发射层EML。第一电极AD可以是阳极电极，第二电极CD可以是阴极电极。第一电极AD在对应于每个像素PXL的像素区域内。第一电极AD通过第七接触孔CH7和第十接触孔CH10连接到第七晶体管T7的第七源电极SE7和第六晶体管T6的第六漏电极DE6。桥接图案BRP和第二接触线CNL2位于第七接触孔CH7与第十接触孔CH10之间，以连接第六漏电极DE6、第七源电极SE7和第一电极AD。
在图5和图6中，有源图案ACT1至ACT7(ACT)位于基底SUB上。有源图案ACT包括由半导体材料形成的第一有源图案ACT1至第七有源图案ACT7。缓冲层可以位于基底SUB与第一有源图案ACT1至第七有源图案ACT7之间。
第一栅极绝缘层GI1位于其上形成有第一有源图案ACT1至第七有源图案ACT7的基底SUB上。第i-1扫描线Si-1至第i+1扫描线Si+1、发射控制线Ei、第一栅电极GE1至第七栅电极GE7位于第一栅极绝缘层GI1上。第一栅电极GE1用作存储电容器Cst的下电极LE。第二栅电极GE2和第三栅电极GE3可以与第i扫描线Si一体地形成。第四栅电极GE4可以与第i-1扫描线Si-1一体地形成。第五栅电极GE5和第六栅电极GE6可以与发射控制线Ei一体地形成。第七栅电极可以与第i+1扫描线Si+1一体地形成。
第二栅极绝缘层GI2位于其上形成有第i-1扫描线Si-1等的基底SUB上。存储电容器Cst的上电极UE和初始化电源线IPL位于第二栅极绝缘层GI2上。上电极UE覆盖存储电容器Cst的下电极LE，第二栅极绝缘层GI2位于上电极UE与下电极LE之间。
层间绝缘层IL位于其上形成有上电极UE等的基底SUB上。
数据线Dj、电源线PL、第一接触线CNL1、辅助连接线AUX和桥接图案BRP位于层间绝缘层IL上。数据线Dj通过穿过第一栅极绝缘层GI1、第二栅极绝缘层GI2和层间绝缘层IL的第六接触孔CH6连接到第二源电极SE2。
电源线PL通过穿过层间绝缘层IL的第三接触孔CH3和第四接触孔CH4连接到存储电容器Cst的上电极UE。此外，电源线PL通过穿过第一栅极绝缘层GI1、第二栅极绝缘层GI2和层间绝缘层IL的第五接触孔CH5连接到第五源电极SE5。
第一接触线CNL1通过穿过第二栅极绝缘层GI2和层间绝缘层IL的第一接触孔CH1连接到第一栅电极GE1。此外，第一接触线CNL1通过穿过第一栅极绝缘层GI1、第二栅极绝缘层GI2和层间绝缘层IL的第二接触孔CH2连接到第三漏电极DE3和第四漏电极DE4。
辅助连接线AUX通过穿过层间绝缘层IL的第八接触孔CH8连接到初始化电源线IPL。此外，辅助连接线AUX通过穿过第一栅极绝缘层GI1、第二栅极绝缘层GI2和层间绝缘层IL的第九接触孔CH9连接到第四源电极SE4和前一行的第七漏电极DE7。
桥接图案BRP是在第六漏电极DE6与第一电极AD之间连接第六漏电极DE6和第一电极AD的图案。桥接图案BRP通过穿过第一栅极绝缘层GI1、第二栅极绝缘层GI2和层间绝缘层IL的第七接触孔CH7连接到第六漏电极DE6和第七源电极SE7。
第一绝缘层INS1位于其上形成有数据线Dj等的基底SUB上。
虚设电源线PL'和第二接触线CNL2位于第一绝缘层INS1上。虚设电源线PL'稳定地将第一电源ELVDD(例如，参见图1)供应到电源线PL而没有延迟，并且减小施加到电源线PL的电阻。虚设电源线PL'可以在第二方向DR2上延伸并且可以与电源线PL叠置。虚设电源线PL'通过穿过第一绝缘层INS1的第十一接触孔CH11连接到电源线PL。
第二接触线CNL2通过穿过第一绝缘层INS1的第十接触孔CH10连接到桥接图案BRP。
覆盖层CVL设置在其上形成有虚设电源线PL'等的基底SUB上。
第一电极AD位于覆盖层CVL上，并通过穿过覆盖层CVL的第十二接触孔CH12连接到第二接触线CNL2。第二接触线CNL2通过第十接触孔CH10连接到桥接图案BRP，使得第一电极AD最终通过桥接图案BRP连接到第六漏电极DE6和第七源电极SE7。
划分像素区域PXA并且对应于各个像素PXL的像素限定层PDL位于其上形成有第一电极AD的基底SUB上。像素限定层PDL可以沿着像素PXL的周界从基底SUB突出，同时暴露第一电极AD的上表面。
发射层EML位于由像素限定层PDL围绕的像素区域PXA中。第二电极CD位于发射层EML上。覆盖第二电极CD的密封层SLM位于第二电极CD上。
图7是示出与图3的P2对应的部分的实施例的俯视平面图。图7还示出了第二电源线。图8示出了沿图7中的线II-II'截取的剖视图。图7和图8示出了根据一个实施例的基底的外围区域中的各条线之间的连接关系。第二电源线和连接线示出为示例。第二电源线和连接线分别示出为“第二电源线PL2”和“连接线CL”。仅示出了布线单元的一部分，但是可以另外地如下描述扫描线、发射控制线、数据线和第一电源线。
将参照图3、图7和图8描述每条线的连接关系。
第二电源线PL2和连接线CL可以设置在基底SUB的外围区域PPA中并且可以部分地叠置。
连接线CL可以包括多条连接线CL1、CL2、CL3和CL4。当在平面上观察时，连接线CL1、CL2、CL3和CL4可以在相对于第二电源线PL2的倾斜方向上延伸。连接线CL1、CL2、CL3和CL4中的每条可以电连接到基底SUB的像素区域PXA中的数据线D。连接线CL1、CL2、CL3和CL4可以与数据线D一体地设置，并且例如，可以从像素区域PXA延伸到外围区域PPA。例如，连接线CL1、CL2、CL3和CL4中的每条可以通过接触电极与数据线D电连接。
第二电源线PL2可以在外围区域PPA中在发射驱动器EDV的外侧。第二电源线PL2是向像素区域PXA提供第二电源ELVSS(例如，参见图2)的线并且可以具有比连接线CL的宽度大的宽度。
第二电源线PL2可以包括第一区域FA和第二区域SA。第一区域FA可以不与连接线CL叠置，第二区域SA可以与连接线CL叠置。在第一区域FA中，第二电源线PL2可以形成为包括第一金属层ML1和第二金属层ML2的双层。在第一区域FA中，第一金属层ML1和第二金属层ML2可以通过接触孔H彼此电连接。因此，减小了第二电源线PL2的电阻，使得可以不延迟地稳定地将第二电源ELVSS(例如，参见图2)供应到第二电源线PL2。当在平面上观察时，第一金属层ML1和第二金属层ML2可以具有不同的宽度或相同的宽度。
在第二区域SA中，第二电源线PL2可以形成为仅包括第一金属层ML1。在第二区域SA中，第二电源线PL2可以仅包括第一金属层ML1。例如，第二电源线PL2的第二区域SA可以不包括第二金属层ML2。因此，在第二区域SA中，第一金属层ML1和第二金属层ML2可以不电连接。
现在，将根据层叠顺序描述外围区域PPA中的布线单元的结构的实施例。首先，设置基底SUB。第一栅极绝缘层GI1和第二栅极绝缘层GI2可以顺序地设置在基底SUB上。连接线CL可以设置在第二栅极绝缘层GI2上。
用于覆盖连接线CL的层间绝缘层IL可以设置在连接线CL上。连接线CL可以包括连接线CL1、CL2、CL3和CL4。连接线CL1、CL2、CL3和CL4可以在同一层上，或者连接线CL1、CL2、CL3和CL4中的一些连接线可以设置在第一栅极绝缘层GI1上并且连接线CL1、CL2、CL3和CL4中的其余连接线可以在第二栅极绝缘层GI2上。(将在下面参照图11描述其中连接线CL1、CL2、CL3和CL4在不同层上的结构。)
在一个实施例中，连接线CL可以与像素区域PXA中的存储电容器Cst的上电极UE(例如，参见图6)设置在同一层上，并且可以与存储电容器Cst的上电极UE(例如，参见图6)通过同一工艺来设置。在一个实施例中，连接线CL可以与像素区域PXA中的扫描线S和发射控制线E设置在同一层上，也可以与扫描线S和发射控制线E通过同一工艺来设置。
连接线CL可以与第二电源线PL2部分地叠置。例如，连接线CL可以与第二电源线PL2的第二区域SA叠置，并且可以不与第二电源线PL2的第一区域FA叠置。
第一金属层ML1可以设置在层间绝缘层IL上，并且可以设置在基底SUB上的第一区域FA和第二区域SA的全部上。第一金属层ML1可以与像素区域PXA中的数据线D设置在同一层上，并且可以通过与数据线D的同一工艺来设置。
第一绝缘层INS1可以设置在第一金属层ML1上并且可以是例如包括无机材料的无机绝缘材料。无机材料可以包括氮化硅、氧化硅、氮氧化硅等。第一绝缘层INS1可以包括将第一金属层ML1的一部分暴露于外部的一个或更多个接触孔H。接触孔H可以在第一绝缘层INS1内并对应于第二电源线PL2的第一区域FA。
第二金属层ML2可以设置在第一绝缘层INS1上并且与像素区域PXA中的第二接触线CNL2(例如，参见图6)在同一层上，并且可以与第二接触线CNL2通过同一工艺来设置。
第二金属层ML2可以仅设置在基底SUB上的第二电源线PL2的第一区域FA中，并且可以覆盖设置在第一区域FA中的第一金属层ML1。第二金属层ML2可以不设置在与连接线CL叠置的第二区域SA中。
在第二电源线PL2的第一区域FA中，第二金属层ML2可以通过第一绝缘层INS1的接触孔H与第一金属层ML1电连接。
覆盖第二金属层ML2的覆盖层CVL可以设置在其上设置有第二金属层ML2的基底SUB上。
密封层SLM可以设置在覆盖层CVL上。
第一绝缘层INS1的一部分和层间绝缘层IL的一部分可以由于连接线CL而具有包括阶梯部分的曲线形式。连接线CL不设置在第一绝缘层INS1的其余部分和层间绝缘层IL的其余部分下方。因此，第一绝缘层INS1的其余部分及层间绝缘层IL的其余部分可以具有不包括阶梯部分的平坦形式。
例如，第一金属层ML1与第二金属层ML2之间的第一绝缘层INS1可以包括包含阶梯部分的曲线形式和不包含阶梯部分的平坦形式两者。具有包括阶梯部分的曲线形式的第一绝缘层INS1可以对应于第二电源线PL2的第二区域SA。具有不包括阶梯部分的平坦形式的第一绝缘层INS1可以对应于第二电源线PL2的第一区域FA。具有不包括阶梯部分的平坦形式的第一绝缘层INS1可以包括接触孔H。
接触孔H仅设置在具有不包括阶梯部分的平坦形式的第一绝缘层INS1中。因此，第一金属层ML1和第二金属层ML2可以仅在第二电源线PL2的第一区域FA中电连接。因此，第二电源线PL2中的第一金属层ML1和第二金属层ML2的电连接可以不受由连接线CL产生的阶梯部分的影响。
为了建立第一金属层ML1和第二金属层ML2的电连接，可以对第一绝缘层INS1执行用于形成接触孔H的蚀刻工艺。
当连接线与第二电源线PL2的第一区域FA和第二区域SA两者叠置时，第一绝缘层INS1和第一金属层ML1会在与第一区域FA和第二区域SA对应的部分中具有包括由连接线CL产生的阶梯部分的曲线形式。当执行用于形成接触孔H的蚀刻工艺时，具有上述形式的第一金属层ML1会是易受损的。例如，当执行用于形成接触孔H的蚀刻工艺时，第一金属层ML1的与由连接线CL产生的阶梯部分对应的部分会被过度蚀刻。在这种情况下，会增大第一金属层ML1和第二金属层ML2的接触电阻。当施加高电压时，产生会损坏第二电源线PL2的热量。
在一个示例性实施例中，第一金属层ML1和第二金属层ML2仅在第二电源线PL2的不与连接线CL叠置的第一区域FA中通过接触孔H而电连接。因此，可以减小第二电源线PL2的缺陷或者使第二电源线PL2的缺陷最小化。
图9至图11是示出图7中的第二电源线的附加实施例的剖视图。除了如下指明的，根据这些附加实施例的显示装置可以与前述实施例相同。
参照图7和图9，第二电源线PL2和连接线CL可以在基底SUB的外围区域PPA中并且可以部分地叠置。第二电源线PL2可以包括第一区域FA和第二区域SA。第一区域FA可以是不与连接线CL叠置的区域。第二区域SA可以是与连接线CL叠置的区域。
在第一区域FA和第二区域SA中，第二电源线PL2可以形成为包括第一金属层ML1和第二金属层ML2的双层。在第一区域FA中，第一金属层ML1和第二金属层ML2可以通过第一绝缘层INS1的接触孔H彼此电连接。于是，减小了第二电源线PL2的电阻，因此可以不延迟地稳定地将第二电源ELVSS(例如，参见图2)供应到第二电源线PL2。
第一绝缘层INS1可以包括将第一金属层ML1的一部分暴露到外部的一个或更多个接触孔H。接触孔H可以在第一绝缘层INS1内并对应于第二电源线PL2的第一区域FA。
在第二区域SA中，第二电源线PL2的第一金属层ML1和第二金属层ML2可以与位于它们之间的第一绝缘层INS1叠置。
参照图7和图10，显示装置可以在基底SUB的外围区域PPA中包括第二电源线PL2和连接线CL。第二电源线PL2可以包括第一区域FA和第二区域SA。第一区域FA可以是不与连接线CL叠置的区域。第二区域SA可以是与连接线CL叠置的区域。
在第一区域FA中，第二电源线PL2可以形成为包括第一金属层ML1和第二金属层ML2的双层。在第二区域SA中，第二电源线PL2可以形成为仅包括第一金属层ML1。在第一区域FA中，第一绝缘层INS1和第二绝缘层INS2可以位于第二电源线PL2的第一金属层ML1与第二金属层ML2之间。在第一区域FA中，第一金属层ML1和第二金属层ML2可以通过穿过第一绝缘层INS1和第二绝缘层INS2的接触孔H彼此电连接。
第一绝缘层INS1可以是包括无机材料的无机绝缘材料。无机材料可以包括例如氮化硅、氧化硅、氮氧化硅等。
第二绝缘层INS2可以是有机绝缘材料，其中，该有机绝缘材料包括能够减缓第一绝缘层INS1的曲线并且使第一绝缘层INS1的表面平坦化的有机材料。有机材料可以包括例如聚丙烯酸类化合物、聚酰亚胺类化合物、氟基碳化合物(例如，特氟龙)、苯并环丁烯化合物等。
在第二区域SA中，第一绝缘层INS1和第二绝缘层INS2可以顺序地设置在第二电源线PL2的第一金属层ML1上。在一个实施例中，可以省略第一绝缘层INS1。在这种情况下，在第一区域FA中，第一金属层ML1可以位于第二绝缘层INS2之下并且第二金属层ML2可以位于第二绝缘层INS2上。此外，第一金属层ML1和第二金属层ML2可以通过第二绝缘层INS2中的接触孔电连接。
参照图7和图11，显示装置可以在基底SUB的外围区域PPA中包括第二电源线PL2和连接线CL。连接线CL可以包括交替地设置在基底SUB上的奇数连接线CL1和CL3以及偶数连接线CL2和CL4。当在平面上观察时，连接线CL可以在相对于第二电源线PL2的倾斜方向上延伸。
偶数连接线CL2和CL4包括第二连接线CL2和第四连接线CL4，奇数连接线CL1和CL3包括第一连接线CL1和第三连接线CL3。
第二连接线CL2和第四连接线CL4可以位于基底SUB上的第一栅极绝缘层GI1上。覆盖第二连接线CL2和第四连接线CL4的第二栅极绝缘层GI2可以位于第二连接线CL2和第四连接线CL4上。
第一连接线CL1和第三连接线CL3可以位于第二栅极绝缘层GI2上。在这种情况下，第一连接线CL1和第三连接线CL3可以设置在第二栅极绝缘层GI2上，从而不与第二连接线CL2和第四连接线CL4叠置。覆盖第一连接线CL1和第三连接线CL3的层间绝缘层IL可以设置在第一连接线CL1和第三连接线CL3上。例如，第一连接线CL1和第三连接线CL3与第二连接线CL2和第四连接线CL4可以形成在不同的层上，并且可以通过不同的工艺由不同的材料形成。
第二电源线PL2可以包括第一区域FA和第二区域SA。第一区域FA可以是不与连接线CL叠置的区域，第二区域SA可以是与连接线CL叠置的区域。
在第一区域FA中，第二电源线PL2可以形成为包括第一金属层ML1和第二金属层ML2的双层。第一绝缘层INS1和第二绝缘层INS2可以位于第一金属层ML1与第二金属层ML2之间。第一绝缘层INS1可以是包括无机材料的无机绝缘材料。第二绝缘层INS2可以是包括能够减缓第一绝缘层INS1的曲线并使第一绝缘层INS1的表面平坦化的有机材料的有机绝缘材料。有机材料可以包括例如聚丙烯酸类化合物、聚酰亚胺类化合物、诸如特氟龙的氟基碳化合物、苯并环丁烯化合物等。
在第一区域FA中，第一金属层ML1和第二金属层ML2可以通过穿过第一绝缘层INS1和第二绝缘层INS2的接触孔H彼此电连接。在第二区域SA中，第一绝缘层INS1和第二绝缘层INS2可以顺序地设置在第二电源线PL2的第一金属层ML1上。在本示例性实施例中，第一金属层ML1与第二金属层ML2仅在第二电源线PL2的不与连接线CL叠置的第一区域FA中电连接。因此，可以减小第二电源线PL2的缺陷或者使第二电源线PL2的缺陷最小化。
图12至图19是示出图8的显示装置的包括具有各种形式的第二电源线的外围区域的实施例的剖视图。在图12至图19中，为了说明的目的，仅示出了第二电源线的与连接线叠置的第二区域。
首先，参照图8和图12，显示装置的至少一部分可以具有柔性，例如显示装置可以在具有柔性的部分处被折叠。例如，显示装置可以包括具有柔性并且在一个方向上折叠的弯曲区域和位于弯曲区域的至少一侧处的不被折叠的平坦区域。平坦区域可以具有或可以不具有柔性。弯曲区域可以设置在基底SUB的外围区域PPA中。
显示装置可以包括基底SUB、设置在基底SUB上的连接线CL以及设置在连接线CL上的第一金属层ML1和第二金属层ML2。第一金属层ML1和第二金属层ML2可以形成第二电源线PL2(例如，参见图7)的第二区域SA。
基底SUB可以包括诸如玻璃、有机聚合物和晶体的绝缘材料。此外，基底SUB可以由具有弯曲或折叠的柔性的材料形成，并且可以具有单层结构或多层结构。
第一栅极绝缘层GI1和第二栅极绝缘层GI2可以顺序地设置在基底SUB上。第一栅极绝缘层GI1和第二栅极绝缘层GI2可以是无机绝缘材料和有机绝缘材料中的任何一种。在本示例性实施例中，第一栅极绝缘层GI1和第二栅极绝缘层GI2可以是无机绝缘材料。
包括第一连接线至第四连接线CL1、CL2、CL3和CL4的连接线CL设置在第二栅极绝缘层GI2上。
层间绝缘层IL可以位于连接线CL上并且可以是无机绝缘材料或有机绝缘材料。在一个示例性实施例中，层间绝缘层IL可以是无机绝缘材料。层间绝缘层IL可以具有包括由连接线CL产生的阶梯部分的曲线形式。
开口可以位于设置在弯曲区域中的绝缘层之中的由无机绝缘材料形成的绝缘层中。弯曲区域是基底SUB的曲线区域。第一栅极绝缘层GI1和第二栅极绝缘层GI2以及层间绝缘层IL可以具有通过去除对应于弯曲区域的部分而形成的开口。
平坦化层PLL可以设置在层间绝缘层IL上，可以减缓层间绝缘层IL的曲线，并且可以使层间绝缘层IL的表面平坦化。因此，设置在平坦化层PLL上的第一金属层ML1可以不受层间绝缘层IL的曲线形式的影响。平坦化层PLL可以是包括具有一定程度的平坦度的有机材料的有机绝缘层，在该程度的平坦度下，可以使层间绝缘层IL的表面平坦化。有机材料可以包括例如聚丙烯酸类化合物、聚酰亚胺类化合物、诸如特氟龙的氟基碳化合物，或者苯并环丁烯化合物。平坦化层PLL可以具有预定的厚度，例如，大约或更大。平坦化层PLL可以位于弯曲区域中，并且可以填充在开口的至少一部分中或者可以完全填充在开口中。
第一金属层ML1可以位于平坦化层PLL上并且可以因平坦化层PLL而具有平坦形式。
第一绝缘层INS1可以位于第一金属层ML1上并且可以包括一个或更多个接触孔H。第一绝缘层INS1可以因平坦化层PLL而具有平坦形式。
第二金属层ML2可以位于第一绝缘层INS1上，并且可以通过第一绝缘层INS1的接触孔H与第一金属层ML1电连接。
覆盖第二金属层ML2的覆盖层CVL可以设置在第二金属层ML2上。密封层SLM可以位于覆盖层CVL上。
在本示例性实施例中，平坦化层PLL位于第一金属层ML1之下，使得第一金属层ML1、第一绝缘层INS1和第二金属层ML2可以不受由连接线CL产生的阶梯部分的影响并且具有平坦形式。因此，当第一绝缘层INS1的接触孔H位于第二电源线的第二区域SA中时，第一金属层ML1和第二金属层ML2不受阶梯部分的影响，从而使第二电源线PL2的缺陷最小化。
参照图8和图13，显示装置可以包括基底SUB、位于基底SUB上的连接线CL以及位于连接线CL上的第一金属层ML1和第二金属层ML2。第一金属层ML1和第二金属层ML2可以形成第二电源线PL2(例如，参见图7)的第二区域SA。
第一栅极绝缘层GI1和第二栅极绝缘层GI2可以顺序地设置在基底SUB上。连接线CL可以设置在第二栅极绝缘层GI2上。层间绝缘层IL可以设置在连接线CL上并且可以具有包括由连接线CL产生的阶梯部分的曲线形式。
平坦化层PLL可以位于层间绝缘层IL上，并且可以减缓层间绝缘层IL的曲线并使层间绝缘层IL的表面平坦化。因此，位于平坦化层PLL上的第一金属层ML1不受层间绝缘层IL的曲线形式的影响。
第一金属层ML1可以位于平坦化层PLL上并且可以因平坦化层PLL而具有平坦形式。
第二金属层ML2覆盖第一金属层ML1、与第一金属层ML1直接相连并且可以位于第一金属层ML1上。
覆盖第二金属层ML2的覆盖层CVL可以位于第二金属层ML2上。密封层SLM可以位于覆盖层CVL上。
在本示例性实施例中，平坦化层PLL位于第一金属层ML1之下，使得第一金属层ML1和第二金属层ML2可以不受由连接线CL产生的阶梯部分的影响并且具有平坦形式。
参照图8和图14，显示装置可以包括基底SUB、位于基底SUB上的连接线CL以及位于连接线CL上的第一金属层ML1和第二金属层ML2。第一金属层ML1和第二金属层ML2可以形成第二电源线PL2(例如，参见图7)的第二区域SA。
第一栅极绝缘层GI1和第二栅极绝缘层GI2可以顺序地设置在基底SUB上。连接线CL可以设置在第二栅极绝缘层GI2上。层间绝缘层IL可以位于连接线CL上。层间绝缘层IL可以具有包括由连接线CL产生的阶梯部分的曲线形式。
平坦化层PLL可以位于层间绝缘层IL上，并且可以减缓层间绝缘层IL的曲线并使层间绝缘层IL的表面平坦化。因此，位于平坦化层PLL上的第一金属层ML1不受层间绝缘层IL的曲线形式的影响。
第一金属层ML1可以位于平坦化层PLL上并且可以因平坦化层PLL而具有平坦形式。第一绝缘层INS1可以位于第一金属层ML1上并且可以因平坦化层PLL而具有平坦形式。第一绝缘层INS1可以是包括无机材料的无机绝缘材料，例如，氮化硅、氧化硅或氮氧化硅。
第二绝缘层INS2可以位于第一绝缘层INS1上并且可以是包括有机材料的有机绝缘材料，所述有机材料覆盖第一绝缘层INS1并且能够进一步使第一绝缘层INS1的表面平坦化。
第二金属层ML2可以位于第二绝缘层INS2上并且可以通过穿过第一绝缘层INS1和第二绝缘层INS2的接触孔H与第一金属层ML1电连接。
覆盖第二金属层ML2的覆盖层CVL可以位于第二金属层ML2上。密封层SLM可以位于覆盖层CVL上。
在本示例性实施例中，平坦化层PLL位于第一金属层ML1之下，使得第一金属层ML1、第一绝缘层INS1、第二绝缘层INS2和第二金属层ML2可以不受由连接线CL产生的阶梯部分的影响并且具有平坦形式。
参考图8和图15，显示装置可以包括基底SUB、位于基底SUB上的连接线CL以及设置在连接线CL上的第一金属层ML1和第二金属层ML2。第一金属层ML1和第二金属层ML2可以形成第二电源线PL2(例如，参见图7)的第二区域SA。
第一栅极绝缘层GI1和第二栅极绝缘层GI2可以顺序地设置在基底SUB上。连接线CL可以设置在第二栅极绝缘层GI2上。层间绝缘层IL可以设置在连接线CL上。层间绝缘层IL可以具有包括由连接线CL产生的阶梯部分的曲线形式。
平坦化层PLL可以设置在层间绝缘层IL上，并且可以减缓层间绝缘层IL的曲线并使层间绝缘层IL的表面平坦化，使得位于平坦化层PLL上的第一金属层ML1不受层间绝缘层IL的曲线形式的影响。
第一金属层ML1可以设置在平坦化层PLL上并且可以因平坦化层PLL而具有平坦形式。
第二绝缘层INS2可以设置在第一金属层ML1上并且可以是包括有机材料的有机绝缘材料，所述有机材料覆盖第一金属层ML1并且能够进一步使第一金属层ML1的表面平坦化。第二绝缘层INS2可以包括一个或更多个接触孔H并且可以因平坦化层PLL而具有平坦形式。
第二金属层ML2可以位于第二绝缘层INS2上，并且可以通过第二绝缘层INS2的接触孔H与第一金属层ML1电连接。
覆盖第二金属层ML2的覆盖层CVL可以位于第二金属层ML2上。密封层SLM可以位于覆盖层CVL上。
在本示例性实施例中，平坦化层PLL位于第一金属层ML1之下，使得第一金属层ML1、第二绝缘层INS2和第二金属层ML2可以不受由连接线CL产生的阶梯部分的影响并且具有平坦形式。
参照图8和图16，显示装置可以包括基底SUB、位于基底SUB上的连接线CL以及设置在连接线CL上的第一金属层ML1和第二金属层ML2。第一金属层ML1和第二金属层ML2可以形成设置在基底SUB的外围区域PPA(例如，参见图7)中的第二电源线PL2(例如，参见图7)的第二区域SA。
第一栅极绝缘层GI1和第二栅极绝缘层GI2可以顺序地设置在基底SUB上。连接线CL可以设置在第二栅极绝缘层GI2上。层间绝缘层IL可以位于连接线CL上。层间绝缘层IL可以具有包括由连接线CL产生的阶梯部分的曲线形式。
第一金属层ML1可以设置在层间绝缘层IL上并且可以因具备曲线形式的层间绝缘层IL而具有曲线形式。第一金属层ML1可以被划分为第一部分①至第三部分③。第一金属层ML1的第一部分①可以是与连接线CL的上表面对应的部分。第一金属层ML1的第二部分②可以是与两条相邻的连接线CL之间的区域对应的部分。第一金属层ML1的第三部分③可以是连接第一部分①与第二部分②的部分。第一金属层ML1的第一部分①可以由连接线CL的上表面平坦化。第一金属层ML1的第二部分②可以由两条相邻的连接线CL之间的层间绝缘层IL平坦化。
第一绝缘层INS1可以位于第一金属层ML1上并且可以具有曲线形式以对应于第一金属层ML1的形式。第一绝缘层INS1可以是包括无机材料的无机绝缘材料，可以在一个实施例中省略第一绝缘层INS1。
第一绝缘层INS1可以包括设置在第一绝缘层INS1内的与第一金属层ML1的第二部分②对应的一个或更多个接触孔H。
第二绝缘层INS2可以位于第一绝缘层INS1上并且可以是包括有机材料的有机绝缘材料，所述有机材料覆盖第一绝缘层INS1并且能够使第一绝缘层INS1的表面平坦化。第二绝缘层INS2可以包括与第一绝缘层INS1的接触孔H对应的一个或更多个接触孔H。
第二金属层ML2可以位于第二绝缘层INS2上，并且可以通过第一绝缘层INS1的接触孔H和第二绝缘层INS2的接触孔H而与第一金属层ML1电连接。
覆盖第二金属层ML2的覆盖层CVL可以位于第二金属层ML2上。密封层SLM可以设置在覆盖层CVL上。
在本示例性实施例中，第一绝缘层INS1和第二绝缘层INS2的接触孔H设置为对应于第一金属层ML1的第二部分②。因此，第一金属层ML1和第二金属层ML2的电连接可以不受由连接线CL产生的阶梯部分的影响。
参照图8和图17，显示装置可以包括基底SUB、位于基底SUB上的连接线CL以及位于连接线CL上的第一金属层ML1和第二金属层ML2。第一金属层ML1和第二金属层ML2可以形成设置在基底SUB的外围区域PPA(例如，参见图7)中的第二电源线PL2(例如，参见图7)的第二区域SA。
第一栅极绝缘层GI1和第二栅极绝缘层GI2可以顺序地设置在基底SUB上。连接线CL可以设置在第二栅极绝缘层GI2上。层间绝缘层IL可以位于连接线CL上。层间绝缘层IL可以具有包括由连接线CL产生的阶梯部分的曲线形式。
第一金属层ML1可以位于层间绝缘层IL上并且可以因具备曲线形式的层间绝缘层IL而具有曲线形式。第一金属层ML1可以被划分为第一部分①至第三部分③。第一金属层ML1的第一部分①可以是与连接线CL的上表面对应的部分。第一金属层ML1的第二部分②可以是与两条相邻的连接线CL之间的区域对应的部分。第一金属层ML1的第三部分③可以是连接第一部分①与第二部分②的部分。第一金属层ML1的第一部分①可以由连接线CL的上表面平坦化。第一金属层ML1的第二部分②可以由两条相邻的连接线CL之间的层间绝缘层IL平坦化。
第一绝缘层INS1可以设置在第一金属层ML1上，并且可以具有曲线形式以对应于第一金属层ML1的形式。第一绝缘层INS1可以是包括无机材料的无机绝缘材料，可以在一个实施例中省略第一绝缘层INS1。
第一绝缘层INS1可以包括设置在第一绝缘层INS1内的一个或更多个接触孔H，从而对应于第一金属层ML1的第一部分①。
第二绝缘层INS2可以设置在第一绝缘层INS1上并且可以是包括有机材料的有机绝缘材料，所述有机材料覆盖第一绝缘层INS1并且能够使第一绝缘层INS1的表面平坦化。第二绝缘层INS2可以包括与第一绝缘层INS1的接触孔H对应的一个或更多个接触孔H。
第二金属层ML2可以设置在第二绝缘层INS2上，并且可以通过第一绝缘层INS1的接触孔H和第二绝缘层INS2的接触孔H与第一金属层ML1电连接。
覆盖第二金属层ML2的覆盖层CVL可以位于第二金属层ML2上。密封层SLM可以设置在覆盖层CVL上。
在本示例性实施例中，第一绝缘层INS1和第二绝缘层INS2的接触孔H设置为对应于第一金属层ML1的第一部分①。因此，第一金属层ML1和第二金属层ML2的电连接可以不受由连接线CL产生的阶梯部分的影响。
参照图8和图18，显示装置可以包括基底SUB、设置在基底SUB上的连接线CL以及设置在连接线CL上的第一金属层ML1和第二金属层ML2。第一金属层ML1和第二金属层ML2可以形成设置在基底SUB的外围区域PPA(例如，参见图7)中的第二电源线PL2(例如，参见图7)的第二区域SA。
第一栅极绝缘层GI1和第二栅极绝缘层GI2可以顺序地设置在基底SUB上。连接线CL可以设置在第二栅极绝缘层GI2上。层间绝缘层IL可以位于连接线CL上。层间绝缘层IL可以具有包括由连接线CL产生的阶梯部分的曲线形式。
第一金属层ML1可以位于层间绝缘层IL上，并且可以包括与连接线CL的上表面对应的第一部分①、与两条相邻连接线CL之间的区域对应的第二部分②以及连接第一部分①和第二部分②的第三部分③。第一金属层ML1的第一部分①可以由连接线CL的上表面平坦化。第一金属层ML1的第二部分②可以由两条相邻的连接线CL之间的层间绝缘层IL平坦化。
第二绝缘层INS2可以设置在第一金属层ML1上。在本示例性实施例中，可以在第一金属层ML1与第二绝缘层INS2之间省略由无机绝缘材料形成的第一绝缘层INS1(例如，参见图17)。因此，第二绝缘层INS2可以直接设置在第一金属层ML1上。
第二绝缘层INS2可以是包括有机材料的有机绝缘材料，所述有机材料覆盖第一金属层ML1并且能够使第一金属层ML1的表面平坦化。第二绝缘层INS2可以包括设置在第二绝缘层INS2内的一个或更多个接触孔H，从而对应于第一金属层ML1的第二部分②。
第二金属层ML2可以位于第二绝缘层INS2上，并且可以通过第二绝缘层INS2的接触孔H与第一金属层ML1电连接。
覆盖第二金属层ML2的覆盖层CVL可以位于第二金属层ML2上。密封层SLM可以设置在覆盖层CVL上。
在本示例性实施例中，第二绝缘层INS2的接触孔H设置为对应于第一金属层ML1的第二部分②。因此，第一金属层ML1和第二金属层ML2的电连接可以不受由连接线CL产生的阶梯部分的影响。
参照图8和图19，显示装置可以包括基底SUB、位于基底SUB上的连接线CL以及位于连接线CL上的第一金属层ML1和第二金属层ML2。第一金属层ML1和第二金属层ML2可以形成设置在基底SUB的外围区域PPA(例如，参见图7)中的第二电源线PL2(例如，参见图7)的第二区域SA。
第一栅极绝缘层GI1和第二栅极绝缘层GI2可以顺序地设置在基底SUB上。连接线CL可以设置在第二栅极绝缘层GI2上。层间绝缘层IL可以位于连接线CL上，并且可以具有包括由连接线CL产生的阶梯部分的曲线形式。
第一金属层ML1可以位于层间绝缘层IL上，并且可以包括与连接线CL的上表面对应的第一部分①、与两条相邻连接线CL之间的区域对应的第二部分②以及连接第一部分①和第二部分②的第三部分③。第一金属层ML1的第一部分①可以由连接线CL的上表面平坦化。第一金属层ML1的第二部分②可以由两条相邻的连接线CL之间的层间绝缘层IL平坦化。
第二绝缘层INS2可以位于第一金属层ML1上。在本示例性实施例中，可以在第一金属层ML1与第二绝缘层INS2之间省略由无机绝缘材料形成的第一绝缘层INS1(例如，参见图17)。因此，第二绝缘层INS2可以直接设置在第一金属层ML1上。
第二绝缘层INS2可以是包括有机材料的有机绝缘材料，所述有机材料覆盖第一金属层ML1并且能够使第一金属层ML1的表面平坦化。第二绝缘层INS2可以包括设置在第二绝缘层INS2内的一个或更多个接触孔H，从而对应于第一金属层ML1的第一部分①。
第二金属层ML2可以设置在第二绝缘层INS2上。第二金属层ML2可以通过第二绝缘层INS2的接触孔H与第一金属层ML1电连接。
覆盖第二金属层ML2的覆盖层CVL可以位于第二金属层ML2上。密封层SLM可以设置在覆盖层CVL上。
在本示例性实施例中，第二绝缘层INS2的接触孔H设置为对应于第一金属层ML1的第一部分①。因此，第一金属层ML1和第二金属层ML2的电连接可以不受由连接线CL产生的阶梯部分的影响。
根据上述示例性实施例的显示装置可以应用于各种电子设备，包括但不限于电视、笔记本电脑、移动电话、智能电话、智能平板(PD)、便携式多媒体播放器(PDP)、个人数字助理(PDA)、导航设备、诸如智能手表各种可穿戴设备等。
在此已经公开了示例实施例，虽然采用了特定术语，但是特定术语只是以一般的和描述性的意义来使用和解释，而不是出于限制目的。在一些情形下，截止到本申请的提交时的本领域普通技术人员将清楚的，除非另外指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用或者与结合其它实施例描述的特征、特性和/或元件组合使用。因此，在不脱离在权利要求中阐述的本发明的精神和范围的情况下，可以做出形式上和细节上的各种改变。

Claims (20)

1.一种显示装置，所述显示装置包括：
基底，包括像素区域和外围区域，所述像素区域包括多个像素，所述外围区域与所述像素区域的至少一侧相邻；
第一绝缘层，位于所述基底上并且包括一个或更多个接触孔；
电源线，位于所述外围区域中，用于向所述像素提供驱动电压，所述电源线包括位于所述基底上的第一金属层和通过所述接触孔连接到所述第一金属层的第二金属层；以及
多条连接线，位于所述基底上，所述连接线从所述像素区域延伸到所述外围区域并且与所述电源线的一部分叠置，
其中，所述电源线包括第一区域和不同于所述第一区域的第二区域，在所述第一区域中所述第一金属层和所述第二金属层通过所述接触孔电连接，
其中，所述连接线不与所述电源线的所述第一区域叠置。
2.根据权利要求1所述的显示装置，其中，所述第一绝缘层的与所述电源线的所述第二区域对应的部分不包括所述接触孔。
3.根据权利要求2所述的显示装置，其中，所述第一绝缘层包括无机绝缘材料或有机绝缘材料。
4.根据权利要求1所述的显示装置，其中，所述第一金属层位于所述电源线的所述第二区域中，所述第二金属层不位于所述第二区域中。
5.根据权利要求1所述的显示装置，所述显示装置还包括：
第二绝缘层，位于所述第一绝缘层上。
6.根据权利要求5所述的显示装置，其中：
所述第一绝缘层是包括无机材料的无机绝缘材料，并且
所述第二绝缘层是包括有机材料的有机绝缘材料。
7.根据权利要求5所述的显示装置，其中，所述第二绝缘层包括与所述第一绝缘层的所述接触孔对应的一个或更多个接触孔。
8.根据权利要求7所述的显示装置，其中，在所述电源线的所述第一区域中，所述第一金属层与所述第二金属层通过所述第一绝缘层的所述接触孔和所述第二绝缘层的所述接触孔连接。
9.根据权利要求7所述的显示装置，所述显示装置还包括：
栅极绝缘层和层间绝缘层，位于所述基底与所述第一绝缘层之间。
10.根据权利要求9所述的显示装置，其中，所述连接线包括：
第一连接线，位于所述栅极绝缘层与所述层间绝缘层之间；以及
第二连接线，位于所述基底与所述栅极绝缘层之间。
11.根据权利要求10所述的显示装置，其中，所述第一连接线和所述第二连接线交替地设置。
12.一种显示装置，所述显示装置包括：
基底，包括像素区域和外围区域，所述像素区域包括多个像素，所述外围区域与所述像素区域的至少一侧相邻；
电源线，位于所述外围区域中，用于向所述像素提供驱动电压，所述电源线包括第一金属层和位于所述第一金属层上的第二金属层；
多条连接线，位于所述基底上，从所述像素区域延伸到所述外围区域并且以预定的间隔彼此分隔开；
平坦化层，位于所述连接线与所述电源线之间并且覆盖所述连接线的台阶；以及
第一绝缘层，位于所述平坦化层上并且包括一个或更多个接触孔，
其中，所述电源线的所述第一金属层和所述第二金属层通过所述接触孔电连接。
13.根据权利要求12所述的显示装置，其中，所述第一绝缘层的所述接触孔设置为与所述连接线之间的区域对应。
14.根据权利要求12所述的显示装置，其中，所述第一绝缘层的所述接触孔设置为与所述连接线之中的若干连接线的上表面对应。
15.根据权利要求12所述的显示装置，其中，所述平坦化层是包括有机材料的有机绝缘材料。
16.根据权利要求12所述的显示装置，其中，所述第一绝缘层包括无机绝缘材料或有机绝缘材料。
17.根据权利要求16所述的显示装置，所述显示装置还包括：
第二绝缘层，位于所述第一绝缘层上。
18.根据权利要求17所述的显示装置，其中：
所述第一绝缘层是包括无机材料的无机绝缘材料，并且
所述第二绝缘层是包括有机材料的有机绝缘材料。
19.根据权利要求18所述的显示装置，其中，所述第二绝缘层包括与所述第一绝缘层的所述接触孔对应的一个或更多个接触孔。
20.根据权利要求19所述的显示装置，其中，所述电源线的所述第一金属层和所述第二金属层通过所述第一绝缘层的所述接触孔和所述第二绝缘层的所述接触孔连接。
CN201711266423.8A 2016-12-07 2017-12-05 显示装置 Active CN108172594B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0165803 2016-12-07
KR1020160165803A KR102594020B1 (ko) 2016-12-07 2016-12-07 표시 장치

Publications (2)

Publication Number Publication Date
CN108172594A true CN108172594A (zh) 2018-06-15
CN108172594B CN108172594B (zh) 2023-08-08

Family

ID=62244051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711266423.8A Active CN108172594B (zh) 2016-12-07 2017-12-05 显示装置

Country Status (3)

Country Link
US (2) US10580850B2 (zh)
KR (1) KR102594020B1 (zh)
CN (1) CN108172594B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020192585A1 (zh) * 2019-03-28 2020-10-01 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置和像素驱动电路
CN112133726A (zh) * 2019-06-25 2020-12-25 乐金显示有限公司 电致发光显示装置
CN112750882A (zh) * 2020-12-30 2021-05-04 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN112840475A (zh) * 2018-07-19 2021-05-25 三星显示有限公司 显示设备
WO2022120633A1 (zh) * 2020-12-09 2022-06-16 京东方科技集团股份有限公司 显示基板及其显示装置
US11749689B2 (en) 2021-02-04 2023-09-05 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate mother board, array substrate, display panel and display device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102432386B1 (ko) 2017-07-12 2022-08-12 삼성디스플레이 주식회사 표시 장치
JP7245788B2 (ja) * 2018-02-01 2023-03-24 株式会社半導体エネルギー研究所 表示装置
KR102649144B1 (ko) * 2018-06-25 2024-03-21 삼성디스플레이 주식회사 디스플레이 장치
KR20200136520A (ko) * 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시 장치
KR20200141548A (ko) 2019-06-10 2020-12-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20210018561A (ko) * 2019-08-05 2021-02-18 삼성디스플레이 주식회사 표시 장치
KR20210025160A (ko) * 2019-08-26 2021-03-09 삼성디스플레이 주식회사 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20210108536A (ko) * 2020-02-25 2021-09-03 삼성디스플레이 주식회사 표시 장치
KR20220016407A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치
KR20220020468A (ko) * 2020-08-11 2022-02-21 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
KR20220030493A (ko) * 2020-09-02 2022-03-11 삼성디스플레이 주식회사 표시 장치
KR20220033574A (ko) * 2020-09-07 2022-03-17 삼성디스플레이 주식회사 표시 패널 및 표시 장치
KR20220033650A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 반사 전극 및 이를 포함하는 표시 장치
KR20220097772A (ko) * 2020-12-31 2022-07-08 삼성디스플레이 주식회사 표시 패널, 이를 구비한 표시 장치, 및 표시 패널의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531815B1 (en) * 1999-10-01 2003-03-11 Sanyo Electric Co., Ltd. Line structure in electroluminescence display device
US20110157110A1 (en) * 2009-12-29 2011-06-30 Au Optronics Corporation Pixel structure and electroluminescence device
US20120162053A1 (en) * 2010-12-24 2012-06-28 Hyun-Ho Lee Organic light emitting diode display device and fabrication method thereof
CN104716111A (zh) * 2013-12-11 2015-06-17 东部Hitek株式会社 半导体封装

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722103B1 (ko) 2006-07-31 2007-05-25 삼성에스디아이 주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR20090075369A (ko) 2008-01-04 2009-07-08 삼성전자주식회사 표시 패널
KR101760676B1 (ko) 2010-10-20 2017-07-25 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101825643B1 (ko) * 2011-01-10 2018-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102018284B1 (ko) * 2013-02-28 2019-09-05 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102151751B1 (ko) * 2013-07-19 2020-10-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102417807B1 (ko) * 2015-03-23 2022-07-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102642198B1 (ko) 2016-04-04 2024-03-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531815B1 (en) * 1999-10-01 2003-03-11 Sanyo Electric Co., Ltd. Line structure in electroluminescence display device
US20110157110A1 (en) * 2009-12-29 2011-06-30 Au Optronics Corporation Pixel structure and electroluminescence device
US20120162053A1 (en) * 2010-12-24 2012-06-28 Hyun-Ho Lee Organic light emitting diode display device and fabrication method thereof
CN104716111A (zh) * 2013-12-11 2015-06-17 东部Hitek株式会社 半导体封装

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112840475A (zh) * 2018-07-19 2021-05-25 三星显示有限公司 显示设备
WO2020192585A1 (zh) * 2019-03-28 2020-10-01 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板和显示装置和像素驱动电路
US11563073B2 (en) 2019-03-28 2023-01-24 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display panel, display device and pixel driving circuit
US11903281B2 (en) 2019-03-28 2024-02-13 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel, display device and pixel driving circuit
CN112133726A (zh) * 2019-06-25 2020-12-25 乐金显示有限公司 电致发光显示装置
WO2022120633A1 (zh) * 2020-12-09 2022-06-16 京东方科技集团股份有限公司 显示基板及其显示装置
GB2610955A (en) * 2020-12-09 2023-03-22 Boe Technology Group Co Ltd Display substrate and display apparatus thereof
CN112750882A (zh) * 2020-12-30 2021-05-04 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN112750882B (zh) * 2020-12-30 2022-12-20 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
US11749689B2 (en) 2021-02-04 2023-09-05 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate mother board, array substrate, display panel and display device

Also Published As

Publication number Publication date
US10985235B2 (en) 2021-04-20
CN108172594B (zh) 2023-08-08
KR20180066306A (ko) 2018-06-19
US20200161411A1 (en) 2020-05-21
KR102594020B1 (ko) 2023-10-27
US10580850B2 (en) 2020-03-03
US20180158895A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
CN108172594A (zh) 显示装置
CN107134473B (zh) 显示装置
CN107403825A (zh) 显示装置
CN107301831A (zh) 显示装置
CN109585500A (zh) 显示装置
CN108461522A (zh) 显示装置
CN107871766A (zh) 显示装置
CN108122527A (zh) 显示装置
CN107994051A (zh) 显示装置及其制造方法
CN107016959B (zh) 显示设备
CN110071140A (zh) 在非显示区域中具有虚设图案的显示设备
CN110390901A (zh) 显示装置
CN107871767A (zh) 显示装置
CN107564412A (zh) 显示装置
CN109256045A (zh) 显示装置
CN107887413A (zh) 显示设备
CN108074961A (zh) 显示装置
CN108269520A (zh) 显示装置
CN107818755A (zh) 显示元件叠置减少的具有导电图案的显示装置
CN107731144A (zh) 显示装置
KR20170102147A (ko) 표시 장치
TWI801361B (zh) 導電圖樣及具有其之顯示裝置
KR20180057764A (ko) 표시 장치
CN108022978A (zh) 薄膜晶体管及其制造方法
KR20190135585A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant