CN107818751B - 显示设备 - Google Patents

Abstract

本发明公开一种显示设备。所述显示设备包括：第一像素，被配置为位于第一像素区域中，并且被配置为连接到第一扫描线；第一扫描级电路，被配置为位于设置在第一像素区域的外部的第一周边区域中，并且被配置为将第一扫描信号供应给第一扫描线；第二像素，被配置为位于第二像素区域中，并且被配置为连接到第二扫描线；以及第二扫描级电路，被配置为位于设置在第二像素区域的外部的第二周边区域中，并且被配置为将第二扫描信号供应给第二扫描线。相邻的第二扫描级电路之间的间隙大于相邻的第一扫描级电路之间的间隙。

Description

显示设备

相关申请

本申请要求于2016年9月12日提交到韩国知识产权局的韩国专利申请第10-2016-0117555号的优先权和权益，其公开内容通过引用被整体合并于此。

技术领域

根据本公开的示例性实施例涉及一种显示设备。

背景技术

随着信息技术的发展，突显了用于提供用户与信息之间的接口的显示设备的重要性。已广泛使用了包括液晶显示设备、有机发光显示设备等的各种类型的显示设备。

显示设备包括多个像素以及用于驱动像素的驱动器。

驱动器可被嵌入在显示设备中，在这种情况下，可能会在显示设备中形成死角。

发明内容

本公开的示例性实施例用以提供一种能够有效地利用死角的显示设备。

此外，本公开的示例性实施例用以提供一种具有改善的均匀性的显示设备。

根据本公开的示例性实施例的显示设备包括：第一像素，被配置为位于第一像素区域中，并且被配置为连接到第一扫描线；第一扫描级电路，被配置为位于设置在第一像素区域的外部的第一周边区域中，并且被配置为将第一扫描信号供应给第一扫描线；第二像素，被配置为位于第二像素区域中并且被配置为连接到第二扫描线；以及第二扫描级电路，被配置为位于设置在第二像素区域的外部的第二周边区域中，并且被配置为将第二扫描信号供应给第二扫描线，其中相邻的第二扫描级电路之间的间隙大于相邻的第一扫描级电路之间的间隙。

在一些示例性实施例中，第二像素区域可以具有比第一像素区域的宽度小的宽度。

在一些示例性实施例中，相邻的第二扫描级电路之间的间隙可以根据位置而彼此不同地设定。

在一些示例性实施例中，显示设备还可以包括：虚拟扫描级电路，被配置为位于相邻的第二扫描级电路之间。

在一些示例性实施例中，虚拟扫描级电路的数量可以根据位置而不同地设定。

在一些示例性实施例中，第二扫描级电路可以包括：第一对相邻的第二扫描级电路和第二对相邻的第二扫描级电路，并且第二对相邻的第二扫描级电路之间的间隙可以大于第一对相邻的第二扫描级电路之间的间隙。

在一些示例性实施例中，显示设备还可以包括：至少一个第一虚拟扫描级电路，被设置在第一对相邻的第二扫描级电路之间；以及第二虚拟扫描级电路，被设置在第二对相邻的第二扫描级电路之间，其中第二虚拟扫描级电路的数量可以多于第一虚拟扫描级电路的数量。

在一些示例性实施例中，第二对相邻的第二扫描级电路可以比第一对相邻的第二扫描级电路离第一周边区域更远。

在一些示例性实施例中，第一像素区域可以包括第一子像素区域和第二子像素区域，第一周边区域可以包括位于第一子像素区域的外部的第一子周边区域和位于第二子像素区域的外部的第二子周边区域，位于第二子周边区域中的一对相邻的第一扫描级电路之间的间隙可以大于位于第一子周边区域中的一对相邻的第一扫描级电路之间的间隙。

在一些示例性实施例中，第一子像素区域可以位于第二像素区域和第二子像素区域之间，并且第一子周边区域可以位于第二周边区域和第二子周边区域之间。

在一些示例性实施例中，第一扫描级电路可以通过第一扫描布线电连接到第一扫描线，第二扫描级电路可以通过第二扫描布线电连接到第二扫描线，并且第二扫描布线的长度可以大于第一扫描布线的长度。

在一些示例性实施例中，显示设备还可以包括：第三像素，被配置为位于第三像素区域中，并且被配置为连接到第三扫描线；以及第三扫描级电路，被配置为位于设置在第三像素区域的外部的第三周边区域中，并且被配置为将第三扫描信号供应给第三扫描线。

在一些示例性实施例中，第三像素区域可以具有比第一像素区域的宽度小的宽度，并且可以位于与第二像素区域分离的位置。

在一些示例性实施例中，相邻的第三扫描级电路之间的间隙可以大于相邻的第一扫描级电路之间的间隙。

在一些示例性实施例中，相邻的第三扫描级电路之间的间隙可以根据位置而彼此不同地设定。

在一些示例性实施例中，显示设备还可以包括：虚拟扫描级电路，被配置为位于相邻的第三扫描级电路之间。

在一些示例性实施例中，虚拟扫描级电路的数量可以根据位置而不同地设定。

在一些示例性实施例中，第一扫描级电路可以通过第一扫描布线电连接到第一扫描线，第二扫描级电路可以通过第二扫描布线电连接到第二扫描线，第三扫描级电路可以通过第三扫描布线电连接到第三扫描线，并且第二扫描布线和第三扫描布线的长度可以大于第一扫描布线的长度。

在一些示例性实施例中，显示设备还可以包括：第一发射级电路，被配置为位于第一周边区域中，并且被配置为通过第一发射控制线将第一发射控制信号供应给第一像素；以及第二发射级电路，被配置为位于第二周边区域中，并且被配置为通过第二发射控制线将第二发射控制信号供应给第二像素。

在一些示例性实施例中，相邻的第二发射级电路之间的间隙可以大于相邻的第一发射级电路之间的间隙。

在一些示例性实施例中，相邻的第二发射级电路之间的间隙可以根据位置而不同地设定。

在一些示例性实施例中，显示设备还可以包括：虚拟发射级电路，被配置为位于相邻的第二发射级电路之间。

在一些示例性实施例中，虚拟发射级电路的数量可以根据位置而不同地设定。

根据本公开的示例性实施例，可以提供一种能够有效地利用死角的显示设备。

此外，根据本公开的另一示例性实施例，可以提供一种具有改善的均匀性的显示设备。

附图说明

图1是示出根据本公开的一个实施例的显示设备的像素区域的图。

图2是示出根据本公开的一个实施例的显示设备的图。

图3是根据本公开的一个实施例的显示设备的更详细的图。

图4是图3所示的扫描驱动器和发射驱动器的更详细的图。

图5是示出根据本公开的一个实施例的扫描级电路和发射级电路的布局结构的图。

图6A和图6B是示出根据本公开的各种实施例的第二扫描级电路和第二发射级电路的布局结构的图。

图7是示出根据本公开的另一实施例的第二扫描驱动器和第二发射驱动器的图。

图8是示出根据本公开的一个实施例的虚拟级电路的布局结构的图。

图9A和图9B是示出根据本公开的各种实施例的虚拟级电路的布局结构的图。

图10是示出根据本公开的一个实施例的第一扫描级电路和第一发射级电路的布局结构的图。

图11是示出根据本公开的一个实施例的扫描级电路的图。

图12是示出图11所示的扫描级电路的驱动方法的波形图。

图13是示出根据本公开的一个实施例的发射级电路的图。

图14是示出图13所示的发射级电路的驱动方法的波形图。

图15是示出根据本公开的一个实施例的像素的图。

图16是示出根据本公开的另一实施例的显示设备的像素区域的图。

图17是示出根据本公开的另一实施例的显示设备的图。

图18是根据本公开的另一实施例的显示设备的更详细的图。

图19是图18所示的第三扫描驱动器和第三发射驱动器的更详细的图。

图20是示出根据本公开的一个实施例的第三扫描级电路和第三发射级电路的布局结构的图。

图21是示出根据本公开的一个实施例的虚拟级电路的布局结构的图。

具体实施方式

参考说明书和附图来描述本实施例的具体内容。

鉴于附图和将要详细描述的实施例，本公开的优点和特征及其实现方法将变得更加显而易见。然而，本公开不限于下面将要描述的实施例，并且可以以可彼此不同的各种形式来实现。在下文中描述为一个单元连接到另一单元的情况下，该连接不仅包括直接连接，还包括通过某个元件的电连接。此外，为了使本公开的描述清晰明了，在附图中省略了与本公开无关的部分，并且在整个说明书中将相同的符号或附图标记附加到相似的配置元件。

在下文中，将参考本公开的实施例和相关附图来描述根据本公开的实施例的显示设备。

图1是示出根据本公开的一个实施例的显示设备的像素区域的图。

如图1所示，根据本公开的一个实施例的显示设备10可以包括像素区域AA1和AA2以及周边区域NA1和NA2。

像素区域AA1和AA2可以包括多个像素PXL1和PXL2，从而显示预定的图像。因此，像素区域AA1和AA2可被称为显示区域。

周边区域NA1和NA2可以包括用于驱动像素PXL1和PXL2的配置元件(例如，驱动器和导线)。周边区域NA1和NA2可以不包括像素PXL1和PXL2，因此，周边区域NA1和NA2可被称为非显示区域。

例如，周边区域NA1和NA2可以位于像素区域AA1和AA2的外部，并且可以具有围绕像素区域AA1和AA2的至少一部分的形状。

像素区域AA1和AA2可以包括第一像素区域AA1和第二像素区域AA2。

第二像素区域AA2可以位于第一像素区域AA1的一侧，并且可以具有比第一像素区域AA1小的面积。

例如，第二像素区域AA2的宽度W2可以被设定为小于第一像素区域AA1的宽度W1，并且第二像素区域AA2的长度L2可以被设定为小于第一像素区域AA1的长度L1。

周边区域NA1和NA2可以包括第一周边区域NA1和第二周边区域NA2。

第一周边区域NA1可以位于第一像素区域AA1的周边，并且可以具有围绕第一像素区域AA1的至少一部分的形状。

第一周边区域NA1的宽度可以被设定为沿着围绕第一像素区域AA1的周边而基本上均匀。第一周边区域NA1的宽度不限于此，也可以根据位置而不同地设定。

第二周边区域NA2可以位于第二像素区域AA2的周边，并且可以具有围绕第二像素区域AA2的至少一部分的形状。

第二周边区域NA2的宽度可以被设定为沿着围绕第二像素区域AA2的周边而基本上均匀。第二周边区域NA2的宽度不限于此，也可以根据位置而不同地设定。

像素PXL1和PXL2可以包括第一像素PXL1和第二像素PXL2。

例如，第一像素PXL1可以位于第一像素区域AA1中，并且第二像素PXL2可以位于第二像素区域AA2中。

根据驱动器的控制，像素PXL1和PXL2可以以预定的亮度发光，并且可以包括用于发光的一个或多个发光元件(例如，有机发光二极管)。

可以在显示单元10的基板100上限定像素区域AA1和AA2以及周边区域NA1和NA2。

基板100可以以能够设定像素区域AA1和AA2以及周边区域NA1和NA2的各种形式来形成。

例如，基板100可以包括平面形状的基底基板101和从基底基板101的一个端部突出而延伸到一侧的辅助板102。

根据一个实施例，辅助板102可以具有比基底基板101的面积小的面积。例如，辅助板102的宽度可以被设定为小于基底基板101的宽度，并且辅助板102的长度可以被设定为小于基底基板101的长度。

辅助板102可以具有与第二像素区域AA2的形状相同或相似的形状，但不限定于此，可以具有与第二像素区域AA2的形状不同的形状。

基板100可以由诸如玻璃、树脂等绝缘材料来构成。此外，基板100可以由具有柔性的材料来构成以便被弯曲或者折叠，并且可以具有单层结构或多层结构。

例如，基板100可以包括：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺，聚碳酸酯，三乙酸纤维素和乙酸丙酸纤维素中的至少一种。

构成基板100的材料可以进行各种改变，并且可以由玻璃纤维增强塑料(FRP)等来构成。

第一像素区域AA1和第二像素区域AA2可以具有各种形状。例如，第一像素区域AA1和第二像素区域AA2中的每个可以具有诸如多边形形状、环形形状等形状。

图1示例性地示出第一像素区域AA1和第二像素区域AA2中的每个具有四边形的情况。

根据一个实施例，第一像素区域AA1的至少一部分可以具有曲线形状。

例如，第一像素区域AA1的角部可以具有：具有预定的曲率的曲线形状。

在这种情况下，第一周边区域NA1可以包括具有曲线形状以便与第一像素区域AA1的曲线形状对应的至少一部分。

根据第一像素区域AA1的形状变化，位于一条线(行或列)中的第一像素PXL1的数量可以根据位置而改变。

此外，第二像素区域AA2的至少一部分可以具有曲线形状。例如，第二像素区域AA2的角部可以具有：具有预定的曲率的曲线形状。

在这种情况下，第二周边区域NA2可以包括具有曲线形状以便与第二像素区域AA2的曲线形状对应的至少一部分。

根据第二像素区域AA2的形状变化，位于一条线(行或列)中的第二像素PXL2的数量可以根据位置而改变。

图2是示出根据本公开的一个实施例的显示设备的图。

如图2所示，显示单元10可以包括：基板100、第一像素PXL1、第二像素PXL2、第一扫描驱动器210、第二扫描驱动器220、第一发射驱动器310、以及第二发射驱动器320。

第一像素PXL1可以位于第一像素区域AA1中，并且可以分别连接到第一扫描线S1、第一发射控制线E1和第一数据线D1。

第一扫描驱动器210可以通过第一扫描线S1将第一扫描信号供应给第一像素PXL1。

例如，第一扫描驱动器210可以将第一扫描信号顺序地供应给第一扫描线S1。

第一扫描驱动器210可以位于第一周边区域NA1中。

例如，第一扫描驱动器210可以位于设置在第一像素区域AA1的一侧(例如，如图2所示的左侧)的第一周边区域NA1中。

第一扫描布线R1可以连接在第一扫描驱动器210和第一扫描线S1之间。

据此，第一扫描驱动器210可以通过第一扫描布线R1电连接到位于第一像素区域AA1中的第一扫描线S1。

第一发射驱动器310可以通过第一发射控制线E1将第一发射控制信号供应给第一像素PXL1。

例如，第一发射驱动器310可以将第一发射控制信号顺序地供应给第一发射控制线E1。

第一发射驱动器310可以位于第一周边区域NA1中。

例如，第一发射驱动器310可以位于设置在第一像素区域AA1的一侧(例如，如图2所示的左侧)的第一周边区域NA1中。

图2示出第一发射驱动器310位于第一扫描驱动器210的外部。然而，在另一个实施例中，第一发射驱动器310可以位于第一扫描驱动器210的内部。

第三发射布线R3可以连接在第一发射驱动器310和第一发射控制线E1之间。

据此，第一发射驱动器310可以通过第三发射布线R3电连接到位于第一像素区域AA1中的第一发射控制线E1。

同时，如果第一像素PXL1具有不需要第一发射控制信号的结构，则可以省略第一发射驱动器310、第三发射布线R3和第一发射控制线E1。

第二像素PXL2可以位于第二像素区域AA2中，并且可以连接到第二扫描线S2、第二发射控制线E2和第二数据线D2。

第二扫描驱动器220可以通过第二扫描线S2将第二扫描信号供应给第二像素PXL2。

例如，第二扫描驱动器220可以将第二扫描信号顺序地供应给第二扫描线S2。

第二扫描驱动器220可以位于第二周边区域NA2中。

例如，第二扫描驱动器220可以位于设置在第二像素区域AA2的一侧(例如，图2中的左侧)的第二周边区域NA2中。

第二扫描布线R2可以连接在第二扫描驱动器220和第二扫描线S2之间。

据此，第二扫描驱动器220可以通过第二扫描布线R2电连接到位于第二像素区域AA2中的第二扫描线S2。

第二发射驱动器320可以通过第二发射控制线E2将第二发射控制信号供应给第二像素PXL2。

例如，第二发射驱动器320可以将第二发射控制信号顺序地供应给第二发射控制线E2。

第二发射驱动器320可以位于第二周边区域NA2中。

例如，第二发射驱动器320可以位于设置在第二像素区域AA2的一侧(例如，如图2所示的左侧)的第二周边区域NA2中。

图2示出第二发射驱动器320位于第二扫描驱动器220的外部。然而，在另一实施例中，第二发射驱动器320可以位于第二扫描驱动器220的内部。

第四发射布线R4可以连接在第二发射驱动器320和第二发射控制线E2之间。

据此，第二发射驱动器320可以通过第四发射布线R4被电连接到位于第二像素区域AA2中的第二发射控制线E2。

同时，如果第二像素PXL2具有不需要第二发射控制信号的结构，则可以省略第二发射驱动器320、第四发射布线R4和第二发射控制线E2。

由于第二像素区域AA2具有比第一像素区域AA1的面积小的面积，因此第二扫描线S2和第二发射控制线E2的长度可以小于第一扫描线S1和第一发射控制线E1的长度。

此外，连接到第二扫描线S2的第二像素PXL2的数量可以少于连接到第一扫描线S1的第一像素PXL1的数量，并且连接到第二发射控制线E2的第二像素PXL2的数量可以少于连接到第一发射控制线E1的第一像素PXL1的数量。

发射控制信号可以被用于控制像素PXL1和PXL2的发射时间。根据一个实施例，发射控制信号可以被设定为具有比扫描信号大的宽度。

例如，发射控制信号可以被设定为栅极截止电压(例如，高电平的电压)，使得包括在像素PXL1和PXL2中的晶体管可以被截止，并且扫描信号可以被设定为栅极导通电压(例如，低电平的电压)，使得包括在像素PXL1和PXL2中的晶体管可以导通。

数据驱动器400可以通过数据线D1和D2将数据信号供应给像素PXL1和PXL2。例如，第二数据线D2可以连接到第一数据线D1的一部分。

数据驱动器400可以位于第一周边区域NA1中，并且具体地，可以被设置在不与第一扫描驱动器210重叠的位置处。例如，数据驱动器400可以位于设置在第一像素区域AA1的下侧的第一周边区域NA1中。

数据驱动器400可以以诸如玻璃上芯片、塑料上芯片、带载封装、膜上芯片等各种类型来提供。

例如，数据驱动器400可以直接安装在基板100上，或者可以通过其他元件(例如，柔性印刷电路板)来连接到基板100。

同时，虽然在图2中并未示出，但是显示单元10还可以包括将预定信号提供给扫描驱动器210和220、发射驱动器310和320和数据驱动器400的时序控制器。

图3是根据本公开的一个实施例的显示设备的更详细的图。

第一扫描驱动器210可以通过第一扫描布线R11至R1k和第一扫描线S11至S1k将第一扫描信号供应给第一像素PXL1。

第一扫描布线R11至R1k可以连接在第一扫描驱动器210的输出端子和第一扫描线S11至S1k之间。

例如，第一扫描布线R11至R1k和第一扫描线S11至S1k可以位于彼此不同的层，并且在这种情况下，可以通过接触孔(未示出)而彼此连接。

第一发射驱动器310可以通过第一发射布线R31至R3k和第一发射控制线E11至E1k将第一发射控制信号供应给第一像素PXL1。

第一发射布线R31至R3k可以连接在第一发射驱动器310的输出端子和第一发射控制线E11至E1k之间。

例如，第一发射布线R31至R3k和第一发射控制线E11至E1k可以位于彼此不同的层，并且在这种情况下，可以通过接触孔(未示出)而彼此连接。

第一扫描驱动器210和第一发射驱动器310可以分别响应于第一扫描控制信号SCS1和第一发射控制信号ECS1而进行操作。

数据驱动器400可以通过第一数据线D11至D1o将数据信号供应给第一像素PXL1。

第一像素PXL1可以连接到第一像素电源ELVDD和第二像素电源ELVSS。如果必要的话，第一像素PXL1可以进一步连接到初始化电源Vint。

当第一扫描信号被供应给第一扫描线S11至S1k时，第一像素PXL1可以从第一数据线D11至D1o接收数据信号，并且接收到数据信号的第一像素PXL1可以控制从第一像素电源ELVDD通过有机发光二极管(未示出)流向第二像素电源ELVSS的电流。

此外，位于一条线(行或列)中的第一像素PXL1的数量可以根据位置而改变。

第二扫描驱动器220可以通过第二扫描布线R21至R2j和第二扫描线S21至S2j将第二扫描信号供应给第二像素PXL2。

第二扫描布线R21至R2j可以连接在第二扫描驱动器220的输出端子和第二扫描线S21至S2j之间。

例如，第二扫描布线R21至R2j和第二扫描线S21至S2j可以位于彼此不同的层，并且在这种情况下，可以通过接触孔(未示出)而彼此连接。

第二发射驱动器320可以通过第二发射布线R41至R4j和第二发射控制线E21至E2j将第二发射控制信号供应给第二像素PXL2。

第二发射路布线R41至R4j可以连接在第二发射驱动器320的输出端子和第二发射控制线E21至E2j之间。

例如，第二发射布线R41至R4j和第二发射控制线E21至E2j可以位于彼此不同的层，并且在这种情况下，可以通过接触孔(未示出)而彼此连接。

第二扫描驱动器220和第二发射驱动器320可以响应于第二扫描控制信号SCS2和第二发射控制信号ECS2而分别进行操作。

数据驱动器400可以通过第二数据线D21至D2p将数据信号供应给第二像素PXL2。

例如，第二数据线D21至D2p可以连接到第一数据线的部分子集，在本实施例中可以连接到第一数据线D11至D1m-1。

此外，第二像素PXL2可以连接到第一像素电源ELVDD和第二像素电源ELVSS。如果必要的话，第二像素PXL2可以进一步连接到初始化电源Vint。

当第二扫描信号被供应给第二扫描线S21至S2j时，第二像素PXL2可以从第二数据线D21至D2p接收数据信号，并且接收到数据信号的第二像素PXL2可以控制从第一像素电源ELVDD通过有机发光二极管(未示出)流向第二像素电源ELVSS的电流。

此外，位于一条线(行或列)中的第二像素PXL2的数量可以根据位置而改变。

数据驱动器400可以响应于数据控制信号DCS而进行操作。

由于第二像素区域AA2具有比第一像素区域AA1的面积小的面积，因此第二像素PXL2的数量可以少于第一像素PXL1的数量，并且第二扫描线S21至S2j和第二发射控制线E21至E2j的长度和数量可以被分别设定为小于第一扫描线S11至S1k和第一发射控制线E11至E1k的长度和数量。

连接到第二扫描线S21至S2j中的任何一个的第二像素PXL2的数量可以少于连接到第一扫描线S11至S1k中的任何一个的第一像素PXL1的数量。

此外，连接到第二发射控制线E21至E2j中的任何一个的第二像素PXL2的数量可以少于连接到第一发射控制线E11至E1k中的任何一个的第一像素PXL1的数量。

时序控制器270可以控制第一扫描驱动器210、第二扫描驱动器220、数据驱动器400、第一发射驱动器310和第二发射驱动器320。

时序控制器270可以分别将第一扫描控制信号SCS1和第二扫描控制信号SCS2供应给第一扫描驱动器210和第二扫描驱动器220，并且可以分别将第一发射控制信号ECS1和第二发射控制信号ECS2供应给第一发射驱动器310和第二发射驱动器320。

扫描控制信号SCS1和SCS2以及发射控制信号ECS1和ECS2中的每个可以包括至少一个时钟信号和起始脉冲。

起始脉冲可以控制第一扫描信号或第一发射控制信号的时序。时钟信号可以用于使起始脉冲移位。

根据一个实施例，时序控制器270可以将数据控制信号DCS供应给数据驱动器400。

数据控制信号DCS可以包括源起始脉冲和至少一个时钟信号。源起始脉冲可以用于控制数据的采样起始时间点，并且时钟信号可以用于控制采样操作。

图4是图3所示的扫描驱动器和发射驱动器的更详细的图。

第一扫描驱动器210可以包括多个第一扫描级电路SST11至SST1k。

第一扫描级电路SST11至SST1k中的每个可以连接到第一扫描布线R11至R1k的对应端子，并且可以将第一扫描信号供应给第一扫描线S11至S1k。

第一扫描级电路SST11至SST1k可以响应于从时序控制器270供应的时钟信号CLK1和CLK2而进行操作。根据一个实施例，第一扫描级电路SST11至SST1k可以通过相同的电路来实现。

第一扫描级电路SST11至SST1k可以接收先前的扫描级电路的输出信号(即，扫描信号)或者第一起始脉冲SSP1。

例如，第一扫描级电路中的第一个电路SST11可以接收第一起始脉冲SSP1，并且第一扫描级电路中的其他电路SST12至SST1k可以接收先前的扫描级电路的输出信号。

在另一个实施例中，第一扫描驱动器210的第一扫描级电路中的第一个电路SST11可以将从第二扫描驱动器220的最后的扫描级电路SST2j输出的信号用作起始脉冲。

第一扫描级电路SST11至SST1k可以分别接收第一驱动电源VDD1和第二驱动电源VSS1。

在这里，第一驱动电源VDD1可以被设定为栅极截止电压，诸如高电平电压。此外，第二驱动电源VSS1可以被设定为栅极导通电压，诸如低电平电压。

第二扫描驱动器220可以包括多个第二扫描级电路SST21至SST2j。

第二扫描级电路SST21至SST2j中的每个可以连接到第二扫描布线R21至R2j的对应端子，并且可以将第二扫描信号供应给第二扫描线S21至S2j。

第二扫描级电路SST21至SST2j可以响应于从时序控制器270供应的时钟信号CLK1和CLK2而进行操作。根据一个实施例，第二扫描级电路SST21至SST2j可以通过相同的电路来实现。

第二扫描级电路SST21至SST2j可以接收先前的扫描级电路的输出信号(即，扫描信号)或第二起始脉冲SSP2。

例如，第二扫描级电路中的第一个电路SST21可以接收第二起始脉冲SSP2，并且第二扫描级电路中的其他电路SST22至SST2j可以接收先前的扫描级电路的输出信号。

根据一个实施例，第二扫描驱动器220的最后的扫描级电路SST2j可以将输出信号供应给第一扫描驱动器210的第一个第一扫描级电路SST11。

第二扫描级电路SST21至SST2j可以分别接收第一驱动电源VDD1和第二驱动电源VSS1。

第一时钟线241和第二时钟线242可以连接到第一扫描驱动器210和第二扫描驱动器220。

根据一个实施例，第一时钟线241和第二时钟线242可以连接到时序控制器270，并且可以将从时序控制器270供应的第一时钟信号CLK1和第二时钟信号CLK2传送给第一扫描驱动器210和第二扫描驱动器220。

第一时钟线241和第二时钟线242可以设置在第一周边区域NA1和第二周边区域NA2中。

第一时钟信号CLK1和第二时钟信号CLK2可以具有彼此不同的相位。例如，第二时钟信号CLK2可以相对于第一时钟信号CLK1具有180度的相位差。

图4示出第一扫描驱动器210和第二扫描驱动器220共享同一时钟线241和242的情况，本公开不限于此，第一扫描驱动器210和第二扫描驱动器220可以分别连接到彼此分离的时钟线。

此外，图4示出扫描驱动器210和220分别使用两个时钟信号CLK1和CLK2，但是由扫描驱动器210和220所使用的时钟信号的数量可以根据扫描级电路的结构而改变。

第一发射驱动器310可以包括多个第一发射级电路(简称为，第一发射级)EST11至EST1k。

第一发射级电路EST11至EST1k中的每个可以连接到第一发射布线R31至R3k的对应端子，并且可以将第一发射控制信号供应给第一发射控制线E11至E1k。

第一发射级电路EST11至EST1k可以响应于从时序控制器270供应的时钟信号CLK3和CLK4而进行操作。根据一个实施例，第一发射级电路EST11至EST1k可以通过相同的电路来实现。

第一发射级电路EST11至EST1k可以接收先前的发射级电路的输出信号(即，发射控制信号)或第三起始脉冲SSP3。

例如，第一发射级电路中的第一个电路EST11可以接收第三起始脉冲SSP3，并且第一发射级电路中的其他电路EST12至EST1k可以接收先前的发射级电路的输出信号。

在另一个实施例中，第一发射驱动器310的第一发射级电路中的第一个电路EST11可以将从第二发射驱动器320的最后的发射级电路EST2j输出的信号用作起始脉冲。

第一发射级电路EST11至EST1k可以分别接收第三驱动电源VDD2和第四驱动电源VSS2。

在这里，第三驱动电源VDD2可以被设定为栅极截止电压，诸如高电平电压。此外，第四驱动电源VSS2可以被设定为栅极导通电压，诸如低电平电压。

根据一个实施例，第三驱动电源VDD2可以具有与第一驱动电源VDD1相同的电压，并且第四驱动电源VSS2可以具有与第二驱动电源VSS1相同的电压。

第二发射驱动器320可以包括多个第二发射级电路(简称为，第二发射级)EST21至EST2j。

第二发射级电路EST21至EST2j中的每个可以连接到第二发射布线R41至R4j的对应端子，并且可以将第二发射控制信号供应给第二发射控制线E21至E2j。

第二发射级电路EST21至EST2j可以响应于从时序控制器270供应的时钟信号CLK3和CLK4而进行操作。根据一个实施例，第二发射级电路EST21至EST2j可以通过相同的电路来实现。

第二发射级电路EST21至EST2j可以接收先前的发射级电路的输出信号(即，发射控制信号)或第四起始脉冲SSP4。

例如，第二发射级电路中的第一个电路EST21可以接收第四起始脉冲SSP4，并且第二发射级电路中的其他电路EST22至EST2j可以接收先前的发射级电路的输出信号。

根据一个实施例，第二发射驱动器320的最后的发射级电路EST2j可以将输出信号供应给第一发射驱动器310的第一个第一发射级电路EST11。

第二发射级电路EST21至EST2j可以分别接收第三驱动电源VDD2和第四驱动电源VSS2。

第三时钟线243和第四时钟线244可以连接到第一发射驱动器310和第二发射驱动器320。

根据一个实施例，第三时钟线243和第四时钟线244可以连接到时序控制器270，并且可以将从时序控制器270供应的第三时钟信号CLK3和第四时钟信号CLK4传送给第一发射驱动器310和第二发射驱动器320。

第三时钟线243和第四时钟线244可以设置在第一周边区域NA1和第二周边区域NA2中。

第三时钟信号CLK3和第四时钟信号CLK4可以具有彼此不同的相位。例如，第三时钟信号CLK3可以相对于第四时钟信号CLK4具有180度的相位差。

图4示出第一发射驱动器310和第二发射驱动器320共享同一时钟线243和244的情况，本公开不限于此，第一发射驱动器310和第二发射驱动器320可以分别连接到彼此分离的时钟线。

此外，图4示出发射驱动器310和320分别使用两个时钟信号CLK3和CLK4，但是由发射驱动器310和320所使用的时钟信号的数量可以根据发射级电路的结构而改变。

图5是示出根据本公开的一个实施例的扫描级电路和发射级电路的布局结构的图。

具体地，图5示例性地示出设置在第一周边区域NA1中的部分第一扫描级电路SST11至SST16和部分第一发射级电路EST11至EST16、以及设置在第二周边区域NA2中的部分第二扫描级电路SST21至SST210和部分第二发射级电路EST21至EST210。

如图5所示，第二周边区域NA2的角部可以具有曲线形状。例如，如图5所示，在第二周边区域NA2中的设置有第二扫描级电路SST21至SST210和第二发射级电路EST21至EST210的区域可以具有：具有预定曲率的弯曲形状。

与第二周边区域NA2的曲线形状对应的第二像素区域AA2的角部也可以具有曲线形状。

为了使第二像素区域AA2的角部具有曲线形状，第二像素区域AA2中的像素行离第一像素区域AA1越远，使该行可以包括的像素PXL2的数量越少。

布置在第二像素区域AA2中的像素行离第一像素区域AA1越远，该行的长度越小。可以无需以相同的比例来缩小长度，并且包括在每个像素行中的第二像素PXL2的数量可以根据形成第二像素区域AA2的角部的曲线的曲率而不同地改变。

第一周边区域NA1可以具有直线形状，并且在这种情况下，第一像素区域AA1可以具有四边形。

第一像素区域AA1中的所有像素行可以包括相同数量的第一像素PXL1。

与第一周边区域NA1不同，第二周边区域NA2具有曲线形状，因此，可以将第二周边区域NA2中的第二扫描级电路SST21至SST210和第二发射级电路EST21至EST210的布局结构设定为与第一周边区域NA1中的第一扫描级电路SST11至SST16和第一发射级电路EST11至EST16的布局结构不同，以便有效地使用可能为死角的第二周边区域NA2。

例如，可以将相邻的第二扫描级电路SST21至SST210之间的间隙P2设定为大于相邻的第一扫描级电路SST11至SST16之间的间隙P1。

可以将相邻的第一扫描级电路SST11至SST16之间的间隙P1设定为常数。

此外，相邻的第二扫描级电路SST21至SST210之间的间隙P2可以根据位置而彼此不同地设定。

例如，可以将一对第二扫描级电路SST23和SST24之间的间隙P2a设定为与一对第二扫描级电路SST21和SST22之间的间隙P2b不同。

具体地，可以将一对第二扫描级电路SST21和SST22之间的间隙P2b设定为大于一对第二扫描级电路SST23和SST24之间的间隙P2a。

在本示例中，与一对第二扫描级电路SST23和SST24相比，一对第二扫描级电路SST21和SST22可以位于离第一周边区域NA1更远的位置。

换言之，相邻的第二扫描级电路SST21至SST210之间的间隙P2离第一周边区域NA1越远，间隙P2可以变得越大。

此外，与第一扫描级电路SST11至SST16相比，第二扫描级电路SST21至SST210可以具有预定的斜率。例如，第二扫描级电路SST21至SST210离第一周边区域NA1越远，斜率可以变得越大。

同时，第二发射级EST21至EST210可以以与第二扫描级电路SST21至SST210基本上相似的方式来设置。

例如，可以将相邻的第二发射级EST21至EST210之间的间隙P4设定为大于相邻的第一发射级电路EST11至EST16之间的间隙P3。

例如，相邻的第一发射级电路EST11至EST16之间的间隙P3可以是常数。

此外，相邻的第二发射级EST21至EST210之间的间隙P4可以根据位置而彼此不同地设定。

例如，一对第二发射级EST23和EST24之间的间隙P4a可以被设定为与一对第二发射级EST21和EST22之间的间隙P4b不同。

具体地，可以将一对第二发射级EST21和EST22之间的间隙P4b设定为大于一对第二发射级EST23和EST24之间的间隙P4a。

在本示例中，与一对第二发射级EST23和EST24相比，一对第二发射级EST21和EST22可以位于离第一周边区域NA1更远的位置。

换言之，相邻的第二发射级EST21至EST210之间的间隙P4离第一周边区域NA1越远，间隙P4可以变得越大。

与第一发射级电路EST11至EST16相比，第二发射级电路EST21至EST210可以具有预定的斜率。例如，第二发射级电路EST21至EST210离第一周边区域NA1越远，斜率可以变得越大。

第一扫描级电路SST11至SST16可以通过第一扫描布线R11至R16电连接到第一扫描线S11至S16，并且第二扫描级电路SST21至SST210可以通过第二扫描布线R21至R210电连接到第二扫描线S21至S210。

在这种情况下，由于第二像素区域AA2的角部被设定为具有曲线形状，因此可以将第二扫描布线R21至R210的长度设定为大于第一扫描布线R11至R16的长度。

根据一个实施例，第一扫描布线R11至R16与第一扫描线S11至S16之间的连接点可以位于第一像素区域AA1内，并且第二扫描布线R21至R210与第二扫描线S21至S210之间的连接点可以位于第二像素区域AA2内。

此外，第一发射级电路EST11至EST16可以通过第一发射布线R31至R36电连接到第一发射控制线E11至E16，并且第二发射级EST21至EST210可以通过第二发射布线R41至R410电连接到第二发射控制线E21至E210。

在这种情况下，由于第二像素区域AA2的角部被设定为具有曲线形状，因此可以将第二发射布线R41至R410的长度设定为大于第一发射布线R31至R36的长度。

根据一个实施例，第一发射布线R31至R36与第一发射控制线E11至E16之间的连接点可以位于第一像素区域AA1内，并且第二发射布线R41至R410与第二发射控制线E21至E210之间的连接点可以位于第二像素区域AA2内。

图6A和图6B是示出根据本公开的各种实施例的第二扫描级电路和第二发射级电路的布局结构的图。

具体地，为了方便起见，图6A和6B示出设置在第二周边区域NA2中的第二扫描级电路SST21至SST210和第二发射级EST21至EST210。

如图6A所示，相邻的第二扫描级电路SST21至SST210之间的间隙P21、P22和P23可以通过组SG1、SG2和SG3而彼此不同地设定。

例如，包括在第一组SG1中的第二扫描级电路SST27至SST210可以以它们之间的第一间隙P21来设置，包括在第二组SG2中的第二扫描级电路SST24至SST26可以以它们之间的第二间隙P22来设置，包括在第三组SG3中的第二扫描级电路SST21至SST23可以以它们之间的第三间隙P23来设置。

在这种情况下，第一间隙P21、第二间隙P22和第三间隙P23可以被彼此不同地设定。

例如，第一间隙P21、第二间隙P22和第三间隙P23可以按升序具有更大的值。

此外，相邻的第二发射级EST21至EST210之间的间隙P41、P42和P43可以通过组EG1、EG2和EG3而彼此不同地设定。

例如，包括在第一组EG1中的第二发射级电路EST27至EST210可以以它们之间的第一间隙P41来设置，包括在第二组EG2中的第二发射级电路EST24至EST26可以以它们之间的第二间隙P42来设置，包括在第三组EG3中的第二发射级电路EST21至EST23可以以它们之间的第三间隙P43来设置。

在这种情况下，第一间隙P41、第二间隙P42和第三间隙P43可以被彼此不同地设定。

例如，第一间隙P41、第二间隙P42和第三间隙P43可以按升序具有更大的值。

如图6B所示，相邻的第二扫描级电路SST21至SST210之间的间隙P2可以逐渐增大。

例如，相邻的第二扫描级电路SST21至SST210之间的间隙P2离一侧(例如，如图6B所示的上侧)越近，间隙P2可以变得越大。

据此，彼此相邻的间隙P2可以被彼此不同地设定。

此外，相邻的第二发射级EST21至EST210之间的间隙P4可以逐渐增大。

例如，相邻的第二发射级电路EST21至EST210之间的间隙P4离一侧(例如，如图6B所示的上侧)越近，间隙P4可以变得越大。

据此，彼此相邻的间隙P4可以被彼此不同地设定。

图7是示出根据本公开的另一实施例的第二扫描驱动器和第二发射驱动器的图。

如图7所示，第二扫描驱动器220'还可以包括一个或多个虚拟扫描级电路DSST。

由于虚拟扫描级电路DSST位于第二扫描级电路SST21至SST2j之间，因此可以增加第二扫描驱动器220'的临界尺寸(CD，critical dimension)均匀性。

例如，虚拟扫描级电路DSST可以位于第二扫描级电路SST21至SST2j之间，并且虚拟扫描级电路DSST的数量可以根据位置而不同地设定。

虚拟扫描级电路DSST可以具有与第二扫描级电路SST21至SST2j相同的电路结构，但是不被连接到时钟线241和242，从而不执行扫描信号的输出操作。

同时，第二发射驱动器320'还可以包括一个或多个虚拟发射级电路DEST。

虚拟发射级电路DEST位于第二发射级电路EST21至EST2j之间，可以增加第二发射驱动器320'的CD均匀性。

例如，虚拟发射级电路DEST可以位于第二发射级电路EST21至EST2j之间，并且虚拟发射级电路DEST的数量可以根据位置而不同地设定。

虚拟发射级电路DEST可以具有与第二发射级电路EST21至EST2j相同的电路结构，但是不被连接到时钟线243和244，从而不执行发射控制信号的输出操作。

图8是示出根据本公开的一个实施例的虚拟级电路的布局结构的图。

具体地，图8示出在如图5所示的电路中设置虚拟级电路DSST和DEST的形状。

如图8所示，虚拟扫描级电路DSST可以设置在第二周边区域NA2中，并且可以位于第二扫描级电路SST21至SST210之间。

图8示出虚拟扫描级电路DSST部分地位于第二扫描级电路SST21至SST25之间的情况。

虚拟扫描级电路DSST的数量可以根据位置而改变。

例如，位于一对第二扫描级电路SST23和SST24之间的虚拟扫描级电路DSST的数量可以与位于一对第二扫描级电路SST21和SST22之间的虚拟扫描级电路DSST的数量不同。

具体地，位于一对第二扫描级电路SST21和SST22之间的虚拟扫描级电路DSST的数量可以被设定为多于位于一对第二扫描级电路SST23和SST24之间的虚拟扫描级电路DSST的数量。

在本示例中，与一对第二扫描级电路SST23和SST24相比，一对第二扫描级电路SST21和SST22可以位于离第一周边区域NA1更远的位置。

同时，虚拟发射级电路DEST可以设置在第二周边区域NA2中，并且可以位于相邻的第二发射级EST21至EST210之间。

图8示出虚拟发射级电路DEST部分地位于第二发射级EST21至EST25之间的情况。

虚拟发射级电路DEST的数量可以根据位置而改变。

例如，位于一对第二发射级电路EST23和EST24之间的虚拟发射级电路DEST的数量可以与位于一对第二发射级电路EST21和EST22之间的虚拟发射级电路DEST的数量不同。

具体地，可以将位于一对第二发射级电路EST21和EST22之间的虚拟发射级电路DEST的数量设定为多于位于一对第二发射级电路EST23和EST24之间的虚拟发射级电路DEST的数量。

在本示例中，与一对第二发射级电路EST23和EST24相比，一对第二发射级电路EST21和EST22可以位于离第一周边区域NA1更远的位置。

同时，虽未单独示出，但是虚拟扫描级电路DSST和虚拟发射级电路DEST可以在图6A和6B所示的实施例中以各种形式附加地设置。

图9A和图9B是示出根据本公开的各种实施例的虚拟级电路的布局结构的图。

具体而言，为了方便起见，图9A和图9B示出设置在第二周边区域NA2中的第二扫描级电路SST21至SST210、虚拟扫描级电路DSST、第二发射级EST21至EST210和虚拟发射级电路DEST。

如图9A所示，第二扫描级电路SST21至SST210和虚拟扫描级电路DSST可以位于第二发射级EST21至EST210和虚拟发射级电路DEST的外部。

例如，与图8相比，可以用第二发射级EST21至EST210的位置替换第二扫描级电路SST21至SST210的位置，并且可以用虚拟发射级电路DEST的位置替换虚拟扫描级电路DSST的位置。

根据该布局结构，与第二扫描级电路SST21至SST210和虚拟扫描级电路DSST相比，第二发射级EST21至EST210和虚拟发射级电路DEST可以位于离第二像素区域AA2更近的位置。

如图9B所示，第二扫描级电路SST21至SST210和第二发射级EST21至EST210可以沿着相同的线放置。

例如，在图9A中第二扫描级电路SST21至SST210和第二发射级EST21至EST210设置在不同的线上，但是第二扫描级电路SST21至SST210和第二发射级EST21至EST210可以设置在相同的线上。

在这种情况下，第二扫描级电路SST21至SST210可以插入在第二发射级EST21至EST210之间。

此外，虚拟扫描级电路DSST和虚拟发射级电路DEST可以以各种类型设置在第二扫描级电路SST21至SST210与第二发射级EST21至EST210之间。

图10是示出根据本公开的一个实施例的第一扫描级电路和第一发射级电路的布局结构的图。

如图10所示，第一像素区域AA1可以包括第一子像素区域SAA1和第二子像素区域SAA2。

此外，第一周边区域NA1可以包括第一子周边区域SNA1和第二子周边区域SNA2。

第一子周边区域SNA1可以位于第一子像素区域SAA1的外部，并且第二子周边区域SNA2可以位于第二子像素区域SAA2的外部。

例如，第一子像素区域SAA1可以位于第二像素区域AA2(未示出)和第二子像素区域SAA2之间，并且第一子周边区域SNA1可以位于第二周边区域NA2(未示出)和第二子周边区域SNA2之间。

第二子周边区域SNA2的角部可以具有曲线形状。例如，第二子周边区域SNA2可以包括部分第一扫描级电路SSTli+4至SSTli+10和部分第一发射级电路ESTli+4至ESTli+10。

与第二子周边区域SNA2的角部对应的第二子像素区域SAA2的角部也可以具有曲线形状。

为了使第二子像素区域SAA2的角部具有曲线形状，第二子像素区域SAA2中的像素行离第一子像素区域SAA1越远，像素PXL1的数量可以被设置得越少。

布置在第二子像素区域SAA2中的像素行离第一子像素区域SAA1越远，则该行的长度越小。可以无需以相同的比例来缩小行的长度，并且包括在每个像素行中的像素PXL1的数量可以根据形成第二子像素区域SAA2的角部的曲线的曲率而不同地改变。

第一子周边区域SNA1可以具有直线形状，并且在这种情况下，第一子像素区域SAA1具有四边形。

根据该布局结构，第一子像素区域SAA1中的所有像素行可以包括相同数量的像素PXL1。

例如，第一子周边区域SNA1可以包括部分第一扫描级电路SSTli至SSTli+3和部分第一发射级电路ESTli至ESTli+3。

与第一子周边区域SNA1不同，第二子周边区域SNA2具有曲线形状，因此，级电路的布局结构可以与第一子周边区域SNA1不同地设定。

例如，可以将相邻的第一扫描级电路SSTli+4至SSTli+10之间的间隙P5设定为大于相邻的第一扫描级电路SSTli至SSTli+3之间的间隙P6。

例如，可以将位于第一子周边区域SNA1中的相邻的第一扫描级电路SSTli至SSTli+3之间的间隙P6设定为常数。

此外，位于第二子周边区域SNA2中的相邻的第一扫描级电路SSTli+4至SSTli+10之间的间隙P5可以根据位置而彼此不同地设定。

可以根据数据线D的存在来限制位于第二子周边区域SNA2中的相邻的第一扫描级电路SSTli+4至SSTli+10之间的间隙P5。在这种情况下，位于第二子周边区域SNA2中的相邻的第一扫描级电路SSTli+4至SSTli+10之间的间隙P5可以被设定为小于图5和图6B所示的相邻的第二扫描级电路SST21至SST210之间的间隙P2。

然而，本公开不限于此，位于第二子周边区域SNA2中的相邻的第一扫描级电路SSTli+4至SSTli+10之间的间隙P5可以被设定为等于或大于图5和图6B所示的相邻的第二扫描级电路SST21至SST210之间的间隙P2。

此外，根据一个实施例，一个或多个虚拟扫描级电路DSST也可以位于设置在第二子周边区域SNA2中的相邻的第一扫描级电路SSTli+4至SSTli+10之间。

同时，可以将位于第二子周边区域SNA2中的相邻的第一发射级电路ESTli+4至ESTli+10之间的间隙P7设定为大于位于第一子周边区域SNA1中的相邻的第一发射级电路ESTli至ESTli+3之间的间隙P8。

例如，可以将位于第一子周边区域SNA1中的相邻的第一发射级电路ESTli至ESTli+3之间的间隙P8设定为常数。

此外，位于第二子周边区域SNA2中的相邻的第一发射级电路ESTli+4至ESTli+10之间的间隙P7可以根据位置而彼此不同地设定。

可以仅根据数据线D的存在来限制位于第二子周边区域SNA2中的相邻的第一发射级电路ESTli+4至ESTli+10之间的间隙P7。在这种情况下，可以将位于第二子周边区域SNA2中的相邻的第一发射级电路ESTli+4至ESTli+10之间的间隙P7设定为小于图5和图6B所示的相邻的第二发射级EST21至EST210之间的间隙P4。

然而，本公开不限于此，位于第二子周边区域SNA2中的相邻的第一发射级电路ESTli+4至ESTli+10之间的间隙P7可以被设定为等于或大于图5和图6B所示的相邻的第二发射级EST21至EST210之间的间隙P4。

此外，根据一个实施例，还可以在位于第二子周边区域SNA2中的相邻的第一发射级电路ESTli+4至ESTli+10之间设置一个或多个虚拟发射级电路DEST。

图11是示出根据本公开的一个实施例的扫描级电路的图。

为了方便起见，图11示出第一扫描驱动器210的扫描级电路SST11和SST12。

如图11所示，第一个第一扫描级电路SST11可以包括第一驱动电路1210、第二驱动电路1220和输出单元1230。

输出单元1230可以响应于第一节点N1和第二节点N2的电压而控制供应给输出端子1006的电压。输出单元1230可以包括第五晶体管M5和第六晶体管M6。

第五晶体管M5可以连接在第一驱动电源VDD1被输入的第四输入端子1004与输出端子1006之间，第五晶体管M5的栅电极可以连接到第一节点N1。第五晶体管M5可以响应于施加到第一节点N1的电压而控制第四输入端子1004和输出端子1006之间的连接。

第六晶体管M6可以连接在输出端子1006和第三输入端子1003之间，并且第六晶体管M6的栅电极可以连接到第二节点N2。第六晶体管M6可以响应于施加到第二节点N2的电压而控制输出端子1006和第三输入端子1003之间的连接。

输出单元1230可以被驱动以作为缓冲器。此外，第五晶体管M5和/或第六晶体管M6可以由彼此并联连接的多个晶体管来构成。

第一驱动电路1210可以响应于供应给第一输入端子1001至第三输入端子1003的的信号而控制第三节点N3的电压。

第一驱动电路1210可以包括第二晶体管M2至第四晶体管M4。

第二晶体管M2可以连接在第一输入端子1001和第三节点N3之间，并且第二晶体管M2的栅电极可以连接到第二输入端子1002。第二晶体管M2可以响应于供应给第二输入端子1002的信号而控制第一输入端子1001和第三节点N3之间的连接。

第三晶体管M3和第四晶体管M4可以串联连接在第三节点N3和第四输入端子1004之间。第三晶体管M3可以连接在第四晶体管M4和第三节点N3之间，并且第三晶体管M3的栅电极可以连接到第三输入端子1003。第三晶体管M3可以响应于供应给第三输入端子1003的信号而控制第四晶体管M4和第三节点N3之间的连接。

第四晶体管M4可以连接在第三晶体管M3和第四输入端子1004之间，并且第四晶体管M4的栅电极可以连接到第一节点N1。第四晶体管M4可以响应于第一节点N1的电压而控制第三晶体管M3和第四输入端子1004之间的连接。

第二驱动电路1220可以响应于第二输入端子1002和第三节点N3的电压而控制第一节点N1的电压。第二驱动电路1220可以包括第一晶体管M1、第七晶体管M7、第八晶体管M8、第一电容器C1和第二电容器C2。

第二电容器C1可以连接在第二节点N2和输出端子1006之间。第一电容器C1可以被充入与导通和截止对应的电压。

第二电容器C2可以连接在第一节点N1和第四输入端子1004之间。第二电容器C2可以被充入被施加到第一节点N1的电压。

第七晶体管M7可以连接在第一节点N1和第二输入端子1002之间，并且第七晶体管M7的栅电极可以连接到第三节点N3。第七晶体管M7可以响应于第三节点N3的电压而控制第一节点N1和第二输入端子1002之间的连接。

第八晶体管M8可以连接在第一节点N1与第二驱动电源VSS1被供应的第五输入端子1005之间，并且第八晶体管M8的栅电极可以连接到第二输入端子1002。第八晶体管M8可以响应于第二输入端子1002的信号而控制第一节点N1和第五输入端子1005之间的连接。

第一晶体管M1可以连接在第三节点N3和第二节点N2之间，并且第一晶体管M1的栅电极可以连接到第五输入端子1005。第一晶体管M1可以在保持导通状态的同时提供第三节点N3和第二节点N2之间的连接。此外，第一晶体管M1可以响应于第二节点N2的电压而控制第三节点N3的电压的降低幅度。换言之，尽管第二节点N2的电压可以降低到低于第二驱动电源VSS1的电压，但是第三节点N3的电压可以不降低到低于通过从第二驱动电源VSS1减去第一晶体管M1的阈值电压而获得的电压的电压。下面将对其进行描述。

第二个扫描级电路SST12和其他扫描级电路SST13至SST1k可以具有与第一个第一扫描级电路SST11相同的配置。

第j(j是奇数或偶数)个第一扫描级电路SST1j的第二输入端子1002可以接收第一时钟信号CLK1，并且第三输入端子1003可以接收第二时钟信号CLK2。第(j+1)个第一扫描级电路SST1j+1的第二输入端子1002可以接收第二时钟信号CLK2，并且第三输入端子1003可以接收第一时钟信号CLK1。

第一时钟信号CLK1和第二时钟信号CLK2可以具有相同的周期，但是可以具有彼此互不重叠的相位。作为示例，当将扫描信号供应给一个第一扫描线S1的时段被称为一个水平时段1H时，时钟信号CLK1和CLK2中的每个可以具有2H的周期，并且可以在彼此不同的水平时段中被供应。

图11示出包括在第一扫描驱动器210中的级电路，但是除了第一扫描驱动器210之外，包括在第二扫描驱动器220中的级电路也可以具有相同的电路配置。

此外，除了输入端子1001-1005和输出端子1006未连接到虚拟扫描级电路DSST之外，上述的虚拟扫描级电路DSST可以具有相同的电路配置。

图12是示出图11所示的扫描级电路的驱动方法的波形图。为了方便起见，图12示出使用了第一个第一扫描级电路SST11的操作。

如图12所示，第一时钟信号CLK1和第二时钟信号CLK2中的每个可以具有两个水平时段2H的周期，并且可以在彼此不同的水平时段中被供应。换言之，第二时钟信号CLK2可以被设定为从第一时钟信号CLK1移位了半个周期(即，一个水平时段1H)的信号。此外，供应给第一输入端子1001的第一起始脉冲SSP1与供应给第二输入端子1002的时钟信号(即，第一时钟信号CLK1)同步。

当供应第一起始脉冲SSP1时，第一输入端子1001可以被设定为具有第二驱动电源VSS1的电压，并且当不供应第一起始脉冲SSP1时，第一输入端子1001可以被设定为具有第一驱动电源VDD1的电压。此外，当时钟信号CLK1和CLK2被供应给第二输入端子1002和第三输入端子1003时，第二输入端子1002和第三输入端子1003可以被设定为具有第二驱动电源VSS1的电压，并且当不供应时钟信号CLK1和CLK2时，第二输入端子1002和第三输入端子1003可以被设定为具有第一驱动电源VDD1的电压。

以下对操作进行详细描述。首先，供应第一起始脉冲SSP1以与第一时钟信号CLK1同步。

当供应第一时钟信号CLK1时，第二晶体管M2和第八晶体管M8可以导通。当第二晶体管M2导通时，第一输入端子1001可以连接到第三节点N3。在这里，第一晶体管M1可以被设定为连续导通，由此，可以保持第二节点N2和第三节点N3之间的电连接。

当第一输入端子1001电连接到第三节点N3时，第三节点N3和第二节点N2可以通过供应给第一输入端子1001的第一起始脉冲SSP1而被设定为具有低电平的电压。当第三节点N3和第二节点N2被设定为具有低电平的电压时，第六晶体管M6和第七晶体管M7可以导通。

当第六晶体管M6导通时，第三输入端子1003可以电连接到输出端子1006。在这里，第三输入端子1003被设定为具有高电平的电压(即，第二时钟信号CLK2不被供应)，由此，还可以将高电平的电压输出到输出端子1006。当第七晶体管M7导通时，第二输入端子1002可以电连接到第一节点N1。然后，可以将第一时钟信号CLK1的电压(即，供应给第二输入端子1002的低电平的电压)供应给第一节点N1。

当供应第一时钟信号CLK1时，第八晶体管M8可以导通。当第八晶体管M8导通时，第二驱动电源VSS1的电压可以被供应给第一节点N1。在这里，第二驱动电源VSS1的电压可以被设定为与第一时钟信号CLK1相同的电压，因此，第一节点N1可以稳定地保持低电平的电压。

当第一节点N1被设定为具有低电平的电压时，第四晶体管M4和第五晶体管M5可以导通。当第四晶体管M4导通时，第四输入端子1004可以电连接到第三晶体管M3。在这里，第三晶体管M3被设定为截止状态，因此，尽管第四晶体管M4导通，第三节点N3也可以稳定地保持低电平的电压。

当第五晶体管M5导通时，第一驱动电源VDD1的电压可以被供应给输出端子1006。在这里，第一驱动电源VDD1的电压可以被设定为供应给第三输入端子1003的高电压的电平，由此，输出端子1006可以稳定地保持高电平的电压。

此后，可以停止供应第一起始脉冲SSP1和第一时钟信号CLK1。当停止供应第一时钟信号CLK1时，第二晶体管M2和第八晶体管M8可以截止。同时，第六晶体管M6和第七晶体管M7可以响应于存储在第一电容器C1中的电压而保持在导通状态。也就是说，第二节点N2和第三节点N3可以通过存储在第一电容器C1中的电压而保持在低电平的电压。

当第六晶体管M6保持导通状态时，可以保持输出端子1006和第三输入端子1003之间的电连接。当第七晶体管M7保持导通状态时，可以保持第一节点N1和第二输入端子1002之间的电连接。在这里，当停止供应第一时钟信号CLK1时，第二输入端子1002的电压可以被设定为高电平的电压，由此，还可以将第一节点N1设定为高电平的电压。当向第一节点N1供应高电平的电压时，第四晶体管M4和第五晶体管M5可以截止。

此后，可以将第二时钟信号CLK2供应给第三输入端子1003。由于第六晶体管M6被设定为导通状态，因此供应给第三输入端子1003的第二时钟信号CLK2可以被供应给输出端子1006。在这种情况下，输出端子1006可以将第二时钟信号CLK2输出到第一扫描线以作为扫描信号。

同时，当第二时钟信号CLK2被供应给输出端子1006时，由于第一电容器C1的耦合，第二节点N2的电压可以降低到低于第二驱动电源VSS1的电压，由此，可以将第六晶体管M6稳定地保持在导通状态。

同时，尽管第二节点N2的电压降低，但是第三节点N3可以通过第一晶体管M1而保持在近似于第二驱动电源VSS1的电压(例如，通过从第二驱动电源VSS1减去第一晶体管M1的阈值电压而获得的电压)。

在将扫描信号输出到第一扫描线的第一线S11之后，可以停止供应第二时钟信号CLK2。当停止供应第二时钟信号CLK2时，输出端子1006可以输出高电平的电压。此外，第二节点N2的电压可以响应于输出端子1006的高电平的电压而增加到近似于第二驱动电源VSS1的电压。

之后，可以供应第一时钟信号CLK1。当供应第一时钟信号CLK1时，第二晶体管M2和第八晶体管M8可以导通。当第二晶体管M2导通时，第一输入端子1001可以电连接到第三节点N3。可以不将第一起始脉冲SSP1供应给第一输入端子1001，并且第一输入端子1001可以被设定为具有高电平的电压。因此，当第一晶体管M1导通时，可以向第三节点N3和第二节点N2供应高电平的电压，由此，第六晶体管M6和第七晶体管M7可以截止。

当第八晶体管M8导通时，第二驱动电源VSS1可以被供应给第一节点N1，由此，第四晶体管M4和第五晶体管M5可以导通。当第五晶体管M5导通时，第一驱动电源VDD1的电压可以被供应给输出端子1006。此后，第四晶体管M4和第五晶体管M5可以响应于存储在第二电容器C2中的电压而保持在导通状态，由此，输出端子1006可以稳定地接收第一驱动电源VDD1的电压。

此外，当供应第二时钟信号CLK2时，第三晶体管M3可以导通。由于第四晶体管M4被设定为导通状态，因此可以将第一驱动电源VDD1的电压供应给第三节点N3和第二节点N2。在这种情况下，第六晶体管M6和第七晶体管M7可以稳定地保持在截止状态。

第二个扫描级电路SST12可以接收第一个第一扫描级电路SST11的输出信号(即，扫描信号)，以便与第二时钟信号CLK2同步。在这种情况下，第二个扫描级电路SST12可以将扫描信号输出到第一扫描线的第二线S12，以便与第一时钟信号CLK1同步。根据本公开的扫描级电路SST可以重复上述的处理，由此，可以将扫描信号顺序地输出到扫描线。

同时，与第二节点N2的电压无关地，第一晶体管M1限制第三节点N3的电压的降低幅度，因此可以降低制造成本并且提高驱动信号的可靠性。

图13是示出根据本公开的一个实施例的发射级电路的图。

为了方便起见，图13示出第一发射驱动器310的第一个第一发射级电路EST11和第二个第一发射级电路EST12。

如图13所示，第一个第一发射级电路EST11可以包括第一驱动电路2100、第二驱动电路2200、第三驱动电路2300和输出单元2400。

第一驱动电路2100可以响应于供应给第一输入端子2001和第二输入端子2002的信号而控制第二十二节点N22和第二十一个节点N21的电压。第一驱动电路2100可以包括第十一晶体管M11至第十三晶体管M13。

第十一晶体管M11可以连接在第一输入端子2001和第二十一节点N21之间，并且第十一晶体管M11的栅电极可以连接到第二输入端子2002。当第三时钟信号CLK3被供应给第二输入端子2002时，第十一晶体管M11可以导通。

第十二晶体管M12可以连接在第二输入端子2002和第二十二节点N22之间，第十二晶体管M12的栅电极可以连接到第二十一节点N21。第十二晶体管M12可以响应于第二十一节点N21的电压而截止。

第十三晶体管M13可以连接在第二十二节点N22与用于接收第四驱动电源VSS2的第五输入端子2005之间，并且第十三晶体管M13的栅电极可以连接到第二输入端子2002。当第三时钟信号CLK3被供应给第二输入端子2002时，第十三晶体管M13可以导通。

第二驱动电路2200可以响应于供应给第三输入端子2003的信号以及第二十二节点N22的电压而控制第二十一节点N21和第二十三节点N23的电压。第二驱动电路2200可以包括第十四晶体管M14至第十七晶体管M17、第十一电容器C11和第十二电容器C12。

第十四晶体管M14可以连接在第十五晶体管M15和第二十一节点N21之间，并且第十四晶体管M14的栅电极可以连接到第三输入端子2003。当第四时钟信号CLK4被供应给第三输入端子2003时，第十四晶体管M14可以导通。

第十五晶体管M15可以连接在第十四晶体管M14与用于接收第三驱动电源VDD2的第四输入端子2004之间，并且第十五晶体管M15的栅电极可以连接到第二十二节点N22。第十五晶体管M15可以响应于第二十二节点N22的电压而导通或截止。

第十六晶体管M16可以连接在第十七晶体管M17的第一电极和第三输入端子2003之间，并且第十六晶体管M16的栅电极可以连接到第二十二节点N22。第十六晶体管M16可以响应于第二十二节点N22的电压而导通或截止。

第十七晶体管M17可以连接在第十六晶体管M16的第一电极和第二十三节点N23之间，并且第十七晶体管M17的栅电极可以连接到第三输入端子2003。当第四时钟信号CLK4被供应给第三输入端子2003时，第十七晶体管M17可以导通。

第十一电容器C11可以连接在第二十一节点N21和第三输入端子2003之间。

第十二电容器C12可以连接在第二十二节点N22和第十七晶体管M17之间。

第三驱动电路2300可以响应于第二十一节点N21的电压而控制第二十三节点N23的电压。第三驱动电路2300可以包括第十八晶体管M18和第十三电容器C13。

第十八晶体管M18可以连接在第二十三节点N23与用于接收第三驱动电源VDD2的第四输入端子2004之间，第十八晶体管M18的栅电极可以连接到第二十一节点N21。第十八晶体管M18可以响应于第二十一节点N21的电压而导通或截止。

第十三电容器C13可以连接在第二十三节点N23与用于接收第三驱动电源VDD2的第四输入端子2004之间。

输出单元2400可以响应于第二十一节点N21和第二十三节点N23的电压而控制供应给输出端子2006的电压。输出单元2400可以包括第十九晶体管M19和第二十晶体管M20。

第十九晶体管M19可以连接在输出端子2006与用于接收第三驱动电源VDD2的第四输入端子2004之间，并且第十九晶体管M19的栅电极可以连接到第二十三节点N23。第十九晶体管M19可以响应于第二十三节点N23的电压而导通或截止。

第二十晶体管M20可以连接在输出端子2006与用于接收第四驱动电源VSS2的第五输入端子2005之间，并且第二十晶体管M20的栅电极可以连接到第二十一节点N21。第二十晶体管M20可以响应于第二十一节点N21的电压而导通或截止。输出单元2400可以被驱动以作为缓冲器。

此外，第十九晶体管M19和第二十晶体管M20可以由彼此并联连接的多个晶体管来构成。

第二个第一发射级电路EST12和其他发射级电路EST13至EST1k可以具有与第一个第一发射级电路EST11相同的配置。

第j个第一发射级电路EST1j的第二输入端子2002可以接收第三时钟信号CLK3，并且第三输入端子2003可以接收第四时钟信号CLK4。第(j+1)个第一发射级电路EST1j+1的第二输入端子2002可以接收第四时钟信号CLK4，并且第三输入端子2003可以接收第三时钟信号CLK3。

第三时钟信号CLK3和第四时钟信号CLK4可以具有相同的周期，但是具有彼此互不重叠的相位。作为示例，时钟信号CLK3和CLK4中的每个可以具有2H的周期，并且可以在彼此不同的水平时段中被供应。

图13示出包括在第一发射驱动器310中的级电路，但是除了第一发射驱动器310之外，包括在第二发射驱动器320中的级电路也可以具有相同的电路配置。

此外，除了输入端子2001至2005以及输出端子2006未连接到虚拟发射级电路DEST之外，上述的虚拟发射级电路DEST可以具有相同的电路配置。

图14是示出图13所示的发射级电路的驱动方法的波形图。为了方便起见，图14示出使用了第一个第一发射级电路EST11的操作。

如图14所示，第三时钟信号CLK3和第四时钟信号CLK4中的每个可以具有两个水平时段2H的周期，并且可以在彼此不同的水平时段中被供应。换言之，第四时钟信号CLK4可以被设定为从第三时钟信号CLK3移位了半个周期(即，一个水平时段1H)的信号。

当供应第二起始脉冲SSP2时，可以将第一输入端子2001设定为具有第三驱动电源VDD2的电压，并且当不供应第二起始脉冲SSP2时，可以将第一输入端子2001设定为具有第四驱动电源VSS2的电压。此外，当将时钟信号CLK3和CLK4供应给第二输入端子2002和第三输入端子2003时，可以将第二输入端子2002和第三输入端子2003设定为具有第四驱动电源VSS2的电压，并且当不供应时钟信号CLK3和CLK4时，可以将第二输入端子2002和第三输入端子2003设定为具有第三驱动电源VDD2的电压。

供应给第一输入端子2001的第二起始脉冲SSP2可以与供应给第二输入端子2002的时钟信号(即，第三时钟信号CLK3)同步。此外，可以将第二起始脉冲SSP2设定为具有比第三时钟信号CLK3的宽度大的宽度。作为示例，可以在水平时段4H期间供应第二起始脉冲SSP2。

以下对操作进行详细描述。首先，可以在第一时间t1将第三时钟信号CLK3供应给第二输入端子2002。当第三时钟信号CLK3被供应给第二输入端子2002时，第十一晶体管M11和第十三晶体管M13可以导通。

当第十一晶体管M11导通时，第一输入端子2001可以电连接到第二十一节点N21。由于可以不将第二起始脉冲SSP2供应给第一输入端子2001，因此可以向第二十一节点N21供应低电平的电压。

当低电平的电压被供应给第二十一节点N21时，第十二晶体管M12、第十八晶体管M18和第二十晶体管M20可以导通。

当第十八晶体管M18导通时，第三驱动电源VDD2可以被供应给第二十三节点N23，由此，第十九晶体管M19可以截止。

同时，第十三电容器C13可以被充入与第三驱动电源VDD2对应的电压，由此，第一晶体管M19可以在第一时间t1之后保持在截止状态。

当第二十晶体管M20导通时，第四驱动电源VSS2的电压可以被供应给输出端子2006。因此，可以在第一时间t1不将发射控制信号供应给第一发射控制线的第一线E11。

当第十二晶体管M12导通时，第三时钟信号CLK3可以被供应给第二十二节点N22。此外，当第十三晶体管M13导通时，第四驱动电源VSS2的电压可以被供应给第二十二节点N22。在这里，第三时钟信号CLK3可以被设定为第四驱动电源VSS2的电压，由此，第二十二节点N22可以被稳定地设定为具有第四驱动电源VSS2的电压。同时，当第二十二节点N22的电压被设定为第四驱动电源VSS2时，第十七晶体管M17可以被设定为截止状态。因此，与第二十二节点N22的电压无关地，第二十三节点N23可以保持在第三驱动电源VDD2的电压。

可以在第二时间t2停止向第二输入端子2002供应第三时钟信号CLK3。当停止供应第三时钟信号CLK3时，第十一晶体管M11和第十三晶体管M13可以截止。此时，第二十一节点N21的电压可以通过第十一电容器C11被保持为低电平的电压，由此，第十二晶体管M12和第十八晶体管M18以及第二十晶体管M20可以被保持在导通状态。

当第十二晶体管M12导通时，第二输入端子2002可以电连接到第二十二节点N22。此时，第二十二节点N22可以被设定为具有高电平的电压。

当第十八晶体管M18导通时，第三驱动电源VDD2的电压可以被供应给第二十三节点N23，从而第十九晶体管M19可以被保持在截止状态。

当第二十晶体管M20导通时，第四驱动电源VSS2的电压可以被供应给输出端子2006。

可以在第三时间t3将第四时钟信号CLK4供应给第三输入端子2003。当第四时钟信号CLK4被供应给第三输入端子2003时，第十四晶体管M14和第十七晶体管M17可以导通。

当第十七晶体管M17导通时，第十二电容器C12可以电连接到第二十三节点N23。此时，第二十三节点N23可以被保持在第三驱动电源VDD2的电压。此外，当第十四晶体管M14导通时，第十五晶体管M15可以被设定为截止状态，由此，尽管第十四晶体管M14导通，第二十一节点N21的电压也可以不改变。

当第四时钟信号CLK4被供应给第三输入端子2003时，由于第十一电容器C11的耦合，第二十一节点N21的电压可以降低到低于第四驱动电源VSS2的电压。当第二十一节点N21的电压降低到低于第四驱动电源VSS2的电压时，可以提高第十八晶体管M18和第二十晶体管M20的驱动特性。PMOS晶体管接收的电压越低，PMOS晶体管会具有的驱动特性越好。

可以在第四时间t4将第二起始脉冲SSP2供应给第一输入端子2001，并且可以将第三时钟信号CLK3供应给第二输入端子2002。

当第三时钟信号CLK3被供应给第二输入端子2002时，第十一晶体管M11和第十三晶体管M13可以导通。当第十一晶体管M11导通时，第一输入端子2001可以电连接到第二十一节点N21。由于第二起始脉冲SSP2被供应给第一输入端子2001，因此可以向第二十一节点N21供应高电平的电压。当高电平的电压被供应给第二十一节点N21时，第十二晶体管M12、第十八晶体管M18和第二十晶体管M20可以截止。

当第十三晶体管M13导通时，第四驱动电源VSS2的电压可以被供应给第二十二点N22。由于第十四晶体管M14被设定为截止状态，因此第二十一节点N21可以保持在高电平的电压。此外，由于第十七晶体管M17被设定为截止状态，因此第二十三节点N23的电压可以通过第十三电容器C13而保持为高电平的电压。因此，第十九晶体管M19可以保持在截止状态。

可以在第五时间t5将第四时钟信号CLK4供应给第三输入端子2003。当第四时钟信号CLK4被供应给第三输入端子2003时，第十四晶体管M14和第十七晶体管M17可以导通。此外，由于第二十二节点N22被设定为具有第四驱动电源VSS2的电压，因此第十五晶体管M15和第十六晶体管M16可以导通。

当第十六晶体管M16和第十七晶体管M17导通时，第四时钟信号CLK4可以被供应给第二十三节点N23。当第四时钟信号CLK4被供应给第二十三节点N23时，第十九晶体管M19可以导通。当第十九晶体管M19导通时，第三驱动电源VDD2的电压可以被供应给输出端子2006。供应给输出端子2006的第三驱动电源VDD2的电压可以被供应给第一发射控制线的第一线E11以作为发射控制信号。

同时，当第四时钟信号CLK4的电压被供应给第二十三节点N23时，由于第十二电容器C12的耦合，第二十二节点N22的电压可以被降低到比第四驱动电源VSS2的电压低的电压，因此可以提高连接到第二十二节点N22的晶体管的驱动特性。

当第十四晶体管M14和第十五晶体管M15导通时，第三驱动电源VDD2的电压可以被供应给第二十一节点N21。由于第三驱动电源VDD2的电压可以被供应给第二十一节点N21，因此第二十晶体管M20可以保持在截止状态。因此，第三驱动电源VDD2的电压可以被供应给第一发射控制线的第一线E11。

可以在第六时间t6将第三时钟信号CLK3供应给第二输入端子2002。当第三时钟信号CLK3被供应给第二输入端子2002时，第十一晶体管M11和第十三晶体管M13可以导通。

当第十一晶体管M11导通时，第二十一节点N21可以电连接到第一输入端子2001，由此，第二十一节点N21可以被设定为具有低电平的电压。当第二十一节点N21被设定为具有低电平的电压时，第十八晶体管M18和第二十晶体管M20可以导通。

当第十八晶体管M18导通时，第三驱动电源VDD2的电压可以被供应给第二十三节点N23，由此，第十九晶体管M19可以截止。如果第二十晶体管M20导通，则第四驱动电源VSS2的电压可以被供应给输出端子2006。供应给输出端子2006的第四驱动电源VSS2的电压可以被供应给第一发射控制线的第一线E11，由此，可以停止供应发射控制信号。

根据本公开的发射级电路EST可以重复上述的处理，由此，发射控制信号可以被顺序地输出到发射控制线。

图15是示出根据本公开的一个实施例的像素的图。

为了方便起见，图15示出连接到第m数据线Dm和第一扫描线的第i线Sli的第一像素PXL1。

如图15所示，第一像素PXL1可以包括有机发光二极管OLED、第一晶体管T1至第七晶体管T7、以及存储电容器Cst。

有机发光二极管OLED的阳极可以通过第六晶体管T6连接到第一晶体管T1，并且有机发光二极管OLED的阴极可以连接到第二像素电源ELVSS。有机发光二极管OLED可以响应于从第一晶体管T1供应的电流而以预定的亮度发光。

第一像素电源ELVDD可以被设定为高于第二像素电源ELVSS的电压，使得电流流过有机发光二极管OLED。

第七晶体管T7可以连接在初始化电源Vint和有机发光二极管OLED的阳极之间。此外，第七晶体管T7的栅电极可以连接到第一扫描线的第(i+1)线Sli+1。当扫描信号被供应给第一扫描线的第(i+1)线Sli+1时，第七晶体管T7可以导通，由此，初始化电源Vint的电压可以被供应给有机发光二极管OLED的阳极。在这里，初始化电源Vint可以被设定为比数据信号的电压低的电压。

第六晶体管T6可以连接在第一晶体管T1和有机发光二极管OLED之间。此外，第六晶体管T6的栅电极可以连接到第一发射控制线的第i线Eli。当发射控制信号被供应给第一发射控制线的第i线Eli时，第六晶体管T6可以截止，并且可以在其他情况下导通。

第五晶体管T5可以连接在第一像素电源ELVDD和第一晶体管T1之间。此外，第五晶体管T5的栅电极可以连接到第一发射控制线的第i线Eli。当发射控制信号被供应给第一发射控制线的第i线Eli时，第五晶体管T5可以截止，并且在其他情况下可以导通。

第一晶体管T1(即，驱动晶体管)的第一电极可以通过第五晶体管T5连接到第一像素电源ELVDD，并且第一晶体管T1的第二电极可以通过第六晶体管T6连接到有机发光二极管OLED的阳极。此外，第一晶体管T1的栅电极可以连接到第十节点N10。第一晶体管T1可以响应于第十节点N10的电压而控制从第一像素电源ELVDD通过有机发光二极管OLED流向第二像素电源ELVSS的电流。

第三晶体管T3可以连接在第一晶体管T1的第二电极与第十节点N10之间。此外，第三晶体管T3的栅电极可以连接到第一扫描线的第i线Sli。当扫描信号被供应给第一扫描线的第i线Sli时，第三晶体管T3可以导通，由此，第一晶体管T1的第二电极可以电连接到第十节点N10。因此，当第三晶体管T3导通时，第一晶体管T1可以以二极管形式来连接。

第四晶体管T4可以连接在第十节点N10和初始化电源Vint之间。此外，第四晶体管T4的栅电极可以连接到第一扫描线的第(i-1)线Sli-1。当扫描信号被供应给第一扫描线的第(i-1)线Sli-1时，第四晶体管T4可以导通，由此，将初始化电源Vint供应给第十节点N10。

第二晶体管T2可以连接在第m数据线Dm与第一晶体管T1的第一电极之间。此外，第二晶体管T2的栅电极可以连接到第一扫描线的第i线Sli。当扫描信号被供应给第一扫描线的第i线Sli时，第二晶体管T2可以导通，由此，将第一晶体管T1的第一电极电连接到第m数据线Dm。

存储电容器Cst可以连接在第一像素电源ELVDD与第十节点N10之间。存储电容器Cst可以存储与数据信号对应的电压以及第一晶体管T1的阈值电压。

根据一个实施例，第二像素PXL2可以通过与第一像素PXL1相同的电路来实现。因此，将省略对于第二像素PXL2的详细描述。

此外，图15所示的像素结构仅仅是使用扫描线和发射控制线的示例，并且根据本公开的像素PXL1和PXL2不限于该像素结构。像素可以具有能够将电流供应给有机发光二极管OLED的电路结构，并且可以被选择为已知的各种结构中的任意一种。

在本公开中，有机发光二极管OLED可以响应于从驱动晶体管供应的电流而生成包括红色、绿色和蓝色的各种颜色的光，但是本公开不限于此。例如，有机发光二极管OLED可以响应于从驱动晶体管供应的电流而生成白光。在这种情况下，可以通过使用单独的滤色器等来生成彩色图像。

此外，为了方便起见，在本公开中通过使用P沟道(P型)晶体管来对晶体管进行描述，但是本公开不受限制。换言之，晶体管可以由N沟道(N型)晶体管来形成。

此外，根据晶体管的类型，晶体管的栅极截止电压和栅极导通电压可以被设定为不同电平的电压。

例如，在P沟道晶体管的情况下，栅极截止电压和栅极导通电压可以分别被设定为高电平的电压和低电平的电压，并且在N沟道晶体管的情况下，栅极截止电压和栅极导通电压可以被分别设定为低电平的电压和高电平的电压。

图16是示出根据本公开的另一实施例的显示设备的像素区域的图。

将参考图16来主要描述与上述实施例(例如，图1)不同的部分，并且将不再描述与上述实施例重叠的部分。据此，以下将主要对第三像素区域AA3和第三像素PXL3进行描述。

如图16所示，显示设备10'可以包括像素区域AA1，AA2和AA3、周边区域NA1，NA2和NA3、以及像素PXL1，PXL2和PXL3。

第二像素区域AA2和第三像素区域AA3可以位于第一像素区域AA1的一侧。第二像素区域AA2和第三像素区域AA3可以位于彼此分离的位置。

第一像素区域AA1可以具有比第二像素区域AA2和第三像素区域AA3宽的面积。

例如，第一像素区域AA1的宽度W1可以被设定为大于其他像素区域AA2和AA3的宽度W2和W3，并且第一像素区域AA1的长度L1可以被设定为大于其他像素区域AA2和AA3的长度L2和L3。

此外，第二像素区域AA2和第三像素区域AA3中的每个可以具有小于第一像素区域AA1的面积，并且可以具有彼此相同或不同的面积。

例如，第二像素区域AA2的宽度W2可以被设定为与第三像素区域AA3的宽度W3相同或不同，并且第二像素区域AA2的长度L2可以被设定为与第三像素区域AA3的长度L3相同或不同。

第三周边区域NA3可以位于第三像素区域AA3的外部，并且可以具有围绕第三像素区域AA3的至少一部分的形状。

第三周边区域NA3的宽度可以被设定为沿着围绕第三像素区域AA3的周边而基本上均匀。然而，本公开不限于此，第三周边区域NA3的宽度可以根据位置而不同地设定。

根据基板100的形状，第二周边区域NA2和第三周边区域NA3可以彼此连接或者可以彼此互不连接。

周边区域NA1、NA2和NA3的宽度可以被设定为总体上相同。然而，本公开不限于此，周边区域NA1、NA2和NA3的宽度可以根据位置而不同地设定。

像素PXL1、PXL2和PXL3可以包括第一像素PXL1、第二像素PXL2和第三像素PXL3。

例如，第一像素PXL1可以位于第一像素区域AA1中，第二像素PXL2可以位于第二像素区域AA2中，并且第三像素PXL3可以位于第三像素区域AA3中。

像素PXL1、PXL2和PXL3可以根据位于周边区域NA1、NA2和NA3中的驱动器的控制来以预定的亮度发光，并且像素中的每个可以包括发光元件(例如，有机发光二极管)。

基板100可以以上述像素区域AA1、AA2和AA3以及上述周边区域NA1、NA2和NA3可以被设定的各种形式来形成。

例如，基板100可以包括基底基板101、以及从基底基板101的一个端部在一侧突出并延伸的第一辅助板102和第二辅助板103。

根据一个实施例，第一辅助板102和第二辅助板103可以与基底基板101形成为一体，并且凹部104可以位于第一辅助板102和第二辅助板103之间。

凹部104可以通过去除基板100的一部分来形成，由此，第一辅助板102和第二辅助板103可以彼此分离。

第一辅助板102和第二辅助板103可以具有比基底基板101的面积小的面积，并且可以具有相同的面积或彼此不同的面积。

第一辅助板102和第二辅助板103可以以像素区域AA2和AA3以及周边区域NA2和NA3可以被设定的各种形状来形成。

在这种情况下，上述第一像素区域AA1和第一周边区域NA1可以被限定在基底基板101中，并且上述第二像素区域AA2和第二周边区域NA2可以被限定在第一辅助板102中，并且上述第三像素区域AA3和第三周边区域NA3可以被限定在第二辅助板103中。

基底基板101也可以具有各种形状。例如，基底基板101可以具有多边形形状、环形形状等。此外，基底基板101的至少一部分可以具有曲线形状。

例如，基底基板101可以具有如图16所示的四边形。基底基板101的角部可以变形为斜面形状或曲线形状。

基底基板101可以具有与第一像素区域AA1相同或相似的形状，但不限于此，可以具有与第一像素区域AA1不同的形状。

第一辅助板102和第二辅助板103也可以具有各种形状。

例如，第一辅助板102和第二辅助板103可以具有诸如多边形形状或环形形状的形状。此外，第一辅助板102和第二辅助板103的至少一部分可以具有曲线形状。

凹部104可以具有各种形状。例如，凹部104可以具有诸如多边形形状或环状形状的形状。此外，凹部104的至少一部分可以具有曲线形状。

第三像素区域AA3可以具有各种形状。例如，第三像素区域AA3可以具有诸如多边形形状或环形形状的形状。

此外，第三像素区域AA3的至少一部分可以具有曲线形状。

例如，第三像素区域AA3的角部可以具有：具有预定曲率的曲线形状。

在这种情况下，第三周边区域NA3的至少一部分可以具有与第三像素区域AA3对应的曲线形状。

依据第三像素区域AA3的变形，位于一条线(行或列)中的第三像素PXL3的数量可以根据位置而改变。

图17是示出根据本公开的另一实施例的显示设备的图。

将参考图16来主要描述与上述实施例(例如，图2)不同的部分，并且将不再描述与上述实施例重叠的部分。据此，以下将主要对第三像素PXL3、第三扫描驱动器230和第三发射驱动器330进行描述。

如图17所示，显示设备10'可以包括基板100、第一像素PXL1、第二像素PXL2、第三像素PXL3、第一扫描驱动器210、第二扫描驱动器220、第三扫描驱动器230、第一发射驱动器310、第二发射驱动器320、以及第三发射驱动器330。

第三像素PXL3可以位于第三像素区域AA3中，并且可以分别连接到第三扫描线S3、第三发射控制线E3和第三数据线D3。

第三扫描驱动器230可以通过第三扫描线S3将第三扫描信号供应给第三像素PXL3。

例如，第三扫描驱动器230可以将第三扫描信号顺序地供应给第三扫描线S3。

第三扫描驱动器230可以位于第三周边区域NA3中。

例如，第三扫描驱动器230可以位于设置在第三像素区域AA3的一侧(例如，如图17所示的右侧)的第三周边区域NA3中。

第三扫描布线R5可以连接在第三扫描驱动器230和第三扫描线S3之间。

第三扫描驱动器230可以通过第三扫描布线R5电连接到位于第三像素区域AA3中的第三扫描线S3。

第三发射驱动器330可以通过第三发射控制线E3将第三发射控制信号供应给第三像素PXL3。

例如，第三发射驱动器330可以将第三发射控制信号顺序地供应给第三发射控制线E3。

第三发射驱动器330可以位于第三周边区域NA3中。

例如，第三发射驱动器330可以位于设置在第三像素区域AA3的一侧(例如，如图17所示的右侧)的第三周边区域NA3中。

图17示出位于第三扫描驱动器230的外部的第三发射驱动器330，但是在另一个实施例中，第三发射驱动器330可以位于第三扫描驱动器230的内部。

第三发射布线R6可以连接在第三发射驱动器330和第三发射线E3之间。

第三发射驱动器330可以通过第三发射布线R6电连接到位于第三像素区域AA3中的第三发射控制线E3。

如果第三像素PXL3具有不需要第三发射控制信号的结构，则可以省略第三发射驱动器330、第三发射布线R6和第三发射控制线E3。

由于第三像素区域AA3具有小于第一像素区域AA1的面积，因此第三扫描线S3和第三发射控制线E3的长度可以小于第一扫描线S1和第一发射控制线E1的长度。

此外，连接到一条第三扫描线S3的第三像素PXL3的数量可以少于连接到一条第一扫描线S1的第一像素PXL1的数量，并且连接到一条第三发射控制线E3的第三像素PXL3的数量可以少于连接到一条第一发射控制线E1的第一像素PXL1的数量。

数据驱动器400可以通过数据线D1、D2和D3将数据信号供应给像素PXL1、PXL2和PXL3。例如，第二数据线D2可以连接到第一数据线D1的一部分，并且第三数据线D3可以连接到第一数据线D1的另一部分。

图18是根据本公开的另一实施例的显示设备的更详细的图。

将参考图18来主要描述与上述实施例(例如，图3)不同的部分，并且将不再描述与上述实施例重叠的部分。据此，以下将主要对第三扫描驱动器230和第三发射驱动器330进行描述。

第三扫描驱动器230可以通过第三扫描布线R51至R5h和第三扫描线S31至S3h将第三扫描信号供应给第三像素PXL3。

第三扫描布线R51至R5h可以连接在第三扫描驱动器230的输出端子与第三扫描线S31至S3h之间。

例如，第三扫描布线R51至R5h和第三扫描线S31至S3h可以位于彼此不同的层，并且在这种情况下，可以通过接触孔(未示出)而彼此连接。

第三扫描驱动器230可以响应于第三扫描控制信号SCS3而进行操作。

第三发射驱动器330可以通过第三发射布线R61至R6h和第三发射控制线E31至E3h将第三发射控制信号供应给第三像素PXL3。

第三发射布线R61至R6h可以连接在第三发射驱动器330的输出端子与第三发射控制线E31至E3h之间。

例如，第三发射布线R61至R6h和第三发射控制线E31至E3h可以位于彼此不同的层，并且在这种情况下，可以通过接触孔(未示出)而彼此连接。

第三发射驱动器330可以响应于第三发射控制信号ECS3而进行操作。

数据驱动器400可以通过第三数据线D31至D3q将数据信号供应给第三像素PXL3。

第三像素PXL3可以连接到第一像素电源ELVDD和第二像素电源ELVSS。如果必要的话，第三像素PXL3可以附加地连接到初始化电源Vint。

当第三扫描信号被供应给第三扫描线S31至S3h时，第三像素PXL3可以从第三数据线D31至D3q接收数据信号，并且接收到数据信号的第三像素PXL3可以控制从第一像素电源ELVDD通过有机发光二极管(未示出)流向第二像素电源ELVSS的电流。

位于一条线(行或列)中的第三像素PXL3的数量可以根据位置而改变。

例如，第三数据线D31至D3q可以连接到第一数据线D1n+1至D1o的一部分。

此外，第二数据线D21至D2p可以连接到第一数据线D11至D1m-1的一部分。

由于第三像素区域AA3具有小于第一像素区域AA1的面积，因此第三像素PXL3的数量可以少于第一像素PXL1的数量，并且第三扫描线S31至S3h和第三发射控制线E31至E3h的长度可以小于第一扫描线S11至S1k和第一发射控制线E11至E1k的长度。

连接到第三扫描线S31至S3h中的任意一条的第三像素PXL3的数量可以少于连接到第一扫描线S11至S1k中的任意一条的第一像素PXL1的数量。

此外，连接到第三发射控制线E31至E3h中的任意一条的第三像素PXL3的数量可以少于连接到第一发射控制线E11至E1k中的任意一条的第一像素PXL1的数量。

时序控制器270可以分别将第三扫描控制信号SCS3和第三发射控制信号ECS3供应给第三扫描驱动器230和第三发射驱动器330，以便控制第三扫描驱动器230和第三发射控制驱动器330。

第三扫描控制信号SCS3和第三发射控制信号ECS3中的每个可以包括至少一个时钟信号和至少一个起始脉冲。

图19是图18所示的第三扫描驱动器和第三发射驱动器的更详细的图。

如图19所示，第三扫描驱动器230可以包括多个第三扫描级电路SST31至SST3h。

第三扫描级电路SST31至SST3h中的每个可以连接到第三扫描布线R51至R5h的对应端子，由此，将第三扫描信号供应给第三扫描线S31至S3h。

第三扫描级电路SST31至SST3h可以响应于从时序控制器270供应的时钟信号CLK5和CLK6而进行操作。根据一个实施例，第三扫描级电路SST31至SST3h可以通过相同的电路来实现。

第三扫描级电路SST31至SST3h可以接收先前的扫描级电路的输出信号或第五起始脉冲SSP5。

例如，第三扫描级电路中的第一个电路SST31可以接收第五起始脉冲SSP5，并且其他的第三扫描级电路SST32至SST3h可以接收先前的扫描级电路的输出信号。

第三扫描级电路SST31至SST3h中的每个可以接收第一驱动电源VDD1和第二驱动电源VSS1。

第五时钟线245和第六时钟线246可以连接到第三扫描驱动器230。

第五时钟线245和第六时钟线246可以连接到时序控制器270，由此，将从时序控制器270供应的第五时钟信号CLK5和第六时钟信号CLK6传送到第三扫描驱动器230。

根据一个实施例，第五时钟线245和第六时钟线246可以设置在第一周边区域NA1和第三周边区域NA3中。

第五时钟信号CLK5和第六时钟信号CLK6可以具有彼此不同的相位。例如，第六时钟信号CLK6可以相对于第五时钟信号CLK5具有180度的相位差。

图19示出第三扫描驱动器230使用两个时钟信号CLK5和CLK6，并且由第三扫描驱动器230使用的时钟信号的数量可以根据扫描级电路的结构而改变。

第三扫描级电路SST31至SST3h可以具有与以上描述的第一扫描级电路SST11至SST1k和第二扫描级电路SST21至SST2j相同的电路结构。

第三发射驱动器330可以包括多个第三发射级电路EST31至EST3h。

第三发射级电路EST31至EST3h中的每个可以连接到第三发射布线R61至R6h的对应端子，由此，将第三发射控制信号供应给第三发射控制线E31至E3h。

第三发射级电路EST31至EST3h可以响应于从时序控制器270供应的时钟信号CLK7和CLK8而进行操作。根据一个实施例，第三发射级电路EST31至EST3h可以通过相同的电路来实现。

第三发射级电路EST31至EST3h可以接收先前的发射级电路的输出信号(即，发射控制信号)或第六起始脉冲SSP6。

例如，第三发射级电路中的第一个电路EST31可以接收第六起始脉冲SSP6，并且其他的第三发射级电路EST32至EST3h可以接收先前的发射级电路的输出信号。

第三发射级电路EST31至EST3h中的每个可以接收第三驱动电源VDD2和第四驱动电源VSS2。

第七时钟线247和第八时钟线248可以连接到第三发射驱动器330。

此外，第七时钟线247和第八时钟线248可以连接到时序控制器270，由此，将从时序控制器270供应的第七时钟信号CLK7和第八时钟信号CLK8传送到第三发射驱动器330。

根据一个实施例，第七时钟线247和第八时钟线248可以设置在第一周边区域NA1和第三周边区域NA3中。

第七时钟信号CLK7和第八时钟信号CLK8可以具有彼此不同的相位。例如，第八时钟信号CLK8可以相对于第七时钟信号CLK7具有180度的相位差。

图19示出第三发射驱动器330使用两个时钟信号CLK7和CLK8，并且由第三发射驱动器330使用的时钟信号的数量可以根据发射级电路的结构而改变。

第三发射级电路EST31至EST3h可以具有与以上描述的第一发射级电路EST11至EST1k和第二发射级电路EST21至EST2j相同的电路结构。

图20是示出根据本公开的一个实施例的第三扫描级电路和第三发射级电路的布局结构的图。

具体地，图20示例性地示出了设置在第三周边区域NA3中的第三扫描级电路SST31至SST310和第三发射级电路EST31至EST310。

如图20所示，第三周边区域NA3的角部可以具有曲线形状。例如，如图20所示，第三周边区域NA3的设置有第三扫描级电路SST31至SST310和第三发射级电路EST31至EST310的区域可以具有：具有预定曲率的弯曲形状。

与第三周边区域NA3的曲线形状对应的第三像素区域AA3的角部也可以具有曲线形状。

为了使第三像素区域AA3的角部具有曲线形状，第三像素区域AA3中的像素行离第一像素区域AA1越远，使该行可以包括的像素PXL3的数量越少。

布置在第三像素区域AA3中的像素行离第一像素区域AA1越远，则该行的长度越小。可以无需以相同的比例来缩小长度，并且包括在每个像素行中的第三像素PXL3的数量可以根据形成AA3的角部的曲线的曲率而不同地改变。

第三扫描级电路SST31至SST310和第三发射级电路EST31至EST310可以以与图5所示的第二扫描级电路SST21至SST210和第二发射级EST21至EST210相同的形状来设置。

例如，可以将相邻的第三扫描级电路SST31至SST310之间的间隙P9设定为大于相邻的第一扫描级电路SST11至SST16之间的间隙P1。

此外，相邻的第三扫描级电路SST31至SST310之间的间隙P9可以根据位置而彼此不同地设定。

例如，可以将一对第三扫描级电路SST33和SST34之间的间隙P9a设定为与一对第三扫描级电路SST31和SST32之间的间隙P9b不同。

具体地，可以将一对第三扫描级电路SST31和SST32之间的间隙P9b设定为大于一对第三扫描级电路SST33和SST34之间的间隙P9a。

与一对第三扫描级电路SST33和SST34相比，一对第三扫描级电路SST31和SST32可以位于离第一周边区域NA1更远的位置。

换言之，相邻的第三扫描级电路SST31至SST310之间的间隙P9离第一周边区域NA1越远，间隙P9可以变得越大。

此外，与第一扫描级电路SST11至SST16相比，第三扫描级电路SST31至SST310可以具有预定的斜率。例如，第三扫描级电路SST31至SST310离第一周边区域NA1越远，斜率可以变得越大。

第三发射级EST31至EST310可以以与第三扫描级电路SST31至SST310基本上相似的方式来设置。

例如，可以将相邻的第三发射级EST31至EST310之间的间隙P10设定为大于相邻的第一发射级电路EST11至EST16之间的间隙P3。

此外，相邻的第三发射级EST31至EST310之间的间隙P10可以根据位置而彼此不同地设定。

例如，一对第三发射级EST33和EST34之间的间隙P10a可以被设定为与一对第三发射级EST31和EST32之间的间隙P10b不同。

具体地，可以将一对第三发射级EST31与EST32之间的间隙P10b设定为大于一对第三发射级EST33与EST34之间的间隙P10a。

与一对第三发射级EST33和EST34相比，一对第三发射级EST31和EST32可以位于离第一周边区域NA1更远的位置。

换言之，相邻的第三发射级EST31至EST310之间的间隙P10离第一周边区域NA1越远，间隙P10可以变得越大。

此外，与第一发射级电路EST11至EST16相比，第三发射级电路EST31至EST310可以具有预定的斜率。例如，第三发射级电路EST31至EST310离第一周边区域NA1越远，则斜率可以变得越大。

第三扫描级电路SST31至SST310可以通过第三扫描布线R51至R510电连接到第三扫描线S31至S310。

在这种情况下，由于第三像素区域AA3的角部被设定为具有曲线形状，因此可以将第三扫描布线R51至R510的长度设定为大于第一扫描布线R11至R16的长度。

根据一个实施例，第三扫描布线R51至R510与第三扫描线S31至S310之间的连接点可以位于第三像素区域AA3内。

第三发射级电路EST31至EST310可以通过第三发射布线R61至R610电连接到第三发射控制线E31至E310。

在这种情况下，由于第三像素区域AA3的角部被设定为具有曲线形状，因此可以将第三发射布线R61至R610的长度设定为大于第一发射布线R31至R36的长度。

根据一个实施例，第三发射布线R61至R610与第一发射控制线E31至E310之间的连接点可以位于第三像素区AA3内。

此外，虽未单独示出，但是第三扫描级电路SST31至SST310和第三发射级电路EST31至EST310可以以与图6A和图6B所示的基本上相似的方式来设置。

图21是示出根据本公开的一个实施例的虚拟级电路的布局结构的图。

具体地，图21示出虚拟级电路DSST和DEST设置在图20所示的实施例中的形状。

如图21所示，第三扫描驱动器230还可以包括位于第三周边区域NA3中的虚拟扫描级电路DSST。

例如，虚拟扫描级电路DSST可以位于第三扫描级电路SST31至SST310之间，并且虚拟扫描级电路DSST的数量可以根据位置而彼此不同地设定。

例如，位于一对第三扫描级电路SST33和SST34之间的虚拟扫描级电路DSST的数量可以与位于一对第三扫描级电路SST31和SST32之间的虚拟扫描级电路DSST的数量不同。

具体地，可以将位于一对第三扫描级电路SST31和SST32之间的虚拟扫描级电路DSST的数量设定为多于位于一对第三扫描级电路SST33和SST34之间的虚拟扫描级电路DSST的数量。

与一对第三扫描级电路SST33和SST34相比，一对第三扫描级电路SST31和SST32可以位于离第一周边区域NA1更远的位置。

虚拟扫描级电路DSST可以具有与第三扫描级电路SST31至SST310相同的电路结构，但是可以不连接到时钟线245和246，因此，可以不执行扫描信号的输出操作。

此外，第三发射驱动器330还可以包括位于第三周边区域NA3中的虚拟发射级电路DEST。

例如，虚拟发射级电路DEST可以位于第三发射级电路EST31至EST310之间，并且虚拟发射级电路DEST的数量可以根据位置而不同地设定。

例如，位于一对第三发射级电路EST33和EST34之间的虚拟发射级电路DEST的数量可以与位于一对第三发射级电路EST31和EST32之间的虚拟发射级电路DEST的数量不同。

具体地，可以将位于第一对第三发射级电路EST31与EST32之间的虚拟发射级电路DEST的数量设定为多于位于一对第三发射级电路EST33和EST34之间的虚拟发射级电路DEST的数量。

与一对第三发射级电路EST33和EST34相比，一对第三发射级电路EST31和EST32可以位于离第一周边区域NA1更远的位置。

虚拟发射级电路DEST可以具有与第三发射级电路EST31至EST310相同的电路结构，但是可以不连接到时钟线247和248，因此可以不执行发射控制信号的输出操作。

同时，虽未单独示出，但是第三扫描级电路SST31至SST310、第三发射级电路EST31至EST310和虚拟发射级电路DEST可以以与如图9A和图9B中基本上相似的方式来设置。

本公开的技术领域的技术人员将能够理解，本公开可以以其他具体形式来实现，而不改变技术精神或基本特征。因此，应当理解，上述实施例仅是示例性的而不是限制性的。本公开的范围由所描述的权利要求的范围(而不是上述描述)来定义。此外，应当理解，从权利要求的含义和范围以及等效构思导出的整个变化或修改被包括在本公开的范围内。

Claims (22)

1.一种显示设备，包括：

第一像素，被配置为位于第一像素区域中，并且被配置为连接到第一扫描线；

第一扫描级电路，被配置为位于设置在所述第一像素区域的外部的第一周边区域中，并且被配置为将第一扫描信号供应给所述第一扫描线；

第二像素，被配置为位于第二像素区域中，并且被配置为连接到第二扫描线；

第二扫描级电路，被配置为位于设置在所述第二像素区域的外部的第二周边区域中，并且被配置为将第二扫描信号供应给所述第二扫描线；以及

虚拟扫描级电路，被配置为位于相邻的第二扫描级电路之间，

其中所述相邻的第二扫描级电路之间的间隙大于相邻的第一扫描级电路之间的间隙。

2.根据权利要求1所述的显示设备，其中

所述第二像素区域具有比所述第一像素区域的宽度小的宽度。

3.根据权利要求1所述的显示设备，其中

所述相邻的第二扫描级电路之间的间隙根据位置而彼此不同地设定。

4.根据权利要求3所述的显示设备，其中

所述虚拟扫描级电路的数量根据位置而不同地设定。

5.根据权利要求1所述的显示设备，其中

所述第二扫描级电路包括第一对相邻的第二扫描级电路和第二对相邻的第二扫描级电路，并且

其中所述第二对相邻的第二扫描级电路之间的间隙大于所述第一对相邻的第二扫描级电路之间的间隙。

6.根据权利要求5所述的显示设备，所述虚拟扫描级电路包括：

至少一个第一虚拟扫描级电路，被设置在所述第一对相邻的第二扫描级电路之间；以及

第二虚拟扫描级电路，被设置在所述第二对相邻的第二扫描级电路之间，

其中所述第二虚拟扫描级电路的数量多于所述至少一个第一虚拟扫描级电路的数量。

7.根据权利要求5所述的显示设备，其中

所述第二对相邻的第二扫描级电路比所述第一对相邻的第二扫描级电路离所述第一周边区域更远。

8.根据权利要求1所述的显示设备，

其中所述第一像素区域包括第一子像素区域和第二子像素区域，

其中所述第一周边区域包括位于所述第一子像素区域的外部的第一子周边区域和位于所述第二子像素区域的外部的第二子周边区域，并且

其中位于所述第二子周边区域中的一对相邻的第一扫描级电路之间的间隙大于位于所述第一子周边区域中的一对相邻的第一扫描级电路之间的间隙。

9.根据权利要求8所述的显示设备，

其中所述第一子像素区域位于所述第二像素区域和所述第二子像素区域之间，并且

其中所述第一子周边区域位于所述第二周边区域和所述第二子周边区域之间。

10.根据权利要求1所述的显示设备，

其中所述第一扫描级电路通过第一扫描布线电连接到所述第一扫描线，

其中所述第二扫描级电路通过第二扫描布线电连接到所述第二扫描线，

其中所述第二扫描布线的长度大于所述第一扫描布线的长度。

11.根据权利要求1所述的显示设备，进一步包括：

第三像素，被配置为位于第三像素区域中，并且被配置为连接到第三扫描线；以及

第三扫描级电路，被配置为位于设置在所述第三像素区域的外部的第三周边区域中，并且被配置为将第三扫描信号供应给所述第三扫描线。

12.根据权利要求11所述的显示设备，其中

所述第三像素区域具有比所述第一像素区域的宽度小的宽度，并且位于与所述第二像素区域分离的位置。

13.根据权利要求11所述的显示设备，其中

相邻的第三扫描级电路之间的间隙大于所述相邻的第一扫描级电路之间的间隙。

14.根据权利要求11所述的显示设备，其中

所述相邻的第三扫描级电路之间的间隙根据位置而彼此不同地设定。

15.根据权利要求14所述的显示设备，进一步包括：

被配置为位于所述相邻的第三扫描级电路之间的虚拟扫描级电路。

16.根据权利要求15所述的显示设备，其中

被配置为位于所述相邻的第三扫描级电路之间的所述虚拟扫描级电路的数量根据位置而不同地设定。

17.根据权利要求11所述的显示设备，

其中所述第一扫描级电路通过第一扫描布线电连接到所述第一扫描线，

其中所述第二扫描级电路通过第二扫描布线电连接到所述第二扫描线，

其中所述第三扫描级电路通过第三扫描布线电连接到所述第三扫描线，

其中所述第二扫描布线和所述第三扫描布线的长度大于所述第一扫描布线的长度。

18.根据权利要求1所述的显示设备，进一步包括：

第一发射级电路，被配置为位于所述第一周边区域中，并且被配置为通过第一发射控制线将第一发射控制信号供应给所述第一像素；以及

第二发射级电路，被配置为位于所述第二周边区域中，并且被配置为通过第二发射控制线将第二发射控制信号供应给所述第二像素。

19.根据权利要求18所述的显示设备，其中

相邻的第二发射级电路之间的间隙大于相邻的第一发射级电路之间的间隙。

20.根据权利要求19所述的显示设备，其中

所述相邻的第二发射级电路之间的间隙根据位置而不同地设定。

21.根据权利要求20所述的显示设备，进一步包括：

虚拟发射级电路，被配置为位于所述相邻的第二发射级电路之间。

22.根据权利要求21所述的显示设备，其中

所述虚拟发射级电路的数量根据位置而不同地设定。

Images